JP2002520852A - 二酸化シリコン層の形成方法、及びトレンチ分離領域の形成方法 - Google Patents

二酸化シリコン層の形成方法、及びトレンチ分離領域の形成方法

Info

Publication number
JP2002520852A
JP2002520852A JP2000559590A JP2000559590A JP2002520852A JP 2002520852 A JP2002520852 A JP 2002520852A JP 2000559590 A JP2000559590 A JP 2000559590A JP 2000559590 A JP2000559590 A JP 2000559590A JP 2002520852 A JP2002520852 A JP 2002520852A
Authority
JP
Japan
Prior art keywords
silicon dioxide
substrate
forming
gas
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000559590A
Other languages
English (en)
Other versions
JP3527474B2 (ja
Inventor
スジット シャラン，
ガーテッジ， エス． サンデュー，
Original Assignee
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2002520852A publication Critical patent/JP2002520852A/ja
Application granted granted Critical
Publication of JP3527474B2 publication Critical patent/JP3527474B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 一つの態様においては、発明は二酸化シリコン層を形成する方法を含み、該方法は、ａ）二酸化シリコン先駆体を有する高濃度プラズマを基板に近接して形成する過程と；ｂ）二酸化シリコンが、ある堆積速度で基板上に堆積されるように前記先駆体から二酸化シリコンを形成する過程と；ｃ）堆積が行われる間、堆積された二酸化シリコンをプラズマによって、あるエッチング速度においてエッチングを行う過程であって、前記堆積速度と前記エッチング速度との比は少なくとも４：１としてエッチングを行う過程とを含む。他の態様においては、発明は二酸化シリコン層を形成する方法を含み、該方法は、ａ）基板に近接して高濃度プラズマを形成する過程と；ｂ）ガスの少なくとも一部が二酸化シリコンを形成するようにプラズマにガスを注入する過程と；ｃ）ガスで形成される二酸化シリコンを基板上に堆積する過程と；ｄ）二酸化シリコンを堆積する間、基板の温度を５００°Ｃあるいはそれ以上に維持する過程とを含む。さらに他の態様においては、発明は、二酸化シリコン層を形成する方法を含み、該方法は、ａ）基板に近接して高濃度プラズマを形成する過程と；ｂ）ガスの少なくとも一部が二酸化シリコンを形成するようにプラズマにガスを注入する過程と；ｃ）ガスで形成される二酸化シリコンを基板上に堆積する過程とを含み；ｄ）二酸化シリコンを堆積する間においては、基板は冷却ガスによって冷却されない。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、例えば、トレンチ分離領域を形成する方法等の、二酸化シリコン層
の形成方法に関する。
【０００２】
【背景技術】
典型的には、集積回路は、バルク単結晶シリコンウェーハ等の半導体基板上に
又はその中に形成される。本明細書では、用語“半導体基板”は、半導体ウェー
ハ（これの単体からなるもの又は他の材料が組合されているものの何れでもよい
）等のバルク半導体材料を含み、これに限定されるものではないが、半導体材料
からなる如何なる構成をも意味するものとして定義される。用語“基板”は、こ
れに限定されるものではないが、上で述べた半導体基板を含む、如何なる支持構
造体をも示すものである。
【０００３】 基板上、特にバルク半導体ウェーハ上に形成される電気的要素は、これに隣接
する装置から、二酸化シリコン等の絶縁物質によって分離される。一つの分離手
法は、基板に対してトレンチを切り込み、次にそのトレンチを例えば二酸化シリ
コン等の絶縁材料で充填するという、浅いトレンチ分離手法を用いることである
。本明細書において、“浅い”と言う用語は、分離領域が設けられる基板材料の
最も表側の表面から約１ミクロン以上の隔たりが無いことを意味するものとする
。
【０００４】 浅いトレンチ分離領域等のトレンチ分離領域を形成する従来の方法を図１及び
図２を参照しながら説明する。図１は、従来技術の処理方法の予備過程における
半導体ウェーハ片１０を示すものである。ウェーハ片１０は、基板１２、該基板
上のパッド酸化層１４、及び該パッド酸化層１４上の窒化シリコン層１６を含ん
でなる。基板１２は、ｐ型バックグランド不純物が低濃度にドープされた単結晶
シリコンウェーハで構成することができる。パッド酸化層１４は、例えば、二酸
化シリコンから構成することができる。
【０００５】 開口２２が、層１４及び層１６を通過し、基板１２まで延在する。開口２２は
、層１４及び層１６の上にパターン化されたフォトレジストの層を形成し、開口
２２を形成したい領域を露光すると共に、その他の領域をフォトレジストの層で
覆うことにより形成することができる。露光された領域は除去されることにより
開口２２が形成され、そして、その後、フォトレジストは層１４及び層１６上か
ら剥離される。
【０００６】 開口２２内に、第１二酸化シリコン層２４が例えば約１００Åの層厚で形成さ
れる。第１二酸化シリコン層２４は、酸素の存在下で、基板１２を例えば加熱す
ることによって形成される。第２二酸化シリコン層２６が、開口内に、高密度プ
ラズマ堆積法によって堆積される。本明細書において、高密度プラズマとは、約
１０１０イオン/ｃｍ３と同等又はそれ以上の密度を有するプラズマのことであ
る。
【０００７】 図１は、開口２２が堆積された二酸化シリコンで部分的に充填された状態のウ
ェーハ片１０の断面図を示すものであり、図２は、開口が完全に充填された状態
のウェーハ片の断面図を示すものである。図１に示す通り、堆積された二酸化シ
リコンは、開口２２の上部部分に、突出した部分２８を好ましくない状態で形成
するものである。具体的には、突出部分２８は、窒化シリコン層１６の角部上に
、階段状の段差に相当するものとして形成される。突出形成（“ブレッドローフ
ィング(Bread-loafing)とも言う”は、図２に示す通り、更にその後に続く二酸
化シリコン層２６の堆積の障害となる。具体的には、後に続く二酸化シリコンの
堆積が開口２２を完全に充填することができず、結果として、堆積された二酸化
シリコン層２６内に、空隙２９又は“キーホール”を形成することになる。
【０００８】 開口２２内に第２二酸化シリコン層２６を形成した後、この第２二酸化シリコ
ン層２６は、好ましくは窒化層１６の上表面より僅かに下となるレベルまで平坦
化され、これにより、開口内に二酸化シリコンプラグが形成される。二酸化シリ
コンプラグは、基板１２内にトレンチ分離領域を画定する。そのようなトレンチ
分離領域は、その中に残った空隙２９を有することになる。空隙２９は、トレン
チ分離領域の残りの部分とは異なる誘電率を有した空間を、トレンチ分離領域内
に画定することになり、これにより、該トレンチ分離領域を通した電流の漏洩を
不都合にも許容してしまうことになる。したがって、空隙２９の形成を避けるこ
とができるトレンチ分離領域の形成方法を開発することが望ましい。
【０００９】
【発明の要約】
一態様によれば、本発明は、二酸化シリコン層の形成方法を含むものである。
基板に近接して、高密度プラズマが発生される。プラズマは、二酸化シリコン先
駆体を有する。二酸化シリコンは先駆体から形成され、ある堆積速度のもと、基
板上に堆積される。二酸化シリコンが堆積されている間、あるエッチング速度の
もと、プラズマによってエッチングが行なわれる。堆積速度とエッチング速度の
比は、少なくとも約４：１である。
【００１０】 他の態様によれば、本発明は、堆積が行なわれている間、基板の温度が約５０
０℃と同等又はそれ以上に維持されて行なわれる、基板の上に二酸化シリコン層
を形成する方法を含むものである。より具体的には、基板に近接して、高密度プ
ラズマが形成される。ガスがプラズマに注入され、少なくともそのガスの一部は
二酸化シリコンを形成する。二酸化シリコンが基板上に堆積される。二酸化シリ
コンが堆積されている間、基板の温度は、約５００℃と同等又はそれより高い温
度に維持される。
【００１１】 他の態様によれば、本発明は、堆積が行なわれている間、基板が冷却されるこ
とが無い、基板の上に二酸化シリコンを形成する方法を含むものである。より具
体的には、基板に近接して、高密度プラズマが形成される。ガスがプラズマに流
され、少なくともそのガスの一部は二酸化シリコンを形成する。二酸化シリコン
が基板上に堆積される。二酸化シリコンを堆積している間、基板は、冷却ガスに
よって冷却されない。
【００１２】
【発明の実施の態様】
以下、添付図面を参照しながら、本発明を詳細に説明する。本発明は、二酸化
シリコン層を形成している間、高密度プラズマ反応室内でのエッチング速度に対
する堆積速度を増加する方法に関する。図３に高密度プラズマ反応室４０が示さ
れている。反応室４０は、誘導コイル４４が巻かれた容器４２を有する。誘導コ
イル４４は第１パワーソース４６に接続され、この第１パワーソース４６は、コ
イル４４に例えば高周波エネルギーを供給するように構成されている。反応室４
０は更に、容器４２内において、半導体ウェーハ４５を保持するように構成され
たチャック４８を有する。ウェーハ４５は、該ウェーハ内に例えば高周波エネル
ギーを発生させるように構成されたパワーソース５０に、チャック４８を通して
接続される。
【００１３】 実際の動作では、プラズマ先駆体ガス（図示せず）が容器４２内に流入される
。パワーソース４６は、誘導コイル４４に対して、例えば約１０００Ｗから約８
０００Ｗのパワーの第１バイアスを提供するように利用され、これにより、容器
４２内にプラズマ５６が発生する。第２パワーソース５０は、ウェーハに対して
、例えば約１０００ワットから約５０００Ｗのパワーの第２バイアスを提供する
ように利用される。
【００１４】 プラズマ先駆体の中で、ガスは、例えばＳｉＨ４及び酸素、または、例えばア
ルゴン（Ａｒ）等の他のプラズマ要素等の二酸化シリコン先駆体である。プラズ
マ５６は、例えば、基本的にＳｉＨ４、Ｏ２，Ａｒを含有するガスから形成する
ことができる。二酸化シリコン先駆体は、ウェーハ４５の上にある堆積速度のも
とで堆積される二酸化シリコンを形成する。また、堆積の間、二酸化シリコンは
あるエッチング速度のもとでエッチングされる。
【００１５】 従来技術での処理では、チャックは、ウェーハを３００℃と同等又はそれより
低い温度に維持するために、冷却される。これとは対照的に、本発明による処理
方法では、チャック４８は冷却されない。したがって、本発明方法による堆積処
理過程の間は、プラズマ５６から伝達されるエネルギーによって、ウェーハ１０
は、容器４２内での加熱が許容される。好ましくは、ウェーハ４５は、少なくと
も約５００℃の温度に維持されるが、しかし、その温度が約１０００℃を超える
前に取り除かれことが好ましい。
【００１６】 ウェーハ４５が容器４２内でバイアスされるとき、堆積物質が相当量エッチン
グされることが観測された。したがって、堆積速度を計測する方法は、ウェーハ
４５から如何なるバイアスをも除去することであり、また、二酸化シリコンの堆
積のための、他の反応パラメータを適当な値に維持することである。二酸化シリ
コンは、エッチングなく、ウェーハ４５上に堆積されることになる。
【００１７】 堆積処理中に、反応室４２内で起こるエッチング速度を決定するために、二酸
化シリコンの露出した層を有するウェーハ４５が、反応室内に提供される。反応
室内での反応パラメータは次に、堆積処理にちょうど適するように調節される。
このとき、ウェーハは典型的な堆積処理では通常行なわれるようにバイアスされ
る。しかし、反応室内への二酸化シリコン先駆体の供給は行なわれない。したが
って、二酸化シリコン層のエッチングは、更なる二酸化シリコンの成長なくして
起こる。
【００１８】 従来技術の高密度プラズマ堆積処理に対して行なわれた測定によって、アスペ
クト比が約２．５から約１を具えるトレンチのためには、堆積速度とエッチング
速度との比が約３．４：１より小さいことが分かった。これとは対照的に、本発
明による高密度プラズマ堆積処理に対して行なわれた測定によって、ウェーハ４
５の温度を少なくとも約５００℃に維持することで、エッチング速度に対する堆
積速度の比を、少なくとも約４：１に、より好ましくは少なくとも約６：１に、
更により好ましくは少なくとも約９：１に増加させることができることが判明し
た。このエッチング速度に対する堆積速度の比率は、充填されるトレンチのアス
ペクト比によって変動するものである。
【００１９】 高密度プラズマ堆積処理における堆積対エッチング速度比を増加させることに
より、図１に関連して上で述べた空隙の形成を減少させること、さらには空隙の
形成そのものを無くすことができることが分かった。
【００２０】 図４乃至図６を参照しながら、本発明による堆積処理過程を説明する。説明に
おいて、従来技術を説明した図１及び図２で用いた参照番号で、同一の要素には
図４乃至図６でも同一参照番号を用いることとし、異なる要素については、添付
符号“ａ”を付すか、異なる参照番号を用いることとする。図４は、図１の従来
技術のウェーハ片１０のある処理過程に相当する処理過程における半導体ウェー
ハ片１０ａを示すものである。ウェーハ片１０ａは、例えば、図３に示されてい
るウェーハ４５ａの一部分であると言える。ウェーハ片１０ａは、基板１２ａ上
であって、開口２２ａ内に堆積された二酸化シリコン層２６ａを有する。図４の
ウェーハ片１０ａの図１のウェーハ片１０に対する違いは、本発明の高い堆積対
エッチング速度比は、突出部２８（図１参照）をほぼ完全に無くしたことである
。換言すれば、本発明による高い堆積対エッチング速度比によれば、従来技術の
処理方法で達成できたよりも、より整合性のある二酸化シリコン層２６ａの被覆
を、窒化層１６の上部角部の垂直方向段差部分上に形成できることである。その
ようなより整合性のある被覆は、“より優れたステップカバレイジ”と言うこと
ができる。
【００２１】 図５を参照すると、ここには、開口２２ａが二酸化シリコン層２６ａで充填さ
れるまで二酸化シリコンの堆積が進んだ後のウェーハ片１０ａが示されている。
図５は、図２に示されている従来技術の処理過程に相似的な関係を持つ、ウェー
ハ片１０ａのある処理過程を示すものである。図２の従来技術のウェーハ片１０
に対する図５のウェーハ片１０ａの違いは、キーホール２９（図２参照）がウェ
ーハ片１０ａには全く無いことである。
【００２２】 図６を参照すると、二酸化シリコン層２６ａ（図５参照）が平坦化され、且つ
窒化シリコン層１６が除去され、浅いトレンチ分離領域３２が形成された後のウ
ェーハ片１０ａが示されている。浅いトレンチ分離領域３２は、平坦化された第
２二酸化シリコン層と、熱的に成長した二酸化シリコン層２４ａとを有する。こ
のトレンチ分離領域３２は、従来技術のトレンチ分離領域ではかつて問題であっ
て空隙２９が無いものである。
【００２３】 本発明の処理方法は、図示と云う目的だけのために、図３の反応室構造に関連
して説明してきたが、本発明は、勿論、例えばトランス結合プラズマ反応器等の
他の反応室構造を用いて利用することができるものである。
【図面の簡単な説明】
【図１】 図１は、従来技術の形成方法の予備過程における半導体ウェーハ片の概略断面
図である。
【図２】 図２は、従来技術の形成方法における、図１の過程に続く過程の図１のウェー
ハ片の断面図である。
【図３】 図３は、本発明の方法で利用できるように構成された反応室の概略断面図であ
る。
【図４】 図４は、本発明による方法に従って処理されている半導体ウェーハ片の概略断
面図であり、同図に示されているウェーハ片は、図１に示されている従来技術に
よる処理過程に類似した処理過程で処理されている状態を示す図である。
【図５】 図５は、図４に示す処理過程に続く過程の処理過程における図４のウェーハ片
の断面図である。
【図６】 図６は、図５に示す処理過程に続く過程の処理過程における図４のウェーハ片
の断面図である。
【手続補正書】
【提出日】平成１３年１月１５日（２００１．１．１５）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【請求項２２】 請求項２０に記載の方法であって、前記堆積速度と前記エ
ッチング速度との比が少なくとも約９：１であることを特徴とする浅いトレンチ
分離領域を形成する方法。
【手続補正書】
【提出日】平成１３年６月７日（２００１．６．７）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F032 AA35 AA44 AA45 AA69 DA04 5F058 BA09 BC02 BF07 BF23 BF29 BF36 BJ06 【要約の続き】 プラズマを形成する過程と；ｂ）ガスの少なくとも一部 が二酸化シリコンを形成するようにプラズマにガスを注 入する過程と；ｃ）ガスで形成される二酸化シリコンを 基板上に堆積する過程とを含み；ｄ）二酸化シリコンを 堆積する間においては、基板は冷却ガスによって冷却さ れない。

Claims (40)

    【特許請求の範囲】
  1. 【請求項１】 二酸化シリコン層を形成する方法であって、該方法は、 基板近傍で高密度プラズマを発生させる過程と、 前記プラズマ内に、少なくとも一部のガスが二酸化シリコンを形成するガスを
    注入する過程と、 前記基板上に、前記ガスから形成された前記二酸化シリコンを堆積する過程と
    、 前記二酸化シリコンを堆積している間、前記基板の温度を約５００℃以上に維
    持する過程と、 からなることを特徴とする二酸化シリコン層を形成する方法。
  2. 【請求項２】 請求項１に記載の方法は、更に、 前記基板に開口を形成する過程と、 前記開口内に前記二酸化シリコンを堆積する過程と、 を含むことを特徴とする二酸化シリコン層を形成する方法。
  3. 【請求項３】 請求項１に記載の方法であって、前記ガスは、ＳｉＨ４及び
    酸素からなることを特徴とする二酸化シリコン層を形成する方法。
  4. 【請求項４】 請求項１に記載の方法であって、前記ガスは、ＳｉＨ４、酸
    素及びアルゴンからなることを特徴とする二酸化シリコン層を形成する方法。
  5. 【請求項５】 二酸化シリコン層を形成する方法であって、該方法は、 基板近傍で高密度プラズマを発生させる過程と、 前記プラズマ内に、少なくとも一部のガスが二酸化シリコンを形成するガスを
    注入する過程と、 前記基板上に、前記ガスから形成された前記二酸化シリコンを堆積する過程と
    、 前記二酸化シリコンを堆積している間、冷却剤で前記基板を冷却しない過程と
    、 からなることを特徴とする二酸化シリコン層を形成する方法。
  6. 【請求項６】 請求項５に記載の方法は、更に、前記堆積の間、前記基板の
    温度を５００℃以上に維持する過程を含むことを特徴とする二酸化シリコン層を
    形成する方法。
  7. 【請求項７】 二酸化シリコン層を形成する方法であって、該方法は、 基板近傍で高密度プラズマを発生させる過程と、 前記プラズマ内に、少なくとも一部のガスが二酸化シリコンを形成するガスを
    注入する過程と、 前記基板上に、前記ガスから形成された前記二酸化シリコンをある堆積速度で
    堆積する過程と、 前記堆積している間、前記堆積された二酸化シリコンを前記プラズマによりあ
    るエッチング速度でエッチングする過程と、 前記エッチング及び堆積の間、前記基板の温度を５００℃以上に維持する過程
    と、 からなることを特徴とする二酸化シリコン層を形成する方法。
  8. 【請求項８】 請求項７に記載の方法であって、前記ガスは、ＳｉＨ４及び
    酸素からなることを特徴とする二酸化シリコン層を形成する方法。
  9. 【請求項９】 請求項７に記載の方法であって、前記ガスは、ＳｉＨ４、酸
    素及びアルゴンからなることを特徴とする二酸化シリコン層を形成する方法。
  10. 【請求項１０】 請求項７に記載の方法は、更に、 前記基板内に開口を形成する過程と、 前記開口内に前記二酸化シリコンを堆積する過程と、 を含むことを特徴とする二酸化シリコン層を形成する方法。
  11. 【請求項１１】 二酸化シリコン層を形成する方法であって、該方法は、 基板近傍で高密度プラズマを発生させる過程と、 前記プラズマ内に、少なくとも一部のガスが二酸化シリコンを形成するガスを
    注入する過程と、 前記基板上に、前記ガスから形成された前記二酸化シリコンをある堆積速度で
    堆積する過程と、 前記堆積している間、前記堆積された二酸化シリコンをあるエッチング速度で
    前記プラズマによりエッチングする過程と、 冷却ガスに前記基板を曝さない過程を含み、前記エッチング及び堆積の間、前
    記基板の温度を５００℃以上に維持する過程と、 からなることを特徴とする二酸化シリコン層を形成する方法。
  12. 【請求項１２】 二酸化シリコン層を形成する方法であって、該方法は、 基板近傍で高密度プラズマを発生させる過程と、 前記プラズマ内に、少なくとも一部のガスが二酸化シリコンを形成するガスを
    注入する過程と、 前記基板上に、前記ガスから形成された前記二酸化シリコンをある堆積速度で
    堆積する過程と、 前記堆積している間、より低い温度状態において同一の基板の同一の処理過程
    の下で起こり得る場合よりも少なくとも２倍大きい、エッチング速度に対する堆
    積速度の比率を得られるような上昇された温度状態の下で、前記堆積された二酸
    化シリコンをあるエッチング速度で前記プラズマによりエッチングする過程と、 からなることを特徴とする二酸化シリコン層を形成する方法。
  13. 【請求項１３】 浅いトレンチ分離領域を形成する方法であって、 約１ミクロン以下に基板内に延びる開口を形成する過程と、 前記開口内に二酸化シリコンの第一層を形成するために、酸素中で前記基板を
    加熱する過程と、 前記開口を充填するように前記開口内に二酸化シリコンの第二層を形成する過
    程とを含む連続的な過程からなり、前記二酸化シリコンの第二層を形成する過程
    は、 前記基板近傍で高密度プラズマを発生させる過程と、 前記プラズマ内に、少なくとも一部のガスが二酸化シリコンを形成するガスを
    注入する過程と、 前記基板を少なくとも約５００℃の温度に維持する過程と、 前記温度に前記基板を維持している間、前記開口内に前記ガスから形成された
    前記二酸化シリコンを堆積する過程と、 からなることを特徴とする浅いトレンチ分離領域を形成する方法。
  14. 【請求項１４】 請求項１３に記載の方法であって、前記ガスは、ＳｉＨ４ 及び酸素からなることを特徴とする浅いトレンチ分離領域を形成する方法。
  15. 【請求項１５】 請求項１３に記載の方法であって、前記基板の温度を維持
    する過程は、前記プラズマで前記基板を加熱する過程を含むことを特徴とする浅
    いトレンチ分離領域を形成する方法。
  16. 【請求項１６】 請求項１３に記載の方法であって、前記二酸化シリコンは
    ある堆積速度で堆積され、更に、前記堆積された二酸化シリコンをあるエッチン
    グ速度で前記プラズマによりエッチングする過程を含み、前記堆積速度と前記エ
    ッチング速度との比が少なくとも約４：１であることを特徴とする浅いトレンチ
    分離領域を形成する方法。
  17. 【請求項１７】 請求項１３に記載の方法であって、前記堆積速度と前記エ
    ッチング速度との比が少なくとも約６：１であることを特徴とする浅いトレンチ
    分離領域を形成する方法。
  18. 【請求項１８】 請求項１３に記載の方法であって、前記堆積速度と前記エ
    ッチング速度との比が少なくとも約９：１であることを特徴とする浅いトレンチ
    分離領域を形成する方法。
  19. 【請求項１９】 二酸化シリコン層を形成する方法であって、該方法は、 基板近傍で高密度プラズマを発生させる過程であって、前記プラズマは二酸化
    シリコン先駆体を含み、前記基板が少なくとも約１のアスペクト比を有する開口
    を含む過程と、 前記先駆体から二酸化シリコンを形成する過程であって、前記二酸化シリコン
    はある堆積速度で前記開口内に堆積される過程と、 前記堆積している間、前記開口内に堆積された前記二酸化シリコンをエッチン
    グする過程であって、前記エッチングする過程はあるエッチング速度で前記プラ
    ズマによりエッチングする過程を含み、前記堆積速度と前記エッチング速度との
    比が少なくとも約４：１である過程と、 からなることを特徴とする二酸化シリコン層を形成する方法。
  20. 【請求項２０】 請求項１９に記載の方法であって、前記開口は、約２．５
    から約１までのアスペクト比を有することを特徴とする二酸化シリコン層を形成
    する方法。
  21. 【請求項２１】 請求項１９に記載の方法は、更に、 反応室内に前記基板を配置する過程であって、前記反応室は、前記プラズマを
    発生するための誘導コイルを含み、前記堆積及びエッチングする過程は前記反応
    室内で行われる過程と、 前記誘導コイルに第一バイアスを印加する過程と、 前記エッチングの間、前記基板に第二バイアスを印加する過程と、 からなることを特徴とする二酸化シリコン層を形成する方法。
  22. 【請求項２２】 二酸化シリコン層を形成する方法であって、該方法は、 基板近傍で高密度プラズマを発生させる過程であって、前記基板が少なくとも
    約１のアスペクト比を有する開口を含む過程と、 前記プラズマ内に、少なくとも一部のガスが二酸化シリコンを形成するガスを
    注入する過程と、 前記ガスから形成された前記二酸化シリコンをある堆積速度で前記開口内に堆
    積する過程と、 前記堆積している間、前記開口内に堆積された前記二酸化シリコンをあるエッ
    チング速度でプラズマによりエッチングする過程であって、前記堆積速度と前記
    エッチング速度との比が少なくとも約４：１である過程と、 からなることを特徴とする二酸化シリコン層を形成する方法。
  23. 【請求項２３】 請求項２２に記載の方法であって、前記開口は、約２．５
    から約１までのアスペクト比を有することを特徴とする二酸化シリコン層を形成
    する方法。
  24. 【請求項２４】 請求項２２に記載の方法であって、前記堆積速度と前記エ
    ッチング速度との比が少なくとも約６：１であることを特徴とする二酸化シリコ
    ン層を形成する方法。
  25. 【請求項２５】 請求項２２に記載の方法であって、前記堆積速度と前記エ
    ッチング速度との比が少なくとも約９：１であることを特徴とする二酸化シリコ
    ン層を形成する方法。
  26. 【請求項２６】 請求項２２に記載の方法は、更に、前記堆積及びエッチン
    グの間、前記基板の温度を約５００℃以上に維持する過程を含むことを特徴とす
    る二酸化シリコン層を形成する方法。
  27. 【請求項２７】 請求項２２に記載の方法は、更に、 前記基板内に開口を形成する過程と、 前記開口内に前記二酸化シリコンを堆積する過程と、 を含むことを特徴とする二酸化シリコン層を形成する方法。
  28. 【請求項２８】 請求項２２に記載の方法であって、前記ガスは、ＳｉＨ４ 及び酸素からなることを特徴とする二酸化シリコン層を形成する方法。
  29. 【請求項２９】 請求項２２に記載の方法であって、前記ガスは、ＳｉＨ４ 、酸素及びアルゴンからなることを特徴とする二酸化シリコン層を形成する方法
    。
  30. 【請求項３０】 請求項２２に記載の方法であって、前記ガスは、ＳｉＨ４ 、酸素及びアルゴンから主として構成される混合物からなることを特徴とする二
    酸化シリコン層を形成する方法。
  31. 【請求項３１】 二酸化シリコン層を形成する方法であって、該方法は、 基板近傍で高密度プラズマを発生させる過程であって、前記基板はステップを
    有する過程と、 前記プラズマ内に、少なくとも一部のガスが二酸化シリコンを形成するガスを
    注入する過程と、 前記基板ステップ上に、前記ガスから形成された前記二酸化シリコンを堆積す
    る過程と、 前記二酸化シリコンを堆積している間、前記基板の温度を約５００℃以上に維
    持する過程であって、前記堆積する過程はより低い温度で起こり得る場合よりも
    良いステップ範囲を得る過程と、 からなることを特徴とする二酸化シリコン層を形成する方法。
  32. 【請求項３２】 請求項３１に記載の方法は、更に、 前記基板内に開口を形成する過程と、 前記開口内に前記二酸化シリコンを堆積する過程と、 を含むことを特徴とする二酸化シリコン層を形成する方法。
  33. 【請求項３３】 請求項３１に記載の方法であって、前記ガスは、ＳｉＨ４ 及び酸素からなることを特徴とする二酸化シリコン層を形成する方法。
  34. 【請求項３４】 請求項３１に記載の方法であって、前記ガスは、ＳｉＨ４ 、酸素及びアルゴンからなることを特徴とする二酸化シリコン層を形成する方法
    。
  35. 【請求項３５】 浅いトレンチ分離領域を形成する方法であって、 約１ミクロン以下に基板内に延びる開口を形成する過程であって、前記基板は
    前記開口の周辺部にステップを含む過程と、 前記開口内に二酸化シリコンの第一層を形成するために、酸素中で前記基板を
    加熱する過程と、 前記開口を充填するように前記開口内に二酸化シリコンの第二層を形成する過
    程とを含む連続的な過程からなり、前記二酸化シリコンの第二層を形成する過程
    は、 前記基板近傍で高密度プラズマを発生させる過程と、 前記プラズマ内に、少なくとも一部のガスが二酸化シリコンを形成するガスを
    注入する過程と、 前記基板を少なくとも約５００℃の温度に維持する過程と、 前記温度に前記基板を維持している間、前記開口内及び前記ステップ上に前記
    ガスから形成された前記二酸化シリコンを堆積する過程であって、前記堆積する
    過程はより低い温度で起こり得る場合よりもより優れたステップカバレイジを得
    る過程と、 からなることを特徴とする浅いトレンチ分離領域を形成する方法。
  36. 【請求項３６】 請求項３５に記載の方法であって、前記ガスは、ＳｉＨ４ 及び酸素からなることを特徴とする浅いトレンチ分離領域を形成する方法。
  37. 【請求項３７】 請求項３５に記載の方法であって、前記基板の温度を維持
    する過程は、前記プラズマで前記基板を加熱する過程を含むことを特徴とする浅
    いトレンチ分離領域を形成する方法。
  38. 【請求項３８】 請求項３５に記載の方法であって、前記二酸化シリコンは
    ある堆積速度で堆積され、更に、前記堆積された二酸化シリコンをあるエッチン
    グ速度で前記プラズマによりエッチングする過程を含み、前記堆積速度と前記エ
    ッチング速度との比が少なくとも約４：１であることを特徴とする浅いトレンチ
    分離領域を形成する方法。
  39. 【請求項３９】 請求項３５に記載の方法であって、前記堆積速度と前記エ
    ッチング速度との比が少なくとも約６：１であることを特徴とする浅いトレンチ
    分離領域を形成する方法。
  40. 【請求項４０】 請求項３５に記載の方法であって、前記堆積速度と前記エ
    ッチング速度との比が少なくとも約９：１であることを特徴とする浅いトレンチ
    分離領域を形成する方法。
JP2000559590A 1998-07-10 1999-07-09 二酸化シリコン層の形成方法、及びトレンチ分離領域の形成方法 Expired - Lifetime JP3527474B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/113,467 1998-07-10
US09/113,467 US6759306B1 (en) 1998-07-10 1998-07-10 Methods of forming silicon dioxide layers and methods of forming trench isolation regions
PCT/US1999/015573 WO2000003430A1 (en) 1998-07-10 1999-07-09 Methods of forming silicon dioxide layers, and methods of forming trench isolation regions

Publications (2)

Publication Number Publication Date
JP2002520852A true JP2002520852A (ja) 2002-07-09
JP3527474B2 JP3527474B2 (ja) 2004-05-17

Family

ID=22349620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000559590A Expired - Lifetime JP3527474B2 (ja) 1998-07-10 1999-07-09 二酸化シリコン層の形成方法、及びトレンチ分離領域の形成方法

Country Status (4)

Country Link
US (4) US6759306B1 (ja)
JP (1) JP3527474B2 (ja)
KR (1) KR100420848B1 (ja)
WO (1) WO2000003430A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6759306B1 (en) * 1998-07-10 2004-07-06 Micron Technology, Inc. Methods of forming silicon dioxide layers and methods of forming trench isolation regions
US6319796B1 (en) * 1999-08-18 2001-11-20 Vlsi Technology, Inc. Manufacture of an integrated circuit isolation structure
DE10220695A1 (de) * 2002-05-10 2003-11-27 Alplas Gmbh Vorrichtung zum Entfernen von Sauerstoff aus Getränkebehältern
US8158488B2 (en) * 2004-08-31 2012-04-17 Micron Technology, Inc. Method of increasing deposition rate of silicon dioxide on a catalyst
TW200633121A (en) * 2005-03-03 2006-09-16 Powerchip Semiconductor Corp Method for manufacturing shallow trench isolation structure
US7268057B2 (en) * 2005-03-30 2007-09-11 Micron Technology, Inc. Methods of filling openings with oxide, and methods of forming trenched isolation regions
US8021992B2 (en) * 2005-09-01 2011-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. High aspect ratio gap fill application using high density plasma chemical vapor deposition
US7737526B2 (en) * 2007-03-28 2010-06-15 Advanced Analogic Technologies, Inc. Isolated trench MOSFET in epi-less semiconductor sustrate
KR20100038211A (ko) 2007-06-28 2010-04-13 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 이산화규소 간극 충전용 전구체
CN118814137B (zh) * 2024-09-18 2024-12-03 金阳(泉州)新能源科技有限公司 一种多腔室串联结构的pecvd设备及其清洁控制方法

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63234534A (ja) 1987-03-24 1988-09-29 Oki Electric Ind Co Ltd 半導体素子の製造方法
US5270759A (en) * 1989-11-15 1993-12-14 Asahi Kogaku Kogyo Kabushiki Kaisha Apparatus for stopping down diaphragm to an intermediate setting, upon setting diaphragm to a desired setting
US5270264A (en) * 1991-12-20 1993-12-14 Intel Corporation Process for filling submicron spaces with dielectric
US5180490A (en) 1992-01-31 1993-01-19 Baldwin Filters, Inc. Lubricant filter assembly with internal bypass lock-out
US5531834A (en) 1993-07-13 1996-07-02 Tokyo Electron Kabushiki Kaisha Plasma film forming method and apparatus and plasma processing apparatus
US5614055A (en) * 1993-08-27 1997-03-25 Applied Materials, Inc. High density plasma CVD and etching reactor
JPH0776777A (ja) 1993-09-08 1995-03-20 Nissin Electric Co Ltd 酸化シリコン膜形成方法及び装置
JPH088232A (ja) 1994-06-22 1996-01-12 Sony Corp プラズマ処理方法
US5447884A (en) 1994-06-29 1995-09-05 International Business Machines Corporation Shallow trench isolation with thin nitride liner
JP3326974B2 (ja) 1994-07-28 2002-09-24 ソニー株式会社 多層配線の形成方法および半導体装置の製造方法
US5494854A (en) * 1994-08-17 1996-02-27 Texas Instruments Incorporated Enhancement in throughput and planarity during CMP using a dielectric stack containing HDP-SiO2 films
US5962923A (en) 1995-08-07 1999-10-05 Applied Materials, Inc. Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches
JP3979687B2 (ja) * 1995-10-26 2007-09-19 アプライド マテリアルズ インコーポレイテッド ハロゲンをドープした酸化珪素膜の膜安定性を改良する方法
US5679606A (en) * 1995-12-27 1997-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. method of forming inter-metal-dielectric structure
DE69623651T2 (de) 1995-12-27 2003-04-24 Lam Research Corp., Fremont Verfahren zur füllung von gräben auf einer halbleiterscheibe
US5976993A (en) * 1996-03-28 1999-11-02 Applied Materials, Inc. Method for reducing the intrinsic stress of high density plasma films
US5660895A (en) 1996-04-24 1997-08-26 Board Of Supervisors Of Louisiana State University And Agricultural And Mechanical College Low-temperature plasma-enhanced chemical vapor deposition of silicon oxide films and fluorinated silicon oxide films using disilane as a silicon precursor
TW388096B (en) * 1996-06-10 2000-04-21 Texas Instruments Inc Integrated circuit insulator and method
US6114216A (en) 1996-11-13 2000-09-05 Applied Materials, Inc. Methods for shallow trench isolation
US6444037B1 (en) * 1996-11-13 2002-09-03 Applied Materials, Inc. Chamber liner for high temperature processing chamber
US5763315A (en) 1997-01-28 1998-06-09 International Business Machines Corporation Shallow trench isolation with oxide-nitride/oxynitride liner
US6013584A (en) * 1997-02-19 2000-01-11 Applied Materials, Inc. Methods and apparatus for forming HDP-CVD PSG film used for advanced pre-metal dielectric layer applications
US5968610A (en) * 1997-04-02 1999-10-19 United Microelectronics Corp. Multi-step high density plasma chemical vapor deposition process
JP4145359B2 (ja) * 1997-04-07 2008-09-03 エヌエックスピー ビー ヴィ 半導体装置の製造方法
US5726090A (en) 1997-05-01 1998-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Gap-filling of O3 -TEOS for shallow trench isolation
US6077786A (en) 1997-05-08 2000-06-20 International Business Machines Corporation Methods and apparatus for filling high aspect ratio structures with silicate glass
US5731241A (en) 1997-05-15 1998-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned sacrificial oxide for shallow trench isolation
US6286451B1 (en) * 1997-05-29 2001-09-11 Applied Materials, Inc. Dome: shape and temperature controlled surfaces
US6136685A (en) * 1997-06-03 2000-10-24 Applied Materials, Inc. High deposition rate recipe for low dielectric constant films
US5872058A (en) * 1997-06-17 1999-02-16 Novellus Systems, Inc. High aspect ratio gapfill process by using HDP
US6110544A (en) * 1997-06-26 2000-08-29 General Electric Company Protective coating by high rate arc plasma deposition
JP3141827B2 (ja) 1997-11-20 2001-03-07 日本電気株式会社 半導体装置の製造方法
US6015759A (en) * 1997-12-08 2000-01-18 Quester Technology, Inc. Surface modification of semiconductors using electromagnetic radiation
US6340435B1 (en) * 1998-02-11 2002-01-22 Applied Materials, Inc. Integrated low K dielectrics and etch stops
US6228775B1 (en) * 1998-02-24 2001-05-08 Micron Technology, Inc. Plasma etching method using low ionization potential gas
US6194038B1 (en) 1998-03-20 2001-02-27 Applied Materials, Inc. Method for deposition of a conformal layer on a substrate
US5945724A (en) 1998-04-09 1999-08-31 Micron Technology, Inc. Trench isolation region for semiconductor device
US6165854A (en) 1998-05-04 2000-12-26 Texas Instruments - Acer Incorporated Method to form shallow trench isolation with an oxynitride buffer layer
US6030881A (en) * 1998-05-05 2000-02-29 Novellus Systems, Inc. High throughput chemical vapor deposition process capable of filling high aspect ratio structures
US6593241B1 (en) * 1998-05-11 2003-07-15 Applied Materials Inc. Method of planarizing a semiconductor device using a high density plasma system
US6153509A (en) 1998-07-01 2000-11-28 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device
US6759306B1 (en) * 1998-07-10 2004-07-06 Micron Technology, Inc. Methods of forming silicon dioxide layers and methods of forming trench isolation regions
US6255211B1 (en) 1998-10-02 2001-07-03 Texas Instruments Incorporated Silicon carbide stop layer in chemical mechanical polishing over metallization layers
US6140208A (en) 1999-02-05 2000-10-31 International Business Machines Corporation Shallow trench isolation (STI) with bilayer of oxide-nitride for VLSI applications
US6180490B1 (en) * 1999-05-25 2001-01-30 Chartered Semiconductor Manufacturing Ltd. Method of filling shallow trenches

Also Published As

Publication number Publication date
US20040180558A1 (en) 2004-09-16
JP3527474B2 (ja) 2004-05-17
WO2000003430A1 (en) 2000-01-20
KR100420848B1 (ko) 2004-03-02
US20060205175A1 (en) 2006-09-14
US7018908B2 (en) 2006-03-28
US7211499B2 (en) 2007-05-01
US6759306B1 (en) 2004-07-06
KR20010099590A (ko) 2001-11-09
US6737328B1 (en) 2004-05-18

Similar Documents

Publication Publication Date Title
US7211499B2 (en) Methods of forming silicon dioxide layers, and methods of forming trench isolation regions
US6180490B1 (en) Method of filling shallow trenches
US7327009B2 (en) Selective nitride liner formation for shallow trench isolation
US5915190A (en) Methods for filling trenches in a semiconductor wafer
US6734082B2 (en) Method of forming a shallow trench isolation structure featuring a group of insulator liner layers located on the surfaces of a shallow trench shape
EP1209738A2 (en) Method for fabricating an air gap shallow trench isolation (STI) structure
US4178191A (en) Process of making a planar MOS silicon-on-insulating substrate device
US7645678B2 (en) Process of manufacturing a shallow trench isolation and process of treating bottom surface of the shallow trench for avoiding bubble defects
US20050277265A1 (en) Methods of forming trench isolation layers using high density plasma chemical vapor deposition
KR101089988B1 (ko) 플라즈마 산화 처리 방법, 플라즈마 처리 장치 및 기억 매체
US6306725B1 (en) In-situ liner for isolation trench side walls and method
US6642128B1 (en) Method for high temperature oxidations to prevent oxide edge peeling
US6143625A (en) Protective liner for isolation trench side walls and method
JP3548512B2 (ja) 半導体装置の製造方法
TWI238473B (en) Semiconductor device and the manufacturing method thereof
US20030008474A1 (en) Method of forming shallow trench isolation
US7651960B2 (en) Chemical vapor deposition method preventing particles forming in chamber
KR100327604B1 (ko) 트렌치 격리영역 형성방법
KR20010106956A (ko) 반도체 장치의 트렌치내 버블 결함을 방지하는 방법
KR100533966B1 (ko) 트렌치 구조의 소자분리막 및 그 제조 방법
JP2002507060A (ja) 集積電子回路装置及びその製造方法
KR20070026985A (ko) 반도체 장치의 소자 분리 방법
KR100745056B1 (ko) 반도체소자의 소자분리막 형성방법
KR20050003009A (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
JP2002134512A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031125

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040219

R150 Certificate of patent or registration of utility model

Ref document number: 3527474

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080227

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090227

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100227

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100227

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110227

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130227

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130227

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140227

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term