JP2004525504A - 低誘電率技術における銅のバイア - Google Patents
低誘電率技術における銅のバイア Download PDFInfo
- Publication number
- JP2004525504A JP2004525504A JP2002556914A JP2002556914A JP2004525504A JP 2004525504 A JP2004525504 A JP 2004525504A JP 2002556914 A JP2002556914 A JP 2002556914A JP 2002556914 A JP2002556914 A JP 2002556914A JP 2004525504 A JP2004525504 A JP 2004525504A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- copper
- low
- vias
- liner
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
- H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Abstract
【課題】
【解決手段】銅の相互接続および低誘電率の層間誘電体を有する集積回路において、熱処理後の開路の問題が見いだされ、Ｔｉの第１のライナ層、それに続くＣＶＤ ＴｉＮの共形ライナ層、およびそれに続くＴａまたはＴａＮの最終ライナ層を使用することによって解決され、それによってＴｉと銅の間の合金化によって生じる抵抗の増大を許容可能な値に低減しながら、バイアと下側にある銅層の間の接着性が改善される。
【選択図】図１
【解決手段】銅の相互接続および低誘電率の層間誘電体を有する集積回路において、熱処理後の開路の問題が見いだされ、Ｔｉの第１のライナ層、それに続くＣＶＤ ＴｉＮの共形ライナ層、およびそれに続くＴａまたはＴａＮの最終ライナ層を使用することによって解決され、それによってＴｉと銅の間の合金化によって生じる抵抗の増大を許容可能な値に低減しながら、バイアと下側にある銅層の間の接着性が改善される。
【選択図】図１
Description
【技術分野】
【０００１】
本発明の分野は、銅のメタライゼーションおよび低誘電率誘電体を有する集積回路を形成する分野である。
【背景技術】
【０００２】
酸化物を備える銅の分野において、当技術分野では、トレンチおよびバイアをライニングする銅を含む１組の適合性のある材料が開発されてきている。このライニングは、絶縁物に接着し、拡散を阻止しなければならない。
【０００３】
従来、酸化物誘電体の回路において、下側のレベルに接続されたバイアを水平相互接続部材と組み合わせるデュアルダマシン構造は、ＴａまたはＴａＮの接着層、銅の拡散を防止するためのＴａＮのバリア層、およびＣｕシードの堆積に先立つＴａまたはＴａＮの上部層を含んでいる。
【０００４】
半導体デバイスの寸法が縮小するにつれて、その金属相互接続のＲＣ遅延が、デバイスの速度の主要な制限要因になっている。この問題を解決するためには、（金属線間の静電容量Ｃを減少させる）低誘電率誘電体中で（抵抗Ｒを減少させる）銅相互接続を実現することが、半導体産業にとって、デバイスをディープ・サブミクロン寸法にまで縮小するための重要な課題になっている。
【０００５】
Ｃｕの低誘電率メタライゼーション・プロセスを実施する最も経済的な方法は、デュアルダマシン構造を使用し、一工程段階で金属バイアおよび金属線をエッチングし、Ｃｕ金属で充填するものである。ＣＭＰ（化学的機械研磨）により、過剰なＣｕを除去する。デュアルダマシン構造では、Ｃｕ金属と誘電体の間のバリア層（または複数の層）が、金属バイアと金属線の両方に必要である。このバリア層は、ライナとして知られている。このライナには、Ｃｕが誘電体中に拡散するのを防止するＣｕ拡散バリアとして、およびＣｕ金属バイアと（ＣｕまたはＷで作ることのできる）下側にある金属線の間のコンタクト層としての２つの機能がある。
【０００６】
（低誘電率誘電体とはみなされない）ＳｉＯ２誘電体におけるＣｕデュアルダマシン・メタライゼーション構造の分野では、従来技術により、Ｔａ、ＴａＮ、およびＣＶＤ ＴｉＮなど、ライナ用の１群の適合材料が開発されてきている。ＴａがＣｕ金属と良い接着性を有すること、およびＣＶＤ ＴＩＮが、線およびバイアの側壁上で、特に高アスペクト比構造に対してより良いカバレージを有することが、明らかになってきている。
【０００７】
しかしながら、低誘電率誘電体中でＣｕ金属相互接続を形成する分野においては、ＳｉＯ２誘電体中ではＣｕ金属相互接続における同等の材料（counterpart）がないという新しい問題が生じてきている。例えば、ＳｉＬＫなどの低誘電率誘電体のあるものは、ＳｉＯ２には存在しないいくつかの材料特性を有する。ＳｉＬＫは、ポリマー材料であり、主としてＣからできている。ＳｉＬＫはまた、非常に大きな熱膨張係数をもつ柔軟な材料である。ＳｉＬＫ材料にはこれら独特の特性があるので、バイアの側壁のカバレージや、ライナと下側にある金属（ＣｕまたはＷ金属）との間の接着性など、この材料中のＣｕ金属相互接続に対する要件は、ＳｉＯ２誘電体材料中のＣｕメタライゼーションにおける対応する要件とは異なっている。
【０００８】
さらに、バイアおよび金属線の寸法が減少し、バイアのアスペクト比がそれに対応して増大していることから、デュアルダマシン構造のライナに対して追加の要件が付け加わる。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、バイアの底部とその下側の銅相互接続部材との間の必要な接着性を、十分に低い抵抗と併せて提供する低誘電率誘電体を使用した、銅相互接続回路の材料と構造の組合せに関する。
【課題を解決するための手段】
【００１０】
本発明の特徴は、バイアの底部とその下側にある相互接続の間の接着性が、熱サイクルによって引き起こされる応力に十分に耐えることである。
【００１１】
本発明の他の特徴は、バイアの底部上の炭素汚染がＴｉ層のゲッタリング効果によって低減されることである。
【００１２】
本発明のさらに他の特徴は、高強度で比較的高抵抗のＴｉ−Ｃｕ合金がバイアの基底の小さな領域だけに形成され、それによって相互接続の抵抗値が制限されることである。
【発明を実施するための最良の形態】
【００１３】
銅のメタライゼーションを低誘電率誘電体（例えばＤｏｗ社のＳｉＬＫ）と組み合わせた集積回路のテストにおいて、予期せぬ問題が確認された。
【００１４】
銅の酸化物層間誘電体との相互接続における従来技術と違って、熱サイクル後に受け入れがたい高い故障率でオープン・バイアが発生した。
【００１５】
この問題の原因は、バイアの底部とその下側にある銅部材の間の機械的分離であることが確認された。
【００１６】
この問題は、バイアの横の寸法が縮小（そのアスペクト比が増大）するときだけ、増大する可能性がある。
【００１７】
ここで図２を参照すると、従来技術による典型的なバイアが示されている。その下側の誘電体層２０がシリコン基板１０上に配置されている。第１の銅層３０が左から右に延びている。キャッピング層と呼ばれる従来のバリア層３２、例えばＳｉＮを、銅層３０上に堆積させてある。
【００１８】
この図の中央で、バイアが銅層５０から下に延び、層３０と接触する。この銅は従来のＣＶＤ ＴｉＮライナ６２とＴａライナ６４の組合せでライニングされる。図示の実施形態では、公称２００ｎｍの基本ルールをもつプロセスに対して、層４０の厚さは公称６２０ｎｍであり、バイアの寸法は公称２００ｎｍ×２００ｎｍであり、アスペクト比は公称３である。寸法が縮小するにつれ、アスペクト比（したがってバイアの底部にある接着部の応力）が増大することになる。
【００１９】
この組合せは、熱応力がかかる前には満足できるものであるが、３００℃で１００分後には、受け入れがたい高い故障率になる。規定の温度範囲は、−６０℃から＋２００℃である。この高い故障率の原因は、バイアの底部での機械的分離であると確認されている。ＳｉＬＫの熱膨張係数は、銅のそれに比べて５倍大きく、その結果、層間誘電体は、回路温度が上昇すると、バイアの底部における接合に大きな応力を及ぼす。
【００２０】
少なくとも、この分離の１つの原因は、バイアをエッチングする先行ステップ中に、低誘電率誘電体から炭素が放出される（気体放出される）ことによる。この炭素は、スパッタ清浄化など従来の清浄化プロセスによって完全に除去することはできず、銅の上部表面とライナ底面の間での良好な接着の形成を妨害する。さらに、ウェーハが空気にさらされると、酸素がバイアの露出底部に吸着される可能性がある。これらの効果が相まって、ＴａＮと銅の間のすでに低強度の結合を弱くし、熱応力の下で開路を生じる現象を引き起こす。これにより、銅の相互接続と低誘電率誘電体の有益な特徴を組み合わせる際に、困難な問題が引き起こされてきた。
【００２１】
次に図１を参照すると、本発明の一実施形態が示されており、ここでは、ライナ６２および６４が、バイアの底部の公称１０ｎｍ〜２０ｎｍ厚の、スパッタされたＴｉから成る第１のライナ４２で置き換えられている。スパッタされたＴｉは垂直面をよくカバーしないので、側面のＴｉのカバレージは、底部に比べて少なくなる。以下に説明するように、このカバレージの違いは問題ではない。
【００２２】
バイアの底部で、数字４４で示す下側Ｃｕ層の部分は、Ｃｕよりもかなり高い抵抗を有するＣｕ−Ｔｉ合金に相当する。したがって、Ｔｉはバイア・チェーンの全抵抗を増大させるので、当業者なら、底部ライナ層としてＴｉを使用しようとは思わなかったはずである。以下で論じるように、この欠点は他の利点によって克服される。
【００２３】
次に、公称５ｎｍ〜１０ｎｍ厚の（化学気相成長法によって堆積された）ＣＶＤ ＴｉＮライナ４６を、標準的な条件で堆積させる。この層は共形であり、第１層のカバレージの不足を補う。好都合なことに、ＣＶＤ ＴｉＮは、ＳｉＬＫによく接着し、したがってＴｉ第１層のバイア壁上でカバレージがより小さいことは、問題ではなくなる。
【００２４】
ＴｉＮライナ４６はまた、上部相互接続の水平面上のＴｉ第１層を覆う。これには、Ｔｉ層４２の水平部が銅と反応して、比較的高い抵抗をもつ合金を形成するのを防止する利点がある。ＴｉがＣｕと反応できる場所は、数字４４で示される領域内のバイアの底部のみである。したがって、高抵抗合金は、小領域に閉じ込められ、相互接続の全体の抵抗にはあまり影響を与えない。
【００２５】
ライナの最終層は、公称２５ｎｍ厚のＴａ層４８であり、これは、ＴｉＮライナとＣｕ相互接続部材の間の接着を改善するのに役立つ。ＴａＮも使用することができる。
【００２６】
実験結果では、本発明に従って構成されるバイアが故障率を劇的に減少させたことが示されている。さらに、Ｔｉの（５ｎｍではなく１０ｎｍの）厚い方の層では、厚い方のＴｉ−Ｃｕ合金の抵抗がより大きくなるにもかかわらず、薄い方の層よりもバイア・チェーンを通る全抵抗が低くなる。Ｔｉの厚い方の層を使用したとき、バイア底部でボイドの数が減少することによって、この直感に反した結果が生じると考えられる。
【００２７】
実施に際して、第１の銅相互接続層を、通常通り堆積させ、パターン形成する。第１の誘電体層も、通常通り堆積させる。次に、望ましくはデュアルダマシン・プロセスで、層間誘電体を貫通して１組のバイアをエッチングする。１組３層のライナ層を付設し、好ましいなら、従来のＣＭＰにより、銅の第２層のチャネル以外はそれを除去する。
【００２８】
銅の第２層を付設し、パターン形成する。銅の全層が付設されるまで、必要なだけ何度もこのプロセスを繰り返す。
【００２９】
代替方法では、最初は純粋なＴｉに徐々に窒素ガスを加えて混合物を与えるもので、したがって、得られる層は、層の上部に向かってＮの勾配が増大するＴｉ（Ｎ）であり、そのためＣＶＤ ＴｉＮ層に対するより良い接着がもたらされる。
【００３０】
本発明を、１つの好ましい実施形態により説明してきたが、本発明が添付の特許請求の範囲の趣旨と範囲内で様々な変形として実施できることが、当業者には認識されよう。
【図面の簡単な説明】
【００３１】
【図１】本発明による相互接続の一部分を示す図である。
【図２】従来技術による相互接続の一部分を示す図である。
【０００１】
本発明の分野は、銅のメタライゼーションおよび低誘電率誘電体を有する集積回路を形成する分野である。
【背景技術】
【０００２】
酸化物を備える銅の分野において、当技術分野では、トレンチおよびバイアをライニングする銅を含む１組の適合性のある材料が開発されてきている。このライニングは、絶縁物に接着し、拡散を阻止しなければならない。
【０００３】
従来、酸化物誘電体の回路において、下側のレベルに接続されたバイアを水平相互接続部材と組み合わせるデュアルダマシン構造は、ＴａまたはＴａＮの接着層、銅の拡散を防止するためのＴａＮのバリア層、およびＣｕシードの堆積に先立つＴａまたはＴａＮの上部層を含んでいる。
【０００４】
半導体デバイスの寸法が縮小するにつれて、その金属相互接続のＲＣ遅延が、デバイスの速度の主要な制限要因になっている。この問題を解決するためには、（金属線間の静電容量Ｃを減少させる）低誘電率誘電体中で（抵抗Ｒを減少させる）銅相互接続を実現することが、半導体産業にとって、デバイスをディープ・サブミクロン寸法にまで縮小するための重要な課題になっている。
【０００５】
Ｃｕの低誘電率メタライゼーション・プロセスを実施する最も経済的な方法は、デュアルダマシン構造を使用し、一工程段階で金属バイアおよび金属線をエッチングし、Ｃｕ金属で充填するものである。ＣＭＰ（化学的機械研磨）により、過剰なＣｕを除去する。デュアルダマシン構造では、Ｃｕ金属と誘電体の間のバリア層（または複数の層）が、金属バイアと金属線の両方に必要である。このバリア層は、ライナとして知られている。このライナには、Ｃｕが誘電体中に拡散するのを防止するＣｕ拡散バリアとして、およびＣｕ金属バイアと（ＣｕまたはＷで作ることのできる）下側にある金属線の間のコンタクト層としての２つの機能がある。
【０００６】
（低誘電率誘電体とはみなされない）ＳｉＯ２誘電体におけるＣｕデュアルダマシン・メタライゼーション構造の分野では、従来技術により、Ｔａ、ＴａＮ、およびＣＶＤ ＴｉＮなど、ライナ用の１群の適合材料が開発されてきている。ＴａがＣｕ金属と良い接着性を有すること、およびＣＶＤ ＴＩＮが、線およびバイアの側壁上で、特に高アスペクト比構造に対してより良いカバレージを有することが、明らかになってきている。
【０００７】
しかしながら、低誘電率誘電体中でＣｕ金属相互接続を形成する分野においては、ＳｉＯ２誘電体中ではＣｕ金属相互接続における同等の材料（counterpart）がないという新しい問題が生じてきている。例えば、ＳｉＬＫなどの低誘電率誘電体のあるものは、ＳｉＯ２には存在しないいくつかの材料特性を有する。ＳｉＬＫは、ポリマー材料であり、主としてＣからできている。ＳｉＬＫはまた、非常に大きな熱膨張係数をもつ柔軟な材料である。ＳｉＬＫ材料にはこれら独特の特性があるので、バイアの側壁のカバレージや、ライナと下側にある金属（ＣｕまたはＷ金属）との間の接着性など、この材料中のＣｕ金属相互接続に対する要件は、ＳｉＯ２誘電体材料中のＣｕメタライゼーションにおける対応する要件とは異なっている。
【０００８】
さらに、バイアおよび金属線の寸法が減少し、バイアのアスペクト比がそれに対応して増大していることから、デュアルダマシン構造のライナに対して追加の要件が付け加わる。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、バイアの底部とその下側の銅相互接続部材との間の必要な接着性を、十分に低い抵抗と併せて提供する低誘電率誘電体を使用した、銅相互接続回路の材料と構造の組合せに関する。
【課題を解決するための手段】
【００１０】
本発明の特徴は、バイアの底部とその下側にある相互接続の間の接着性が、熱サイクルによって引き起こされる応力に十分に耐えることである。
【００１１】
本発明の他の特徴は、バイアの底部上の炭素汚染がＴｉ層のゲッタリング効果によって低減されることである。
【００１２】
本発明のさらに他の特徴は、高強度で比較的高抵抗のＴｉ−Ｃｕ合金がバイアの基底の小さな領域だけに形成され、それによって相互接続の抵抗値が制限されることである。
【発明を実施するための最良の形態】
【００１３】
銅のメタライゼーションを低誘電率誘電体（例えばＤｏｗ社のＳｉＬＫ）と組み合わせた集積回路のテストにおいて、予期せぬ問題が確認された。
【００１４】
銅の酸化物層間誘電体との相互接続における従来技術と違って、熱サイクル後に受け入れがたい高い故障率でオープン・バイアが発生した。
【００１５】
この問題の原因は、バイアの底部とその下側にある銅部材の間の機械的分離であることが確認された。
【００１６】
この問題は、バイアの横の寸法が縮小（そのアスペクト比が増大）するときだけ、増大する可能性がある。
【００１７】
ここで図２を参照すると、従来技術による典型的なバイアが示されている。その下側の誘電体層２０がシリコン基板１０上に配置されている。第１の銅層３０が左から右に延びている。キャッピング層と呼ばれる従来のバリア層３２、例えばＳｉＮを、銅層３０上に堆積させてある。
【００１８】
この図の中央で、バイアが銅層５０から下に延び、層３０と接触する。この銅は従来のＣＶＤ ＴｉＮライナ６２とＴａライナ６４の組合せでライニングされる。図示の実施形態では、公称２００ｎｍの基本ルールをもつプロセスに対して、層４０の厚さは公称６２０ｎｍであり、バイアの寸法は公称２００ｎｍ×２００ｎｍであり、アスペクト比は公称３である。寸法が縮小するにつれ、アスペクト比（したがってバイアの底部にある接着部の応力）が増大することになる。
【００１９】
この組合せは、熱応力がかかる前には満足できるものであるが、３００℃で１００分後には、受け入れがたい高い故障率になる。規定の温度範囲は、−６０℃から＋２００℃である。この高い故障率の原因は、バイアの底部での機械的分離であると確認されている。ＳｉＬＫの熱膨張係数は、銅のそれに比べて５倍大きく、その結果、層間誘電体は、回路温度が上昇すると、バイアの底部における接合に大きな応力を及ぼす。
【００２０】
少なくとも、この分離の１つの原因は、バイアをエッチングする先行ステップ中に、低誘電率誘電体から炭素が放出される（気体放出される）ことによる。この炭素は、スパッタ清浄化など従来の清浄化プロセスによって完全に除去することはできず、銅の上部表面とライナ底面の間での良好な接着の形成を妨害する。さらに、ウェーハが空気にさらされると、酸素がバイアの露出底部に吸着される可能性がある。これらの効果が相まって、ＴａＮと銅の間のすでに低強度の結合を弱くし、熱応力の下で開路を生じる現象を引き起こす。これにより、銅の相互接続と低誘電率誘電体の有益な特徴を組み合わせる際に、困難な問題が引き起こされてきた。
【００２１】
次に図１を参照すると、本発明の一実施形態が示されており、ここでは、ライナ６２および６４が、バイアの底部の公称１０ｎｍ〜２０ｎｍ厚の、スパッタされたＴｉから成る第１のライナ４２で置き換えられている。スパッタされたＴｉは垂直面をよくカバーしないので、側面のＴｉのカバレージは、底部に比べて少なくなる。以下に説明するように、このカバレージの違いは問題ではない。
【００２２】
バイアの底部で、数字４４で示す下側Ｃｕ層の部分は、Ｃｕよりもかなり高い抵抗を有するＣｕ−Ｔｉ合金に相当する。したがって、Ｔｉはバイア・チェーンの全抵抗を増大させるので、当業者なら、底部ライナ層としてＴｉを使用しようとは思わなかったはずである。以下で論じるように、この欠点は他の利点によって克服される。
【００２３】
次に、公称５ｎｍ〜１０ｎｍ厚の（化学気相成長法によって堆積された）ＣＶＤ ＴｉＮライナ４６を、標準的な条件で堆積させる。この層は共形であり、第１層のカバレージの不足を補う。好都合なことに、ＣＶＤ ＴｉＮは、ＳｉＬＫによく接着し、したがってＴｉ第１層のバイア壁上でカバレージがより小さいことは、問題ではなくなる。
【００２４】
ＴｉＮライナ４６はまた、上部相互接続の水平面上のＴｉ第１層を覆う。これには、Ｔｉ層４２の水平部が銅と反応して、比較的高い抵抗をもつ合金を形成するのを防止する利点がある。ＴｉがＣｕと反応できる場所は、数字４４で示される領域内のバイアの底部のみである。したがって、高抵抗合金は、小領域に閉じ込められ、相互接続の全体の抵抗にはあまり影響を与えない。
【００２５】
ライナの最終層は、公称２５ｎｍ厚のＴａ層４８であり、これは、ＴｉＮライナとＣｕ相互接続部材の間の接着を改善するのに役立つ。ＴａＮも使用することができる。
【００２６】
実験結果では、本発明に従って構成されるバイアが故障率を劇的に減少させたことが示されている。さらに、Ｔｉの（５ｎｍではなく１０ｎｍの）厚い方の層では、厚い方のＴｉ−Ｃｕ合金の抵抗がより大きくなるにもかかわらず、薄い方の層よりもバイア・チェーンを通る全抵抗が低くなる。Ｔｉの厚い方の層を使用したとき、バイア底部でボイドの数が減少することによって、この直感に反した結果が生じると考えられる。
【００２７】
実施に際して、第１の銅相互接続層を、通常通り堆積させ、パターン形成する。第１の誘電体層も、通常通り堆積させる。次に、望ましくはデュアルダマシン・プロセスで、層間誘電体を貫通して１組のバイアをエッチングする。１組３層のライナ層を付設し、好ましいなら、従来のＣＭＰにより、銅の第２層のチャネル以外はそれを除去する。
【００２８】
銅の第２層を付設し、パターン形成する。銅の全層が付設されるまで、必要なだけ何度もこのプロセスを繰り返す。
【００２９】
代替方法では、最初は純粋なＴｉに徐々に窒素ガスを加えて混合物を与えるもので、したがって、得られる層は、層の上部に向かってＮの勾配が増大するＴｉ（Ｎ）であり、そのためＣＶＤ ＴｉＮ層に対するより良い接着がもたらされる。
【００３０】
本発明を、１つの好ましい実施形態により説明してきたが、本発明が添付の特許請求の範囲の趣旨と範囲内で様々な変形として実施できることが、当業者には認識されよう。
【図面の簡単な説明】
【００３１】
【図１】本発明による相互接続の一部分を示す図である。
【図２】従来技術による相互接続の一部分を示す図である。
Claims (5)
- 集積回路中に銅の相互接続を形成する方法であって、
（ａ）第１の銅相互接続層を堆積させ、パターン形成するステップと、
（ｂ）第１の低誘電率層間誘電体層を堆積させるステップと、
（ｃ）前記第１の低誘電率層間誘電体層を貫通して、前記第１の銅相互接続層上で停止する、１組のバイアを形成するステップと、
（ｄ）前記１組のバイア内にＴｉの第１のライナ層を堆積させるステップと、
（ｅ）前記１組のバイア内にＣＶＤ ＴｉＮの第２のライナ層を堆積させるステップと、
（ｆ）ＴａおよびＴａＮから成る群から選択される第３のライナ層を堆積させるステップと、
（ｇ）第２の銅相互接続層を堆積させ、パターン形成するステップと
を含む方法。 - 前記ステップ（ｂ）ないし（ｇ）を繰り返して、前記第２の銅相互接続層の上に１組の相互接続層を形成するステップをさらに含む、請求項１に記載の方法。
- 前記低誘電率層間誘電体がＳｉＬＫを含む、請求項１に記載の方法。
- 前記低誘電率層間誘電体がＳｉＬＫを含む、請求項２に記載の方法。
- 前記ステップ（ｄ）の前記ＴｉにＮの蒸気を加えるステップをさらに含み、前記第１のライナ層がＴｉ（Ｎ）から形成され、それによって前記ＴｉＮ層への接着性が改善される、請求項１に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/759,015 US6383929B1 (en) | 2001-01-11 | 2001-01-11 | Copper vias in low-k technology |
| PCT/US2001/049138 WO2002056342A2 (en) | 2001-01-11 | 2001-12-19 | Copper vias in low-k technology |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004525504A true JP2004525504A (ja) | 2004-08-19 |
| JP4558273B2 JP4558273B2 (ja) | 2010-10-06 |
Family
ID=25054057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002556914A Expired - Fee Related JP4558273B2 (ja) | 2001-01-11 | 2001-12-19 | 低誘電率技術における銅のバイア |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US6383929B1 (ja) |
| EP (1) | EP1397830B1 (ja) |
| JP (1) | JP4558273B2 (ja) |
| KR (1) | KR100562630B1 (ja) |
| CN (1) | CN1256760C (ja) |
| AT (1) | ATE457081T1 (ja) |
| AU (1) | AU2002241651A1 (ja) |
| DE (1) | DE60141254D1 (ja) |
| TW (1) | TWI245365B (ja) |
| WO (1) | WO2002056342A2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6569751B1 (en) * | 2000-07-17 | 2003-05-27 | Lsi Logic Corporation | Low via resistance system |
| US7327033B2 (en) * | 2004-08-05 | 2008-02-05 | International Business Machines Corporation | Copper alloy via bottom liner |
| US7361930B2 (en) * | 2005-03-21 | 2008-04-22 | Agilent Technologies, Inc. | Method for forming a multiple layer passivation film and a device incorporating the same |
| US7279411B2 (en) * | 2005-11-15 | 2007-10-09 | International Business Machines Corporation | Process for forming a redundant structure |
| US7902613B1 (en) * | 2008-01-28 | 2011-03-08 | Cadence Design Systems, Inc. | Self-alignment for semiconductor patterns |
| CN102623437B (zh) * | 2012-04-06 | 2017-05-31 | 上海集成电路研发中心有限公司 | 硅通孔结构及其制造方法 |
| US8835305B2 (en) | 2012-07-31 | 2014-09-16 | International Business Machines Corporation | Method of fabricating a profile control in interconnect structures |
| US9881798B1 (en) | 2016-07-20 | 2018-01-30 | International Business Machines Corporation | Metal cap integration by local alloying |
| US9905459B1 (en) * | 2016-09-01 | 2018-02-27 | International Business Machines Corporation | Neutral atom beam nitridation for copper interconnect |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07283219A (ja) * | 1994-04-13 | 1995-10-27 | Sanyo Electric Co Ltd | 半導体装置および半導体装置の製造方法および半導体装 置の製造装置 |
| US6475912B1 (en) * | 1998-06-01 | 2002-11-05 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method and apparatus for fabricating the same while minimizing operating failures and optimizing yield |
| US6245662B1 (en) * | 1998-07-23 | 2001-06-12 | Applied Materials, Inc. | Method of producing an interconnect structure for an integrated circuit |
| US6080669A (en) * | 1999-01-05 | 2000-06-27 | Advanced Micro Devices, Inc. | Semiconductor interconnect interface processing by high pressure deposition |
| US6221757B1 (en) | 1999-01-20 | 2001-04-24 | Infineon Technologies Ag | Method of making a microelectronic structure |
| US6146517A (en) * | 1999-05-19 | 2000-11-14 | Infineon Technologies North America Corp. | Integrated circuits with copper metallization for interconnections |
| US6303490B1 (en) * | 2000-02-09 | 2001-10-16 | Macronix International Co., Ltd. | Method for barrier layer in copper manufacture |
| JP2001274160A (ja) * | 2000-03-24 | 2001-10-05 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
-
2001
- 2001-01-11 US US09/759,015 patent/US6383929B1/en not_active Expired - Fee Related
- 2001-12-19 KR KR1020037009001A patent/KR100562630B1/ko not_active IP Right Cessation
- 2001-12-19 WO PCT/US2001/049138 patent/WO2002056342A2/en active IP Right Grant
- 2001-12-19 EP EP01988335A patent/EP1397830B1/en not_active Expired - Lifetime
- 2001-12-19 DE DE60141254T patent/DE60141254D1/de not_active Expired - Lifetime
- 2001-12-19 AT AT01988335T patent/ATE457081T1/de not_active IP Right Cessation
- 2001-12-19 CN CNB018218954A patent/CN1256760C/zh not_active Expired - Fee Related
- 2001-12-19 AU AU2002241651A patent/AU2002241651A1/en not_active Abandoned
- 2001-12-19 JP JP2002556914A patent/JP4558273B2/ja not_active Expired - Fee Related
-
2002
- 2002-01-08 TW TW091100149A patent/TWI245365B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE60141254D1 (de) | 2010-03-25 |
| EP1397830A4 (en) | 2009-03-11 |
| KR20030071798A (ko) | 2003-09-06 |
| AU2002241651A1 (en) | 2002-07-24 |
| US6383929B1 (en) | 2002-05-07 |
| EP1397830B1 (en) | 2010-02-03 |
| EP1397830A2 (en) | 2004-03-17 |
| WO2002056342A3 (en) | 2004-01-08 |
| CN1545726A (zh) | 2004-11-10 |
| WO2002056342A2 (en) | 2002-07-18 |
| JP4558273B2 (ja) | 2010-10-06 |
| CN1256760C (zh) | 2006-05-17 |
| KR100562630B1 (ko) | 2006-03-20 |
| TWI245365B (en) | 2005-12-11 |
| ATE457081T1 (de) | 2010-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7250683B2 (en) | Method to solve via poisoning for porous low-k dielectric | |
| US8222146B2 (en) | Semiconductor device with a line and method of fabrication thereof | |
| US8822331B2 (en) | Anchored damascene structures | |
| TWI402887B (zh) | 用以整合具有改良可靠度之超低ｋ介電質之結構與方法 | |
| US20070059919A1 (en) | Method of manufacturing semiconductor device | |
| US7259090B2 (en) | Copper damascene integration scheme for improved barrier layers | |
| US8749064B2 (en) | Semiconductor device with a line and method of fabrication thereof | |
| JP2006506806A (ja) | ハイブリッド誘電体を備えた高信頼低誘電率相互接続構造 | |
| JP3615205B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| WO2006046487A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| US8957519B2 (en) | Structure and metallization process for advanced technology nodes | |
| JP2007287816A (ja) | 半導体装置の製造方法 | |
| US20040224500A1 (en) | Method of forming metal line of semiconductor device | |
| JP4558272B2 (ja) | 低誘電率技術における銅バイア用のクロム接着層 | |
| JP4558273B2 (ja) | 低誘電率技術における銅のバイア | |
| KR20000012027A (ko) | 반도체장치의제조방법 | |
| JP2002203899A (ja) | 銅相互接続構造の形成方法 | |
| JP2002064139A (ja) | 半導体装置の製造方法 | |
| US20060163731A1 (en) | Dual damascene interconnections employing a copper alloy at the copper/barrier interface | |
| JP3269490B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH11186390A (ja) | 半導体装置の製造方法 | |
| JPH07153841A (ja) | 半導体装置およびその製造方法 | |
| JP2002118169A (ja) | 半導体装置およびその製造方法 | |
| KR20060118257A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060530 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070712 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070720 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070814 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070904 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090324 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100615 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100721 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |