KR20020055317A - 반도체 소자의 금속 배선 형성 방법 - Google Patents

반도체 소자의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR20020055317A
KR20020055317A KR1020000084741A KR20000084741A KR20020055317A KR 20020055317 A KR20020055317 A KR 20020055317A KR 1020000084741 A KR1020000084741 A KR 1020000084741A KR 20000084741 A KR20000084741 A KR 20000084741A KR 20020055317 A KR20020055317 A KR 20020055317A
Authority
KR
South Korea
Prior art keywords
damascene pattern
forming
vapor deposition
copper
metal
Prior art date
Application number
KR1020000084741A
Other languages
English (en)
Inventor
이성권
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000084741A priority Critical patent/KR20020055317A/ko
Publication of KR20020055317A publication Critical patent/KR20020055317A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 다마신 패턴에 구리를 매립하여 구리 금속 배선을 형성함에 있어, 다마신 패턴이 형성된 기판상에 배리어 금속층을 형성하고, 물리기상증착법으로 구리를 증착하고, 구리층에 발생된 보이드를 불활성 이온을 이용한 스퍼터 식각으로 개방시키고, 화학기상증착 공정이 용이한 금속을 증착하여 개방된 부분을 양호하게 채우고, 화학적 기계적 연마 공정을 실시하여 다마신 패턴내에 금속 배선을 형성하므로, 화학기상증착법, 전해도금법, 무전해도금법 등과 같이 매립 특성이 양호한 방법을 적용하지 않아도 다마신 패턴 내부를 양호하게 매립시킬 수 있는 반도체 소자의 금속 배선 형성 방법에 관하여 기술 된다.

Description

반도체 소자의 금속 배선 형성 방법{Method of forming a metal wiring in a semiconductor device}
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 특히 물리기상증착(PVD)법으로 구리를 증착하여 다마신(damascene) 패턴을 양호하게 매립시킬수 있는 반도체 소자의 금속 배선 형성 방법에 관한 것이다.
반도체 산업이 초대규모 집적 회로(Ultra Large Scale Integration; ULSI)로 옮겨 가면서 소자의 지오메트리(geometry)가 서브-하프-마이크로(sub-half-micron) 영역으로 계속 줄어드는 반면, 성능 향상 및 신뢰도 측면에서 회로 밀도(circuit density)는 증가하고 있다. 이러한 요구에 부응하여, 반도체 소자의 금속 배선을 형성함에 있어서 구리 박막은 알루미늄에 비해 녹는점이 높아 전기이동도(electro-migration; EM)에 대한 저항이 커서 반도체 소자의 신뢰성을 향상시킬 수 있고, 비저항이 낮아 신호전달 속도를 증가시킬 수 있어, 집적 회로(integration circuit)에 유용한 상호연결 재료(interconnection material)로 사용되고 있다.
현재, 사용이 가능한 구리 매립 방법으로는 물리기상증착(PVD)법, 화학기상증착법(CVD), 전해 도금(Electroplating)법, 무전해 도금(Electroless-plating)법 등이 있으며, 이들 중에서 선호되는 방법은 구리 매립 특성이 비교적 양호하며 공정이 널리 알려진 전해 도금법과 화학기상증착법이다. 그러나, 물리기상증착법은 가격적인 측면이나 증착 속도 측면에서 유리하나, 구리의 매립 특성이 열악하다는 단점이 있어 초고집적 소자에는 적용하기가 어려운 문제가 있다. 최근에는 금속유기 화학기상증착(MOCVD)법이 구리 박막의 증착 방법으로 연구되고 있으나, 다른 방법에 비교하여 가격이 비쌀뿐만 아니라 아직 대량 생산에 적용될 만큼 안정된 공정(process)을 얻지 못하고 있는 실정이다.
따라서, 본 발명은 증착 공정에 널리 적용되고 있는 물리기상증착(PVD)법으로 구리를 증착하되, 다마신(damascene) 패턴을 양호하게 매립시킬 수 있도록 하여, 금속 배선에 대한 신뢰성, 안정성, 성능 및 생산성을 향상시킬 수 있는 반도체 소자의 금속 배선 형성 방법을 제공함에 그 목적이 있다.
도 1a 내지 도 1e는 본 발명의 실시예에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위해 도시한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11: 기판12: 층간 절연막
13: 다마신 패턴14: 배리어 금속층
15: 구리층16: 보이드
16a: 개구부17: CVD 금속층
157: 금속 배선
본 발명의 반도체 소자의 금속 배선 형성 방법은 층간 절연막에 다마신 패턴이 형성된 기판이 제공되는 단계; 상기 다마신 패턴을 포함한 층간 절연막의 표면을 따라 배리어 금속층을 형성하는 단계; 물리기상증착법으로 구리를 증착하여 구리층을 형성하는 단계; 불활성 이온을 사용한 스퍼터 식각 공정으로 상기 구리층에 생성된 보이드를 개방시키는 단계: 및 상기 보이드를 CVD 금속층으로 매립한 후, 상기 층간 절연막의 표면이 노출될 때까지 화학적 기계적 연마 공정을 실시하여 다마신 패턴 내에 금속 배선을 형성하는 단계를 포함하여 이루어진다.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1a 내지 도 1e는 본 발명의 실시예에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위해 도시한 단면도이다.
도 1a를 참조하면, 반도체 소자를 형성하기 위한 여러 요소가 형성된 기판(11)상에 층간 절연막(12)을 형성한다. 층간 절연막(12)의 일부분을 다마신 공정 기법으로 제거하여 다마신 패턴(13)을 형성한다. 다마신 패턴(13)을 포함한 층간 절연막(12)의 표면을 따라 배리어 금속층(14)을 형성한다.
상기에서, 배리어 금속층(14)은 Ti/TiN 박막이나 Ta/TaN 박막으로 형성한다.
도 1b를 참조하면, 물리기상증착법으로 구리를 증착하여 배리어 금속층(14)상에 구리층(15)을 형성한다. 구리 금속은 물리기상증착법으로 증착할 경우 매립 특성이 열악하여 다마신 패턴(13) 내에서 보이드(16)를 발생시키게 된다.
상기에서, 물리기상증착법으로 구리를 증착할 때, 기판의 가열없이 상온에서 1차 증착한 후, 300 내지 900 ℃의 온도에서 2차로 증착한다.
도 1c를 참조하면, 아르곤, 크세논, 헬륨 등과 같은 불활성 이온을 이용한 스퍼터 식각 공정을 실시하여 보이드(16)의 입구를 개방시켜 개구부(16a)를 형성한다. 개구부(16a)를 용이하게 형성하기 위해 스퍼터 식각 공정시 방향성 식각을 유도한다.
도 1d를 참조하면, 개구부(16a)를 용이하게 매립시키기 위해 화학기상증착 공정이 용이한 TiN이나 TaN과 같은 금속을 증착하여 CVD 금속층(17)을 형성한다.
도 1e를 참조하면, 층간 절연막(12)의 표면이 노출될 때까지 화학적 기계적 연마(CMP) 공정을 실시하여 다마신 패턴(13) 내에 금속 배선(157)을 형성한다.
한편, 상기한 본 발명의 실시예에서는 금속 배선의 재료로 구리를 적용한 것을 설명하였지만, 물리기상증착법으로 금속 재료를 증착하고, 매립 특성이 열악한 금속 증착시 나타나는 보이드 등을 불활성 이온을 이용한 스퍼터 식각으로 개방시킨 후 매립 특성이 우수한 도전성 물질로 채워 금속 배선을 형성한다는 본 발명의 기술적 원리를 구리 뿐만 아니라 알루미늄, 은, 금, 플라티늄 등과 같이 현재 반도체 소자의 금속 배선 재료로 사용되는 모든 금속에 적용하여 금속 배선을 형성할 수 있다.
상술한 바와 같이, 본 발명은 구리 매립 특성이 우수한 화학기상증착법, 전해 도금법, 무전해 도금법 등을 이용하지 않고, 구리 매립 특성이 열악한 물리기상증착법으로 다마신 패턴을 양호하게 매립시킬 수 있어, 금속 배선에 대한 신뢰성, 안정성, 성능 및 생산성을 향상시킬 수 있다.

Claims (6)

  1. 층간 절연막에 다마신 패턴이 형성된 기판이 제공되는 단계;
    상기 다마신 패턴을 포함한 층간 절연막의 표면을 따라 배리어 금속층을 형성하는 단계;
    물리기상증착법으로 구리를 증착하여 구리층을 형성하는 단계;
    불활성 이온을 사용한 스퍼터 식각 공정으로 상기 구리층에 생성된 보이드를 개방시키는 단계: 및
    상기 보이드를 CVD 금속층으로 매립한 후, 상기 층간 절연막의 표면이 노출될 때까지 화학적 기계적 연마 공정을 실시하여 다마신 패턴 내에 금속 배선을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  2. 제 1 항에 있어서,
    상기 배리어 금속층은 Ti/TiN 박막이나 Ta/TaN 박막으로 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  3. 제 1 항에 있어서,
    상기 구리층은 기판의 가열없이 상온에서 1차 증착한 후, 300 내지 900 ℃의 온도에서 2차로 증착하여 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  4. 제 1 항에 있어서,
    상기 불활성 이온은 아르곤, 크세논, 헬륨중 어느 하나인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  5. 제 1 항에 있어서,
    상기 스퍼터 식각 공정시 방향성 식각을 유도하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  6. 제 1 항에 있어서,
    상기 CVD 금속층은 TiN이나 TaN을 화학기상증착법으로 증착하여 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
KR1020000084741A 2000-12-28 2000-12-28 반도체 소자의 금속 배선 형성 방법 KR20020055317A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000084741A KR20020055317A (ko) 2000-12-28 2000-12-28 반도체 소자의 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000084741A KR20020055317A (ko) 2000-12-28 2000-12-28 반도체 소자의 금속 배선 형성 방법

Publications (1)

Publication Number Publication Date
KR20020055317A true KR20020055317A (ko) 2002-07-08

Family

ID=27688069

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000084741A KR20020055317A (ko) 2000-12-28 2000-12-28 반도체 소자의 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR20020055317A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100772275B1 (ko) * 2006-05-24 2007-11-01 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100772275B1 (ko) * 2006-05-24 2007-11-01 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법

Similar Documents

Publication Publication Date Title
US7087516B2 (en) Electromigration-reliability improvement of dual damascene interconnects
KR100623556B1 (ko) 상호 접속 구조 및 그 제조 방법
KR20000062432A (ko) 칩 상호 접속부 및 패키징 기술을 위한 인터록 및 고성능다중층 구조를 위한 방법 및 구조물
KR100301248B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100332118B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100407681B1 (ko) 반도체 소자의 금속배선 형성방법
KR100323875B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20030057881A (ko) 반도체 소자의 구리배선 형성 방법
US6656834B1 (en) Method of selectively alloying interconnect regions by deposition process
TW200301524A (en) Method for improving electromigration performance of metallization features through multiple depositions of binary alloys
KR100866138B1 (ko) 반도체 소자의 배선 및 그의 형성방법
KR20000044851A (ko) 반도체 소자의 구리 금속 배선 형성 방법
KR100407682B1 (ko) 반도체 소자의 금속배선 형성방법
KR20020055317A (ko) 반도체 소자의 금속 배선 형성 방법
KR100424714B1 (ko) 반도체소자의 구리 배선 형성 방법
KR100283110B1 (ko) 반도체소자의 금속배선 형성방법
KR20040004809A (ko) 반도체 소자의 구리배선 및 캐패시터 제조방법
KR100462762B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR100361207B1 (ko) 반도체 소자의 금속배선 형성방법
KR20070066298A (ko) 반도체 소자의 금속배선 및 그의 제조방법
KR20000044849A (ko) 반도체 소자의 구리 합금 배선 형성 방법
KR100283107B1 (ko) 반도체 소자의 구리배선 형성방법
KR100472856B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100820780B1 (ko) 반도체소자의 구리 배선 제조 방법
KR100720400B1 (ko) 반도체 소자의 금속 배선 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination