KR20020002084A - 반도체 소자의 구리 배선 형성 방법 - Google Patents
반도체 소자의 구리 배선 형성 방법 Download PDFInfo
- Publication number
- KR20020002084A KR20020002084A KR1020000036525A KR20000036525A KR20020002084A KR 20020002084 A KR20020002084 A KR 20020002084A KR 1020000036525 A KR1020000036525 A KR 1020000036525A KR 20000036525 A KR20000036525 A KR 20000036525A KR 20020002084 A KR20020002084 A KR 20020002084A
- Authority
- KR
- South Korea
- Prior art keywords
- copper
- film
- forming
- layer
- semiconductor device
- Prior art date
Links
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims abstract description 98
- 229910052802 copper Inorganic materials 0.000 title claims abstract description 97
- 239000010949 copper Substances 0.000 title claims abstract description 97
- 238000000034 method Methods 0.000 title claims abstract description 69
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000009792 diffusion process Methods 0.000 claims abstract description 22
- 230000004888 barrier function Effects 0.000 claims abstract description 20
- 238000010438 heat treatment Methods 0.000 claims abstract description 15
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 claims abstract description 14
- 239000005751 Copper oxide Substances 0.000 claims abstract description 13
- 229910000431 copper oxide Inorganic materials 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 6
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 6
- 230000009977 dual effect Effects 0.000 claims abstract description 3
- 238000005240 physical vapour deposition Methods 0.000 claims description 15
- 239000007789 gas Substances 0.000 claims description 11
- 238000000576 coating method Methods 0.000 claims description 10
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims description 5
- 229910052786 argon Inorganic materials 0.000 claims description 4
- 238000007740 vapor deposition Methods 0.000 claims description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 239000003960 organic solvent Substances 0.000 claims description 3
- 229910004200 TaSiN Inorganic materials 0.000 claims description 2
- 229910010037 TiAlN Inorganic materials 0.000 claims description 2
- 229910008482 TiSiN Inorganic materials 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims description 2
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 claims description 2
- 238000009832 plasma treatment Methods 0.000 claims description 2
- 238000005498 polishing Methods 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 1
- 238000004528 spin coating Methods 0.000 claims 1
- 239000000126 substance Substances 0.000 abstract 2
- 150000001879 copper Chemical class 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 abstract 1
- 238000007517 polishing process Methods 0.000 abstract 1
- 238000004070 electrodeposition Methods 0.000 description 5
- 230000002411 adverse Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- -1 WBN Inorganic materials 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000002848 electrochemical method Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 구리 배선 형성 방법에 관한 것으로, 다마신 패턴상에 확산 방지막을 형성하고, PVD 방법에 의해 제 1 구리막, 스핀 온 코팅 방법에 의해 제 2 구리막, 그리고 PVD 방법 또는 전기 화학적 증착 방법에 의해 제 3 구리막을 형성하여 구리 배선을 형성함으로써 층덮힘 특성이 우수하고 보이드 등의 발생을 방지할 수 있어 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 구리 배선 형성 방법이 제시된다.
Description
본 발명은 반도체 소자의 구리 배선 형성 방법에 관한 것으로, 특히 다마신 패턴상에 확산 방지막을 형성하고, PVD 방법에 의해 제 1 구리막, 스핀 온 코팅 방법에 의해 제 2 구리막, 그리고 PVD 방법 또는 전기 화학적 증착 방법에 의해 제 3 구리막을 형성하여 구리 배선을 형성함으로써 층덮힘 특성이 우수하고 보이드 등의 발생을 방지할 수 있어 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 구리 배선 형성 방법에 관한 것이다.
종래의 반도체 소자의 구리 배선 형성 방법을 도 1을 이용하여 설명하면 다음과 같다.
소정의 구조가 형성된 반도체 기판(11) 상부에 절연막(12)을 형성한다. 절연막(12)의 소정 영역을 듀얼 다마신 공정으로 패터닝하여 반도체 기판(11)의 소정 영역을 노출시키는 트렌치를 형성한다. 트렌치를 포함한 전체 구조 상부에 PVD 방법으로 확산 방지막(13)을 형성한다. 그리고, 그 상부에 PVD 방법으로 시드층(140을 형성한다. 트렌치가 완전히 매립되도록 전기 화학적 증착 방법으로 구리막(15)을 형성한다. 그리고 구리막(15)에 열처리 공정을 실시한 후 CMP 공정으로 연마하여 구리 배선을 형성한다.
상기와 같은 공정에 의해 구리 배선을 형성할 경우 PVD 방법으로 형성하는 확산 방지막 및 시드층은 소자의 고집적화에 따라 확산 방지막과 시드층의 층덮힘 특성이 열화된다. 이에 따라 확산 방지막의 역할을 하지 못하거나 확산 방지막을 통해 절연막으로 구리 원자(16)가 확산해 들어가고, 전기 화학적 증착으로 구리층을 형성할 때 보이드(17)를 형성시켜 배선의 신뢰성에 악영향을 미치게 된다. 그리고, 확산 방지막과 시드층을 증착한 후 전기 화학적 증착으로 구리층을 형성할 때 진공의 파괴가 일어나 시드층에 구리 산화막이 형성되어 구리층을 전기 화학적으로 증착한 이후에도 일부 구리 산화막(18)이 배선 내부에 존재하여 신뢰성에 악영향을 준다. 또한, 전기 화학적 증착으로 형성되는 구리층은 많은 첨가제를 이용하여 형성되기 때문에 증착된 구리층에 많은 불순물들이 존재하여 이 또한 구리 금속층에 악영향을 미친다.
결국 기존의 방법은 소자의 고집적화에 따라 사용하기가 곤란할 것으로 예상되어 좀더 층덮힘이 우수하고 불순물이 적은 구리 배선 방법이 필요하다.
본 발명은 층덮힘 특성이 우수하고 불순물이 적은 반도체 소자의 구리 배선 형성 방법을 제공하는데 있다.
본 발명의 다른 목적은 구리 배선 내부에 산화막이 형성되지 않는 반도체 소자의 구리 배선 형성 방법을 제공하는데 있다.
본 발명의 또다른 목적은 신뢰성을 향상시킬 수 있는 반도체 소자의 구리 배선 형성 방법을 제공하는데 있다.
도 1은 종래의 반도체 소자의 구리 배선 형성 방법을 설명하기 위한 소자의 단면도.
도 2(a) 내지 도 2(d)는 본 발명에 따른 반도체 소자의 구리 배선 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11 및 21 : 반도체 기판 12 및 22 : 절연막
13 및 23 : 확산 방지막 14 : 시드층
15 : 구리막 16 : 구리 원자
17 : 보이드 18 : 구리 산화막
24 : 제 1 구리막 25 : 제 2 구리막
26 : 구리 산화막 27 : 제 3 구리막
본 발명에서는 종래의 PVD 방법에 의한 문제점을 극복하기 위하여 스핀 온 코팅법과 PVD 방법을 이용한 구리 배선 형성 방법을 제공한다. CVD 방법을 이용한 확산 방지막을 이용하여 층덮힘 특성을 개선하고 스핀 온 코팅법을 이용하여 구리층을 증착함으로써 PVD 방법의 문제점을 해결하고, PVD 방법으로 평탄화된 구리층을 형성함을써 증착된 구리층의 특성을 개선한다.
본 발명에 따른 반도체 소자의 구리 배선 형성 방법은 하부 도전층등의 소정의 구조가 형성된 반도체 기판 상부에 절연막을 형성한 후 이중 다마신 공정으로 패터닝하여 상기 반도체 기판의 하부 도전층을 노출시키는 트렌치를 형성하는 단계와, 상기 노출된 하부 도전층 상에 잔류하는 금속 산화막을 제거한 후 확산 방지막을 형성하는 단계와, 전체 구조 상부에 PVD 방법으로 제 1 구리막을 형성한 후 스핀 온 코팅 방법에 의해 제 2 구리막을 형성한 후 열처리 공정을 원하는 두께까지 반복 실시하고, 이에 의해 상기 제 2 구리막 상부에 구리 산화막이 형성되는 단계와, 상기 구리 산화막을 제거한 후 전체 구조 상부에 PVD 방법 또는 전기 화학적 증착 방법에 의해 제 3 구리막을 형성하는 단계와, CMP 공정으로 상기 제 3, 제 2, 제 1 구리막 및 확산 방지막을 연마하여 구리 배선을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 2(a) 내지 도 2(d)는 본 발명에 따른 반도체 소자의 구리 배선 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.
도 2(a)를 참조하면, 하부 도전층등 소정의 구조가 형성된 반도체 기판(21) 상부에 절연막(22)을 형성한다. 절연막(22)의 소정 영역을 이중 다마신 공정으로 패터닝하여 반도체 기판(21)의 하부 도전층을 노출시키는 트렌치를 형성한다. 하부 도전층 상부에 형성된 금속 산화막을 제거한 후 진공 파괴없이 CVD 방법으로 확산 방지막(23)을 형성한다. 이러한 공정에 의해 균일한 층덮힘을 가지고 있어 구리의 확산을 방지할 수 있다. 하부 도전층의 금속 산화막을 제거하기 위해서는 H2와 Ar의 혼합 가스 또는 H2와 He의 혼합 가스등과 같은 불활성 환원 가스를 사용한다. 또한, 확산 방지막(13)은 Ta, TaN, TiAlN, WN, TiSiN, WBN, TaSiN등과 같은 물질을 사용하여 형성하며, 100Å 이하의 두께로 형성한다.
도 2(b)를 참조하면,전체 구조 상부에 진공 파괴없이 PVD 방법으로 제 1 구리막(24)을 형성한 후 스핀 온 코팅 방법으로 제 2 구리막(25)을 형성하고 열처리 공정을 실시한다. 제 1 구리막(24)은 100Å 미만의 두깨로 형성한다. 제 2 구리막(25)은 구리가 함유된 유기 용매액을 스핀 온 도포하여 500∼2000Å의 두께로 형성한다. 열처리 공정은 제 2 구리막(25)을 형성한 후 유기 용매의 제거를 위해 실시하는 것으로, 코팅 장비에서 연속적으로 100∼350℃의 온도 구간에서 순차적으로 실시한다. 이러한 열처리 공정을 실시하면 용매의 증발로 인하여 부피 수축이 일어나면서 밀도가 높은 구리막이 형성된다. 스핀 온 코팅과 열처리를 워하는 두께로 형성될 때가지 일정회 반복한다. 이러한 공정을 실시하면 코팅에 의해 형성된 제 2 구리막(25) 상부에 구리 산화막(26)이 형성된다. 한편, 스핀 온 코팅법에 의해 제 2 구리막(25)을 형성한 후 열처리 장비에서 350∼450℃ 사이의 온도와 아르곤 또는 아르곤과 수소 혼합 가스 분위기에서 10분 내지 60분간 열처리한다.
도 2(c)를 참조하면, 제 2 구리막(25)을 형성한 후 스퍼터링 장비의 식각 챔버에서 수소와 같은 환원성 가스로 플라즈마 처리를 실시하여 제 2 구리막(25) 상부에 형성된 구리 산화막(26)을 완전히 제거한다. 전체 구조 상부에 PVD 방법으로 평탄화된 제 3 구리막(27)을 형성한다. 제 3 구리막(27)은 구리의 확산과 절연막의 특성을 유지하기 위해 웨이퍼 온도가 300∼450℃를 유지하는 상태에서 형성하며, 그 두께는 후속 CMP 공정의 용이함을 위하여 5000∼15000Å 정도의 두께로 형성한다. 이와 같이 고온에서 증착된 구리막은 전기 화학적 증착에 의한 경우보다 구리 금속의 순도가 높고 결정립이 조대하여 추가의 열처리를 필요로 하지 않는다.
도 2(d)를 참조하면 CMP 공정을 실시하여 불필요한 구리 및 확산 방지막을 제거한다. CMP 공정을 실시한 후 NH3와 같은 가스를 이용하여 구리 표면을 환원시키면서 보호하는 공정을 실시할 수도 있다.
한편, 상기에서는 평탄화된 제 3 구리막을 PVD 방법으로 형성하였으나, 전기 화학적 증착법으로 제 3 구리막을 형성할 수도 있다.
상술한 바와 같이 본 발명에 의하면 모든 구리막을 기존에 사용하고 있는 장비를 이용하여 형성하기 때문에 매우 낮은 CuO의 구리 배선을 형성할 수 있고, 전기 화학적 방법으로 구리막을 형성하지 않고 고온에서 구리막을 형성하기 때문에 구리막의 미세 구조를 위해 추가적인 열처리가 필요없다. 또한 여러번의 열처리 공정이 진행되기 때문에 배선 신뢰성이 향상된 구리막을 형성할 수 있다.
Claims (12)
- 하부 도전층등의 소정의 구조가 형성된 반도체 기판 상부에 절연막을 형성한 후 이중 다마신 공정으로 패터닝하여 상기 반도체 기판의 하부 도전층을 노출시키는 트렌치를 형성하는 단계와,상기 노출된 하부 도전층 상에 잔류하는 금속 산화막을 제거한 후 확산 방지막을 형성하는 단계와,전체 구조 상부에 제 1 구리막을 형성한 후 제 2 구리막을 형성한 후 열처리 공정을 원하는 두께까지 반복 실시하고, 이에 의해 상기 제 2 구리막 상부에 구리 산화막이 형성되는 단계와,상기 구리 산화막을 제거한 후 전체 구조 상부에 제 3 구리막을 형성하는 단계와,CMP 공정으로 상기 제 3, 제 2, 제 1 구리막 및 확산 방지막을 연마하여 구리 배선을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
- 제 1 항에 있어서, 상기 하부 도전층 상에 잔류하는 상기 금속 산화막은 H2와 Ar의 혼합 가스 또는 H2와 He의 혼합 가스를 이용하여 제거하는 것을 특징으로하는 반도체 소자의 구리 배선 형성 방법.
- 제 1 항에 있어서, 상기 확산 방지막은 Ta막, TaN막, TiAlN막, WN막, TiSiN막, WBN막, TaSiN막 중 어느 하나를 CVD 방법으로 형성하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
- 제 1 항에 있어서, 상기 확산 방지막은 100Å 이하의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
- 제 1 항에 있어서, 상기 제 1 구리막은 PVD 방법으로 100Å 미만의 두깨로 형성하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
- 제 1 항에 있어서, 상기 제 2 구리막은 구리가 함유된 유기 용매액을 스핀 온 도포하여 500 내지 2000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
- 제 1 항에 있어서, 상기 열처리 공정은 코팅 장비에서 100 내지 350℃의 온도에서 순차적으로 실시하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
- 제 1 항에 있어서, 상기 제 2 구리막을 형성한 후 열처리 장비에서 350 내지 450℃ 사이의 온도와 아르곤 또는 아르곤과 수소의 혼합 가스 분위기에서 10분 내지 60분간 열처리하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
- 제 1 항에 있어서, 상기 구리 산화막은 스퍼터링 장비의 식각 챔버에서 환원성 가스로 플라즈마 처리를 실시하여 제거하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
- 제 1 항에 있어서, 상기 제 3 구리막은 웨이퍼 온도를 300 내지 450℃로 유지한 상태에서 5000 내지 15000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
- 제 1 항에 있어서, 상기 CMP 공정을 실시한 후 NH3가스를 이용하여 구리 표면을 환원시키면서 보호하는 공정을 더 실시하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
- 제 1 항에 있어서, 상기 제 3 구리막은 전기 화학적 증착법으로 형성하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0036525A KR100387256B1 (ko) | 2000-06-29 | 2000-06-29 | 반도체 소자의 구리 배선 형성 방법 |
| US09/875,687 US6423637B2 (en) | 2000-06-29 | 2001-06-06 | Method of manufacturing copper wiring in a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0036525A KR100387256B1 (ko) | 2000-06-29 | 2000-06-29 | 반도체 소자의 구리 배선 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020002084A true KR20020002084A (ko) | 2002-01-09 |
| KR100387256B1 KR100387256B1 (ko) | 2003-06-12 |
Family
ID=19674860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0036525A KR100387256B1 (ko) | 2000-06-29 | 2000-06-29 | 반도체 소자의 구리 배선 형성 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6423637B2 (ko) |
| KR (1) | KR100387256B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100443084B1 (ko) * | 2001-09-21 | 2004-08-04 | 삼성전자주식회사 | 구리 금속막의 연마 방법, 연마장치 및 구리 금속 배선형성 방법 |
| KR100613283B1 (ko) * | 2004-12-27 | 2006-08-21 | 동부일렉트로닉스 주식회사 | 반도체 소자의 배선 형성방법 |
| KR100688002B1 (ko) * | 2004-07-26 | 2007-02-27 | 가부시키가이샤 고베 세이코쇼 | 반도체 장치의 Ｃｕ계 배선 형성방법 |
| KR100772275B1 (ko) * | 2006-05-24 | 2007-11-01 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6531386B1 (en) * | 2002-02-08 | 2003-03-11 | Chartered Semiconductor Manufacturing Ltd. | Method to fabricate dish-free copper interconnects |
| US6979642B1 (en) * | 2002-07-31 | 2005-12-27 | Advanced Micro Devices, Inc. | Method of self-annealing conductive lines that separates grain size effects from alloy mobility |
| KR100575618B1 (ko) * | 2003-10-07 | 2006-05-03 | 매그나칩 반도체 유한회사 | 구리막의 연마 방법 및 이를 이용한 구리막 배선의 형성방법 |
| KR100779337B1 (ko) | 2006-08-24 | 2007-11-23 | 동부일렉트로닉스 주식회사 | 반도체 장치 형성 방법 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5814557A (en) * | 1996-05-20 | 1998-09-29 | Motorola, Inc. | Method of forming an interconnect structure |
| JP3261317B2 (ja) * | 1996-08-30 | 2002-02-25 | 株式会社アルバック | 銅配線製造方法、及び銅配線 |
| KR19980040655A (ko) * | 1996-11-29 | 1998-08-17 | 김광호 | 반도체 장치의 금속배선 형성방법 |
| US5913147A (en) * | 1997-01-21 | 1999-06-15 | Advanced Micro Devices, Inc. | Method for fabricating copper-aluminum metallization |
| JP3501937B2 (ja) * | 1998-01-30 | 2004-03-02 | 富士通株式会社 | 半導体装置の製造方法 |
| US6197181B1 (en) * | 1998-03-20 | 2001-03-06 | Semitool, Inc. | Apparatus and method for electrolytically depositing a metal on a microelectronic workpiece |
| JP3189788B2 (ja) * | 1998-05-29 | 2001-07-16 | 日本電気株式会社 | 銅配線の形成方法 |
| US6184137B1 (en) * | 1998-11-25 | 2001-02-06 | Applied Materials, Inc. | Structure and method for improving low temperature copper reflow in semiconductor features |
| US6136707A (en) * | 1999-10-02 | 2000-10-24 | Cohen; Uri | Seed layers for interconnects and methods for fabricating such seed layers |
-
2000
- 2000-06-29 KR KR10-2000-0036525A patent/KR100387256B1/ko not_active IP Right Cessation
-
2001
- 2001-06-06 US US09/875,687 patent/US6423637B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100443084B1 (ko) * | 2001-09-21 | 2004-08-04 | 삼성전자주식회사 | 구리 금속막의 연마 방법, 연마장치 및 구리 금속 배선형성 방법 |
| KR100688002B1 (ko) * | 2004-07-26 | 2007-02-27 | 가부시키가이샤 고베 세이코쇼 | 반도체 장치의 Ｃｕ계 배선 형성방법 |
| US7335596B2 (en) | 2004-07-26 | 2008-02-26 | Kobe Steel, Ltd. | Method for fabricating copper-based interconnections for semiconductor device |
| KR100613283B1 (ko) * | 2004-12-27 | 2006-08-21 | 동부일렉트로닉스 주식회사 | 반도체 소자의 배선 형성방법 |
| KR100772275B1 (ko) * | 2006-05-24 | 2007-11-01 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100387256B1 (ko) | 2003-06-12 |
| US20020001950A1 (en) | 2002-01-03 |
| US6423637B2 (en) | 2002-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100390951B1 (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| US7416985B2 (en) | Semiconductor device having a multilayer interconnection structure and fabrication method thereof | |
| KR100475931B1 (ko) | 반도체 소자의 다층 배선 형성방법 | |
| KR100407678B1 (ko) | 반도체 소자의 구리 금속배선 형성 방법 | |
| US7052932B2 (en) | Oxygen doped SiC for Cu barrier and etch stop layer in dual damascene fabrication | |
| US20070167005A1 (en) | Selective electroless-plated copper metallization | |
| KR20040052345A (ko) | 반도체 소자 제조방법 | |
| KR100387256B1 (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| US20060157764A1 (en) | Methods and apparatuses for producing a polymer memory device | |
| JP2002231723A (ja) | 集積回路の製造における銅被覆のためのバリア層 | |
| KR20020001142A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100403454B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| US6528415B2 (en) | Method of forming a metal line in a semiconductor device | |
| KR100576506B1 (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| KR20040101008A (ko) | 반도체 장치의 제조 방법 | |
| US6794283B2 (en) | Semiconductor device and fabrication method thereof | |
| KR100714049B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100515370B1 (ko) | 반도체 소자의 플러그 제조 방법 | |
| KR100376259B1 (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| KR20020055887A (ko) | 반도체 소자의 금속 배선 및 커패시터 제조 방법 | |
| KR100732747B1 (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| KR20060005182A (ko) | 에어 갭을 갖는 절연막 형성방법 및 이를 이용한 반도체소자의 구리 금속배선 형성방법 | |
| KR20020000050A (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| KR20020032698A (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| WO2003107411A2 (en) | Dielectric film |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120424 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |