KR100849070B1 - 반도체 소자의 ｃｍｐ 방법 - Google Patents

반도체 소자의 ｃｍｐ 방법 Download PDF

Info

Publication number
KR100849070B1
KR100849070B1 KR1020070039018A KR20070039018A KR100849070B1 KR 100849070 B1 KR100849070 B1 KR 100849070B1 KR 1020070039018 A KR1020070039018 A KR 1020070039018A KR 20070039018 A KR20070039018 A KR 20070039018A KR 100849070 B1 KR100849070 B1 KR 100849070B1
Authority
KR
South Korea
Prior art keywords
cleaning
semiconductor device
post
rinsing
solution
Prior art date
Application number
KR1020070039018A
Other languages
English (en)
Inventor
최용수
김규현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070039018A priority Critical patent/KR100849070B1/ko
Priority to US11/946,110 priority patent/US20080261399A1/en
Application granted granted Critical
Publication of KR100849070B1 publication Critical patent/KR100849070B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

본 발명에 따른 반도체 소자의 CMP(Chemical Mechanical Polishing) 방법은, 슬러리에 의한 화학 반응과 연마 패드에 의한 기계적 가공을 통해 연마대상층을 연마하는 단계; 및 상기 연마된 연마대상층의 표면에 대해 세정, 린스 및 건조로 구성되는 포스트 세정을 수행하는 단계;를 포함하며, 상기 포스트 세정은 상기 세정, 린스 및 건조가 진행되는 각 부분이 일렬로 배치되고, 상기 세정 및 린스가 진행되는 각 부분에 용액 공급 노즐과 상기 용액 공급 노즐의 양측에 배치되어 공급된 용액이 연마대상층과 0.1∼10초 동안 접촉한 후에 바로 제거되도록 하는 회수 노즐을 구비된 바 타입 모듈(Bar Type Module)을 이용한 스캔(Scan) 방식으로 수행한다.

Description

반도체 소자의 ＣＭＰ 방법{CMP METHOD OF SEMICONDUCTOR DEVICE}
도 1a 내지 도 1b는 종래 기술의 문제점을 설명하기 위한 반도체 소자의 사진.
도 2는 종래 기술의 다른 문제점을 설명하기 위한 반도체 소자의 사진.
도 3은 본 발명의 실시예에 따른 CMP 방법의 포스트 세정 방식을 설명하기 위한 도면.
도 4는 본 발명의 실시예에 따른 바 타입 모듈을 설명하기 위한 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
300, 400 : 반도체 기판 310, 410 : 바 타입 모듈
A : 세정 과정이 진행되는 부분 B : 린스 과정이 진행되는 부분
C : 건조 과정이 진행되는 부분
본 발명은 반도체 소자의 CMP(Chemical Mechanical Polishing) 방법에 관한 것으로, 보다 상세하게는, 세부 공정을 개선하여 소자 특성 및 신뢰성을 향상시킬 수 있는 반도체 소자의 CMP 방법에 관한 것이다.
최근에는, 반도체 소자의 고집적화가 진행됨에 따라, 유효 채널 길이(Effective Channel Length)를 확보할 수 있는 다양한 형태의 리세스 채널(Recess Channel)을 갖는 모스펫 소자의 구현방법에 대한 아이디어 및 실제 공정개발 연구가 활발히 진행되고 있다.
이하에서는, 종래 기술에 따른 반도체 소자의 리세스 게이트 형성방법을 간략하게 설명하도록 한다.
먼저, 반도체 기판 내에 상기 활성 영역을 정의하는 소자분리막을 형성한 다음, 상기 소자분리막에 의해 한정된 기판 활성 영역 부분을 식각하여 상기 게이트용 홈을 형성한다. 이어서, 상기 게이트용 홈이 형성된 기판 전면 상에 게이트절연막을 형성한 후, 상기 게이트절연막 상에 상기 게이트용 홈(HR)을 매립하도록 폴리실리콘막을 형성한다.
이때, 상기 게이트용 홈의 상부에 형성된 폴리실리콘막의 표면에는 굴곡이 발생되는데, 상기 굴곡이 발생된 폴리실리콘막 상에 텅스텐실리사이드막을 형성하면 상기 굴곡의 상부에서 텅스텐실리사이드막의 균열이 유발되며, 그 결과, 후속 공정시 상기 텅스텐실리사이드막의 비정상적인 산화현상이 야기되고 게이트 전극의 단선 및 SAC(Self Alinged Contact) 페일이 유발된다.
이를 방지하기 위해, 상기 폴리실리콘막을 형성한 후에 폴리실리콘막의 표면에 발생된 굴곡을 제거하기 위한 CMP(Chemical Mechanical Polishing)를 수행해준다. 계속해서, 상기 CMP된 폴리실리콘막 상에 텅스텐실리사이드막과 하드마스크막을 차례로 형성하고, 그리고 나서, 상기 하드마스크막, 텅스텐실리사이드막, 폴리 실리콘막 및 게이트절연막을 차례로 식각한 후, 공지된 후속 공정을 차례로 수행하여 상기 게이트용 홈 상에 리세스 게이트를 형성한다.
그러나, 종래 기술의 경우에는 상기 CMP 후에 기판 결과물 상에 방사형의 물반점(Water Mark)이 발생되는 결함(Defect)이 유발되며, 이 때문에, 후속 게이트를 형성하기 위한 식각 공정시 폴리실리콘막이 식각되지 않는 게이트 패터닝 불량이 야기되고, 따라서, 소자 특성 및 신뢰성이 저하된다.
자세하게, 상기 CMP는 연마 공정시 발생된 슬러리 잔류물과 연마 부산물들을 제거하기 위해 브러쉬(Brush) 방식이나 웨트 배쓰(Wet Bath) 방식으로 수행되는 포스트 세정 공정을 포함하는데, 상기 포스트 세정 공정시 사용되는 dHF 용액으로 인해 소수성을 띠는 폴리실리콘막의 표면에 방사형 물반점이 발생되는 결함이 유발되는 것이며, 상기 물반점에는 미량의 산화막이 포함되어 있으므로 후속 게이트 식각 공정시 식각이 정지되는 현상이 유발되어 게이트 패터닝 불량이 야기되는 것이다.
도 1a는 상기 CMP 후에 기판 결과물 상에 방사형 물반점이 발생되는 결함이 유발된 모습을 보여주는 반도체 소자의 사진이며, 도 1b는 상기 물반점 결함으로 인해 게이트 패터닝 불량이 야기된 모습을 보여주는 반도체 소자의 사진이다.
한편, 주지된 바와 같이, 플래쉬 메모리(flash memory) 소자에는 소자와 소자 간, 또는, 배선과 배선 간을 전기적으로 연결하기 위해 금속배선이 형성되며, 다마신(Damascene) 공정을 이용해서 알루미늄막으로 금속배선을 형성하는 방법이 제안된 바 있다.
이하에서는, 종래 기술에 따른 반도체 소자의 금속배선 형성방법을 간략하게 설명하도록 한다.
먼저, 반도체 기판 상에 식각정지막과 절연막을 차례로 증착한 후, 상기 절연막과 식각정지막을 식각하여 금속배선용 트렌치를 형성한다. 그런 다음, 상기 트렌치를 포함한 기판 전면 상에 Ti/TiN막으로 베리어막을 형성하고, 그리고 나서, 상기 베리어막 상에 상기 트렌치가 매립되도록 AlCu막의 개재하에 알루미늄막을 증착한다. 상기 AlCu막은 알루미늄막 내의 부식을 방지하는 역할을 한다.
계속해서, 상기 알루미늄막을 상기 절연막이 노출될 때까지 CMP하여 금속배선을 형성한다. 상기 CMP는 산화제가 첨가된 슬러리를 사용하여 상기 알루미늄막의 표면을 산화시킨 후, 콜로이달 실리카 연마제, 또는, 알루미나(Al2O3) 연마제를 포함하는 슬러리를 사용하여 상기 산화된 알루미늄막을 제거하는 방식으로 수행한다.
그러나, 종래 기술의 경우에는 상기 CMP 후에 상기 알루미늄막에 부식(Corrosion)이 발생되며, 이 때문에, 소자 특성 및 신뢰성이 저하된다.
자세하게, 상기 CMP는 연마 공정시 발생된 슬러리 잔류물과 연마 부산물들을 제거하기 위해 암모니아 불산 계통의 식각액을 사용하여 브러쉬(Brush) 방식이나 웨트 배쓰(Wet Bath) 방식으로 수행하는 포스트 세정 공정을 포함하는데, 이 경우, 상기 포스트 세정 공정시 알루미늄막 표면에 식각액이 침투되거나, 순수(Deionized Water : DIW)에 의한 부식 현상이 유발된다.
도 2는 알루미늄막을 이용한 금속배선의 형성시 부식이 발생한 모습을 보여주는 사진이다.
전술한 바와 같이, 상기 연마 공정시 발생된 슬러리 잔류물과 연마 부산물들을 제거하기 위해 종래 기술에 따라 CMP의 포스트 세정 공정을 수행하는 경우, 기판 결과물 상에 결함 및 부식이 발생되는 등 소자 특성 및 신뢰성 저하가 야기되므로 상기 포스트 세정 공정의 개선이 필요한 실정이다.
본 발명은, 리세스 게이트의 형성시, 세부 공정을 개선하여 소자 특성 및 신뢰성을 향상시킬 수 있는 반도체 소자의 CMP 방법을 제공한다.
또한, 본 발명은 다마신(Damascene) 공정을 이용한 금속배선의 형성시, 세부 공정을 개선하여 소자 특성 및 신뢰성을 향상시킬 수 있는 반도체 소자의 CMP 방법을 제공한다.
본 발명에 따른 반도체 소자의 CMP 방법은, 슬러리에 의한 화학 반응과 연마 패드에 의한 기계적 가공을 통해 연마대상층을 연마하는 단계; 및 상기 연마된 연마대상층의 표면에 대해 세정, 린스 및 건조로 구성되는 포스트 세정을 수행하는 단계;를 포함하며, 상기 포스트 세정은 상기 세정, 린스 및 건조가 진행되는 각 부분이 일렬로 배치되고, 상기 세정 및 린스가 진행되는 각 부분에 용액 공급 노즐과 상기 용액 공급 노즐의 양측에 배치되어 공급된 용액이 연마대상층과 0.1∼10초 동안 접촉한 후에 바로 제거되도록 하는 회수 노즐을 구비된 바 타입 모듈(Bar Type Module)을 이용한 스캔(Scan) 방식으로 수행하는 것을 특징으로 한다.
삭제
상기 바 타입 모듈(Bar Type Module)을 이용한 스캔(Scan) 방식은 적어도 1회 이상 반복 수행한다.
또한, 본 발명에 따른 반도체 소자의 CMP 방법은, 리세스 게이트 형성시의 게이트용 홈을 매립하도록 형성된 폴리실리콘막의 평탄화를 위해 수행하고, 슬러리에 의한 화학 반응과 연마 패드에 의한 기계적 가공을 통해 연마대상층을 연마하는 단계; 및 상기 연마된 연마대상층의 표면에 대해 세정, 린스 및 건조로 구성되는 포스트 세정을 수행하는 단계;를 포함하며, 상기 포스트 세정은 상기 세정, 린스 및 건조가 진행되는 각 부분이 일렬로 배치되고, 상기 세정 및 린스가 진행되는 각 부분에 용액 공급 노즐과 상기 용액 공급 노즐의 양측에 배치되어 공급된 용액이 연마대상층과의 접촉 후에 바로 제거되도록 하는 회수 노즐을 구비된 바 타입 모듈(Bar Type Module)을 이용한 스캔(Scan) 방식으로 수행하는 것을 특징으로 한다.
여기서, 상기 포스트 세정 중 세정은 세정 용액으로서 순수(Deionized Water : DIW) + dHF + H2O2의 혼합 용액을 사용하여 수행한다.
상기 dHF는 0.1∼5wt%의 농도를 갖는다.
상기 H2O2는 0.1∼25vol%의 농도를 갖는다.
상기 포스트 세정 중 세정은 20∼80℃의 세정 용액을 사용하여 수행한다.
상기 포스트 세정 중 린스는 순수를 사용하여 수행한다.
상기 포스트 세정 중 세정 및 린스 과정에서 세정 용액 및 린스 용액과 연마대상층 간의 접촉 시간은 0.1∼10초이다.
상기 포스트 세정 중 건조는 IPA(Iso ProPylene Alcohol) 및 N2의 혼합물을 사용하여 수행한다.
상기 바 타입 모듈(Bar Type Module)을 이용한 스캔(Scan) 방식은 적어도 1회 이상 반복 수행한다.
게다가, 본 발명에 따른 반도체 소자의 CMP 방법은, 다마신 공정을 이용한 금속배선 형성시의 금속배선용 트렌치를 매립하도록 형성된 금속막의 평탄화를 위해 수행하고, 슬러리에 의한 화학 반응과 연마 패드에 의한 기계적 가공을 통해 연마대상층을 연마하는 단계; 및 상기 연마된 연마대상층의 표면에 대해 세정, 린스 및 건조로 구성되는 포스트 세정을 수행하는 단계;를 포함하며, 상기 포스트 세정은 상기 세정, 린스 및 건조가 진행되는 각 부분이 일렬로 배치되고, 상기 세정 및 린스가 진행되는 각 부분에 용액 공급 노즐과 상기 용액 공급 노즐의 양측에 배치되어 공급된 용액이 연마대상층과 0.1∼10초 동안 접촉한 후에 바로 제거되도록 하는 회수 노즐을 구비된 바 타입 모듈(Bar Type Module)을 이용한 스캔(Scan) 방식으로 수행하는 것을 특징으로 한다.
여기서, 상기 금속막은 알루미늄막이다.
상기 포스트 세정 중 세정은 세정 용액으로서 순수(Deionized Water : DIW) + H2SO4 + dHF + H2O2의 혼합 용액을 사용하여 수행한다.
상기 H2SO4는 0.1∼10vol%의 농도를 갖는다.
상기 dHF는 50∼500ppm의 농도를 갖는다.
상기 H2O2는 0.2∼25vol%의 농도를 갖는다.
상기 포스트 세정 중 세정은 20∼80℃의 세정 용액을 사용하여 수행한다.
상기 포스트 세정 중 린스는 순수를 사용하여 수행한다.
삭제
상기 건조는 IPA(Iso ProPylene Alcohol) 및 N2의 혼합물을 사용하여 수행한다.
상기 바 타입 모듈(Bar Type Module)을 이용한 스캔(Scan) 방식은 적어도 1회 이상 반복 수행한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
본 발명은, 세정, 린스 및 건조로 구성되는 포스트 세정을 포함한 CMP(Chemical Mechanical Polishing) 과정을 용액 공급 노즐과 상기 용액 공급 노즐의 양측에 배치되어 연마대상층에 공급된 용액이 상기 연마대상층과 접촉 후에 바로 제거되도록 하는 회수 노즐을 구비한 바 타입 모듈(Bar Type Module)을 이용한 스캔(Scan) 방식으로 수행한다.
이렇게 하면, 상기 세정 및 린스 과정에서 세정 용액 및 린스 용액과 연마대상층 간의 접촉 시간을 최소화하고, 상기 건조 과정에서 대기와의 접촉을 방지할 수 있으므로, 상기 CMP 과정을 개선할 수 있으며, 이를 통해, 소자 특성 및 신뢰성을 향상시킬 수 있다.
본 발명의 실시예에 따른 CMP를 포함한 반도체 소자의 제조방법을 설명하면, 먼저, 활성 영역 및 소자분리 영역을 갖는 반도체 기판 내에 상기 기판의 활성 영역을 정의하는 소자분리막을 형성한 후, 상기 소자분리막에 의해 정의된 기판 활성 영역을 식각하여 게이트용 홈을 형성한다. 그런 다음, 상기 게이트용 홈을 포함한 기판 전면 상에 게이트절연막을 형성하고, 그리고 나서, 상기 게이트절연막 상에 상기 게이트용 홈을 매립하도록 폴리실리콘막을 증착한다.
이때, 상기 폴리실리콘막은 게이트용 홈을 매립하도록 형성되기 때문에 표면에 굴곡을 가지도록 증착되며, 상기 폴리실리콘막 표면의 굴곡은 후속으로 증착되는 금속계막 내에 균열(Seam)을 유발하여 상기 금속계막의 비정상적인 산화현상 및 게이트 전극의 단선 및 SAC(Self Alinged Contact) 페일을 야기하므로 제거되어야 한다.
계속해서, 상기 폴리실리콘막 표면의 굴곡을 제거하기 위한 CMP를 수행한 다음, 상기 CMP된 폴리실리콘막 상에 금속계막, 예컨데, 텅스텐실리사이드막을 증착하고, 상기 금속계막 상에 하드마스크막을 증착한다. 이어서, 상기 하드마스크막, 금속계막, 폴리실리콘막 및 게이트절연막을 차례로 식각한 후, 공지된 후속 공정을 차례로 수행하여 상기 게이트용 홈 상에 리세스 게이트를 형성한다.
이하에서는, 첨부된 도면들을 참조하여 상기 폴리실리콘막 표면의 굴곡을 제거하기 위한 CMP를 보다 구체적으로 설명하도록 한다.
상기 CMP는, 슬러리에 의한 화학 반응과 연마 패드에 의한 기계적 가공을 통해 연마대상층을 연마한 다음, 상기 연마된 연마대상층의 표면에 대해 세정, 린스 및 건조로 구성되는 포스트 세정을 수행하는 방식으로 수행한다.
도 3은 본 발명의 실시예에 따른 CMP의 포스트 세정 방식을 설명하기 위한 도면이다.
도시된 바와 같이, 본 발명의 포스트 세정은, 바 타입 모듈(Bar Type Module, 310)이 상기 게이트용 홈(도시안됨)과 상기 게이트용 홈을 매립하도록 폴리실리콘막(도시안됨)이 증착된 반도체 기판(300)을 스캔(Scan)하는 방식으로 수행한다.
도 4는 본 발명의 실시예에 따른 바 타입 모듈을 설명하기 위한 도면이다.
도시된 바와 같이, 상기 반도체 기판(400)을 스캔하는 바 타입 모듈(410)은 세정, 린스 및 건조 과정이 진행되는 세 부분(A,B,C)으로 구성된다. 상기 세정 과정이 진행되는 부분(A)에서는 세정 용액이 공급되어 화학 반응에 의해 파티클(Particle)이 제거되고, 상기 린스 과정이 진행되는 부분(B)에서는 린스 용액이 공급되어 상기 세정시 사용된 세정 용액의 잔류물이 제거되며, 상기 건조 과정이 진행되는 부분(C)에서는 건조 가스가 공급되어 상기 린스 용액과 접촉된 반도체 기판(400)의 표면이 건조된다.
그리고, 상기 세정 및 린스 과정이 진행되는 부분(A,B)에는 각각 세정 용액과 린스 용액이 공급되는 공급 노즐(도시안됨)과 상기 공급 노즐의 양측에 배치되어 상기 세정 및 린스 과정 후에 세정 용액과 린스 용액이 회수되는 회수 노즐(도시안됨)이 구비된다.
상기 회수 노즐은, 상기 세정 및 린스 과정에서 세정 용액 및 린스 용액과 반도체 기판(400) 간의 접촉 시간을 최소화하고 상기 건조 과정에서 대기와의 접촉이 방지되도록, 공급된 용액이 반도체 기판(400)과의 접촉 후에 압력차로 인해 바로 제거되도록 하는 역할을 한다. 이 과정에서, 상기 각각의 용액이 서로 혼합되지 않도록 세 부분(A,B,C) 사이에는 적절한 계면이 유지된다.
그리고, 상기 세정 용액으로서 20∼80℃ 정도 온도의 순수(Deionized Water : DIW) + dHF + H2O2의 혼합 용액을 사용한다. 상기 dHF는 연마 부산물인 산화막 재질의 파티클들을 제거하는 역할을 하며 0.1∼5wt% 정도의 농도로 혼합되고, 상기 H2O2는 폴리실리콘막 표면에 산화막을 형성하여 CMP 후에 상기 폴리실리콘막의 표면을 소수성에서 친수성으로 변환시키는 산화제 역할을 하며 1∼25vol% 정도의 농도로 혼합된다. 또한, 상기 린스는 순수를 사용하여 수행하며, 상기 건조는 IPA(Iso ProPylene Alcohol) 및 N2의 혼합물을 사용하여 수행한다.
이후, 상기 바 타입 모듈을 이용한 스캔 방식의 포스트 세정을 적어도 1회 이상 반복 수행하여 상기 포스트 세정을 포함한 반도체 소자의 CMP를 완료한다.
여기서, 본 발명은 상기 세정, 린스 및 건조로 구성되는 포스트 세정을 종래의 브러쉬(Brush) 방식이나 웨트 배쓰(Wet Bath) 방식 대신에, 공급 노즐 및 회수 노즐이 구비된 바 타입 모듈을 이용한 스캔 방식으로 수행함으로써, 상기 세정 용액 및 린스 용액과 반도체 기판의 접촉시간을 10초 이내, 바람직하게는, 0.1∼10초 정도로 크게 단축할 수 있을 뿐 아니라, 상기 포스트 세정이 수행되는 동안 반도체 기판과 대기와의 접촉을 방지할 수 있으므로, 종래 기술의 경우에 비해 상대적으로 방사형 물반점(Water Mark)이 발생되는 결함을 감소시킬 수 있다.
또한, 본 발명은 상기 세정시 산화제 역할을 하는 H2O2가 첨가된 용액을 세정 용액으로서 사용하기 때문에, 소수성을 띠는 폴리실리콘막의 표면을 친수성으로 변환시킬 수 있으므로 상기 방사형 물반점이 발생되는 결함이 더욱 감소시킬 수 있으며, 이를 통해, 상기 결함으로 인해 유발되는 게이트 패터닝 불량을 방지할 수 있다.
게다가, 본 발명은 상기 공급된 용액이 회수 노즐을 통해 반도체 기판으로부터 회수되기 때문에, 상기 세정 과정에서 발생된 여러 화학 잔류물과 파티클들이 함께 제거되어 항상 프레쉬(Fresh)한 용액을 공급할 수 있으며, 또한, 반도체 기판의 표면에서 제거된 파티클들이 상기 기판의 다른 부분에 흡착되는 현상을 방지할 수 있다.
따라서, 본 발명은 상기 세정, 린스 및 건조로 구성되는 포스트 세정을 포함한 CMP 과정을 개선함으로써, 폴리실리콘막의 단차로 인한 텅스텐실리사이드막의 이상 산화 현상을 개선할 수 있고, 또한, 종래 기술의 경우에 다이(Die) 당 50개 정도 발생되던 SAC(Self Alinged Contact) 페일을 10개 이내로 감소시킬 수 있으며, 이를 통해, 소자 특성 및 신뢰성을 향상시킬 수 있다.
한편, 전술한 본 발명의 실시예에서는 리세스 게이트의 형성시 표면에 굴곡을 갖도록 증착된 폴리실리콘막의 평탄화를 위한 CMP 과정을 개선하는 방법에 대해 설명하였지만, 본 발명의 다른 실시예로서 다마신 공정을 이용한 금속배선의 형성시에도 전술한 일 실시예와 동일한 방식을 통해 CMP 과정을 개선할 수 있다.
이하에서는, 상기 다마신 공정을 이용한 금속배선의 형성 방법을 간략하게 설명하도록 한다.
먼저, 반도체 기판 상에 식각정지용 질화막과 절연막을 차례로 증착한 다음, 상기 절연막을 식각하여 금속배선용 트렌치를 형성한다. 이어서, 상기 금속배선용 트렌치를 포함한 기판 전면 상에 Ti/TiN, Ti/TiN/Ti, Ta/TaN, Ta/TaN/Ta, Ti/TiSiN 및 Ti/TiSiN/Ti 등의 막으로 베리어막을 형성한 후, 상기 베리어막 상에 상기 금속배선용 트렌치가 매립되도록 AlCu막의 개재 하에 알루미늄막을 증착한다.
상기 AlCu막의 개재하에 알루미늄막을 증착하는 이유는, 상기 AlCu막이 알루미늄막과 베리어막과의 계면에서 갈바니(Galvanic) 부식이 발생하는 것을 억제하는 역할을 하기 때문이다. 즉, 양극 성향이 강하기 때문에 베리어막과의 계면에서 갈바니 부식을 유발하는 알루미늄막 증착시, 음극 성향이 강한 Cu를 사용하여 AlCu막을 형성함으로써 상기 갈바니 부식을 억제할 수 있는 것이다.
계속해서, 상기 알루미늄막을 상기 절연막이 노출될 때까지 산화제가 첨가된 슬러리를 사용하여 CMP한다. 상기 CMP는 pH가 4∼6 정도인 약산성의 슬러리를 사용하여 수행함으로써 상기 알루미늄막의 표면이 산화되도록 수행하며, 상기 알루미늄막의 산화를 위해 산화제로서 H2O2, Fe(NO3)3 및 H5IO6 중 어느 하나를 1∼5% 정도 첨가하여 수행한다. 또한, 상기 CMP는 콜로이달 실리카 연마제, 또는, 알루미나(Al2O3) 연마제를 포함하는 슬러리를 사용하여 수행함으로써, 상기 산화된 알루미늄막을 제거한다.
이때, 상기 알루미늄막의 평탄화를 위한 CMP는 세정, 린스 및 건조 과정으로 구성되는 포스트 세정을 포함하는데, 상기 포스트 세정은 도 3 및 도 4에 도시된 바와 같이, 바 타입 모듈(310,410)이 상기 반도체 기판(300,400)을 스캔하는 방식으로 수행한다.
또한, 상기 세정은 알루미늄막이 부식되지 않도록 수행해야 하므로 상기 알루미늄막의 부식을 유발하는 NH4OH, 또는, HF 계열의 용액을 사용할 수 없으며, 순수와 같은 용매에 금속부식방지제가 첨가되어 pH가 8∼10 정도인 용액을 사용하여 수행함이 바람직하다.
자세하게, 상기 알루미늄막의 평탄화를 위한 CMP의 포스트 세정 중 세정은 세정 용액으로서 20∼80℃ 정도 온도의 순수(Deionized Water : DIW) + H2SO4 + dHF + H2O2의 혼합 용액을 사용하여 수행한다. 상기 H2SO4는 반도체 기판에 잔류된 유기물 성분이나 기타 폴리머들을 제거하는 역할을 하며 0.1∼10vol% 정도의 농도 로 혼합되고, 상기 dHF는 연마 부산물인 산화막 재질의 파티클을 제거하는 역할을 하며 극미량, 바람직하게는, 50∼500ppm 정도의 농도로 혼합되며, 상기 H2O2는 알루미늄막의 부식을 방지하고 산화막 재질의 파티클을 제거하는 역할을 하며 2∼25vol% 정도의 농도로 혼합된다.
이후, 전술한 바 타입 모듈을 이용한 스캔 방식의 포스트 세정을 적어도 1회 이상 반복 수행하여 상기 포스트 세정을 포함한 반도체 소자의 CMP를 완료한다.
여기서, 본 발명은 상기 포스트 세정을 공급 노즐 및 회수 노즐이 구비된 바 타입 모듈을 이용한 스캔 방식으로 수행함으로써, 상기 세정 용액 및 린스 용액과 반도체 기판의 접촉시간을 10초 이내, 바람직하게는, 0.1∼10초 정도로 크게 단축할 수 있을 뿐 아니라, 상기 포스트 세정이 수행되는 동안 반도체 기판과 대기와의 접촉을 방지할 수 있으므로, 상기 세정 용액이나 린스 용액에 의한 금속배선의 부식을 효과적으로 방지할 수 있다.
또한, 본 발명은 상기 공급된 용액이 회수 노즐을 통해 반도체 기판으로부터 회수되기 때문에, 신속한 용액의 교환을 통해 상기 포스트 세정의 효율을 개선할 수 있으며, 상기 세정과 린스 및 건조 과정 간의 지체 시간이 없으므로 반도체 기판의 표면 특성 차이에 의한 물반점의 발생을 억제할 수 있다.
게다가, 본 발명은 상기 공급된 용액이 회수 노즐을 통해 반도체 기판으로부터 회수되기 때문에, 상기 세정 과정에서 발생된 여러 화학 잔류물과 파티클들이 함께 제거되어 항상 프레쉬(Fresh)한 용액을 공급할 수 있으며, 또한, 반도체 기판 의 표면에서 제거된 파티클들이 상기 기판의 다른 부분에 흡착되는 현상을 방지할 수 있을 뿐 아니라, 기판의 전면 및 후면에 대한 세정이 동시에 가능하다는 장점이 있다.
따라서, 본 발명은 상기 세정, 린스 및 건조로 구성되는 포스트 세정을 포함한 CMP 과정을 개선함으로써, 상기 포스트 세정 공정시 세정 용액이나 순수의 침투로 인한 상기 알루미늄막의 부식을 방지할 수 있으며, 이를 통해, 소자 특성 및 신뢰성을 향상시킬 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은 리세스 게이트의 형성시, 세정, 린스 및 건조로 구성되는 포스트 세정을 포함한 CMP(Chemical Mechanical Polishing) 과정을 개선함으로써, 방사형 물반점이 발생되는 결함을 감소시킬 수 있으며, 이를 통해, 상기 결함으로 인해 유발되는 게이트 패터닝 불량을 방지할 수 있다.
또한, 본 발명은 다마신(Damascene) 공정을 이용한 금속배선의 형성시, 상기 세정, 린스 및 건조로 구성되는 포스트 세정을 포함한 세부 공정을 개선함으로써, 세정 용액이나 린스 용액으로 인한 알루미늄막의 부식을 방지할 수 있다.
따라서, 본 발명은 상기 세정, 린스 및 건조로 구성되는 포스트 세정을 포함 한 CMP 과정을 개선함으로써, 소자 특성 및 신뢰성을 향상시킬 수 있다.

Claims (23)

  1. 슬러리에 의한 화학 반응과 연마 패드에 의한 기계적 가공을 통해 연마대상층을 연마하는 단계; 및
    상기 연마된 연마대상층의 표면에 대해 세정, 린스 및 건조로 구성되는 포스트 세정을 수행하는 단계;를 포함하며,
    상기 포스트 세정은 상기 세정, 린스 및 건조가 진행되는 각 부분이 일렬로 배치되고, 상기 세정 및 린스가 진행되는 각 부분에 용액 공급 노즐과 상기 용액 공급 노즐의 양측에 배치되어 공급된 용액이 연마대상층과 0.1∼10초 동안 접촉한 후에 바로 제거되도록 하는 회수 노즐을 구비된 바 타입 모듈(Bar Type Module)을 이용한 스캔(Scan) 방식으로 수행하는 것을 특징으로 하는 반도체 소자의 CMP 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 바 타입 모듈(Bar Type Module)을 이용한 스캔(Scan) 방식은 적어도 1회 이상 반복 수행하는 것을 특징으로 하는 반도체 소자의 CMP 방법.
  4. 리세스 게이트 형성시의 게이트용 홈을 매립하도록 형성된 폴리실리콘막의 평탄화를 위해 수행하고,
    슬러리에 의한 화학 반응과 연마 패드에 의한 기계적 가공을 통해 연마대상층을 연마하는 단계; 및
    상기 연마된 연마대상층의 표면에 대해 세정, 린스 및 건조로 구성되는 포스트 세정을 수행하는 단계;를 포함하며,
    상기 포스트 세정은 상기 세정, 린스 및 건조가 진행되는 각 부분이 일렬로 배치되고, 상기 세정 및 린스가 진행되는 각 부분에 용액 공급 노즐과 상기 용액 공급 노즐의 양측에 배치되어 공급된 용액이 연마대상층과의 접촉 후에 바로 제거되도록 하는 회수 노즐을 구비된 바 타입 모듈(Bar Type Module)을 이용한 스캔(Scan) 방식으로 수행하는 것을 특징으로 하는 반도체 소자의 CMP 방법.
  5. 제 4 항에 있어서,
    상기 포스트 세정 중 세정은 세정 용액으로서 순수(Deionized Water : DIW) + dHF + H2O2의 혼합 용액을 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 CMP 방법.
  6. 제 5 항에 있어서,
    상기 dHF는 0.1∼5wt%의 농도를 갖는 것을 특징으로 하는 반도체 소자의 CMP 방법.
  7. 제 5 항에 있어서,
    상기 H2O2는 0.1∼25vol%의 농도를 갖는 것을 특징으로 하는 반도체 소자의 CMP 방법.
  8. 제 4 항에 있어서,
    상기 포스트 세정 중 세정은 20∼80℃의 세정 용액을 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 CMP 방법.
  9. 제 4 항에 있어서,
    상기 포스트 세정 중 린스는 순수를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 CMP 방법.
  10. 제 4 항에 있어서,
    상기 포스트 세정 중 세정 및 린스 과정에서 세정 용액 및 린스 용액과 연마대상층 간의 접촉 시간은 0.1∼10초 인 것을 특징으로 하는 반도체 소자의 CMP 방법.
  11. 제 4 항에 있어서,
    상기 포스트 세정 중 건조는 IPA(Iso ProPylene Alcohol) 및 N2의 혼합물을 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 CMP 방법.
  12. 제 4 항에 있어서,
    상기 바 타입 모듈(Bar Type Module)을 이용한 스캔(Scan) 방식은 적어도 1회 이상 반복 수행하는 것을 특징으로 하는 반도체 소자의 CMP 방법.
  13. 다마신 공정을 이용한 금속배선 형성시의 금속배선용 트렌치를 매립하도록 형성된 금속막의 평탄화를 위해 수행하고,
    슬러리에 의한 화학 반응과 연마 패드에 의한 기계적 가공을 통해 연마대상층을 연마하는 단계; 및
    상기 연마된 연마대상층의 표면에 대해 세정, 린스 및 건조로 구성되는 포스트 세정을 수행하는 단계;를 포함하며,
    상기 포스트 세정은 상기 세정, 린스 및 건조가 진행되는 각 부분이 일렬로 배치되고, 상기 세정 및 린스가 진행되는 각 부분에 용액 공급 노즐과 상기 용액 공급 노즐의 양측에 배치되어 공급된 용액이 연마대상층과 0.1∼10초 동안 접촉한 후에 바로 제거되도록 하는 회수 노즐을 구비된 바 타입 모듈(Bar Type Module)을 이용한 스캔(Scan) 방식으로 수행하는 것을 특징으로 하는 반도체 소자의 CMP 방법.
  14. 제 13 항에 있어서,
    상기 금속막은 알루미늄막인 것을 특징으로 하는 반도체 소자의 CMP 방법.
  15. 제 13 항에 있어서,
    상기 포스트 세정 중 세정은 세정 용액으로서 순수(Deionized Water : DIW) + H2SO4 + dHF + H2O2의 혼합 용액을 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 CMP 방법.
  16. 제 15 항에 있어서,
    상기 H2SO4는 0.1∼10vol%의 농도를 갖는 것을 특징으로 하는 반도체 소자의 CMP 방법.
  17. 제 15 항에 있어서,
    상기 dHF는 50∼500ppm의 농도를 갖는 것을 특징으로 하는 반도체 소자의 CMP 방법.
  18. 제 15 항에 있어서,
    상기 H2O2는 0.2∼25vol%의 농도를 갖는 것을 특징으로 하는 반도체 소자의 CMP 방법.
  19. 제 13 항에 있어서,
    상기 포스트 세정 중 세정은 20∼80℃의 세정 용액을 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 CMP 방법.
  20. 제 13 항에 있어서,
    상기 포스트 세정 중 린스는 순수를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 CMP 방법.
  21. 삭제
  22. 제 13 항에 있어서,
    상기 건조는 IPA(Iso ProPylene Alcohol) 및 N2의 혼합물을 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 CMP 방법.
  23. 제 13 항에 있어서,
    상기 바 타입 모듈(Bar Type Module)을 이용한 스캔(Scan) 방식은 적어도 1회 이상 반복 수행하는 것을 특징으로 하는 반도체 소자의 CMP 방법.
KR1020070039018A 2007-04-20 2007-04-20 반도체 소자의 ｃｍｐ 방법 KR100849070B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070039018A KR100849070B1 (ko) 2007-04-20 2007-04-20 반도체 소자의 ｃｍｐ 방법
US11/946,110 US20080261399A1 (en) 2007-04-20 2007-11-28 Method for chemical mechanical polishing in a scan manner of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070039018A KR100849070B1 (ko) 2007-04-20 2007-04-20 반도체 소자의 ｃｍｐ 방법

Publications (1)

Publication Number Publication Date
KR100849070B1 true KR100849070B1 (ko) 2008-07-30

Family

ID=39825411

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070039018A KR100849070B1 (ko) 2007-04-20 2007-04-20 반도체 소자의 ｃｍｐ 방법

Country Status (2)

Country Link
US (1) US20080261399A1 (ko)
KR (1) KR100849070B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10391604B2 (en) 2016-08-08 2019-08-27 SK Hynix Inc. Method of processing thin layer

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956450B (zh) * 2011-08-16 2015-03-11 中芯国际集成电路制造(北京)有限公司 一种制作半导体器件的方法
US8883021B2 (en) * 2012-03-30 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS nanostructures and methods of forming the same
US9105578B2 (en) * 2013-03-12 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Interface for metal gate integration
US9263275B2 (en) 2013-03-12 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Interface for metal gate integration
US10332795B2 (en) * 2015-06-11 2019-06-25 Renesas Electronics Corporation Manufacturing method of semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030096829A (ko) * 2002-06-18 2003-12-31 동부전자 주식회사 반도체 소자의 금속 배선 형성 방법
KR20040020016A (ko) * 2002-08-30 2004-03-06 가부시끼가이샤 도시바 현상방법, 기판처리방법 및 기판처리장치
KR20060130321A (ko) * 2005-06-14 2006-12-19 주식회사 하이닉스반도체 화학적 기계적 연마장비

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6799589B2 (en) * 2000-11-08 2004-10-05 Sony Corporation Method and apparatus for wet-cleaning substrate
US20020121286A1 (en) * 2001-01-04 2002-09-05 Applied Materials, Inc. Rinsing solution and rinsing and drying methods for the prevention of watermark formation on a surface
US6692165B2 (en) * 2001-03-01 2004-02-17 Dainippon Screen Mfg. Co., Ltd. Substrate processing apparatus
US7018481B2 (en) * 2002-01-28 2006-03-28 Kabushiki Kaisha Toshiba Substrate treating method, substrate-processing apparatus, developing method, method of manufacturing a semiconductor device, and method of cleaning a developing solution nozzle
US6988327B2 (en) * 2002-09-30 2006-01-24 Lam Research Corporation Methods and systems for processing a substrate using a dynamic liquid meniscus
KR100808597B1 (ko) * 2006-10-31 2008-02-29 주식회사 하이닉스반도체 Ｍｉｍ 캐패시터 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030096829A (ko) * 2002-06-18 2003-12-31 동부전자 주식회사 반도체 소자의 금속 배선 형성 방법
KR20040020016A (ko) * 2002-08-30 2004-03-06 가부시끼가이샤 도시바 현상방법, 기판처리방법 및 기판처리장치
KR20060130321A (ko) * 2005-06-14 2006-12-19 주식회사 하이닉스반도체 화학적 기계적 연마장비

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10391604B2 (en) 2016-08-08 2019-08-27 SK Hynix Inc. Method of processing thin layer

Also Published As

Publication number Publication date
US20080261399A1 (en) 2008-10-23

Similar Documents

Publication Publication Date Title
US6265781B1 (en) Methods and solutions for cleaning polished aluminum-containing layers, methods for making metallization structures, and the structures resulting from these methods
JP5268215B2 (ja) 銅結線のシード層の処理方法および処理装置
KR100849070B1 (ko) 반도체 소자의 ｃｍｐ 방법
US6890391B2 (en) Method of manufacturing semiconductor device and apparatus for cleaning substrate
US6635562B2 (en) Methods and solutions for cleaning polished aluminum-containing layers
US20050261151A1 (en) Corrosion-inhibiting cleaning compositions for metal layers and patterns on semiconductor substrates
TWI397957B (zh) 使用乾式蝕刻製程以有效率地圖案化凸塊下金屬化層之技術
US9449841B2 (en) Methods and systems for chemical mechanical polish and clean
US8120113B2 (en) Metal line in semiconductor device
US20030224958A1 (en) Solutions for cleaning polished aluminum-containing layers
JP2003086675A (ja) 半導体装置の製造方法
KR20100093296A (ko) 반도체 소자의 구리배선 형성방법
US20060175297A1 (en) Metallization method for a semiconductor device and post-CMP cleaning solution for the same
US20070181532A1 (en) Cmp clean process for high performance copper/low-k devices
KR20000047819A (ko) Ａｌ/Ｃｕ 금속 라인상의 후속 ＲＩＥ 중합체 제거
CN106992115B (zh) 提高集成电路可靠性的方法
KR100814259B1 (ko) 반도체 소자의 제조 방법
KR100555493B1 (ko) 반도체기판 세정방법
KR100700860B1 (ko) 반도체 소자의 ｃｍｐ 공정의 세정방법
KR100456318B1 (ko) 반도체소자의 플러그 형성방법
KR100900227B1 (ko) 반도체 소자의 금속배선 형성방법
JP2008072123A (ja) 半導体素子の導電パターン形成方法
KR100439103B1 (ko) 반도체소자 제조방법
JP2007519222A (ja) 半導体デバイスを製造する方法およびその方法で使用するための装置
KR20100036449A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110627

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee