KR980006062A - 반도체 소자의 금속 배선 형성방법 - Google Patents

반도체 소자의 금속 배선 형성방법 Download PDF

Info

Publication number
KR980006062A
KR980006062A KR1019960024491A KR19960024491A KR980006062A KR 980006062 A KR980006062 A KR 980006062A KR 1019960024491 A KR1019960024491 A KR 1019960024491A KR 19960024491 A KR19960024491 A KR 19960024491A KR 980006062 A KR980006062 A KR 980006062A
Authority
KR
South Korea
Prior art keywords
insulating film
interlayer insulating
film
via hole
conductive film
Prior art date
Application number
KR1019960024491A
Other languages
English (en)
Other versions
KR100226250B1 (ko
Inventor
오세준
홍상기
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960024491A priority Critical patent/KR100226250B1/ko
Publication of KR980006062A publication Critical patent/KR980006062A/ko
Application granted granted Critical
Publication of KR100226250B1 publication Critical patent/KR100226250B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 제조방법에 있어서, 비아홀 측벽에 스페이서를 형성하여 SOG막의 노출을 방지함으로써, 포이존 비아의 발생을 억제함과 더불어 CMP 공정을 이용한 반도체 소자의 금속배선 형성방법에 관한 것으로, 반도체 소자의 기본 전극 및 절연층을 구비한 하부층 상부에 제1 전도막을 형성하는 단계; 제1 전도막 상부에 제1 층간절연막과 SOG막 및 제2 층간절연막을 순차적으로 적층하는 단계; 적층된 제1 층간절연막/SOG막/제2 층간절연막의 소정 부분을 식각하여 예정된 형태의 비아홀을 형성하는 단계; 결과물 상부에 제3 층간절연막을 증착하는 단계; 비아홀을 중심으로 일정 거리만큼 떨어진 위치에서 제3 층간절연막 상부의 소정부분에 마스크를 형성하는 단계; 마스크의 형태로 비아홀 내의 상기 제1 전도막의 표면이 노출될때까지 제3 절연막을 식각하여 제3 절연막 스페이서를 형성하는 단계; 마스크를 제거하는 단계; 비아홀에 매립하도록 제2 전도막을 형성하는 증착하는 단계; 및, 제2 전도막을 식각하는 단계를 포함하는 것을 특징으로 한다.

Description

반도체 소자의 금속 배선 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a도 내지 제2f도는 본 발명의 일 실시예에 따른 반도체 소자의 금속 배선 형성방법을 나타낸 공정 단면도.

Claims (9)

  1. 반도체 소자의 기본 전극 및 절연층을 구비한 하부층 상부에 제1 전도막을 형성하는 단계; 상기 제1 전도막 상부에 제1 층간절연막과 SOG막 및 제2 층간절연막을 순차적으로 적층하는 단계; 상기 적층된 제1 층간절연막/SOG막/제2 층간절연막의 소정 부분을 식각하여 예정된 형태의 비아홀을 형성하는 단계; 상기 결과물 상부에제3 층간절연막을 증착하는 단계; 상기 비아홀을 중심으로 일정 거리만큼 떨어진 위치에서 제3 층간절연막 상부의 소정 부분에 마스크를 형성하는 단계; 상기 마스크의 형태로 비아홀 내의 상기 제1 전도막의 표면이 노출될때까지 제3 절연막을 식각하여 제3 절연막 스페이서를 형성하는 단계; 상기 마스크를 제거하는 단계; 상기 비아홀에 매립하도록 제2 전도막을 형성하는 증착하는 단계; 및, 상기 제2 전도막을 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  2. 제1항에 있어서, 상기 제3 절연막의 식각시 제3 전도막 하부의 상기 제2 전도막이 일부 식각되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  3. 제1항에 있어서, 상기 제2 전도막은 CMP 방식으로 블랭킷 식각하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  4. 제1항에 있어서, 상기 제1 층간 절연막과 제2 층간 절연막 및 제3 층간 절연막은 PECVD (Plasma Enhanced Chemical Vapor Deposition) 방식으로 증착하는 것을 특징으로 하는 반도체소자의 금속 배선 형성 방법.
  5. 제1항 또는 제4항에 있어서, 상기 제1 층간 절연막과 제2 층간 절연막 및 제3 층간 절연막은 실리콘 질산화막 (SixOyNz) 인 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  6. 제1항 또는 제4항에 있어서, 상기 제1 층간 절연막과 제2 층간 절연막 및 제3 층간 절연막은 실리콘 함유량이 높은 산화막(SixOy) 인 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  7. 제1항 또는 제4항에 있어서, 상기 제1 층간 절연막과 제2 층간 절연막 및 제3 층간 절연막은 실리콘 산화막인 (SiO2) 인 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  8. 제1항 또는 제4항에 있어서, 상기 제2 층간 절연막은 500 내지 8,000Å의 두께로 증착하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  9. 제1항 또는 제4항에 있어서, 상기 제3 층간 절연막은 500 내지 3,000Å의 두께로 증착하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960024491A 1996-06-27 1996-06-27 반도체 소자의 금속 배선 형성방법 KR100226250B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960024491A KR100226250B1 (ko) 1996-06-27 1996-06-27 반도체 소자의 금속 배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960024491A KR100226250B1 (ko) 1996-06-27 1996-06-27 반도체 소자의 금속 배선 형성방법

Publications (2)

Publication Number Publication Date
KR980006062A true KR980006062A (ko) 1998-03-30
KR100226250B1 KR100226250B1 (ko) 1999-10-15

Family

ID=19463882

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960024491A KR100226250B1 (ko) 1996-06-27 1996-06-27 반도체 소자의 금속 배선 형성방법

Country Status (1)

Country Link
KR (1) KR100226250B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100522761B1 (ko) * 1999-12-30 2005-10-21 주식회사 하이닉스반도체 쌍상감법을 이용한 반도체 메모리 소자의 패턴 형성 방법

Also Published As

Publication number Publication date
KR100226250B1 (ko) 1999-10-15

Similar Documents

Publication Publication Date Title
KR920015542A (ko) 반도체장치의 다층배선형성법
JP2000077625A5 (ko)
KR970072315A (ko) 반도체소자의 다층배선 형성방법
KR100330438B1 (ko) 집적회로제조방법
KR20000035246A (ko) 반도체 구조물의 제조 방법
KR970063733A (ko) 반도체 장치의 커패시터 제조방법
KR980006062A (ko) 반도체 소자의 금속 배선 형성방법
KR100299521B1 (ko) 반도체 소자의 배선 형성방법
KR980012486A (ko) 반도체 소자의 커패시터 제조 방법
KR100299380B1 (ko) 반도체소자의금속배선형성방법
TW444324B (en) Manufacturing method of dielectric layer with a low dielectric constant
KR100876879B1 (ko) 캐패시터의 스토리지 노드 형성방법
KR980005828A (ko) 반도체 소자의 평탄화 방법
KR970052188A (ko) 반도체 소자의 금속 배선 형성 방법
KR970052943A (ko) 반도체 소자의 금속 배선 형성방법
KR980006130A (ko) 반도체 소자의 다중 금속층 형성 방법
KR970003488A (ko) 반도체 소자의 금속배선 형성방법
KR950021354A (ko) 반도체 소자의 층간 절연막 형성방법
KR970072147A (ko) 반도체 소자의 세정 방법
KR960002644A (ko) 반도체 소자의 층간 절연막 형성방법
KR970077327A (ko) 반도체 소자의 평탄화 방법
KR970067929A (ko) 반도체 소자의 금속층 형성방법
KR970003839A (ko) 반도체장치의 다층 배선구조 및 그 형성방법
KR980006135A (ko) 텅스텐 실리사이드를 이용한 배선 형성방법
KR970067635A (ko) 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090624

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee