KR960043154A - 반도체 소자의 전하저장전극 형성방법 - Google Patents

반도체 소자의 전하저장전극 형성방법 Download PDF

Info

Publication number
KR960043154A
KR960043154A KR1019950010988A KR19950010988A KR960043154A KR 960043154 A KR960043154 A KR 960043154A KR 1019950010988 A KR1019950010988 A KR 1019950010988A KR 19950010988 A KR19950010988 A KR 19950010988A KR 960043154 A KR960043154 A KR 960043154A
Authority
KR
South Korea
Prior art keywords
polysilicon
charge storage
storage electrode
oxide film
forming
Prior art date
Application number
KR1019950010988A
Other languages
English (en)
Other versions
KR100199364B1 (ko
Inventor
권오성
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950010988A priority Critical patent/KR100199364B1/ko
Publication of KR960043154A publication Critical patent/KR960043154A/ko
Application granted granted Critical
Publication of KR100199364B1 publication Critical patent/KR100199364B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 전하저장전극 형성방법에 관한 것으로, 전하저장전극의 파손을 방지하기 위하여 동방성식각을이용하여 핀(Fin)간의 접촉면적을 증가시키므로써 튼튼한 구조를 가지며 정전용량이 증가된 캐패시터를 제조할 수 있도록한 반도체 소자의 전하저장전극 형성방법에 관한 것이다.

Description

반도체 소자의 전하저장전극 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A 내지 제1E도는 본 발명의 제1실시예를 설명하기 위한 소자의 단면도. 제2A 내지 제2G도는 본 발명의 제2실시예를 설명하기 위한 소자의 단면도.

Claims (19)

  1. 반도체 소자의 전하저장전극 형성방법에 있어서, 접합후가 형성된 실리콘기판상에 절연막을 형성하고 전하저장전극용 콘택 마스크를 이용한 사진 및 식각공정을 통해 상기 접합부가 노출되도록 콘택홀을 형성한 후 전체상부면에 제1폴리실리콘층을 형성하는 단계와, 상기 단계로부터 전체 상부면에 희생산화막을 소정의 두께로 형성하고 제1감광막을 도포한 후 상기 전하저장전극용 콘택 마스크를 이용하여 상기 제1감광막 패터닝하는 단계와, 상기 단계로부터 상기 패터닝된 제1감광막을 마스크로 이용한 등방성식각방법으로 상기 희생산화막을 식각한 후 상기 제1감광막을 제거하는 단계와,상기 단계로부터 전체상부면에 제2폴리실리콘층 및 제2감광막을 순차적으로 형성한 후 전하저장전극용 마스크를 이용하여 상기 제2감광막을 패터닝하고, 패터닝된 제2감광막을 마스크로 이용하여 노출된 부분의 제2폴리실리콘층을 식각하는 단계와, 상기 단계로부터 잔류된 희생산화막 및 노출된 제1폴리실리콘층을 순차적으로 제거한 후 잔류된 제2감광막을 제거하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.
  2. 제1항에 있어서, 상기 제1 및 제2폴리실리콘층은 580 내지 630℃의 온도에서 저압 화학기상증착방법으로iH4 가스의 열분해를 이용하여 폴리실리콘을 증착한 후 인을 도핑하여 형성하는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.
  3. 제1또는 2항에 있어서, 상기 제1 및 제2폴리실리콘층은 인-시투 인도프 폴리실리콘인 것을 특징으로 하는반도체 소자의 전하저장전극 형성방법.
  4. 제1항에 있어서, 상기 제1 및 제2폴리실리콘층은 900 내지 1100Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.
  5. 제1항에 있어서, 상기 희생산화막은 650 내지 750℃의 온도범위에서 TEOS 및 O2가스의 열분해를 이용한 저압 화학기상증착방법으로 형성되는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.
  6. 제1항또는 5항에 있어서, 상기 희생산화막은 2000 내지 3000Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.
  7. 제1항에 있어서, 상기 등방성식각공정은 상기 콘택홀 상부의 제1폴리실리콘층이 콘택홀의 크기보다 많이 노출되는 시점까지 실시되는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.
  8. 제7항에 있어서, 상기 등방성식각공정은 BOE 또는 HF용액을 이용한 습식식각인 것을 특징으로 하는 반도체소자의 전하저장전극 형성방법.
  9. 반도체 소자의 전하저장전극 형성방법에 있어서, 접합부가 형성된 실리콘기판상에 절연막을 형성하고 전하저장전극용 콘택 마스크를 이용한 사진 및 식각공정을 통해 상기 접합부가 노출되도록 콘택홀을 형성한 후 전체상부면에제1폴리실리콘층을 형성하는 단계와, 상기 단계로부터 상기 제1폴리실리콘층의 표면적을 증대시키기 위하여 상기 제1폴리실리콘층의 표면을 열산화시킨 후 성장된 열산화막을 제거하는 단계와, 상기 단계로부터 전체 상부면에 희생산화막을 소정의 두께로 형성하고 제1감광막을 도포한 후 상기 전하저장전극용 콘택마스크를 이용하여 상기 제1감광막을 패터닝하는단계와, 상기 단계로부터 상기 패터닝된 제1감광막을 마스크로 이용한 등방성식각방법으로 상기 희생산화막을 식각한 후상기 제1감광막을 제거하는 단계와, 상기 단계로부터 전체상부면에 제2폴리실리콘층을 형성하고 표면적을 증대시키기 위하여 상기 제2폴리실리콘층의 표면을 열산화시킨 후 성장된 열산화막을 제거하는 단계와, 상기 단계로부터 제2감과막을도포한 후 전하저장전극용 마스크를 이용하여 상기 제2감광막을 패터닝하고, 패터닝된 제2감광막을 마스크로 이용하여 노출된 부분의 제2폴리실리콘층을 식각하는 단계와, 상기 단계로부터 잔류된 희생산화막 및 노출된 제1폴리실리콘층을 순차적으로 제거한 후 잔류된 제2감광막을 제거하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.
  10. 제9항에 있어서, 상기 제1 및 제2폴리실리콘층은 580내지 630℃의 온도에서 저압 화학기상증착방법으로SiH4 가스의 열분해를 이용하여 폴리실리콘을 증착한 후 인을 도핑하여 형성하는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.
  11. 제9또는 10항에 있어서, 상기 제1 및 제2폴리실리콘층은 인-시투 인도프 폴리실리콘인 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.
  12. 제9항에 있어서, 상기 제1 및 제2폴리실리콘층은 900 내지 1100Å의 두께로 형성 되는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.
  13. 제9항에 있어서, 상기 희생산화막은 650 내지 750℃의 온도범위에서 TEOS 및 02가스의 열분해를 이용한저압 화학기상증착방법으로 형성되는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.
  14. 제9또는 13항에 있어서, 상기 희생산화막은 2000 내지 3000Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.
  15. 제9항에 있어서, 상기 등방성식각공정은 상기 콘택홀 상부의 제1폴리실리콘층이 콘택홀의 크기보다 많이노출되는 시점까지 실시되는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.
  16. 제15항에 있어서, 상기 등방성식각공정은 BOE 또는 HF용액을 이용한 습식식각인 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.
  17. 제9항에 있어서, 상기 제1 및 제2폴리실리콘층의 표면을 열산화시키기 위한 열산화공정은 700 내지 800℃의 온도범위, 산소(02) 및 수소 (H2)가스분위기하에서 실시되는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.
  18. 제9항에 있어서, 상기 제1 및 제2폴리실리콘층의 표면에 성장된 열산화막은 BOE 용액을 이용하여 제거시키는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.
  19. 제18항에 있어서, 상기 제1 및 제2폴리실리콘층의 표면에 성장된 열산화막은 HF용액을 이용하여 제거시키는 것을 특징으로 하는 반도체 소자의 전하저항전극형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950010988A 1995-05-04 1995-05-04 반도체 소자의 전하저장전극 형성방법 KR100199364B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950010988A KR100199364B1 (ko) 1995-05-04 1995-05-04 반도체 소자의 전하저장전극 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950010988A KR100199364B1 (ko) 1995-05-04 1995-05-04 반도체 소자의 전하저장전극 형성방법

Publications (2)

Publication Number Publication Date
KR960043154A true KR960043154A (ko) 1996-12-23
KR100199364B1 KR100199364B1 (ko) 1999-06-15

Family

ID=19413759

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950010988A KR100199364B1 (ko) 1995-05-04 1995-05-04 반도체 소자의 전하저장전극 형성방법

Country Status (1)

Country Link
KR (1) KR100199364B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100445068B1 (ko) * 1996-12-30 2004-12-04 주식회사 하이닉스반도체 반도체장치의전하저장전극형성방법
KR100498604B1 (ko) * 1997-12-30 2006-05-16 주식회사 하이닉스반도체 반도체 소자의 전하 저장 전극 형성 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100491420B1 (ko) * 2002-11-06 2005-05-25 매그나칩 반도체 유한회사 반도체 소자의 캐패시터 형성 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100445068B1 (ko) * 1996-12-30 2004-12-04 주식회사 하이닉스반도체 반도체장치의전하저장전극형성방법
KR100498604B1 (ko) * 1997-12-30 2006-05-16 주식회사 하이닉스반도체 반도체 소자의 전하 저장 전극 형성 방법

Also Published As

Publication number Publication date
KR100199364B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
JP3887433B2 (ja) 半導体装置のキャパシタの形成方法
KR950009740B1 (ko) 메모리 캐패시터 제조방법 및 그 구조
JP2604688B2 (ja) 半導体メモリ装置の製造方法
KR960043154A (ko) 반도체 소자의 전하저장전극 형성방법
KR940010322A (ko) 반도체 메모리셀의 캐패시터 전극 제조방법
JPH1126571A (ja) 半導体装置の製造方法
KR0151257B1 (ko) 반도체 메모리장치 제조방법
KR100360150B1 (ko) 반도체소자의캐패시터형성방법
JPH0729971A (ja) 半導体装置の製造方法
KR950004524A (ko) 캐패시터의 전하저장전극 형성방법
KR100217919B1 (ko) 반도체 소자의 전하 저장전극 형성방법
KR970053999A (ko) 반도체 소자의 캐패시터 전극의 형성방법
KR100265011B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100232161B1 (ko) 반도체 메모리장치 제조방법
KR960036020A (ko) 반도체 소자의 캐패시터 제조방법
JPS6145867B2 (ko)
KR970054053A (ko) 실린더형 캐패시터 제조방법
KR970054095A (ko) 반도체 소자의 캐패시터 제조 방법
KR970030382A (ko) 반도체 소자 제조방법
KR960005783A (ko) 반도체 소자의 콘택홀 형성방법
KR960030414A (ko) 반도체장치의 커패시터 제조방법
KR970030857A (ko) 실린더 모양의 스토리지 전극을 가지는 커패시터의 제조 방법
KR970077641A (ko) 반도체 소자의 캐패시터 제조방법
KR940012625A (ko) 커패시터 제조방법
KR970054001A (ko) 반도체 소자의 전하저장전극 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100224

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee