KR970077388A - 반도체장치 제조방법 - Google Patents

반도체장치 제조방법 Download PDF

Info

Publication number
KR970077388A
KR970077388A KR1019960015601A KR19960015601A KR970077388A KR 970077388 A KR970077388 A KR 970077388A KR 1019960015601 A KR1019960015601 A KR 1019960015601A KR 19960015601 A KR19960015601 A KR 19960015601A KR 970077388 A KR970077388 A KR 970077388A
Authority
KR
South Korea
Prior art keywords
forming
insulating layer
peripheral circuit
circuit portion
memory cell
Prior art date
Application number
KR1019960015601A
Other languages
English (en)
Inventor
안창문
백인기
박종호
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960015601A priority Critical patent/KR970077388A/ko
Publication of KR970077388A publication Critical patent/KR970077388A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

반도체 장치 제조방법에 관하여 기재하고 있다. 본 발명에 따르면, 메모리 셀 어레이부, 주변회로부로 구성된 반도체 기판 상에 소자분리를 위한 필드산화막을 형성하고, 게이트를 형성한 다음, 제2절연층을 형성하고, 이를 이방성식각하여 스페이서를 형성한다. 다음에, 주변회로부 내에 불순물 이온주입을 실시하여 제1불순물 영역을 형성하고, 스페이서가 형성되어 있는 상기 메모리 셀 어레이부 및 주변회로부 내에 비트라인 패드를 형성한 다음, 주변회로부 내에 불순물 이온주입을 실시하여 제2불순물 영역을 형성한다. 이어서, 제3절연층을 형성한 다음 패터닝하여 상기 비트라인 패드를 노출시키는 콘택홀을 형성하고, 이를 매립하는 도전층을 형성한 다음, 제4절연층을 형성하고, 스토리지 노드 콘택홀을 형성하고, 이를 통해 기판과 접속되는 스토리지 전극을 형성한다. 따라서, 공정 마진 향상 및 공정단순화가 가능하다.

Description

반도체장치 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제6도는 본 발명의 일 실시예에 따른 셀프얼라인을 이용한 반도체장치의 레이아웃을 도시한 도면이다.

Claims (1)

  1. 메모리 셀 어레이부, 주변회로부로 구성된 반도체 기판 상에 소자분리를 위한 필드산화막을 형성하는 단계; 필드산화막이 형성된 결과물 상에 그 상부가 제1절연층에 의해 절연되는 게이트를 형성하는 단계; 게이트가 형성된 결과물 상에 스페이서 형성을 위한 제2절연층을 형성하는 단계; 비트라인이 형성될 메모리 셀 어레이부 및 주변회로부 내의 상기 제2절연층을 이방성식각하여 스페이서를 형성하는 단계; 상기 주변회로부 내에 불순물 이온주입을 실시하여 제1불순물 영역을 형성하는 단계; 제1불순물 영역이 형성된 결과물 전면에 도전물을 침적한 다음 패터닝하여 스페이서가 형성되어 있는 상기 메모리 셀 어레이부 및 주변회로부 내에 비트라인 패드를 형성하는 단계; 상기 주변회로부 내에 불순물 이온주입을 실시하여 제2불순물 영역을 형성하는 단계; 상기 결과물 전면에 제3절연층을 형성한 다음 패터닝하여 상기 비트라인 패드를 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀을 매립하는 도전층을 형성하는 단계; 도전층이 형성된 상기 결과물 상에 제4절연층을 형성하는 단계; 메모리 셀 어레이부의 상기 제4절연층, 제3절연층 및 제2절연층을 차례로 식각하여 상기 기판을 부분적으로 노출시키는 스토리지 노드 콘택홀을 형성하는 단계; 및 상기 스토리지 노드 콘택홀을 통해 상기 기판과 접속되는 스토리지 전극을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960015601A 1996-05-11 1996-05-11 반도체장치 제조방법 KR970077388A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960015601A KR970077388A (ko) 1996-05-11 1996-05-11 반도체장치 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960015601A KR970077388A (ko) 1996-05-11 1996-05-11 반도체장치 제조방법

Publications (1)

Publication Number Publication Date
KR970077388A true KR970077388A (ko) 1997-12-12

Family

ID=66219456

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960015601A KR970077388A (ko) 1996-05-11 1996-05-11 반도체장치 제조방법

Country Status (1)

Country Link
KR (1) KR970077388A (ko)

Similar Documents

Publication Publication Date Title
KR0179799B1 (ko) 반도체 소자 구조 및 그 제조방법
KR960039374A (ko) 매몰 비트라인 디램 셀 및 그 제조방법
KR950034731A (ko) 비휘발성 반도체 메모리장치의 제조방법
KR980005912A (ko) 반도체 장치의 금속콘택구조 및 그 제조방법
KR970077388A (ko) 반도체장치 제조방법
KR100214074B1 (ko) 박막트랜지스터 및 그 제조방법
US5773310A (en) Method for fabricating a MOS transistor
KR100275114B1 (ko) 낮은비트라인커패시턴스를갖는반도체소자및그제조방법
KR950004415A (ko) 반도체 장치 및 그 제조방법
KR100505101B1 (ko) 반도체 장치의 콘택 형성 방법
KR970072295A (ko) 반도체 소자의 격리막 형성방법
KR960013636B1 (ko) 반도체 기억장치의 전하보존전극 제조방법
KR970004322B1 (ko) 반도체 장치의 캐패시터 제조방법
KR100390891B1 (ko) 고집적반도체소자의제조방법
KR19990015776A (ko) 저항 장치
KR100328706B1 (ko) 반도체장치
KR950007113A (ko) 반도체 메모리 장치 및 그 제조방법
KR940011736B1 (ko) 반도체 장치의 제조방법
KR960011471B1 (ko) 반도체 기억장치 제조방법
KR100293715B1 (ko) 고집적 반도체 기억소자 제조방법
JPH11261032A (ja) Ｄｒａｍ素子およびその製造方法
KR20090022748A (ko) 단일 트랜지스터 디램 소자의 제조방법 및 그에 의해제조된 단일 트랜지스터 디램 소자
KR970077218A (ko) 리프레쉬 특성을 개선하기 위한 콘택 형성 방법
KR960015924A (ko) 불휘발성 반도체 메모리장치의 제조방법
KR970072400A (ko) 불휘발성 메모리장치의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid