KR100214074B1 - 박막트랜지스터 및 그 제조방법 - Google Patents

박막트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR100214074B1
KR100214074B1 KR1019950039629A KR19950039629A KR100214074B1 KR 100214074 B1 KR100214074 B1 KR 100214074B1 KR 1019950039629 A KR1019950039629 A KR 1019950039629A KR 19950039629 A KR19950039629 A KR 19950039629A KR 100214074 B1 KR100214074 B1 KR 100214074B1
Authority
KR
South Korea
Prior art keywords
insulating film
cylindrical
cylindrical opening
polysilicon
film
Prior art date
Application number
KR1019950039629A
Other languages
English (en)
Other versions
KR970030916A (ko
Inventor
최진호
인성욱
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019950039629A priority Critical patent/KR100214074B1/ko
Priority to JP8302543A priority patent/JP2736633B2/ja
Priority to US08/740,423 priority patent/US5741716A/en
Publication of KR970030916A publication Critical patent/KR970030916A/ko
Application granted granted Critical
Publication of KR100214074B1 publication Critical patent/KR100214074B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 박막트랜지스터 및 이의 제조방법에 관한 것으로, 기판상에 형성된 원통의 게이트와, 상기 게이트 전면에 형성된 게이트절연막, 및 상기 게이트절연막상에 형성되되, 상기 원통형 게이트의 원통 내벽면과 상부 일부 및 원통의 기둥과 기둥 사이의 상기 게이트절연막상부에 형성된 원형의 폴리실리콘 채널층을 포함하여 이루어지는 박막트랜지스터를 제공함으로써 채널길이는 일정하게 유지되면서 채널 폭을 최대한으로 확보하여 박막트랜지스터의 온전류 증대에 따른 박막트랜지스터의 특성향상을 도모한다.

Description

박막트랜지스터 및 그 제조방법
제1도는 본 발명에 의한 박막 트랜지스터의 레이아웃.
제2도는 본 발명에 의한 박막트랜지스터 제조 방법을 도시한 공정순서도.
* 도면의 주요부분에 대한 부호의 설명
1 : 층간절연막 2 : 게이트 전극
3 : 게이트 절연막 4 : 폴리실리콘막
4A : 폴리실리콘막 패턴 4B : 이온주입영역
4C : 채널 영역 5A : 산화막 스페이서
6 : 층간절연막 7 : 전원공급 콘택
8 : 폴리실리콘막 8A : 전원공급라인
9 : 폴리실리콘 콘택 10 : 게이트 콘택
본 발명은 박막트랜지스터(Thin Film Transistor) 및 그 제조 방법에 관한 것으로, 특히 박막 트랜지스터의 특성 향상을 위하여 박막트랜지스터의 채널 폭(width)을 충분히 확보할 수 있도록 한 원통형(cylindrical) 구조의 박막 트랜지스터 및 이의 제조방법에 관한 것이다.
현재 박막트랜지스터의 특성 향상을 위해 적용되는 여러 방법들로는 채널층의 폴리실리콘 그레인(grain) 크기를 변화시키거나, 인터페이스 트랩 상태(interface trapstate)를 여러 가지 방법에 의해 패시베이션(passivation)시키는 것과 같이 채널 폴리 실리콘막의 물질을 변화시키는 방법들이 있다.
구조적으로는 소오스 오버랩(source overlap), 드레인 오프셋(drain offset)과 같은 방법으로 박막트랜지스터의 특성 향상을 도모하고 있다.
그러나, 박막트랜지스터의 폭/길이를 변화시키는 방법들은 SRAM(static random access memory) 셀이 고밀도화되어 감에 따라 충분한 레이아웃상의 셀면적 확보에 어려움이 따르게 되므로 그 적용이 불가능하며, 이러한 문제는 앞으로 더욱 크게 부가될 것이다.
본 발명은 이와 같은 문제를 해결하기 위한 것으로, 박막트랜지스터 구조를 원통형으로 형성함으로써 충분한 박막트랜지스터의 채널 폭을 확보하여 박막트랜지스터의 특성을 향상시킬 수 있는 박막트랜지스터 및 이의 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은 박막 트랜지스터에 있어서, 층간절연막 상에 형성되며 그 내부에 원통형 개구부를 구비하여 상기 원통형 개구부 바닥에 상기 층간절연막을 노출시키는 원통형 게이트 전극; 상기 층간절연막과 상기 원통형 게이트 전극의 측면 및 윗면 상에 형성된 게이트 절연막; 상기 원통형 개구부의 측면 및 바닥의 상기 게이트 절연막 상에 형성되며 그 양단이 상기 원통형 게이트 전극 윗면의 상기 게이트 절연막 상에 걸쳐지는 폴리실리콘막; 상기 원통형 개구부의 측면에 그 일측면이 접하며 상기 원통형 개구부의 바닥에 형성된 상기 폴리실리콘막에 그 바닥이 접하는 절연막 스페이서; 상기 절연막 스페이서 사이의 상기 원통형 개구부 바닥에 노출된 상기 폴리실리콘막 및 상기 원통형 게이트 전극 윗면 상의 상기 폴리실리콘막 내에 형성된 이온주입영역으로 이루어지는 소오스 영역 및 드레인 영역; 및 상기 소오스 영역 및 상기 드레인 영역 사이의 상기 폴리실리콘막으로 이루어지며 상기 원통형 개구부의 측면 상의 상기 게이트 절연막과 접하는 채널영역을 포함하는 박막트랜지스터를 제공한다.
또한, 상기 목적을 달성하기 위한 본 발명은 박막 트랜지스터 제조 방법에 있어서, 기판 상에 형성된 제1층간절연막 상에 도전층을 형성하는 제1단계; 상기 도전층을 패터닝하여 그 내부에 원통형 개구부를 갖는 원통형 게이트 전극을 형성하는 제2단계; 상기 제2단계가 완료된 전체 구조 상에 게이트 절연막을 형성하는 제3단계; 상기 게이트 절연막 상에 박막 트랜지스터의 채널, 소오스 및 드레인 형성을 위한 폴리실리콘막을 형성하는 제4단계; 상기 폴리실리콘막을 패터닝하여, 상기 원통형 개구부의 측면 및 바닥의 상기 게이트 절연막과 접하며 그 양단이 상기 원통형 게이트 전극 윗면의 상기 게이트 절연막 상에 걸쳐지는 폴리실리콘막 패턴을 형성하는 제5단계; 상기 제5단계가 완료된 전체 구조 상에 절연막을 형성하는 제6단계; 상기 절연막을 블랭킷 식각(blanket etch)하여 상기 원통형 게이트 전극의 외측면, 상기 원통형 개구부의 측면 및 상기 폴리실리콘막 패턴의 측벽에 절연막 스페이서를 형성하는 제7단계; 상기 절연막 스페이서를 이온주입마스크로 이용한 이온주입공정을 실시하여, 상기 원통형 개구부 바닥에 노출된 상기 폴리실리콘막 패턴 및 상기 원통형 게이트 전극 윗면 상의 상기 폴리실리콘막 패턴 내에 소오스 및 드레인을 이룰 이온주입영역을 형성하고, 상기 소오스 및 드레인 상이의 상기 폴리실리콘막 패턴으로 이루어지며 상기 원통형 개구부 측면의 상기 게이트 절연막과 접하는 채널영역을 정의하는 제8단계; 상기 제8단계가 완료된 전체 구조 상에 제2층간절연막을 형성하는 제9단계; 상기 제2층간절연막을 선택적으로 식각하여 상기 원통형 개구부 바닥에 형성된 상기 이온주입영역을 노출시키는 콘택홀을 형성하는 제10단계; 및 상기 콘택홀을 통하여 상기 원통형 개구부 바닥에 형성된 상기 이온주입영역과 연결되는 전원공급선을 형성하는 제11단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 제조 방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
본 발명은 박막 트랜지스터의 채널길이를 일정하게 하면서 폭을 최대한으로 형성하기 위하여 박막 트랜지스터를 원통형 구조로 형성하는데 그 특징이 있다.
제1도는 본 발명에 의한 원통형 게이트 전극을 갖는 박막 트랜지스터의 레이아웃을 도시한 것이다. 제1도에서 도면부호 '2'는 게이트 전극, '3'은 게이트 절연막, '4'는 폴리실리콘막, '7'은 전원공급 콘택, '9'는 폴리실리콘 콘택, '10'은 게이트 콘택을 각각 나타낸다.
제2도는 제1도의 B-B'선을 따른 단면도로서, 본 발명의 박막 트랜지스터 제조방법을 공정 순서에 따라 도시한 것이다. 이하, 제2도를 참조하여 본 발명에 따른 박막 트랜지스터 제조 방법을 설명한다.
먼저, 제2a도에 도시된 바와 같이 기판(도시하지 않음)상에 형성된 층간절연층(1) 상에 게이트 전극 형성을 위한 도전층으로 폴리실리콘막(2)을 형성한다.
이어서, 제2b도에 도시된 바와 같이 상기 폴리실리콘막(2)을 패터닝하여 제1도에 도시한 바와 같이 그 내부에 원통형 개구부를 갖는 원통형 게이트 전극(2)을 형성한 후, 게이트 전극 형성이 완료된 전체 구조 상에 게이트 산화막(3)을 형성한다.
다음으로, 제2c도에 도시된 바와 같이 상기 게이트 산화막(3) 상에 박막트랜지스터의 채널, 소오스 및 드레인 형성을 위한 폴리실리콘막(4)을 증착한다.
다음으로, 제2d도 및 제1도에 도시된 바와 같이 상기 폴리실리콘막(4)을 원형의 패턴으로 패터닝하여, 원통형 개구부의 측면(원통형 게이트 전극의 내측면) 및 바닥의 상기 게이트 절연막과 접하며 양단이 상기 원통형 게이트 전극 윗면의 상기 게이트 절연막 상에 걸쳐지는 폴리실리콘막 패턴(4A)을 형성한다. 이어서, 폴리실리콘막 패턴(4A) 형성이 완료된 전체 구조 상에 절연층으로서, 예컨대 산화막(5)을 형성한다.
다음으로, 제2e도에 도시된 바와 같이 상기 산화막(5)을 블랭킷 식각(blanket etch)하여 원통형 게이트 전극(2)의 외측면, 원통형 개구부의 측면 및 폴리실리콘막 패턴(4A)의 측벽에 산화막 스페이서(5A)를 형성한다. 이어서, 산화막 스페이서(5A)를 이온주입 마스크로 이용하는 이온주입 공정을 실시하여, 원통형 개구부 측면에 형성된 산화막 스페이서(5A) 사이의 상기 원통형 개구부 바닥에 노출된 상기 폴리실리콘막 패턴 및 상기 원통형 게이트 전극 윗면 상의 상기 폴리실리콘막 패턴 내에 소오스 및 드레인을 이룰 이온주입영역(4B)을 형성한다. 이때, 폴리실리콘막 패턴(4A) 중 이온이 주입되지 않은 부분은 즉, 소오스 및 드레인 사이의 영역은 채널영역(4C)을 이룬다.
다음으로, 제2f도에 도시한 바와 같이 기판 전면에 층간절연막(6)을 형성한후, 층간절연막(6)을 선택적으로 식각하여 상기 원통형 개구부 저면에 형성된 이온주입영역(4B)을 노출시키는 전원공급(Vcc) 콘택을 위한 콘택홀(7)을 형성한다.
다음으로, 제2g도에 도시한 바와 같이 상기 콘택홀(7)을 포함한 층간절연막(6) 전면에 전원공급선(Vcc line) 형성을 위한 도전층으로서, 예컨대 도핑된 폴리실리콘막(8)을 증착한다.
다음으로, 제2h도에 도시된 바와 같이 상기 도핑된 폴리실리콘막(8)을 패터닝하여 전원공급선(8A)을 형성한다.
제1도 및 제2h도에서 알 수 있는 바와 같이 박막 트랜지스터의 채널길이는 일정하게 유지되면서 채널 폭은 2πR이 되므로 채널 폭을 최대한으로 확보할 수 있다. 이에 따라 박막트랜지스터의 온전류(on current)가 증대되므로 박막트랜지스터의 특성이 향상된다.
상기한 바와 같이 본 발명은 채널영역을 게이트 전극 측면에 형성하므로 이에 따라 셀영역의 확보가 가능하게 되며, 이는 레이아웃상의 마진 측면에서도 유리한 효과를 갖는다.

Claims (3)

  1. 박막 트랜지스터에 있어서, 층간절연막 상에 형성되며 그 내부에 원통형 개구부를 구비하여 상기 원통형 개구부 바닥에 상기 층간절연막을 노출시키는 원통형 게이트 전극; 상기 층간절연막과 상기 원통형 게이트 전극의 측면 및 윗면 상에 형성된 게이트 절연막; 상기 원통형 개구부의 측면 및 바닥의 상기 게이트 절연막 상에 형성되며 그 양단이 상기 원통형 게이트 전극 윗면의 상기 게이트 절연막 상에 걸쳐지는 폴리실리콘막; 상기 원통형 개구부의 측면에 그 일측면이 접하며 상기 원통형 개구부의 바닥에 형성된 상기 폴리실리콘막에 그 바닥이 접하는 절연막 스페이서; 상기 절연막 스페이서 사이의 상기 원통형 개구부 바닥에 노출된 상기 폴리실리콘막 및 상기 원통형 게이트 전극 윗면 상의 상기 폴리실리콘막 내에 형성된 이온주입영역으로 이루어지는 소오스 영역 및 드레인 영역; 및 상기 소오스 영역 및 상기 드레인 영역 사이의 상기 폴리실리콘막으로 이루어지며 상기 원통형 개구부의 측면 상의 상기 게이트 절연막과 접하는 채널영역을 포함하는 박막트랜지스터.
  2. 제1항에 있어서, 상기 원통형 개구부 바닥에 노출된 상기 폴리실리콘막 내에 형성된 이온주입영역과 연결되는 전원공급선을 더 포함하는 것을 특징으로 하는 박막 트랜지스터.
  3. 박막 트랜지스터 제조 방법에 있어서, 기판 상에 형성된 제1층간절연막 상에도전층을 형성하는 제1단계; 상기 도전층을 패터닝하여 그 내부에 원통형 개구부를 갖는 원통형 게이트 전극을 형성하는 제2단계; 상기 제2단계가 완료된 전체 구조 상에 게이트 절연막을 형성하는 제3단계; 상기 게이트 절연막 상에 박막 트랜지스터의 채널, 소오스 및 드레인 형성을 위한 폴리실리콘막을 형성하는 제4단계; 상기 폴리실리콘막을 패터닝하여, 상기 원통형 개구부의 측면 및 바닥의 상기 게이트 절연막과 접하며 그 양단이 상기 원통형 게이트 전극 윗면의 상기 게이트 절연막상에 걸쳐지는 폴리실리콘막 패턴을 형성하는 제5단계; 상기 제5단계가 완료된 전체 구조상에 절연막을 형성하는 제6단계; 상기 절연막을 블랭킷 식각(blanket etch)하여 상기 원통형 게이트 전극의 외측면, 상기 원통형 개구부의 측면 및 상기 폴리실리콘막 패턴의 측벽에 절연막 스페이서를 형성하는 제7단계; 상기 절연막 스페이서를 이온주입마스크로 이용한 이온주입공정을 실시하여, 상기 원통형 개구부 바닥에 노출된 상기 폴리실리콘막 패턴 및 상기 원통형 게이트 전극 윗면 상의 상기 폴리실리콘막 패턴 내에 소오스 및 드레인을 이룰 이온주입영역을 형성하고, 상기 소오스 및 드레인 사이의 상기 폴리실리콘막 패턴으로 이루어지며 상기 원통형 개구부 측면의 상기 게이트 절연막과 접하는 채널영역을 정의하는 제8단계; 상기 제8단계가 완료된 전체 구조 상에 제2층간절연막을 형성하는 제9단계; 상기 제2층간절연막을 선택적으로 식각하여 상기 원통형 개구부 바닥에 형성된 상기 이온주입영역을 노출시키는 콘택홀을 형성하는 제10단계; 및 상기 콘택홀을 통하여 상기 원통형 개구부 바닥에 형성된 상기 이온주입영역과 연결되는 전원공급선을 형성하는 제11단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
KR1019950039629A 1995-11-03 1995-11-03 박막트랜지스터 및 그 제조방법 KR100214074B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950039629A KR100214074B1 (ko) 1995-11-03 1995-11-03 박막트랜지스터 및 그 제조방법
JP8302543A JP2736633B2 (ja) 1995-11-03 1996-10-28 薄膜トランジスタ及びその製造方法
US08/740,423 US5741716A (en) 1995-11-03 1996-10-29 Method for fabricating thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950039629A KR100214074B1 (ko) 1995-11-03 1995-11-03 박막트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR970030916A KR970030916A (ko) 1997-06-26
KR100214074B1 true KR100214074B1 (ko) 1999-08-02

Family

ID=19432914

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950039629A KR100214074B1 (ko) 1995-11-03 1995-11-03 박막트랜지스터 및 그 제조방법

Country Status (3)

Country Link
US (1) US5741716A (ko)
JP (1) JP2736633B2 (ko)
KR (1) KR100214074B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020056348A (ko) * 2000-12-29 2002-07-10 박종섭 박막 트랜지스터 제조 방법
TW586238B (en) * 2003-06-05 2004-05-01 Hannstar Display Corp Circular thin film transistor structure
TWI271870B (en) * 2005-10-24 2007-01-21 Chunghwa Picture Tubes Ltd Thin film transistor, pixel structure and repairing method thereof
US7859026B2 (en) * 2006-03-16 2010-12-28 Spansion Llc Vertical semiconductor device
TWI402596B (zh) * 2009-10-01 2013-07-21 Chunghwa Picture Tubes Ltd 具有電容補償的畫素結構

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100269350B1 (ko) * 1991-11-26 2000-10-16 구본준 박막트랜지스터의제조방법
US5308997A (en) * 1992-06-22 1994-05-03 Motorola, Inc. Self-aligned thin film transistor
KR950002202B1 (ko) * 1992-07-01 1995-03-14 현대전자산업주식회사 적층 박막 트랜지스터 제조방법
KR960010068B1 (ko) * 1992-09-03 1996-07-25 김주용 박막 트랜지스터 스태틱램(sram) 셀의 기생 다이오드 특성 개선 방법
JP3197134B2 (ja) * 1994-01-18 2001-08-13 株式会社東芝 半導体装置
JPH07235612A (ja) * 1994-02-23 1995-09-05 Mitsubishi Electric Corp 半導体装置のメモリセル構造
US5539219A (en) * 1995-05-19 1996-07-23 Ois Optical Imaging Systems, Inc. Thin film transistor with reduced channel length for liquid crystal displays

Also Published As

Publication number Publication date
JP2736633B2 (ja) 1998-04-02
JPH09283769A (ja) 1997-10-31
KR970030916A (ko) 1997-06-26
US5741716A (en) 1998-04-21

Similar Documents

Publication Publication Date Title
KR100206878B1 (ko) 반도체소자 제조방법
US5721148A (en) Method for manufacturing MOS type semiconductor device
US5521113A (en) Process for forming a butting contact through a gate electrode
US6221716B1 (en) Method of manufacturing a flash memory device
US6238956B1 (en) Method for manufacturing thin film transistor by using a self-align technology
KR100214074B1 (ko) 박막트랜지스터 및 그 제조방법
US5846873A (en) Method of creating ultra-small nibble structures during mosfet fabrication
KR100331845B1 (ko) 박막트랜지스터제조방법
KR940011807B1 (ko) 플레이너 셀 구조를 갖는 메모리 셀 어레이
KR100260043B1 (ko) 반도체 소자 제조방법
JPH10144918A (ja) 半導体装置及びその製造方法
KR20000031366A (ko) 반도체 소자 및 그 제조방법
JPH09102555A (ja) 電気的書き換え可能な半導体不揮発性メモリ装置とその製造方法
KR100253261B1 (ko) 박막트랜지스터 및 그 제조방법
KR100280527B1 (ko) 모스 트랜지스터 제조방법
KR0155581B1 (ko) 부유 게이트를 사용한 반도체 소자 및 그 형성 방법
KR100319601B1 (ko) 정전방전방지트랜지스터및그제조방법
KR100425164B1 (ko) 박막 트랜지스터 및 그 제조방법
KR950014683B1 (ko) 반도체장치 및 그의 제조방법
KR100192363B1 (ko) 박막트랜지스터의 구조 및 그 제조방법
KR100243021B1 (ko) 반도체 소자 제조방법
KR100215836B1 (ko) 반도체 소자의 제조방법
JPH11233774A (ja) 薄膜トランジスタ及びその製造方法
KR100460704B1 (ko) 에스램의바텀게이트형박막트랜지스터제조방법
US20010018249A1 (en) Semiconductor device with low resistivity film embedded and manufacturing method for the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120424

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee