KR20020056348A - 박막 트랜지스터 제조 방법 - Google Patents

박막 트랜지스터 제조 방법 Download PDF

Info

Publication number
KR20020056348A
KR20020056348A KR1020000085677A KR20000085677A KR20020056348A KR 20020056348 A KR20020056348 A KR 20020056348A KR 1020000085677 A KR1020000085677 A KR 1020000085677A KR 20000085677 A KR20000085677 A KR 20000085677A KR 20020056348 A KR20020056348 A KR 20020056348A
Authority
KR
South Korea
Prior art keywords
electrode
active layer
thin film
film transistor
tft
Prior art date
Application number
KR1020000085677A
Other languages
English (en)
Inventor
조석원
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000085677A priority Critical patent/KR20020056348A/ko
Publication of KR20020056348A publication Critical patent/KR20020056348A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막 트랜지스터 제조 방법에 관한 것으로서, 원통모양의 박막 트랜지스터를 형성하여 채널영역이 수직방향으로 형성됨과 아울러 옵셋영역이 게이트전극 사이에 형성됨으로서, 원통의 높이 및 지름을 조절함으로써, 셀 사이즈 증가없이 쉽게 채널영역의 길이와 폭을 증가시킬 수 있는 박막 트랜지스터 제조 방법을 제시함에 있다.

Description

박막 트랜지스터 제조 방법{Method of manufacturing a thin film transistor}
본 발명은 박막 트랜지스터 제조 방법에 관한 것으로서, 특히 원통모양의 TFT를 형성하여 채널영역이 수직방향으로 형성됨과 아울러 옵셋영역이 게이트전극 사이에 형성됨으로서, 원통의 높이 및 지름을 조절함으로써, 셀 사이즈 증가없이 쉽게 채널영역의 길이와 폭을 증가시킬 수 있는 박막 트랜지스터 제조 방법에 관한 것이다.
일반적으로 SRAM 소자의 박막 트랜지스터(Thin Film Transistor: 이하 TFT라 함) 소자의 채널, DRAM 소자의 게이트 전극, 전하저장(charge storage) 전극, 비휘발성 메모리 소자의 플로팅 게이트 전극으로는 CVD 방법으로 증착이 용이한 다결정실리콘이 사용되고 있다.
특히 SRAM 소자에 이용되고 있는 TFT 소자의 채널은 소자 구동시 전하들의 이동 통로 역할을 하므로 TFT의 특성을 판단하는 기본 요소인 채널 턴온시의 전류와 채널 턴오프시의 전류비, 즉 온/오프(on/off) 전류비가 클수록 좋다.
이런 특성을 갖는 TFT 소자는 게이트전극의 위치에 따라 탑형(Top type)과 바툼형(Top type)으로 구분된다.
이를 도 1(a) 내지 도 1(c)를 결부하여 설명하면 다음과 같다. 단지, 여기서는 바툼형 TFT에 대해서만 언급하기로 한다.
도 1(a)를 참조하면, 우선 소정의 구조가 형성된 반도체 기판(1) 상부에 산화막(2)과 도프트 다결정실리콘이 증착된 후, 그 상부에 감광막이 코팅된다.
이후, 소정의 노광 및 현상을 통해 감광막이 패터닝되어 제 1 감광막패턴(4)이 형성된 후, 제 1 감광막패턴(3)을 마스크로 이용한 소정의 식각공정에 의해 도프트 다결정실리콘이 식각되어 게이트전극(4)이 형성된다.
도 1(b)를 참조하면, 이후, 소정의 스트립공정에 의해 제 1 감광막패턴(3)이 제거된다. 이후, 게이트전극(4)을 포함한 전체 구조 상부에 게이트산화막(5)과 도핑되지 않은 다결정실리콘이 증착된 후, 다결정실리콘 상부에 감광막이 코팅된 후, 소정의 노광 및 현상에 의해 감광막이 패터닝되어 제 2 감광막패턴(6)이 형성된다.
이후, 제 2 감광막패턴(6)을 마스크로 이용한 이온 주입공정을 통해 다결정실리콘의 소정 부위에 이온을 주입시켜 소스전극(7)과 드레인전극(8)이 형성됨과 아울러 소스전극(7)과 드레인전극(8) 간에는 채널영역(9)이 형성된다.
도 1(c)를 참조하면, 이후, 소정의 스트립공정에 의해 제 2 감광막 패턴(6)은 제거된다.
전술한 바와 같이, 종래 기술에 의한 TFT 구조는 TFT 특성을 향상시키기 위해 채널영역의 길이 및 폭을 증가시킬 경우, 셀 사이즈가 증가하게 됨과 아울러 구조상 옵셋영역(offset area)이 게이트전극에 제어를 받지 않으므로 온 전류가 작아지는 문제가 발생한다.
따라서, 본 발명의 목적은 원통모양의 TFT를 형성하여 채널영역이 수직방향으로 형성됨과 아울러 옵셋영역이 게이트전극 사이에 형성됨으로서, 원통의 높이 및 지름을 조절함으로써, 셀 사이즈 증가없이 쉽게 채널영역의 길이와 폭을 증가시킬 수 있는 박막 트랜지스터 제조 방법을 제공함에 있다.
도 1(a) 내지 도 1(c)는 종래 기술에 따른 박막 트랜지스터 제조 방법을 설명하기 위해 순서적으로 도시한 박막 트랜지스터의 단면도.
도 2(a) 내지 도 2(c)는 본 발명의 일 실시예에 따른 박막 트랜지스터 제조 방법을 설명하기 위해 순서적으로 도시한 박막 트랜지스터의 단면도.
도 3은 본 발명의 일 실시예에 따른 박막 트랜지스터의 입체도.
<도면의 주요 부분에 대한 부호의 설명>
1,11 : 박막 트랜지스터 2,13 : 산화막
3 : 제 1 감광막패턴 4,18 : 게이트전극
5,16 : 게이트산화막 6 : 제 2 감광막패턴
7,12 : 소스전극 8,17 : 드레인전극
9 : 채널영역 14 : 활성층
15 : 스페이서
본 발명은 소정의 구조가 형성된 반도체 기판 상부에 제 1 전극을 형성하는 단계와; 상기 제 1 전극 상부에 활성층을 형성하는 단계와; 상기 활성층을 덮도록 게이트산화막을 형성하는 단계와; 상기 게이트산화막의 옆측면에 제 2 전극을 형성하는 단계와; 상기 활성층의 상단부를 이온 주입공정을 행하여 제 3 전극을 형성하는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 2(a) 내지 도 2(c)는 본 발명의 일 실시예에 따른 TFT 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 TFT 소자의 단면도이다. 여기서, 소스전극과 드레인전극의 위치는 서로 바뀌어도 무관하다.
도 2(a)를 참조하면, 우선 소정의 구조가 형성된 반도체 기판(11) 상부에 도프트 다결정실리콘이 증착된 후, 소정의 마스크공정을 이용한 식각공정에 의해 패터닝되어 소스전극(12)이 형성된다.
이후, 소스전극(12)을 포함한 전체 구조 상부에 산화막(13)이 증착된 후, 소정의 식각공정에 의해 소스전극(12)이 노출되도록 식각되어 콘택홀이 형성된다. 이후, 콘택홀을 포함한 전체 구조 상부에 도핑되지 않은 다결정실리콘이 증착된 후, 소정의 CMP 또는 에치백(etch back)에 의해 연마되어 콘택홀을 매립하도록 활성층(14)이 형성된다.
도 2(b)를 참조하면, 이후, 활성층(14) 패턴을 형성하기 위해 사용된 산화막(13)은 소정의 식각공정에 의해 소스전극(12)의 두께만큼만 남기고 모두 제거된다.
이후, 활성층(14)을 포함한 전체 구조 상부에 스페이서(15)가 증착된 후, 소정의 에치백에 의해 패터닝되어 활성층(14)의 하단부로부터 소스전극(12)을 덮도록 형성된다.
이후, 스페이서(15)를 포함한 전체 구조 상부에 게이트산화막(16)이 증착된 후, 소정의 식각공정에 의해 식각되어 활성층을 덮도록 형성된다.
도 2(c)를 참조하면, 이후, 게이트산화막(16)을 포함한 전체 구조 상부에 도핑되지 않은 다결정실리콘이 증착된 후, 소정의 식각공정에 의해 식각되어 게이트산화막(16)의 양측면에만 형성된다.
이후, 전체 구조 상부는 소정의 이온 주입공정에 의해 활성층(14)의 상단부에 이온이 주입되어 드레인전극(17)이 형성됨과 아울러 도핑되지 않은 다결정실리콘내에 이온 주입되어 게이트전극(18)이 형성된다.
여기서, 게이트전극(18)은 이온 주입공정에 의해 형성되지 않고 직접 이온이 주입된 도프트 다결정실리콘을 증착하여 형성될 수 있다.
또한, 이온이 주입되지 않은 활성층(14)의 다른 부위는 채널영역으로 동작하게 된다.
즉, 도 3에 도시된 바와 같이, 본 발명의 TFT 소자는 소정의 구조가 형성된 반도체 기판(11) 상부에 소스전극(12)이 형성된 후, 그 상부에 활성층(14)이 형성된다. 이후, 활성층(14) 상부에 게이트산화막(16)이 형성된 후, 게이트산화막(16)의 옆측면에는 게이트전극(18)이 형성된다. 이후, 활성층(14)의 상단부를 이온 주입하여 드레인전극(17)이 형성된다.
또한, 소스전극(12)과 드레인전극(17)이 수직방향으로 서로 대향되게 형성됨에 따라 채널영역이 수직방향으로 형성된다. 이와 아울러 옵셋영역이 게이트전극 사이에 형성된다.
상술한 바와 같이, 본 발명은 원통모양의 TFT를 형성하여 채널영역이 수직방향으로 형성됨과 아울러 옵셋영역이 게이트전극 사이에 형성됨으로서, 원통의 높이 및 지름을 조절함으로써, 셀 사이즈 증가없이 쉽게 채널영역의 길이와 폭을 증가시킬 수 있다.
또한, 옵셋영역이 게이트전극 사이에 형성됨으로써, 게이트전극이 쉽게 옵셋영역을 제어하여 쉽게 온 전류를 증가시켜 소자의 특성을 향상시킬 수 있다.

Claims (3)

  1. 소정의 구조가 형성된 반도체 기판 상부에 제 1 전극을 형성하는 단계와;
    상기 제 1 전극 상부에 활성층을 형성하는 단계와;
    상기 활성층을 덮도록 게이트산화막을 형성하는 단계와;
    상기 게이트산화막의 옆측면에 제 2 전극을 형성하는 단계와;
    상기 활성층의 상단부를 이온 주입공정을 행하여 제 3 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  2. 제 1 항에 있어서,
    상기 제 1 전극은 도프트 다결정실리콘으로 형성되는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  3. 제 1 항에 있어서,
    상기 제 2 전극은 도핑되지 않은 다결정실리콘이 형성된 후, 상기 제 3 전극이 형성됨과 아울러 형성되는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
KR1020000085677A 2000-12-29 2000-12-29 박막 트랜지스터 제조 방법 KR20020056348A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000085677A KR20020056348A (ko) 2000-12-29 2000-12-29 박막 트랜지스터 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000085677A KR20020056348A (ko) 2000-12-29 2000-12-29 박막 트랜지스터 제조 방법

Publications (1)

Publication Number Publication Date
KR20020056348A true KR20020056348A (ko) 2002-07-10

Family

ID=27688842

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000085677A KR20020056348A (ko) 2000-12-29 2000-12-29 박막 트랜지스터 제조 방법

Country Status (1)

Country Link
KR (1) KR20020056348A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9721957B2 (en) 2013-12-20 2017-08-01 Samsung Electronics Co., Ltd. Static random access memory (SRAM) cells including vertical channel transistors

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5863173A (ja) * 1981-10-12 1983-04-14 Canon Inc 多結晶薄膜トランジスタ
JPH04176168A (ja) * 1990-11-08 1992-06-23 Oki Electric Ind Co Ltd 半導体メモリ装置の製造方法
JPH07106588A (ja) * 1993-10-04 1995-04-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR970030916A (ko) * 1995-11-03 1997-06-26 김주용 박막트랜지스터 및 그 제조방법
KR19990065239A (ko) * 1998-01-10 1999-08-05 구본준 박막트랜지스터 및 이의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5863173A (ja) * 1981-10-12 1983-04-14 Canon Inc 多結晶薄膜トランジスタ
JPH04176168A (ja) * 1990-11-08 1992-06-23 Oki Electric Ind Co Ltd 半導体メモリ装置の製造方法
JPH07106588A (ja) * 1993-10-04 1995-04-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR970030916A (ko) * 1995-11-03 1997-06-26 김주용 박막트랜지스터 및 그 제조방법
KR19990065239A (ko) * 1998-01-10 1999-08-05 구본준 박막트랜지스터 및 이의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9721957B2 (en) 2013-12-20 2017-08-01 Samsung Electronics Co., Ltd. Static random access memory (SRAM) cells including vertical channel transistors
US9997523B2 (en) 2013-12-20 2018-06-12 Samsung Electronics Co., Ltd. Static random access memory (SRAM) cells including vertical channel transistors and methods of forming the same

Similar Documents

Publication Publication Date Title
KR100896631B1 (ko) 수직 실린더형 트랜지스터의 제조방법 및 이에 의해 제조된수직 실린더형 트랜지스터
KR100526478B1 (ko) 반도체 소자 및 그 제조방법
KR20040014841A (ko) 수직형 트랜지스터의 제조방법
KR100331845B1 (ko) 박막트랜지스터제조방법
KR100223886B1 (ko) 반도체소자 및 제조방법
KR100257072B1 (ko) 박막트랜지스터 및 그의 제조방법
KR20020056348A (ko) 박막 트랜지스터 제조 방법
KR100263475B1 (ko) 반도체 소자의 구조 및 제조 방법
KR100753103B1 (ko) 새들형 핀 트랜지스터 제조방법
KR20040008504A (ko) 반도체 소자의 제조 방법
KR20020055147A (ko) 반도체 소자의 제조방법
KR100273319B1 (ko) 모스 트랜지스터 제조방법
KR101024789B1 (ko) 반도체소자의 트랜지스터 형성방법
KR100609541B1 (ko) 반도체소자의 트랜지스터 형성방법
CN115842051A (zh) 一种半导体器件及其制造方法
KR100300057B1 (ko) 반도체메모리제조방법
KR100253562B1 (ko) 고속소자용 트랜지스터 제조방법
KR100266016B1 (ko) 박막트랜지스터의 제조방법
KR970054214A (ko) 플래쉬 메모리 셀의 제조 방법
KR100460704B1 (ko) 에스램의바텀게이트형박막트랜지스터제조방법
KR100192363B1 (ko) 박막트랜지스터의 구조 및 그 제조방법
KR100260485B1 (ko) 박막 트랜지스터 제조 방법
KR20090089215A (ko) 반도체 소자의 형성 방법
KR960039406A (ko) 플래쉬 이이피롬 셀의 제조방법
KR19990004943A (ko) 저농도 도핑 드레인 구조를 갖는 트랜지스터 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application