KR0158943B1 - 반도체 소자의 소자분리 절연막 형성방법 - Google Patents

반도체 소자의 소자분리 절연막 형성방법 Download PDF

Info

Publication number
KR0158943B1
KR0158943B1 KR1019940030641A KR19940030641A KR0158943B1 KR 0158943 B1 KR0158943 B1 KR 0158943B1 KR 1019940030641 A KR1019940030641 A KR 1019940030641A KR 19940030641 A KR19940030641 A KR 19940030641A KR 0158943 B1 KR0158943 B1 KR 0158943B1
Authority
KR
South Korea
Prior art keywords
film
forming
insulating film
device isolation
isolation insulating
Prior art date
Application number
KR1019940030641A
Other languages
English (en)
Other versions
KR960019655A (ko
Inventor
김진태
오태원
최장섭
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940030641A priority Critical patent/KR0158943B1/ko
Publication of KR960019655A publication Critical patent/KR960019655A/ko
Application granted granted Critical
Publication of KR0158943B1 publication Critical patent/KR0158943B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체소자의 소자분리절연막 형성방법에 관한 것으로, 반도체기판 상부에 산화막, 다결정실리콘막 및 질화막으로 이루어지는 PBL 구조의 소자분리절연막을 형성하는데 있어서, 상기 산화막, 즉 패드산화막의 두께를 종래보다 두껍게 형성하고 종래보다 높은 온도에서 종래보다 적은 시간에 소자분리절연막을 형성하는 습식산화공정을 실시함으로써 반도체기판의 손상을 방지하고 후공정에서 실시하는 희생산화막 형성공정을 생략할 수 있어 반도체소자의 제조공정을 단축시키고 생산단가를 절감할 수 있어 반도체소자의 신뢰성을 향상시키고 반도체소자의 생산성을 향상시킬 수 있는 기술이다.

Description

반도체소자의 소자분리절연막 형성방법
제1a도 내지 제1c도는 본 발명의 실시예에 따른 반도체소자의 소자분리절연막 형성공정을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 반도체기판 13 : 패드산화막
15 : 다결정실리콘막 17 : 질화막
19 : 감광막패턴 21 : 홈
23 : 소자분리산화막
본 발명은 반도체소자의 소자분리절연막 형성방법에 관한 것으로, 특히 반도체기판 상부에 패드산화막, 다결정실리콘막 및 절화막이 형성된 피.비.엘.(PBL : Poly Buffered LOCOS, 이하에서 PBL 이라 함) 방법의 소자분리절연막을 형성하는 기술에 관한 것이다.
고집적화라는 관점에서 소자의 집적도를 높이기 위하여 각각의 소자 디맨젼을 축소하는 것과, 소자간에 존재하는 분리영역의 폭과 면적을 축소하는 것이 필요하다. 그리고, 소자분리영역의 축소정도가 셀의 크기를 좌우한다는 점에서 소자분리기술이 메모리 셀 사이즈를 결정하는 기술이라 할 수 있다.
소자분리절연막을 제조하는 종래기술은 다음과 같다. 절연물 분리방식의 로코스(LOCOS : LOCal Oxidation of Silicon) 방법, 반도체기판 상부에 산화막과 다결정실리콘막 및 질화막 순으로 적층하여 로코스를 진행하는 PBL 방법 그리고, 반도체기판에 홈을 형성하고 상기 홈을 절연물질로 매립하는 트렌치(trench) 방법등이 있다.
여기서, 상기 PBL 방법의 소자분리절연막은 950℃의 고온에서 이루어지며, 건식산화방법으로 산소가스 분위기에서 패드산화막을 약 100Å 정도의 두께로 형성하고, 산소가스와 수소가스 분위기에서 소자분리절연막을 형성하는 습식산화공정을 950℃의 고온에서 세시간정도 진행한다. 이때, 습식산화공정에서 생성된 수분이 얇은 건식산화막인 패드산화막을 통과하여 상기 반도체기판 상부에 질화물이 형성된다. 그리고, 장시간에 걸친 습식산화공정으로 열에 의한 응력이 발생하여 다결정실리콘막에 기공을 형성한다. 후공정인 다결정실리콘막 제거공정시 상기 기공은 피치(pits)를 형성하여 반도체기판을 손상시켜 반도체소자의 신뢰성을 저하시키는 문제점이 있다. 그리고, 상기 피치에 의한 상기 반도체기판의 손상은 열산화 공정으로 제거하고 완충역할을 하는 얇은 희생산화막을 형성함으로써 공정이 추가되어 공정시간이 길어지고, 비용이 추가되어 반도체소자의 생산성을 저하시키는 문제점이 있다.
따라서, 본 발명은 종래기술의 문제점을 해결하기 위하여, 반도체기판 상부에 건식산화방법으로 패드산화막을 두껍게 형성하고 그 상부에 다결정실리콘막과 질화막을 순차적으로 형성한 다음, 종래보다 고온에서 훨씬 더 짧은 시간에 소자분리절연막을 형성하는 습식산화공정을 실시함으로써 습식산화공정시 이물질의 침투를 방지하고 열에 의한 응력을 감소시켜 후공정에서 실시하는 희생산화막 형성 공정없이 피치에 의한 상기 반도체기판의 손상을 방지할 수 있어 반도체소자의 신뢰성을 향상시키고 반도체소자의 생산성을 향상시킬 수 있는 반도체소자의 소자분리절연막 형성방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위한 본 발명의 특징은, PBL 방법을 이용한 반도체소자의 소자분리절연막 형성방법에 있어서, 반도체기판 상부에 패드산화막을 250 내지 700Å 두께로 형성하는 공정과, 상기 패드산화막 상부에 다결정실리콘막 및 질화막을 순차적으로 형성하는 공정과, 상기 질화막 상부에 소자분리영역을 정의하기 위한 감광막패턴을 형성하는 공정과, 상기 감광막패턴을 마스크로하여 상기 노출되어있는 질화막을 제거하여 다결정실리콘층을 노출시키는 공정과, 상기 노출되어있는 다결정실리콘막을 식각하되, 일부 두께가 남도록하여 홈을 형성하는 공정과, 상기 감광막패턴을 제거하는 공정과, 상기 다결정실리콘막과 그 하부의 반도체기판을 습식산화방법으로 산화시켜 소자분리절연막을 형성하는 공정을 구비함에 있다.
이때, 상기 습식산화공정은 1000 내지 1100℃의 고온에서 실시되는 것이다. 그리고, 상기 습식산화공정은 50 내지 70분 동안 실시되는 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
제1a도 내지 제1c도는 본 발명의 실시예에 따른 반도체소자의 소자분리절연막 형성공정을 도시한 단면도이다.
제1a도를 참조하면, 반도체기판(11) 상부에 패드산화막(13), 다결정실리콘막(15) 및 질화막(15)을 순차적으로 형성한다. 그리고, 상기 질화막(17) 상부에 소자분리영역을 노출시키는 감광막패턴(19)을 형성한다. 이때, 상기 패드산화막(13)은 건식산화방법으로 250 내지 700Å의 두께로 형성한다.
상기 패드산화막(13)은 종래보다 두껍게 형성하는데, 그 이유는 다음과 같다. 소자분리산화막(도시안됨) 형성공정시 사용되는 산소가스와 수소가스로 인하여 수분이 형성되는데, 상기 수분이 얇은 패드산화막(도시안됨)을 통하여 반도체기판(도시안됨)에 침투되어 질화물(도시안됨)을 형성하는 것을 방지하기 위한 것이다.
제1b도를 참조하면, 상기 감광막패턴(19)을 마스크로하여 상기 질화막(17)과 일정두께의 다결정실리콘막(15)을 식각함으로써 홈(21)을 형성하고, 상기 감광막패턴(19)을 제거한다.
제1c도를 참조하면, 상기 남아있는 다결정실리콘층(15)과 반도체기판(11)을 소정두께 산화시켜 소자분리산화막(23)을 형성한다. 이때, 상기 소자분리산화막(23)은 습식산화방법으로 1000 내지 1100℃의 고온에서 50 내지 70분 동안 실시하여 형성한다. 제1c도의 공정은 열공정시 발생하는 응력을 최소로하기 위한 것이다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 소자분리절연막 형성방법은, 반도체기판 상부에 패드산화막을 두껍게 형성하고 종래보다 고온에서 종래보다 짧은 시간에 소자분리절연막을 형성함으로써 피치의 발생을 방지하고 공정을 단축시켜 반도체소자의 신뢰성을 향상시키고 반도체소자의 생산성을 향상시키는 잇점이 있다.

Claims (3)

  1. PBL 방법을 이용한 반도체소자의 소자분리절연막 형성방법에 있어서, 반도체기판 상부에 패드산화막을 250 내지 700Å 두께로 형성하는 공정과, 상기 패드산화막 상부에 다결정실리콘막 및 질화막을 순차적으로 형성하는 공정과, 상기 질화막 상부에 소자분리영역을 정의하기 위한 감광막패턴을 형성하는 공정과, 상기 감광막패턴을 마스크로하여 상기 노출되어있는 질화막을 제거하여 다결정실리콘층을 노출시키는 공정과, 상기 감광막패턴을 제거하는 공정과, 상기 다결정실리콘막과 그 하부의 반도체기판을 습식산화방법으로 산화시켜 소자분리절연막을 형성하는 공정을 포함하는 반도체소자의 소자분리절연막 형성방법.
  2. 제1항에 있어서, 상기 습식산화공정은 1000 내지 1100℃에서 실시되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  3. 제1항 또는 제2항에 있어서, 상기 습식산화공정은 50 내지 70분 동안 실시되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
KR1019940030641A 1994-11-21 1994-11-21 반도체 소자의 소자분리 절연막 형성방법 KR0158943B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940030641A KR0158943B1 (ko) 1994-11-21 1994-11-21 반도체 소자의 소자분리 절연막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940030641A KR0158943B1 (ko) 1994-11-21 1994-11-21 반도체 소자의 소자분리 절연막 형성방법

Publications (2)

Publication Number Publication Date
KR960019655A KR960019655A (ko) 1996-06-17
KR0158943B1 true KR0158943B1 (ko) 1999-02-01

Family

ID=19398538

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940030641A KR0158943B1 (ko) 1994-11-21 1994-11-21 반도체 소자의 소자분리 절연막 형성방법

Country Status (1)

Country Link
KR (1) KR0158943B1 (ko)

Also Published As

Publication number Publication date
KR960019655A (ko) 1996-06-17

Similar Documents

Publication Publication Date Title
US6844240B2 (en) Semiconductor device having trench isolation
US6001709A (en) Modified LOCOS isolation process for semiconductor devices
US5700733A (en) Semiconductor processing methods of forming field oxide regions on a semiconductor substrate
KR0158943B1 (ko) 반도체 소자의 소자분리 절연막 형성방법
US5989980A (en) Semiconductor processing method of forming field isolation oxide relative to a semiconductor substrate
KR19990025534A (ko) 트렌치 소자분리 영역 형성방법
US5966621A (en) Semiconductor processing method of forming field isolation oxide relative to a semiconductor substrate
KR100262017B1 (ko) 셀 제조방법
KR100297169B1 (ko) 반도체소자의소자분리방법
KR0140845B1 (ko) 반도체 소자의 분리막 형성방법
KR0146526B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100248813B1 (ko) 필드산화막 형성방법
KR100223758B1 (ko) 반도체 소자의 소자 분리 산화막 형성방법
KR100439109B1 (ko) 반도체소자의 소자분리막 형성방법
KR970003895B1 (ko) 반도체소자의 소자분리막 제조방법
KR100248349B1 (ko) 필드산화막제조방법
KR950001303B1 (ko) 반도체 장치의 소자분리방법
KR100455735B1 (ko) 반도체소자의소자분리막형성방법
KR100422960B1 (ko) 반도체소자의 소자분리절연막 형성방법
KR100335802B1 (ko) 반도체소자의소자분리막형성방법
KR970000649B1 (ko) 반도체 장치의 필드 산화막 형성방법
KR100223278B1 (ko) 플래쉬 메모리 셀 제조방법
KR100464939B1 (ko) 반도체장치의소자분리막형성방법
KR100364124B1 (ko) 반도체소자의소자분리막제조방법
KR20000003508A (ko) 반도체 소자의 소자분리막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060720

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee