JP2003179167A - 不揮発性半導体記憶装置及びその動作方法 - Google Patents
不揮発性半導体記憶装置及びその動作方法Info
- Publication number
- JP2003179167A JP2003179167A JP2001375993A JP2001375993A JP2003179167A JP 2003179167 A JP2003179167 A JP 2003179167A JP 2001375993 A JP2001375993 A JP 2001375993A JP 2001375993 A JP2001375993 A JP 2001375993A JP 2003179167 A JP2003179167 A JP 2003179167A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- memory device
- semiconductor memory
- memory cell
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Read Only Memory (AREA)
Abstract
間のオーバーラップ領域がなく、ゲート長のスケーラビ
リティを大幅に改善し、大容量・低ビットコストの不揮
発性半導体記憶装置を提供すること。 【解決手段】 半導体基板1表面に形成された一対のト
レンチ内にそれぞれ第1絶縁膜6を介して形成された第
1電極8と、トレンチ間であって半導体基板1上に第2
絶縁膜10を介して形成された第2電極12と、第2電
極12上に第3絶縁膜14を介して形成された第3電極
15とからなるメモリセルを有する不揮発性半導体記憶
装置。
Description
記憶装置及びその動作方法に関し、より詳細には、高集
積可能なコンタクトレス構造セルを有する不揮発性半導
体記憶装置及びその動作方法に関する。
イズを縮小する手法として、コンタクトレスアレイがあ
る。このアレイは、ビット線とドレイン拡散層との間の
コンタクトを必要としないため、セルスケーリングが容
易であり、大容量化に適している。例えば、図15
(a)及び(b)に示すようなコンタクトレスのAND
構造セルが提案されている(IEDM92,p991〜
993(1992))。このセルは、半導体基板21上
であって、高濃度不純物拡散層22間に形成されたチャ
ネル上にゲート絶縁膜23を介して浮遊ゲート24が形
成され、さらに浮遊ゲート24上に絶縁膜25を介して
コントロールゲート(CG)26が形成された構造を有
しており、高濃度不純物拡散層22は、ソース/ドレイ
ン領域のみならず、ビット線としても機能している。
濃度不純物拡散層22をビット線としても機能させるた
めに低抵抗化することが必要であり、通常、リン又は砒
素等のイオン種が高濃度に注入され、この高濃度不純物
拡散層22を活性化するために、750℃以上の高温で
熱処理が行われる。
にも拡散され、図15(b)に示すように、浮遊ゲート
24と高濃度不純物拡散層22とのオーバーラップ長が
増加する。よって、オーバーラップ長のスケーリングが
困難となる。しかも、セルサイズの微細化が進むと、所
謂短チャネル効果を防止するための実効チャネル長Lを
確保するには、浮遊ゲート24と高濃度不純物拡散層2
2とのオーバーラップ長が無視できなくなる。よって、
ゲート長Mをスケーリングする場合には、浮遊ゲート2
4と高濃度不純物拡散層22とのオーバーラップ長のス
ケーリングが、セルの微細化に対して大きな課題となっ
ている。
基板表面に、形成された一対のトレンチ内にそれぞれ第
1絶縁膜を介して形成された第1電極と、トレンチ間で
あって半導体基板上に、第2絶縁膜を介して形成された
第2電極と、該第2電極上に、第3絶縁膜を介して形成
された第3電極とからなるメモリセルを有する不揮発性
半導体記憶装置が提供される。
それぞれに、該第1電極によって構成される選択トラン
ジスタのしきい値より高い電圧を印加して、これら2つ
の選択トランジスタをON状態にすることによりメモリ
セルの読み出しを行う上記不揮発性半導体記憶装置の読
み出し方法及び一対の第1電極の一方に、該第1電極に
よって構成される選択トランジスタのしきい値より高い
電圧を印加して、該選択トランジスタをON状態にし、
一対の第1電極の他方に、該第1電極によって構成され
る選択トランジスタのしきい値より低い電圧を印加し
て、該選択トランジスタをOFF状態にすることにより
メモリセルの書き込みを行う上記不揮発性半導体記憶装
置の書き込み方法が提供される。
域に接続される選択トランジスタを構成する第1電極
に、該選択トランジスタのしきい値より低い電圧を印加
し、ドレイン領域に所定の電圧を印加し、ドレイン領域
に接続される選択トランジスタを構成する第1電極の全
てに、該選択トランジスタのしきい値より高い電圧を印
加することにより、メモリセルの第2電極直下のチャン
ネル領域をドレイン電圧により充電する第1ステップ
と、(2)非選択メモリセルのドレイン領域に接続され
る選択トランジスタを構成する第1電極に、該選択トラ
ンジスタのしきい値より低い電圧を印加した後に、選択
メモリセルに接続されたドレイン領域を接地し、選択メ
モリセルを構成する第3電極に、高電圧、例えば、選択
メモリセルのしきい値電圧より高い電圧を印加する第2
のステップとにより、書き込み動作を行う不揮発性半導
体記憶装置の書き込み方法が提供される。
は、半導体基板と、第1電極と、第2電極と、第3電極
とからなるメモリセルを1つ又は複数個有してなる。
使用されるものであれば特に限定されるものではなく、
例えば、シリコン、ゲルマニウム等の元素半導体、Ga
As、InGaAs、ZnSe等の化合物半導体からな
る基板、さらにSOI基板又は多層SOI基板等が挙げ
られる。なかでもシリコン基板が好ましい。この半導体
基板上には、素子分離領域が形成されていることが好ま
しく、さらにトランジスタ、キャパシタ、抵抗等の素
子、層間絶縁膜、これらによる回路、半導体装置等が組
み合わせられて、シングル又はマルチレイヤー構造で形
成されていてもよい。なお、素子分離領域は、LOCO
S膜、トレンチ酸化膜、STI膜等種々の素子分離膜に
より形成することができ、なかでも、STI膜による素
子分離領域を有していることが好ましい。第1電極は、
半導体基板表面に形成されたトレンチ内に第1絶縁膜を
介して形成される。トレンチは、例えば、深さ2000
〜5000Å程度の深さで形成される。
例えば、シリコン酸化膜、シリコン窒化膜等の絶縁膜、
TiO2、Al2O3等の高誘電体の単層膜又は積層膜で
形成することができる。第1絶縁膜の膜厚は、例えば、
50〜300Å程度が適当であり、トレンチ内で均一の
膜厚で形成されていてもよいし、トレンチの底部と側部
とで異なる膜厚で形成されていてもよい。トレンチ底部
の膜厚は、側部の膜厚よりも厚膜であることが好まし
く、それぞれ50〜300Å程度、100〜500Å程
度が挙げられる。このように、第1絶縁膜が、トレンチ
の底部と側部とで膜厚が異なる場合には、第1ゲートに
トランジスタの閾値よりも高い電圧を印加してトレンチ
側面にチャネル領域を形成した際、トレンチ底面のオフ
状態を容易に確保することができる。
と側部とで異ならせるのに代えて、半導体基板に形成さ
れたトレンチの底部表面及び側部表面の一部において、
不純物濃度が異なるように不純物がドーピングされてい
ても上記と同様の作用を実現させることができる。この
場合の不純物濃度が異なるとは、1つのトレンチにおい
て不純物濃度が異なる領域が左右対称となるように配置
していることが好ましく、トレンチ底部表面のみが高い
不純物濃度としてもよいし、トレンチ底部付近の表面
(側底部付近の表面にまで及ぶ)が高い不純物濃度とし
てもよいし、トレンチの側底部付近のみが高い不純物濃
度としてもよい。この場合の不純物濃度は、低い領域及
び高い領域で、それぞれ1010〜1011cm-3程度、1
017〜10 19cm-3程度が適当である。
は、例えば、半導体基板表面にトレンチを形成した後、
得られた半導体基板上に絶縁膜を形成し、エッチバック
することにより、トレンチ底面にのみ絶縁膜を形成し、
さらに得られた半導体基板を熱処理することにより、ト
レンチ側壁にトレンチ底面の絶縁膜よりも薄膜状の熱酸
化膜を形成する方法が挙げられる。
は、例えば、半導体基板表面にトレンチを形成した後、
トレンチが形成されていない半導体基板上は絶縁膜やフ
ォトレジスト等によってマスクして、垂直方向からイオ
ン注入することにより、トレンチの底面にのみに不純物
を導入する方法、マスクを用いて又は用いずに、複数
回、注入エネルギーを異ならせてイオン注入する方法が
挙げられる。第1電極は、1つのメモリセルに2つ、つ
まり一対形成される。これら第1電極は、いわゆる選択
ゲートとして機能させることができ、第1絶縁膜ととも
に、いわゆる選択トランジスタを構成する。一対の第1
電極(第1電極トランジスタ)のいずれか一方は、ソー
ス領域、他方はドレイン領域に接続されていることが好
ましい。
は、Y方向において、複数のメモリセルの第1電極が接
続されていることが好ましい。メモリセルが複数形成さ
れている場合、X方向に隣接する2つのメモリセルの間
で、一方の第1電極(第1電極トランジスタ)が共有さ
れていることが好ましく、この共有された第1電極(第
1電極トランジスタ)がソース領域に接続されているこ
とが好ましい。
X方向に隣接する2つのメモリセル間で第1電極を共有
している場合、各メモリセルの他方の第1電極(第1電
極トランジスタ)がドレイン領域に接続されることとな
るが、このドレイン領域に接続された第1電極が、全て
同じ電圧を印加できるように電気的に接続されていても
よいし、全て異なる電圧を印加できるように電気的に分
離されていてもよいし、いくつかの第1電極ごとに同じ
又は異なる電圧を印加できるように電気的に接続又は分
離されていてもよい。いずれも場合においても、ドレイ
ン領域に接続され、隣接する第1電極の間に素子分離領
域が形成されていることが好ましい。
晶又は多結晶のN型又はP型の元素半導体(例えば、シ
リコン、ゲルマニウム等)又は化合物半導体(例えば、
GaAs、InP、ZnSe、CsS等);金、白金、
銀、銅、アルミニウム等の金属;チタン、タンタル、タ
ングステン等の高融点金属;高融点金属とのシリサイ
ド、ポリサイド等の単層膜又は積層膜により形成するこ
とができる。なかでも、多結晶シリコンが好ましい。第
1電極の膜厚は、トレンチ深さ及び第1絶縁膜の膜厚に
より適宜調整することができ、例えば、500〜200
0Å程度が挙げられる。
板上に第2絶縁膜を介して形成される。第2電極は、い
わゆる浮遊ゲートとして機能させることができる。第2
絶縁膜は、第1絶縁膜と同様の材料、膜厚で形成するこ
とができる。第2電極は、第1電極と同様の材料で形成
することができ、膜厚は、例えば、50〜150nm程
度が適当である。
して形成される。第3電極は、いわゆる制御ゲートとし
て機能させることができる。第3絶縁膜は、第1絶縁膜
と同様の材料、膜厚で形成することができるが、なかで
もONO膜により、酸化膜厚換算で100〜200nm
程度の膜厚で形成されることが好ましい。第3電極は、
第1電極と同様の材料で形成することができ、膜厚は、
例えば、100〜300nm程度が適当である。第3電
極は、メモリセルが複数形成される場合には、X方向に
おいて、複数のメモリセル間で接続されていることが好
ましい。
は、以下の実施の形態において詳細に説明するが、印加
する電圧は以下に例示した値に限定されるものではな
く、以下の電圧により行われる動作を実現し得る電圧値
であればよい。以下に、不揮発性半導体記憶装置及びそ
の動作方法の実施の形態を図面に基づいて説明する。
体メモリセルを示す。
示すように、P型シリコン基板1上に、トレンチが形成
され、トレンチ底部及び側壁にトレンチ選択ゲート酸化
膜6を介してポリシリコンからなる選択ゲート8(SG
1、SG2)が埋め込まれるとともに、トレンチに挟ま
れた平坦なシリコン基板1上にトンネル絶縁膜10を介
してポリシリコンからなる浮遊ゲート12(FG)と、
その上に形成されたONO膜14と、さらにその上に形
成された制御ゲート15(CG)とから構成される。こ
のメモリセルの一端は、図2に示すように、選択ゲート
(SG1)を介してドレインにつながり、他端は選択ゲ
ート(SG2)を介してソースにつながっている。この
単体メモリセルの動作方法について、表1を用いて説明
する。
2に、しきい値電圧より高い電圧3Vを印加し、ON状
態にする。ドレインに1V、ソースをグランドにし、制
御ゲートに4Vを印加すると、制御ゲート下のトランジ
スタのしきい値電圧が、4V以上ならOFF状態とな
り、4V以下ならON状態となって読み出しを行うこと
ができる。
ト(SG1/SG2)共にグランドにした状態で、制御
ゲートに負の高電圧−20Vを印加することにより、フ
ローティングゲートより半導体基板へ電子が抽出され、
メモリセルのしきい値が低くなり消去がなされる。
G1に4Vを印加し、ソース側の選択ゲートSG2及び
ソースをグランドにする。選択セルのドレインをグラン
ドにし、非選択セルのドレインを4Vにし、制御ゲート
に20Vの電圧を印加することにより、選択セルでは、
選択TRがON状態となり、トンネルネル酸化膜に高電
界が印加され、半導体基板から浮遊ゲートに電子が注入
され、セルのしきい値が高くなる。一方、非選択セルで
は、選択TrがOFFとなり、トンネル領域の半導体基
板表面上に形成された空乏層がフローティング状態とな
り、トンネル酸化膜に印加される電界が低く、電子の注
入がされないため、しきい値がシフトしない。以上の電
圧印加により、書きこみが行われる。
モリセルアレイを示す。このメモリセルアレイは、図3
(a)〜(c)に示すように、図1(a)〜(c)に示
す単位セルを複数個有し、X方向に隣接する2つのメモ
リセル間で選択ゲート8(SG2)を共有するととも
に、X方向に隣接する制御ゲート15(CG)は、複数
のメモリセルにおいて接続されている。
(SG1)のゲート電圧を同電位にし、各セルに異なる
ドレイン電圧を印加することができる。なお、図4にお
いては、二重線はトランジスタのチャネルを示す。この
メモリセルの動作方法について、表2を用いて説明す
る。
るために、メモリセルが2行2列の場合について説明す
る。また、選択セルをC11とする。読み出し時は、選
択ゲート(SG1)及び選択ゲート(SG2)に、しき
い値電圧より高い電圧3Vを印加し、ON状態にする。
選択セルC11のドレインに1Vを印加し(ドレイン2
は0V)、ソースを接地した状態にして、制御ゲートC
G1に4Vを印加すると(CG2は0V)、セルのしき
い値が4Vより低い場合(消去状態)はON状態とな
り、高い場合は(書き込み状態)OFF状態となり、選
択セルC11の状態が読み出される。
Vを印加する(SG1、SG2、CG2、ソースは0V
及びドレイン1、2はオープン)ことにより、浮遊ゲー
トより半導体基板へ電子が引き抜かれ、セルしきい値が
低くなる。この動作により行単位の消去が行われる。書
き込み時は、選択セルC11のドレイン1を接地、非選
択セルのドレイン2に4Vを印加した状態にて、選択ゲ
ート(SG1)に4Vを印加する。この時、選択ゲート
(SG2)は接地し、OFF状態にしておく。このバイ
アス条件にて選択セルの制御ゲート(CG1)に20V
の高電圧を印加すると、選択セルC11のみトンネル酸
化膜に高電界が印加され、基板から浮遊ゲートに電子が
注入され、高いしきい値に書き込まれる。以上の電圧印
加により、書きこみが行われる。
に、単位セルを複数個有し、X方向に隣接する2つのメ
モリセル間で選択ゲート8(SG2)を共有していると
ともに、X方向に隣接する制御ゲート15(CG)は、
複数のメモリセルにおいて接続されている。また、ドレ
インに接続された隣接選択ゲート間には、列分離をする
ために、素子分離領域が形成されている。さらに、隣接
するメモリセル間でドレインを共有し、図5に示したよ
うに、異なる選択ゲート(SG1:SG1a及びSG2
bに分割)電圧を印加することができる。なお、図5に
おいては、二重線はトランジスタのチャネルを示す。こ
のメモリセルの動作方法について、表3を用いて説明す
る。
び選択ゲート(SG2)にしきい値電圧より高い電圧3
Vを印加し、ON状態にする。選択セルC11a、C1
2aのドレインに1V(ドレイン1及びドレイン2に1
Vを印加)を印加し、ソースを接地した状態にて、制御
ゲート(CG1)に4Vを印加(CG2は0V)する
と、セルのしきい値電圧が4Vより低い場合(消去状
態)はON状態となり、高い場合(書き込み状態)はO
FF状態となり、選択セルC11a、C11bのデータ
が読み出される。
電圧−20Vを印加することにより(SG1、SG2、
CG2、ソースは0V及びドレイン1、2はオープ
ン)、浮遊ゲートより半導体基板へ電子が抽出され、セ
ルしきい値が低くなる。この動作により行単位の消去が
行われる。書き込み時は、選択ゲート(SG2)は常に
接地し、OFF状態にしておき、以下の2ステップにて
書き込み動作を行う。図5では、同一制御ゲート上に2
ページのセル(C11a、C11b)が存在している
が、ここでは、C11aのセルに書き込みを行う場合に
ついて説明する。ステップ1として、両セルの選択ゲー
トSG1(SG1a、SG1b)に6Vを印加した状態
にて、ドレイン1及びドレイン2に4V、制御ゲート
(CG1、CG2)に6Vを印加し、セルのチャンネル
を4V近くまで充電しておく。
11b、C12b)に接続された選択ゲートSG1bを
接地させた後に、選択ページのセル(C11a、C12
a)において、選択セルのドレイン1を接地状態、非選
択セルのドレイン2を4Vのままで維持し、選択セル
(C11a)の制御ゲート(CG1)を20Vまで高く
する。このとき、選択セル(C11a)のトンネル酸化
膜にのみ高電界が印加され、基板より浮遊ゲートに電子
が注入され、そのセルのしきい値は高くなる。このと
き、非選択セルのチャンネル領域は、4V近くまで充電
されたままであり、かつ、フローティング状態となって
いるため、トンネル酸化膜に印加される電界は低く、ト
ンネル酸化膜を介した電子のやりとりはなく、しきい値
は低いままである。これにより、ビット単位で選択セル
(C11a)に書き込みが行われる。
1上に900℃の熱酸化によって膜厚20nmの酸化膜
2及び膜厚100nmの窒化膜3を堆積し、所定形状の
フォトレジスト4をマスクとして用いて、シリコン基板
1をエッチングして深さ300nmのトレンチ5を形成
する。
に示したように、トレンチ5内に膜厚20nmの熱酸化
によるトレンチ選択ゲート酸化膜6を形成する。得られ
たシリコン基板1に対して、注入角度0°にてボロン注
入を行い、トレンチ5底部のみにボロンの不純物拡散層
7を形成する。これにより、トレンチ5底面のしきい値
をトレンチ5側面のしきい値よりも高くし、トレンチ5
側面が左右で電気的に分離される。その後、図8に示し
たように、トレンチ5が埋まる程度、例えば300nm
のポリシリコン膜8aを堆積し、CMP法により窒化膜
3の表面が露出するまで平坦化する。
内に埋め込まれたポリシリコン膜8aを熱酸化すること
により、ポリシリコン膜8a表面に熱酸化膜9を形成す
るとともに、選択ゲート8を形成する。その後、図10
に示したように、窒化膜3及び酸化膜2を除去したシリ
コン基板1上に、800℃の熱酸化により、膜厚7nm
のトンネル酸化膜10を形成する。これによって、ポリ
シリコン膜の側面及び上には、膜厚14nm程度の酸化
膜11、熱酸化膜9が配置することになる。
シリコン基板1上に、ポリシリコン膜を堆積し、フォト
レジスト13をマスクとして用いて、ポリシリコン膜を
パターニングして、浮遊ゲート(FG)12を形成す
る。最後に、図12に示したように、酸化膜換算で14
nmに相当するONO膜14及びシリサイド膜を堆積
し、ワードラインパターンのパターニングにより、シリ
サイド膜、ONO膜14及び浮遊ゲート12を連続して
エッチングし、自己整合的に制御ゲート15を形成し、
トランジスタを作製する。
る。その後、フォトレジスト4を除去し、図13に示し
たように、得られたシリコン基板1上に酸化膜を形成
し、エッチバックすることにより、トレンチ底面にのみ
酸化膜6aを形成する。次いで、図14に示したよう
に、トレンチ側壁に、トレンチ底面の酸化膜6aよりも
薄膜状の熱酸化膜6bを形成する。これ以後の工程は、
実施の形態4と同様に行う。
れるチャンネル領域を、トレンチ底面の酸化膜6aを、
トレンチ側面の熱酸化膜6bより厚くすることによっ
て、トレンチ底面におけるしきい値を高くすることがで
き、チャネル領域をトレンチの左右で電気的に分離する
ことができる。
に形成されたトレンチに埋め込み形成され、第1電極に
よって構成される選択トランジスタのチャネル領域を介
して、ソース/ドレイン領域に接続することが可能とな
り、メモリセルのチャネル領域と不純物拡散層であるソ
ース/ドレイン領域が直接接続する必要がなくなるた
め、不純物拡散層とメモリセルの浮遊ゲートとの間のオ
ーバーラップ領域がなく、ゲート長のスケーラビリティ
を大幅に改善することができる。これにより、大容量・
低ビットコストの不揮発性半導体記憶装置を提供するこ
とができる。
Nトンネル電流や、チャンネルホットエレクトロンを用
いて書き込み、消去等を行うことができるため、高信頼
性、高速書き込み可能な不揮発性半導体記憶装置を提供
することができる。
態を示す概略平面図及び概略断面図である。
ある。
形態を示す概略平面図及び概略断面図である。
ある。
実施の形態を示す等価回路図である。
説明するための要部の概略断面工程図である。
説明するための要部の概略断面工程図である。
説明するための要部の概略断面工程図である。
説明するための要部の概略断面工程図である。
を説明するための要部の概略断面工程図である。
を説明するための要部の概略断面工程図である。
を説明するための要部の概略断面工程図である。
方法を説明するための要部の概略断面工程図である。
方法を説明するための要部の概略断面工程図である。
路図及び概略断面図である。
Claims (14)
- 【請求項1】 半導体基板表面に、形成された一対のト
レンチ内にそれぞれ第1絶縁膜を介して形成された第1
電極と、 トレンチ間であって半導体基板上に、第2絶縁膜を介し
て形成された第2電極と、 該第2電極上に、第3絶縁膜を介して形成された第3電
極とからなるメモリセルを有することを特徴とする不揮
発性半導体記憶装置。 - 【請求項2】 メモリセルが、第1電極によって構成さ
れる選択トランジスタのそれぞれを介して一対のソース
/ドレイン領域に接続されてなる請求項1に記載の不揮
発性半導体記憶装置。 - 【請求項3】 第1絶縁膜が、トレンチの底部と側部と
で膜厚が異なる請求項1又は2に記載の不揮発性半導体
記憶装置。 - 【請求項4】 半導体基板に形成されたトレンチの底部
表面及び側部表面に不純物がドーピングされてなり、ト
レンチ底部表面及び側部表面の一部表面で不純物濃度が
異なる請求項1又は2に記載の不揮発性半導体記憶装
置。 - 【請求項5】 一対の第1電極のそれぞれに、該第1電
極によって構成される選択トランジスタのしきい値より
高い電圧を印加して、これら2つの選択トランジスタを
ON状態にすることによりメモリセルの読み出しを行う
請求項1〜4のいずれか1つに記載の不揮発性半導体記
憶装置の読み出し方法。 - 【請求項6】 一対の第1電極の一方に、該第1電極に
よって構成される選択トランジスタのしきい値より高い
電圧を印加して、該選択トランジスタをON状態にし、
一対の第1電極の他方に、該第1電極によって構成され
る選択トランジスタのしきい値より低い電圧を印加し
て、該選択トランジスタをOFF状態にすることにより
メモリセルの書き込みを行う請求項1〜4のいずれか1
つに記載の不揮発性半導体記憶装置の書き込み方法。 - 【請求項7】 メモリセルが、複数個マトリクス状に配
列されて構成され、X方向に配列された複数のメモリセ
ルが、X方向に配設した第3電極に連接され、 Y方向に配列された複数のメモリセルが、Y方向に配設
した第1電極に連接され、 複数のメモリセルが、第1電極によって構成される選択
トランジスタのそれぞれを介して一対のソース/ドレイ
ン領域に接続されて、ソース/ドレイン領域を共有する
請求項1〜4のいずれか1つに記載の不揮発性半導体記
憶装置。 - 【請求項8】 X方向に隣接する2個のメモリセルが一
方の第1電極を共有し、該一方の第1電極によって構成
される選択トランジスタを介してソース領域に接続され
てなる請求項7に記載の不揮発性半導体記憶装置。 - 【請求項9】 ソース領域に接続される選択トランジス
タを構成する全ての第1電極が、共有接続されてなる請
求項7又は8に記載の不揮発性半導体装置。 - 【請求項10】 ドレイン領域に接続される選択トラン
ジスタを構成する全ての第1電極が、共有接続されてな
る請求項7〜9のいずれか1つに記載の不揮発性半導体
記憶装置。 - 【請求項11】 ドレイン領域に接続される選択トラン
ジスタを構成する第1電極が、異なる電圧が印加可能と
なるように電気的に分離されてなる請求項7〜9のいず
れか1つに記載の不揮発性半導体記憶装置。 - 【請求項12】 選択トランジスタを介してドレイン領
域に接続され、隣接する第1電極間に、素子分離領域が
形成されてなる請求項7〜11のいずれか1つに記載の
不揮発性半導体記憶装置。 - 【請求項13】 ソース領域が、常に接地状態に設定さ
れてなる請求項7〜12のいずれか1つに記載の不揮発
性半導体記憶装置。 - 【請求項14】(1)ソース領域に接続される選択トラ
ンジスタを構成する第1電極に、該選択トランジスタの
しきい値より低い電圧を印加し、ドレイン領域に所定の
電圧を印加し、ドレイン領域に接続される選択トランジ
スタを構成する第1電極の全てに、該選択トランジスタ
のしきい値より高い電圧を印加することにより、メモリ
セルの第2電極直下のチャンネル領域をドレイン電圧に
より充電する第1ステップと、 (2)非選択メモリセルのドレイン領域に接続される選
択トランジスタを構成する第1電極に、該選択トランジ
スタのしきい値より低い電圧を印加した後に、選択メモ
リセルに接続されたドレイン領域を接地し、選択メモリ
セルを構成する第3電極に、選択メモリセルのしきい値
電圧より高い電圧を印加する第2のステップとにより、
書き込み動作を行う請求項11に記載の不揮発性半導体
記憶装置の書き込み方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001375993A JP4027656B2 (ja) | 2001-12-10 | 2001-12-10 | 不揮発性半導体記憶装置及びその動作方法 |
CNB021543887A CN1219324C (zh) | 2001-12-10 | 2002-12-04 | 非易失性半导体存储器及方法 |
KR10-2002-0077362A KR100501063B1 (ko) | 2001-12-10 | 2002-12-06 | 비휘발성 반도체 메모리 및 그의 동작방법 |
TW091135468A TW578301B (en) | 2001-12-10 | 2002-12-06 | Nonvolatile semiconductor memory and method of operating the same |
US10/314,021 US6952031B2 (en) | 2001-12-10 | 2002-12-09 | Nonvolatile semiconductor memory and method of operating the same |
US11/157,973 US7326991B2 (en) | 2001-12-10 | 2005-06-22 | Nonvolatile semiconductor memory and method of operating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001375993A JP4027656B2 (ja) | 2001-12-10 | 2001-12-10 | 不揮発性半導体記憶装置及びその動作方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004290593A Division JP2005033223A (ja) | 2004-10-01 | 2004-10-01 | 不揮発性半導体記憶装置及び読み出し方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003179167A true JP2003179167A (ja) | 2003-06-27 |
JP4027656B2 JP4027656B2 (ja) | 2007-12-26 |
Family
ID=35063086
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001375993A Expired - Fee Related JP4027656B2 (ja) | 2001-12-10 | 2001-12-10 | 不揮発性半導体記憶装置及びその動作方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US6952031B2 (ja) |
JP (1) | JP4027656B2 (ja) |
KR (1) | KR100501063B1 (ja) |
CN (1) | CN1219324C (ja) |
TW (1) | TW578301B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010165836A (ja) * | 2009-01-15 | 2010-07-29 | Toppan Printing Co Ltd | 不揮発性半導体メモリセル及び不揮発性半導体メモリ装置 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3998467B2 (ja) * | 2001-12-17 | 2007-10-24 | シャープ株式会社 | 不揮発性半導体メモリ装置及びその動作方法 |
DE10321742A1 (de) * | 2003-05-14 | 2004-12-09 | Infineon Technologies Ag | Integrierte Schaltungsanordnung mit Isoliergraben und Feldeffekttransistor sowie Herstellungsverfahren |
US7119393B1 (en) * | 2003-07-28 | 2006-10-10 | Actel Corporation | Transistor having fully-depleted junctions to reduce capacitance and increase radiation immunity in an integrated circuit |
JP2005101174A (ja) * | 2003-09-24 | 2005-04-14 | Hitachi Ltd | 不揮発性半導体記憶装置およびその製造方法 |
JP2006032489A (ja) * | 2004-07-13 | 2006-02-02 | Nec Electronics Corp | 不揮発性半導体記憶装置及びその製造方法 |
TWI270199B (en) * | 2005-01-31 | 2007-01-01 | Powerchip Semiconductor Corp | Non-volatile memory and manufacturing method and operating method thereof |
JP2007115773A (ja) * | 2005-10-18 | 2007-05-10 | Nec Electronics Corp | 半導体記憶装置およびその製造方法 |
KR100742284B1 (ko) * | 2006-02-09 | 2007-07-24 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 형성방법 |
KR100919433B1 (ko) * | 2006-06-29 | 2009-09-29 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
US8320191B2 (en) | 2007-08-30 | 2012-11-27 | Infineon Technologies Ag | Memory cell arrangement, method for controlling a memory cell, memory array and electronic device |
US10141327B2 (en) | 2016-03-18 | 2018-11-27 | Toshiba Memory Corporation | Semiconductor memory device |
CN109473432A (zh) * | 2018-10-31 | 2019-03-15 | 上海华力微电子有限公司 | 提高flash数据保持能力的工艺方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4267632A (en) * | 1979-10-19 | 1981-05-19 | Intel Corporation | Process for fabricating a high density electrically programmable memory array |
JP4330670B2 (ja) * | 1997-06-06 | 2009-09-16 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US6151248A (en) * | 1999-06-30 | 2000-11-21 | Sandisk Corporation | Dual floating gate EEPROM cell array with steering gates shared by adjacent cells |
JP4117998B2 (ja) * | 2000-03-30 | 2008-07-16 | シャープ株式会社 | 不揮発性半導体記憶装置、その読み出し、書き込み方法及び消去方法、その製造方法 |
JP4087108B2 (ja) | 2001-12-10 | 2008-05-21 | シャープ株式会社 | 不揮発性半導体記憶装置及びその製造方法 |
JP3998467B2 (ja) | 2001-12-17 | 2007-10-24 | シャープ株式会社 | 不揮発性半導体メモリ装置及びその動作方法 |
-
2001
- 2001-12-10 JP JP2001375993A patent/JP4027656B2/ja not_active Expired - Fee Related
-
2002
- 2002-12-04 CN CNB021543887A patent/CN1219324C/zh not_active Expired - Lifetime
- 2002-12-06 KR KR10-2002-0077362A patent/KR100501063B1/ko active IP Right Grant
- 2002-12-06 TW TW091135468A patent/TW578301B/zh not_active IP Right Cessation
- 2002-12-09 US US10/314,021 patent/US6952031B2/en not_active Expired - Lifetime
-
2005
- 2005-06-22 US US11/157,973 patent/US7326991B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010165836A (ja) * | 2009-01-15 | 2010-07-29 | Toppan Printing Co Ltd | 不揮発性半導体メモリセル及び不揮発性半導体メモリ装置 |
Also Published As
Publication number | Publication date |
---|---|
TW578301B (en) | 2004-03-01 |
CN1219324C (zh) | 2005-09-14 |
JP4027656B2 (ja) | 2007-12-26 |
US6952031B2 (en) | 2005-10-04 |
TW200301012A (en) | 2003-06-16 |
US7326991B2 (en) | 2008-02-05 |
KR20030047805A (ko) | 2003-06-18 |
US20050239245A1 (en) | 2005-10-27 |
KR100501063B1 (ko) | 2005-07-18 |
CN1426114A (zh) | 2003-06-25 |
US20040109355A1 (en) | 2004-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7326991B2 (en) | Nonvolatile semiconductor memory and method of operating the same | |
JP4262314B2 (ja) | Nand型不揮発性メモリ素子、その製造方法及び駆動方法 | |
US5326999A (en) | Non-volatile semiconductor memory device and manufacturing method thereof | |
US7816723B2 (en) | Semiconductor memory array of floating gate memory cells with program/erase and select gates | |
US6101128A (en) | Nonvolatile semiconductor memory and driving method and fabrication method of the same | |
US20050162926A1 (en) | Split-gate type nonvolatile memory devices and methods for fabricating the same | |
JPH10223867A (ja) | 半導体装置及びその製造方法 | |
JP3397903B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
JP2002368141A (ja) | 不揮発性半導体メモリ装置 | |
JP2001189439A (ja) | 不揮発性半導体記憶装置の製造方法及び不揮発性半導体記憶装置 | |
JP4222675B2 (ja) | 不揮発性半導体記憶装置 | |
JP4247762B2 (ja) | フラッシュメモリ装置及びその製造方法 | |
JPH05102490A (ja) | 半導体記憶装置およびその製造方法 | |
US6166958A (en) | Semiconductor memory device, method for manufacturing the same, and method for controlling the same | |
JP4087108B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
US7358129B2 (en) | Nonvolatile semiconductor memory device and a method of the same | |
JP2003078042A (ja) | 不揮発性半導体記憶装置、その製造方法及びその動作方法 | |
JP2005183763A (ja) | 不揮発性メモリを含む半導体装置の製造方法 | |
JPH0794686A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP3949749B2 (ja) | フラッシュメモリ装置及びその製造方法 | |
JP2005033223A (ja) | 不揮発性半導体記憶装置及び読み出し方法 | |
JP2003318289A (ja) | 半導体記憶装置および半導体記憶装置の製造方法 | |
JPH06326324A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP4040138B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
JPH0786439A (ja) | 不揮発性半導体記憶装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040618 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070829 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070925 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071010 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4027656 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131019 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |