KR970030853A - 불휘발성 메모리장치의 제조방법 - Google Patents

불휘발성 메모리장치의 제조방법 Download PDF

Info

Publication number
KR970030853A
KR970030853A KR1019950040850A KR19950040850A KR970030853A KR 970030853 A KR970030853 A KR 970030853A KR 1019950040850 A KR1019950040850 A KR 1019950040850A KR 19950040850 A KR19950040850 A KR 19950040850A KR 970030853 A KR970030853 A KR 970030853A
Authority
KR
South Korea
Prior art keywords
forming
conductor
spacer
oxide film
insulator
Prior art date
Application number
KR1019950040850A
Other languages
English (en)
Other versions
KR0176167B1 (ko
Inventor
박기태
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950040850A priority Critical patent/KR0176167B1/ko
Publication of KR970030853A publication Critical patent/KR970030853A/ko
Application granted granted Critical
Publication of KR0176167B1 publication Critical patent/KR0176167B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H01L21/32053—Deposition of metallic or metal-silicide layers of metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

NOR형 불휘발성 메모리장치의 제조방법이 개시되어 있다. 반도체기판 상에 활성영역을 정의하기 위한 소자분리막을 형성한 후, 제1도전형 셀 어레이 안에 터널용도의 제1절연체를 형성한다. 제1절연체 상에 플로팅게이트용 제1도전체 및 질화막을 차례로 증착하고 이를 패터닝한다. 패터닝된 제1도전체의 측벽에 제1스페이서를 형성한 후, 사진식각 공정에 의해 제1도전체 일측벽의 제1스페이서를 식각한다. 결과물 상에 제2도전형의 불순물을 이온 주입한 후, 열산화 공정을 실시하여 확산산화막을 형성한다. 공핍층의 확대현상을 억제할 수 있고, 소오스 쪽에 형성된 n-불순물층과 플로팅게이트 사이에 약간의 이격을 두어 과소거 현상을 방지할 수 있다.

Description

불휘발성 메모리장치의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명에 의한 NOR형 플래쉬 메모리소자의 단면도.

Claims (13)

  1. 반도체기판 상에 활성영역을 정의하기 위한 소자분리막을 형성하는 단계; 상기 반도체기판의 제1도전형 셀 어레이 안에 터널용도의 제1절연체를 형성하는 단계; 상기 제1절연체 상에 플로팅게이트용 제1도전체 및 질화막을 차례로 증착하고 이를 패터닝하는 단계; 상기 패터닝된 제1도전체의 측벽에 제1스페이서를 형성하는 단계; 사진식각 공정에 의해 상기 제1도전체 일측벽에 제1스페이서를 식각하는 단계; 상기 결과물 상에 제2도전형의 불순물을 이온 주입하는 단계; 및 상기 결과물 상에 열산화 공정을 실시하여 확산산화막을 형성하는 단계를 구비하는 것을 특징으로 하는 불휘발성 메모리장치의 제조방법.
  2. 제1항에 있어서, 상기 제1절연체로서 질화막 또는 산화막 중의 어느 하나를 사용하는 것을 특징으로 하는 불휘발성 메모리장치의 제조방법.
  3. 제1항에 있어서, 상기 제1스페이서는 질화막 또는 산화막 중의 어느 하나로 형성하거나, 질화막과 산화막을 적층하여 형성하는 것을 특징으로 하는 불휘발성 메모리장치의 제조방법.
  4. 제1항에 있어서, 제2도전형의 불순물로서 비소 또는 인 이온을 사용하는 것을 특징으로 하는 불휘발성 메모리장치의 제조방법.
  5. 제1항에 있어서, 상기 제1스페이서를 형성하는 단계 전에, 열산화 공정을 실시하여 상기 패터닝된 제1도전체의 측벽에 얇은 산화막을 형성하는 단계를 더 구비하는 것을 특징으로 하는 불휘발성 메모리장치의 제조방법.
  6. 반도체기판 상에 활성영역을 정의하기 위한 소자분리막을 형성하는 단계; 상기 반도체기판의 제1도전형 셀 어레이 안에 터널용도의 제1절연체를 형성하는 단계; 상기 제1절연체 상에 플로팅게이트용 제1도전체 및 질화막을 차례로 증착하고 이를 패터닝하는 단계; 상기 패터닝된 제1도전체의 측벽에 제1스페이서를 형성하는 단계; 사진식각 공정에 의해 상기 제1도전체에 일측벽의 제1스페이서를 식각하는 단계; 상기 결과물 상에 제2도전형의 제1불순물을 이온 주입하는 단계; 및 상기 결과물 상에 열산화 공정을 실시하여 확산산화막을 형성하는 단계; 상기 제1스페이서 및 질화막을 제거하는 단계; 상기 결과물 상에 제2도전형의 제2불순물을 이온주입하는 단계; 상기 패터닝된 제1도전체의 측벽에 제2스페이서를 형성하는 단계; 상기 결과물 상에 제2절연체를 형성하는 단계; 및 상기 제2절연체 상에 제2도전체를 증착하고 이를 패터닝하는 단계를 구비하는 것을 특징으로 하는 불휘발성 메모리장치의 제조방법.
  7. 제6항에 있어서, 상기 제1절연체로서 질화막 또는 산화막 중의 어느 하나를 사용하는 것을 특징으로 하는 불휘발성 메모리장치의 제조방법.
  8. 제6항에 있어서, 상기 제1스페이서는 질화막 또는 산화막 중의 어느 하나로 형성하거나, 질화막과 산화막을 적층하여 형성하는 것을 특징으로 하는 불휘발성 메모리장치의 제조방법.
  9. 제6항에 있어서, 상기 제2도전형의 제1불순물로서 비소 또는 인 이온을 사용하는 것을 특징으로 하는 불휘발성 메모리장치의 제조방법.
  10. 제6항에 있어서, 상기 제2도전형의 제2불순물로서 인 이온을 사용하는 것을 특징으로 하는 불휘발성 메모리장치의 제조방법.
  11. 제6항에 있어서, 상기 제1스페이서를 형성하는 단계 전에, 열산화 공정을 실시하여 상기 패터닝된 제1도전체의 측벽에 얇은 산화막을 형성하는 단계를 더 구비하는 것을 특징으로 하는 불휘발성 메모리장치의 제조방법.
  12. 제6항에 있어서, 상기 제2절연체를 산화막／질화막／산화막의 적층구조로 형성하는 것을 특징으로 하는 불휘발성 메모리장치의 제조방법.
  13. 제6항에 있어서, 상기 제2도전체로서 폴리실리콘 또는 폴리실리콘과 실리사이드가 적층된 폴리사이드를 사용하는 것을 특징으로 하는 불휘발성 메모리장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950040850A 1995-11-11 1995-11-11 불휘발성 메모리장치의 제조방법 KR0176167B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950040850A KR0176167B1 (ko) 1995-11-11 1995-11-11 불휘발성 메모리장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950040850A KR0176167B1 (ko) 1995-11-11 1995-11-11 불휘발성 메모리장치의 제조방법

Publications (2)

Publication Number Publication Date
KR970030853A true KR970030853A (ko) 1997-06-26
KR0176167B1 KR0176167B1 (ko) 1999-03-20

Family

ID=19433772

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950040850A KR0176167B1 (ko) 1995-11-11 1995-11-11 불휘발성 메모리장치의 제조방법

Country Status (1)

Country Link
KR (1) KR0176167B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100763102B1 (ko) * 2005-09-30 2007-10-04 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100763102B1 (ko) * 2005-09-30 2007-10-04 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
KR0176167B1 (ko) 1999-03-20

Similar Documents

Publication Publication Date Title
US5017515A (en) Process for minimizing lateral distance between elements in an integrated circuit by using sidewall spacers
KR960043238A (ko) 리세스 채널 구조를 갖는 반도체 소자 및 그의 제조방법
KR910005296A (ko) 불휘발성 반도체 기억장치 및 그 제조방법
KR940007654B1 (ko) 불휘발성 반도체 메모리장치의 제조방법
EP0223986B1 (en) Method for making self-aligned semiconductor structures
GB2087647A (en) Semiconductor memory manufacture
JP3298509B2 (ja) 半導体装置の製造方法
KR960036086A (ko) 플래쉬 이이피롬 셀의 제조방법
JPH0712058B2 (ja) 半導体装置およびその製造方法
KR970054236A (ko) 플래쉬 메모리 소자 및 그 제조방법
KR970030853A (ko) 불휘발성 메모리장치의 제조방법
KR940010346A (ko) 반도체 집적 소자의 디램(dram) 제조방법
KR970054214A (ko) 플래쉬 메모리 셀의 제조 방법
KR0168158B1 (ko) 비휘발성 메모리 셀 제조방법
KR920015539A (ko) 싱글 폴리 이이피롬 셀 및 그 제조방법
JP2616546B2 (ja) 不揮発性半導体記憶装置の製造方法
JP2000504880A (ja) 固定値メモリセル装置及びその製造方法
KR960039406A (ko) 플래쉬 이이피롬 셀의 제조방법
KR960043245A (ko) 반도체 메모리 소자 및 그 제조방법
KR930008074B1 (ko) 메모리 셀 제조방법
KR960015924A (ko) 불휘발성 반도체 메모리장치의 제조방법
KR960039354A (ko) 플래쉬 이이피롬 셀 제조방법
KR970024229A (ko) 스태틱 랜덤 억세스 메모리소자 및 그 제조방법
KR970018628A (ko) 비휘발성 메모리 소자 및 그 제조방법
KR960043203A (ko) 반도체장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051007

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee