JP2008251809A - 薄膜トランジスタ製造方法、液晶表示装置製造方法 - Google Patents

薄膜トランジスタ製造方法、液晶表示装置製造方法 Download PDF

Info

Publication number
JP2008251809A
JP2008251809A JP2007090846A JP2007090846A JP2008251809A JP 2008251809 A JP2008251809 A JP 2008251809A JP 2007090846 A JP2007090846 A JP 2007090846A JP 2007090846 A JP2007090846 A JP 2007090846A JP 2008251809 A JP2008251809 A JP 2008251809A
Authority
JP
Japan
Prior art keywords
thin film
copper
glass substrate
electrode
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007090846A
Other languages
English (en)
Other versions
JP4855315B2 (ja
Inventor
Satoru Takazawa
悟 高澤
Hiroshi Kobayashi
大士 小林
Yoshio Shimizu
美穂 清水
Takaomi Kurata
敬臣 倉田
Junya Kiyota
淳也 清田
Akira Ishibashi
暁 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2007090846A priority Critical patent/JP4855315B2/ja
Publication of JP2008251809A publication Critical patent/JP2008251809A/ja
Application granted granted Critical
Publication of JP4855315B2 publication Critical patent/JP4855315B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

【要 約】
【課題】ガラス基板から剥離しないゲート電極を形成する。
【解決手段】本発明では、酸素を含有する銅又は銅を主成分とした薄膜である第一の層32をガラス基板11の表面に形成し、第一の層32の表面に、酸素を含有しない銅又は銅を主成分とした薄膜をから成る第二の層33を形成し、第一の層32と第二の層33の二層構造の銅を主成分とする配線膜13を形成しており、銅を主成分とする配線膜13を窒素プラズマで処理した後、その表面に窒化ケイ素薄膜(例えばゲート絶縁膜14)を形成している。窒化ケイ素薄膜を形成する際のシランガスの影響が、ガラス基板11の界面に及ばないので、銅を主成分とする配線膜13から成るゲート電極15や蓄積容量電極12がガラス基板11から剥離しない。
【選択図】図2

Description

本発明は、薄膜トランジスタを製造する技術分野に係り、特に、ガラス基板と密着する銅配線膜表面に、窒化ケイ素薄膜を形成する技術に関する。
近年では、トランジスタの高速化のために、現状のアルミ系ゲート電極を、低抵抗の金属のゲート電極に変更したいという要望があり、低抵抗の金属としては銅が有望視されている。
液晶表示装置の薄膜トランジスタでは、ゲート電極はガラス基板表面に密着して配置されるが、純銅の薄膜はガラス基板に対する接着力が弱く、剥離してしまうという問題がある。
他方、酸素を含有する銅薄膜は、ガラス基板に対して接着力は強いものの、抵抗値が大きいため、酸素含有銅薄膜をゲート電極に採用するメリットが少ない。
そこで、銅配線膜を、ガラス基板と密着する下層部分は酸素を含有する銅薄膜で構成させ、その上には、酸素を含有しない銅薄膜を形成し、この二層構造の銅配線膜によってゲート電極や蓄積容量電極を構成させる試みがなされている。
特開平2001−196371号公報
しかし、銅を主成分とする配線膜の形成直後の状態では、銅を主成分とする配線膜はガラス電極から剥離しないのに、薄膜トランジスタを構成させると、ゲート電極や蓄積容量電極が剥離するという問題が生じており、解決が望まれている。
本発明の発明者等が、ゲート電極や蓄積容量電極の剥離状況を調査したところ、二層構造の銅を主成分とする配線膜を形成した直後の状態では、銅を主成分とする配線膜はガラス電極から剥離しないが、その後、銅を主成分とする配線膜をパターニングしてゲート電極や蓄積容量電極を形成し、それらの表面に窒化ケイ素薄膜を形成すると、ゲート電極や蓄積容量電極は、ガラス基板との界面で剥離するという事実が確認された。
窒化ケイ素薄膜は、CVD室内に窒素ガスとアンモニアガスとシランガスとが混合された窒化ケイ素膜用原料ガスの雰囲気を形成し、窒化ケイ素膜用原料ガスのプラズマを発生させるプラズマCVD法によって形成しており、窒化ケイ素膜用原料ガス中の成分ガスがプラズマで分解され、成膜対象物表面上で反応し、窒化ケイ素薄膜が形成される。このような工程から、原料ガス中の成分ガスが剥離に影響していることが考えられる。
そこで、ガラス基板上に形成された二層構造の銅を主成分とする配線膜を真空雰囲気中に配置し、窒素ガスを導入し、120Paの圧力雰囲気中で加熱し、銅を主成分とする配線膜を昇温させた後、
(1) そのまま剥離試験を行った。
(2) 窒素ガスとアンモニアガスの混合ガス(120Pa、N2:500sccm、NH3:300sccm)に曝した後、剥離試験を行った。
(3) 窒素ガスとシランガスの混合ガス(120Pa、N2:500sccm、SiH4:20sccm)に曝した後、剥離試験を行った。
(4) 窒素ガスとアンモニアガスとシランガスの混合ガス(120Pa、N2:500sccm、NH3:300sccm、SiH4:20sccm)に曝した後剥離試験を行なった。
上記剥離試験の結果、シランガスを含有する(3)と(4)の場合に、剥離が発生することが判明した。その原因は、シランガスに含まれる水素が、銅を主成分とする配線膜のガラス基板と接触する部分から酸素を脱離させている点にあると推測される。
そうだとすると、シランガスの影響が、ゲート電極や蓄積容量電極のガラス基板と密着した部分にまで及ばないようにすればよいと考えられる。
上記課題を解決するため、本発明は、ガラス基板に密着して配置されたゲート電極と、前記ゲート電極の表面に配置され、窒化ケイ素薄膜から成るゲート絶縁膜と、前記ゲート絶縁膜上に配置されたチャネル半導体層と、前記チャネル半導体層とそれぞれ接触するドレイン半導体層とソース半導体層とを有する薄膜トランジスタを製造する薄膜トランジスタ製造方法であって、前記ガラス基板表面に銅を主成分とする配線膜を形成した後、パターニングし、パターニングされた前記銅を主成分とする配線膜の一部を前記ゲート電極とし、前記ゲート電極の表面が露出する前記ガラス基板を成膜装置内に搬入し、前記成膜装置内で窒素ガスのプラズマを形成し、前記ゲート電極の表面を前記窒素ガスのプラズマに曝して表面処理を行なった後、前記成膜装置内に、シリコンと水素の化合物ガスを含む窒化ケイ素膜用原料ガスのプラズマを形成し、前記ゲート電極の表面に前記窒化ケイ素薄膜を成長させる薄膜トランジスタ製造方法である。
また、本発明は、前記銅を主成分とする配線膜は、少なくとも前記ガラス基板と密着する部分には酸素を含有する薄膜トランジスタ製造方法である。
また、本発明は、ガラス基板と、前記ガラス基板上に配置された薄膜トランジスタと、前記薄膜トランジスタのソース半導体層又はドレイン半導体層のいずれか一方に接続された透明電極と、前記透明電極上に配置された対向電極と、前記透明電極と前記対向電極の間に位置する液晶とを有する液晶表示素子を製造する液晶表示装置製造方法であって、前記薄膜トランジスタを、上記のいずれかの薄膜トランジスタ製造方法で製造する液晶表示装置製造方法である。
本発明の薄膜トランジスタ製造方法では、窒素ガスプラズマによる表面処理でゲート電極や蓄積容量電極の表面を改質し、シランガスの影響をガラス基板との界面に及ぼさないようにしており、それにより、ゲート電極等の銅を主成分とする配線膜の剥離が防止されている。
銅を主成分とする配線膜が基板もしくは下地膜から剥離しない薄膜トランジスタが得られる。
本発明方法を図面を用いて説明する。
図3の符号1はスパッタリング装置であり、スパッタ室2の内部に銅を主成分とするターゲット5が配置されている。
スパッタ室2には真空排気系9とガス導入系8が接続されており、真空排気系9によってスパッタ室2内部を真空排気し、真空雰囲気を形成しておき、成膜対象のガラス基板をスパッタ室2内部に搬入する。
同図符号11は、スパッタ室2の内部に搬入されたガラス基板を示している。
次に、ガス導入系8からスパッタリングガス(ここではアルゴン等の希ガス)と酸素ガスを導入し、スパッタ電源6より銅を主成分とするターゲット5に電圧を印加し、スパッタリングガスと酸素ガスのプラズマを生成し、銅を主成分とするターゲット5をスパッタリングし、ガラス基板11の表面に酸素を含有し、銅を主成分とする薄膜から成る第一の層を形成する。
次いで、酸素ガスの導入を停止し、スパッタリングガスのプラズマによって銅を主成分とするターゲット5をスパッタリングし、酸素ガスを含有しない銅を主成分とする第二の層を形成すると、二層構造の配線膜が得られる。
一層目と二層目は、同じ銅を主成分としたターゲット5をスパッタして形成してもよいし、異なる銅を主成分としたターゲットをスパッタして形成してもよい。
図1(a)は、ガラス基板11上に、ゲート電極となる銅を主成分とする配線膜13が形成された状態を示している。
前記の配線膜13は、図5に示すように、ガラス基板11と第二の層33の間に、酸素を含有し、ガラス基板11に対する附着力が大きい第一の層32が配置されているので、第一の銅を主成分とする配線膜13の抵抗値は小さく、ガラス基板11に対する付着力は大きい。
なお、銅を主成分とするターゲット5は純銅のターゲットの他、純銅に、MgやNiやZrやTi等の添加金属が含有されたターゲットを用いることができる。
次に、第一の銅を主成分とする配線膜13を写真工程、エッチング工程によってパターニングすると、図1(b)に示すように、パターニングされた第一の銅を主成分とする配線膜13によって、ガラス基板11上に、ゲート電極15と蓄積容量電極12が形成される。
同図符号10は、ガラス基板11上にゲート電極15と蓄積容量電極12が露出する処理対象物を示している。
次に、図4に示したプラズマCVD装置30を用い、下記に記載するように、処理対象物10表面にゲート絶縁膜とチャネル半導体層とドレイン半導体層及びソース半導体層を形成する。
このプラズマCVD装置30を説明すると、該プラズマCVD装置30はCVD室31を有しており、CVD室31の内部の天井にはシャワーヘッド34が配置され、底壁には、シャワーヘッド34と対向する位置に、基板電極35が配置されている。
CVD室31には真空排気系39が接続されており、CVD室31内部を真空排気し、真空雰囲気を形成しておき、ゲート電極15と蓄積容量電極12の表面が露出する処理対象物10をCVD31室の内部に搬入し、処理対象物10の表面のうち、ゲート電極15と蓄積容量電極12が形成された面をシャワーヘッド34に向けて基板電極35上に配置する。
シャワーヘッド34は原料ガス導入系38に接続されており、基板電極35又はシャワーヘッド34の一方は高周波電源37に接続され、他方は接地電位に接続されている。ここでは基板電極35が高周波電源37に接続され、シャワーヘッド34が接地電位に接続されている。
シャワーヘッド34は、基板電極35に面する位置に、多数の噴出口(ここでは不図示)が形成されており、原料ガス導入系38からシャワーヘッド34内部に窒素ガスを導入すると、噴出口からCVD室31の内部に窒素ガスが噴出される。
CVD室31の内部が所定圧力で安定した後、シャワーヘッド34と基板電極35の間に高周波電圧を印加し、処理対象物10の表面上に窒素ガスプラズマを形成すると、処理対象物10の表面に露出するゲート電極15と蓄積容量電極12(及び他の第一の銅を主成分とする配線膜13)が窒素ガスプラズマに曝され、表面処理が行なわれる。
次いで、シャワーヘッド34に、窒素ガスとシランガス(SiH4)とアンモニアガスとを含有する窒化ケイ素膜用原料ガスを導入し、シャワーヘッド34の噴出口からCVD室31内に窒化ケイ素膜用原料ガスを導入し、シャワーヘッド34と基板電極35の間に高周波電圧を印加し、処理対象物10の表面上に窒化ケイ素膜用原料ガスのプラズマを形成すると、図1(c)に示すように、表面処理がされたゲート電極15と蓄積容量電極12(及び他の第一の銅を主成分とする配線膜13)の表面に窒化ケイ素薄膜(SiNx)から成るゲート絶縁膜14が形成される。
第一の銅を主成分とする配線膜13はシランガスに曝されるが、第一の銅を主成分とする配線膜13は、窒素ガスプラズマによる表面処理が行われているので、シランガスの影響は、第一の銅を主成分とする配線膜13とガラス基板11との界面まで到達せず、第一の銅を主成分とする配線膜13で構成されたゲート電極15や蓄積容量電極12等の電極や配線はガラス基板11から剥離しない。
なお、表面処理を行った後、窒化ケイ素膜用原料ガスのプラズマを形成する際、一旦電圧印加を停止し、窒素プラズマを消滅させ、次いで、窒素ガスとシランガスとアンモニアガスから成る窒化ケイ素膜用原料ガスを導入し、圧力が安定するごく短時間だけ待った後、電圧を印加して窒化ケイ素膜用原料ガスのプラズマを形成してもよいし、表面処理の電圧印加を停止せず、プラズマを維持しながら導入している窒素ガスにシランガスとアンモニアガスを加え、窒素ガスプラズマを窒化ケイ素膜用原料ガスのプラズマに変え、プラズマを消滅させずに表面処理からゲート絶縁膜14の成膜工程に移行してもよい。
上記のようにゲート絶縁膜14が形成された後、電圧印加と窒化ケイ素膜用原料ガスの導入を停止し、プラズマを消滅させ、窒化ケイ素膜用原料ガスを真空排気する。
CVD室31内から窒化ケイ素膜用原料ガスが真空排気された後、シャワーヘッド34にチャネル用原料ガスを導入し、噴出口からCVD室31内に噴出させる。
CVD室31が所定圧力で安定したところで、シャワーヘッド34と基板電極35の間に高周波電圧を印加し、処理対象物10上にチャネル用原料ガスのプラズマを形成すると、図1(d)に示すように、ゲート絶縁膜14の表面に、アモルファスシリコンから成るチャネル半導体層16が形成される。
所定膜厚のチャネル半導体層16が形成された後、一旦電圧印加とチャネル用原料ガスの導入を停止し、チャネル用原料ガスのプラズマを消滅させ、CVD室31内部のチャネル用原料ガスを真空排気によって除去する。
次いで、オーミック層を形成するために必要な不純物ガスとシランガスとから成るオーミック層用原料ガスをシャワーヘッド34に導入し、噴出口からCVD室31内に噴出させる。
CVD室31が所定圧力で安定したところで、シャワーヘッド34と基板電極35の間に高周波電圧を印加し、オーミック層用原料ガスのプラズマを形成すると、図1(e)に示すように、チャネル半導体層16の表面に、オーミック層17が形成される。
所定膜厚のオーミック層17が形成された後、電圧印加とオーミック層用原料ガスの導入を停止し、プラズマを消滅させ、オーミック層用原料ガスを真空排気する。
次いで、オーミック層17が形成された処理対象物10をCVD装置30から搬出し、図3に示したようなスパッタ室2内に搬入し、上記と同じ構造の銅を主成分とする配線膜を形成し、図2(f)に示すように、オーミック層17上に、ソース又はドレイン電極となる第二の銅を主成分とする配線膜23を形成する。この第二の銅を主成分とする配線膜23も、第一の銅を主成分とする配線膜13と同じ二層構造である。
次に、第二の銅を主成分とする配線膜23と、オーミック層17と、チャネル半導体層16を写真工程とエッチング工程によってパターニングし、図2(g)に示すように、ゲート電極15の真上と両側位置ではチャネル半導体層16を残す。
チャネル半導体層16上のオーミック層17と第二の銅を主成分とする配線膜23は、ゲート電極15の中央の真上位置ではオーミック層17と第二の銅を主成分とする配線膜23の両方を除去し、ゲート電極15の両側位置ではオーミック層17とその表面上の第二の銅を主成分とする配線膜23の両方を残すと、オーミック層17のゲート電極15の両側の位置の部分がドレイン半導体層26とソース半導体層25となり、第二の銅を主成分とする配線膜23のドレイン半導体層26とソース半導体層25上の部分が、それぞれドレイン電極22とソース電極21となり、薄膜トランジスタ20が形成される。
この薄膜トランジスタ20では、ソース半導体層25とドレイン半導体層26の間と、ソース電極21とドレイン電極22の間は、ゲート電極15中央の真上に位置する開口18によって互いに分離されており、ソース電極21とドレイン電極22の間にバイアス電圧を印加した状態で、ゲート電極15にゲート電圧を印加し、チャネル半導体層16のゲート絶縁膜14と接触する部分に、チャネルを形成させると、ソース半導体層25とドレイン半導体層26が接続され、ソース半導体層25とドレイン半導体層26の間に電流が流れる。
なお、ドレイン電極22とソース電極21を形成した工程の後工程では、薄膜トランジスタ20が形成された処理対象物10表面に、図2(h)に示すように窒化ケイ素薄膜からなる層間絶縁膜24を形成し、窒化ケイ素薄膜からなる層間絶縁膜24のドレイン電極22又はソース電極21(ここではドレイン電極22)や、蓄積容量電極12上を窓開けした後、パターニングした透明導電膜を窒化ケイ素薄膜からなる層間絶縁膜24上に配置し、図2(i)に示すように、透明導電膜の薄膜トランジスタ20の側方に形成された部分で画素電極27を構成する。
画素電極27はドレイン電極22に接続されている。ここでは、画素電極27は、透明導電膜の一部で構成された接続部28でドレイン電極22に接続されている。
図6に示すように、画素電極27上に液晶41を配置し、ガラス基板42の表面に対向電極45が形成されたパネル40を、対向電極45が画素電極27の真上に位置するように配置すると、画素電極27と対向電極45に印加する電圧を制御し、液晶41の光透過率を制御することができる。
図6の符号4は画素電極27上に液晶41が配置され、対向電極45が画素電極27上に位置するようにパネル40が配置された状態の液晶表示装置を示している。
なお、上記第二の銅を主成分とする配線膜23は、ソース半導体層25やドレイン半導体層26等のシリコン半導体層と密着しており、酸素を含有しない純銅(及び銅合金)から成る第二の層33はシリコン半導体層に接着しないため、酸素を含有する第一の層32が、第二の層33をシリコン半導体層に接着させている。
従って、ソース電極21やドレイン電極22を、シランガスを含有する窒化ケイ素膜用原料ガスに接触させ、窒化ケイ素膜用原料ガスのプラズマによって、ソース電極21やドレイン電極22表面に窒化ケイ素薄膜からなる層間絶縁膜24を形成した場合、剥離が生じる虞がある。
よって、ソース電極21やドレイン電極22も、本発明の窒素ガスプラズマによる表面処理を適用し、シランガスの影響が、シリコン半導体層との接触部分に及ばないようにすると剥離の発生を防止することができる。
上記実施例では、窒化ケイ素薄膜を、シランガス(SiH4)と、アンモニアガスと、窒素ガスから成る窒化ケイ素膜用原料ガスの雰囲気をCVD室内に形成し、窒化ケイ素膜用原料ガスプラズマを形成したが、ジシランガス(Si26)と、アンモニアガスと、窒素ガスから成る窒化ケイ素膜用原料ガスのプラズマで窒化ケイ素薄膜を形成する場合にも本発明は有効である。
ガラス基板11上に、第一の層32と第二の層33の二層構造の銅を主成分とする配線膜13を形成し、アンモニアガスプラズマ、水素ガスプラズマ、又は窒素ガスプラズマのいずれかのプラズマに曝し、プラズマ処理を行った後、シランガス(SiH4)と、アンモニアガスと、窒素ガスから成る窒化ケイ素膜用原料ガスのプラズマを形成し、プラズマ処理を行った銅を主成分とする配線膜13の表面に、窒化ケイ素薄膜を形成し、剥離試験を行った。
剥離試験は、窒化ケイ素薄膜と銅を主成分とする配線膜13の積層膜に、ナイフで碁盤の目状に切れ目を入れて積層膜の小片を行列状に形成し、その表面に接着テープを貼付し、引き剥がしたときに、接着テープに張り付いてガラス基板11から剥離しなかった小片の数を数えた。
測定結果を下記表1に示す。25個の小片全部がガラス基板11上に残った場合を○、それ以外を×にした。
Figure 2008251809
表中、試料1は、銅ターゲットをスパッタし、第一の層32を形成したときの、全体の雰囲気に対する酸素ガス濃度(体積%)が33.3%の場合の銅を主成分とする配線膜13であり、試料2は、Mgが添加された銅ターゲットをスパッタし、第一の層32を形成したときの全体の雰囲気に対する酸素ガス濃度が33.3%の場合の銅を主成分とする配線膜13である。
試料1は第二の層33が純銅の銅を主成分とする配線膜13であり、試料2は第二の層33がMgが添加された銅を主成分とする配線膜13である。
試料1,2では、窒素ガスプラズマによる表面処理だけが剥離を防止していた。
試料3は全体の雰囲気に対する酸素ガス濃度が60.0%の場合の銅を主成分とする配線膜13であり、試料3では、アンモニアガスと水素ガスでプラズマ処理したいずれの場合も剥離が起こった。このことから、酸素ガス濃度を高くしても、窒素ガスでプラズマ処理しないと剥離が起こることが分かる。
(a)〜(e):薄膜トランジスタを製造する工程の前半を説明する断面図 (f)〜(i):薄膜トランジスタする工程の後半と、その後工程を説明する断面図 スパッタリング装置の断面図 プラズマCVD装置の断面図 銅を主成分とする配線膜の構造を説明するための断面図 液晶表示装置を説明する断面図
符号の説明
4……液晶表示装置 11……ガラス基板 13……第一の銅を主成分とする配線膜 15……ゲート電極 14……ゲート絶縁膜 16……チャネル半導体層 20……薄膜トランジスタ 21……ソース電極 22……ドレイン電極 25……ソース半導体層 26……ドレイン半導体層

Claims (3)

  1. ガラス基板に密着して配置されたゲート電極と、
    前記ゲート電極の表面に配置され、窒化ケイ素薄膜から成るゲート絶縁膜と、
    前記ゲート絶縁膜上に配置されたチャネル半導体層と、前記チャネル半導体層とそれぞれ接触するドレイン半導体層とソース半導体層とを有する薄膜トランジスタを製造する薄膜トランジスタ製造方法であって、
    前記ガラス基板表面に銅を主成分とする配線膜を形成した後、パターニングし、パターニングされた前記銅を主成分とする配線膜の一部を前記ゲート電極とし、
    前記ゲート電極の表面が露出する前記ガラス基板を成膜装置内に搬入し、前記成膜装置内で窒素ガスのプラズマを形成し、前記ゲート電極の表面を前記窒素ガスのプラズマに曝して表面処理を行なった後、
    前記成膜装置内に、シリコンと水素の化合物ガスを含む窒化ケイ素膜用原料ガスのプラズマを形成し、前記ゲート電極の表面に前記窒化ケイ素薄膜を成長させる薄膜トランジスタ製造方法。
  2. 前記銅を主成分とする配線膜は、少なくとも前記ガラス基板と密着する部分には酸素を含有する請求項1記載の薄膜トランジスタ製造方法。
  3. ガラス基板と、
    前記ガラス基板上に配置された薄膜トランジスタと、
    前記薄膜トランジスタのソース半導体層又はドレイン半導体層のいずれか一方に接続された透明電極と、
    前記透明電極上に配置された対向電極と、
    前記透明電極と前記対向電極の間に位置する液晶とを有する液晶表示素子を製造する液晶表示装置製造方法であって、
    前記薄膜トランジスタを、請求項1又は請求項2のいずれか1項記載の薄膜トランジスタ製造方法で製造する液晶表示装置製造方法。
JP2007090846A 2007-03-30 2007-03-30 薄膜トランジスタ製造方法、液晶表示装置製造方法 Expired - Fee Related JP4855315B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007090846A JP4855315B2 (ja) 2007-03-30 2007-03-30 薄膜トランジスタ製造方法、液晶表示装置製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007090846A JP4855315B2 (ja) 2007-03-30 2007-03-30 薄膜トランジスタ製造方法、液晶表示装置製造方法

Publications (2)

Publication Number Publication Date
JP2008251809A true JP2008251809A (ja) 2008-10-16
JP4855315B2 JP4855315B2 (ja) 2012-01-18

Family

ID=39976414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007090846A Expired - Fee Related JP4855315B2 (ja) 2007-03-30 2007-03-30 薄膜トランジスタ製造方法、液晶表示装置製造方法

Country Status (1)

Country Link
JP (1) JP4855315B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009198634A (ja) * 2008-02-20 2009-09-03 Hitachi Displays Ltd 液晶表示装置とその製造方法
JP2011066068A (ja) * 2009-09-15 2011-03-31 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
JP2013507782A (ja) * 2009-10-15 2013-03-04 アプライド マテリアルズ インコーポレイテッド 半導体デバイスを製造する方法および設備と半導体デバイス
JP2015122449A (ja) * 2013-12-24 2015-07-02 株式会社ジャパンディスプレイ 基板装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000165002A (ja) * 1998-11-26 2000-06-16 Furontekku:Kk 電子機器用基板及びその製造方法と電子機器
JP2001176878A (ja) * 1999-12-21 2001-06-29 Furontekku:Kk 銅配線基板およびその製造方法ならびに液晶表示装置
JP2002091338A (ja) * 2000-09-12 2002-03-27 Toshiba Corp アレイ基板およびその製造方法ならびに液晶表示素子
JP2008028395A (ja) * 2006-07-20 2008-02-07 Samsung Electronics Co Ltd アレイ基板、これを有する表示装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000165002A (ja) * 1998-11-26 2000-06-16 Furontekku:Kk 電子機器用基板及びその製造方法と電子機器
JP2001176878A (ja) * 1999-12-21 2001-06-29 Furontekku:Kk 銅配線基板およびその製造方法ならびに液晶表示装置
JP2002091338A (ja) * 2000-09-12 2002-03-27 Toshiba Corp アレイ基板およびその製造方法ならびに液晶表示素子
JP2008028395A (ja) * 2006-07-20 2008-02-07 Samsung Electronics Co Ltd アレイ基板、これを有する表示装置及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009198634A (ja) * 2008-02-20 2009-09-03 Hitachi Displays Ltd 液晶表示装置とその製造方法
JP2011066068A (ja) * 2009-09-15 2011-03-31 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
JP2013507782A (ja) * 2009-10-15 2013-03-04 アプライド マテリアルズ インコーポレイテッド 半導体デバイスを製造する方法および設備と半導体デバイス
KR101554588B1 (ko) 2009-10-15 2015-09-21 어플라이드 머티어리얼스, 인코포레이티드 반도체 디바이스를 생산하기 위한 방법 및 설비 그리고 반도체 디바이스
JP2015122449A (ja) * 2013-12-24 2015-07-02 株式会社ジャパンディスプレイ 基板装置の製造方法

Also Published As

Publication number Publication date
JP4855315B2 (ja) 2012-01-18

Similar Documents

Publication Publication Date Title
JP5805270B2 (ja) 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
JP5282086B2 (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ
KR101175085B1 (ko) 반도체 장치, 반도체 장치를 갖는 액정 표시 장치, 반도체 장치의 제조 방법
KR101175970B1 (ko) 배선층, 반도체 장치, 액정 표시 장치
US8470651B2 (en) Method for producing a thin film transistor, and a thin film transistor
TWI652359B (zh) 積層配線膜及薄膜電晶體元件
KR20090045255A (ko) 도전막 형성 방법, 박막 트랜지스터, 박막 트랜지스터를 갖는 패널 및 박막 트랜지스터의 제조 방법
KR101098206B1 (ko) 박막 트랜지스터, 박막 트랜지스터의 제조 방법
JP4855315B2 (ja) 薄膜トランジスタ製造方法、液晶表示装置製造方法
WO2002103768A1 (en) Conductive thin film for semiconductor device, semiconductor device, and methods for producing them
TWI528480B (zh) 搭載裝置及其製造方法
US20040198046A1 (en) Method for decreasing contact resistance of source/drain electrodes
JP5424876B2 (ja) 薄膜トランジスタ製造方法、液晶表示装置製造方法、電極形成方法
JP2008124450A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、薄膜トランジスタの製造方法、及び薄膜トランジスタ付パネルの製造方法
TW200538800A (en) A wiring substrate and method using the same
JP2013168582A (ja) 薄膜配線形成方法および薄膜配線
KR20120023082A (ko) 전자 장치의 형성 방법, 전자 장치, 반도체 장치 및 트랜지스터
JP4224660B2 (ja) 銅配線基板及びその製造方法
TW201030819A (en) Al alloy film for display device, thin film transistor substrate, method for manufacturing same, and display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090903

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110105

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111025

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111026

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4855315

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees