JP2001176878A - 銅配線基板およびその製造方法ならびに液晶表示装置 - Google Patents
銅配線基板およびその製造方法ならびに液晶表示装置Info
- Publication number
- JP2001176878A JP2001176878A JP36343299A JP36343299A JP2001176878A JP 2001176878 A JP2001176878 A JP 2001176878A JP 36343299 A JP36343299 A JP 36343299A JP 36343299 A JP36343299 A JP 36343299A JP 2001176878 A JP2001176878 A JP 2001176878A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- copper
- copper wiring
- film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 配線表面の平坦性を向上させることにより上
層膜の絶縁特性を向上させることができる銅配線基板の
製造方法を提供する。 【解決手段】 本発明の銅配線基板の製造方法は、基板
上にゲート電極３およびゲート線１９（銅配線）を形成
する工程と、基板をアンモニアガス雰囲気またはアンモ
ニアガスプラズマに曝すことにより銅配線の表面を窒化
処理して銅窒化層４を形成する工程と、銅窒化層４の表
面にシリコン窒化膜からなるゲート絶縁膜５（シリコン
系絶縁膜）を形成する工程とを有している。窒化処理に
代えて還元処理を行ってもよい。もしくは、銅配線の表
面にシリコン原子含有比率の小さいシリコン系絶縁膜を
形成してもよい。
層膜の絶縁特性を向上させることができる銅配線基板の
製造方法を提供する。 【解決手段】 本発明の銅配線基板の製造方法は、基板
上にゲート電極３およびゲート線１９（銅配線）を形成
する工程と、基板をアンモニアガス雰囲気またはアンモ
ニアガスプラズマに曝すことにより銅配線の表面を窒化
処理して銅窒化層４を形成する工程と、銅窒化層４の表
面にシリコン窒化膜からなるゲート絶縁膜５（シリコン
系絶縁膜）を形成する工程とを有している。窒化処理に
代えて還元処理を行ってもよい。もしくは、銅配線の表
面にシリコン原子含有比率の小さいシリコン系絶縁膜を
形成してもよい。
Description
【０００１】
【発明の属する技術分野】本発明は、銅配線基板および
その製造方法ならびに液晶表示装置に関し、特に、銅配
線を有する基板において銅配線の表面を絶縁膜で被覆す
る技術に関するものである。
その製造方法ならびに液晶表示装置に関し、特に、銅配
線を有する基板において銅配線の表面を絶縁膜で被覆す
る技術に関するものである。
【０００２】
【従来の技術】近年、ＬＳＩ等の半導体デバイスや液晶
表示装置の分野において、配線材料として従来多用され
ていたアルミニウム、クロム等の金属に代えて、銅が用
いられるようになってきている。その理由は、近年の半
導体デバイスや液晶表示装置の動作の高速化に伴い、配
線抵抗の増大による信号遅延の問題が顕在化している
が、アルミニウム等に比べて低抵抗の金属である銅の使
用によってこの問題の解決が期待できるからである。
表示装置の分野において、配線材料として従来多用され
ていたアルミニウム、クロム等の金属に代えて、銅が用
いられるようになってきている。その理由は、近年の半
導体デバイスや液晶表示装置の動作の高速化に伴い、配
線抵抗の増大による信号遅延の問題が顕在化している
が、アルミニウム等に比べて低抵抗の金属である銅の使
用によってこの問題の解決が期待できるからである。
【０００３】その反面、配線材料としての銅は、酸化性
や腐食性が高い、シリコン膜と接触するとシリコンと銅
が相互拡散する、というように特性的に若干不安定であ
る。半導体デバイスや液晶表示装置に銅配線を用いる場
合には銅配線を絶縁しなければならないため、上述した
銅の拡散防止対策が必要になる。従来の対策の一つとし
ては、銅の表面を低圧ＣＶＤ法によるシリコン窒化膜で
被覆し、このシリコン窒化膜を単なる絶縁膜としてだけ
ではなく銅の拡散バリア層として機能させる方法が提案
されている。
や腐食性が高い、シリコン膜と接触するとシリコンと銅
が相互拡散する、というように特性的に若干不安定であ
る。半導体デバイスや液晶表示装置に銅配線を用いる場
合には銅配線を絶縁しなければならないため、上述した
銅の拡散防止対策が必要になる。従来の対策の一つとし
ては、銅の表面を低圧ＣＶＤ法によるシリコン窒化膜で
被覆し、このシリコン窒化膜を単なる絶縁膜としてだけ
ではなく銅の拡散バリア層として機能させる方法が提案
されている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
従来の銅の拡散防止技術には以下の問題点が残されてい
た。低圧ＣＶＤ法を用いて銅の表面にシリコン窒化膜を
成膜する際に、銅シリサイド（ＣｕxＳｉ）が異常成長
して突起が形成され、銅配線の表面の平坦性が悪くな
る。この状態では突起の箇所に電荷が集中するので、突
起の箇所を中心として絶縁膜の破壊が生じることがあ
り、銅配線の上層に形成したシリコン窒化膜の絶縁特性
が低下してしまう。この現象は絶縁膜を薄膜化する程、
顕著に現れる。よって、ある程度の絶縁特性を確保しよ
うとするとシリコン窒化膜の膜厚を厚くする必要がある
が、そうすると成膜時間が長くかかるので、製造プロセ
ス上好ましくない。これらのことから、より薄い膜厚で
あっても良好な絶縁特性を確保できる拡散バリア層の提
供が求められていた。
従来の銅の拡散防止技術には以下の問題点が残されてい
た。低圧ＣＶＤ法を用いて銅の表面にシリコン窒化膜を
成膜する際に、銅シリサイド（ＣｕxＳｉ）が異常成長
して突起が形成され、銅配線の表面の平坦性が悪くな
る。この状態では突起の箇所に電荷が集中するので、突
起の箇所を中心として絶縁膜の破壊が生じることがあ
り、銅配線の上層に形成したシリコン窒化膜の絶縁特性
が低下してしまう。この現象は絶縁膜を薄膜化する程、
顕著に現れる。よって、ある程度の絶縁特性を確保しよ
うとするとシリコン窒化膜の膜厚を厚くする必要がある
が、そうすると成膜時間が長くかかるので、製造プロセ
ス上好ましくない。これらのことから、より薄い膜厚で
あっても良好な絶縁特性を確保できる拡散バリア層の提
供が求められていた。
【０００５】本発明は、上記の課題を解決するためにな
されたものであって、配線表面の平坦性を向上させるこ
とにより上層膜の絶縁特性を向上させることができる銅
配線基板およびその製造方法、ならびにこの銅配線基板
を用いた液晶表示装置を提供することを目的とする。
されたものであって、配線表面の平坦性を向上させるこ
とにより上層膜の絶縁特性を向上させることができる銅
配線基板およびその製造方法、ならびにこの銅配線基板
を用いた液晶表示装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の第１の銅配線基板は、少なくとも表面が
絶縁性である基板上に設けられた銅配線と、銅配線の表
面に設けられた銅窒化層と、銅窒化層の表面に設けられ
たシリコン系絶縁膜とを有することを特徴とするもので
ある。
めに、本発明の第１の銅配線基板は、少なくとも表面が
絶縁性である基板上に設けられた銅配線と、銅配線の表
面に設けられた銅窒化層と、銅窒化層の表面に設けられ
たシリコン系絶縁膜とを有することを特徴とするもので
ある。
【０００７】上記本発明の第１の銅配線基板の製造方法
には、２つの方法が考えられる。その一つは、少なくと
も表面が絶縁性である基板上に銅配線を形成する工程
と、前記基板をアンモニアガスを含むガス雰囲気に曝す
ことにより銅配線の表面に銅窒化層を形成する工程と、
銅窒化層の表面にシリコン系絶縁膜を形成する工程とを
有する方法である。
には、２つの方法が考えられる。その一つは、少なくと
も表面が絶縁性である基板上に銅配線を形成する工程
と、前記基板をアンモニアガスを含むガス雰囲気に曝す
ことにより銅配線の表面に銅窒化層を形成する工程と、
銅窒化層の表面にシリコン系絶縁膜を形成する工程とを
有する方法である。
【０００８】他の一つは、少なくとも表面が絶縁性であ
る基板上に銅配線を形成する工程と、前記基板をアンモ
ニアガスプラズマに曝すことにより銅配線の表面に銅窒
化層を形成する工程と、銅窒化層の表面にシリコン系絶
縁膜を形成する工程とを有する方法である。
る基板上に銅配線を形成する工程と、前記基板をアンモ
ニアガスプラズマに曝すことにより銅配線の表面に銅窒
化層を形成する工程と、銅窒化層の表面にシリコン系絶
縁膜を形成する工程とを有する方法である。
【０００９】本発明の第２の銅配線基板は、少なくとも
表面が絶縁性である基板上に設けられた銅配線と、銅配
線の表面が還元処理されてなる還元処理層と、還元処理
層の表面に設けられたシリコン系絶縁膜とを有すること
を特徴とするものである。
表面が絶縁性である基板上に設けられた銅配線と、銅配
線の表面が還元処理されてなる還元処理層と、還元処理
層の表面に設けられたシリコン系絶縁膜とを有すること
を特徴とするものである。
【００１０】上記本発明の第２の銅配線基板の製造方法
には、２つの方法が考えられる。その一つは、少なくと
も表面が絶縁性である基板上に銅配線を形成する工程
と、前記基板を水素ガスを含むガス雰囲気に曝して銅配
線の表面を還元処理する工程と、還元処理された銅配線
の表面にシリコン系絶縁膜を形成する工程とを有する方
法である。
には、２つの方法が考えられる。その一つは、少なくと
も表面が絶縁性である基板上に銅配線を形成する工程
と、前記基板を水素ガスを含むガス雰囲気に曝して銅配
線の表面を還元処理する工程と、還元処理された銅配線
の表面にシリコン系絶縁膜を形成する工程とを有する方
法である。
【００１１】他の一つは、少なくとも表面が絶縁性であ
る基板上に銅配線を形成する工程と、前記基板を水素ガ
スプラズマに曝して銅配線の表面を還元処理する工程
と、還元処理された銅配線の表面にシリコン系絶縁膜を
形成する工程とを有する方法である。
る基板上に銅配線を形成する工程と、前記基板を水素ガ
スプラズマに曝して銅配線の表面を還元処理する工程
と、還元処理された銅配線の表面にシリコン系絶縁膜を
形成する工程とを有する方法である。
【００１２】本発明の第３の銅配線基板は、少なくとも
表面が絶縁性である基板上に設けられた銅配線と、銅配
線の表面に設けられた第１のシリコン系絶縁膜と、第１
のシリコン系絶縁膜の表面に設けられた第２のシリコン
系絶縁膜とを有し、第１のシリコン系絶縁膜中のシリコ
ン原子比率が第２のシリコン系絶縁膜中のシリコン原子
比率よりも小さいことを特徴とするものである。
表面が絶縁性である基板上に設けられた銅配線と、銅配
線の表面に設けられた第１のシリコン系絶縁膜と、第１
のシリコン系絶縁膜の表面に設けられた第２のシリコン
系絶縁膜とを有し、第１のシリコン系絶縁膜中のシリコ
ン原子比率が第２のシリコン系絶縁膜中のシリコン原子
比率よりも小さいことを特徴とするものである。
【００１３】前記第１のシリコン系絶縁膜として、膜中
のシリコン原子比率が０．４１ないし０．４４のシリコ
ン窒化膜、もしくは膜中のシリコン原子比率が０．３２
ないし０．３４のシリコン酸化膜を用いることが望まし
い。
のシリコン原子比率が０．４１ないし０．４４のシリコ
ン窒化膜、もしくは膜中のシリコン原子比率が０．３２
ないし０．３４のシリコン酸化膜を用いることが望まし
い。
【００１４】上記本発明の第３の銅配線基板の製造方法
は、少なくとも表面が絶縁性である基板上に銅配線を形
成する工程と、銅配線の表面にプラズマＣＶＤ成膜法に
より第１のシリコン系絶縁膜を形成する工程と、第１の
シリコン系絶縁膜の表面にプラズマＣＶＤ成膜法により
第１のシリコン系絶縁膜成膜時のシリコン系原料ガスの
分圧より高いシリコン系原料ガスの分圧で成膜を行って
第２のシリコン系絶縁膜を形成する工程とを有すること
を特徴とする。
は、少なくとも表面が絶縁性である基板上に銅配線を形
成する工程と、銅配線の表面にプラズマＣＶＤ成膜法に
より第１のシリコン系絶縁膜を形成する工程と、第１の
シリコン系絶縁膜の表面にプラズマＣＶＤ成膜法により
第１のシリコン系絶縁膜成膜時のシリコン系原料ガスの
分圧より高いシリコン系原料ガスの分圧で成膜を行って
第２のシリコン系絶縁膜を形成する工程とを有すること
を特徴とする。
【００１５】また、本発明の他の銅配線基板の製造方法
として、少なくとも表面が絶縁性である基板上に銅配線
を形成する工程と、前記基板を水素ガスを含むガス雰囲
気または水素ガスプラズマに曝して銅配線の表面を還元
処理する工程と、還元処理を施した基板をアンモニアガ
スを含むガス雰囲気またはアンモニアガスプラズマに曝
すことにより前記銅配線の表面に銅窒化層を形成する工
程と、銅窒化層の表面にシリコン系絶縁膜を形成する工
程とを有する方法を用いることもできる。
として、少なくとも表面が絶縁性である基板上に銅配線
を形成する工程と、前記基板を水素ガスを含むガス雰囲
気または水素ガスプラズマに曝して銅配線の表面を還元
処理する工程と、還元処理を施した基板をアンモニアガ
スを含むガス雰囲気またはアンモニアガスプラズマに曝
すことにより前記銅配線の表面に銅窒化層を形成する工
程と、銅窒化層の表面にシリコン系絶縁膜を形成する工
程とを有する方法を用いることもできる。
【００１６】本発明でいう「シリコン系絶縁膜」とは、
具体的には、シリコン窒化膜、シリコン酸化膜、シリコ
ン酸化窒化膜のいずれかを指す。
具体的には、シリコン窒化膜、シリコン酸化膜、シリコ
ン酸化窒化膜のいずれかを指す。
【００１７】本発明者らは、まず最初に、絶縁特性を低
下させる原因となる銅配線表面の突起を形成する物質が
何であるかを同定するとともに、突起が製造工程中のど
の時点で形成されるかを調べた。その調査結果について
説明する。膜厚１５０ｎｍの銅膜を形成してからその表
面に膜厚５０ｎｍのシリコン窒化膜を形成するまでの工
程において、各工程終了後の銅膜の表面粗さを測定し
た。シリコン窒化膜の成膜条件は、原料ガスとしてモノ
シラン（ＳｉＨ4）／アンモニア（ＮＨ3）／窒素
（Ｎ2）を用い、ガス流量がＳｉＨ4／ＮＨ3／Ｎ2＝９０
sccm／６３０sccm／１３５０sccm、基板温度が３００
℃、圧力が１５０Ｐａ、高周波電力（ＲＦ）印加前の原
料ガスの流通時間が１００秒、である。
下させる原因となる銅配線表面の突起を形成する物質が
何であるかを同定するとともに、突起が製造工程中のど
の時点で形成されるかを調べた。その調査結果について
説明する。膜厚１５０ｎｍの銅膜を形成してからその表
面に膜厚５０ｎｍのシリコン窒化膜を形成するまでの工
程において、各工程終了後の銅膜の表面粗さを測定し
た。シリコン窒化膜の成膜条件は、原料ガスとしてモノ
シラン（ＳｉＨ4）／アンモニア（ＮＨ3）／窒素
（Ｎ2）を用い、ガス流量がＳｉＨ4／ＮＨ3／Ｎ2＝９０
sccm／６３０sccm／１３５０sccm、基板温度が３００
℃、圧力が１５０Ｐａ、高周波電力（ＲＦ）印加前の原
料ガスの流通時間が１００秒、である。
【００１８】各工程毎の表面粗さの測定値を図１３に示
す。横軸は各工程、縦軸は表面粗さ（ｎｍ）である。図
１３に示すように、銅成膜後、銅膜のパターニング後、
ＣＶＤ工程での基板のプレヒート後までは表面粗さは１
０ｎｍ程度の平滑な面であり、ばらつきも少ない。とこ
ろが、ＣＶＤチャンバー内にガスを導入すると表面粗さ
は６０ｎｍ程度にまで大きくなり、ばらつきも非常に大
きくなる。この工程分析結果から、シリコン窒化膜成膜
時のＣＶＤ工程でのガス流入後に銅膜の表面粗さが大き
くなることがわかった。
す。横軸は各工程、縦軸は表面粗さ（ｎｍ）である。図
１３に示すように、銅成膜後、銅膜のパターニング後、
ＣＶＤ工程での基板のプレヒート後までは表面粗さは１
０ｎｍ程度の平滑な面であり、ばらつきも少ない。とこ
ろが、ＣＶＤチャンバー内にガスを導入すると表面粗さ
は６０ｎｍ程度にまで大きくなり、ばらつきも非常に大
きくなる。この工程分析結果から、シリコン窒化膜成膜
時のＣＶＤ工程でのガス流入後に銅膜の表面粗さが大き
くなることがわかった。
【００１９】また、アンモニアガスおよび窒素ガスの流
量は変えずにモノシランガスの流量のみを変えて数種の
シリコン窒化膜を成膜し、それらの表面粗さを測定した
結果を図１４に示す。横軸はモノシランガス流量（scc
m）、縦軸は表面粗さ（ｎｍ）である。なお、シリコン
窒化膜の成膜条件は、ＲＦ印加前の原料ガスの流通時間
を３０秒とした以外は上記の条件と同一である。図１４
に示すように、モノシランガス流量と表面粗さには相関
があり、モノシランガス流量が多くなる程、銅膜の表面
粗さが大きくなることがわかった。また、この測定と同
時に、原子間力走査顕微鏡（Atomic Force Microscope,
以下、ＡＦＭと略記する）を用いてモノシランガス流量
を変えたサンプルの銅表面を観察したところ、モノシラ
ンガス流量が多いサンプルでは銅表面に突起が生成され
ているのが観察された。さらに、この突起を元素分析し
たところ、銅シリサイドであることを確認した。
量は変えずにモノシランガスの流量のみを変えて数種の
シリコン窒化膜を成膜し、それらの表面粗さを測定した
結果を図１４に示す。横軸はモノシランガス流量（scc
m）、縦軸は表面粗さ（ｎｍ）である。なお、シリコン
窒化膜の成膜条件は、ＲＦ印加前の原料ガスの流通時間
を３０秒とした以外は上記の条件と同一である。図１４
に示すように、モノシランガス流量と表面粗さには相関
があり、モノシランガス流量が多くなる程、銅膜の表面
粗さが大きくなることがわかった。また、この測定と同
時に、原子間力走査顕微鏡（Atomic Force Microscope,
以下、ＡＦＭと略記する）を用いてモノシランガス流量
を変えたサンプルの銅表面を観察したところ、モノシラ
ンガス流量が多いサンプルでは銅表面に突起が生成され
ているのが観察された。さらに、この突起を元素分析し
たところ、銅シリサイドであることを確認した。
【００２０】これらの調査結果から、本発明者は、銅膜
上にシリコン窒化膜を積層する際に銅表面に生成される
突起は、モノシランガスが銅表面と接触した際にシリコ
ンと銅とが反応を起こし、銅シリサイドが析出したもの
であることを確認した。このことから、シリコン原子を
含むガスと銅とが極力接触しないようにすることによっ
て、突起の発生が抑制できると考えた。そこで具体的に
は、 銅配線の表面を窒化処理して銅窒化層を形成した
後、銅窒化層の表面にシリコン系絶縁膜を形成する方
法、 銅配線の表面を還元処理して還元処理層を形成した
後、還元処理層の表面にシリコン系絶縁膜を形成する方
法、 銅配線の表面に、まず膜中のシリコン原子比率が通
常よりも小さい第１のシリコン系絶縁膜を形成し、その
後、膜中のシリコン原子比率が第１のシリコン系絶縁膜
のそれよりも大きい第２のシリコン系絶縁膜を形成する
方法、 を提案した。
上にシリコン窒化膜を積層する際に銅表面に生成される
突起は、モノシランガスが銅表面と接触した際にシリコ
ンと銅とが反応を起こし、銅シリサイドが析出したもの
であることを確認した。このことから、シリコン原子を
含むガスと銅とが極力接触しないようにすることによっ
て、突起の発生が抑制できると考えた。そこで具体的に
は、 銅配線の表面を窒化処理して銅窒化層を形成した
後、銅窒化層の表面にシリコン系絶縁膜を形成する方
法、 銅配線の表面を還元処理して還元処理層を形成した
後、還元処理層の表面にシリコン系絶縁膜を形成する方
法、 銅配線の表面に、まず膜中のシリコン原子比率が通
常よりも小さい第１のシリコン系絶縁膜を形成し、その
後、膜中のシリコン原子比率が第１のシリコン系絶縁膜
のそれよりも大きい第２のシリコン系絶縁膜を形成する
方法、 を提案した。
【００２１】すなわち、上記およびは銅表面に銅の
変質層を形成することによってシリコン原子を含むガス
と銅とを接触させないようにするもの、上記はシリコ
ン原子を含むガスと銅とが接触してもシリコンと銅との
反応が極力抑制されるように成膜の初期段階ではシリコ
ン系原料ガスの分圧を下げておくというものである。な
お上記の方法において、第１のシリコン系絶縁膜を形
成した後、第２のシリコン系絶縁膜を形成する理由は、
シリコン原子比率が小さいシリコン系絶縁膜はストレス
が大きく、緻密な膜になるが、ステップカバレッジが悪
くなる特性を持つことがわかっている。そのため、その
上にシリコン原子比率が大きく、あまり緻密な膜ではな
いが、ステップカバレッジの良いシリコン系絶縁膜を形
成することによって、第１層目のステップカバレッジの
悪さを補うためである。いずれにしても、これらの方法
によって銅表面における突起の発生が抑制できるので、
この上に形成するシリコン系絶縁膜の絶縁特性を従来に
比べて向上することができる。
変質層を形成することによってシリコン原子を含むガス
と銅とを接触させないようにするもの、上記はシリコ
ン原子を含むガスと銅とが接触してもシリコンと銅との
反応が極力抑制されるように成膜の初期段階ではシリコ
ン系原料ガスの分圧を下げておくというものである。な
お上記の方法において、第１のシリコン系絶縁膜を形
成した後、第２のシリコン系絶縁膜を形成する理由は、
シリコン原子比率が小さいシリコン系絶縁膜はストレス
が大きく、緻密な膜になるが、ステップカバレッジが悪
くなる特性を持つことがわかっている。そのため、その
上にシリコン原子比率が大きく、あまり緻密な膜ではな
いが、ステップカバレッジの良いシリコン系絶縁膜を形
成することによって、第１層目のステップカバレッジの
悪さを補うためである。いずれにしても、これらの方法
によって銅表面における突起の発生が抑制できるので、
この上に形成するシリコン系絶縁膜の絶縁特性を従来に
比べて向上することができる。
【００２２】本発明の液晶表示装置は、一対の基板間に
液晶が挟持され、一対の基板のうちの一方の基板が上記
本発明の銅配線基板であることを特徴とするものであ
る。本発明の液晶表示装置によれば、本発明の銅配線基
板を用いたことにより絶縁不良による動作不良等の不具
合を生じることなく、動作の高速化を実現することがで
きる。
液晶が挟持され、一対の基板のうちの一方の基板が上記
本発明の銅配線基板であることを特徴とするものであ
る。本発明の液晶表示装置によれば、本発明の銅配線基
板を用いたことにより絶縁不良による動作不良等の不具
合を生じることなく、動作の高速化を実現することがで
きる。
【００２３】
【発明の実施の形態】［第１の実施の形態］以下、本発
明の第１の実施の形態を図１を参照して説明する。図１
は本実施の形態のＴＦＴアレイ基板の製造方法（銅配線
基板の製造方法）を示す工程断面図である。本実施の形
態はＴＦＴアレイ基板のゲート配線（ゲート電極）に銅
配線を適用した例である。なお、この図では、ＴＦＴ部
分に加えてソース線の端子部、ゲート線の端子部も１つ
の図面の中に描いてある。このＴＦＴアレイ基板は逆ス
タガ（ボトムゲート）構造のＴＦＴを有する基板であっ
て、例えば液晶表示装置の液晶を挟んで対峙する一対の
基板のうち、一方の基板を構成するものである。
明の第１の実施の形態を図１を参照して説明する。図１
は本実施の形態のＴＦＴアレイ基板の製造方法（銅配線
基板の製造方法）を示す工程断面図である。本実施の形
態はＴＦＴアレイ基板のゲート配線（ゲート電極）に銅
配線を適用した例である。なお、この図では、ＴＦＴ部
分に加えてソース線の端子部、ゲート線の端子部も１つ
の図面の中に描いてある。このＴＦＴアレイ基板は逆ス
タガ（ボトムゲート）構造のＴＦＴを有する基板であっ
て、例えば液晶表示装置の液晶を挟んで対峙する一対の
基板のうち、一方の基板を構成するものである。
【００２４】このＴＦＴアレイ基板１は、図１Ｅに示す
ように、透明基板２上に銅からなるゲート電極３が形成
されており、ゲート電極３の表面は銅が窒化処理されて
なる銅窒化層４で被覆されている。ゲート電極３上には
シリコン窒化膜からなるゲート絶縁膜５が形成され、ゲ
ート絶縁膜５上にアモルファスシリコン（ａ−Ｓｉ）か
らなる半導体能動膜６が形成され、リン等のｎ型不純物
を含むアモルファスシリコン（ａ−Ｓｉ：ｎ+ ）からな
るオーミックコンタクト層７ａ，７ｂを介して半導体能
動膜６上からゲート絶縁膜５上にわたってアルミニウ
ム、クロム、モリブデン等の金属からなるソース電極８
（ソース線１８）およびドレイン電極９が形成されてい
る。そして、これらソース電極８、ドレイン電極９、ゲ
ート電極３等で構成されるＴＦＴ１０を覆うパッシベー
ション膜１１が形成され、ドレイン電極９上のパッシベ
ーション膜１１にコンタクトホール１２が形成されてい
る。さらに、このコンタクトホール１２を通じてドレイ
ン電極９と電気的に接続されるインジウム錫酸化物（In
dium Tin Oxide, 以下、ＩＴＯと略記する）、インジウ
ム錫亜鉛酸化物（Indium Tin Zinc Oxide, 以下、ＩＴ
ＺＯと略記する）等の透明性導電膜からなる画素電極１
３が設けられている。
ように、透明基板２上に銅からなるゲート電極３が形成
されており、ゲート電極３の表面は銅が窒化処理されて
なる銅窒化層４で被覆されている。ゲート電極３上には
シリコン窒化膜からなるゲート絶縁膜５が形成され、ゲ
ート絶縁膜５上にアモルファスシリコン（ａ−Ｓｉ）か
らなる半導体能動膜６が形成され、リン等のｎ型不純物
を含むアモルファスシリコン（ａ−Ｓｉ：ｎ+ ）からな
るオーミックコンタクト層７ａ，７ｂを介して半導体能
動膜６上からゲート絶縁膜５上にわたってアルミニウ
ム、クロム、モリブデン等の金属からなるソース電極８
（ソース線１８）およびドレイン電極９が形成されてい
る。そして、これらソース電極８、ドレイン電極９、ゲ
ート電極３等で構成されるＴＦＴ１０を覆うパッシベー
ション膜１１が形成され、ドレイン電極９上のパッシベ
ーション膜１１にコンタクトホール１２が形成されてい
る。さらに、このコンタクトホール１２を通じてドレイ
ン電極９と電気的に接続されるインジウム錫酸化物（In
dium Tin Oxide, 以下、ＩＴＯと略記する）、インジウ
ム錫亜鉛酸化物（Indium Tin Zinc Oxide, 以下、ＩＴ
ＺＯと略記する）等の透明性導電膜からなる画素電極１
３が設けられている。
【００２５】またソース線端子部１４では、ソース線１
８上のパッシベーション膜１１にコンタクトホール１５
が形成され、コンタクトホール１５を通じてソース線８
と電気的に接続されるＩＴＯ、ＩＴＺＯ等の透明性導電
膜からなるソース端子パッド１６が形成されている。同
様に、ゲート線端子部１７では、ゲート線１９上のゲー
ト絶縁膜５およびパッシベーション膜１１にコンタクト
ホール２０が形成され、コンタクトホール２０を通じて
ゲート線１９と電気的に接続されるＩＴＯ、ＩＴＺＯ等
の透明性導電膜からなるゲート端子パッド２１が形成さ
れている。
８上のパッシベーション膜１１にコンタクトホール１５
が形成され、コンタクトホール１５を通じてソース線８
と電気的に接続されるＩＴＯ、ＩＴＺＯ等の透明性導電
膜からなるソース端子パッド１６が形成されている。同
様に、ゲート線端子部１７では、ゲート線１９上のゲー
ト絶縁膜５およびパッシベーション膜１１にコンタクト
ホール２０が形成され、コンタクトホール２０を通じて
ゲート線１９と電気的に接続されるＩＴＯ、ＩＴＺＯ等
の透明性導電膜からなるゲート端子パッド２１が形成さ
れている。
【００２６】次に、このＴＦＴアレイ基板１を製造する
手順を説明する。まず、図１Ａに示すように、透明基板
２上に銅膜を成膜し、これをパターニングしてゲート電
極３およびゲート線１９を形成する。次に、ゲート電極
３およびゲート線１９を構成する銅膜の表面の窒化処理
を行い、銅表面を銅窒化層４で覆う。
手順を説明する。まず、図１Ａに示すように、透明基板
２上に銅膜を成膜し、これをパターニングしてゲート電
極３およびゲート線１９を形成する。次に、ゲート電極
３およびゲート線１９を構成する銅膜の表面の窒化処理
を行い、銅表面を銅窒化層４で覆う。
【００２７】この窒化処理には以下の２つの方法を採る
ことができる。一つはアンモニアガスを含むガス雰囲気
に曝す方法であり、他の一つはアンモニアガスプラズマ
に曝す方法である。本実施の形態の場合、窒化処理後、
引き続いてゲート絶縁膜５となるシリコン窒化膜を形成
するので、１台のＣＶＤ装置を用いて窒化処理とシリコ
ン窒化膜の成膜を連続して行うことができる。
ことができる。一つはアンモニアガスを含むガス雰囲気
に曝す方法であり、他の一つはアンモニアガスプラズマ
に曝す方法である。本実施の形態の場合、窒化処理後、
引き続いてゲート絶縁膜５となるシリコン窒化膜を形成
するので、１台のＣＶＤ装置を用いて窒化処理とシリコ
ン窒化膜の成膜を連続して行うことができる。
【００２８】前者の方法を採る場合、ゲート電極３およ
びゲート線１９を形成した透明基板２をＣＶＤ装置のチ
ャンバー内に導入した後、チャンバー内圧力を１５０Ｐ
ａ、基板温度を３００℃とし、まず、アンモニア（ＮＨ
3）と窒素（Ｎ2）の混合ガスをＮＨ3／Ｎ2＝６３０sccm
／１３５０sccmの流量で１分間供給し、アンモニアガス
を含むガス雰囲気に基板表面を曝すことによって銅膜表
面の窒化処理を行う。
びゲート線１９を形成した透明基板２をＣＶＤ装置のチ
ャンバー内に導入した後、チャンバー内圧力を１５０Ｐ
ａ、基板温度を３００℃とし、まず、アンモニア（ＮＨ
3）と窒素（Ｎ2）の混合ガスをＮＨ3／Ｎ2＝６３０sccm
／１３５０sccmの流量で１分間供給し、アンモニアガス
を含むガス雰囲気に基板表面を曝すことによって銅膜表
面の窒化処理を行う。
【００２９】次いで、チャンバー内に供給するガスをモ
ノシラン（ＳｉＨ4）とアンモニア（ＮＨ3）と窒素（Ｎ
2）の混合ガスに切り換え、その流量をＳｉＨ4／ＮＨ3
／Ｎ 2＝９０sccm／６３０sccm／１３５０sccmとし、シ
リコン窒化膜を成膜する。
ノシラン（ＳｉＨ4）とアンモニア（ＮＨ3）と窒素（Ｎ
2）の混合ガスに切り換え、その流量をＳｉＨ4／ＮＨ3
／Ｎ 2＝９０sccm／６３０sccm／１３５０sccmとし、シ
リコン窒化膜を成膜する。
【００３０】後者の方法を採る場合、ゲート電極および
ゲート配線を形成した透明基板をＣＶＤ装置のチャンバ
ー内に導入した後、チャンバー内圧力を１５０Ｐａ、基
板温度を３００℃とし、アンモニア（ＮＨ3）と窒素
（Ｎ2）の混合ガスをＮＨ3／Ｎ2＝６３０sccm／１３５
０sccmの流量で供給すると同時に、ｒｆ1が２．１５Ｗ
／ｃｍ2（４０ＭＨｚ）の高周波電力を印加してプラズ
マを発生させ、アンモニアガスプラズマに基板表面を１
分間曝すことによって銅膜表面の窒化処理を行う。以
降、前者の方法と同様にガスを切り換え、シリコン窒化
膜の成膜を行う。
ゲート配線を形成した透明基板をＣＶＤ装置のチャンバ
ー内に導入した後、チャンバー内圧力を１５０Ｐａ、基
板温度を３００℃とし、アンモニア（ＮＨ3）と窒素
（Ｎ2）の混合ガスをＮＨ3／Ｎ2＝６３０sccm／１３５
０sccmの流量で供給すると同時に、ｒｆ1が２．１５Ｗ
／ｃｍ2（４０ＭＨｚ）の高周波電力を印加してプラズ
マを発生させ、アンモニアガスプラズマに基板表面を１
分間曝すことによって銅膜表面の窒化処理を行う。以
降、前者の方法と同様にガスを切り換え、シリコン窒化
膜の成膜を行う。
【００３１】シリコン窒化膜からなるゲート絶縁膜５を
形成した後、図１Ｂに示すように、ａ−Ｓｉ膜２２、ａ
−Ｓｉ：ｎ+ 膜２３を順次成膜し、一つのフォトマスク
を用いてこれらａ−Ｓｉ膜２２、ａ−Ｓｉ：ｎ+ 膜２３
を一括してパターニングすることによりゲート電極３上
にゲート絶縁膜５を介してアイランド部２４を形成す
る。
形成した後、図１Ｂに示すように、ａ−Ｓｉ膜２２、ａ
−Ｓｉ：ｎ+ 膜２３を順次成膜し、一つのフォトマスク
を用いてこれらａ−Ｓｉ膜２２、ａ−Ｓｉ：ｎ+ 膜２３
を一括してパターニングすることによりゲート電極３上
にゲート絶縁膜５を介してアイランド部２４を形成す
る。
【００３２】次に、図１Ｃに示すように、全面にアルミ
ニウム、クロム、モリブデン等の金属膜を成膜した後、
これをパターニングして上記金属膜からなるドレイン電
極９、ソース電極８およびソース線１８を形成し、さら
にａ−Ｓｉ膜２２のチャネル部上のａ−Ｓｉ：ｎ+ 膜２
３を除去してａ−Ｓｉ：ｎ+ 膜２３からなるオーミック
コンタクト層７ａ，７ｂを形成するとともに、ａ−Ｓｉ
膜２２からなる半導体能動膜６を形成する。
ニウム、クロム、モリブデン等の金属膜を成膜した後、
これをパターニングして上記金属膜からなるドレイン電
極９、ソース電極８およびソース線１８を形成し、さら
にａ−Ｓｉ膜２２のチャネル部上のａ−Ｓｉ：ｎ+ 膜２
３を除去してａ−Ｓｉ：ｎ+ 膜２３からなるオーミック
コンタクト層７ａ，７ｂを形成するとともに、ａ−Ｓｉ
膜２２からなる半導体能動膜６を形成する。
【００３３】次に、図１Ｄに示すように、全面にパッシ
ベーション膜１１を成膜し、これをパターニングするこ
とによりドレイン電極９上のパッシベーション膜１１を
開口し、ドレイン電極９と次に形成する画素電極１３を
電気的に接続するためのコンタクトホール１２を形成す
る。この際、ソース線端子部１４においては、ソース線
１８上のパッシベーション膜１１を開口し、ソース線１
８と次に形成するソース端子パッド１６を電気的に接続
するためのコンタクトホール１５を形成する。同様に、
ゲート線端子部１７においては、ゲート線１９上のゲー
ト絶縁膜５およびパッシベーション膜１１を開口し、ゲ
ート線１９と次に形成するゲート端子パッド２１を電気
的に接続するためのコンタクトホール２０を形成する。
ベーション膜１１を成膜し、これをパターニングするこ
とによりドレイン電極９上のパッシベーション膜１１を
開口し、ドレイン電極９と次に形成する画素電極１３を
電気的に接続するためのコンタクトホール１２を形成す
る。この際、ソース線端子部１４においては、ソース線
１８上のパッシベーション膜１１を開口し、ソース線１
８と次に形成するソース端子パッド１６を電気的に接続
するためのコンタクトホール１５を形成する。同様に、
ゲート線端子部１７においては、ゲート線１９上のゲー
ト絶縁膜５およびパッシベーション膜１１を開口し、ゲ
ート線１９と次に形成するゲート端子パッド２１を電気
的に接続するためのコンタクトホール２０を形成する。
【００３４】最後に、図１Ｅに示すように、全面にＩＴ
ＺＯ膜を成膜し、これをパターニングすることにより画
素電極１３を形成する。同時に、ソース線端子部１４に
おいてはソース線１８上にソース端子パッド１６を形成
し、ゲート線端子部１７においてはゲート線１９上にゲ
ート端子パッド２１を形成する。以上の工程を経て、本
実施の形態のＴＦＴアレイ基板１が完成する。
ＺＯ膜を成膜し、これをパターニングすることにより画
素電極１３を形成する。同時に、ソース線端子部１４に
おいてはソース線１８上にソース端子パッド１６を形成
し、ゲート線端子部１７においてはゲート線１９上にゲ
ート端子パッド２１を形成する。以上の工程を経て、本
実施の形態のＴＦＴアレイ基板１が完成する。
【００３５】本実施の形態のＴＦＴアレイ基板１の製造
方法は、銅からなるゲート電極３およびゲート線１９を
形成し、銅の表面を窒化処理して銅窒化層４を形成した
後、シリコン窒化膜からなるゲート絶縁膜５を成膜する
方法である。つまり、ＣＶＤ装置のチャンバー内におい
てシリコン窒化膜を成膜する際に、モノシランを含むガ
ス雰囲気に基板が曝されても、銅窒化層４が介在してい
るために銅とモノシランガスが直接接触することがな
く、銅シリサイドの突起の発生が抑制される。その結
果、ゲート電極３およびゲート線１９上に形成するシリ
コン窒化膜、すなわちゲート絶縁膜５の絶縁特性を従来
に比べて向上することができる。
方法は、銅からなるゲート電極３およびゲート線１９を
形成し、銅の表面を窒化処理して銅窒化層４を形成した
後、シリコン窒化膜からなるゲート絶縁膜５を成膜する
方法である。つまり、ＣＶＤ装置のチャンバー内におい
てシリコン窒化膜を成膜する際に、モノシランを含むガ
ス雰囲気に基板が曝されても、銅窒化層４が介在してい
るために銅とモノシランガスが直接接触することがな
く、銅シリサイドの突起の発生が抑制される。その結
果、ゲート電極３およびゲート線１９上に形成するシリ
コン窒化膜、すなわちゲート絶縁膜５の絶縁特性を従来
に比べて向上することができる。
【００３６】［第２の実施の形態］以下、本発明の第２
の実施の形態を図２を参照して説明する。図２は本実施
の形態のＴＦＴアレイ基板の製造方法を示す工程断面図
である。本実施の形態のＴＦＴアレイ基板の製造方法は
第１の実施の形態とほぼ同様であり、第１の実施の形態
では、銅配線（ゲート電極およびゲート配線）の形成
後、シリコン窒化膜（ゲート絶縁膜）の形成前に銅配線
表面の窒化処理を行っていたのに対し、本実施の形態に
おいては、同じ工程で窒化処理に代えて還元処理を行う
点が異なるのみである。したがって、図２において図１
と共通の構成要素には同一の符号を付し、詳細な説明は
省略する。
の実施の形態を図２を参照して説明する。図２は本実施
の形態のＴＦＴアレイ基板の製造方法を示す工程断面図
である。本実施の形態のＴＦＴアレイ基板の製造方法は
第１の実施の形態とほぼ同様であり、第１の実施の形態
では、銅配線（ゲート電極およびゲート配線）の形成
後、シリコン窒化膜（ゲート絶縁膜）の形成前に銅配線
表面の窒化処理を行っていたのに対し、本実施の形態に
おいては、同じ工程で窒化処理に代えて還元処理を行う
点が異なるのみである。したがって、図２において図１
と共通の構成要素には同一の符号を付し、詳細な説明は
省略する。
【００３７】本実施の形態のＴＦＴアレイ基板２５の製
造方法においては、まず、図２Ａに示すように、透明基
板２上にゲート電極３およびゲート線１９を形成した
後、これらゲート電極３、ゲート線１９を構成する銅膜
の表面の還元処理を行い、銅表面に還元処理層２６を形
成する。
造方法においては、まず、図２Ａに示すように、透明基
板２上にゲート電極３およびゲート線１９を形成した
後、これらゲート電極３、ゲート線１９を構成する銅膜
の表面の還元処理を行い、銅表面に還元処理層２６を形
成する。
【００３８】この還元処理についても、第１の実施の形
態と同様、以下の２つの方法を採ることができる。一つ
は水素ガス雰囲気に曝す方法であり、他の一つは水素ガ
スプラズマに曝す方法である。還元処理後、続いてゲー
ト絶縁膜５となるシリコン窒化膜を成膜するので、１台
のＣＶＤ装置を用いて還元処理とシリコン窒化膜の成膜
を連続して行うことができる。
態と同様、以下の２つの方法を採ることができる。一つ
は水素ガス雰囲気に曝す方法であり、他の一つは水素ガ
スプラズマに曝す方法である。還元処理後、続いてゲー
ト絶縁膜５となるシリコン窒化膜を成膜するので、１台
のＣＶＤ装置を用いて還元処理とシリコン窒化膜の成膜
を連続して行うことができる。
【００３９】前者の方法を採る場合、ゲート電極３およ
びゲート線１９を形成した透明基板２をＣＶＤ装置のチ
ャンバー内に導入した後、チャンバー内圧力を１００Ｐ
ａ、基板温度を３００℃とし、まず、水素（Ｈ2）ガス
を５００sccmの流量で供給し、水素ガス雰囲気に基板表
面を３分間曝すことによって銅膜表面の還元処理を行
う。銅膜表面に製造工程中に形成された自然酸化膜が付
いていたとしても、この還元処理によって自然酸化膜は
消滅し、表面は還元処理層２６となる。
びゲート線１９を形成した透明基板２をＣＶＤ装置のチ
ャンバー内に導入した後、チャンバー内圧力を１００Ｐ
ａ、基板温度を３００℃とし、まず、水素（Ｈ2）ガス
を５００sccmの流量で供給し、水素ガス雰囲気に基板表
面を３分間曝すことによって銅膜表面の還元処理を行
う。銅膜表面に製造工程中に形成された自然酸化膜が付
いていたとしても、この還元処理によって自然酸化膜は
消滅し、表面は還元処理層２６となる。
【００４０】次のシリコン窒化膜の成膜条件は第１の実
施の形態と同様である。すなわち、チャンバー内に供給
するガスをモノシラン（ＳｉＨ4）とアンモニア（Ｎ
Ｈ3）と窒素（Ｎ2）の混合ガスに切り換え、その流量を
ＳｉＨ4／ＮＨ3／Ｎ2＝９０sccm／６３０sccm／１３５
０sccmとし、チャンバー内の圧力が所望の圧力に達した
後、プラズマを発生させ、シリコン窒化膜の成膜を行
う。
施の形態と同様である。すなわち、チャンバー内に供給
するガスをモノシラン（ＳｉＨ4）とアンモニア（Ｎ
Ｈ3）と窒素（Ｎ2）の混合ガスに切り換え、その流量を
ＳｉＨ4／ＮＨ3／Ｎ2＝９０sccm／６３０sccm／１３５
０sccmとし、チャンバー内の圧力が所望の圧力に達した
後、プラズマを発生させ、シリコン窒化膜の成膜を行
う。
【００４１】後者の方法を採る場合、ゲート電極３およ
びゲート線１９を形成した透明基板２をＣＶＤ装置のチ
ャンバー内に導入した後、チャンバー内圧力を１００Ｐ
ａ、基板温度を３００℃とし、水素ガスを５００sccmの
流量で３分間供給するとともに、０．４３Ｗ／ｃｍ
2（４０ＭＨｚ）の高周波電力を印加してプラズマを発
生させ、水素ガスプラズマに基板表面を曝すことによっ
て銅膜表面の還元処理を行う。以降、前者の方法と同様
に、シリコン窒化膜の成膜を行う。
びゲート線１９を形成した透明基板２をＣＶＤ装置のチ
ャンバー内に導入した後、チャンバー内圧力を１００Ｐ
ａ、基板温度を３００℃とし、水素ガスを５００sccmの
流量で３分間供給するとともに、０．４３Ｗ／ｃｍ
2（４０ＭＨｚ）の高周波電力を印加してプラズマを発
生させ、水素ガスプラズマに基板表面を曝すことによっ
て銅膜表面の還元処理を行う。以降、前者の方法と同様
に、シリコン窒化膜の成膜を行う。
【００４２】本実施の形態の場合も、還元処理層２６を
形成したことにより銅シリサイドの突起の発生が抑制さ
れるため、シリコン窒化膜からなるゲート絶縁膜５の絶
縁特性が向上する、という第１の実施の形態と同様の効
果を得ることができる。
形成したことにより銅シリサイドの突起の発生が抑制さ
れるため、シリコン窒化膜からなるゲート絶縁膜５の絶
縁特性が向上する、という第１の実施の形態と同様の効
果を得ることができる。
【００４３】［第３の実施の形態］以下、本発明の第３
の実施の形態を図３を参照して説明する。図３は本実施
の形態のＴＦＴアレイ基板の製造方法を示す工程断面図
である。第１および第２の実施の形態では銅配線（ゲー
ト電極およびゲート配線）の形成後、シリコン系絶縁膜
の成膜前に銅配線表面の窒化処理や還元処理を行ってい
たのに対し、本実施の形態では銅配線の表面処理は行わ
ずに、シリコン系絶縁膜の成膜をガスの混合比が異なる
２つの成膜条件で行う点が異なっている。図３において
も図１と共通の構成要素には同一の符号を付し、詳細な
説明は省略する。
の実施の形態を図３を参照して説明する。図３は本実施
の形態のＴＦＴアレイ基板の製造方法を示す工程断面図
である。第１および第２の実施の形態では銅配線（ゲー
ト電極およびゲート配線）の形成後、シリコン系絶縁膜
の成膜前に銅配線表面の窒化処理や還元処理を行ってい
たのに対し、本実施の形態では銅配線の表面処理は行わ
ずに、シリコン系絶縁膜の成膜をガスの混合比が異なる
２つの成膜条件で行う点が異なっている。図３において
も図１と共通の構成要素には同一の符号を付し、詳細な
説明は省略する。
【００４４】このＴＦＴアレイ基板２８は、図３Ｅに示
すように、ゲート電極３上にシリコン窒化膜からなるゲ
ート絶縁膜が形成されているが、このゲート絶縁膜はシ
リコンの原子比率が異なる２層のシリコン窒化膜から構
成されている。ゲート電極３に直接接触する下層側シリ
コン窒化膜２９は、膜中のシリコンの原子比率が０．４
１ないし０．４４であり、上層側シリコン窒化膜３０は
下層側シリコン窒化膜２９よりも膜中のシリコンの原子
比率が大きくなっている。その他の構成は上記実施の形
態と同様である。
すように、ゲート電極３上にシリコン窒化膜からなるゲ
ート絶縁膜が形成されているが、このゲート絶縁膜はシ
リコンの原子比率が異なる２層のシリコン窒化膜から構
成されている。ゲート電極３に直接接触する下層側シリ
コン窒化膜２９は、膜中のシリコンの原子比率が０．４
１ないし０．４４であり、上層側シリコン窒化膜３０は
下層側シリコン窒化膜２９よりも膜中のシリコンの原子
比率が大きくなっている。その他の構成は上記実施の形
態と同様である。
【００４５】次に、このＴＦＴアレイ基板２８を製造す
る手順を説明する。まず、図３Ａに示すように、透明基
板２上に銅膜を成膜し、これをパターニングしてゲート
電極３およびゲート線１９を形成する。次に、ゲート電
極３およびゲート線１９上を含む全面にゲート絶縁膜２
９，３０となるシリコン窒化膜を成膜する。上述したよ
うに、ここでは２層のシリコン窒化膜を形成するが、こ
れらはガスの混合比（分圧）を変えるだけであるから、
１台のＣＶＤ装置を用いて２層のシリコン窒化膜の成膜
を連続して行うことができる。
る手順を説明する。まず、図３Ａに示すように、透明基
板２上に銅膜を成膜し、これをパターニングしてゲート
電極３およびゲート線１９を形成する。次に、ゲート電
極３およびゲート線１９上を含む全面にゲート絶縁膜２
９，３０となるシリコン窒化膜を成膜する。上述したよ
うに、ここでは２層のシリコン窒化膜を形成するが、こ
れらはガスの混合比（分圧）を変えるだけであるから、
１台のＣＶＤ装置を用いて２層のシリコン窒化膜の成膜
を連続して行うことができる。
【００４６】まず、ゲート電極３およびゲート線１９を
形成した透明基板２をＣＶＤ装置のチャンバー内に導入
した後、チャンバー内圧力を１５０Ｐａ、基板温度を３
００℃とし、モノシラン（ＳｉＨ4）とアンモニア（Ｎ
Ｈ3）と窒素（Ｎ2）の混合ガスをＳｉＨ4／ＮＨ3／Ｎ2
＝４０sccm／１６０sccm／６００ないし１２００sccmの
流量で供給し、チャンバー内圧力が所望の１５０Ｐａに
達した後、高周波電力を印加してプラズマを発生させ、
シリコン窒化膜の成膜を行う。これにより、膜厚５０ｎ
ｍ程度の下層側シリコン窒化膜を成膜することができ
る。
形成した透明基板２をＣＶＤ装置のチャンバー内に導入
した後、チャンバー内圧力を１５０Ｐａ、基板温度を３
００℃とし、モノシラン（ＳｉＨ4）とアンモニア（Ｎ
Ｈ3）と窒素（Ｎ2）の混合ガスをＳｉＨ4／ＮＨ3／Ｎ2
＝４０sccm／１６０sccm／６００ないし１２００sccmの
流量で供給し、チャンバー内圧力が所望の１５０Ｐａに
達した後、高周波電力を印加してプラズマを発生させ、
シリコン窒化膜の成膜を行う。これにより、膜厚５０ｎ
ｍ程度の下層側シリコン窒化膜を成膜することができ
る。
【００４７】次に、原料ガス中のモノシランガスの分圧
を上げて上層側シリコン窒化膜の成膜を行う。すなわ
ち、チャンバー内に供給する原料ガスの混合比をＳｉＨ
4／ＮＨ3／Ｎ2＝４０sccm／１６０sccm／３００sccmに
切り換え、その他の成膜条件は変えることなく、シリコ
ン窒化膜を成膜することにより、下層側シリコン窒化膜
よりも膜中のシリコンの原子比率が大きい上層側シリコ
ン窒化膜が形成される。上層側シリコン窒化膜について
は、少なくとも下層側シリコン窒化膜のステップカバレ
ッジの悪さを補えればよく、それ以上は適宜必要な膜厚
（例えば１００〜２００ｎｍ）だけ成膜すればよい。
を上げて上層側シリコン窒化膜の成膜を行う。すなわ
ち、チャンバー内に供給する原料ガスの混合比をＳｉＨ
4／ＮＨ3／Ｎ2＝４０sccm／１６０sccm／３００sccmに
切り換え、その他の成膜条件は変えることなく、シリコ
ン窒化膜を成膜することにより、下層側シリコン窒化膜
よりも膜中のシリコンの原子比率が大きい上層側シリコ
ン窒化膜が形成される。上層側シリコン窒化膜について
は、少なくとも下層側シリコン窒化膜のステップカバレ
ッジの悪さを補えればよく、それ以上は適宜必要な膜厚
（例えば１００〜２００ｎｍ）だけ成膜すればよい。
【００４８】以下の工程は、第１、第２の実施の形態と
全く同様である。図３Ｂに示すように、ａ−Ｓｉ膜２
２、ａ−Ｓｉ：ｎ+ 膜２３を順次成膜し、これらを一括
してパターニングすることによりゲート電極３上にゲー
ト絶縁膜２９，３０を介してアイランド部２４を形成す
る。次に、図３Ｃに示すように、全面に金属膜を成膜し
た後、これをパターニングしてドレイン電極９、ソース
電極８およびソース線１８を形成し、さらにチャネル部
上のａ−Ｓｉ：ｎ+ 膜２３を除去してａ−Ｓｉ：ｎ+ 膜
からなるオーミックコンタクト層７ａ，７ｂを形成す
る。次に、図３Ｄに示すように、全面にパッシベーショ
ン膜１１を成膜し、これをパターニングすることにより
コンタクトホール１２を形成する。最後に、図４Ｅに示
すように、全面にＩＴＯ膜を成膜し、これをパターニン
グすることにより画素電極１３を形成する。以上の工程
を経て、本実施の形態のＴＦＴアレイ基板２８が完成す
る。
全く同様である。図３Ｂに示すように、ａ−Ｓｉ膜２
２、ａ−Ｓｉ：ｎ+ 膜２３を順次成膜し、これらを一括
してパターニングすることによりゲート電極３上にゲー
ト絶縁膜２９，３０を介してアイランド部２４を形成す
る。次に、図３Ｃに示すように、全面に金属膜を成膜し
た後、これをパターニングしてドレイン電極９、ソース
電極８およびソース線１８を形成し、さらにチャネル部
上のａ−Ｓｉ：ｎ+ 膜２３を除去してａ−Ｓｉ：ｎ+ 膜
からなるオーミックコンタクト層７ａ，７ｂを形成す
る。次に、図３Ｄに示すように、全面にパッシベーショ
ン膜１１を成膜し、これをパターニングすることにより
コンタクトホール１２を形成する。最後に、図４Ｅに示
すように、全面にＩＴＯ膜を成膜し、これをパターニン
グすることにより画素電極１３を形成する。以上の工程
を経て、本実施の形態のＴＦＴアレイ基板２８が完成す
る。
【００４９】本実施の形態のＴＦＴアレイ基板２８の製
造方法は、銅からなるゲート電極３およびゲート線１９
上にシリコン窒化膜を成膜する際に、銅膜に直接接触す
る成膜初期の段階ではモノシランガスの分圧を下げてい
るので、銅とシリコンとの反応が抑制され、銅シリサイ
ドの突起の発生が抑制される。その結果、ゲート電極お
よびゲート配線上に形成するシリコン窒化膜、すなわち
ゲート絶縁膜２９，３０の絶縁特性を従来に比べて向上
することができる。
造方法は、銅からなるゲート電極３およびゲート線１９
上にシリコン窒化膜を成膜する際に、銅膜に直接接触す
る成膜初期の段階ではモノシランガスの分圧を下げてい
るので、銅とシリコンとの反応が抑制され、銅シリサイ
ドの突起の発生が抑制される。その結果、ゲート電極お
よびゲート配線上に形成するシリコン窒化膜、すなわち
ゲート絶縁膜２９，３０の絶縁特性を従来に比べて向上
することができる。
【００５０】なお、以上ではゲート絶縁膜２９，３０を
２層のシリコン窒化膜で構成する例を挙げたが、この構
成に代えて、２層のシリコン酸化膜を用いてもよい。そ
の場合の成膜条件は、高周波電力を印加してプラズマを
発生させ、下層側シリコン酸化膜の成膜は、チャンバー
内圧力を２００Ｐａ、基板温度を３００℃、モノシラン
（ＳｉＨ4）と亜酸化窒素（Ｎ2Ｏ）とヘリウム（Ｈｅ）
の混合ガスをＳｉＨ4／Ｎ2Ｏ／Ｈｅ＝１０sccm／５００
sccm／５００sccmの流量とし、上層側シリコン酸化膜の
成膜はモノシランガスの流量のみを増加させればよい。
２層のシリコン窒化膜で構成する例を挙げたが、この構
成に代えて、２層のシリコン酸化膜を用いてもよい。そ
の場合の成膜条件は、高周波電力を印加してプラズマを
発生させ、下層側シリコン酸化膜の成膜は、チャンバー
内圧力を２００Ｐａ、基板温度を３００℃、モノシラン
（ＳｉＨ4）と亜酸化窒素（Ｎ2Ｏ）とヘリウム（Ｈｅ）
の混合ガスをＳｉＨ4／Ｎ2Ｏ／Ｈｅ＝１０sccm／５００
sccm／５００sccmの流量とし、上層側シリコン酸化膜の
成膜はモノシランガスの流量のみを増加させればよい。
【００５１】［第４の実施の形態］以下、上記実施の形
態のＴＦＴアレイ基板を用いた液晶表示装置の一例を図
４を用いて説明する。本実施の形態の液晶表示装置４１
は、図４に示すように、一対の透明基板３１，３２が対
向して配置され、これら透明基板のうち、一方の基板３
１が上記ＴＦＴアレイ基板、他方の基板３２が対向基板
となっている。ＴＦＴアレイ基板３１の対向面側に画素
電極３３が設けられるとともに、対向基板３２の対向面
側に共通電極３４が設けられている。さらに、これら画
素電極３３、共通電極３４の各々の上に配向膜３５，３
６が設けられ、これら配向膜３５，３６間に液晶層３７
が配設された構成となっている。そして、透明基板３
１，３２の外側にそれぞれ第１、第２の偏光板３８，３
９が設けられ、第１の偏光板３８の外側にはバックライ
ト４０が取り付けられている。
態のＴＦＴアレイ基板を用いた液晶表示装置の一例を図
４を用いて説明する。本実施の形態の液晶表示装置４１
は、図４に示すように、一対の透明基板３１，３２が対
向して配置され、これら透明基板のうち、一方の基板３
１が上記ＴＦＴアレイ基板、他方の基板３２が対向基板
となっている。ＴＦＴアレイ基板３１の対向面側に画素
電極３３が設けられるとともに、対向基板３２の対向面
側に共通電極３４が設けられている。さらに、これら画
素電極３３、共通電極３４の各々の上に配向膜３５，３
６が設けられ、これら配向膜３５，３６間に液晶層３７
が配設された構成となっている。そして、透明基板３
１，３２の外側にそれぞれ第１、第２の偏光板３８，３
９が設けられ、第１の偏光板３８の外側にはバックライ
ト４０が取り付けられている。
【００５２】本実施の形態の液晶表示装置４１によれ
ば、上記のＴＦＴアレイ基板を用いたことにより絶縁不
良による動作不良等の不具合を生じることなく、動作の
高速化を実現することができる。
ば、上記のＴＦＴアレイ基板を用いたことにより絶縁不
良による動作不良等の不具合を生じることなく、動作の
高速化を実現することができる。
【００５３】なお、本発明の技術範囲は上記実施の形態
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。例
えば第１の実施の形態ではシリコン窒化膜形成前に窒化
処理、第２の実施の形態では還元処理を行う例を挙げた
が、これらを組み合わせ、窒化処理と還元処理の双方を
行うようにしてもよい。すなわち、基板を水素ガス雰囲
気または水素ガスプラズマに曝して銅配線の表面を還元
処理した後、還元処理を施した基板をアンモニアガス雰
囲気またはアンモニアガスプラズマに曝して銅配線の表
面に銅窒化層を形成し、銅窒化層の表面にシリコン系絶
縁膜を形成してもよい。また、銅配線の上層に形成する
シリコン系絶縁膜は、シリコン窒化膜、シリコン酸化
膜、シリコン酸化窒化膜のいずれであってもよい。
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。例
えば第１の実施の形態ではシリコン窒化膜形成前に窒化
処理、第２の実施の形態では還元処理を行う例を挙げた
が、これらを組み合わせ、窒化処理と還元処理の双方を
行うようにしてもよい。すなわち、基板を水素ガス雰囲
気または水素ガスプラズマに曝して銅配線の表面を還元
処理した後、還元処理を施した基板をアンモニアガス雰
囲気またはアンモニアガスプラズマに曝して銅配線の表
面に銅窒化層を形成し、銅窒化層の表面にシリコン系絶
縁膜を形成してもよい。また、銅配線の上層に形成する
シリコン系絶縁膜は、シリコン窒化膜、シリコン酸化
膜、シリコン酸化窒化膜のいずれであってもよい。
【００５４】
【実施例】[窒化処理および還元処理の効果]従来の方法
と本発明の方法で得られた銅配線の表面粗さ、および銅
配線上層のシリコン窒化膜の絶縁特性を比較した。銅配
線の表面処理を何も行わずにその上にシリコン窒化膜を
成膜する従来の方法で作製したサンプルのうち、ＲＦ印
加前の原料ガスの流通時間を１００秒としたものを従来
例１のサンプル、ＲＦ印加前の原料ガスの流通時間を３
０秒としたものを従来例２のサンプルとした。銅配線形
成後、第１の実施の形態で例示した方法で窒化処理を行
ったものを実施例１のサンプル、第２の実施の形態で例
示した方法で還元処理を行ったものを実施例２のサンプ
ルとした。なお、銅配線の膜厚は１００ｎｍ、シリコン
窒化膜の膜厚は５０ｎｍ、測定パターンは１ｍｍ×１．
２ｍｍの電極パターンを絶縁膜で被覆したパターンを用
いた。
と本発明の方法で得られた銅配線の表面粗さ、および銅
配線上層のシリコン窒化膜の絶縁特性を比較した。銅配
線の表面処理を何も行わずにその上にシリコン窒化膜を
成膜する従来の方法で作製したサンプルのうち、ＲＦ印
加前の原料ガスの流通時間を１００秒としたものを従来
例１のサンプル、ＲＦ印加前の原料ガスの流通時間を３
０秒としたものを従来例２のサンプルとした。銅配線形
成後、第１の実施の形態で例示した方法で窒化処理を行
ったものを実施例１のサンプル、第２の実施の形態で例
示した方法で還元処理を行ったものを実施例２のサンプ
ルとした。なお、銅配線の膜厚は１００ｎｍ、シリコン
窒化膜の膜厚は５０ｎｍ、測定パターンは１ｍｍ×１．
２ｍｍの電極パターンを絶縁膜で被覆したパターンを用
いた。
【００５５】上記４種類のサンプルそれぞれにおいて、
基板面内の１０個所でＡＦＭを用いて表面粗さを測定し
た。その結果を図５に示す。図５の縦軸は表面粗さ（ｎ
ｍ）である。従来例１では表面粗さが６０ｎｍ程度と大
きく、ばらつきも大きい。従来例２でも表面粗さはまだ
３０〜４０ｎｍ程度であり、ばらつきも従来例１と同様
に大きい。これに対して、窒化処理を行った実施例１で
は表面粗さが１５ｎｍ程度に減少し、ばらつきも充分に
小さい。還元処理を行った実施例２では表面粗さが１０
ｎｍ程度に減少し、ばらつきはほとんどなくなる。この
ように、銅配線表面に窒化処理や還元処理を施すことに
よって、表面粗さを充分に低減できることがわかった。
基板面内の１０個所でＡＦＭを用いて表面粗さを測定し
た。その結果を図５に示す。図５の縦軸は表面粗さ（ｎ
ｍ）である。従来例１では表面粗さが６０ｎｍ程度と大
きく、ばらつきも大きい。従来例２でも表面粗さはまだ
３０〜４０ｎｍ程度であり、ばらつきも従来例１と同様
に大きい。これに対して、窒化処理を行った実施例１で
は表面粗さが１５ｎｍ程度に減少し、ばらつきも充分に
小さい。還元処理を行った実施例２では表面粗さが１０
ｎｍ程度に減少し、ばらつきはほとんどなくなる。この
ように、銅配線表面に窒化処理や還元処理を施すことに
よって、表面粗さを充分に低減できることがわかった。
【００５６】次に、上記４種類のサンプルにおいて、シ
リコン窒化膜の膜厚を５０ｎｍ、１００ｎｍ、２００ｎ
ｍと変えたものを作製し、それぞれのサンプルにおいて
基板面内の１６個所でシリコン窒化膜の絶縁耐圧を測定
した。その結果を図６に示す。図６の横軸はシリコン窒
化膜厚（ｎｍ）、縦軸は１６測定ポイント中で絶縁耐圧
が２ＭＶ／ｃｍ以下のポイントの数、である。黒丸で示
したデータが従来例１、白丸が従来例２、四角が実施例
１、三角が実施例２をそれぞれ示している。測定パター
ンは、下部の銅電極１ｍｍ×１．２ｍｍをシリコン窒化
膜で絶縁し、次に上部電極１ｍｍ×１ｍｍを形成したコ
ンデンサ構造を用いた。
リコン窒化膜の膜厚を５０ｎｍ、１００ｎｍ、２００ｎ
ｍと変えたものを作製し、それぞれのサンプルにおいて
基板面内の１６個所でシリコン窒化膜の絶縁耐圧を測定
した。その結果を図６に示す。図６の横軸はシリコン窒
化膜厚（ｎｍ）、縦軸は１６測定ポイント中で絶縁耐圧
が２ＭＶ／ｃｍ以下のポイントの数、である。黒丸で示
したデータが従来例１、白丸が従来例２、四角が実施例
１、三角が実施例２をそれぞれ示している。測定パター
ンは、下部の銅電極１ｍｍ×１．２ｍｍをシリコン窒化
膜で絶縁し、次に上部電極１ｍｍ×１ｍｍを形成したコ
ンデンサ構造を用いた。
【００５７】シリコン窒化膜厚が２００ｎｍと厚い時に
はどのサンプルも絶縁耐圧が２ＭＶ／ｃｍ以下のポイン
トはなく、測定結果に差がないが、シリコン窒化膜厚が
１００ｎｍに薄くなると、従来例１が８ポイント、従来
例２が３ポイントであるのに対し、実施例１、実施例２
ともに１ポイントとなった。さらにシリコン窒化膜厚が
５０ｎｍに薄くなると、従来例１が１６ポイント（測定
点全部）、従来例２が１１ポイントであるのに対し、実
施例１が８ポイント、実施例２が７ポイントとなり、従
来例１，２に比べて絶縁耐圧が向上している。このよう
に、銅配線表面に窒化処理や還元処理を施すことによっ
て、その上層に形成するシリコン窒化膜の絶縁耐圧を充
分に向上できることがわかった。
はどのサンプルも絶縁耐圧が２ＭＶ／ｃｍ以下のポイン
トはなく、測定結果に差がないが、シリコン窒化膜厚が
１００ｎｍに薄くなると、従来例１が８ポイント、従来
例２が３ポイントであるのに対し、実施例１、実施例２
ともに１ポイントとなった。さらにシリコン窒化膜厚が
５０ｎｍに薄くなると、従来例１が１６ポイント（測定
点全部）、従来例２が１１ポイントであるのに対し、実
施例１が８ポイント、実施例２が７ポイントとなり、従
来例１，２に比べて絶縁耐圧が向上している。このよう
に、銅配線表面に窒化処理や還元処理を施すことによっ
て、その上層に形成するシリコン窒化膜の絶縁耐圧を充
分に向上できることがわかった。
【００５８】図６の測定データにおいて、シリコン窒化
膜厚が１００ｎｍの時の絶縁耐圧の測定値の分布を示し
たのが図７〜図１０である。図７が従来例１、図８が従
来例２、図９が実施例１、図１０が実施例２のデータを
それぞれ示している。図７〜図１０の横軸は絶縁耐圧の
範囲（ＭＶ／ｃｍ）、縦軸は各絶縁耐圧範囲のポイント
の数、である。絶縁耐圧が２ＭＶ／ｃｍ以下のポイント
数は図６に示した通りであるが、絶縁耐圧が２ＭＶ／ｃ
ｍを超えるポイント数の分布を見ても、図７の従来例
１、図８の従来例２に比べて、実施例１、実施例２の場
合、分布のピークが絶縁耐圧の高い側（図の右側）に移
動しているのがわかる。
膜厚が１００ｎｍの時の絶縁耐圧の測定値の分布を示し
たのが図７〜図１０である。図７が従来例１、図８が従
来例２、図９が実施例１、図１０が実施例２のデータを
それぞれ示している。図７〜図１０の横軸は絶縁耐圧の
範囲（ＭＶ／ｃｍ）、縦軸は各絶縁耐圧範囲のポイント
の数、である。絶縁耐圧が２ＭＶ／ｃｍ以下のポイント
数は図６に示した通りであるが、絶縁耐圧が２ＭＶ／ｃ
ｍを超えるポイント数の分布を見ても、図７の従来例
１、図８の従来例２に比べて、実施例１、実施例２の場
合、分布のピークが絶縁耐圧の高い側（図の右側）に移
動しているのがわかる。
【００５９】[シリコン原子比率の小さいシリコン系絶
縁膜を用いる効果]次に、銅配線の直上にシリコン原子
比率の小さいシリコン系絶縁膜を成膜する第３の実施の
形態で例示した方法により得られるシリコン窒化膜の絶
縁特性について調査した。まず、銅配線上にシリコン原
子の含有比率を変えた下層側シリコン窒化膜を成膜し、
基板面内の１６個所でシリコン窒化膜の絶縁耐圧を測定
した。なお、銅配線の膜厚は１００ｎｍ、下層側シリコ
ン窒化膜の膜厚は５０ｎｍ、上層側シリコン窒化膜の膜
厚は１００ｎｍ、測定パターンは下部の銅電極をシリコ
ン窒化膜で絶縁し、上部に金属電極を形成したＭＩＭ構
造パターンを用いた。
縁膜を用いる効果]次に、銅配線の直上にシリコン原子
比率の小さいシリコン系絶縁膜を成膜する第３の実施の
形態で例示した方法により得られるシリコン窒化膜の絶
縁特性について調査した。まず、銅配線上にシリコン原
子の含有比率を変えた下層側シリコン窒化膜を成膜し、
基板面内の１６個所でシリコン窒化膜の絶縁耐圧を測定
した。なお、銅配線の膜厚は１００ｎｍ、下層側シリコ
ン窒化膜の膜厚は５０ｎｍ、上層側シリコン窒化膜の膜
厚は１００ｎｍ、測定パターンは下部の銅電極をシリコ
ン窒化膜で絶縁し、上部に金属電極を形成したＭＩＭ構
造パターンを用いた。
【００６０】図１１は下層側シリコン窒化膜中のシリコ
ン原子含有比率と絶縁耐圧との相関を示すデータであ
る。図１１の横軸はシリコン含有比率（比）、縦軸は１
６測定ポイント中の絶縁耐圧が４ＭＶ／ｃｍ以下のポイ
ントの数、である。測定パターンは下部の銅電極をシリ
コン窒化膜で絶縁し、上部に金属電極を形成したＭＩＭ
構造パターンを用いた。
ン原子含有比率と絶縁耐圧との相関を示すデータであ
る。図１１の横軸はシリコン含有比率（比）、縦軸は１
６測定ポイント中の絶縁耐圧が４ＭＶ／ｃｍ以下のポイ
ントの数、である。測定パターンは下部の銅電極をシリ
コン窒化膜で絶縁し、上部に金属電極を形成したＭＩＭ
構造パターンを用いた。
【００６１】シリコン含有比率が０．４１未満のシリコ
ン窒化膜は成膜が不可能である。よって、シリコン含有
比率が０．４１以上のシリコン窒化膜のうち、０．４１
〜０．４４付近までのシリコン含有比率では絶縁耐圧が
４ＭＶ／ｃｍ以下のポイントはないが、シリコン含有比
率が０．４５になると絶縁耐圧が４ＭＶ／ｃｍ以下の測
定点が２ポイント現れる。この結果から、充分な絶縁耐
圧を確保するためには下層側シリコン窒化膜のシリコン
含有比率は、０．４１ないし０．４４が好適であると言
える。
ン窒化膜は成膜が不可能である。よって、シリコン含有
比率が０．４１以上のシリコン窒化膜のうち、０．４１
〜０．４４付近までのシリコン含有比率では絶縁耐圧が
４ＭＶ／ｃｍ以下のポイントはないが、シリコン含有比
率が０．４５になると絶縁耐圧が４ＭＶ／ｃｍ以下の測
定点が２ポイント現れる。この結果から、充分な絶縁耐
圧を確保するためには下層側シリコン窒化膜のシリコン
含有比率は、０．４１ないし０．４４が好適であると言
える。
【００６２】同様に、シリコン酸化膜の絶縁特性につい
て調べた。銅配線上にシリコン原子の含有比率を変えた
下層側シリコン酸化膜を成膜し、基板面内の１６個所で
シリコン酸化膜の絶縁耐圧を測定した。なお、銅配線の
膜厚は１００ｎｍ、下層側シリコン酸化膜の膜厚は５０
ｎｍ、上層側シリコン酸化膜の膜厚は１５０ｎｍ、測定
パターンは下部の銅電極をシリコン窒化膜で絶縁し、上
部に金属電極を形成したＭＩＭ構造パターンを用いた。
て調べた。銅配線上にシリコン原子の含有比率を変えた
下層側シリコン酸化膜を成膜し、基板面内の１６個所で
シリコン酸化膜の絶縁耐圧を測定した。なお、銅配線の
膜厚は１００ｎｍ、下層側シリコン酸化膜の膜厚は５０
ｎｍ、上層側シリコン酸化膜の膜厚は１５０ｎｍ、測定
パターンは下部の銅電極をシリコン窒化膜で絶縁し、上
部に金属電極を形成したＭＩＭ構造パターンを用いた。
【００６３】図１２は下層側シリコン酸化膜中のシリコ
ン原子含有比率と絶縁耐圧との相関を示すデータであ
る。図１２の横軸はシリコン含有比率（比）、縦軸は１
６測定ポイント中の絶縁耐圧が４ＭＶ／ｃｍ以下のポイ
ントの数、である。測定パターンは下部の銅電極をシリ
コン窒化膜で絶縁し、上部に金属電極を形成したＭＩＭ
構造パターンを用いた。
ン原子含有比率と絶縁耐圧との相関を示すデータであ
る。図１２の横軸はシリコン含有比率（比）、縦軸は１
６測定ポイント中の絶縁耐圧が４ＭＶ／ｃｍ以下のポイ
ントの数、である。測定パターンは下部の銅電極をシリ
コン窒化膜で絶縁し、上部に金属電極を形成したＭＩＭ
構造パターンを用いた。
【００６４】シリコン含有比率が０．３２未満のシリコ
ン酸化膜は成膜が不可能である。よって、シリコン含有
比率が０．３２以上のシリコン窒化膜のうち、０．３２
〜０．３４までのシリコン含有比率では絶縁耐圧が４Ｍ
Ｖ／ｃｍ以下のポイントはないが、シリコン含有比率が
０．３４５になると絶縁耐圧が４ＭＶ／ｃｍ以下の測定
点が２ポイント現れる。この結果から、充分な絶縁耐圧
を確保するためには下層側シリコン酸化膜のシリコン含
有比率は、０．３２ないし０．３４が好適であると言え
る。
ン酸化膜は成膜が不可能である。よって、シリコン含有
比率が０．３２以上のシリコン窒化膜のうち、０．３２
〜０．３４までのシリコン含有比率では絶縁耐圧が４Ｍ
Ｖ／ｃｍ以下のポイントはないが、シリコン含有比率が
０．３４５になると絶縁耐圧が４ＭＶ／ｃｍ以下の測定
点が２ポイント現れる。この結果から、充分な絶縁耐圧
を確保するためには下層側シリコン酸化膜のシリコン含
有比率は、０．３２ないし０．３４が好適であると言え
る。
【００６５】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、銅配線の上層にシリコン系絶縁膜を成膜する際
に配線表面における突起の発生が抑制できるので、それ
程厚い絶縁膜を形成することなく、シリコン系絶縁膜の
絶縁特性を従来に比べて向上することができる。
よれば、銅配線の上層にシリコン系絶縁膜を成膜する際
に配線表面における突起の発生が抑制できるので、それ
程厚い絶縁膜を形成することなく、シリコン系絶縁膜の
絶縁特性を従来に比べて向上することができる。
【図１】 本発明の第１の実施の形態であるＴＦＴアレ
イ基板の製造方法を示す工程断面図である。
イ基板の製造方法を示す工程断面図である。
【図２】 本発明の第２の実施の形態であるＴＦＴアレ
イ基板の製造方法を示す工程断面図である。
イ基板の製造方法を示す工程断面図である。
【図３】 本発明の第３の実施の形態であるＴＦＴアレ
イ基板の製造方法を示す工程断面図である。
イ基板の製造方法を示す工程断面図である。
【図４】 上記ＴＦＴアレイ基板を用いた液晶表示装置
の構成を示す断面図である。
の構成を示す断面図である。
【図５】 従来例１、従来例２、実施例１、実施例２の
サンプルそれぞれの表面粗さの測定結果を示すグラフで
ある。
サンプルそれぞれの表面粗さの測定結果を示すグラフで
ある。
【図６】 上記４種類のサンプルそれぞれにおいて、シ
リコン窒化膜厚を代えた場合の絶縁耐圧を示すグラフで
ある。
リコン窒化膜厚を代えた場合の絶縁耐圧を示すグラフで
ある。
【図７】 同、従来例１の絶縁耐圧の分布を示すグラフ
である。
である。
【図８】 同、従来例２の絶縁耐圧の分布を示すグラフ
である。
である。
【図９】 同、実施例１の絶縁耐圧の分布を示すグラフ
である。
である。
【図１０】 同、実施例２の絶縁耐圧の分布を示すグラ
フである。
フである。
【図１１】 下層側シリコン窒化膜中のシリコン原子含
有比率と絶縁耐圧との相関を示すグラフである。
有比率と絶縁耐圧との相関を示すグラフである。
【図１２】 下層側シリコン酸化膜中のシリコン原子含
有比率と絶縁耐圧との相関を示すグラフである。
有比率と絶縁耐圧との相関を示すグラフである。
【図１３】 従来の製造方法において、銅膜を形成して
からその表面にシリコン窒化膜を形成するまでの工程に
おける各工程毎の表面粗さの変化を示すグラフである。
からその表面にシリコン窒化膜を形成するまでの工程に
おける各工程毎の表面粗さの変化を示すグラフである。
【図１４】 モノシランガス流量と銅膜の表面粗さとの
関係を示すグラフである。
関係を示すグラフである。
１，２５，２８ ＴＦＴアレイ基板（銅配線基板） ３ ゲート電極（銅配線） ４ 銅窒化層 ５ ゲート絶縁膜（シリコン系絶縁膜） １９ ゲート線（銅配線） ２６ 還元処理層 ２９ 下層側ゲート絶縁膜（第１のシリコン系絶縁膜） ３０ 上層側ゲート絶縁膜（第２のシリコン系絶縁膜） ４１ 液晶表示装置
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉田 修 宮城県仙台市泉区明通三丁目31番地 株式 会社フロンテック内 (72)発明者 大場 知文 宮城県仙台市泉区明通三丁目31番地 株式 会社フロンテック内 Ｆターム(参考） 2H092 JA26 JA29 JA35 JA36 JA38 JA42 JA44 JB13 JB23 JB32 JB33 JB38 KA12 KA16 KA18 MA05 MA13 MA17 MA22 MA35 MA37 NA11 NA25 NA27 NA28 5F033 GG04 HH11 HH32 HH38 JJ38 KK08 KK11 KK17 KK20 KK32 QQ00 QQ73 QQ78 QQ90 QQ94 QQ98 RR04 RR06 RR08 RR20 SS01 SS02 SS15 VV06 VV15 WW05 WW06 WW10 XX00 5F045 AA08 AB04 AB32 AB33 AB34 AB40 AC01 AC12 AD07 AE19 AE21 AF07 AF08 BB19 CA15 CB04 CB10 DC51
Claims (13)
- 【請求項１】 少なくとも表面が絶縁性である基板上に
設けられた銅配線と、該銅配線の表面に設けられた銅窒
化層と、該銅窒化層の表面に設けられたシリコン系絶縁
膜とを有することを特徴とする銅配線基板。 - 【請求項２】 少なくとも表面が絶縁性である基板上に
銅配線を形成する工程と、前記基板をアンモニアガスを
含むガス雰囲気に曝すことにより前記銅配線の表面に銅
窒化層を形成する工程と、該銅窒化層の表面にシリコン
系絶縁膜を形成する工程とを有することを特徴とする銅
配線基板の製造方法。 - 【請求項３】 少なくとも表面が絶縁性である基板上に
銅配線を形成する工程と、前記基板をアンモニアガスプ
ラズマに曝すことにより前記銅配線の表面に銅窒化層を
形成する工程と、該銅窒化層の表面にシリコン系絶縁膜
を形成する工程とを有することを特徴とする銅配線基板
の製造方法。 - 【請求項４】 少なくとも表面が絶縁性である基板上に
設けられた銅配線と、該銅配線の表面が還元処理されて
なる還元処理層と、該還元処理層の表面に設けられたシ
リコン系絶縁膜とを有することを特徴とする銅配線基
板。 - 【請求項５】 少なくとも表面が絶縁性である基板上に
銅配線を形成する工程と、前記基板を水素ガスを含むガ
ス雰囲気に曝して前記銅配線の表面を還元処理する工程
と、該還元処理された銅配線の表面にシリコン系絶縁膜
を形成する工程とを有することを特徴とする銅配線基板
の製造方法。 - 【請求項６】 少なくとも表面が絶縁性である基板上に
銅配線を形成する工程と、前記基板を水素ガスプラズマ
に曝して前記銅配線の表面を還元処理する工程と、該還
元処理された銅配線の表面にシリコン系絶縁膜を形成す
る工程とを有することを特徴とする銅配線基板の製造方
法。 - 【請求項７】 少なくとも表面が絶縁性である基板上に
設けられた銅配線と、該銅配線の表面に設けられた第１
のシリコン系絶縁膜と、該第１のシリコン系絶縁膜の表
面に設けられた第２のシリコン系絶縁膜とを有し、前記
第１のシリコン系絶縁膜中のシリコン原子比率が前記第
２のシリコン系絶縁膜中のシリコン原子比率よりも小さ
いことを特徴とする銅配線基板。 - 【請求項８】 前記第１のシリコン系絶縁膜は、膜中の
シリコン原子比率が０．４１ないし０．４４であるシリ
コン窒化膜であることを特徴とする請求項７記載の銅配
線基板。 - 【請求項９】 前記第１のシリコン系絶縁膜は、膜中の
シリコン原子比率が０．３２ないし０．３４であるシリ
コン酸化膜であることを特徴とする請求項７記載の銅配
線基板。 - 【請求項１０】 少なくとも表面が絶縁性である基板上
に銅配線を形成する工程と、該銅配線の表面にプラズマ
ＣＶＤ成膜法により第１のシリコン系絶縁膜を形成する
工程と、該第１のシリコン系絶縁膜の表面にプラズマＣ
ＶＤ成膜法により前記第１のシリコン系絶縁膜成膜時の
シリコン系原料ガスの分圧より高いシリコン系原料ガス
の分圧で成膜を行って第２のシリコン系絶縁膜を形成す
る工程とを有することを特徴とする銅配線基板の製造方
法。 - 【請求項１１】 少なくとも表面が絶縁性である基板上
に銅配線を形成する工程と、前記基板を水素ガスを含む
ガス雰囲気または水素ガスプラズマに曝して前記銅配線
の表面を還元処理する工程と、前記還元処理を施した基
板をアンモニアガスを含むガス雰囲気またはアンモニア
ガスプラズマに曝すことにより前記銅配線の表面に銅窒
化層を形成する工程と、該銅窒化層の表面にシリコン系
絶縁膜を形成する工程とを有することを特徴とする銅配
線基板の製造方法。 - 【請求項１２】 前記シリコン系絶縁膜が、シリコン窒
化膜、シリコン酸化膜またはシリコン酸化窒化膜のいず
れかであることを特徴とする請求項１、４、７のいずれ
か１項に記載の銅配線基板。 - 【請求項１３】 一対の基板間に液晶が挟持され、前記
一対の基板のうちの一方の基板が請求項１、４、７のい
ずれか１項に記載の銅配線基板であることを特徴とする
液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36343299A JP4243401B2 (ja) | 1999-12-21 | 1999-12-21 | 銅配線基板およびその製造方法ならびに液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36343299A JP4243401B2 (ja) | 1999-12-21 | 1999-12-21 | 銅配線基板およびその製造方法ならびに液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001176878A true JP2001176878A (ja) | 2001-06-29 |
| JP4243401B2 JP4243401B2 (ja) | 2009-03-25 |
Family
ID=18479297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36343299A Expired - Lifetime JP4243401B2 (ja) | 1999-12-21 | 1999-12-21 | 銅配線基板およびその製造方法ならびに液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4243401B2 (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005510872A (ja) * | 2001-11-26 | 2005-04-21 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | シリコン欠乏雰囲気中のｐｅｃｖｄプロセスを用いた、金属ゲート電極のための酸窒化物スペーサの形成方法 |
| CN100378929C (zh) * | 2004-12-13 | 2008-04-02 | 友达光电股份有限公司 | 薄膜晶体管元件的制造方法 |
| US7390741B2 (en) | 2003-12-22 | 2008-06-24 | Fujitsu Limited | Method for fabricating semiconductor device |
| JP2008251809A (ja) * | 2007-03-30 | 2008-10-16 | Ulvac Japan Ltd | 薄膜トランジスタ製造方法、液晶表示装置製造方法 |
| WO2008149833A1 (ja) * | 2007-06-05 | 2008-12-11 | Ulvac, Inc. | 薄膜トランジスタ製造方法、液晶表示装置製造方法、電極形成方法 |
| US20090162982A1 (en) * | 2006-07-20 | 2009-06-25 | Samsung Electronics Co., Ltd. | Array substrate, display device having the same and method of manufacturing the same |
| US7599037B2 (en) | 2001-08-20 | 2009-10-06 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for liquid crystal display and method for manufacturing the same |
| US7825026B2 (en) | 2004-06-07 | 2010-11-02 | Kyushu Institute Of Technology | Method for processing copper surface, method for forming copper pattern wiring and semiconductor device manufactured using such method |
| JP2011100988A (ja) * | 2009-10-09 | 2011-05-19 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| US8174660B2 (en) | 2008-01-22 | 2012-05-08 | Samsung Electronics Co., Ltd. | Metal line, method of forming the same, and a display using the same |
| KR101350409B1 (ko) * | 2006-12-28 | 2014-01-10 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조방법 |
| CN104716202A (zh) * | 2015-04-03 | 2015-06-17 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板、显示装置 |
| JP2016046466A (ja) * | 2014-08-26 | 2016-04-04 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104701384A (zh) | 2015-04-09 | 2015-06-10 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板和显示装置 |
| CN109285872A (zh) * | 2018-10-18 | 2019-01-29 | 武汉华星光电半导体显示技术有限公司 | 有机自发光二极管显示面板及其制作方法 |
-
1999
- 1999-12-21 JP JP36343299A patent/JP4243401B2/ja not_active Expired - Lifetime
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7599037B2 (en) | 2001-08-20 | 2009-10-06 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for liquid crystal display and method for manufacturing the same |
| JP2005510872A (ja) * | 2001-11-26 | 2005-04-21 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | シリコン欠乏雰囲気中のｐｅｃｖｄプロセスを用いた、金属ゲート電極のための酸窒化物スペーサの形成方法 |
| US7390741B2 (en) | 2003-12-22 | 2008-06-24 | Fujitsu Limited | Method for fabricating semiconductor device |
| US7825026B2 (en) | 2004-06-07 | 2010-11-02 | Kyushu Institute Of Technology | Method for processing copper surface, method for forming copper pattern wiring and semiconductor device manufactured using such method |
| CN100378929C (zh) * | 2004-12-13 | 2008-04-02 | 友达光电股份有限公司 | 薄膜晶体管元件的制造方法 |
| US20090162982A1 (en) * | 2006-07-20 | 2009-06-25 | Samsung Electronics Co., Ltd. | Array substrate, display device having the same and method of manufacturing the same |
| KR101350409B1 (ko) * | 2006-12-28 | 2014-01-10 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조방법 |
| JP2008251809A (ja) * | 2007-03-30 | 2008-10-16 | Ulvac Japan Ltd | 薄膜トランジスタ製造方法、液晶表示装置製造方法 |
| JP5424876B2 (ja) * | 2007-06-05 | 2014-02-26 | 株式会社アルバック | 薄膜トランジスタ製造方法、液晶表示装置製造方法、電極形成方法 |
| KR101101733B1 (ko) * | 2007-06-05 | 2012-01-05 | 가부시키가이샤 알박 | 박막 트랜지스터 제조 방법, 액정 표시 장치 제조 방법, 전극 형성 방법 |
| WO2008149833A1 (ja) * | 2007-06-05 | 2008-12-11 | Ulvac, Inc. | 薄膜トランジスタ製造方法、液晶表示装置製造方法、電極形成方法 |
| US8174660B2 (en) | 2008-01-22 | 2012-05-08 | Samsung Electronics Co., Ltd. | Metal line, method of forming the same, and a display using the same |
| JP2011100988A (ja) * | 2009-10-09 | 2011-05-19 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| JP2016046466A (ja) * | 2014-08-26 | 2016-04-04 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| CN104716202A (zh) * | 2015-04-03 | 2015-06-17 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板、显示装置 |
| US10199504B2 (en) | 2015-04-03 | 2019-02-05 | Boe Technology Group Co., Ltd. | Thin film transistor and manufacturing method thereof, array substrate, display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4243401B2 (ja) | 2009-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6420282B1 (en) | Passivation of copper with ammonia-free silicon nitride and application to TFT/LCD | |
| JP4663829B2 (ja) | 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置 | |
| JP2001176878A (ja) | 銅配線基板およびその製造方法ならびに液晶表示装置 | |
| US7608494B2 (en) | Thin film transistor array panel and a method for manufacturing the same | |
| KR100327445B1 (ko) | 박막트랜지스터와 그 제조방법 및 액정표시장치와 박막성막장치 | |
| US7362402B2 (en) | Wires for liquid crystal display and liquid crystal display having the same | |
| JP2002202527A (ja) | アクティブマトリクス型液晶表示装置 | |
| US6075257A (en) | Thin film transistor substrate for a liquid crystal display having a silicide prevention insulating layer in the electrode structure | |
| JP3430097B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| JPH06244185A (ja) | 配線構造とその製法 | |
| JP2635320B2 (ja) | 半導体装置の製造方法 | |
| KR0171673B1 (ko) | 전자소자 및 그 제조방법 | |
| JPH1082997A (ja) | アクティブマトリクス液晶表示装置の製造方法及びアクティブマトリクス液晶表示装置 | |
| JPS6083373A (ja) | 薄膜トランジスタアレイとその製造方法 | |
| JP4472745B2 (ja) | 薄膜トランジスタが含まれるｔｆｔアレイ基板を有する液晶表示装置およびその製法 | |
| JPH04304677A (ja) | アモルファスシリコン薄膜半導体装置とその製法 | |
| JPS62172732A (ja) | 半導体装置の製法 | |
| JP3927752B2 (ja) | 半導体装置、液晶表示装置、半導体装置の製造方法、液晶表示装置の製造方法 | |
| KR100351220B1 (ko) | 액티브매트릭스기판의접촉홀형성방법 | |
| KR100279265B1 (ko) | 박막 트랜지스터 액정표시소자의 보호막 형성방법 | |
| KR980010547A (ko) | 액티브 매트릭스 액정표시장치의 제조방법 및 액티브 매트릭스 액정표시장치 | |
| KR100272579B1 (ko) | 박막트랜지스터 제조방법 | |
| JPH04323873A (ja) | 薄膜トランジスタ | |
| JPH08162529A (ja) | 半導体装置の製造方法 | |
| JP4885914B2 (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041005 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080501 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080610 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080827 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081216 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090105 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4243401 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |