JP2015122449A - 基板装置の製造方法 - Google Patents
基板装置の製造方法 Download PDFInfo
- Publication number
- JP2015122449A JP2015122449A JP2013266180A JP2013266180A JP2015122449A JP 2015122449 A JP2015122449 A JP 2015122449A JP 2013266180 A JP2013266180 A JP 2013266180A JP 2013266180 A JP2013266180 A JP 2013266180A JP 2015122449 A JP2015122449 A JP 2015122449A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide conductive
- conductive film
- substrate
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 45
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 45
- 238000004381 surface treatment Methods 0.000 claims abstract description 28
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 13
- 150000004767 nitrides Chemical class 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 24
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 10
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 10
- 229910052786 argon Inorganic materials 0.000 claims description 5
- 239000001272 nitrous oxide Substances 0.000 claims description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 48
- 230000015572 biosynthetic process Effects 0.000 abstract description 8
- 238000009413 insulation Methods 0.000 abstract description 4
- 239000002344 surface layer Substances 0.000 abstract description 3
- 238000004140 cleaning Methods 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 161
- 239000004973 liquid crystal related substance Substances 0.000 description 19
- 239000007789 gas Substances 0.000 description 9
- 239000010409 thin film Substances 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229920003217 poly(methylsilsesquioxane) Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- 239000000057 synthetic resin Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133345—Insulating layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
- Plasma & Fusion (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
Abstract
【課題】信頼性を損なうことなく酸化物導電膜とその上のシリコン窒化膜との剥がれを効果的に防止できるアレイ基板を提供する。【解決手段】アレイ基板16の製造方法は、表面処理工程と、窒化膜形成工程とを含む。表面処理工程は、プラズマ放電により、酸化物導電膜49に対して還元することなく清浄化するとともに酸化物導電膜49により覆われていない絶縁膜層48の表層と酸化物導電膜49により覆われている領域の一部の絶縁膜層48とをエッチングして、酸化物導電膜49下に回り込む凹部55を形成する。窒化膜形成工程は、表面処理工程に続いてプラズマＣＶＤにより凹部55及び酸化物導電膜49を覆ってシリコン窒化膜50を形成する。【選択図】図１
Description
本発明の実施形態は、基板本体上に設けられた絶縁膜層と、この絶縁膜層上の一部に設けられた酸化物導電膜と、この酸化物導電膜上に設けられたシリコン窒化膜とを備えた基板装置の製造方法に関する。
従来、例えば液晶表示素子に用いられる基板装置であるＴＦＴアレイ基板には、電極となる酸化物導電膜であるＩＴＯ(Indium Tin Oxide)膜上に絶縁膜となるシリコン窒化膜(ＳｉＮ膜)が成膜されている。このようなＴＦＴアレイ基板では、プラズマＣＶＤ装置を用いて真空状態で基板の加熱と成膜とを実施している。
一般的に、窒化膜を成形する際には、モノシラン(ＳｉＨ４)ガスとアンモニア(ＮＨ３)ガスとを主体とする混合ガスを材料として、プラズマＣＶＤ装置にて成膜できる。
また、ＩＴＯ膜上にシリコン窒化膜を成膜する際には、プラズマＣＶＤ装置の成膜室でガス調圧後に連続してシリコン窒化膜を成膜している。このときの基板温度は、良好な膜質を得るために２００℃〜４５０℃の範囲が適当である。
このようにプラズマＣＶＤ装置を用いて成膜することにより、信頼性が高いシリコン窒化膜を比較的簡便に効率よく製造できる。
しかしながら、プラズマＣＶＤ装置を用いてＩＴＯ膜上にシリコン窒化膜を成膜する場合、成膜したシリコン窒化膜とＩＴＯ膜との密着力が弱く、容易に剥がれるおそれがある。この密着力の低下は、原料ガスのシランガスとアンモニアガスとがプラズマ分解されることによってＩＴＯ膜表面とシリコン窒化膜との密着性を低下させることが原因と考えられる。
ＩＴＯ膜とその上に成膜したシリコン窒化膜との密着性を向上する方法としては、シリコン窒化膜の下に酸化膜(ＳｉＯｘ膜)を形成する方法が知られている。しかしながら、ＩＴＯ膜、または、ＩＴＯ膜の下層の絶縁膜層(ＨＲＣ膜)は水分に弱いため、酸化膜を形成すると信頼性不良が発生するおそれがある。したがって、シリコン窒化膜の下に酸化膜を形成する方法は不適切である。
また、シリコン窒化膜の成膜前の前処理として洗浄を行う方法も、ＩＴＯ膜の下層の絶縁膜層が吸湿し、上記と同様の不具合が発生するおそれがあるため、同様に不適切である。
そこで、ＩＴＯ膜とその上のシリコン窒化膜との密着性を保持するために、シリコン窒化膜の膜応力を調整し、シリコン窒化膜の剥がれを回避する方法が知られている。特に、この膜応力を引っ張り側の応力とすることにより、シリコン窒化膜の剥がれを抑制できる。
しかしながら、シリコン窒化膜の膜応力を調整し続けることは容易でなく、また、製品の設計に合わせた膜厚や応力の制御は煩雑である。
本発明が解決しようとする課題は、信頼性を損なうことなく酸化物導電膜とその上のシリコン窒化膜との剥がれを効果的に防止できる基板装置の製造方法を提供することである。
実施形態の基板装置の製造方法は、基板と、この基板上に設けられた絶縁膜層と、この絶縁膜層上の一部に設けられた酸化物導電膜と、この酸化物導電膜上に設けられたシリコン窒化膜とを備えた基板装置の製造方法である。この基板装置の製造方法は、表面処理工程と、窒化膜形成工程とを含む。表面処理工程は、プラズマ放電により、酸化物導電膜に対して還元することなく清浄化するとともに酸化物導電膜により覆われていない絶縁膜層の表層と酸化物導電膜により覆われている領域の一部の絶縁膜層とをエッチングして、酸化物導電膜下に回り込む凹部を形成する。窒化膜形成工程は、表面処理工程に続いてプラズマＣＶＤにより凹部及び酸化物導電膜を覆ってシリコン窒化膜を形成する。
以下、一実施形態の構成を図面を参照して説明する。
図５において、11は液晶表示素子、すなわちＬＣＤ(Liquid Crystal Display)である液晶パネルであり、この液晶パネル11は、例えば図示しない面状光源装置であるバックライトからの面状光を変調透過させて画像を表示する透過型のものである。
この液晶パネル11は、例えばカラー表示が可能なアクティブマトリクス型のもので、例えば、本実施形態では、例えばＩＰＳモードやＦＦＳモードなどの、横電界(基板の主面に略平行な電界)を主に利用して液晶分子をスイッチングするモードを適用した構成について説明する。
この液晶パネル11は、基板装置としての第１基板であるアレイ基板16と第２基板である対向基板17とが、間隙保持部材である図示しないスペーサを介して互いに対向配置され、これら基板16，17間に光変調層である液晶層18が介在され、かつ、基板16，17のそれぞれに図示しない偏光板が取り付けられて構成されている。そして、この液晶パネル11は、基板16，17が互いに接着部としてのシール部により貼り合わされて接着固定され、略中央部に、画像を表示させる画素である副画素SPがマトリクス状に形成された四角形状の表示領域(アクティブエリア)20が形成されているとともに、この表示領域20の周囲に、額縁状の非表示領域である額縁部21が形成されている。
アレイ基板16は、液晶表示素子用(液晶パネル用)基板であり、電気的には、概略として、表示領域20に複数の配線である走査線(ゲート配線)31と信号線(ソース配線)32とを互いに水平方向(Ｈ)と垂直方向(Ｖ)とに略直交するように格子状に備えるとともに水平方向(Ｈ)に沿って複数の補助容量線33を備え、走査線31と信号線32とのそれぞれの交差位置に、各副画素SPを駆動するためのスイッチング素子である例えばポリシリコンｎチャネルの薄膜トランジスタ34及び補助容量(保持容量)35が配置されて構成されている。そして、各走査線31は、額縁部21に引き出されて図示しない走査線ドライバ回路と接続され、各信号線32は、額縁部21に引き出されて図示しない信号線ドライバ回路と接続されている。各補助容量線33は、額縁部21に引き出されて図示しない補助容量線ドライバ回路に接続されている。各薄膜トランジスタ34は、ゲート電極34gが走査線31と接続され、ソース電極34sが信号線32と接続され、ドレイン電極34dが画素電極37と接続されている。これら画素電極37と、全ての薄膜トランジスタ34に共通である共通電極38との間に、液晶層18が介在されている。また、各補助容量35は、各薄膜トランジスタ34のドレイン電極34dの一部と補助容量線33との間に形成されている。そして、各ドライバ回路は、図示しない駆動回路と接続されている。
また、アレイ基板16は、構造的には、図１に示すように、例えばガラスあるいは合成樹脂などにより形成された基板としての透光性を有する(第１の)絶縁基板であるアレイ基板本体41を備え、このアレイ基板本体41の一主面である液晶層18(対向基板17)に対向する面上に、例えばシリコン窒化膜などの(第１の)絶縁膜としての(第１の)アンダーコート層42、及び、例えばシリコン酸化膜などの(第２の)絶縁膜としての(第２の)アンダーコート層43が積層されている。また、このアンダーコート層43上に、例えばポリシリコン(ｐ−Ｓｉ)からなる薄膜トランジスタ34の半導体層44が形成されている。さらに、この半導体層44を覆ってアンダーコート層43上に、例えばＴＥＯＳ(テトラエトキシシラン)によるシリコン酸化膜などの(第１の)層間絶縁膜45が形成されている。また、この層間絶縁膜45上にて半導体層44の上方の位置に、例えばモリブデンタングステン合金(ＭｏＷ)などからなる走査線31(ゲート電極34g)、及び補助容量35などが形成されている。さらに、これら走査線31及び補助容量35などを覆って層間絶縁膜45上に、例えばシリコン窒化膜などの(第３の)絶縁膜46、及び、例えばシリコン酸化膜などの(第４の)絶縁膜47が積層されている。さらに、この絶縁膜47上に、例えばアルミニウムシリコン合金(ＡｌＳｉ)、チタン(Ｔｉ)及び窒化チタン(ＴｉＮ)が積層された信号線32(ソース電極34s)及びドレイン電極34dなどが形成されている。また、これら信号線32及びドレイン電極34dなどを覆って絶縁膜47上に、有機物からなる絶縁膜層(ＨＲＣ)48が形成されている。また、この絶縁膜層48上に、酸化物導電膜49が形成されている。さらに、この酸化物導電膜49を覆って絶縁膜層48上に、シリコン窒化膜50が形成されている。そして、このシリコン窒化膜50上に、画素電極37が形成されている。この画素電極37には、図示しないが、液晶分子を配向する配向膜が形成される。
半導体層44は、絶縁膜45，46，47を貫通して形成されたコンタクトホール52，53を覆う薄膜トランジスタ34のソース電極34s及びドレイン電極34dのそれぞれに対してソース領域及びドレイン領域が電気的に接続され、かつ、チャネル領域が薄膜トランジスタ34のゲート電極34gの下方に位置している。
絶縁膜層48は、有機物、例えばアクリル、あるいはポリイミドなどからなる。この絶縁膜層48の表面には、酸化物導電膜49下に回り込む凹部55が形成されている。また、この絶縁膜層48にはコンタクトホール56が形成されており、このコンタクトホール56を覆って酸化物導電膜49が、ドレイン電極34dと電気的に接続されている。
酸化物導電膜49は、例えばインジウム(Ｉｎ)、スズ(Ｓｎ)及び亜鉛(Ｚｎ)のそれぞれの酸化物のうち少なくとも１種類、本実施形態ではＩＴＯ(Indium Tin Oxide)から構成されており、透光性(光透過性)を有している。この酸化物導電膜49は、例えば共通電極38、及び、コンタクトホール56を覆ってドレイン電極34dと画素電極37とを電気的に接続する中継電極57などの導電部を含む。そして、これら共通電極38及び中継電極57は、互いに離間されてそれぞれ島状に形成されており、それぞれのエッジ部(端部)38a，57aの下側に凹部55が回り込んでいる。ここで、エッジ部38a，57aとは、共通電極38及び中継電極57の外縁部だけでなく、例えばこれら共通電極38及び中継電極57に開口されている孔の縁部など、共通電極38及び中継電極57の表面と裏面とに亘って連続する面を有する部分を言うものとする。
シリコン窒化膜50は、凹部55を含んで絶縁膜層48及び酸化物導電膜49上を覆って形成されている。したがって、シリコン窒化膜50は、凹部55の位置において酸化物導電膜49の共通電極38及び中継電極57などのエッジ部38a，57aの下部に入り込んでいる。換言すれば、酸化物導電膜49の共通電極38及び中継電極57は、エッジ部38a，57aがシリコン窒化膜50に対してオーバーハングするオーバーハング部となっている。そして、このシリコン窒化膜50にはコンタクトホール58が形成されており、このコンタクトホール58を覆って画素電極37が中継電極57と電気的に接続されている。したがって、画素電極37は、シリコン窒化膜50の上層膜であり、中継電極57のエッジ部57aを含む位置の上方に配置されている。
一方、図５に示す対向基板17は、例えばガラスあるいは合成樹脂などにより形成された透光性を有する(第２の)絶縁基板である対向基板本体61を備え、この対向基板本体61の一主面である液晶層18(アレイ基板16)に対向する面上に、図示しないが、各副画素SPを区画する遮光部であるブラックマトリクス及び各副画素SPに対応配置された着色部であるカラーフィルタが積層されている。そして、上述したような横電界を利用した液晶モードにおいては、対向基板17の液晶層18に接する面が平坦であることが望ましく、ブラックマトリクス及びカラーフィルタの表面の凹凸を平坦化する平坦化膜であるオーバーコート層を介して、配向膜が積層されている。
次に、上記一実施形態の製造方法を説明する。
アレイ基板16の製造に際しては、まず、図２に示すように、アレイ基板本体41上に、周知の成膜工程及びパターニング工程などを繰り返して、アンダーコート層42，43、半導体層44、層間絶縁膜45、走査線31(ゲート電極34g)及び補助容量線33、絶縁膜46，47、信号線32(ソース電極34s)及びドレイン電極34d、絶縁膜層48及び酸化物導電膜49(共通電極38及び中継電極57)を成膜した中間体M1を形成する。
次いで、この中間体M1に対して、図示しないプラズマＣＶＤ装置を用いて、まず前加熱を行い、真空チャンバ内に亜酸化窒素(Ｎ2Ｏ)、窒素(Ｎ2)またはアルゴン(Ａｒ)の少なくともいずれかのガスを導入し、所定圧力に調圧した後、これらの雰囲気中でプラズマ放電を行うことにより、酸化物導電膜49に対して還元することなく清浄化するとともに酸化物導電膜49により覆われていない絶縁膜層48の表層と酸化物導電膜49により覆われている領域の一部の絶縁膜層48(酸化物導電膜49の共通電極38及び中継電極57のエッジ部38a，57aの下部)とをエッチングして、図３に示すように、酸化物導電膜49下に回り込む凹部55を形成する(表面処理工程)。
さらに続いて、この表面処理工程を行ったプラズマＣＶＤ装置の真空チャンバ内で、所定圧力に調圧した後、プラズマ処理を行うことにより、図４に示すように、凹部55及び酸化物導電膜49を覆ってシリコン窒化膜50を形成した中間体M2を形成し(窒化膜形成工程)、一般的なプラズマＣＶＤと同様に中間体M2の除電及び装置の排気を行った後、プラズマＣＶＤ装置から中間体M2を払い出す。
すなわち、これら表面処理工程と窒化膜形成工程とは、同一のプラズマＣＶＤ装置内で一連の工程として行うことができる。換言すれば、上記の表面処理工程は、通常の窒化膜形成工程に対して、調圧及びプラズマ放電を追加するだけで容易に実現できる。
なお、表面処理工程での絶縁膜層48の削り量は、０．０８μｍ以下、さらに好ましくは０．０５μｍ程度までとすることが好ましい。したがって、この条件を満たすように、エッチングの処理時間、ガスの総流量及び高周波(ＲＦ)のパワーを設定する。エッチングの処理時間は、好ましくは１分未満、さらに好ましくは２０ｓｅｃ未満とする。また、ガスの総流量は、好ましくは２０００sccm〜３０００sccm程度とする。さらに、高周波のパワーは、好ましくは０．５ｋＷ〜１．５ｋＷとする。そして、中間体M1の温度は、好ましくは１５０℃〜４５０℃、さらに好ましくは１５０℃〜３００℃とする。
このような表面処理工程の例は、平行平板型のプラズマＣＶＤ装置において、図６の表に示すように、亜酸化窒素(Ｎ2Ｏ)を用い、総流量３０００sccm、圧力１６０Ｐａ、高周波パワー０．５ｋＷ〜１．５ｋＷ、電極間距離２４ｍｍ〜２６ｍｍ、エッチング処理時間５〜１５ｓｅｃ、及び、中間体M1の温度２００℃以上(３００℃以下)とする例、あるいは、アルゴン(Ａｒ)を用い、総流量２０００sccm、圧力２２０Ｐａ、高周波パワー１．５ｋＷ、電極間距離２４ｍｍ、エッチング処理時間１５ｓｅｃ、及び、中間体M1の温度２００℃以上(３００℃以下)とする例などが可能である。特に、亜酸化窒素を用いた場合には、酸化物導電膜49のコンタクト抵抗が低抵抗となるように、高周波パワーとエッチング処理時間との積算値(電力)が１２ｋＷ・ｓｅｃ以下となるようにすることが好ましい(図７)。
そして、窒化膜形成工程の後、シリコン窒化膜50にコンタクトホール58を形成するとともに、このコンタクトホール58を含んで酸化物導電膜49などを成膜及びパターニングすることにより、図１に示すように所定形状の画素電極37をシリコン窒化膜50上に形成する。
以上説明した一実施形態によれば、プラズマ放電によって酸化物導電膜49に対して還元することなく清浄化してこの酸化物導電膜49の表面の状態を改質することにより、水分に弱い酸化物導電膜49及び絶縁膜層48に吸湿させることなく酸化物導電膜49に対するシリコン窒化膜50の密着性を向上させることができるとともに、絶縁膜層48を削って形成した凹部55を覆ってシリコン窒化膜50を形成することにより、この凹部55の位置でのアンカー効果によって酸化物導電膜49に対するシリコン窒化膜50の密着性を向上させることができる。したがって、信頼性を損なうことなく酸化物導電膜49とその上のシリコン窒化膜50との剥がれを効果的に防止でき、歩留まりを向上できる。
また、表面処理工程において、酸化物導電膜49の表面処理及び絶縁膜層48の削りをプラズマ放電によって行うため、この表面処理工程に続いてシリコン窒化膜50をプラズマＣＶＤによって成膜することにより、表面処理工程と窒化膜形成工程とを、同じプラズマＣＶＤ装置を用いて一連の工程で実現できる。
すなわち、例えばプラズマＣＶＤに替えて、プラズマアッシャーやＲＩＳ、ＲＩＥのようなドライエッチングによって凹部を形成することも考えられるものの、これらの処理を行う装置は、一般的にプラズマＣＶＤ装置とは別物であるため、酸化物導電膜49を形成した中間体M1を一旦エッチング用の処理装置に移動させ、表面処理を行った後、プラズマＣＶＤ装置に移動させてシリコン窒化膜50を形成することとなる。これに対して、本実施形態によれば、１つのプラズマＣＶＤ装置にて表面処理加工と窒化膜形成工程とを連続的に行うことが可能となり、複雑な工程の追加が不要でタクトタイムの延長を最小限に抑制でき、より生産効率を高めることができる。
また、酸素を用いたプラズマアッシャーは、絶縁膜層48を酸化させて削るのに対して、本実施形態では亜酸化窒素(Ｎ2Ｏ)、アルゴン(Ａｒ)、窒素(Ｎ2)のいずれかを利用しており、特に、アルゴンは絶縁膜層48を酸化させることなくこの絶縁膜層48にぶつけて削っているためスパッタの制御性が良好で、酸素などを用いて酸化反応により削る場合に比べ削り量を均一に形成することが可能となる。
さらに、絶縁膜層48のエッチングによる削り量を０．０８μｍ以下とすることにより、シリコン窒化膜50上に形成される画素電極37の断切れを防止でき、電気的特性を損なうことがない。
そして、表面処理工程でのエッチングの処理時間は１分未満で処理可能なため、製造時間に大きな影響を与えることがない。
なお、上記一実施形態において、液晶モードは、横電界モードだけでなく、任意の縦電界モードでも適用できる。
アレイ基板16は、例えば有機ＥＬ表示素子などにも適用できる。
また、基板装置としてアレイ基板16を例に挙げたが、基板上に絶縁膜層及びシリコン窒化膜を積層する他の任意の基板装置に用いることもできる。
本発明の一実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
16 基板装置としてのアレイ基板
41 基板としてのアレイ基板本体
48 絶縁膜層
49 酸化物導電膜
50 シリコン窒化膜
55 凹部
41 基板としてのアレイ基板本体
48 絶縁膜層
49 酸化物導電膜
50 シリコン窒化膜
55 凹部
Claims (5)
- 基板と、この基板上に設けられた絶縁膜層と、この絶縁膜層上の一部に設けられた酸化物導電膜と、この酸化物導電膜上に設けられたシリコン窒化膜とを備えた基板装置の製造方法であって、
プラズマ放電により、前記酸化物導電膜に対して還元することなく清浄化するとともに前記酸化物導電膜により覆われていない前記絶縁膜層の表層と前記酸化物導電膜により覆われている領域の一部の前記絶縁膜層とをエッチングして、前記酸化物導電膜下に回り込む凹部を形成する表面処理工程と、
この表面処理工程に続いてプラズマＣＶＤにより前記凹部及び前記酸化物導電膜を覆って前記シリコン窒化膜を形成する窒化膜形成工程とを含む
ことを特徴とする基板装置の製造方法。 - 前記表面処理工程では、亜酸化窒素、窒素またはアルゴンのいずれかのガスを用いる
ことを特徴とする請求項１記載の基板装置の製造方法。 - 前記表面処理工程は、１５０℃〜３００℃の温度で行われる
ことを特徴とする請求項２記載の基板装置の製造方法。 - 前記表面処理工程のエッチングによる前記絶縁膜層の削り量は、０．０８μｍ以下である
ことを特徴とする請求項１ないし３いずれか一記載の基板装置の製造方法。 - 前記表面処理工程のエッチングの処理時間は、１分未満である
ことを特徴とする請求項１ないし４いずれか一記載の基板装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013266180A JP6228000B2 (ja) | 2013-12-24 | 2013-12-24 | 基板装置の製造方法 |
| US14/547,650 US9245910B2 (en) | 2013-12-24 | 2014-11-19 | Method for manufacturing board device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013266180A JP6228000B2 (ja) | 2013-12-24 | 2013-12-24 | 基板装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015122449A true JP2015122449A (ja) | 2015-07-02 |
| JP6228000B2 JP6228000B2 (ja) | 2017-11-08 |
Family
ID=53399847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013266180A Active JP6228000B2 (ja) | 2013-12-24 | 2013-12-24 | 基板装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9245910B2 (ja) |
| JP (1) | JP6228000B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107526218B (zh) | 2016-06-22 | 2020-07-07 | 群创光电股份有限公司 | 显示面板 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01103888A (ja) * | 1987-10-16 | 1989-04-20 | Matsushita Electric Ind Co Ltd | スイッチング素子 |
| JPH08501887A (ja) * | 1992-09-11 | 1996-02-27 | コピン・コーポレーシヨン | ディスプレイ・パネルのためのカラーフィルター・システム |
| JP2000098127A (ja) * | 1998-09-28 | 2000-04-07 | Dainippon Printing Co Ltd | カラーフィルタおよびその製造方法 |
| EP1081249A1 (en) * | 1999-09-01 | 2001-03-07 | Applied Materials, Inc. | Method for depositing fluorinated silica glass layers |
| JP2004004680A (ja) * | 2002-03-27 | 2004-01-08 | Tfpd Kk | 表示装置用配線基板及びその製造方法 |
| JP2008251809A (ja) * | 2007-03-30 | 2008-10-16 | Ulvac Japan Ltd | 薄膜トランジスタ製造方法、液晶表示装置製造方法 |
| JP2010283136A (ja) * | 2009-06-04 | 2010-12-16 | Toshiba Corp | 半導体装置の製造方法 |
| JP2011035082A (ja) * | 2009-07-31 | 2011-02-17 | Nichia Corp | 光半導体装置及びその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006100715A (ja) | 2004-09-30 | 2006-04-13 | Kawasaki Microelectronics Kk | 半導体装置の製造方法 |
| JP2012053371A (ja) | 2010-09-03 | 2012-03-15 | Hitachi Displays Ltd | 液晶表示装置およびその製造方法 |
-
2013
- 2013-12-24 JP JP2013266180A patent/JP6228000B2/ja active Active
-
2014
- 2014-11-19 US US14/547,650 patent/US9245910B2/en active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01103888A (ja) * | 1987-10-16 | 1989-04-20 | Matsushita Electric Ind Co Ltd | スイッチング素子 |
| JPH08501887A (ja) * | 1992-09-11 | 1996-02-27 | コピン・コーポレーシヨン | ディスプレイ・パネルのためのカラーフィルター・システム |
| JP2000098127A (ja) * | 1998-09-28 | 2000-04-07 | Dainippon Printing Co Ltd | カラーフィルタおよびその製造方法 |
| EP1081249A1 (en) * | 1999-09-01 | 2001-03-07 | Applied Materials, Inc. | Method for depositing fluorinated silica glass layers |
| JP2004004680A (ja) * | 2002-03-27 | 2004-01-08 | Tfpd Kk | 表示装置用配線基板及びその製造方法 |
| JP2008251809A (ja) * | 2007-03-30 | 2008-10-16 | Ulvac Japan Ltd | 薄膜トランジスタ製造方法、液晶表示装置製造方法 |
| JP2010283136A (ja) * | 2009-06-04 | 2010-12-16 | Toshiba Corp | 半導体装置の製造方法 |
| JP2011035082A (ja) * | 2009-07-31 | 2011-02-17 | Nichia Corp | 光半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20150177556A1 (en) | 2015-06-25 |
| US9245910B2 (en) | 2016-01-26 |
| JP6228000B2 (ja) | 2017-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107479267B (zh) | 液晶显示面板及具有该液晶显示面板的液晶显示装置 | |
| US9703409B2 (en) | Liquid crystal display device | |
| US9276017B2 (en) | Disply device for minimizing thickness of bezel area | |
| US8908117B2 (en) | Thin film transistor array substrate and liquid crystal display apparatus comprising a transparent conductive film pattern having a first type pattern and a second type pattern | |
| TWI546975B (zh) | 半導體裝置、液晶顯示裝置及半導體裝置之製造方法 | |
| JP4385993B2 (ja) | 液晶表示装置及びその製造方法 | |
| US20140117359A1 (en) | Array substrate and method for manufacturing the same and display device | |
| WO2014046025A1 (ja) | 液晶ディスプレイ | |
| JP5918280B2 (ja) | 液晶ディスプレイ | |
| US9553115B1 (en) | Manufacturing method of TFT substrate structure | |
| WO2014034512A1 (ja) | 薄膜トランジスタ基板及び表示装置 | |
| TW201508928A (zh) | 液晶顯示器的陣列基板 | |
| US9978880B2 (en) | Display device | |
| WO2015000255A1 (zh) | 阵列基板、显示装置及阵列基板的制造方法 | |
| KR20160112046A (ko) | 표시 장치 및 그 제조 방법 | |
| WO2013104300A1 (zh) | 阵列基板及包括该阵列基板的显示装置 | |
| KR20130104429A (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| JP6072522B2 (ja) | 液晶表示パネルおよびその製造方法 | |
| JP2014002250A (ja) | 液晶表示装置及びその製造方法 | |
| US20160049425A1 (en) | Array substrate and fabrication method thereof, and display device | |
| JP6228000B2 (ja) | 基板装置の製造方法 | |
| JP5201298B2 (ja) | 液晶表示装置およびその製造方法 | |
| WO2019244636A1 (ja) | 半導体装置 | |
| US10444584B2 (en) | Array substrate and liquid crystal display device having array substrate | |
| JPWO2013008359A1 (ja) | 液晶表示装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161213 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170925 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171004 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171012 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6228000 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |