JPH08501887A - ディスプレイ・パネルのためのカラーフィルター・システム - Google Patents

ディスプレイ・パネルのためのカラーフィルター・システム

Info

Publication number
JPH08501887A
JPH08501887A JP6508219A JP50821994A JPH08501887A JP H08501887 A JPH08501887 A JP H08501887A JP 6508219 A JP6508219 A JP 6508219A JP 50821994 A JP50821994 A JP 50821994A JP H08501887 A JPH08501887 A JP H08501887A
Authority
JP
Japan
Prior art keywords
pixel
array
layer
light
color
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6508219A
Other languages
English (en)
Inventor
スピツツアー,マーク・ビー
サラーノ,ジヤツク・ピー
ジヤコブセン,ジエフリー
デイングル,ブレンダ・デイ
Original Assignee
コピン・コーポレーシヨン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US07/944,207 external-priority patent/US5444557A/en
Application filed by コピン・コーポレーシヨン filed Critical コピン・コーポレーシヨン
Publication of JPH08501887A publication Critical patent/JPH08501887A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1262Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/0093Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00 with means for monitoring data relating to the user, e.g. head-tracking, eye-tracking
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13454Drivers integrated on the active matrix substrate
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/127Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/74Projection arrangements for image reproduction, e.g. using eidophor
    • H04N5/7416Projection arrangements for image reproduction, e.g. using eidophor involving the use of a spatial light modulator, e.g. a light valve, controlled by a video signal
    • H04N5/7441Projection arrangements for image reproduction, e.g. using eidophor involving the use of a spatial light modulator, e.g. a light valve, controlled by a video signal the modulator being an array of liquid crystal cells
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/12Picture reproducers
    • H04N9/31Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
    • H04N9/3141Constructional details thereof
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133514Colour filters
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13613Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit the semiconductor element being formed on a first substrate and thereafter transferred to the final cell substrate
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136209Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136277Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00Materials and properties
    • G02F2202/10Materials and properties semiconductor
    • G02F2202/105Materials and properties semiconductor single crystal Si
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00Function characteristic
    • G02F2203/01Function characteristic transmissive
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/02Composition of display devices
    • G09G2300/023Display panel composed of stacked panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243Details of the generation of driving signals
    • G09G2310/0259Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0233Improving the luminance or brightness uniformity across the screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/041Temperature compensation
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/043Preventing or counteracting the effects of ageing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/04Changes in size, position or resolution of an image
    • G09G2340/0464Positioning
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00Aspects of data communication
    • G09G2370/04Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G09G2370/042Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller for monitor identification
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2014Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3614Control of polarity reversal in general
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78612Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/66Transforming electric information into light information
    • H04N5/70Circuit details for electroluminescent devices
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/74Projection arrangements for image reproduction, e.g. using eidophor
    • H04N5/7475Constructional details of television projection apparatus
    • H04N5/7491Constructional details of television projection apparatus of head mounted projectors

Abstract

(57)【要約】 ディスプレイの製作のための基板に転写される単結晶の薄膜材料(15)を使用して、ディスプレイ・パネルは形成される。絵素配列(22)は、転写の前に薄膜材料中に制御エレクトロニクス(18、20)とともに製作することができる光弁またはスイッチを形成する。次いで生ずる回路パネル(14)をカラー・ディスプレイ・パネルの中に光放射性または液晶材料とともに組み込んで所望の光弁を形成する。

Description

【発明の詳細な説明】ディスプレイ・パネルのためのカラーフィルター・システム 発明の背景 高い品質の画像を生成するために液晶またはエレクトロルミネセント材料を利 用するフラット・パネル・ディスプレイが開発されつつある。これらのディスプ レイはブラウン管(CRT)技術に取って代わり、そしてより高度に規定された テレビジョン画像を提供することが期待される。大規模の高い品質の液晶ディス プレイ(LCD)への最も有望なルートは、例えば、薄膜トランジスタ(TFT )がLCD絵素と同時に位置する、活性マトリックスのアプローチである。活性 マトリックスのアプローチを使用する主要な利点は、絵素間の漏話の排除、およ びTFT適合性LCDを使用して達成することができるきわめてすぐれたグレー スケールである。 LCDを使用するフラット・パネル・ディスプレイは一般に5つの異なる層を 含む:白色光源、TFTがその上に絵素を形成するように配置されている回路パ ネルの1つの側に取り付けられた第1偏光フィルター、絵素の中に配置された少 なくとも3つの原色を含有するフィルタープレート、および最後に第2偏光フィ ルター。回路パネルとフィルタープレートとの間の体積は液晶材料で充填されて いる。この材料は電場がそれを横切って回路パネルとフィルタープレートに添付 されたアースとの間に適用されるとき、光の偏光を回転させる。こうして、ディ スプレイの特定の絵素がオンにされたとき、液晶材料はその材料を通して透過さ れ る偏光を回転させるので、それは第2偏光フィルター通過するであろう。 フラット・パネル・ディスプレイのために要求される大きい面積の上にTFT を形成する主要なアプローチは、大きい面積の光電装置のために従来開発された 非晶質シリコンの使用を含んだ。TFTアプローチは可能であることが証明され たが、非晶質シリコンの使用はパネルの性能のある種の面を危うくする。例えば 、非晶質シリコンのTFTは、非晶質材料において固有の電子の低い可動性のた めに、大きい面積のディスプレイに必要な周波数の応答を欠如する。こうして、 非晶質シリコンの使用はディスプレイ速度を制限し、そしてまたディスプレイを 駆動するために必要な速い論理のために不適当である。 非晶質シリコンの制限のために、他の代替材料は多結晶質シリコン、またはレ ーザー結晶化シリコンを包含する。これらの材料は、それ以上の回路の加工を低 温に一般に制限する、ガラス上に既に存在するシリコンを使用するので、制限さ れる。TFTからなる活性マトリックスは、また、エレクトロルミネセント(E L)ディスプレイにおいて有用である。TFTはシリコンから形成することがで きる;しかしながら、LCD活性マトリックスにおける多結晶質および非晶質シ リコンの使用を制限する同一因子は、また、ELディスプレイにおけるこれらの 種類のシリコンの使用を制限する。そのうえ、ELディスプレイは高速および低 い漏れを可能とするばかりでなく、かつまたエレクトロルミネセンスに必要な電 圧レベル支持することができる。 こうして、所望の速度を有しかつ製作を容易としかつ製作コストを減少するパ ネル・ディスプレイの各絵素において、高い品質のTFTを形成する方法が要求 されている。さらに、所望の速度を有しかつ製作を容 易としかつ製作コストを減少し、ならびに発光のために必要な電圧においてディ スプレイ絵素を作動する能力を提供する、ELパネル・ディスプレイの各絵素に おいて、高い品質のTFTを形成する方法が要求されている。発明の要約 本発明は、トランジスタがディスプレイの各絵素を制御するように製作される 、本質的に単結晶のシリコンの薄膜を使用する、パネル・ディスプレイおよびこ のようなディスプレイを製作する方法に関する。好ましい態様について、薄膜ま たはトランジスタの配列を光学的に透過性の基板、例えば、ガラスまたは透明の 有機フィルム上に転写する。この態様において、薄膜の単結晶のシリコンを使用 して、LCDの各絵素を作動する薄膜トランジスタの絵素のマトリックスの配列 を形成する。パネル・ディスプレイの駆動に高度に適当であるCMOS回路は、 トランジスタが形成されている同一の薄膜材料の中に形成することができる。こ の回路は。電線または電線の結合を必要とないで薄膜金属化技術を使用してマト リックスの配列に完全に相互に接続することができる。 各トランジスタは、電気の場または信号を適用することによって、隣接する材 料またはデバイスからの光またはそれを通る光の光学的透過を制御する働きをす る。この適用の目的のために、光源からの光が透過するトランジスタおよび隣接 する材料またはデバイスは光弁と呼ばれる。こうして、パネル・ディスプレイの 各絵素は光弁により独立に制御することができる。このような光弁の例は、LC Dあるいはその光透過特性電気の場または信号で変更することができかつ密な絵 素配列を形成するように構成することができる任意の液体または固体の状態の材 料を包含 する。本発明の装置および関係する製作方法は、高度に定められたカラー画像を 生成するための大規模のフラット・パネルの要件のすべてを満足する。トランジ スタまたはスイッチをエレクトロルミネセント・ディスプレイ素子(ELD)ま たは発光ダイオード(LED)と対にしてディスプレイを製造することができる 。 本発明の好ましい態様は大きい面積の半導体膜を利用し、これらの膜を加工基 板から分離し、そしてそれらをガラスまたは他の適当な光学的に透過性の材料の 上に取り付ける。2ミクロン以下の厚さをもつ単結晶のシリコンの膜はエピタキ シャル基板から分離されてきており、そして膜はガラスまたはセラミックに取り 付けられてきている。機能的p−n接合デバイス、例えば、電界効果トランジス ター(FET)を分離前に少なくとも部分的に製作し、次いでガラスに転写する 。基板上の取り付けのために種々の結合手順、例えば、接着剤、静電結合、ファ ンデルワールス力または結合のための共融合金を使用することができる。他の既 知の方法をまた利用することができる。 この方法の好ましい態様は、解放基板上に薄い本質的に単結晶のSi膜を形成 し、絵素電極および薄膜の増強モードトランジスタの配列、および関連するCM OS回路を薄膜上に製作する工程からなる。各トランジスタを絵素電極の1つに 電気的に接続し、こうして各絵素をトランジスタの1つにより独立に作動するこ とができるようにする。CMOS回路を使用して、絵素の作動および表示される 生ずる1または2以上の画像を制御することができる。源、ドレーン、チャンネ ルおよびゲート領域の形成、および絵素電極との相互接続により、薄膜が解放基 板に取り付けられている間に、デバイスの製作を開始することができる。最終の パネル基板への転写の前にデバイスの加工を実質的に完結することによって、低 温のガラスまたはポリマーを使用することができる。あるいは、デバイスの製作 のすべてまたは一部分は解放後に、あるいは加工した膜をガラスまたはプラスチ ック板に転写するとき、実施することができる。転写後、カラーフィルターおよ び液晶材料の組み込みはLCDを使用する態様のためのパネルを完結する。 薄膜形成法の好ましい方法は、本質的に単結晶の膜をその解放が可能である絶 縁基板上で形成する、シリコン−オン−インスレーター(silicon−on −inslator)(SOI)技術を使用する。用語「本質的に単結晶の」は 、少なくとも0.1cm、好ましくは0.5〜1.0cm2またはそれ以上の範 囲の断面区域にわたって、膜を通して横方向に延びる平面において、結晶の大部 分が延びている膜を意味する。このような膜は既知の技術を使用して、例えば、 サファイア、SiO2、Siウェーハ、炭素および炭化ケイ素の基板上に形成す ることができる。 SOIは、一般に、下に横たわる基板のそれと合致しない結晶格子をもつシリ コン層の形成を包含する。特定の好ましい態様は、アイソレイテッド・シリコン ・エピタキシー(Isolated Silicon Epitaxy)(IS E)を使用して、解放層上に高い品質のSiの薄膜を生成する。この方法は解放 層上に非単結晶材料、例えば、非晶質または多結晶質のシリコンを析出させ、次 いで解放層を加熱して非単結晶材料を結晶化させて本質的に単結晶のシリコンを 形成する。解放層の使用は、回路を傷つけないでエッチングすることができる酸 化物を活性層の下に使用して、膜および回路の解放を可能とする。 好ましい態様において、エピタキシャル膜がその上に形成した全体の基板をエ ッチ・バック法(etch back procedure)により除去する。 あるいは、化学的エピタキシャル・リフト・オフ(epitaxial li ft−off)の方法、すなわち、半導体材料をガラスまたは他の基板に転写す る方法を所望の半導体材料の大きい面積のシートに適用することができる。これ らまたは他の解放法を使用して、薄膜単結晶材料を回路パネルの製作のための基 板上への転写のために成長基板から除去することができる。 本発明は、結晶化シリコン膜の中にCMOS回路および絵素電極を形成し、次 いで第2転写基板に固定し、出発ウェーハまたは基板から除去し、そしてガラス または他の適当な基板に取り付けて回路パネルを形成することを包含する。ある いは、まず回路を形成し、回路をガラスに両側し、次いで回路を基板から分離す ることができる。絵素を平らのジオメトリーを有する行および列で位置決めする 。製作工程の順序はガラスに組み込まれた普通の急速CMOS(または他の)論 理の使用を可能とする。なぜなら、これらの回路の高温加工は転写の前に実施さ れるからである。 他の好ましい態様は、トランジスタ素子の明確に区別された 配列の製作、これらの素子を伸長可能な基板上に転写し、この基板は収縮または 膨張して明確に区別された素子の所望の間隔または位置合わせを提供し、次いで これらの素子をディスプレイ・パネルの中に含まれる最終の基板上に転写するこ とを包含する。 本発明の他の好ましい態様は投影ディスプレイ装置(すなわち、モニターまた は画像プロジェクター)に関し、これらの装置により生成され る画像をコントロールするために光弁マトリックス(または2またはそれ以上の マトリックス)がその中に形成される、単結晶シリコンの薄膜を使用してこのよ うな装置を製作する方法を包含する。本発明によれば、高い密度の単結晶シリコ ンの光弁マトリックスを使用する投影ディスプレイ装置は35mmのオプチクス と適合性の高い解像力の画像を提供する。 1つの好ましい態様において、光学的に透過性の基板を配置して背後の光源か ら光を受け取り、そして光弁マトリックスを基板に固定する。本発明によれば、 光弁マトリックスはトランジスタの配列および電極の配列を含み、これらは単結 晶シリコンの薄膜の中に形成される。光弁マトリックスは、また、隣接する光透 過性材料を含み、この材料を通して背後の光源からの光は選択的に透過する。好 ましい態様は、透過性光透過性材料、例えば、液晶またはフェロエレクトリック 材料を使用する光弁に関するが、他の透過性材料を使用することができる。各光 弁はトランジスタ、電極および隣接する光透過性材料の一部分を含む。各トラン ジスタは、電気の場または信号の適用により、単一の光弁のための隣接する光透 過性材料を通る光の光学的透過性を制御する働きをする。 ドライバー回路を光弁マトリックスに電気的に接続して、光弁を選択的に作動 させる。ドライブ回路は、トランジスタおよび電極が形成されている同一の薄膜 材料の中で形成することができる。ドライブ回路は、電線および電線結合を必要 としないで、薄膜の金属化技術を使用してマトリックスに完全に相互に接続する ことができる。また、作動した光弁を通して透過する光を大きい見る表面上に投 影する光学系を設ける。 プロジェクターを製作するための本発明の装置および関係する方法は、 高度に定められたカラー画像を生成するための大きいスクリーンのテレビジョン またはモニターのディスプレイの要件を満足する。その目的で、投影ディスプレ イ装置は多数の光弁を有することができ、各々は単一の原色の光を選択的に透過 することができる。さらに、大きい見る表面上に投影される多色光の画像を生成 する各光弁により透過された単一のカラーの光を組み合わせるために、ダイクロ イックプリズムを設けることができる。 投影ディスプレイ装置において使用する光弁マトリックスの形成法の好ましい 態様は薄い単結晶シリコンの膜を形成する工程からなり、これらの工程は絶縁基 板上に多結晶質シリコンの層を形成し、そして多結晶質シリコン層を熱源で走査 してこの層を結晶化して単結晶シリコンのウェーハを形成することを包含する。 この方法は、また、単結晶シリコン膜を光学的に透過性の基板上に転写し、そし てこの膜を基板に接着剤で取り付け、トランジスタの配列、電極の配列およびド ライブ回路をシリコン膜上に形成し、そして背面の光源からの光が透過できる光 透過性材料(例えば、液晶材料)の隣接する層を形成する工程からなる。各光弁 を1つのトランジスタにより独立に作動することができるように、各トランジス タを電極に電気的に接続する。ドライブ回路を使用して絵素の作動を制御するこ とができ、そして生ずる画像を大きい見る表面上に投影する光学系を設ける。 好ましい態様において、半導体材料、例えば、シリコンの層の中にまたはその 上に活性マトリックスの回路を形成する。好ましいポリシリコンまたは単結晶シ リコンの薄膜を形成するために、任意の数の製作技術を使用できることが認めら れる。単結晶シリコンの薄膜を使用する態様 において、高い分解能の画像が得られるように、極端に高い光弁の密度を達成す ることができる。他の態様は、本発明の光弁を供給するために電場の適用により 、その光学的透過性を変更することができる、固体の状態の材料または任意の材 料を使用する。 本発明の他の好ましい態様は、カラー画像を表示するためにカラーフィルター を使用する透過性および放射性カラー・ディスプレイ、およびこのようなディス プレイを製作する方法に関する。 1つの好ましい態様において、液晶の透過ディスプレイは光源から入射する光 を受け取るように位置する光学的に透過性の基板を含む。基板が回路パネルと光 源から入射する光との間に位置するように、活性マトリックスの回路パネルを光 学的に透過性の基板に結合する。回路パネルは、本質的に単結晶の半導体材料、 例えば、単結晶シリコンの薄膜(約0.1〜2.0ミクロン)からなる。トラン ジスタの配列、絵素電極の配列およびドライバー回路を薄膜の中にまたはその上 に形成する。回路パネルが個々に作動された絵素素子の配列を提供するように、 少なくとも1つのトランジスタを含むスイッチング回路に各絵素電極を電気的に 接続する。絵素素子を作動するために、ドライバー回路を各スイッチング回路に 電気的に接続する。 本発明によれば、本質的に単結晶の半導体材料の薄膜の表面に隣接してカラー フィルター素子の配列を形成する。各絵素素子が原色の光を提供することができ るように、各カラーフィルター素子を絵素素子と関係づける。原色はここにおい て色のスペクトルを提供するために使用できる色の群の1つに相当すると定義さ れることが認められる。例えば、カラーフィルターの配列のための色のスキーム は赤、緑および青であるか、 あるいはイエロー、シアンおよびマゼンタであるか、あるいは所望のスペクトル を提供するために適当な色の任意の群であることができる。カラーフィルター素 子は、乳濁液、フォトレジスト、あるいは色素を分布させることができる他の適 当なキャリヤー、あるいは任意の普通のフィルター材料を処理することによって 形成される。 光透過性液晶材料は、本質的に単結晶の材料の薄膜に関連する表面に隣接して 位置する。それ自体として、薄膜は液晶材料とカラーフィルターの配列との間に 位置する。さらに、反対電極を液晶材料に隣接して形成することができる。各絵 素素子の電極を横切って発生した電場が液晶材料の光透過性を変更するように、 液晶材料は絵素素子に対して近接して存在する。 1つの態様において、薄膜の平らの表面に隣接しかつ絵素素子が形成されてい る非平らの表面の反対側の絶縁層上にフィルター素子を形成する。他の態様にお いて、フィルター素子が薄膜の平らの表面に隣接して形成されるように、絶縁層 を除去する。他の好ましい態様において、絵素素子が形成されている薄膜の非平 面に隣接してフィルター素子を形成する。結局、液晶材料は絶縁層の実質的に平 らの表面に隣接して位置する。この構成の利点は、ディスプレイを横切って絵素 のための増強された性能を生じ、より鋭い表示された画像を生ずるということで ある。簿膜は、好ましくは、本質的に単結晶のシリコン材料からなる。不透明な 素子がカラーフィルター素子の間に散在するように、不透明(または黒色)の素 子のマトリックス配列を単結晶シリコンの薄膜上に形成することができる。不透 明(または黒色)の素子は光を吸収し、これにより各絵素素子に関連するトラン ジスタまたはスイッチング回路に入射光が 衝突するのを防止する働きをする。 活性マトリックスの回路パネルを光学的に透過性の基板に接着剤、例えば、エ ポキシによるか、あるいはより詳細に下に記載する他の方法により結合する。さ らに詳しくは、誘電材料、例えば、ポリイミド材料またはスパッタードガラスか らなる光学的に透過性のバリヤー層をカラーフィルター素子の配列と接着剤との 間に配置して、カラーフィルター素子を接着剤から隔離する。他の態様において 、光学的に透過性の材料はカラーフィルター素子をカプセル化して、各フィルタ ー素子を取り囲むフィルター素子、接着剤および薄膜から隔離することができる 。 液晶の透過性ディスプレイを製作する好ましい態様は、単結晶の半導体材料、 例えば、シリコンの薄膜を提供することからなる。1つの態様において、単結晶 シリコンの薄膜を形成する加工工程は、支持基板の上にポリシリコンの層を形成 し、そして前記層を熱源で走査してポリシリコンを溶融しかつ再結晶化させて、 本質的に単結晶のシリコンの薄膜を形成することを包含する。他の態様において 、単結晶シリコンの膜または層はSIMOX(酸素の注入による分離[Sepa ration by IMplantation of OXgen])により 形成することができる。他の態様において、単結晶シリコンのウェーハを石英基 板上にファンデルワールス力を利用して固定することができ、そしてウェーハを 既知の技術により薄くして薄膜半導体を形成することができる。なお他の態様に おいて、結合したウェーハのアプローチを使用して、単結晶シリコンのウェーハ 上に薄膜単結晶シリコンの層を形成することができる。 この方法は、また、各絵素電極をスイッチング回路の1つに電気的に 接続して絵素素子の活性マトリックスの配列を形成するように、トランジスタま たはスイッチング回路の配列、絵素電極の配列およびドライブ回路を薄膜単結晶 シリコンの中にまたは前側に形成する工程からなる。各絵素素子はスイッチング 回路の1つにより作動可能であり、そしてドライブ回路を使用して絵素の作動を 制御する。 本発明によれば、この方法は本質的に単結晶のシリコン材料の薄膜の前側の上 にカラーフィルター素子の配列を形成する工程を包含する。各カラーフィルター 素子を絵素素子の1(または2以上)と関係づける。カラーフィルター素子は、 適当な色素を含む、キャリヤー層、例えば、乳濁液またはフォトレジストを絵素 素子上にまたはその上に適用し、次いでキャリヤー層を処理してカラーフィルタ ーの配列を形成することによって形成される。あるいは、カラーフィルター素子 は、普通のフィルター材料、例えば、薄膜の光学的被膜の単一層または多層を直 接析出することによって形成することができる。いずれの場合においても、次い で層を処理しそしてパターン化して、1つの色について複数の絵素素子の各々に 隣接して生ずるカラーフィルター素子を生成する。この方法を反復して、残りの 絵素素子のために異なるカラーフィルター素子を形成して多色ディスプレイを生 成することができる。 不透明(または黒色)の素子のマトリックスの配列は、また、不透明な素子が カラーフィルター素子とともに散在するように、単結晶シリコンの薄膜の一部分 上にまたはその上に形成することができる。各不透明な素子は各絵素素子の周辺 を定めるために使用することができ、そしてそうでなければ絵素素子に関連する スイッチング回路に衝突する入射光を吸収する働きをする。好ましくは、アルミ ニウムなどの層を、また、 薄膜の一方または両方の側に形成し、そしてそうでなければスイッチング回路に 向けられることがあるか、あるいはドライブ回路に相互に接続する光を反射する 光シールドとして各アルミニウム素子が働くように、パターン化することができ る。 ディスプレイ製作方法は、また、活性マトリックスがその上に形成されている 薄いシリコン膜、および隣接するカラーフィルターの配列を支持基板から光学的 に透過性の基板上に転写する工程を包含する。これは平らの表面を露出し、この 表面は1つの態様において膜の後側に隣接する絶縁層に相当することができるか 、あるいは絶縁層を除去する場合、膜の後側に相当するであろう。転写工程は、 ポリイミド、窒化物、酸化物またはスパッタードガラスからなることができる光 学的に透過性の隔離(バリヤー)層をカラーフィルターの配列の上に形成するこ とを包含する。次いで、隔離層がフィルター素子を互いからかつ接着剤から隔離 する働きをするように、薄膜を光学的に透過性の基板に接着剤で取り付ける。次 いで、光透過性液晶材料をシリコン薄膜に関連する平らの表面に隣接して形成し 、そして反対電極を液晶材料に隣接して形成する。各絵素素子により発生する電 場が光透過性材料の光透過性を変更するように、反対電極を絵素素子の配列に関 連させる。 本発明のなお他の好ましい態様は、エレクトロルミネセント(EL)パネル・ ディスプレイおよび単結晶シリコン材料を使用してこのようなディスプレイを製 作する方法に関する。単結晶シリコンは、小さい(6インチ×6インチ以下の) 活性マトリックスのELディスプレイにおいて高い解像力を達成するために好ま しい。ELディスプレイにおいて、1または2以上の絵素を交流(AC)により 生かし、この交流は行およ び列の相互接続により各絵素に加えなくてはならない。相互接続によるACの効 率よい導電性は寄生キャパシタンスにより制限される。しかしながら、活性マト リックスの使用は相互接続のキャパシタンスの大きい減少を提供し、そして絵素 のけい光体においてより多い効率のエレクトロルミネセンスおよびそれゆえ輝度 の増加を得るために高い周波数のACを使用することができる。本発明によれば 、この利点を提供するTFTは単結晶のウェーハ、例えば、バルク(bulk) Siウェーハ、または単結晶または本質的に単結晶のシリコンの薄膜の中に形成 される。これらの高い品質のTFTはELパネル・ディスプレイにおいて使用し て、高速および低い漏れを提供し、ならびにエレクトロルミネセンスに必要な高 い電圧レベルを支持する。 現存するELディスプレイは低い輝度を提供する。なぜなら、絵素けい光体を 励起する受動回路は、けい光体材料の発光減衰時間に関して低い絵素励起周波数 (約100Hz)で典型的には作動するからである。本発明のELディスプレイ において、TFTはその高いキャリヤー移動性により特徴づけられるバルクまた は薄膜の単結晶または本質的に単結晶のシリコンを使用して活性マトリックスの 中に形成される。それ自体、絵素とともに位置する高速TFTを使用する活性マ トリックスの回路パネルは、けい光体材料の発光減衰時間に関して高いけい光体 励起周波数を提供して、ディスプレイの輝度を増加する。本発明のELディスプ レイは1000〜10,000Hzのけい光体励起周波数を提供することができ る。好ましくは、本発明のELディスプレイは約5000Hzより多くかつ約1 0,000Hzまでのけい光体励起周波数を提供して、発光の比例的増加に導く 。 好ましい態様において、単結晶シリコンの薄層を使用してトランジスタの配列 および絵素電極の配列からなる回路パネルを形成し、各絵素電極は1または2以 上のトランジスタにより作動可能である。エレクトロルミネセント材料を回路パ ネルに隣接して位置決めし、そしてパターン化してEL素子の配列を形成する。 ELディスプレイの態様について、各トランジスタ(またはトランジスタ回路) 、関連する絵素素子および関連するEL材料のELを絵素と呼ぶ。それ自体、E Lディスプレイは複数の独立に制御可能な絵素から構成される。各絵素について 、隣接するEL材料を横切って電気の場または信号を発生することができるトラ ンジスタ(またはトランジスタ回路)はEL素子による光の放射を制御する働き をする。 ELパネル・ディスプレイを駆動するために適当なCMOSドライブ回路を、 高い電圧のDMOSトランジスタおよび絵素素子のマトリックスが形成されてい る、同一の単結晶材料の中に形成することができる。ドライブ回路は、電線およ び電線の結合を必要としないで、薄膜金属化技術を使用して、絵素のマトリック スに完全に相互に接続することができる。さらに、各絵素において発生した電場 が光学的に透過性の電極と絵素との間に横たわるように、光学的に透過性の電極 の配列をエレクトロルミネセント材料の上に位置決めする。それ自体、ELパネ ル・ディスプレイの各絵素は独立に制御される光放射体であることができ、光放 射体の光放射性は電気の場または信号により変更される。 本発明は、高い解像性の色画像を生成する要件を満足するELパネル・ディス プレイを製作するための装置および関係する方法からなる。その目的で、エレク トロルミネセント材料を使用して、光の複数の異なる波 長を生成することができる絵素を形成する。さらに詳しくは、エレクトロルミネ セント材料は複数のパターン化層からなることができ、各層は、電場に暴露され たとき、他の層が生成する波長に関して異なる特定の波長の光を生成することが できる。 ELディスプレイ形成法の好ましい態様は、支持基板上に単結晶シリコンの薄 膜を形成し、絵素電極の配列、トランジスタおよびドライブ回路をシリコン膜の 中にまたはその上に形成し、そしてシリコン膜に隣接して各絵素内にエレクトロ ルミネセント構造体を形成する工程からなる。各絵素をドライブ回路により独立 に作動することができるように、各トランジスタを絵素電極に電気的に接続する 。 ELディスプレイのための単結晶シリコン層を形成する好ましい方法は、基板 上の絶縁酸化物上にシリコン膜を形成することを含むSOI技術からなる。SO I構造体は本発明のELディスプレイの高い電圧、高い密度の回路を支持するの で、好ましい。さらに詳しくは、酸化物層は高い電圧のデバイス、例えば、DM OSトランジスタを構造体が支えるようにさせる。さらに、SOI構造体はより 高い解像のディスプレイに導く、より高い密度の絵素回路を達成するためのチャ ンネルの隔離を提供することができる。 他の好ましい方法は、SOI技術を含むELディスプレイのための薄膜形成法 に関し、ここで単結晶シリコン膜を支持基板上に形成し、次いで単結晶シリコン 膜は支持基板から分離しそして他の材料に接着することができる。1つの好まし い方法において、単結晶シリコンの膜を基板上に形成し、そして活性マトリック スの回路をシリコン膜の中に形成する。次に、膜をその基板から分離し、そして 絵素の光放射性を改良する ために反射性材料上に転写する。他の好ましい態様において、膜をその基板から 分離し、そして光学的性質を改良するための材料の湾曲状表面上に転写する。例 えば、ヘルメットに取り付けるシステムの湾曲状バイザーにELディスプレイを 取り付けらることができる。あるいは、ELディスプレイはヘッヅ−アップ・デ ィスプレイ(heads−up display)のための湾曲状風防に取り付 けることができる。 他の好ましい態様において、単結晶シリコンの膜を基板上に形成し、次いでウ ェーハ全体を上層に取り付ける。次に、基板全体をエッチ・バック法により除去 する。 ELディスプレイを形成するとくに好ましい方法は、薄い本質的に単結晶のS i膜を形成する工程からなるISEを使用し、これらの工程は絶縁基板上に多結 晶質シリコンの層を形成し、多結晶質シリコン上にキャッピング層を形成し、そ して多結晶質層を熱源で走査して前記層を再結晶化させかつ実質的に単結晶のシ リコンのウェーハを形成することを含む。ディスプレイの形成法は、さらに、絵 素電極の配列、トランジスタおよびドライブ回路をシリコン膜の中に形成し、そ して各絵素内にエレクトロルミネセント構造体を形成する工程からなる。各絵素 が1つのトランジスタ回路により独立に作動することができるように、各トラン ジスタを絵素電極に電気的に接続する。ドライブ回路を使用して絵素の作動を制 御することができ、そして生ずる画像は表示される。 他の好ましい態様において、エレクトロルミネセント(EL)カラー・ディス プレイは支持基板の上に形成された活性マトリックスの回路パネルを含む。前述 したように、回路パネルは単結晶または本質的に単結晶の半導体材料の薄膜(約 0.1〜2.0ミクロン)からなる。トランジ スタの配列またはスイッチング回路、絵素電極の配列およびドライバー回路を薄 膜の中にまたはその上に形成する。エレクトロルミネセント材料を回路パネルの 回路に隣接して位置決めし、そしてパターン化してEL素子の配列を形成する。 ELディスプレイのために、各トランジスタ、関連する絵素素子および関連す るEL材料の素子を絵素素子または光放射体と呼ぶ。各絵素素子について、隣接 するEL材料を横切って電気の場または信号を発生させて、EL材料により光の 放射を引き起こすことができるトランジスタの1つに、絵素電極を電気的に接続 する。活性マトリックスの回路と同一の単結晶材料の中にまたはその上にドライ バー回路を形成することができる。ドライバー回路は、電線および電線の結合を 必要としないで、薄膜金属化技術を使用して、絵素素子を作動するためのトラン ジスタに完全に相互に接続することができる。 光学的に透過性の電極を、白色けい光体からなることができるEL構造体の上 に配置する。それ自体、各絵素素子において発生した電場は光学的に透過性の電 極と絵素電極との間に横たわる。カラーフィルター素子の配列は電極の表面に隣 接して形成される。各カラーフィルター素子は1つの絵素素子と関係づけられる 。カラーフィルター素子は、ここに記載する技術に従い、乳濁液、フォトレジス トまたは色素が位置する他の適当なキャリヤーまたは他の普通のフィルター材料 を処理することによって形成される。場の存在はEL材料が光を発生するように させ、ここで光はカラーフィルターを通過して着色された光を生成する。それ自 体、ELディスプレイの絵素素子は独立に制御される色の光放射体であることが でき、光放射体の光放射性は電気の場または信号により変更さ れる。 本発明は、高い解像性のカラー画像を生成できるELディスプレイを製作する 方法からなる。ELディスプレイの製作法の好ましい態様は、本質的に単結晶の 半導体材料、例えば、シリコンの薄膜を形成することからなる。本質的に単結晶 のシリコンの薄膜を形成する加工工程は、支持基板の上にポリシリコンの層を形 成し、そしてこの層を熱源で走査してポリシリコンを溶融および再結晶化して、 本質的に単結晶のシリコンの薄膜を形成することを包含する。あるいは、単結晶 シリコンの膜または層は、より詳細に後述するように、SIMOX法、石英への ウェーハのファンデルワールスの結合または結合したウェーハのアプローチによ り形成することができる。 この方法は、また、各絵素電極がトランジスタの1つに電気的に接続されて絵 素素子または光放射体の活性マトリックスの配列を形成するように、トランジス タの配列、絵素電極の配列およびドライブ回路を単結晶シリコンの薄膜の中にま たはその上に形成することからなる。各絵素素子はトランジスタの1つにより作 動可能であり、そしてドライブ回路を使用して絵素の作動を制御する。この方法 は、また、回路パネルの回路に隣接して素子材料(例えば、白色けい光体)の層 を形成し、そしてこの材料をパターン化してEL素子の配列を形成することを包 含する。次いで、光学的に透過性の電極をEL構造体に隣接して形成する。次い で、カラーフィルター素子の配列を電極の上に形成する。各カラーフィルター素 子を絵素素子の1(または2以上)と関係づける。 カラーフィルター素子は、キャリヤー層、例えば、乳濁液またはフォトレジス トを薄膜に適用することによって形成される。次いで、キャリ ヤー層を加工およびパターン化して、複数の絵素素子の各々に隣接して生ずるカ ラーフィルター素子を生成させる。この方法を反復して、残りの絵素素子のため に異なるカラーフィルター素子を準備して放射性の活性マトリックスのカラー・ ディスプレイを生成することができる。不透明な素子がカラーフィルター素子と ともに散在するように、不透明(または黒色)の素子のパターンをまた形成する ことができる。ELディスプレイ構造体は、光学的に透過性の層をカラーフィル ターの配列の上に形成することによって完成する。 ELディスプレイの製作法は、また、構造体を支持基板から光学的に透過性の 基板、例えば、ガラス、プラスチックまたは頭部取り付けバイザー上に転写する 工程を包含することができる。転写工程は、ディスプレイ構造体を一時的基板に 取り付け、支持基板を除去し、光学的に透過性の基板を取り付け、そして一時的 基板を除去することを包含する。 ディスプレイ・パネルのカラーフィルターを製作する前述の方法により得られ る重要な利点は、絵素素子とフィルター素子との正確な整合が得られるというこ とである。普通のカラーフィルターのシステムは液晶材料の反対側におけるフィ ルター素子と、例えば、ディスプレイの積層構造体を最終的に組み立てるとき、 活性マトリックスの中の絵素素子との整合を含むが、本発明のシステムはフィル ター素子を回路パネル上に直接製作することによって整合を提供する。転写に関 係する加工として転写法を利用するとき、ディスプレイの一部分またはすべての 収縮を生じ、これにより普通のフィルター配列との正確な整合をいっそう困難と する場合、これはとくに有利である。図面の簡単な説明 部品の構成および組み合わせの種々の新規な詳細を包含する本発明の前述、お よび他の特徴は、添付図面を参照していっそうとくに説明しかつ請求の範囲の中 に指摘される。理解されるように、本発明を具体化する特定のパネル・ディスプ レイおよびそれらのパネルを製作するとき使用する方法を例示のみを目的とし示 し、そしてこれらは本発明を限定しない。本発明の主要な原理は本発明の範囲か ら逸脱しないで種々の態様で使用することができる。 第1A図は、本発明に従うフラット・パネル・ディスプレイの分解斜視図であ る。 第1B図は、本発明の好ましい態様のドライバーシステムを示す回路線図であ る。 第2A図〜第2L図は、フラット・パネル・ディスプレイのための回路パネル の製作を示す好ましい方法のフロー・シークエンスである。 第3図は、ディスプレイ・パネルの好ましい態様の断面図である。 第4図は、再結晶化のために使用するシステムの好ましい態様を斜視図で示す 。 第5A図は、結晶化材料中の境界を連行するためにパターン化解放層の使用を 示す。 第5B図は、境界を連行するためのパターン化解放層の使用を示す。 第6A図は、本発明に従うガラスへの転写の前のMOSFETのためのドレー ン電流および相互コンダクタンス特性を示す。 第6B図は、ガラスへの転写後の第6A図のMOSFETのためのドレーン電 流および相互コンダクタンス特性を示す。 第7A図は、2つの異なるドレーン電圧における対数目盛でプロット した第6A図におけるデバイスのドレーン電流を示す。 第7B図は、2つの異なるドレーン電圧における対数目盛でプロットした第6 B図におけるデバイスのドレーン電流を示す。 第8A図は、ゲート電圧が0〜5ボルト間で変化する第6A図のデバイスのド レーン電流出力を示す。 第8B図は、ゲート電圧が0〜5ボルト間で変化する第6B図のデバイスのド レーン電流出力を示す。 第9A図〜第9C図は、本発明によるリフト−オフ法(lift−of pr ocess)を示す1系列の断面線図である。 第10A図は、本発明の他の態様に従うリフト−オフ加工の間のウェーハの部 分的斜視図である。 第10B図は、この方法における工程後のリフト−オフ構造体の第10A図の 線II−IIに沿って取った断面図である。 第10C図は、位置合わせが維持されている他の態様における、リフト−オフ 加工の間のウェーハの一部分の部分的斜視図である。 第10D図および第10E図は、リフト−オフ法における追加の工程後の第1 0C図の構造体の断面を示す。 第11A図〜第11E図は、本発明によるリフト−オフ法の方法の流れにおけ る種々の工程の間のウェーハの略線図である。 第12A図〜第12C図は、本発明の他の好ましいリフト−オフ法の概略断面 図である。 第13A図〜第13C図は、本発明による好ましい転写法を概略的に示す。 第14A図および第14B図は、本発明による追加の転写法を概略的 に示す。 第15図は、本発明によるデバイスの位置合わせをモニターしかつ制御する好 ましいシステムを示す。 第16図は、本発明の高い解像性のモニターにおいて使用する好ましい投影シ ステムの断面図である。 第17図は、本発明の好ましい高い解像性のモニターの図解である。 第18A図は、折返されたオプチクスの幾何学を使用する高い解像性の投影モ ニターの図解である。 第18B図は、活性マトリックスを通る熱損失を減少するために第18A図の モニターにおいて使用できる光学的配置の図解である。 第19図は、本発明の投影装置のためのドライバーシステムを図解する回路線 図である。 第20A図〜第20D図は、光弁マトリックスを製作しそしてそれを支持基板 に転写する好ましい方法および転写順序である。 第21A図〜第21C図は、光弁マトリックスを製作しそしてそれを支持基板 に転写する他の好ましい方法および転写順序である。 第22A図〜第22E図は、マトリックスを製作しそしてそれをガラス基板に 転写するなお他の好ましい方法および転写順序である。 第23図は、本発明のカラーフィルターシステムを使用する活性マトリックス の透過ディスプレイの分解斜視図である。 第24A図〜第24C図は、単結晶シリコン層を製作するSIMOX法を図解 する好ましい方法の流れ順序である。 第25図は、単結晶シリコン層を形成するファンデルワールスの結合のアプロ ーチを示す。 第26A図〜第26B図は、単結晶シリコン層を形成する結合したウェーハを 示す好ましい方法の流れ順序である。 第27A図〜第27G図は、透過性活性マトリックスのカラー・ディスプレイ の製作を示す好ましい方法の流れ順序である。 第28A図〜第28K図は、透過性活性マトリックスのカラー・ディスプレイ の製作を示す他の好ましい方法の流れ順序である。 第29図は、第28A図〜第28K図に従い製作した活性マトリックスのカラ ー・ディスプレイの断面図である。 第30A図〜第30H図は、カラーフィルター素子の配列の製作のためにネガ のフォトレジスト材料を使用する方法の流れ順序である。 第31A図〜第31J図は、カラーフィルター素子の配列を製作するための写 真現像法を断面図で図解する好ましい方法の流れ順序である。 第32A図〜第32D図は、透過性活性マトリックスのカラー・ディスプレイ の製作を図解する他の好ましい方法の流れ順序である。 第33A図は、本発明によるエレクトロルミネセント・パネル・ディスプレイ の分解斜視図である。 第33B図は、エレクトロルミネセント・カラー・ディスプレイ素子の斜視図 である。 第33C図は、エレクトロルミネセント・パネル・ディスプレイのドライバー システムを示す回路線図である。 第33D図は、第33C図のDMOSトランジスタのための同等の回路である 。 第34A図〜第34L図は、エレクトロルミネセント・パネル・ディスプレイ のための回路パネルの製作を図解する好ましい方法の流れ順序 である。 第35A図〜第35D図は、エレクトロルミネセント・カラー・ディスプレイ の製作を図解する好ましい方法の流れ順序である。 第36A図〜第36B図は、上層へのSOI構造体の転写および結合および基 板の除去を図解する好ましい方法の流れ順序である。 第37A図〜第37B図は、GeSi合金を中間のエッチ停止層として使用す る別の転写法を図解する好ましい方法の流れ順序である。 第38図は、本発明によるエレクトロルミネセント・カラー・ディスプレイの 分解斜視図である。 第39A図〜第39E図は、エレクトロルミネセント活性マトリックスのカラ ー・ディスプレイの製作を図解する好ましい方法の流れ順序である。 第40A図〜第40C図は、光学的に透過性の基板へのエレクトロルミネセン ト活性マトリックスのカラー・ディスプレイの転写を図解する好ましい方法の流 れ順序である。 第41図は、パターン化絵素電極素子の図解である。 第42図は、頭部取り付け活性マトリックスのディスプレイ・システムの図解 である。 第43A図〜第43E図は、エレクトロルミネセント活性マトリックスのカラ ー・ディスプレイの製作を図解する他の好ましい方法の流れ順序である。 第44A図〜第44E図は、カラーフィルターの製作を図解する他の好ましい 方法の流れ順序である。 第45図は、積重ねられた絵素素子の図解である。好ましい態様の詳細な説明 本発明の好ましい態様は、第1図にパネル・ディスブレイの斜視図に図解され ている。ディスプレイの基本的成分は、白色または他の適当な色であることがで きる光源10、第1偏光フィルター12、回路パネル14、フィルタープレート 16および第2偏光フィルター17を含み、これらは層状構造体で固定されてい る。液晶材料(図示せず)は回路パネル14とフィルタープレート16との間の 体積の中に配置されている。回路パネル14上の絵素の配列22は、第1回路成 分18および第2回路成分20により個々に作動され、これらの成分は配列に隣 接して位置し、こうして各絵素は絵素とカラーフィルターのプレート16に固定 された反対電極との間に横たわる液晶材料の中に電場を生成することができる。 電場は液晶材料を横切って透過する光の偏りを回転させ、これにより隣接するカ ラーフィルター素子は照明される。フィルタープレート系のカラーフィルターは 4つのフィルター素子、例えば、青色24、緑色25、赤色27、および白色2 9のグループで配置されている。フィルター素子24、25、27、29に関連 する絵素または光弁を選択的に作動させて、その絵素グループのための任意の所 望の色を生成することができる。 本発明は、透過性材料または放射性材料を使用してディスプレイ・パネルの各 絵素を形成する。その目的で、いくつかの好ましい態様は、液体、例えば、前述 の液晶材料を使用して、各絵素のために透過性光弁を形成する。他の好ましい態 様は固体の状態の材料、例えば、強誘電性材料を使用して、各絵素のために透過 性光弁を形成する。さらに、他の好ましい態様は他の固体の状態の材料を使用し て、各絵素のための光放射 体を形成する。エレクトロルミネセント膜、多孔質シリコン、あるいは電場の適 用により変更できる光学的透過性を有する任意の光放射性材料を使用して、光放 射体を形成することができる。したがって、エレクトロルミネセントディスプレ イ素子(ELD)、多孔質シリコンのディスプレイ素子または発光ダイオードを 形成し、そしてディスプレイの製作に使用することができる。 パネル上のディスプレイを制御するために使用できるドライブ回路を第1B図 に示す。回路18は入る信号を受け取りそして信号をバス13を通して絵素に送 る。回路20はバス19を通して走査して個々のトランジスタ23をオンにし、 トランジスタ23は各絵素中のコンデンサ26を充電する。コンデンサ26は、 配列の次にの走査まで、絵素電極および液晶21上の電荷を維持する。本発明の 種々の態様は、所望のディスプレイの種類に依存して、各絵素とともにコンデン サを利用するか、あるいは利用できないことがある。 第2A図〜第2L図は、回路パネルの回路をその中に形成するシリコン−オン −インスレーター(SOI)膜を形成するための、アイソレイテッド・シリコン ・エピタキシー(Isolated Silicon Epitaxy)(IS E)の使用を図解する。任意の数の技術を使用して単結晶のSiの薄膜を形成す ることができることに注意すべきである。SOI構造体、例えば、第2A図に示 すものは、基板30および基板30上に成長または析出した酸化物34(例えば 、SiO2)を包含する。シリコンの薄い単結晶層を酸化物34の上に形成する 。こうして酸化物(または絶縁体)はSi表面層の下に埋め込まれる。ISES OI構造体の場合について、上部層は実質的に単結晶の再結晶化シリ コンであり、これからCMOS回路を製作することができる。埋め込まれた絶縁 体を使用すると、普通のバルク(シゾクラルスキー[Czochralski] )材料で得ることができる速度より高い速度を有するデバイスが得られる。1. 5×106を超えるCMOSトランジスタを含有する回路はISE材料の中に首 尾よく製作されてきている。 第2B図に示すように、膜38をパターン化して各絵素のためのトランジスタ 領域37および絵素電極領域39を定める。次いで各絵素の2つの領域37、3 9の間にチャンネルを含むパターン化領域の上に、酸化物層40を形成する。次 いで固有の結晶化材料38にホウ素または他のp−形ドーパントを注入(imp lant)44して(第2C図)n−チャンネルデバイス(あるいは、p−チャ ンネルデバイスのためのn−形ドーパント)を形成する。 次いで多結晶質シリコン層42を絵素の上に析出し、次いで層42に、第2D 図に見られるように、n−形ドーパントを注入46して、ゲートとして使用すべ き層42の抵抗を低下させる。第2E図に見られるように、ポリシリコンをパタ ーン化してゲート50を形成し、次いでホウ素の大きい注入52を実施して、ト ランジスタのためのp+源およびドレーン領域を形成する。第2F図に見られる ように、酸化物54をトランジスタの上に形成しそして、それぞれ、源66、ド ルーン64、およびゲートと接触する開口60、56、58を酸化物54を通し て形成する。アルミニウム、タングステンまたは他の適当な金属のパターン化金 属化70を使用して、露出した絵素電極62を源60(またはドレーン)に接続 し、そしてゲートおよびドルーンを他の回路パネル成分に接続する。 第2製作法は、ガラスに結合された加工されたシリコンの薄い(1〜 5ミクロン)膜を形成するために開発された、基板解放法の1つである;これら の膜は、転写の前に部分的または完全に製作されている、活性半導体デバイス、 例えば、FETを含有する。転写(CLEFT)のアプローチのための横方向に 成長したエピタキシャル膜の切り離しを包含する結晶化および解放法は、ここに 引用によって加える米国特許第4,727,047号にいっそう詳しく記載され ている。化学的エピタキシャルリフト−オフ(CEL)は、米国特許第4,84 6,931号および米国特許第4,883,561号にいっそう詳しく記載され ている。CLEFTおよびCELの両者の技術は基板の再使用を可能とし、基板 を消費する他の絵素回路の配列に比較してコストを減少する。薄膜解放技術をS OIウェーハと組み合わせることによって、われわれは要求される高い品質の膜 および回路をガラス上に形成することができる。 前述のことがが示すように、CEL法は解放層のHF(または他のエッチング 剤)のアンダーカットのために要求される横方向の距離により制限を受けること がある。CELを使用する大きい面積のパネルに対する重要な点は、完全な大き い面積の膜よりむしろパターン化デバイスおよび/または回路の解放である。な ぜなら、回路またはデバイスは未使用の区域を有し、これらの区域はエッチを解 放層に到達させる膜を通る垂直のチャンネルとして使用することができるからで ある。このアプローチは第2H図〜第2L図に図解されている。解放基板から回 路を除去するために、絵素の間に存在する層36の露出領域の中に第1開口70 (第2H図)を形成する。次いで層34の第2の大きい部分を除去してキャビテ ィ72を形成し、こうして層36の一部分がキャビティ72の上を延びるように する。 第21図において、キャビティ72および開口70を充填し、そして層36の 一部分の上を延びる支持ポスト76を形成する。次いで開口または管の孔74を 層36を通して形成し、こうしてエッチング剤を孔74、または横方向の開口7 8を通して導入して層34を除去する(第2J図参照)。残りの絶縁層36およ びその上に支持された回路は、ここで基板30に関して支持ポスト76で所定位 置に保持されている。 紫外線で硬化することができるエポキシを使用して、光学的に透過性の基板8 0を回路、および層36に取り付ける。次いでポスト76付近のエポキシ84の 領域が未硬化であるが、残りのエポキシ82が硬化されるように、基板80をパ ターン化する(第2K図参照)。基板30およびポスト76を除去して第2L図 に示す構造体を形成し、次いでこれを加工して所望のディスプレイを製作する。 紫外線硬化した接着剤(またはテープ)を必要に応じてパターン化して回路を 保護することができ、そしてHFを使用して残りの解放層に到達することができ ることに注意すべきである。 テープを使用する場合、テープは解放後の回路のための支持を提供することに 注意すべきである。大きい面積のGaAsデバイスを含有する膜はこの方法で製 作されてきており、そしてこれらは1つのテープ上のウェーハ全体からデバイス を形成するために解放されてきている。解放された回路をガラスおよび液晶ディ スプレイ・パネルの他の素子の上に再び取り付けることができる。透明な接着剤 は取り付けの好ましい方法である。 最終のディスプレイ・パネルを形成するために、第2L図に示す回路パネルを エッチングして、所望の絵素素子を露出して残す。絶縁層お よび整合層、シール境界および接続のための結合パッドを回路パネル上に付加す る。スクリーン印刷法を使用して境界を調製することができる。カラーフィルタ ーおよび反対電極を含有するプレートを、スペーサーの挿入後、シール境界とと もに回路パネルにシールする。小さい充填孔または境界を通して延びる孔を経て 、選択した液晶材料をディスプレイに充填する。次いで充填孔を樹脂またはエポ キシでシールする。第1および第2の偏光膜または層を両側に結合し、そしてコ ネクターを付加する。最後に、白色光源114、または適当な光源を偏光装置1 12に結合する。 生ずる装置の断面図は第3図に示されており、ここで絵素電極102および1 04は互いから横方向に間隔を置いて位置する。各絵素電極102、104はト ランジスタ106およびそれらに関連するカラーフィルター120)122を有 するであろう。偏光素子112、118は構造体の反対側に位置しそして構造体 は、また、結合素子または接着剤108および光学的に透過性の基板110、例 えば、ガラスまたはプラスチックを含む。層108は2〜10ミクロンの厚さを 有することができる透明なエポキシまたは低温ガラスであることができる。 CLEFT法は、化学的蒸着(CVD)により成長した、薄い単結晶膜を再使 用可能なホモエピタキシャル基板から分離させる。CEL法と異なり、CLEF T法において、回路またはデバイスをまずガラスに結合しそして、取り付け後、 回路と基板とを分離する。 CLEFTにより基板から除去された膜は本質的に単結晶であり、低い欠陥の 密度をもち、わずかに数ミクロンの厚さであり、そして結局回路パネルは重量が わずかでありそしてすぐれた透過特性を有する。本願 の目的に対して、用語「本質的に単結晶」は、少なくとも0.1cm2、好まし くは0.5〜1.0cm2またはそれ以上の範囲の膜の平面において断面区域に わたって結晶の大部分が延びている膜を意味する。 CLEFT法は、米国特許第4,727,047号に記載されており、次の工 程を包含する:解放層(弱い平面)にわたる所望の薄膜の成長、金属化および他 の被膜の形成、膜と第2基板、例えば、ガラス(または上層)との間の結合の形 成、および弱いビルトイン平面に沿った切り離しによる分離。次いで基板は再使 用可能である。CLEFT法を使用して、横方向のエピタキシャル成長により本 質的に単結晶の材料のシートを形成して、薄層の上部上に連続の膜を形成する。 シリコンについて、横方向のエピタキシーはISE法または他の再結晶化法によ り達成される。あるいは、他の標準の析出技術を使用して、必要な薄膜の本質的 に単結晶の材料を形成することができる。 解放層を形成する材料の必要な性質の1つは、層と半導体膜との間の接着の欠 如である。弱い平面は解放層によりつくられるているので、膜は劣化なしに基板 から切り離すことができる。解放層はSi34およびSiO2の多層膜からなる ことができる。このようなアプローチは、CMOSロジックの背面を不動態化す るためにSiO2の使用を可能とする。(Si34は溶解して弱い平面を生成す るための層である。)CLEFTアプローチにおいて、回路をまずガラス、また は他の転写基板に結合し、次いで分離すると、紫外線硬化したテープに比較して 、取り扱いがより簡単となる。 ISE法において、酸化物膜は基板に、および回路を含有するであろう上部の Si膜に強く取り付けられる。この理由で、結合の強さを化学 的に減少することが必要である。この技術は、完全な分離なしに、エッチング剤 で優先的に溶解して、解放層の中に弱い平面を形成する解放層を含む。次いでガ ラスを回路および電極に結合した後、膜を機械的に分離することができる。 機械的分離は次のようにして達成される:膜の上表面を透明のエポキシで上層 、例えば、ガラスに結合する。次いで膜およびガラスを、切り離し支持体として 働く厚さ約5mmのガラス板に、ワックスで結合する。金属くさびを2枚のガラ ス板の間に挿入して、表面を離れさせる。マスクは基板に対して低い接着性を有 するので、膜は基板から切り離されるが、ガラス上に取り付けられたままである 。次いで基板をCLEFT法の他のサイクルのために使用することができ、そし てデバイスの加工を膜の背面で完結する。デバイスは上層に取り付けられたまま であるので、背面側は写真平板印刷を包含する標準のウェーハの加工にかけるこ とができることに注意すべきである。 この方法は、さらに、単結晶膜の調製を包含し、Si基板の場合においてシー ド添加を使用しそして異質基板の場合においてシード添加を使用する。シード添 加Si膜の場合について、標準の再結晶化法を使用する。いずれの場合において も、下部の酸化物または窒化物の層は解放の目的について最適化することができ る。 第4図に概略的に示す、再結晶化系の1つの態様において、基板の温度を下の ヒーター130により融点付近に上げる。次いで上の針金またはグラファイトの ストリップ・ヒーター132を試料134の上部を横切って走査して、動く溶融 ゾーン136を再結晶化させるか、あるいは多結晶質シリコンをさらに結晶化さ せる。Siについての標準の方法に おいて、横方向のエピタキシーを小さい開口から下の酸化物を通してシード添加 し、そして生ずる単結晶膜は基板の向きを有する。キャッピング層138を結晶 化前に多結晶質材料の上に析出させる。 前述の基板の使用はシード添加を排除する。この場合において、本質的に単結 晶のSiは粒界エントレンイメント(grain boundary entr aiment)技術により得られる。粒界エントレンイメントは、解放酸化物ま たはキャップ層をパターン化して、再成長領域に熱勾配の変調を導入することに よって使用することができる。温度の場のこの変調は溶融面の位置を変化させ、 そして予測可能な位置における境界を連行する。解放酸化物142のパターン化 は第5A図に示されている。この態様において、基板140は解放酸化物142 で充填されるみぞ150を有する。キャップ146と解放層142との間に延び ることができる結晶化材料144中の境界のこのエントレンイメントのために、 Si回路または電極は高い品質のの領域の中に位置することができる。金属化お よび他の特徴は亜結晶粒境界にわたって位置することができる。 示すように、好ましい技術は必要なエントレンイメント構造をもつ再使用可能 な基板をパターン化することである。この方法においていったんパターン化され ると、再使用可能な基板は再パターン化を必要としないであろう。このような機 構において、連行のみぞはみぞを完全に充填するために十分な厚さの材料を有す る。みぞの中の材料は、例えば、平面化Si34からなることができるが、解放 層はさらにSiO2の析出からなることができる。あるいは、みぞはSiO2で完 全に充填することができる;次いでみぞは解放エッチのためのチャンネルとして 機能す ることができる。 第2のアプローチは、第5B図に示すように、キャップの析出後、キャップ層 145のパターン化を含む。キャップ145のパターン化うね147は、キャッ プ145と解放層141との間を延びることができる再結晶化材料中の境界14 8の上に横たわる。第3のアプローチは多結晶質シリコン層をパターン化するこ とであろう。 キャッピング層は異質基板とともに使用することができる。キャッピング層は 熱サイクルを通じて接着性でなくてはならないが、デバイスの加工のために除去 可能でなくてはならない。キャップは平滑なSi基板のためによく働くが、エン トレンイメントに必要なパターン化層は新しい膜を必要とすることがある。 第6図〜第8図は、ガラス基板上への転写の前後における、本発明に従い作ら れたMOSFETの電気的特性を図解する。第6A図は直線領域においてゲート 電圧VGの関数としてドレーン電流IDおよび相互コンダクタンスGMをグラフで 描写し、ここでドレーン源の電圧は、ガラスへの転写前のMOSFETについて 、50mVである。MOSFETは、0.5μmの厚さの再結晶化シリコン材料 において、250μm/20μmの幅/長さ比および890OAのゲート酸化物 厚さを有する。第6B図は、ガラスへの転写後における、同一デバイスのドレー ン電流IDおよび相互コンダクタンスGMを示す。 第7A図は、2つのドルーン源電圧VDS=50mVおよびVDS=5Vにおいて 対数目盛でプロットした第6A図のデバイスのドレーン電流をグラフで示す。 第7B図は、2つのドルーン源電圧VDS=50mVおよびVDS=5V において対数目盛でプロットした第6B図のデバイスのドレーン電流をグラフで 示す。 第8A図はVGS=0、1、2、3、4および5ボルトのゲート電圧における第 6A図のデバイスのドレーン源電圧の関数としてドレーン電流IDをグラフで示 す。 第8B図はVGS=0、1、2、3、4および5ボルトのゲート電圧における第 6B図のデバイスのドレーン源電圧の関数としてドレーン電流IDをグラフで示 す。 CELアプローチについて、他の態様はガラス板上への解放された回路の再取 り付けを含む。適用法は、薄膜半導体材料と接着剤との間の均一な緊密な接触を 保証し、しかも薄膜の中に割れ目を発生したり、あるいは欠陥を導入してはなら ない。 これらの方法は分離すべき層の前側にアピエゾン(Apiezon)Wワック スを適用することを含む。ワックス中の応力は持ち上げる層に曲率を付与し、こ れによりエッチング流体をエッチング前面にアクセスさせる。エッチング前面へ のアクセスはリフト−オフされる全体の区域の外側へりからのみ達成される。 しかしながら、2cm×2cmより大きい面積について数時間または数日間ま でに及ぶことがある長いリフトオフ時間のために、この方法は大きい面積のリフ トオフを包含する適用のための使用が制限される。エッチング前面へのエッチン グ剤のアクセスを増加するために、曲率が要求される。しかしながら、リフトオ フのために必要な曲率は低温ワックスにより引き起こされるので、このワックス が存在する間に高温加工を実施することができない。問題の試料はしばしば切り 離して大きさで分類 し、基板は再使用しない。ワックスの適用法を自動化し、そしてパターン化して 、この方法が好ましい適用において基板の再使用を可能とする。この方法は裏側 の加工を必要としない個々の小さい区域のためにのみ有用である。 本発明の他の態様は、異なる膨張係数をもつ薄いまたは厚い膜材料の組み合わ せをを使用して、標準のリフトオフ法において背面のワックスと置換することを 含む。この方法は第9A図〜第9C図に図解されている。正しい温度を使用する ことによって、リフトオフのために必要な曲率は層中の応力差のために達成され る。単一の層がリフトオフされる材料に関して正しい膨張係数を有する場合、そ の層を使用することができる。この方法は、リフトオフ温度において正しい曲率 を付与する支持層を、室温において平らに横たえさせ、そしてまた裏側の加工の 間に膜を支持する。 本発明のこの態様を次に第9A図〜第9C図の構造体200に関して説明する 。基板202を準備し、これはその上にエピタキシャル層またはデバイスを形成 することができる任意の適当な基板からなることができる。解放層204を、好 ましくはCVDにより、基板202上に成長させる。薄膜シリコンの解放可能な 層について、SiO2層を前述したように使用することができる。 半導体層の構造体206を解放層204上に、また、CVDまたは他の前述の 方法により形成する。構造体206は、好ましくは、本発明に従いトランジスタ の配列の製作のために配置された材料からなる。 CVDを使用することによって、例えば、構造体206は非常に薄く、すなわ ち、約5ミクロンより小さくそして、好ましくは、2ミクロンよ り小さく作ることができ、接触層は0.1ミクロンの厚さである。 必要なドーパントは、典型的には、源、ドレーンおよびチャンネル領域を定め る成長法後に拡散または注入により導入される。次に、構造体206を前、また は上部の側に、普通の技術を使用して加工して、各絵素を位置させるべき場所に ゲートまたは金属接触、および必要に応じて、母線および結合パッドを形成する 。 第1のリフト−オフの態様において、次いで被膜208を前側の加工した構造 体206上に形成する(第9A図)。被膜は異なる熱膨張係数をもつ厚いまたは 薄い膜材料から成る。例えば、被膜208は窒化物、金属、バイメタルまたはガ ラスの応力被膜からなることができる。接触金属化(図示せず)は、また、この とき接触層上に適用することができる。 次いで被膜層208および構造体206を普通の写真平板印刷によりパターン 化し、そして被膜材料208および構造体206を、第9B図に示すように、適 当な選択的エッチング剤を使用するエッチングにより、前以て決定した区域にお いて解放層204まで下方に除去する。被膜208の被膜材料の間の有意な熱応 力が生成しないように十分に低い前以て決定した温度において、上の工程を実施 する。次に、被膜208の中に熱応力を引き起こすために十分な程度に、温度を 上げる。この高温の間に、構造体を解放エッチング剤に暴露する(第9C図参照 )。 解放エッチング剤は究極的に解放層204を十分にエッチングして、被膜20 8により支持された分離されたデバイス構造体206を除去可能とする。次いで これらの構造体をより低い温度にして、この温度において、熱応力は解放されて 明確に区別されたデバイスを引き続く裏側の 加工のために平らに横たえる。 この方法はグミッテル(Gmitter)らの黒色ワックス法を越えた有意な 利点を提供し、明確に区別されたチップを裏側の加工のために平らに横たえさせ ることができ、そして支持構造体は裏側の加工温度に対して不透過性である材料 、例えば、ガラスから形成される。 2つの異なる手順を使用してウェーハ規模のリフトオフを達成することができ る。第1の方法は、その上に転写すべき膜が形成されている全体の基板のエッチ ングを包含する。これは「エッチ・バック」法と名付けられる。 第2の方法は、ウェーハまたは試料のへりのみから解放層にアクセスし、そし て1枚の大きいシートとして材料を解放する。この第2の方法は、同一のウェー ハからリフトされたデバイスの間の位置合わせを必要としない場合である。位置 合わせを望まない場合、個々のデバイスの大きい区域または材料の区域のリフト オフのために自動化された方法を使用する。前側の加工が完結した後、紫外線硬 化したエポキシは所望のパターンで硬化し、それを望まない場所で除去し、次い で解放層までのエッチングのためのマスクとして使用することができる。次いで 紫外線硬化したエポキシをリフトオフすることができ、そして分離のリフトのた めの支持体として作用することができる。別々のデバイスをエッチング溶液から 回収し、そしてピック・アンド・プレイス(pick and place)型 の方法を使用して別々に加工することが必要である。 これらの別のリフト−オフ法を次に第10A図〜第10E図に関して説明し、 ここで第9図における対応する用語は第10図において同一の参照数字を保持す る。第10A図の部分斜視断面図に示すように、基板 202は、すべては第9図に関して説明するように、解放層204、次いでデバ イス構造体206その上に形成して有する。すべての前側の加工、例えば、基板 206への結合パッドおよび金属接触(図示せず)を完結する。 より少ない可溶性またはより少ないエッチング可能性の状態からより可溶性ま たはより多い可溶性またはより多いエッチング可能性の状態に形質転換すること ができる(またはその逆)材料を前側を加工した基板206上に形成する。例え ば、紫外線硬化可能なエポキシ230を基板206の上に広げることができる。 このエポキシは紫外線への露出すると、その溶解度がより少なくなるという性質 を有する。 次いで、材料の紫外線に透明のマスクの解放層232をエポキシ230の上に 形成し、そして開口236をもつパターン化不透明マスク234を層232の上 に添付する。 マスク234を紫外線で照射し、マスクの開口236の下に横たわるエポキシ の区域を硬化し、そしてそれらの区域の可溶性を未硬化の状態におけるより少な くする。解放層232を除去し、そしてマスク234を除去する。次に、未硬化 のエポキシを溶剤により、例えば、解放層204へ下方に除去する(第10B図 参照)。 硬化したエポキシ230は、解放層204からの分離後、構造体上に残って薄 膜構造体206のための支持体として働く。この方法において、チャンネル24 0を解放区域204へ下方にカットして、構造体206の全体の上表面区域をよ り小さい区域に分割することによって、エッチング前面を増加する。 ウェーハ大きさのリフトオフの第2の方法は、リフトすべき全体の区 域をより小さい区域に分割することによって、エッチング前面の量を増加するこ とに頼る。リフトすべき材料の全体の区域の中にチャンネルをカットし、これに より解放層を露出する。これらのチャンネルは区域を完全に分離することができ るか、あるいはリフトオフ区域の中への部分的道をカットするスリットから成る 。 この第2の方法は、材料のこれらの小さい区域を互いに関して位置合わせする と同時に露出された解放層へのエッチング媒質のアクセスをより大きくすること 試みるという問題を取り扱う。これを実施することが可能であることにより、溶 液からの回収は容易になり、裏側のウェーハのスケールの加工が可能となり、そ してより小さい区域およびエッチング前面の最大となるためにリフトオフ時間は 短くなる。このアプローチの主要な特徴は、それが全体のウェーハ区域の位置合 わせを可能とすると同時に、すべてのエッチング前面へのエッチング溶液のアク セスをなお提供することである。 トランジスタの配列におけるように、デバイス間の位置合わせが要求される場 合、第10C図〜第10E図の別の態様のリフトオフ法は多数の利点を提供する 。 第10C図のこの別法は、小さいデバイスまたは材料の絵素を互いに関して位 置合わせを試みると同時に、露出された解放層へのエッチング媒質のアクセスを 可能とするという困難な問題を解決する。これを実施することが可能であること により、溶液からの回収は容易になり、裏側のウェーハのスケールの加工が可能 となり、そしてより小さい区域およびエッチング前面の最大となるためにリフト −オフ時間は短くなる。このアプローチは、また、ウェーハ区域全体を通じたデ バイスの位置合わ せを可能とすると同時に、すべてのエッチング前面へのエッチング溶液のアクセ スをなお提供することである。第10C図に関すると、ウェーハの特定の部分が 示されている。ウェーハは半導体の基板202から形成されており、その上に解 放層204がCVDにより析出されており、次いで前面加工されたトランジスタ パネル206が析出されており、すべては前述した通りである。 転写可能な材料、例えば、未硬化の液状UVエポキシ250を構造体206の 上表面または前表面上に広げる。前の態様と異なる点は、透明材料、例えば、プ ラスチックから作られた、穴開けされた平らのグリッド252がエポキシ250 の上に整合されるとき、次の工程において起こる。穴開け256はグリッド25 2の平面に対して直交し、かつそれを通して延びる。 次いで、穴開け256を被覆するように整合された不透明の円256をもつ光 マスクをグリッド252の上に添付する(第10C図)。(任意の紫外線に透明 のマスクの解放層(図示せず)をマスク258とグリッド252との間に形成し てマスクの除去を促進することができる。)第10D図に示すように、紫外線を マスク上に収束させ、不透明の円254の下を除外した、すべての下に横たわる エポキシ254を硬化し、ここで各絵素250の硬化した区画は陰影を施した断 面で示されておりそして未硬化の区画はブランクで示されている。マスク258 を除去する。未硬化のエポキシ250を適当な溶剤で開口256から除去し、そ して構造体206を解放層204まで下方に開口を通してエッチング除去する。 次いで、解放層を前述したように形成した開口256を使用してエッチング除去 する。こうしてエッチング剤のためのアクセスを横切って多 数の点において達成され、硬化したエポキシ254によりグリッド252に取り 付けられた配列が生ずる(第10E図参照)。 位置合わせに対する他のアプローチは、解放層204まで下方にエッチングし 、これにより材料単独の中にチャンネルを形成することによって、デバイス材料 の中にチャンネル260を直接形成することである(第11A図)。このチャン ネルは、また、第9図の紫外線硬化したエポキシのパターン化法を使用し、次い で解放層204まで下方にエッチングする(第11B図参照)か、あるいは第1 1C図の平面図に示すように、分離すべき区域270の間にチャンネル260ま たはアクセスストリートを形成する任意の他の方法により、より高く作ることが できる。次いで支持体280を材料270にチャンネル260の上において取り 付け、次いでエッチング剤をチャンネルに沿って流し、これによりウェーハの中 央へのエッチング剤のアクセスを与えることができる(第11D図〜第11E図 )。より高いチャンネルは毛管作用を加速し、これによりより速い解放を達成す ることができる。また、真空の補助、超音波の補助などを包含する他の方法を使 用して、チャンネル260までのエッチング剤の動きを加速することができる。 同一の線に沿って、チャンネル260をデバイス材料の中に作って、解放層を 下に露出することができる。次いで多孔質材料を前表面上に紡糸するか、あるい は他の方法で前記表面に形成または取り付ける。この材料は、紫外線、熱、また は溶剤処理により硬化したとき、剛性または半剛性であり、したがって、基板か ら分離後、リフトした膜を支持することができる。この材料は、エッチング剤に より取り付けられないで、エッチング剤を通過するために十分に多孔質である。 このようにして、 エッチング剤は多孔質材料を通過し、そしてその露出された点において解放層へ のアクセスを与える。 他の態様において、上に横たわる支持構造体を構造体206に取り付ける前に 、解放層のエッチング剤を解放層と接触させる。この方法が有効であるためには 、チャンネル260をリフトすべきデバイスまたは区域の間に形成し、エッチン グ剤がそれらの中に捕捉されなくてはならない。基本的方法は次の通りである: 基板202上の解放層204を露出するチャンネル260をリフトオフされた区 域206の間に形成する。これはデバイスの間にチャンネルをつくる前述の方法 の任意の方法により実施することができる。非常によく働く簡単な方法は、フォ トレジストのマスキングおよび引き続く解放層204まで下方へのエッチングに より、材料の中にチャンネルを直接形成することである。これにより、解放層の 上に材料の高さに等しいチャンネル260を材料の中に形成する。次に、エッチ ング剤をリフトすべき表面上に配置するか、あるいはウェーハをエッチング剤の 中に沈める。いずれの場合においても、リフトすべき区域206の間のチャンネ ル260にエッチング剤物質を充填する。これを実施した後、上に横たわる支持 層は、また、リフトオフ後の位置合わせを保持し、ここにおいて詳細に説明する 結合法により構造体206の前側に添付する。ウェーハを沈めている間に、ある いはエッチング剤がウェーハの前表面を被覆しかつチャンネルを充填している間 に、上に横たわる支持体を材料206に固定する。支持材料は形成されたチャン ネルを充填せず、これによりエッチング剤を強制的に出さないために十分に剛性 でなくてはならない。適当な支持材料はガラス、プラスチックまたは他の光学的 に透過性の基板からなる。これはエッチング 剤のアクセスのための孔を必要とせず、これによりこの方法を大きく簡素化する 固体の支持媒体を考慮に入れる。 捕捉されたエッチング剤は解放層204を十分に溶解するので、薄膜の区域2 06を支持体により支持および位置合わせされている間に除去することができ、 裏側はそれ以上の加工、すなわち、裏側の導体の金属化および結合パッドの形成 のために暴露される。 前述の支持材料に加えて、小さいデバイスを取り扱う工業においてよく知られ ている紫外線解放テープはいくつかの理由で選択されるきわめてすぐれた支持体 であることが証明された。これらのテープは、強い紫外線に露出したとき、それ らの接着の大部分を失うという性質を有する。さらに、湿気は接着を行うように は思われず、そしてテープは液体の中に沈めた場合でさえ、非常に首尾よく適用 することができる。これらのテープは単独で、あるいはより厚い支持体と組み合 わせて使用することができる。この追加の支持体は永久的でなくそして使用する エッチング剤により攻撃されないかぎり、紫外線に対して透明である材料から形 成すべきである。 紫外線解放性接着剤は、テープの裏材料の代わりに、他の支持材料に直接適用 することができる。第12A図〜第12C図に示すように、支持体280を二重 側面の紫外線解放性テープ282を使用することができる。テープ282の一方 の側を支持体に接着する。次いで、エッチング剤を適用した後、他方の側を構造 体206の前面に接着する。次いでエッチング剤でデバイス206をアンダーカ ットする。次いでデバイスを、第12A図に示すように、解放テープにより支持 体280に取り付ける。エッチング剤はウェーハ表面上の多数の点から解放層へ のアクセ スを有するので、リフトオフ時間は非常に短い。 このようにして、デバイスを互いに関して位置合わせし、そして裏側の加工の 間の支持体280により支持する。 次いでテープの接着を支持体を通る照射により解放することができ(第12B 図または第12C図)そしてテープはキャリヤー280からデバイスを取り付け たまま除去することができる。それ以上の紫外線露出は、デバイスを真空ワンド (wand)により除去させるか、あるいはテープまたは任意の他のテープ28 4または基板288をもつエポキシ286(第12B図または第12C図参照) または他の媒質に直接転写させるために十分な程度に、テープへのデバイスの接 着を減少するであろう。幅0.5cm程度に大きい別々の区域をこの非曲率によ りリフトされた。同時にリフトおよび位置合わせすることができる全体のウェー ハの大きさはウェーハ大きさによりのみ制限される。 示したように、別の態様は紫外線硬化した接着テープおよびエポキシの使用を 包含する。接着剤を使用して薄膜トランジスタおよびCMOS回路素子をガラス に結合することができる。14インチ×14インチ程度に大きいか、あるいはこ れより大きいプレートに接着剤を適用する。適用は次のものを包含する:回転被 覆、蒸気被覆、スプレー、および必要な均一性および光学的品質を提供するため の標準厚さの膜適用法。 他の好ましい態様は、緊密に配置されたデバイスを回路パネル上のそれほど緊 密に間隔を置いて位置しない位置に転移する方法を包含する。第13A図〜第1 3C図に図解されている技術は、デバイスが正しく位置決めされるまで、ストレ ッチ性テープまたはフィルムの伸長または収縮を使用する。この技術は、また、 前述のリフト−オフの方法およ機械 的方法または伸長と機械的方法の組み合わせを包含する。商業的に入手可能な装 置を使用して、フィルムの伸長を正確に制御することができる。種々の方法を使 用して、伸長および転移の間のデバイスの間隔を測定しそして成分の適切な位置 合わせを得ることができる。 構造体300に関して第13A図に図解するように、トランジスタまたは薄膜 半導体領域304の配列はストレッチ性基板302上に転写されてきている。ト ランジスタまたは領域304は前述の方法に従うか、あるいは任意の他の適当な 方法を使用して製作および転写されている。基板302は接着剤からなる。 第1態様において、第13B図に示すように、構造体を軸306に沿って伸長 し、これにより軸306に沿ってデバイス310の間の距離308を増加すると 同時に他の方向においてデバイスの間に距離310を同一に残す。次いで基板3 02を軸314に沿って伸長して第13C図に示す配列を生成し、ここでデバイ ス304は1つの方向に間隔308および直交する方向に間隔312を有する。 他の態様において、第13A図の構造体300を方向306および314に同 時に伸長して、第13C図に示す配列を得る。機械的技術を第14A図および第 14B図に示す。テープ上にデバイス320のリフトオフ配列を使用して開始す る。このテープ322をフレーム324上に配置し、このフレームは軸326に 沿って出たり入ったりし、そして軸328に沿って上下に動く。ドラム330の 周辺の回りに柔軟なテープ334を配置する。次いで器具340をデバイス32 4上に押し、デバイスの第1の行をドラムのテープ334上に押す。ドラムのテ ープ334を方向332に必要な角度で割送り、そして再び器具340はデバイ スの第2行を間隔338でテープ3 34上に押す。すべての行が転写されるま でこれを続ける。次いでデバイス336の行をもつこの第1ドラムのテープ33 4をフレーム324上に配置する。新しいドラムのテープ339上へ行を転写す ることによって、同一の操作を続ける。 他の態様は一方の方向にテープを伸長し、これを他のテープに転写し、そして そのテープを他方の方向に伸長し、そしてデバイスを最終の支持体に転写する。 この方法は小さい分離されたデバイスによく適する。 転写または最終の基板上のデバイス304の間の距離を測定するシステムは第 15図に概略的に示されている。レーザー350はビーム352を基板354の 方向に向け、そして源を横切って走査する。センサ356は透過および/または 反射した光を検出し、そしてビームがデバイス304により転向された場合信号 を発生するように位置する。制御装置358は基板354に関してビーム352 の動きを関係付けるので、デバイス304の間の距離は正確に測定される。制御 装置358を伸長機構360に電気的に接続し、こうしてデバイスの選択した行 または列の間隔を調節できるようにする。 伸長機構360は基板354が取り付けられているカラーをプレスするピスト ンから成ることができる。ピストンの動きは基板354に対して面し、そしてカ ラーを通して基板354を正確に定められた方法で伸長してデバイス304の間 の間隔を増加する。 あるいは、第15図に示すのものに似た商業的に入手可能な伸長機構が存在し 、この伸長機構は基板をその周辺に沿ってつかみかつ基板を適当な方向に正確に 引く。 伸長後、位置合わせしたデバイスをガラス、ポリエステルまたは光弁 (LCD)の製作のための他の適当な基板に転写する。あるいは、デバイスをデ ィスプレイの製作のための発光装置上に取り付けることができる。 本発明の他の好ましい態様は第16図に示す投影モニターである。投影モニタ ーは投影システム500を含み、この投影システムは拡大表面514に究極的に 向けられる多色画像を生成し、そして拡大表面514は投影スクリーン、鏡、ま たはレンズであることができる。投影システム500から表面514への直接通 路が第16図に示すが、好ましい態様において、投影システムからの画像の出力 は光学的ジオメトリーを通過した後、表面574上に投影される。ファンまたは 適当なヒートシンクにより冷却を行うことができる。 プロジェクター内で、ハロゲンランプ502からの光はリフレクター505お よびレンズ503によりダイクロイックミラー504の交差した対に向けられる 。コンデンサーレンズ503は、+X方向に放射された光を集める収集効率が最 大であるように設計される。球形リフレクター505は−X方向に放射された光 を集め、そしてランプの光をそれ自体の上に像を形成する。 ランプ502からの白色光を交差したダイクロイックミラー504に向け、こ の鏡504は光を赤色、緑色および青色の原色部分に分離する。光の分離された 色は隣接する鏡506により向けられて、3つの液晶光弁のマトリックス508 の各々の裏側508aを照明する。本発明によれば、各光弁マトリックス508 は、実質的に単結晶のシリコンの薄膜および光を表面514へ選択的に透過する 隣接する液晶材料の中に形成された、トランジスタの配列、電極の配列、偏光子 、カバーガラス、お よびドライバーからなる(下に詳細に説明する)。 各光弁マトリックス508は個々の光弁を変調するドライバー回路により制御 されるので、照明光は液晶材料を通して選択的に透過されて、マトリックスの前 側508bにそれぞれの原色で画像を形成する。次いで3原色の画像はダイクロ イックプリズム510により光学的に組み合わせられて単一の多色光線となる。 光線は投影レンズ512により表面514に投影される。 他の好ましい態様において、投影システムは拡大表面上に投影されたモノクロ ームの光線を生成するように変調された単一の光弁マトリックスを使用する。な お他の好ましい態様において、各光弁マトリックスはディスプレイのための見る 表面に対して光を選択的に透過する強誘電性材料を使用する。 好ましい投影システムは3つの光弁マトリックスおよび特定の内部の光学的ジ オメトリーを使用して記載してきたが、好ましい態様は種々の内部の光学的ジオ メトリーとともに構成された1または2以上の光弁マトリックスを含むことがで きる。例えば、1つの好ましい態様において、個々のオプチクスとともに配置さ れた4またはそれ以上の光弁を有する投影システム520の中に、高い分解能の 複合画像を生成することができる。 第17図を参照すると、投影モニター515はプロジェクターからスクリーン 518に光線を向ける光学的配置を含む。その目的で、投影システム500をモ ノクロームまたは多色の光線を鏡516へ投影する。鏡は投影システムに関して ある角度で位置し、そして鏡から反射する光は平行とされる。平行とされた光は 大きい見るスクリーン518の裏側 に向けられる。それ自体、画像はスクリーン518の前側で見ることができる。 第18A図は折畳まれたオプチクスのジオメトリーを使用する高い分解能の投 影モニター513を示す。モニターは光を活性マトリックス517へ向ける光源 515からなる。生ずる光の画像はレンズ519に向けられる。光の画像はレン ズから3枚の鏡522、524、526に向けられ、そして見るスクリーン52 8の裏側上に投影される。光の画像はスクリーン528の前側で見ることができ る。 第18B図は活性マトリックスLCD517を通る熱損失を減少するための任 意の光学的配置を示す。光学的配置488を第18A図の投影モニターまたはこ こに記載する投影ディスプレイの任意のものの中に組み込むことができる。光学 的配置はモノクロームまたは多色の光をコリメーター490に向ける光源515 を含む。平行とされた光の一部分を偏光ビームスプリッター492により分離し 、そして偏光ロテイター493に向ける。次いで回転された光はコンバイナー4 94により光線と前以て組み合わせられる。こうして、活性マトリックスの構造 体517上に入射する光のより大きい部分は偏光装置により受容されて、いっそ う効率よい投影システムを生ずる。 保護ディスプレイ装置の好ましい態様は1または2以上の光弁マトリックスを 駆動するドライバー回路を含む。第19図を参照すると、活性マトリックス60 0は、共に位置するドライバー回路により個々に作動される、複数の光弁からな る(第1B図参照)。共に位置するドライバー回路は支持体ドライバー回路によ り制御により、ここで支持体ドライバー回路はビデオ・コンディショニング回路 602、システム・クロック 604、任意のアンプリチュード・ツー・パルス・デュレーション(ampli tude to puls duration)(APD)変換器606、列ド ライバー608、および行ドライバー610を含む。 ビデオ・コンディショニング回路602は、RGB信号、NTSC信号または ビデオ・フォーマット信号、または任意のディジタルまたはアナログ信号である ことができるビデオ入力信号を受け取る。コンディショニング回路は各原色につ いて入る信号を生成する別々のビデオ出力信号(ライン611、612および6 13)を処理しそして列および行のドライバー608および610について同期 化信号(ライン615)を処理する。ライン611上のビデオ出力信号は直列の データの流れであり、ここでデータの流れの各信号の振幅は各光弁を透過する光 強度を決定する。 APD変換器を使用しない場合、ライン615上の直列のデータの流れは行ド ライバー610により受け取られる。行ドライバー610は信号データの流れの 各々をバス618を通して送る。列ドライバーはライン615上の同期信号を受 け取りそして、同期信号に応答して、データの流れの関連する信号をバス619 を通して送り個々のトランジスタをオンにして各絵素中のコンデンサを充電する 。コンデンサは、配列の次の走査まで、関連する信号の振幅に比例する電荷を光 弁上に維持する。 あるいは、ビデオ出力のデータの流れの各信号が、信号の振幅に比例するパル スを有するパルスに変換されるように、APD変換器を使用することができる。 いずれの場合においても、ドライバー回路は前述の方法と同一の方法で作動する 。 本発明の投影ディスプレイ装置は、広い範囲の次の現存するコンピュ ータ・ディスプレイ・フォーマットの要件を満足する絵素密度を有する、光弁マ トリックスを使用することができる: 適用 ディスプレイ・フォーマット (列×行) 1)普通のパーソナル 1024×768 コンピュータ 1280×1024 2)ワークステーション 1280×1024 (アドバンスド・パーソナル 1580×1280 コンピュータ) 2048×2048 3)他のワークステーション 1152×900 (非標準) 1280×1024 1600×1280 こうして、前述の絵素密度のいずれかを有する1または2以上の単結晶シリコン の光弁マトリックスを使用するディスプレイ・モニターは本発明に従い製造する ことができる。 本発明の1つの特徴は、単結晶の光弁マトリックスを使用して投影装置が高い 分解能の画像を提供することである。高い密度の光弁の配列は単結晶シリコン膜 の中に形成することができるので、高い分解能の画像は可能である。表1を参照 すると、光弁の対角線が種々の配列大きさおよび絵素密度について示されている 。対角線の寸法および引き続く星印 は、配列が35mmのオプチクスと適合性であることに注意すべきである。35 mmのオプチクスの使用は、光弁の画像の設計した寸法が42mm(1.654 インチ)以下であるということを必要とする、記載したオプチクスの大きさ、重 量およびコストを最小とするときの主要な特徴である。したがって、情報含量の 最高の密度を提供する、光弁の影像技術を使用することが望ましい。ここにおい て論ずる光弁は2000ドット/インチの製作したばかりの密度と適合するよう である。これはコンパクトな、低いコストの広く入手可能な光学的成分を使用し て高い分解能の画像の投影を可能とする。光弁の小さい大きさは、小さいフォー マットのコンデンサーレンズのアセンブリーのダイクロイックミラーおよびプリ ズムおよび投影レンズの使用を可能とする。引き続いて、前述のプロジェクター およびモニターのパッケージ大きさは小さい寸法で維持することができ、そして 成分の重量は同様に最小とされる。適当な35mmのフォーマットの光学的成分 は広く入手可能であり、そして大きいおよび/またはカスタムの光学的成分に関 して低いコストで得ることができる。35mmの適合性の光弁で満足することが できない投影およびモニターの要件について、より大きいか、あるいはカスタム の光学的成分を使用することができる。記載した光弁技術により提供される特定 の光弁フォーマットの最小大きさのために、同様なコスト、大きさおよび重量の 利点はカスタムの光学的成分の獲得に転換される。 前述したように、ここに記載する光弁技術を使用して、35mmのフォーマッ トの光学的成分で1024×768〜2048×2048絵素の投影配列を満足 することができる。これにより、比較的コンパクトな寸法および低い重量で高い 分解能のカラーおよびモノクロームの画像のプ ロジェクターおよびモニターの製作が可能となる。 モニターの1つの実行は、データの窓のアクセスのための追加のスクリーンル ームをもつ2つの並列する8.5インチ×11インチのページのディスプレイに ついて適当な17.5インチ×11.5インチの画像を形成することである。記 載する光弁および投影技術の使用は、モニターの物理的フォーマットを22イン チより小さい高さ、20インチより小さい幅、および10より小さい深さとする ことができる。この実行における単一の150〜300ワットのハロゲンランプ の使用は、25フット−ランバートまたはそれより大の輝度において後方−部分 のスクリーン画像を提供するであろう。スクリーン材料の選択は、最大の見る角 度について簡単な拡散体、あるいは減少した立体の見る角度にわたる最大の輝度 のためのレンズの形状を包含する。 本発明の他の特徴は、単結晶シリコンの光弁マトリックスを使用する投影装置 が高い輝度をもつ画像を提供することである。これを達成するために、投影ディ スプレイ装置において使用する各単結晶シリコンの光弁マトリックスは、透明の 面積/合計のマトリックス面積の百分率として定義される、高い光学的アパーチ ュアを有する。表2は種々の光弁配列についての光学的アパーチュアを提供する 。一般に、配列についての最小の許容される光学的アパーチュアは40%である ことが認められる。表2に示すように、画像の分解能を増加する絵素密度が増加 するにつれて、光学的アパーチュアは減少する。しかしながら、所定の絵素密度 についてスイッチング・デバイスおよび/または相互接続大きさが減少すると、 光学的アパーチュアは増加する。 他の好ましい態様において、成長および転写の方法を使用して、第20A図〜 第20D図に示すようにガラス上に位置する単結晶シリコンの 薄膜を形成する。第20A図を参照すると、シリコンの緩衝(絶縁)層628を シリコン基板626上にエピタキシャル的に成長させる。歪みを与えられたGe Si層630を緩衝層628上にエピタキシャル的に成長させ、そして単結晶シ リコンの上の層632をGeSi層上にエピタキシャル的に成長させる。歪みを 与えられた層630は薄く、数百オングストローム程度であって、上のシリコン 層632の中に入る不適合の欠陥の形成を回避すべきである。 第20B図を参照すると、集積回路の加工技術、例えば、ここにおいて前述し た技術のいずれかを使用して、単結晶シリコン層632の中に光弁マトリックス 回路634を形成する。次に、加工したウェーハをエポキシ接着剤でガラスまた はプラスチック支持体636に取り付ける(第20C図)。エポキシは加工によ り形成されたボイドを充填し、そして前面を支持体636に接着する。支持基板 626および緩衝層628をエッチング除去し、GeSi層630はエッチング 停止層として働く(第20D図)。次いで、シリコン膜632をエッチングしな いで、GeSi層を選択的にエッチングすることができる。 第21A図〜第21C図は、シリコンの薄膜をガラス基板に転写および接着す る他の好ましい方法を図解する。出発構造体はシリコンのウェーハ718であり 、その上に酸化物層716およびポリ−Si、a−Siまたはx−Si714の 薄膜を前述の方法のいずれか、例えば、ISEまたはCLEFTを使用して形成 する。次いで、複数の回路、例えば、絵素電極、TFT、Siドライバーおよび Si論理回路を薄膜の中に形成する。第21A図は3つのこのようなウェーハ、 A、B、Cを示す。ウェーハAにおいて、論理回路740を形成する。ウェーハ Bにおいて、 絵素電極762およびTFT751を形成する。ウェーハCにおいて、ドライバ ー回路720を形成する。ウェーハを上層転写体712、例えば、ガラスまたは 他の透明の絶縁体に接着剤721を使用して取り付ける。好ましくは、接着剤は 商業的に入手可能なエポキシから構成される。 ウェーハは、接着剤721を使用して、ガラス上層712に取り付ける。次い でこのサンドイッチ構造体を硬化して、結合が完全に成熟することを確実にする 。この硬化がないと、ある種の接着剤は引き続くエッチング工程に耐えることが できない。 次いでウェーハを清浄にし、そして天然の酸化物718を背面からエッチング 除去する。ウェーハは溶液の中に入る(KOHまたは同等のもの)。観察者はこ の方法をモニターし、そしてその上の薄いシリコン層714にまで穴空けしない で埋め込まれた酸化物層716においてエッチングを停止する。別のエッチング 剤は非常により高いエッチング速度、選択性を有するヒドラジン、あるいはエチ レンジアミンピロカタコール(EDP)である。 シリコンが完全に溶解したとき、KOH中のシリコンのエッチングの特徴を示 す激しい発泡が突然停止し、エッチングの完結を示す。 それそれのガラス上層712に転写された薄膜714を次にすすぎ、そして乾 燥する。回路740、751、762、または720が既に設けられていない場 合、膜714は必要に応じて裏側の回路の加工をすることができる。 前述の光弁マトリックスの製作法において、液晶材料中の回位の欠陥が膜の中 に形成された非平面の回路の地形により誘発されて、不規則の積重ねおよび引き 続く像の収差を生ずることがある。平面化回路は回位 の問題を排除するであろう。オプションは膜を光学的に透過性の基板へ転写した 後、酸化物層を使用して平面を形成することである。均一な地形が提供されるよ うに、酸化物層は平面または実質的に平面(すなわち、その表面を横切る≦1ミ クロンの均一性)である。次いで、任意の必要なシールドまたは絵素回路を形成 して、回位を実質的に含まない平面化回路を生成することができる。 前述の態様において、1〜2インチの対角線を有する光弁マトリックスは液晶 体積の中にスペーサーを必要としないことが認められる(第1A図参照)。スペ ーサーは非透過性素子であるので、その体積からそれらを排除すると、改良され た光学的アパーチュアが得られ、こうしてマトリックスの輝度が増加する。また 、小さい絵素のジオメトリーにおけるスペーサーにより引き起こされる光学的収 差を防止する。 所望の輝度を提供するために必要な投影システムにおいて使用される光の強度 がより高いために、光源に対する単結晶の絵素トランジスタの感度は性能を障害 することがある。光源は100〜1000ワットを生成する、好ましくは150 〜300ワットの領域で作動するハロゲンランプであることができる。また、単 位面積当たり同様なレベルの電力を生成する他の光、例えば、明確に区別された レーザー(RGB)、カソード発光光源、およびアークランプを使用することが できる。したがって、光源に対する活性マトリックスの感度を減少することが望 ましい。これは、各トランジスタに向かって向けるられるか、あるいは散乱した 光を実質的に減衰する光シールドで、配列中の各トランジスタの一方または両方 の側をシールドすることによって達成される。金属または他の光学的に不透明の 材料をシールドとして使用することができる。シール ドが金属であるとき、それは、また、シールドされるトランジスタの相互接続ま たはゲートとして働くことができる。直角の入射において、金属は2000〜1 0,000オングストロームの領域の厚さをもつシリコンのバンドギャップまた はそれより上の波長において光源からの光を完全に減衰することができる。シー ルドは、また、活性マトリックスのへりの回りに使用して、周辺の回路に向かっ て向けられた光を減衰または遮断することができる。 第22A図〜第22E図において、投影システムのための二重シールドの活性 マトリックスの配列が図解されている。第22A図〜第22C図および第22E 図における左側の図解は、各工程または態様の絵素トランジスタの断面図を示す 。第22A図〜第22C図および第22E図における右側の図解は、トランジス タ804、絵素区域811、および相互接続ライン808および810を包含す る上面図を示す。第22A図において、支持基板800、酸化物層802、源お よびドレーン804領域、チャンネル領域805、第2酸化物層806、および トランジスタ804のためのゲートおよび源コネクターとして働く相互接続ライ ン808および810の部分が示されている。第22B図は酸化物層812の形 成およびその中に形成された孔814を示し、孔814はライン808の部分の 間の架橋の相互接続を提供する。第22C図において、酸化物層812の上の第 1金属シールド816およびライン808を相互に接続する貫通孔814が示さ れている。第1シールド816は、回路パネルの一方の側から到達するトランジ スタ804からの直角に入射する光を実質的に遮断するための表面区域を有する 。シールド816の区域は、配列の光学的アパーチュアを維持するために最小で あるべきで ある。第22D図は、ガラス基板818上へのパネルの転写および第2シールド 820の形成後に製作された本体接触822の使用を図解する。このような本体 接触の製作は、米国特許出願第07/823,858号、1992年1月22日 提出(これをここに引用によって加える)にいっそう詳しく記載されている。第 22E図において、第2裏側ゲート826として第2シールド824の一部分を 使用することが図解されている。ゲート826は前側ゲート領域808からのチ ャンネルの反対側を制御するために使用することができる。こうして、本発明の 転写法は、光学的相互接続、光学的シールド相互接続、および配列中の各または 選択されたトランジスタの二重側面のゲートを形成するための、追加の裏側の加 工を提供する。 光弁画像プロジェクターおよびモニターの立体配置は、画像の提示を越えた応 用に使用することができる。これらは電子印刷および写真像記録のための画像発 生および投影を包含する。前者において、光弁および画像投影オプチクスを使用 して、電子写真の媒体上に画像を形成することができる(ゼログラフィーまたは レーザープリンターのプロセッサーの影像ドラムにおけるように)。主要な利点 は2次元の画像全体を一度に露出することができることである。写真の応用のた めに、画像を写真フィルムまたはペーパー上に投影することができる。 ダイクロイックミラーの代わりにカラーフィルターを使用して、プロジェクタ ーまたはモニターにおいてカラーを実行することができる。1つの実行において 、単一または多数のランプからの白色光を、適当な色を割り当てた光弁上へのそ の入射に対して、赤色、緑色および青色のフィルターを通過させることができる 。あるいは、光弁アセンブリー上にカ ラーフィルターを直接製作することができる。これは光弁上の単一のカラーフィ ルター(例えば、赤色、緑色または青色)を使用するか、あるいは光弁を構成す る明確に区別された素子上のカラーフィルターの特定の整合を使用して実施する ことができる。後者は単一の光弁を使用してカラー画像を得ることができるが、 素子がそれぞれ赤色、緑色、または青色のフィルター、あるいは赤色、緑色、青 色および白色のフィルターを割り当てられたとき、色絵素の密度が3または4倍 減少する。あるいは、減色カラーフィルター(イエロー、シアンおよびマゼンタ )が同様に使用されるであろう。 プロジェクター/モニターの設計における主要な規準はランプの光源が発生し た熱の管理である。この熱の有意な部分はランプから放射する赤外線の形である 。この赤外線を制御する方法は、赤外線フィルターによるその吸収であるか、あ るいは引き続くオプチクスへの可視光線の高い透過を可能とする赤外線「熱鏡」 によるその反射である。他の方法は、赤外線を可視光線から分離し、そして赤外 線をプロジェクターまたはモニターのハウジングから直接出させるように向ける ダイクロイックミラーの使用である。 記載した技術により形成された光弁パネルは35mmのフォーマットのオプチ クスと適合する。したがって、その画像が普通の一般に入手可能な35mmの「 スライド・プロジェクター」を介して投影される標準の35mmの写真のトラン スペアレンシーと等しい物理的寸法を、組み立てた装置がもつように、この影像 装置は製作することができる。こうして、光弁プロジェクターの態様は、集積駆 動エレクトロニクスをもつ単一の光弁マトリックスのパネルを使用することであ り、このエレクト ロニクスは、ここに記載するように、パッケージングして標準のマウントされた 35mmのトランスペアレンシーと等しい大きさにし、そして投影された画像を 発生させるために変更なしに、この変調電子影像装置を35mmの「スライド・ プロジェクター」の中に挿入される。光弁影像装置をケーブルにより接続して、 ここに記載するように、エレクトロニクスを制御する。この態様において、単一 の光弁パネルはここにおいてどこかで記載するように、適用したカラーフィルタ ーの使用によりモノクロームの画像またはカラーの画像を発生することができる であろう。この態様のために使用される光弁は、他の態様について記載したのと 同一の製作された素子/絵素密度を有することができる。したがって、本発明の 他の好ましい態様は、モノクロームまたは多色の画像を提供するための普通の3 5mmのスライド・プロジェクターにおける使用に適合する活性マトリックス( AM)スライド・アセンブリーに関する。 本発明の他の好ましい態様は、第23図における液晶透過ディスプレイの斜視 図で図解されている。ディスプレイの基本的成分は、白色またはいくつかの他の 適当な色であることができる光源1000、第1偏光フィルター1002、光学 的に透過性の基板1004、カラーフィルターの配列1006、活性マトリック ス回路パネル1008、反対電極1010および第2偏光フィルター1012を 含み、これらは層状構造で固定されている。液晶材料1014は活性マトリック ス回路パネル1008と反対電極1010との間の体積の中に配置されている。 回路パネル1008は、本質的に単結晶のシリコンの薄膜の表面1018の中 に形成された絵素素子の配列1016からなる。絵素素子1016は第1回路成 分18および第2回路成分20を有するトライブ回路 により個々の作動され、これらの回路成分は絵素配列に隣接して位置し、こうし て各絵素は絵素1016と偏光子1012に固定された反対電極1010との間 に横たわる液晶材料の中に電場を生成することができる。電場は液晶材料を横切 って透過される光の偏光を回転させ、これにより隣接するカラーフィルター素子 は照明される。カラーフィルターの配列1006は、各カラーフィルター素子が 絵素素子に関連するように、回路パネル1008に隣接して位置する。カラーフ ィルターの配列1006の個々の素子は、ある数の幾何学的形状、例えば、3組 の配置、縞の配置または4組の配置の任意の1つを有することができる、3(ま たは4)色の配置にグループにすることができる。3色は、例えば、青色、緑色 および赤色であることができるか、あるいはイエロー、シアンおよびマゼンタで あるか、あるいはディスプレイにより生成される所望の色を提供する色の他のグ ループであることができる。4色は、例えば、青色、緑色、赤色および白色であ るか、あるいはイエロー、シアン、マゼンタおよび白色/黒色であるか、あるい は4色の他のグループであることができる。絵素素子1016または各フィルタ ー素子に関連する光弁を選択的に作動して、その絵素グループについて所望の色 を与えることができる。 ディスプレイを制御するために使用できるドライブ回路は第1B図に示されて おり、そして従来論じられているか、あるいは米国特許出願第07/815,6 84号、1991年12月31日提出、に記載されている。 活性マトリックスの回路パネルは、本質的に単結晶の半導体材料、例えば、シ リコンの層の中にあるいはその上に形成される。前述した技術 を包含する、任意の数の製作技術を使用して、単結晶シリコンの薄膜または層を 形成することができることが認められる。 本発明は、単結晶シリコンの薄層の形成に使用できる他の製作技術を包含する 。1つの態様において、第24A図〜第24C図に示すSIMOX製作法を使用 することができる。第24A図に示す単結晶シリコンの基板1003に、5×1 017/cm2〜2×1018/cm2の酸素原子の注入を与える(第24B図)。注 入法は650℃を越える温度において実施することができる。次に、ウェーハは 高温の焼きなまし法1005(約1300℃における)に約6時間かける。第2 4C図を参照すると、生ずる構造体は単結晶層1009(約2000オングスト ロームの厚さ)より下に埋め込まれた酸化物層1011(約4000オングスト ロームの厚さ)を有する。多数の注入および焼きなまし法を使用して、シリコン 層の結晶化度をさらに改良することができることが認められる。 他の態様において、単結晶シリコンの薄膜または層をファンデルワールス結合 により石英基板上に固定することができる。第25図を参照すると、シリコンの 薄膜1017は石英の基板1015上に位置する。膜1017を、2つの異なる 原子または非極性分子の間の誘引力であるファンデルワールス力として知られて いる静電力により、基板1015に固定する。一方の分子の型(シリコンまたは 石英)中の変動する双極子モーメントが他方の分子の型中の双極子モーメントを 誘発し、そして2つの双極子モーメントは相互作用するので、ファンデルワール ス力は発生する。 他の態様において、結合したウェーハのアプローチを使用して単結晶シリコン の層を形成することができる。第26A図を参照すると、酸化 物層1021を既知の技術により単給晶シリコンのウェーハ1023上に形成す る。第2の単結晶シリコンのウェーハ1019を酸化物層1021上に位置決め する。次いでウェーハ1019を加工して、単結晶シリコンの薄膜(破線)を得 る。任意の既知の加工技術、例えば、ラッピングまたはエッチングを使用して、 単結晶シリコンの薄膜1025を形成する(第26B図)。活性マトリックスの 回路を単結晶シリコン層1025の中に形成する。 第27A図〜第27G図は、活性マトリックスのカラー・ディスプレイを形成 する好ましい製作方法を図解する。第27A図を参照すると、SOI構造体は基 板1020および基板1020上に成長または析出した酸化物1022(例えば 、SiO2)シリコンの薄い単結晶層1024を酸化物1020の上に形成する 。こうして酸化物(または絶縁体)はSi表面層の下に埋め込まれる。前述のI SE SOI構造体の場合について、上の層は実質的に単結晶の再結晶化シリコ ンであり、それからCMOS回路を製作することができる。埋め込まれた絶縁体 の使用は、普通のバルク(シゾクラルスキー[Czochralski])材料 の中で得ることができるより高い速度を有するデバイスを提供する。しかしなが ら、ある数の技術を使用して単結晶の薄膜Siを形成できることが認められる。 第27B図に示すように、膜1024をパターン化して、各絵素素子1027 について絵素電極領域1026およびトランジスタ領域1028を定める。1つ の態様において、絵素電極を単結晶シリコンから形成する。他の態様において、 シリコンを除去し、そしてインジウム錫酸化物(ITO)を適用し、そしてパタ ーン化して絵素電極を形成する。次 いで、ここにおいて前述した技術を包含する、任意の数の製作技術に従いトラン ジスタ領域1028を形成する。次いでSiN2の薄膜(図示せず)を各絵素素 子について形成する。次に、光学的に透過性の材料、例えば、SiO2の薄膜1 030を、また、各絵素素子1027の上に形成し、そしてパターン化して各絵 素電極1026に隣接してウェル1032を形成する(第27C図)。 第27D図を参照すると、カラーフィルター素子1034をウェル1032の 中に本質的に単結晶の半導体材料の薄膜に隣接して形成する。各カラーフィルタ ー素子1034を絵素素子1027と関係づける。カラーフィルター素子は、下 に説明するように、乳濁液またはフォトレジストのキャリヤーの加工によるか、 あるいは普通のフィルター材料の加工により形成することができる。個々のカラ ーフィルター素子を加工して、前述のジオメトリーのいずれかの3または4つの 異なるカラー絵素素子の配置を形成する。不透明(または黒色)の素子のマトリ ックス1036を、また、薄膜に隣接して形成することができる。各不透明の素 子1036を絵素素子1027と関係づけて光を吸収させる。入射光を反射しか つ絵素素子に関連するトランジスタ1028上に入射光が衝突するのを防止する 光シールドを、また、使用することができる。このような光シールドは米国特許 出願第07/823,858号、1992年1月22日提出(これをここに引用 によって加える)に記載されている。 SiO2、ポリイミドまたはスパッタードガラスであることができる、薄い光 学的に透過性の層1038を各絵素素子の上に形成する(第27E図)。第27 F図を参照すると、活性マトリックスの構造体を次いで光学的に透過性の基板1 042に転写する。その目的で、エポキシ10 40を使用して光学的に透過性の基板1042を活性マトリックスおよびカラー フィルターの配列に取り付ける。しかしながら、光学的に透過性の層1038は カラーフィルターの配列をエポキシ1040から隔離する。基板1020(およ び必要に応じて酸化物層1022)を除去しそしてエポキシ1040を硬化する 。 第27G図を参照すると、生ずるディスプレイ装置の断面図が示されている。 各絵素電極1028および反対電極1050が互いから横方向に間隔を置いて位 置する。各絵素素子1027はトランジスタ1028、絵素電極1026および それに関連する隣接するカラーフィルター素子1036を有するであろう。偏光 素子1052、1044を構造体の反対側上に位置決めし、この構造体は、また 、結合素子または接着剤1040および光学的に透過性の基板1042、例えば 、ガラスまたはプラスチックを含む。構造体は偏光素子1044に隣接して背面 の光源1046を配置することによって完成する。 第28A図〜第28K図は、活性マトリックスのカラー・ディスプレイを形成 する他の好ましい製作方法を図解する。第28A図を参照すると、SOI構造体 はシリコン基板1041および基板1041上に成長または析出した絶縁酸化物 層1043(例えば、1ミクロンのSiO2)を含む。シリコンの薄い(すなわ ち、300nm)単結晶層1045を酸化物1043の上に形成する。酸化物は こうしてシリコンの表面層の下に埋め込まれ、このようなより高い速度のデバイ スは前述したように製作することができる。しかしながら、任意の数の技術を使 用して単結晶シリコンの薄膜を形成することができることが認められる。 第28B図に示すように、膜1045を島にパターン化して各絵素素 子1047を定める。下に説明するように、絵素素子を次いで加工して、各絵素 のためのトランジスタおよび電極を形成する。その目的で、絵素素子をマスクし (図示せず)そして深いおよび浅い注入を実施してn−ウェル領域1049を形 成を形成する(第28C図)。マスクされた他のものを絵素素子の上に形成し、 そして素子に深いおよび浅い注入を実施してp−ウェル領域1051を形成する 。 第28D図を参照すると、70nm程度の厚さを有するSiO2層1053を 各シリコンの島1047の上に形成する。約500nmの厚さを有するポリシリ コンの層を酸化物層1053上に形成し、ドーピングしてn+領域を形成しそし てパターン化してトランジスタのゲート1055を形成する(第28E図)。約 70nmの薄いを有する他の酸化物層1057をポリシリコンの上に形成する。 絵素素子1047をマスクし(図示せず)そして2×1015のリンでドーピン グしてn+源/ドレーンの注入を与える(第28F図)。マスクを除去した後、 絵素素子を再びマスクし、そして4×1015のホウ素でドーピングしてp+源/ ドレーンの注入を与える。それ自体、トランジスタ1054および絵素電極10 65は各絵素素子1047のために形成されている。 次いで酸化物層の一部分1059を除去してトランジスタ1054のための接 触を形成する。第28G図を参照すると、金属化析出を実施して層1061をト ランジスタ1054の上に形成する。この層はアルミニウムからなることができ 、そして約1ミクロンの厚さを有する。層1061は絵素の光シールドとしてな らびにトランジスタ1054のため接触として働く。 第28H図を参照すると、全体の絵素を窒化ケイ素の薄い(約150 m)層(図示せず)で被膜することができる。次に、約500nmの厚さを有す る非晶質シリコンの層を各絵素素子の上に析出させる。次いで層をパターン化し て黒色素子のマトリックス1067を形成し、各黒色素子はトランジスタに関連 する。カラーフィルター素子1069を絵素電極1065の上に形成する。乳濁 液またはフォトレジストのキャリヤーを、下に説明するように、加工するか、あ るいは普通のフィルター材料を加工することによって、カラーフィルター素子を 形成する。個々のカラーフィルター素子を加工して、前述のジオメトリーのいず れかの3または4つの異なるカラー絵素素子の配置を形成する。 第28I図を参照すると、活性マトリックスの構造体を次いで光学的に透過性 の基板1056、例えば、ガラスまたはプラスチックに転写する。これを達成す るために、エポキシ接着剤1058を使用して光学的に透過性の基板1056を 活性マトリックスの構造体に取り付ける。SiO2、ポリイミドまたはスパッタ ードガラスであることができる、薄い光学的に透過性の層(図示せず)を各絵素 素子(図示せず)の上に形成して、カラーフィルターの配列をエポキシ1058 から隔離する。基板1041(および必要に応じて酸化物層1043)を除去し そしてエポキシ1058を硬化する。 第28J図に示すように、第2光シールド1039を酸化物層1043の中に またはその上に形成する。1つの態様において、金属化層を酸化物層1043の 上に形成し、そしてパターン化して各トランジスタ1054に隣接して光シール ドを形成する。他の態様において、酸化物層1043を各トランジスタ1054 に隣接して薄くする。光シールド1039を薄くした領域の中に形成し、こうし て実質的に平らな表面1077を液晶材料1079に隣接して形成する(第28 K図)。 第28K図を参照すると、液晶材料1079をキャビティ1081の中にスペ ーサー1083と一緒に配置する。反対電極として働くITO層1085をキャ ビティ1081に隣接して形成する。光学的に透過性の層1087、例えば、ガ ラスまたはプラスチックをITO層の上に位置決めする。 生ずる活性マトリックスのカラー・ディスプレイ装置の部分的断面図は第29 図に示されている。各絵素電極1065は反対電極1085から横方向に間隔を 置いて位置する。各絵素素子1047は、トランジスタ1054、絵素電極10 65およびそれに関連する隣接するカラーフィルター素子1069を有する。偏 光素子1089、1095は構造体の反対側に位置する。このディスプレイは、 また、結合素子または接着剤1058、光学的に透過性の基板1056、光学的 に透過性の層(1087、1091、1097)およびITO層(1093、1 099)を有する。この構造体は光1101を提供するための光源をITO層1 099に隣接して位置決めすることによって完成される。 本発明によれば、カラーフィルター素子の配列を転写前に絵素素子の配列に隣 接して形成し、引き続いて薄膜で転写し、そしてさらに加工して活性マトリック スの透過ディスプレイを形成する。1つの態様において、ネガのフォトレジスト 材料を使用するフィルター製作法により、カラーフィルター素子の配列を形成す る。第30A図〜第30H図は、この製作法に従いカラーフィルター素子の配列 を形成する工程を図解する断面図である。 第30A図を参照すると、SOI構造体は基板1060および基板1060上 に成長または析出した酸化物1062(例えば、SiO2)を含む。シリコンの 薄い単結晶層1054を酸化物1062の上に形成す る。膜1063を絵素素子の配列1064、1066、1068にパターン化す る。各絵素素子は、各絵素素子について、それぞれ、絵素電極領域1070、1 072、1074およびトランジスタ領域1071、1073、1075を含む 。 第1絵素素子1064の各の上に第1カラーフィルターを形成するために、顔 料をネガのレジスト材料の中に分散させそして、第30B図に示すように、隔離 層(例えば、SiO2)を横切って膜1078として適用する。このような着色 したネガのフォトレジスト材料は商業的に入手可能である。膜1078の一部分 を光1080に露出する。膜の残部ヲマスクする(図示せず)、すなわち、それ は光1080に露出しない。膜の露出した部分を光の存在下に現像して第1カラ ーフィルター素子を形成する。膜の未現像部分を除去し、各絵素1064に隣接 して第1カラーフィルター素子1082を残す(第30C図)。 第2カラーフィルター素子を第1カラーフィルター素子1082と同様な方法 で形成する。第30D図を参照すると、顔料をネガのレジスト材料の中に分散さ せそして、隔離層1076および素子1082を横切って膜1084として適用 する。膜1084の一部分を光1086に露出すると同時に膜の残部をマスクす る(図示せず)。膜の露出した部分を光の存在下に現像して第2カラーフィルタ ー素子を形成する。膜1084の未現像部分を除去し、各絵素1066に隣接し て第2カラーフィルター素子1088を残す(第30E図)。 第3カラーフィルター素子を1082第1および第2のカラーフィルター素子 1082、1088と同様な方法で形成する。第30F図を参照すると、顔料を ネガのレジスト材料の中に分散させそして、隔離層1 076および素子1082、1088を横切って膜1090として適用する。膜 1090の一部分を光1092に露出すると同時に膜の残部をマスクする(図示 せず)。膜1090の露出した部分を光の存在下に現像し、そして膜1084の 未現像部分を除去し、各絵素1068に隣接して第3カラーフィルター素子10 94を残す(第30G図)。 必要に応じて、不透明(または黒色)の素子1096のマトリックスの配列( 第30H図)を各絵素素子1064、1066、1068のトランジスタ領域の 上にまたはそれに隣接してならびに目的物の間の空間の上に形成することができ る。各不透明の素子1096は、そうでなければそれぞれのトランジスタ上に入 射する光を吸収しかつ均一なバックグラウンドを提供する働きをする。 他の好ましい態様において、各色についてカラー写真現像法を適用することに よって、カラーフィルターの配列を形成する。第31A図〜第31J図は、カラ ーカプラーを含有する現像剤を使用する写真現像法を断面図で図解する。 第31A図を参照すると、SOI構造体は基板1100およびその基板上に成 長または析出した酸化物1102(例えば、SiO2)を含む。シリコンの薄い 単結晶層1104を酸化物1102の上に形成する。膜1104を絵素素子11 06、1108、1110の絵素素子の配列にパターン化する。各絵素素子は、 各絵素素子について、それぞれ、絵素電極領域1112、1114、1116お よびトランジスタ領域1113、1115、1117を含む。 第31B図を参照すると、黒白のハロゲン化銀乳剤層1118を活性マトリッ クスの各絵素素子に隣接して形成する。ハロゲン化銀乳剤を利 用するカラーフィルター素子の形成は米国特許第4,400,454号において より詳細に概観することができる。隔離層1105、例えば、SiO2を活性マ トリックスの上に形成し、そしてパターン化して各第1絵素116に隣接して乳 剤層の一部分を露出する。乳剤層のこの部分を光1120に露出して銀粒子を形 成する。カラーカプラーを含有する第1現像剤を乳剤層の各露出領域1125に 添加する(第31C図)。それ自体、第1の色の色素を次いで各領域1125に おいて形成する。次に、第31D図に示すように、各領域1125について漂白 または再ハロゲン化1124により銀を除去する。 第31E図を参照すると、次いで各絵素1108に隣接して未露出のハロゲン 化銀乳剤層1118の部分を、活性マトリックスの上に形成されたパターン化隔 離層1127を通して光1126に露出する。カラーカプラーを含有する第2現 像剤1128を乳剤層の各露出領域1129に添加して、各領域1129におい て第2の色の色素を形成する(第31F図)。次に、第31G図に示すように、 各領域1129について漂白または再ハロゲン化1130により銀を除去する。 次いで、絵素1110に隣接する未露出のハロゲン化銀乳剤層1118の残り の部分を、パターン化隔離層1133を通して光1132に露出する(第31H 図)。カラーカプラーを含有する第3現像剤1134を乳剤層の各露出領域11 35に添加して、各領域1135において第3の色の色素を形成する(第31I 図)。次に、各領域1135について漂白または再ハロゲン化1130により銀 を除去する。層1133を形成し、そして乳剤層の中に残留するハロゲン化銀を 定着により除去する。第31J図に示すように、カラーフィルター素子1125 ’、11 31’、1135’の配列をこうして各絵素に隣接して形成する。 あるいは、色素現像剤を含有する現像剤の適用により、カラーフィルターの配 列を形成することができる。これを達成するために、カラーカプラーを含有する 現像剤上に入射する色素現像剤を含有する現像剤を使用して、前述の方法を実施 する。例えば、第32図〜第34図に記載されているように処理した後、形成さ れたカラーフィルター素子をもつ薄膜を、必要に応じて、最終のディスプレイの 製作の前にさらに処理するために、次いで転写することができる。 第32A図〜第32D図は、活性マトリックスのカラー・ディスプレイを形成 する他の好ましい製作法を図解する。第32A図を参照すると、SOI構造体は 基板1140および基板1140上に成長または析出した酸化物1142(例え ば、SiO2)を含む。シリコンの薄い単結晶層1144を酸化物1140の上 に任意の前述の製作技術により形成する。前述のISE SOI構造体の場合に ついて、上層は本質的に単結晶の再結晶化シリコンであり、それからCMOS回 路を製作することができる。シリコンの薄膜1144をパターン化して絵素素子 の配列1150を定める。各絵素素子は、ここにおいて前述した技術を包含する 、任意の数の製作技術に従い形成された、絵素電極領域1148およびトランジ スタ1146を含む。 第32B図を参照すると、活性マトリックスの構造体を次いで光学的に透過性 の基板1154に転写する。その目的で、エポキシ1152を使用して光学的に 透過性の基板1154を活性マトリックスに取り付ける。基板1140(および 必要に応じて酸化物層1142)を除去し、そしてエポキシ1152を硬化する 。 カラーフィルター素子1156の配列を酸化物層1142上に薄膜1144の 平らな表面に隣接して形成する(第32C図)。各カラーフィルター素子115 6を絵素素子1150と関係づける。前述の加工技術に従い、乳濁液またはフォ トレジストのキャリヤーを処理することによって、カラーフィルター素子115 6を形成する。個々のカラーフィルター素子を加工して、3原色(または非原色 )のカラーフィルター素子の3組の絵素配置を有するディスプレイを製造するこ とができる。あるいは、カラーフィルター素子を4絵素素子のグループに配置す ることができる。前述したように、色のスペクトルを提供するために使用できる 色のグループの1つに相当すると、ここにおいて原色を定義する。不透明(また は黒色)の素子1158を、また、薄膜に隣接して形成することができる。各不 透明の素子1158は絵素素子1150と関係づけられ、そして入射光が絵素素 子に関連するトランジスタ1146に衝突するのを防止する。 生ずる活性マトリックスのディスプレイの断面図は第32D図に示されている 。液晶材料1162は、絵素素子1150に密接に近接して位置する。絶縁層1 160は、SiO2、ポリイミドまたはスパッタードガラスであることができ、 液晶材料1162から絵素素子を不動態化するために、各絵素素子の上に形成さ れる。反対電極1164は絵素電極1148から横方向に間隔を置いて位置する 。各絵素素子1150は、トランジスタ1146、絵素電極1148およびそれ に関連する隣接するカラーフィルター素子1156を有する。偏光素子1164 、1168は構造体の対向する側に位置する。構造体は背面の光源1170を偏 光素子1168に隣接して位置決めすることによって完成される。 前述したように、他の好ましい態様は、放射性材料、例えば、エレクトロルミ ネセント膜、発光ダイオード、多孔質シリコンまたは任意の光放射性材料を使用 して、ディスプレイの各絵素素子を形成する。その目的で、本発明の他の好まし い態様は第33A図においてエレクトロルミネセント(EL)パネル・ディスプ レイの斜視図で図解されている。ELディスプレイの基本的構成部分は、活性マ トリックスの回路パネル414、下部絶縁体423、エレクトロルミネセント構 造体416、上の絶縁体417および光学的に透過性の電極419を含み、これ らは層状構造体で固定されている。EL構造体416は2つの平面の絶縁層41 7および423の間に位置し、これらの絶縁層はEL構造体を通る直流を容量的 に制限することによって破壊的電気的降伏を防止しそして、また、信頼性を増強 する働きをする。絶縁体417および423は高い電気的降伏を有するので、E Lけい光体層中の熱電子をつくるために要求される高い場において有用に止まる 。ディスプレイの容量的構造体は、各絶縁体に隣接する1対の薄膜電極により完 成される。これらの電極の一方(すなわち、絵素電極)を絵素配列422内に形 成し、そして他方の電極は光をディスプレイから出させる光学的に透過性の電極 419である。 回路パネル414上に形成した絵素の配列422はドライブ回路により個々に 作動される。回路は第1回路成分418および第2回路成分420を有し、これ らの成分は、絵素電極と電極419の素子との間においてエレクトロルミネセン ト構造体416の中に電場を絵素素子422か生成できるように、配列に隣接し て位置する。電場はEL素子424を照明させる。 エレクトロルミネセント構造体416は、モノクロームのELディスプレイを 有する好ましい態様について単一のけい光体層から形成することができる。他の 好ましい態様において、EL構造体416はカラー・ディスプレイを提供するた めに複数のパターン化されたけい光体層から形成される。各カラー絵素素子が赤 色、緑色および青色のけい光体素子を含むように、けい光体層はパターン化され る。ELカラー・ディスプレイは、バロウ(Barrow)らへの国際出願PC T/US88/01680号(これをここに引用によって加える)に開示されて いるELディスプレイ形成法に基づいて形成することができる。第33B図を参 照すると、各EL素子424は単一の色素子、例えば、赤色476および482 、緑色478および青色480に分割される。 所定の各EL素子424のための単一の色素子を照明するために、ドライブ回 路は下部電極462と透明の電極419との間に電場を形成させる。選択した照 明された単一の色素子について、電場が既知の限界を越えたとき、けい光体層を 通る熱電子の流れにより、けい光体の光放射中心は衝撃励起される。それ自体、 、絵素422を選択的に作動して、その絵素グループのために任意の照明された 色を提供することができる。 活性マトリックスの絵素配列は、ディスプレイ中の各絵素と共に位置するトラ ンジスター(TFT)を使用する。ELディスプレイに適用するとき、活性マト リックスのアプローチは回路パネル中の電力消散の減少およびAC共鳴ドライバ ーが作動可能な頻度の増加を包含する有意な利点を提供する。有用なEL活性マ トリックスの形成は、高い電圧および高い速度において作動できるTFTを必要 とする。単結晶シリコンは小さい(6インチ×6インチ以下)活性マトリックス のELディスプレ イにおいて高い分解能を達成するために好ましい。 ELディスプレイにおいて、ドライブ回路に接続された行および列の相互接続 により各絵素に加えられる交流(AC)により生かされる。相互接続によるAC の効率よい伝導は寄生キャパシタンスにより制限される。しかしながら、活性マ トリックスの使用は相互接続キャパシタンスを大きく減少させ、そして絵素けい 光体におけるエレクトロルミネセンスをいっそう効率よくしかつ輝度を増加する ために、高い周波数のACの使用を可能とする。本発明によれば、この利点を提 供するTFTは単結晶シリコンのウェーハ、例えば、バルクSiウェーハ、ある いは単結晶または本質的に単結晶のシリコンの中に前述の製作技術に従い形成さ れる。これらの高い品質のTFTはELパネル・ディスプレイにおいて使用され て、高速を提供しならびにエレクトロルミネセンスのために要求される高い電圧 のレベルを支持する。 好ましい態様において、絶縁体上に形成された単結晶シリコン(SOI)を加 工して、ELディスプレイを駆動するために必要な高い電圧の回路を形成するこ とができる。さらに詳しくは、ISE法または他のS0I法により形成された薄 膜の単結晶シリコンはTFTについて高電圧のDMOS回路ならびにドライバー および他のロジック素子について低電圧のCMOS回路を可能とする。 ELのモノクロームのディスプレイを制御するためのDMOS/CMOSドラ イブ回路の立体配置が第33C図〜第33D図に図解されている。各活性マトリ ックスのEL絵素回路425は、それぞれ、CMOSおよびDMOSトランジス タ(TFT)421aおよび421bを含む。コンデンサ426a)426bお よび426cは、AC EL構造体の 中に通常存在する寄生およびブロッキングコンデンサを表す。その複雑な外観に かかわらず、各絵素回路425は、1000ライン/インチまでの配列密度でさ え、絵素区域の小さい部分のみを実際に満たす。ELのモノクロームのディスプ レイは簡素化の目的でのみ示されている。ELカラー・ディスプレイのために、 各絵素のためのドライブ回路は、赤色、緑色または青色の色素子を駆動するため に選択的に作動する3つの絵素回路425からなる。 第33C図を参照すると、絵素回路425の2つの独特の面が存在する。第1 はドライブ回路の出力におけるDMOSトランジスタ421bの使用が428に おけるACドライブ信号でELディスプレイを駆動させることである。この特徴 はちょうどDMOSトランジスタを考慮することによって理解することができる 。 第33D図を参照すると、DMOSトランジスタ421bのための同等の回路 は分路ダイオードD1をもつNMOSデバイスX1を含む。NMOSトランジス タX1上のゲートを源より上の限界電圧に上昇される場合、電流は正のACドラ イブパルスの間にトランジスタを通して流れる。分路ダイオードD1の存在はゲ ート電圧に無関係に逆方向に電流を流れさせるので、高いゲート電圧では、正お よび負の転換の間にトランジスタX1を通して電流は流れる。したがって、EL 層429は励起されそしてゲートが高く保持されるかぎり照明されるであろう。 ゲートが低い場合、すなわち、限界電圧Vtより低い電圧において、トランジス タX1は正のドライブパルスの間に導電しないであろう。こうして、EL層42 9は1系列の負のパルスのみを見、そして第1の負のパルスの間にパルスのポテ ンシャルに充電し、そしてダイオードD1の整流挙動 により正のパルスの間に放電するのを防止されるであろう。したがって、単一の 短い照明期間後、EL層429を横切る合計の電圧およびその隔離コンデンサ4 26bおよび426cは一定に止まるので、EL層429は正に止まるであろう 。 第33C図をまた参照すると、回路425の第2の独特の特徴はただ2本の電 線によってのみ制御可能であることである。第2の特徴は、本発明において、p −チャンネルのMOSトランジスタ421a)およびダイオード427の使用に より達成される。タイオード427は横方向にまたは垂直方向の構造体として製 作することができ、そして全体の面積または複雑さを有意に増加しないであろう 。ダイオード427は必要である。なぜなら、NMOSトランジスタ421aは 対称のデバイスであり、そうでなければ照明期間の間にコンデンサ426aを放 電し、回路およびディスプレイを不作動とするからである。 回路425の性能を保証するために、回路の分析を実施した。回路425は分 析において低い信号を選択ライン413に加え(0ボルト)、次いでデータライ ン411を所望の電圧(この分析において0.5〜2ボルトの範囲)に上昇させ ることによって、まずコンデンサ426aは充電することによって作動する。充 電の順序後、データラインおよび選択ラインの信号レベルの間の差にほぼ等しく かつダイオード427の前向きの電圧低下より低い電圧にコンデンサ426aを 充電する。出力トランジスタ421bをオンにするために、選択ライン413を まず約1ボルトに増加し、そしてデータライン411を−2ボルトから0ボルト への勾配にする。出力トランジスタ421bは、コンデンサ426aに貯蔵され た電圧に直接比例する時間の間オンに止まる。このようにして、 グレースケールは回路425により達成される。 好ましいELディスプレイの形成法は、単結晶シリコン膜の形成、シリコン膜 上の活性マトリックス回路の製作および放射素子を形成するためのEL材料の集 積を包含する。その目的で、第34A図〜第34K図は、シリコン−オン−イン スレーター(SOI)膜を形成するための隔離されたシリコンのエピタキシー( ISE)法ならびに回路パネルの回路を形成するためのISE膜上に高電圧DM OSデバイスおよび低電圧CMOSデバイスを製作する方法を図解する。ISE 法をここにおいて示すが、任意の数の技術を使用して単結晶Siの薄膜を形成で きることに注意すべきである。 SOI構造体、例えば、第34A図に示すものは、基板430および基板43 0上に成長または析出した酸化物432(例えば、SiO2)を含む。多結晶質 シリコン膜を酸化物432上に析出し、そしてポリ−Si膜をキャッピング層4 36(例えば、SiO2)でキャッピングする。構造体を融点付近に加熱し、そ して薄い可動性のストリップヒーター(第4図)をウェーハの上表面より上で走 査する。ヒーターは酸化物層の間に捕捉されたシリコンを溶融して、全体の区域 の単結晶シリコン膜434を生ずる。 酸化物(または絶縁体)がSi表面層の下に埋め込まれるように、シリコン4 34の薄い単結晶層はこうして酸化物432の上に形成させる。ISE SOI 構造体の場合について、キャッピング層が除去された後、上層は本質的に単結晶 の再結晶化シリコンであり、これからCMOS回路を製作することができる。埋 め込まれた絶縁体の使用は、普通のバルク材料において得ることができるより高 い速度を有するデバイスを提供 する。過剰の1.5ミクロンのCMOSトランジスタを含有する回路はISE材 料中で首尾よく製作された。 第34B図に示すように、シリコン膜434をパターン化して、各絵素のため に明確に区別された島437および438を定める。次いで、島437および4 38の間のチャンネル448を含むパターン化された領域の上に酸化物層435 を形成する。次いで、ツインウェル拡散法を使用してpおよびnの両者のウェル を形成する。nウェルを形成するために、窒化ケイ素の島439を形成して、p ウェルと表示する島438を隔離する(第34C図)。残りの島437に引き続 いてn−形ドーパント440を注入してnウェル441を形成する。pウェルを 形成するために、厚い酸化物層442をnウェルの上に成長させて、それらの島 をp−形ドーパント443から隔離し、そして窒化ケイ素の島を除去する(第3 4D図)。次いで、非隔離島にp−形ドーパント443を注入して、pウェル4 44を形成する。 ツインウェルの形成後、厚い酸化物膜をシリコン島441および444の表面 の上に成長させて活性区域の領域を形成する。さらに詳しくは、酸化物層446 を比較的均一な厚さにエッチングし、そして窒化ケイ素の島447をその上に析 出する(第34E図)。次に、厚い酸化物膜をシリコンの島441および444 の表面の回りに成長させて、厚いLOCOS場の酸化物領域451の間に活性区 域の領域450を形成する(第34F図)。次いでポリシリコンを析出させ、そ してパターン化して、高電圧DMOSデバイスのゲート454および低電圧CM OSデバイスのゲート454を形成する(第34G図)。DMOSデバイスのゲ ート453は活性区域の領域450から場酸化物領域451の上に延びるこ とに注意すべきである。活性領域450の上に存在するゲート453のへりをp −チャンネル拡散のための拡散へりとして使用するが、場酸化物領域451の上 に存在するゲートの部分を使用してnウェルのドリフト領域における電場を制御 する。チャンネルの拡散後、n−チャンネルおよびp−チャンネル源456、4 59およびドレーン領域457、460をヒ素およびホウ素の注入を使用して形 成する(第34H図〜第34J図)。次に、ボロホスホロシリケートガラス(B PSG)流れ層458を形成し、そしてBPSG層458を通して開口を形成し て、DMOSデバイスの源456、ドレーン457およびゲート453ならびに CMOSデバイスの源459およびドレーン460と接触させる(第34K図) 。さらに、アルミニウム、タングステンまたは他の適当な金属のパターン化金属 化462を使用して、デバイスを他の回路パネル構成部分と接触させる。好まし い方法は9つのマスクからなり、そして高電圧DMOSおよび低電圧CMOSの 両者のデバイスの製作を可能とする。 DMOSデバイスの高電圧特性は、構造体のいくつかの寸法ならびに拡散した p−チャンネルおよびn−ウェルのドリフト領域の両者のドーピング濃度に依存 する。重要な物理的寸法はn−ウェルのドリフト領域の長さ、活性領域における ポリシリコンのゲートのへりおよび下に横たわる場酸化物のへりの間の間隔、お よび場酸化物の上のポリシリコンのゲートと場酸化物のへりとの間のオーバーラ ップの量である。DMOSデバイスにおける電流の取り扱いの程度は、また、こ れらのパラメーターのいくつかの関数ならびにデバイスの全体の大きさの関数で ある。好ましい態様は高い密度の配列(1M絵素/平方インチ)を含むので、絵 素区域、およびそれゆえトランジスタの大きさはできるだけ小さく保持される。 第34L図を参照すると、回路パネルを必要に応じて構造体430から除去し 、そしてガラス板431に転写し、その上にELけい光体を形成した。除去法は 、前の態様について前述したように、CEL、CLEFTまたは背面のエッチン グおよび/またはラッピングからなることができる。 第35A図〜第35D図は、エレクトロルミネセント・カラー・ディスプレイ の製作法の詳細を図解する。前述したように、この製作法はELカラー・ディス プレイは、バロウズ(Barrows)らへの国際出願PCT/US88 01 680号(これをここに引用によって加える)に開示されているELカラー・デ ィスプレイ形成法に基づく。このELディスプレイの形成法は、モノクロームま たはカラーのディスプレイのためのであるかどうかにかかわらず、放射性薄膜の 積重ねの層の順次の析出からなる。各色絵素が赤色、緑色または青色のけい光体 素子を含むように、けい光体層をパターン化する。イエローのZnS:Mnのけ い光体層を濾過して赤色成分のみを選択することによって、赤色が得られる。緑 色および青色のけい光体素子が所望のスペクトル領域における放射のためにMn 以外の成分を有する。 ELディスプレイの第1層は下部の電極である。好ましいELディスプレイの 形成法において、下部の電極はドライブ回路中のトランジスタの源またはドレー ン金属化からなる。この電極は所望の波長の高い反射のために最適化して、EL パネルの発光効率を増加することができる。第35A図を参照すると、製作法は 、好ましくは回路パネル414の活 性マトリックスの全体の表面をカバーする、下部の絶縁体423の析出で開始す る。次いで、第1の色のけい光体層476を活性マトリックス上に析出し、そし てパターン化する。第1のエッチング停止層477を析出し、そして第2の色の けい光体層478を析出し、そして停止層の上をパターン化する(第35B図) 。第2のエッチング停止層479を析出し、そして第3の色のけい光体層480 を析出し、そして停止層の上をパターン化する。 第35C図を参照すると、パターン化けい光体層416の配列を次いで上の絶 縁体417で被膜する。次いで、2つの絶縁層417および423をパターン化 して、上の電極と活性マトリックスの回路パネルとの間の接点を露出し、かつま た、ドライブロジックへの外部の接続を作る区域から材料を除去する。次いで、 光学的に透過性の材料、例えば、インジウム錫酸化物から形成された上の電極4 19を析出し、そして上の絶縁体417の上でパターン化する(第35D図)。 上の電極の析出はけい光体416と活性マトリックス回路414との間の回路を 完成する働きをする。次いで赤フィルター482を析出し、そして赤絵素の上で パターン化するか、あるいはカバーを使用する場合、シールのカバープレート上 に集積する。赤フィルター482はZnS:Mnけい光体(イエロー)の出力の 所望の赤部分を透過して、所望の赤色を生成する。 あるいは、EL薄膜の積重ねをガラスまたは他の基板上に形成し、これに前述 の転写法により活性マトリックスの回路パネルを転写する。なお他のオプション は回路パネルおよびEL積重ねの両者を他の材料、例えば、ヘルメット取り付け バイザーの湾曲状表面に転写することからなる。 単結晶シリコンの薄膜をそのシリコン基板から異なる材料に転写および接着す る好ましい方法は、第36A図〜第36B図に図解されている。この方法は、薄 膜シリコン(第34A図〜第34L図)または全体のELディスプレイ(第35 A図〜第35D図)の中に形成された回路パネルを転写し、そしてそれを異なる 材料、例えば、ガラスまたはヘルメット取り付けバイザーの湾曲状表面に接着す るために使用することができる。 第36A図を参照すると、出発構造体はシリコンのウェーハ1500であり、 その上に酸化物層1516、単結晶シリコンの薄膜1514を任意の前述の技術 、例えば、ISEまたはCLEFTにより形成する。次いで、複数の回路151 1、例えば、絵素電極、TFT、ドライバーおよび論理回路を薄膜シリコン15 14の中に形成する。次いで、SOI加工したウェーハを基板1512、例えば 、ガラスまたは他の透明の絶縁体または材料の湾曲状表面に接着剤1520を使 用して取り付ける。 次いで、ウェーハを清浄し、そして天然の酸化物を背面1518からエッチン グ除去して、第36B図に示す構造体を生成する。ウェーハを溶液(KOHまた は同等のもの)の中に入れる。エッチング剤は酸化物上で非常に低いエッチング 速度を有するので、基板がエッチング除去されかつ埋め込まれた酸化物が露出す るとき、エッチング速度は遅くなる。KOH中のシリコンのエッチング速度/K OH中の酸化物のエッチング速度の選択率は非常に高い(200:1)。この選 択率は、シリコンのエッチングの均一性と組み合わせて、このプロセスの観察を 可能としかつその薄いシリコン層1514への穴を空けないで埋め込まれた酸化 物層1516において停止を可能とする。25ミルまでのウェーハおよび 4000Å程度に薄いウェーハはこの方法により首尾よくエッチングされた。別 のエッチング剤は異なるエッチング速度の選択率を有するヒドラジンである。 ガラス1512に転写された薄膜1514を次にすすぎ、そして乾燥する。回 路1511が既に形成されていない場合、それは加工された裏側の回路であるこ とができる。また、必要に応じて、膜を他の基板に転写しそしてガラスの上層を エッチング除去し、それ以上の回路の加工のためにウェーハの前側へのアクセス を可能とすることができる。 第37A図〜第37B図は、GeSiを中間のエッチング停止層として使用す る、別のシリコン薄膜転写法を図解する。第37A図を参照すると、この方法に おいて、シリコン緩衝層1526を単結晶シリコンの基板1528上に形成し、 次いで薄いGeSi層1524および薄い単結晶シリコンのデバイスまたは回路 層1532を形成する;よく知られているCVDまたはMBE成長系を使用する 。 次いで、層1532を前述の方法でIC加工して回路、例えば、TFT160 0または絵素電極1602を形成する。次に、加工したウェーハをエポキシ接着 剤を使用してガラスまたは他の支持体1680上に取り付ける。エポキシは前の 加工により形成されたボイドを充填し、そして前面を上層1680に接着する。 次に、もとのシリコン基板1528およびシリコン緩衝層1526を、GeS i層1524に影響を与えないKOHを使用するエッチングにより除去する(第 37B図)。最後に、GeSi層1524を選択的にエッチング除去し、これは シリコン膜1522に影響を与えない。 ELカラー・ディスプレイの他の好ましい態様は第38図に示されて いる。ELディスプレイ1200は層状構造体であり、活性マトリックスの回路 パネル1201、下部の絶縁体1206、EL構造体1204、上部の絶縁体1 208、光学的に透過性の電極1210、カラーフィルターの配列1212およ び光学的に透過性の上層1213を含む。EL構造体は2つの絶縁層1206、 1208の間に位置する。絵素電極を活性マトリックス1201上に形成し、そ して他の電極は光学的に透過性の電極1210である。 EL構造体1204は、加えた場の存在下に白色(または他の多線スペクトル )光を生成する、単一のけい光体層から形成される。この層をパターン化して個 々のけい光体素子1205を形成する。各EL素子1205を絵素素子1203 に関連させる。各カラーフィルター素子1211がEL素子1205および絵素 素子1203に関連するように、カラーフィルターの配列1212はEL構造体 1204に密接に近接して位置する。カラーフィルターの配列の個々の素子12 11は3原色(非原色)のフィルター素子、例えば、赤色、緑色または青色また はイエロー、シアンおよびマゼンタの3組の配置で配置することができる。ある いは、カラーフィルター素子は4つの異なるカラーフィルター素子、例えば、赤 色、緑色、青色および白色またはイエロー、シアン、マゼンタおよび黒色/白色 のグループに配置することができる。 活性マトリックス1201の絵素素子1203は、ここにおいてあるいは前に 引用によって加えた関係する出願に記載されている、CMOS/DMOSドライ ブ回路により個々に作動され、この回路は、各絵素素子がEL構造体1204の 関連する素子1205の中に絵素電極と透明の電極1210との間に電場を生成 することができるように、絵素配列 に隣接して位置する第1回路成分1217および第2回路成分1219を有する 。電場はEL素子1205が白色光または他の多線スペクトル光を放射するよう にさせる。光は関連するカラーフィルター素子1211を通過して、光学的に透 過性の電極1210を通してディスプレイによりリーデエイト(readiat e)される着色された光を生成する。 ELカラー・ディスプレイの形成のための好ましい製作順序は、第39A図〜 第39E図に示されている。第39A図を参照すると、SOI構造体は基板12 14および基板1214上に成長または析出した酸化物1216(例えば、Si O2)を含む。シリコンの薄い単結晶層1218を酸化物1214の上に形成す る。ISE SOI構造体の場合について、上部層は実質的に単結晶の再結晶化 シリコンであり、これからCMOSおよびDMOS回路を製作することができる 。埋め込まれた絶縁体の使用は、普通のバルク(シゾクラルスキー[Czoch ralski])材料において得ることができるよりすぐれた隔離、より高い速 度およびより高い電圧を有するデバイスを提供する。しかしながら、任意の数の 技術を使用してELカラー・ディスプレイのための単結晶シリコンの薄膜を形成 するために使用できることが認められる。 第39B図に示すように、膜1218をパターン化して各絵素素子1224の ための絵素電極領域およびトランジスタ領域を定める。1つの態様において、絵 素素子1222を単結晶シリコンから形成する。他の態様において、シリコンを 除去し、そしてポリシリコンの薄膜、反射金属、またはITOを適用し、そして パターン化して絵素電極1222を形成する。あるいは、単結晶シリコンを薄い 反射性金属層で被覆することができる。次いで、ここにおいて前述した技術を包 含する、任意の数 の製作技術に従い、トランジスタ1218および関連する回路を形成する。次に 、EL構造体を形成する(第39C図)。その目的で、絶縁材料の薄い層122 6を析出し、そして各絵素素子1224の上でパターン化する。白色のけい光体 層1228を析出し、そして下部の絶縁体1226の上でパターン化し、そして 上部の絶縁体1230を析出し、そしてけい光体材料の上でパターン化する。 第39D図を参照すると、上部の電極1231を形成し、そしてEL構造体上 でパターン化する。次に、カラーフィルター素子1232を形成する。各絵素が 原色の光を生成することができるように、各カラーフィルター素子1232をけ い光体素子1228および絵素素子1224と関係づける。前に説明したように 、乳濁液またはフォトレジストのキャリヤーの処理によりカラーフィルター素子 を形成する。個々のカラーフィルター素子1232を加工して、原色の絵素、例 えば、青色、緑色および赤色またはイエロー、シアンおよびマゼンタの3組の配 置を形成することができる。他の態様において、カラーフィルター素子を加工し て非原色の絵素の3組(または4組)の配置を形成することができる。なお他の 態様において、カラーフィルター素子を4絵素素子のグループに配置することが できる。不透明な素子1234を、また、EL材料に隣接して形成することがで きる。各不透明な素子1234は絵素素子1224と関係づけられ、そして絵素 素子に関連するトランジスタ1220に入射光が衝突するのを防止する光シール ドとして働く。光学的に透過性の上層1236、例えば、ガラスまたはプラスチ ックをEL構造体の上に形成してELカラー・ディスプレイを完成する(第39 E図)。 他の態様において、第40A図〜第40C図に図解するように、EL カラー・ディスプレイを光学的に透過性の基板に転写することができる。任意の 前述の方法に従い製作されたELディスプレイを第40A図に示す。構造体を逆 にし、そして最初の基板1214を除去する(第40B図)。次いでこの構造体 を光学的に透過性の基板1242、例えば、ガラスまたはバイザーの湾曲状表面 に転写し、そして上層1236を必要に応じて除去する(第40C図)。 本発明の活性マトリックスのディスプレイの他の特徴は、絵素電極素子の配列 を単結晶シリコン材料の中でパターン化することができるということである。1 つの好ましい態様において、個々の絵素電極素子は単結晶シリコンまたはインジ ウム錫酸化物(ITO)から形成された固体の造形された素子である。他の態様 において、絵素電極を選択的に薄くしてトランジスタの性能を最適化することが できる。電極の領域を0.1〜2.0ミクロンの単結晶シリコン層の約1/10 の厚さに薄くすることができる。 なお他の態様において、シリコン材料をパターン化して絵素電極の配列を形成 し、そして各電極をさらにグリッド、曲がりくねったもの、または他の適当なジ オメトリーにパターン化して絵素電極を通る透過損失を減少する。第41図を参 照すると、個々の絵素電極1350は最初に単結晶シリコンの固体の層からなる 。しかしながら、シリコンの区域1352を除去しそしてシリコンのストリップ 1354が残るように、素子を加工する。それ自体、生ずる絵素電極はグリッド に似る。開いた区域1352は約3〜5ミクロンの幅(W1)を有し、そしてス トリップは約1〜2ミクロンの幅(W1)を有する。これは各絵素電極を通るア パーチュアを提供し、そしてこのアパーチュアは干渉効果を減少しそし て、また、絵素材料により引き起こされる反射、吸収および散乱を減少すること によって、光の透過を改良する。グリッドの形状の絵素の1つの利点は、より輝 いた表示された画像を生ずる、活性マトリックスを通る光の透過の増加である。 他の利点は、グリッドの形状の絵素が単結晶シリコン層の厚さの変動を最小にす ることである。これらの厚さの変動は、活性マトリックスを通る光の透過を減少 する、光の吸収および/または干渉を引き起こす。厚さの変動を最小にすること によって、より輝いた表示された画像を形成することができる。別の態様は、ス イッチ回路が絵素電極より厚い膜内に存在するように、絵素電極材料をさらに薄 くすることを包含する。 ここに記載する活性マトリックスのディスプレイのなお他の特徴は、それらを ヘルメットのバイザー上に取り付けて頭部取り付けディスプレイを形成できるこ とである。第42図を参照すると、光学的に透過性の材料から形成されたバイザ ー1358をヘルメット1356上に固定する。活性マトリックスのディスプレ イ1360はバイザー1358上に位置決めする。エレクトロニクスシステム( 図示せず)により作動されるとき、ディスプレイ1360は主体が見るためにヘ ルメット1356の中に投影されるモノクロームまたは多色の画像を発生する。 ディスプレイ1360は、不活性のとき、実質的に透明である。 ELカラー・ディスプレイの形成のための他の好ましい製作順序は第43A図 〜第43E図に示されており、ここで参照数字は第39A図〜第39E図におけ るのと同様な特徴について同一である。第43A図を参照すると、SOI構造体 は基板1214および基板1214上に成長または析出した酸化物1216(例 えば、SiO2)を含む。シリコン の薄い単結晶層1218を酸化物1214の上に形成する。ISE S0I構造 体の場合について、上部層は実質的に単結晶の再結晶化シリコンであり、これか らCMOSおよびDMOS回路を製作することができる。 第43B図に示すように、膜1218をパターン化して各絵素素子1224の ための絵素電極領域およびトランジスタ領域を定める。1つの態様において、絵 素素子1222を単結晶シリコンから形成する。他の態様において、シリコンを 除去し、そしてポリシリコンの薄膜、反射金属、またはITOを適用し、そして パターン化して絵素電極1222を形成する。あるいは、単結晶シリコンを薄い 反射性金属層で被覆することができる。ここにおいて前述した技術を包含する、 任意の数の製作技術に従い、電極の製作の前後に、トランジスタ1218および 関連する回路を形成する。次に、EL構造体を形成する(第43C図)。その目 的で、絶縁材料の薄い連続層1226を絵素配列の上に析出して下部の絶縁体を 形成する。下部の絶縁層1226を必要に応じてパターン化し、そしてエッチン グしていくつかのまたはすべての絵素回路1220に隣接する区域から絶縁材料 を除去する。不透明な素子1234をエッチングされた区域に必要に応じて析出 する。不透明な素子1234は、反射性被膜、タングステン、Ti−タングステ ン、モリブデン、またはケイ素化タンタルをもつポリシリコン材料からなること ができる。各不透明な素子1234は絵素素子1224と関係づけられ、そして 絵素素子に関連するトランジスタ1220に入射光が衝突するのを防止する光シ ールドとして働く。光放射性材料、例えば、白色けい光体1228の連続層を下 部の絶縁体1226の上に析出させ、そして連続の上部の絶縁体 層1230をけい光体材料の上に析出させる。必要ではないが、下部の絶縁体層 1226、白色けい光体層1228、または上部の絶縁体層1230のいずれか をパターン化して各絵素素子1224と位置合わせすることができる。 第43D図を参照すると、上部の電極1231を形成し、そしてEL構造体上 でパターン化する。次に、カラーフィルター素子1232を形成する。各絵素が 原色の光を生成することができるように、各カラーフィルター素子1232をけ い光体素子1228および絵素素子1224と関係づける。前に説明したように 、乳濁液またはフォトレジストのキャリヤーの処理によるか、あるいは後述する 他の方法によりカラーフィルター素子をモノクローム的に形成する。また、前述 したように、個々のカラーフィルター素子1232を加工して、原色の絵素また は非原色の絵素の3組(または4組)の配置を形成することができる。カラーフ ィルター素子1232は、また、単一の色の配置としてあるいはカラーフィルタ ーの多色(例えば、積重ね)配置として、前以て製作することができる。次いで 、前以て製作されたカラーフィルター素子1232を絵素電極1222と整合し 、そして整合された位置で接着することができる。光学的に透過性の上層123 6、例えば、ガラスまたはプラスチックをEL構造体の上に形成して、ELカラ ー・ディスプレイを完成する(第43E図)。 第44A図〜第44E図は、カラーフィルターの製作のための他の好ましい方 法の流れ順序を図解する。とくに、カラーフィルターはポリイミドのカラーフィ ルターである。さらに詳しくは、図解されるカラーフィルターはブレワー・サイ エンス・インコーポレーテッド(Brewer Science,Inc.)、ミゾリー州ロラから入手可能であるPiC G reen 02フィルターである。 第44A図に示すように、電極2012およびトランジスタ2014を有する 絵素素子2010は半導体層2015上に形成される。任意の窒化物層2020 を、第44B図に示すように、絵素素子2011の上に形成することができる。 次に、任意の接着促進剤(図示せず)を被覆し、そして窒化物層2020上に焼 付けることができる。しかしながら、好ましい態様において、接着促進剤を使用 しない。 ポリイミドの層、例えば、PiC Green 02を回路の上に1,000 rpmで90秒間回転被覆する。生ずる構造体を第44C図に示す。ポリイミド 層2030は約1〜5ミクロンの厚さである。好ましい態様において、ポリイミ ド層2030は約2ミクロンの厚さである。次いで、この構造体を120℃にお いて60秒間ホットプレート上で焼付けして溶剤を除去する。溶剤の焼付けは重 要ではないことを理解すべきである。次いで、構造体をホットプレート上で90 秒間真空接触で第2または「ベータ」焼付けにかける。ベータ焼付けは現像加工 特性を定めるので、温度はベータ焼付け工程において均一であることが重要であ る。 第44D図に示すように、フォトレジストのパターン2040を構造体に適用 する。ポジのフォトレジストを被覆し、焼付けしそして通常の線量で2回露出2 050する。次いでパターンを標準の流動性の現像剤で40秒間現像する。現像 剤は好ましくは金属イオン不含の現像剤、例えば、Shipely MF−31 2である。ポリイミド2030をフォトレジストとともに発現するであろう。次 いで構造体を水中ですすぎ、そして窒素またはきれいな圧縮空気で乾燥する。 次いで、商業的に入手可能な炭素に基づく溶剤を構造体上にスプレーしてフォ トレジストを除去する。次いで、第44E図に示す生ずるカラーフィルター構造 体2035を、炉内で200〜260℃において1時間手で焼付ける。好ましい 態様において、焼付け温度は230℃である。 上の方法を赤色および青色のカラーフィルターについて反復して、完全な色の 液晶ディスプレイまたはELディスプレイを形成する。 ディスプレイの分解能が増加するにつれて、電極およびトランジスタが第45 図に示すように別の層の中に形成されるように、現実の状況についての要求が増 加することがある。示すように、トランジスタ2114は半導体層2115上に 形成される。絶縁体2120をトランジスタの上に析出する。電極2112を絶 縁体2120または接着剤の上に形成する。絶縁体層2120を通す相互接続2 113により、電極2112をトランジスタ2114に相互に接続する。このよ うにして、積重ねられた電極2112およびトランジスタ2114を有する絵素 素子は絵素の配列で製作することができる。次いで、ここにおいてどこかで記載 するように、前以て製作されたEL積重ね上のモノリシックの製作または転写お よび整合あるいは液晶ディスプレイの中への組み込みにより、白色けい光体層お よびカラーフィルター素子を使用するELの積重ねを電極2112の上に製作す る。同等の態様 本発明をその好ましい態様を参照してとくに示しかつ記載したが、当業者は理 解するように、添付された請求の範囲により定義される本発明の精神および範囲 から逸脱しないで形態および詳細の種々の変化が可能である。
【手続補正書】特許法第184条の8 【提出日】1994年9月19日 【補正内容】 請求の範囲 1.絵素回路の配列をともに形成する半導体材料、および絵素電極の配列から なり、各絵素電極が絵素回路の1つに電気的に接続されているディスプレイ回路 及び 絵素電極により発生される電気の場または信号が光透過性材料の一部分を作動 するように、絵素電極の配列の第1側の上に位置する光透過性材料 を具備するカラー・ディスプレイにおいて、 各カラーフィルター素子は、光がカラーフィルター素子を通して透過してマル チ−カラー・ディスプレイを形成するように、絵素電極の第2側と基板との間に 位置するカラーフィルター素子の配列、 を具備することを特徴とするカラー・ディスプレイ。 2.半導体材料が絶縁層上に形成されたシリコンからなる請求の範囲1のカラ ー・ディスプレイ。 3.カラーフィルター素子とともに散在する不透明の素子の配列をさらに含む 請求の範囲1のカラー・ディスプレイ。 4.ディスプレイ回路を基板に結合するための接着剤をさらに含む請求の範囲 1のカラー・ディスプレイ。 5.カラーフィルター素子の配列が少なくとも1つの乳濁液から形成されてい る請求の範囲1のカラー・ディスプレイ。 6.絵素電極の配列が複数の列および行からなる請求の範囲1のカラー・ディ スプレイ。 7.配列の各列に電気的に接続された第1回路、および配列の各行に 電気的に接続された第2回路を有するドライバー回路をさらに含む請求の範囲6 のカラー・ディスプレイ。 8.基板がガラスからなる請求の範囲1のカラー・ディスプレイ。 9.半導体材料が約2ミクロンより小さい厚さを有する請求の範囲1のカラー ・ディスプレイ。 10.絵素電極が半導体材料からなる請求の範囲1のカラー・ディスプレイ。 11.光弁材料が液晶材料からなる請求の範囲1のカラー・ディスプレイ。 12.液晶材料が絵素電極と反対電極との間に位置する請求の範囲11のカラ ー・ディスプレイ。 13.絵素電極がカラーフィルターの配列の上に位置するインジウム−スズ酸 化物の配列をさらに含む請求の範囲11のカラー・ディスプレイ。 14.各絵素回路の第2側に位置する光シールド材料をさらに含む請求の範囲 1のカラー・ディスプレイ。 15.光シールド材料が、また、光学的に透明な隔離層でカプセル化された各 絵素回路の第1側に位置する請求の範囲14のカラー・ディスプレイ。 16.カラーフィルター素子がポリイミドからなる請求の範囲1のカラー・デ ィスプレイ。 17.a)半導体材料を形成し; b)半導体材料の中または上の絵素回路の配列および絵素電極の配列を形成し 、各絵素電極は絵素回路の1つに電気的に接続されており、 c)絵素電極により発生される電気の場または信号が光透過性材料の一部分を 作動するように、絵素電極の配列の第1側に光透過性材料を置決めする ことを含むカラー・ディスプレイを製作する方法において、 d)光がカラーフィルター素子を通して透過してマルチ−カラー・ディスプレ イを形成するように、各カラーフィルター素子が絵素電極の第2側と基板との間 に位置するように、カラーフィルター素子の配列を位置決めする ことを特徴とするカラー・ディスプレイを製作する方法。 18.工程d)が1または2以上の乳濁液からカラーフィルター素子の配列を 形成することからなる請求の範囲17の方法。 19.工程d)が不透明の素子がカラーフィルター素子とともに散在するよう に不透明の素子の配列を形成することをさらに含む請求の範囲17の方法。 20.半導体材料を絶縁層上のシリコンからなる請求の範囲17の方法。 21.工程a)が非単結晶材料を支持基板上に形成し、そして非単結晶材料を 結晶化させて本質的に単結晶の材料を形成することからなる請求の範囲17の方 法。 22.光透過性材料が液晶材料である請求の範囲17の方法。 23.液晶材料を絵素電極と反対電極との間のギャップの中に挿入する請求の 範囲22の方法。 24.カラーフィルター素子の配列を位置決めする工程が、第1の複数の絵素 電極の上に第1カラーフィルターを堆積し、第2の複数の絵素 電極の上に第2カラーフィルター材料を堆積し、絵素電極の第2側を光学的に透 過性の基板に接着剤で結合し、支持基板を除去し、その後光透過性材料を絵素電 極の配列の第1側に位置決めすることからなる請求の範囲17の方法。 25.カラーフィルター素子がポリイミドからなる請求の範囲17の方法。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,DE, DK,ES,FR,GB,GR,IE,IT,LU,M C,NL,PT,SE),CA,JP (72)発明者 ジヤコブセン,ジエフリー アメリカ合衆国カリフオルニア州95023ホ リスター・テビストレイル501 (72)発明者 デイングル,ブレンダ・デイ アメリカ合衆国マサチユセツツ州02048マ ンスフイールド・ローンデイルロード142

Claims (1)

  1. 【特許請求の範囲】 1.絵素回路の配列および絵素電極の配列が形成されている半導体材料からな る回路パネル、各絵素電極は絵素回路の1つに電気的に接続されていて絵素素子 の配列を提供する; 絵素電極により発生される電気の場または信号が隣接する光弁絵素素子を作動 するように、絵素素子の配列に隣接して位置する光弁材料;および カラーフィルター素子の配列、各カラーフィルター素子は、光がカラーフィル ター素子を通して透過してマルチ−カラー ・ディスプレイを形成するように、 1つの絵素素子に関して位置する; からなるカラー・ディスプレイ。 2.半導体材料がシリコンからなる請求の範囲1のカラー・ディスプレイ。 3.カラーフィルター素子とともに散在する不透明の素子の配列をさらに含む 請求の範囲1のカラー・ディスプレイ。 4.絵素素子の回路パネルの配列を支持基板に結合するための接着剤をさらに 含む請求の範囲1のカラー・ディスプレイ。 5.カラーフィルター素子の配列が少なくとも1つの乳濁液から形成されてい る請求の範囲1のカラー・ディスプレイ。 6.絵素素子の配列が複数の列および行からなる請求の範囲1のカラー・ディ スプレイ。 7.絵素配列の各列に電気的に接続された第1回路、および絵素配列の各行に 電気的に接続された第2回路からなるドライバー回路をさらに 含む請求の範囲6のカラー・ディスプレイ。 8.支持基板がガラスからなる請求の範囲1のカラー・ディスプレイ。 9.半導体材料が約2ミクロンより小さい厚さを有する請求の範囲1のカラー ・ディスプレイ。 10.絵素電極が光学的に透過性の導電性層からなる請求の範囲1のカラー・ ディスプレイ。 11.光弁材料が光放射性材料である請求の範囲1のカラー・ディスプレイ。 12.光放射性材料はエレクトロルミネセント材料からなる請求の範囲11の カラー・ディスプレイ。 13.カラーフィルターの配列の上に位置する光学的に透過性の電極の配列を さらに含み、各光学的に透過性の電極は1つの絵素素子に関連する請求の範囲1 1のカラー・ディスプレイ。 14.光弁材料が光透過性材料である請求の範囲1のカラー・ディスプレイ。 15.光透過性材料が液晶材料である請求の範囲14のカラー・ディスプレイ 。 16.カラーフィルター素子がポリイミドからなる請求の範囲1のカラー・デ ィスプレイ。 17.a)半導体材料を形成し; b)半導体材料の中または上の絵素回路の配列および絵素電極の配列を形成し 、各絵素電極は絵素回路の1つに電気的に接続されて、絵素素子の配列を提供し ており; c)絵素電極により発生される電気の場または信号が隣接する光弁絵 素素子を作動するように、光弁材料を絵素素子の配列に隣接して位置決めし;そ して d)光がカラーフィルター素子を通して透過してマルチ−カラー・ディスプレ イを形成するように、各カラーフィルター素子が1つの絵素素子に関して位置す るように、カラーフィルター素子を位置決めする; からなるカラー・ディスプレイを製作する方法。 18.工程d)が1または2以上の乳濁液からカラーフィルター素子の配列を 形成することからなる請求の範囲17の方法。 19.工程d)が不透明の素子の配列がカラーフィルター素子とともに散在す るように不透明の素子の配列を形成することからなる請求の範囲17の方法。 20.半導体材料をシリコンからなる請求の範囲17の方法。 21.工程a)が非単結晶材料を支持基板上に形成し、そして非単結晶材料を 結晶化させて本質的に単結晶の材料を形成することからなる請求の範囲17の方 法。 22.光弁材料が光放射性材料である請求の範囲17の方法。 23.光放射性材料がエレクトロルミネセント材料からなる請求の範囲22の 方法。 24.光弁材料が光透過性材料である請求の範囲17の方法。 25.カラーフィルター素子がポリイミドからなる請求の範囲17の方法。
JP6508219A 1992-09-11 1993-09-10 ディスプレイ・パネルのためのカラーフィルター・システム Pending JPH08501887A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US94389692A 1992-09-11 1992-09-11
US07/943,896 1992-09-11
US07/944,207 1992-09-11
US07/944,207 US5444557A (en) 1990-12-31 1992-09-11 Single crystal silicon arrayed devices for projection displays
PCT/US1993/008601 WO1994007177A1 (en) 1992-09-11 1993-09-10 Color filter system for display panels

Publications (1)

Publication Number Publication Date
JPH08501887A true JPH08501887A (ja) 1996-02-27

Family

ID=27130188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6508219A Pending JPH08501887A (ja) 1992-09-11 1993-09-10 ディスプレイ・パネルのためのカラーフィルター・システム

Country Status (7)

Country Link
US (1) US5654811A (ja)
EP (1) EP0659282B1 (ja)
JP (1) JPH08501887A (ja)
AT (1) ATE173839T1 (ja)
CA (1) CA2143647C (ja)
DE (1) DE69322279T2 (ja)
WO (1) WO1994007177A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012003268A (ja) * 2000-02-29 2012-01-05 Semiconductor Energy Lab Co Ltd 発光装置及び電気器具
JP2015122449A (ja) * 2013-12-24 2015-07-02 株式会社ジャパンディスプレイ 基板装置の製造方法

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206749A (en) * 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
US7081938B1 (en) 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US5550604A (en) * 1994-06-03 1996-08-27 Kopin Corporation Compact high resolution light valve projector
US5806950A (en) * 1994-06-03 1998-09-15 Kopin Corporation Compact high resolution light valve projector
US5630659A (en) * 1994-09-28 1997-05-20 Kopin Corporation Compact high resolution light valve projector
JP2900229B2 (ja) * 1994-12-27 1999-06-02 株式会社半導体エネルギー研究所 半導体装置およびその作製方法および電気光学装置
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5757456A (en) * 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
US5834327A (en) 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
JP3256834B2 (ja) * 1995-06-01 2002-02-18 キヤノン株式会社 液晶表示装置
US5812101A (en) * 1996-04-04 1998-09-22 Northrop Grumman Corporation High performance, low cost helmet mounted display
JPH1031425A (ja) * 1996-07-17 1998-02-03 Canon Inc 投射型表示装置
JP3786427B2 (ja) * 1996-09-19 2006-06-14 セイコーエプソン株式会社 発光装置の製造方法
JPH10104663A (ja) * 1996-09-27 1998-04-24 Semiconductor Energy Lab Co Ltd 電気光学装置およびその作製方法
KR100239778B1 (ko) * 1996-12-03 2000-01-15 구본준 액정표시장치 및 그 제조방법
JPH10200114A (ja) * 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 薄膜回路
JP3580092B2 (ja) * 1997-08-21 2004-10-20 セイコーエプソン株式会社 アクティブマトリクス型表示装置
JP3116085B2 (ja) * 1997-09-16 2000-12-11 東京農工大学長 半導体素子形成法
US6104375A (en) * 1997-11-07 2000-08-15 Datascope Investment Corp. Method and device for enhancing the resolution of color flat panel displays and cathode ray tube displays
JPH11160734A (ja) * 1997-11-28 1999-06-18 Semiconductor Energy Lab Co Ltd 液晶電気光学装置
FR2772501B1 (fr) * 1997-12-15 2000-01-21 Thomson Lcd Dispositif de commande matriciel
US6249269B1 (en) 1998-04-30 2001-06-19 Agilent Technologies, Inc. Analog pixel drive circuit for an electro-optical material-based display device
US6329974B1 (en) 1998-04-30 2001-12-11 Agilent Technologies, Inc. Electro-optical material-based display device having analog pixel drivers
US6133693A (en) * 1998-07-30 2000-10-17 Alliedsignal Inc. Interconnects and electrodes for high luminance emissive displays
US6512504B1 (en) 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
US8853696B1 (en) 1999-06-04 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
JP5210473B2 (ja) 1999-06-21 2013-06-12 株式会社半導体エネルギー研究所 表示装置
TW522453B (en) * 1999-09-17 2003-03-01 Semiconductor Energy Lab Display device
TW494447B (en) 2000-02-01 2002-07-11 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US6882012B2 (en) * 2000-02-28 2005-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
US7579203B2 (en) * 2000-04-25 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US7633471B2 (en) 2000-05-12 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electric appliance
US7088322B2 (en) * 2000-05-12 2006-08-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2002072257A (ja) * 2000-09-05 2002-03-12 Fuji Xerox Co Ltd 表示素子
JP4991052B2 (ja) * 2001-02-28 2012-08-01 株式会社ジャパンディスプレイセントラル 液晶表示パネル
TW564471B (en) * 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP2003109773A (ja) * 2001-07-27 2003-04-11 Semiconductor Energy Lab Co Ltd 発光装置、半導体装置およびそれらの作製方法
JP5057619B2 (ja) * 2001-08-01 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW554398B (en) * 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
US7351300B2 (en) 2001-08-22 2008-04-01 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
TW594947B (en) 2001-10-30 2004-06-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
TWI264121B (en) 2001-11-30 2006-10-11 Semiconductor Energy Lab A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device
KR100675934B1 (ko) * 2001-12-04 2007-02-01 비오이 하이디스 테크놀로지 주식회사 액정표시소자
US6953735B2 (en) 2001-12-28 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by transferring a layer to a support with curvature
TW550538B (en) * 2002-05-07 2003-09-01 Au Optronics Corp Method of driving display device
KR100567179B1 (ko) * 2002-09-30 2006-04-03 가부시키가이샤 도요다 지도숏키 발광 장치, 디스플레이 유닛 및 조명 유닛
JP2004140267A (ja) 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4693411B2 (ja) 2002-10-30 2011-06-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7185009B2 (en) * 2003-03-31 2007-02-27 Taiwan Semiconductor Manufacturing Company IC foundry manufacturing technology master data management structure
US20040218133A1 (en) * 2003-04-30 2004-11-04 Park Jong-Wan Flexible electro-optical apparatus and method for manufacturing the same
US7592239B2 (en) * 2003-04-30 2009-09-22 Industry University Cooperation Foundation-Hanyang University Flexible single-crystal film and method of manufacturing the same
US7423286B2 (en) * 2003-09-05 2008-09-09 Si2 Technologies, Inc. Laser transfer article and method of making
JP4213616B2 (ja) * 2004-03-31 2009-01-21 大日本印刷株式会社 液晶パネル用ベースフィルム、液晶パネル用機能フィルム、機能フィルムの製造方法、および機能フィルムの製造装置
US7285781B2 (en) * 2004-07-07 2007-10-23 Intel Corporation Characterizing resist line shrinkage due to CD-SEM inspection
JP2007156445A (ja) * 2005-11-11 2007-06-21 Bridgestone Corp 情報表示用パネル
US7158306B1 (en) 2005-11-30 2007-01-02 Corning Incorporated Light separator
TW200746022A (en) * 2006-04-19 2007-12-16 Ignis Innovation Inc Stable driving scheme for active matrix displays
US8803781B2 (en) * 2007-05-18 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US7750345B2 (en) * 2007-05-18 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2009093354A1 (ja) * 2008-01-21 2009-07-30 Sharp Kabushiki Kaisha 半導体装置及び表示装置
WO2012100132A1 (en) * 2011-01-21 2012-07-26 Osram Sylvania Inc. Luminescent converter and led light source containing same
FR2985042B1 (fr) * 2011-12-22 2014-01-17 Saint Gobain Dispositif de visualisation d'une image sur un support feuillete
US9478574B2 (en) 2012-09-19 2016-10-25 Semiconductor Components Industries, Llc Image sensor pixels with light guides and light shield structures
KR20150120376A (ko) 2013-02-20 2015-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 반도체 장치, 및 박리 장치
US9269743B2 (en) 2013-11-21 2016-02-23 Semiconductor Components Industries, Llc Methods of forming imaging device layers using carrier substrates
CN105793957B (zh) 2013-12-12 2019-05-03 株式会社半导体能源研究所 剥离方法及剥离装置
US11068089B1 (en) 2016-08-23 2021-07-20 Apple Inc. Electronic device with display apertures
DE102020111688A1 (de) * 2020-04-29 2020-07-30 Magnetic Autocontrol Gmbh Anzeigeeinheit für eine Durchgangskontrollvorrichtung

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3153620C2 (ja) * 1980-04-01 1992-01-23 Canon K.K., Tokio/Tokyo, Jp
JPS5813089A (ja) * 1981-07-16 1983-01-25 Fuji Photo Film Co Ltd カラ−固体撮像素子基板の製造方法
IL70116A (en) * 1983-11-02 1987-02-27 Stolov Michael Liquid crystal device for displaying multicolor images
JPS60188927A (ja) * 1984-03-08 1985-09-26 Toshiba Corp カラ−・マトリツクス型液晶表示装置の製造方法
US5250932A (en) * 1988-04-13 1993-10-05 Ube Industries, Ltd. Liquid crystal display device
JPH01282523A (ja) * 1988-05-09 1989-11-14 Fujitsu Ltd 液晶表示パネル
JPH0267520A (ja) * 1988-09-01 1990-03-07 Seiko Instr Inc 多色液晶表示装置の製造方法
CA2024445C (en) * 1989-09-01 1994-11-08 Yuko Morikawa Liquid crystal device
US5079214A (en) * 1990-10-11 1992-01-07 Eastman Kodak Company Patterned receiver for color filter array
US5206749A (en) * 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
US5256562A (en) * 1990-12-31 1993-10-26 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012003268A (ja) * 2000-02-29 2012-01-05 Semiconductor Energy Lab Co Ltd 発光装置及び電気器具
JP2014146806A (ja) * 2000-02-29 2014-08-14 Semiconductor Energy Lab Co Ltd 発光装置
JP2015135508A (ja) * 2000-02-29 2015-07-27 株式会社半導体エネルギー研究所 発光装置
US9263476B2 (en) 2000-02-29 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Display device and method for fabricating the same
JP2016066619A (ja) * 2000-02-29 2016-04-28 株式会社半導体エネルギー研究所 発光装置
JP2018137227A (ja) * 2000-02-29 2018-08-30 株式会社半導体エネルギー研究所 発光装置
JP2019204107A (ja) * 2000-02-29 2019-11-28 株式会社半導体エネルギー研究所 発光装置
JP2015122449A (ja) * 2013-12-24 2015-07-02 株式会社ジャパンディスプレイ 基板装置の製造方法

Also Published As

Publication number Publication date
CA2143647C (en) 2005-11-15
ATE173839T1 (de) 1998-12-15
CA2143647A1 (en) 1994-03-31
WO1994007177A1 (en) 1994-03-31
DE69322279T2 (de) 1999-06-24
EP0659282A1 (en) 1995-06-28
US5654811A (en) 1997-08-05
EP0659282B1 (en) 1998-11-25
DE69322279D1 (de) 1999-01-07

Similar Documents

Publication Publication Date Title
JPH08501887A (ja) ディスプレイ・パネルのためのカラーフィルター・システム
US5444557A (en) Single crystal silicon arrayed devices for projection displays
US6317175B1 (en) Single crystal silicon arrayed devices with optical shield between transistor and substrate
US5661371A (en) Color filter system for light emitting display panels
US5396304A (en) Slide projector mountable light valve display
US5581385A (en) Single crystal silicon arrayed devices for projection displays
JP3361325B2 (ja) 液晶光バルブ装置
US6043800A (en) Head mounted liquid crystal display system
US6072445A (en) Head mounted color display system
US6232136B1 (en) Method of transferring semiconductors
JP3736770B2 (ja) 映写表示のための単結晶シリコンアレイデバイス
US5362671A (en) Method of fabricating single crystal silicon arrayed devices for display panels
US5258320A (en) Single crystal silicon arrayed devices for display panels
EP0752121B1 (en) Methods of fabricating active matrix pixel electrodes
US6558008B1 (en) Method of fabricating a matrix display system
JPH07504764A (ja) 頭部取り付け表示系
US6608654B2 (en) Methods of fabricating active matrix pixel electrodes
EP0853254A2 (en) Liquid crystal display

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031113

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040405