KR20150028608A - 표시패널 - Google Patents

표시패널 Download PDF

Info

Publication number
KR20150028608A
KR20150028608A KR20130107451A KR20130107451A KR20150028608A KR 20150028608 A KR20150028608 A KR 20150028608A KR 20130107451 A KR20130107451 A KR 20130107451A KR 20130107451 A KR20130107451 A KR 20130107451A KR 20150028608 A KR20150028608 A KR 20150028608A
Authority
KR
South Korea
Prior art keywords
region
transmissive
area
insulating film
thickness
Prior art date
Application number
KR20130107451A
Other languages
English (en)
Inventor
김형준
서오성
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR20130107451A priority Critical patent/KR20150028608A/ko
Priority to US14/220,820 priority patent/US20150069426A1/en
Publication of KR20150028608A publication Critical patent/KR20150028608A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시패널은 복수 개의 투과영역들 및 상기 복수 개의 투과영역들에 인접하는 차광영역을 포함하고, 상기 차광영역에 중첩하여 복수 개의 박막 트랜지스터들이 배치된 베이스 기판, 상기 복수 개의 투과영역들에 각각 중첩하고, 상기 박막 트랜지스터들 중 대응되는 박막 트랜지스터에 각각 연결된 복수 개의 화소 전극들, 상기 복수 개의 화소 전극들 및 상기 베이스 기판 사이에 배치되고, 상기 복수 개의 투과영역들 각각에 중첩하는 적어도 하나의 단차부를 구비한 절연막을 포함한다.

Description

표시패널{DISPLAY PANEL}
본 발명은 표시패널에 관한 것으로, 상세하게는 표시품질이 향상된 표시패널에 관한 것이다.
두께가 크고 전력소모가 많은 음극선관 표시장치를 대체하기 위해 평면형 표시장치가 개발되었다. 상기 평면형 표시장치는 유기 발광 표시장치, 액정 표시장치, 및 플라스마 표시장치 등이 있다.
상기 표시장치들은 복수 개의 화소들과 상기 복수 개의 화소들에 신호를 제공하는 복수 개의 신호배선들을 포함한다. 상기 복수 개의 화소들 각각은 상기 복수 개의 신호배선들 중 대응하는 신호배선에 연결된 박막 트랜지스터를 포함한다. 상기 복수 개의 화소들 각각은 상기 대응하는 신호배선으로부터 인가된 데이터 전압에 대응하게 동작한다. 상기 복수 개의 화소들의 동작에 따라 목적하는 영상이 생성된다.
따라서, 본 발명은 절연막에 의한 색상 왜곡현상을 방지할 수 있는 표시패널을 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 표시패널은 복수 개의 투과영역들 및 상기 복수 개의 투과영역들에 인접하는 차광영역을 포함하고, 상기 차광영역에 중첩하여 복수 개의 박막 트랜지스터들이 배치된 베이스 기판, 상기 복수 개의 투과영역들에 각각 중첩하고, 상기 박막 트랜지스터들 중 대응되는 박막 트랜지스터에 각각 연결된 복수 개의 화소 전극들, 상기 복수 개의 화소 전극들 및 상기 베이스 기판 사이에 배치되고, 상기 복수 개의 투과영역들 각각에 중첩하는 적어도 하나의 단차부를 구비한 절연막을 포함한다.
상기 절연막은, 제1 두께를 가지는 제1 영역 및 상기 제1 영역에 인접하고, 상기 제1 두께와 다른 제2 두께를 가지는 제2 영역을 포함한다. 상기 단차부는 상기 제1 두께 및 상기 제2 두께의 차이와 동일한 깊이를 가진다.
상기 단차부의 깊이는 500 ~ 1000Å일 수 있다. 상기 제1 영역의 단면적과 상기 제2 영역의 단면적은 서로 동일할 수 있다.
상기 제1 영역은 상기 투과영역의 중심에 형성되고, 상기 제2 영역은 평면상에서 상기 제1 영역의 가장자리를 에워싼다.
상기 제1 영역의 절연막의 두께는 상기 제2 영역의 절연막의 두께보다 크고, 상기 단차부는 상기 제1 영역에 중첩할 수 있다.
상기 제1 영역의 절연막의 두께는 상기 제2 영역의 절연막의 두께보다 작고, 상기 단차부는 상기 제2 영역에 중첩할 수 있다.
상기 제1 영역은 복수 개의 제1 부분영역들을 포함하고, 상기 제2 영역은 상기 복수 개의 제1 부분영역들 사이에 배치될 수 있다.
상기 제2 영역은 복수 개의 제2 부분영역들을 포함하고, 상기 복수 개의 제1 부분영역들은 상기 복수 개의 제2 부분영역들에 각각 교번적으로 배치될 수 있다.
상기 복수 개의 투과영역들은 제1 투과영역 및 제2 투과영역을 포함하고, 상기 제1 투과영역의 단면적과 상기 제2 투과영역의 단면적은 서로 다를 수 있고, 상기 제1 투과영역에 중첩하는 단차부의 깊이와 상기 제2 투과영역에 중첩하는 단차부의 깊이는 서로 다를 수 있다.
본 발명의 일 실시예에 따른 표시패널은 상기 절연막 및 상기 화소 전극 사이에 배치되고, 복수 개의 컬러패턴들을 포함하는 컬러필터층을 더 포함한다.
본 발명의 일 실시예에 따른 표시패널은 외측면에 외부 광이 입사되는 제1 표시기판 및 상기 제1 표시기판의 내측면에 대향되어 배치되는 제2 표시기판을 포함하고, 상기 제1 표시기판은, 적어도 하나의 투과영역 및 상기 투과영역에 인접하는 차광영역을 구비하는 제1 베이스 기판, 상기 차광영역에 중첩하여 배치된 박막 트랜지스터, 상기 투과영역에 중첩하여 배치되고, 상기 박막 트랜지스터에 전기적으로 연결된 제1 전극, 및 상기 제1 전극 및 상기 베이스 기판 사이에 배치되고, 상기 투과영역에 중첩하는 적어도 하나의 단차부를 구비한 절연막을 포함한다.
상기 절연막 및 상기 제1 전극 사이에 배치되고, 복수 개의 컬러패턴들을 포함하는 컬러필터층을 더 포함한다.
상기 복수 개의 컬러패턴들은 상기 복수 개의 투과영역들에 각각 대응되어 배치되고, 상기 복수 개의 투과영역들에 중첩하는 단차부들 각각은 대응되는 컬러패턴이 포함하는 색상에 따라 다른 깊이를 가질 수 있다.
본 발명의 일 실시예에 따른 표시패널은 상기 제1 표시기판 및 상기 제2 표시기판 사이에 봉입된 액정층을 더 포함한다.
상기 제2 표시기판은, 상기 제2 표시기판 상에 배치되고, 상기 차광영역을 정의하는 차광 패턴층, 상기 차광 패턴층 상에 배치되고, 상기 제1 전극과 전계를 형성하는 제2 전극을 포함한다. 상기 절연막은 실리콘나이트라이드를 포함한다.
상술한 발명에 따르면, 화소에 포함된 절연막에 단차부를 형성함으로써, 절연막의 반사 스펙트럼이 모든 파장대에서 균일하게 나타난다. 따라서, 특정 파장을 가진 색상이 두드러지거나, 색 저하현상이 방지되어 균일한 표시품질을 가진 표시패널이 제공될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 블럭도이다.
도 2는 도 1에 도시된 표시패널의 부분 사시도이다.
도 3은 일 실시예에 따른 표시패널의 부분 평면도이다.
도 4는 도 3의 Ⅰ-Ⅰ'을 따라 자른 단면도이다.
도 5는 도 3의 Ⅱ-Ⅱ'을 따라 자른 단면도이다.
도 6은 본 발명의 일 실시예에 따른 표시패널의 반사 스펙트럼이다.
도 7a 본 발명의 일 실시예에 따른 절연막의 부분 평면도이다.
도 7b 및 도 7c는 도 7a의 Ⅲ-Ⅲ'을 따라 자른 단면도이다.
도 8a 및 도 8b는 본 발명의 일 실시예에 따른 절연막의 부분 평면도들이다.
도 9a 본 발명의 일 실시예에 따른 절연막의 부분 평면도이다.
도 9b 및 도 9c는 도 9a의 Ⅳ-Ⅳ'을 따라 자른 단면도이다.
도 10은 본 발명의 일 실시예에 따른 표시패널의 부분 평면도이다.
도 11은 본 발명의 일 실시예에 따른 절연막의 부분 평면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 블럭도이다. 도 2는 도 1에 도시된 표시패널의 부분 사시도이다.
본 발명의 일 실시예에 따른 표시장치는 표시패널(DP), 신호제어부(100), 게이트 구동부(200), 및 데이터 구동부(300)를 포함한다. 상기 표시패널(DP)은 특별히 한정되는 것은 아니며, 예를 들어, 액정 표시패널(liquid crystal display panel), 유기발광 표시패널(organic light emitting display panel), 전기영동 표시패널(electrophoretic display panel), 및 일렉트로웨팅 표시패널(electrowetting display panel) 등이 채용될 수 있다.
본 실시예에서는 액정 표시패널을 포함하는 액정 표시장치를 예시적으로 설명한다. 상기 액정 표시패널(DP)은 2개의 표시기판들(DS1, DS2) 및 상기 2개의 표시기판들(DS1, DS2) 사이에 배치된 액정층(LCL)을 포함한다.
도시되지 않았으나, 상기 액정 표시장치는 상기 표시패널(DP)에 광을 제공하는 백라이트 유닛(미도시) 및 한 쌍의 편광판들(미도시)을 더 포함한다. 또한, 상기 액정 표시패널은 VA(Vertical Alignment)모드, PVA(Patterned Vertical Alignment) 모드, IPS(in-plane switching) 모드 또는 FFS(fringe-field switching) 모드, 및 PLS(Plane to Line Switching) 모드 등 중 어느 하나의 패널일 수 있고, 특정한 모드의 패널로 제한되지 않는다.
상기 표시패널(DP)은 복수 개의 신호배선들 및 상기 복수 개의 신호배선들에 연결된 복수 개의 화소들(PX11~PXnm)을 포함한다. 상기 복수 개의 신호배선들은 복수 개의 게이트 라인들(GL1~GLn) 및 복수 개의 데이터 라인들(DL1~DLm)을 포함한다. 상기 복수 개의 게이트 라인들(GL1~GLn)은 제1 방향(DR1)으로 연장되며 제2 방향(DR2)으로 배열된다. 상기 복수 개의 데이터 라인들(DL1~DLm)은 상기 복수 개의 게이트 라인들(GL1~GLn)과 절연되게 교차한다.
상기 복수 개의 화소들(PX11~PXnm)은 매트릭스 형태로 배열될 수 있다. 상기 복수 개의 화소들(PX11~PXnm) 각각은 상기 복수 개의 게이트 라인들(GL1~GLn) 및 상기 복수 개의 데이터 라인들(DL1~DLm) 중 대응하는 게이트 라인 및 대응하는 데이터 라인에 연결된다.
상기 복수 개의 게이트 라인들(GL1~GLn), 상기 복수 개의 데이터 라인들(DL1~DLm), 및 상기 복수 개의 화소들(PX11~PXnm)은 상기 2개의 표시기판들(DS1, DS2) 중 상기 액정층(LCL)의 상측에 배치된 제1 표시기판(DS1)에 구비된다. 그러나, 이는 예시적으로 도시한 것이고, 다른 실시예에서 상기 복수 개의 신호배선들은 상기 제2 표시기판(DS2)에 배치될 수 있다.
상기 제2 표시기판(DS2)은 상기 제1 표시기판(DS1)으로부터 두께 방향(DR3, 이하 제3 방향)으로 이격되어 배치된다. 본 명세서에서 설명의 용이를 위해, 서로 다른 층이 두께 방향으로 적층되는 것을 '층 상에 배치'된 것으로 설명한다. 상기 제2 표시기판(DS2)에는 차광패턴층(BPL: 도 4 참조)이 배치된다. 상기 제1 표시기판(DS1)과 상기 제2 표시기판(DS2)에 대한 상세한 설명은 후술한다.
상기 표시패널(DP)은 복수 개의 화소영역들(PXA)을 포함한다. 본 실시예에서 상기 화소들(PX11~PXnm)은 상기 화소영역들(PXA)에 각각 배치된다. 또는, 상기 표시패널(DP)은 복수 개의 투과영역들(TA)과 상기 복수 개의 투과영역들(TA)에 인접한 차광영역(SA)으로 구분된다. 상기 화소 영역들(PXA) 각각은 상기 투과영역들(TA) 중 대응하는 투과영역 및 상기 차광영역(SA)의 일부와 중첩한다.
도시되지 않았으나, 상기 제2 표시기판(DS2)의 하측(D3)에는 백라이트 유닛이 배치될 수 있다. 상기 복수 개의 투과영역들(TA)은 상기 백라이트 유닛으로부터 생성된 광을 통과시킨다. 상기 차광영역(SA)은 상기 백라이트 유닛으로부터 생성된 광을 차단시킨다. 상기 복수 개의 게이트 라인들(GL1~GLn) 및 상기 복수 개의 데이터 라인들(DL1~DLm)은 상기 차광영역(SA)에 중첩하게 배치된다.
상기 신호제어부(100)는 입력 영상신호들(RGB)을 수신하고, 상기 입력 영상신호들(RGB)을 상기 표시패널(DP)의 동작에 부합하는 영상데이터들(R'G'B')로 변환한다. 또한, 상기 신호제어부(100)는 각종 제어신호(CS), 예를 들면 수직동기신호, 수평동기신호, 메인 클럭신호, 및 데이터 인에이블신호 등을 입력받고, 제1 및 제2 제어신호들(CONT1, CONT2)를 출력한다.
상기 게이트 구동부(200)는 상기 제1 제어신호(CONT1)에 응답하여 상기 복수 개의 게이트 라인들(GL1~GLn)에 게이트 신호들을 출력한다. 상기 제1 제어신호(CONT1)는 상기 게이트 구동부(200)의 동작을 개시하는 수직개시신호, 게이트 전압의 출력 시기를 결정하는 게이트 클럭신호 및 상기 게이트 전압의 온 펄스폭을 결정하는 출력 인에이블 신호 등을 포함한다.
상기 데이터 구동부(300)는 상기 제2 제어신호(CONT2) 및 상기 영상데이터들(R'G'B')을 수신한다. 상기 데이터 구동부(300)는 상기 영상데이터들(R'G'B')을 데이터 전압들로 변환하여 상기 복수 개의 데이터 라인들(DL1~DLm)에 제공한다.
상기 제2 제어신호(CONT2)는 상기 데이터 구동부(300)의 동작을 개시하는 수평개시신호, 상기 데이터 전압들의 극성을 반전시키는 반전신호 및 상기 데이터 구동부(300)로부터 상기 데이터 전압들이 출력되는 시기를 결정하는 출력지시신호 등을 포함한다.
도 3은 본 발명의 일 실시예에 따른 표시패널의 부분 평면도이고, 도 4는 도 3의 Ⅰ-Ⅰ'을 따라 자른 단면도이고, 도 5는 도 3의 Ⅱ-Ⅱ'을 따라 자른 단면도이다. 도 3에서는 설명의 편의를 위해 상기 제1 표시기판(DS1)의 일부분만을 도시하였다.
상기 제1 표시기판(DS1)은 서로 대향하는 내측면(IS) 및 외측면(ES)을 포함하는 제1 베이스 기판(SUB1)을 포함한다. 상기 내측면(IS)에는 상기 게이트 라인들(GLi-1, GLi, GLi+1) 및 상기 데이터 라인들(DLj, DLj+1, DLj+2) 이 배치되고, 상기 외측면(ES)에는 외부 광이 입사된다. 상기 입사된 외부 광은 상기 제1 베이스 기판(SUB1)을 관통하여 상기 내측면에 배치된 구성들에 의해 외부로 반사된다. 상기 제1 베이스 기판(SUB1)은 유리기판, 플라스틱 기판, 실리콘 기판 등과 같은 투명한 기판일 수 있다.
상기 베이스 기판(SUB1) 상에는 상기 복수 개의 화소들(PX11~PXnm)이 배치된다. 상기 화소들(PX11~PXnm) 각각은 상기 게이트 라인들(GLi-1, GLi, GLi+1) 중 대응되는 게이트 라인 및 상기 데이터 라인들(DLj, DLj+1, DLj+2) 중 대응되는 데이터 라인에 연결된다. 상기 화소들(PX11~PXnm) 각각은 박막 트랜지스터(TFT) 및 화소 전극(PE)을 포함한다. 상기 박막 트랜지스터(TFT)는 상기 차광영역(SA)에 중첩하게 배치된다. 상기 화소전극(PE)은 투과영역(TA)에 중첩하게 배치된다.
상기 박막 트랜지스터(TFTij)는 게이트 전극(GE), 소스 전극(SE), 드레인 전극(DE) 및 반도체층(AL)을 포함한다. 상기 게이트 전극(GE)은 대응되는 게이트 라인(GLi)에 연결된다.
상기 게이트 전극(GE)은 상기 게이트 라인(GLi)과 동일한 물질로 구성되고, 동일한 층 구조를 가질 수 있다. 상기 게이트 전극(GE)과 상기 게이트 라인(GLi)은 저반사 물질을 포함할 수 있다. 예컨대, 상기 게이트 전극(GE)과 상기 게이트 라인(GLi)은 티타늄, 인듐징크옥사이드, 구리 중 적어도 어느 하나를 포함할 수 있다. 또한, 상기 게이트 전극(GE)과 상기 게이트 라인(GLi)은 적어도 하나 이상의 물질을 포함하는 다층구조를 가질 수 있다.
상기 게이트 전극(GE) 상에 절연막(INL)이 배치된다. 상기 절연막(INL)은 상기 게이트 전극(GE)을 다른 구성으로부터 절연시킨다. 본 실시예에서, 상기 절연막(INL)은 게이트 절연막에 대응된다.
상기 절연막(INL)은 상기 게이트 전극(GE) 및 상기 게이트 라인(GLi-1)을 커버한다. 상기 절연막(INL)은 실리콘옥사이드, 실리콘나이트라이드와 같은 무기물로 구성될 수 있다. 상기 절연막(INL)은 적어도 하나의 무기물로 구성될 수 있고, 다층구조를 가질 수 있다.
상기 절연막(INL)은 적어도 하나의 단차부를 포함한다. 상기 단차부는 투과영역에 중첩하여 배치된다. 상기 단차부는 상기 절연막(INL)의 일부가 제거되어 두께 차이가 발생한 부분이다. 상기 단차부는 인접하는 두 영역간의 상기 두께 차이를 단차(depth)로 가진다.
도 4 및 도 5에 도시된 것과 같이, 상기 게이트 절연막(INL)은 일체로 형성되어 상기 베이스 기판(SUB1) 전면을 커버할 수 있다. 이 때, 상기 게이트 절연막(INL)은 복수 개의 단차부들을 구비할 수 있다. 상기 단차부들 각각은 상기 투과영역들(TA) 중 대응하는 투과영역에 중첩된다. 도 4 및 도 5에는 제1 투과영역(TA1)에 중첩하는 제1 단차부(ST1), 제2 투과영역(TA2)에 중첩하는 제2 단차부(ST2)를 예시적으로 도시하였다.
상기 제1 단차부(ST1)는 제1 단차(D1)를 가지고, 상기 제2 단차부(ST2)는 제2 단차(D2)를 가진다. 상기 제1 단차(D1) 및 상기 제2 단차(D2)는 서로 동일하거나 다를 수 있다. 상기 단차들 각각은 대응되는 투과영역에 표시되는 색상에 따라 다를 수 있다. 예컨대, 상기 제1 투과영역(TA1) 및 상기 제2 투과영역(TA2)이 서로 다른 색상을 표시하는 경우, 상기 제1 단차 (D1) 및 상기 제2 단차 (D2)는 서로 다른 길이를 가질 수 있다. 이에 관한 상세한 설명은 후술하기로 한다.
상기 반도체층(AL)은 상기 게이트 절연막(INL) 상에 배치된다. 상기 반도체층(AL)은 상기 게이트 전극(GE)에 중첩한다. 상기 반도체층(AL)은 상기 차광영역(SA)에 중첩한다. 상기 절연막(INL)의 상에는 미도시된 오믹 컨택층이 배치될 수 있다.
상기 절연막(INL)의 상에 상기 데이터 라인들(DLj, DLj+1)이 배치된다. 상기 데이터 라인들(DLj, DLj+1)은 전도성 물질을 포함한다. 상기 소스 전극(SE)은 상기 데이터 라인들(DLj, DLj+1) 중 어느 하나의 데이터 라인(DLj)에 연결된다. 상기 소스 전극(SE)은 상기 데이터 라인들(DLj, DLj+1)과 동일한 물질로 구성되고, 동일한 층 구조를 가질 수 있다.
상기 절연막(INL) 상에 상기 소스 전극(SE)과 이격되어 배치된 드레인 전극(DE)이 배치된다. 상기 소스 전극(SE)과 상기 드레인 전극(DE)은 상기 반도체층(AL)의 일부와 중첩한다.
상기 제1 표시기판(DS1)은 상기 절연막(INL)의 상에 배치된 유기층을 포함할 수 있다. 상기 유기층은 상기 절연막(INL)을 평탄화시킨다. 본 발명의 일 실시예에서, 상기 유기층은 컬러필터층(CFL)으로 설명된다. 따라서, 본 발명에 따른 표시장치에 있어서, 상기 컬러필터층(CFL)은 상기 박막트랜지스터(TFT)의 상에 배치될 수 있다. 상기 컬러필터층(CFL)은 상기 복수 개의 화소들(PX11~PXnm)마다 각각 다른 색상을 가진 컬러패턴들(R, G, B)을 포함할 수 있다. 예컨대, 상기 컬러패턴들은 각각 적색, 녹색, 청색, 흰색 중 어느 하나를 포함할 수 있다.
도 5에서 상기 컬러패턴들(R, G)은 각각 상기 데이터 라인들(DLi, DLi+1, DLi+2)을 경계로 서로 다른 색상들을 가진다. 그러나, 이는 예시적으로 도시한 것이고, 상기 컬러패턴들(R, G)은 상기 차광영역(SA)의 일부영역에서 서로 적층되어 중첩되거나, 동일한 컬러패턴들이 서로 인접하여 배치될 수 있다.
상기 컬러필터층(CFL)은 상기 절연막(INL)의 상에 배치되어, 상기 단차부들(ST1, ST2)을 커버한다. 본 실시예에서 상기 컬러필터층(CFL)은 상기 절연막(INL)의 단차들(D1, D2)를 소거시키고, 상기 절연막(INL)을 평탄화시킨다.
도시되지 않았으나, 상기 컬러필터층(CFL)의 상에는 캡핑층(capping layer)이 더 배치될 수 있다. 상기 캡핑층(capping layer)은 일체로 형성되어 상기 제1 베이스 기판(SUB1)의 전면에 배치될 수 있다.
상기 캡핑층은 유기물 또는 무기물로 구성될 수 있다. 예컨대, 상기 캡핑층은 유기물로 구성되어 상기 컬러필터층(CFL)을 평탄화시키는 오버코트층(overcoat layer)일 수 있다. 또는, 상기 캡핑층은 무기물로 구성되어 상기 컬러필터층(CFL) 및 상기 박막 트랜지스터(TFT)를 보호하는 패시베이션막(passivation layer)일 수 있다.
상기 컬러필터층(CFL) 또는 상기 캡핑층(미도시) 상에는 화소 전극(PE)이 배치된다. 상기 화소 전극(PE)은 상기 복수 개의 투과영역들(TA) 중 대응하는 투과영역에 중첩한다. 도 4에 도시된 것과 같이, 상기 화소 전극(PE)은 컨택홀(CH1)을 통해 상기 박막트랜지스터(TFT)의 드레인 전극(DE)에 연결된다. 상기 컨택홀(CH1)은 상기 컬러필터층(CFL) 및 상기 절연막(INL)을 관통한다. 도시되지 않았으나, 상기 화소전극 (PE) 상에는 상기 화소전극 (PE)을 보호하는 보호층(미도시) 및 배향층(미도시)이 더 포함될 수 있다.
상기 제1 표시기판(DS1)의 상에는 제2 표시기판(DS2)이 배치된다. 상기 제2 표시기판(DS2)은 제2 베이스 기판(SUB2), 차광패턴층(BPL), 및 제2 전극(CE)이 배치될 수 있다. 상기 차광패턴층(BPL) 및 상기 제2 전극(CE)은 상기 제2 베이스 기판(SUB2)의 상기 제1 표시기판(DS1)과 마주하는 일측에 배치된다. 상기 제2 베이스 기판(SUB2)은 상기 제1 베이스 기판(SUB1)과 동일한 물질로 구성될 수 있으나, 이에 한정되지 않는다.
상기 차광패턴층(BPL)은 복수 개의 차광패턴들을 포함한다. 상기 차광패턴들이 배치된 영역은 상기 차광영역(SA)으로 정의되고, 상기 차광패턴들과 중첩하지 않는 영역은 상기 투과영역들(TA)로 정의된다. 상기 차광패턴들은 상기 데이터 라인들(DLj, DLj+1, DLj+2), 상기 박막 트랜지스터(TFT)에 중첩한다.
상기 차광패턴층(BPL)은 상기 제2 베이스 기판(SUB2)으로 투과되는 상기 백라이트 유닛(미도시)의 광이 상기 데이터 라인들(DLj, DLj+1, DLj+2), 상기 박막 트랜지스터(TFT)가 배치된 영역으로 입사되는 것을 차단한다. 또한, 상기 차광패턴층(BPL)은 상기 제1 베이스 기판(SUB1)으로부터 입사된 외부 광을 흡수하여 상기 외부 광이 상기 제2 베이스 기판(SUB2)에 의해 반사되는 것을 차단한다.
도시되지 않았으나, 상기 차광패턴층(BPL) 상에는 평탄화막이 더 배치될 수 있다. 상기 평탄화막은 상기 차광패턴층(BPL)을 평탄화시킨다. 상기 차광패턴층(BPL) 또는 상기 평탄화막(미도시) 상에는 제2 전극(CE)이 배치된다. 상기 제2 전극(CE)은 상기 화소전극들(PE)에 대향되어 배치된다. 상기 제2 전극(CE)은 상기 화소전극들(PE)과 함께 전계를 형성한다. 본 실시예에 있어서, 상기 제2 전극(CE)은 공통전극(CE)으로 설명될 수 있다.
상기 공통전극(CE)은 상기 제2 베이스 기판(SUB2)의 전면에 배치될 수 있다. 도시되지 않았으나, 상기 공통전극(CE) 상에는 상기 공통전극(CE)을 보호하는 보호층(미도시) 및 배향층(미도시)이 더 배치될 수 있다.
상기 제1 표시기판(DS1) 및 상기 제2 표시기판(DS2) 사이에는 액정층(LCL)이 배치된다. 상기 액정층(LCL)은 스페이서(미도시)에 의해 상기 제1 표시기판(DS1) 및 상기 제2 표시기판(DS2) 사이에 봉입될 수 있다. 상기 액정층(LCL)은 상기 화소전극(PE) 및 상기 공통전극(CE) 사이의 전계에 의해 액정의 방향성이 제어된다.
상기 박막 트랜지스터(TFT)는 상기 게이트 라인(GLi)에 인가된 게이트 신호에 응답하여 상기 어느 하나의 데이터 라인(DLi)에 인가된 상기 데이터 전압을 출력한다. 상기 화소전극(PE)은 상기 데이터 전압에 대응하는 화소전압을 수신하고, 상기 공통전극(CE)은 공통전압을 수신한다. 상기 화소전극(PE)과 상기 공통전극(CE)은 수직 전계를 형성한다. 상기 수직 전계에 의해 상기 액정층(LCL)에 포함된 방향자들의 배열이 변화된다.
도시하지 않았으나, 상기 공통전극(CE)은 상기 제1 표시기판(DS1)에 배치될 수 있다. 이 때, 상기 화소전극(PE)과 상기 공통전극(CE)은 횡전계를 형성한다. 상기 횡전계에 의해 상기 액정층(LCL)에 포함된 방향자들의 배열이 변화될 수 있다. 도시하지 않았으나, 상기 화소전극(PE) 또는 상기 공통전극(CE)은 복수 개의 슬릿들(미도시)을 포함할 수 있다.
도시하지 않았으나, 본 발명에 따른 표시패널(DP)은 상기 제1 표시기판(DS1)만을 포함할 수 있다. 예컨대, 상기 제1 표시기판(DS1)은 상기 박막 트랜지스터에 전기적으로 연결된 유기발광소자를 포함할 수 있다. 본 발명에 따른 표시패널(DP)은 하나의 표시기판으로도 본 발명에 따른 효과를 가진 표시패널을 제공할 수 있다.
도 5에 도시된 것과 같이, 상기 제1 표시기판(DS1)의 외측면으로 입사된 외부광은 상기 제1 표시기판(DS1)에 포함된 구성들에 의해 소정의 파장을 가지는 반사광들로 반사된다. 상기 반사광들은 서로 간섭 등을 통해 상호작용한다. 상기 반사광들 중, 상기 투과영역들(TA)로부터 반사되는 반사광들은 가장 큰 비중을 차지한다.
상기 제1 투과영역(TA1)에서 생성되는 반사광들 중 복수 개의 반사광들(L1, L2)이 상기 절연막(INL)으로부터 반사된다. 상기 절연막(INL)은 동일한 물질을 포함하나, 서로 다른 두께를 가지는 복수 개의 영역들로 구분된다. 따라서, 하나의 투과영역(TA1)내의 절연막(INL)으로부터 파장이 서로 다른 복수 개의 반사광들(L1, L2)이 생성될 수 있다. 이에 관하여 도 6을 참조하여 상세히 설명한다.
도 6은 본 발명의 일 실시예에 따른 반사 스펙트럼들(PL1, PL2)을 도시한 것이다. 도 6에는 용이한 설명을 위해 상기 블랙 매트릭스(BM)의 반사 스펙트럼(PL-BM)과 상기 단차(D)가 포함되지 않은 실시예의 반사 스펙트럼(PL-F)을 함께 도시하였다.
도 6에 도시된 상기 블랙 매트릭스(BM)의 반사 스펙트럼(PL-BM)은 광원이 상기 제1 표시기판(DS1)의 일측에 배치된 표시패널의 반사 스펙트럼과 대응될 수 있다. 따라서, 상기 블랙 매트릭스(BM)의 반사 스펙트럼(PL-BM)은 상기 표시패널의 다른 구성들의 영향을 받지 않는 레퍼런스(reference) 반사 스펙트럼이 될 수 있다.
상기 반사 스펙트럼들은 각각 하기 식에 의해 도출될 수 있다.
[수학식 1]
Figure pat00001
표시패널의 반사 스펙트럼(S(λ))은 두께 별 화소 내 면적비(ai)와 각 두께에 따른 반사 스펙트럼(Si)들의 합성에 의해 구현된다. 각 스펙트럼들(Si)은 상기 단차(D)가 포함되지 않은 실시예의 반사 스펙트럼(PL-F)과 같이, 소정의 파장 영역 대에서 피크(peak)를 가지는 삼각함수 형태로 나타난다.
서로 다른 반사 스펙트럼을 가진 둘 이상의 광들은 서로 간섭을 일으킨다. 높은 반사율(RR)을 나타내는 피크를 형성하는 파장영역대가 서로 다른 둘 이상의 광들은 서로에게 영향을 준다. 상기 수학식 1에 따를 때, 서로 다른 반사 스펙트럼을 가진 둘 이상의 광들의 상호작용에 의해 합성되는 광의 반사 스펙트럼을 도출할 수 있다.
도 6에 도시된 것과 같이, 상기 단차(D)가 포함되지 않은 실시예의 반사 스펙트럼(PL-F)은 삼각함수와 유사한 플롯을 나타낸다. 상기 단차(D)가 포함되지 않은 실시예의 반사 스펙트럼(PL-F)은 유효 파장영역(480nm~720nm) 내에서 복수 개의 반사율(RR) 피크들을 가진다. 예컨대, 상기 반사 스펙트럼(PL-F)은 상기 제1 반사광(L1: 도 5 참조) 또는 상기 제2 반사광(L2: 도 5 참조) 중 어느 하나의 광의 스펙트럼에 대응될 수 있다.
상기 단차(D)가 포함되지 않은 표시패널은 상기 피크들에 대응되는 파장의 광들을 흡수 또는 반사시킨다. 상기 반사광들은 상기 표시패널로부터 출력되는 광 중 특정 파장대의 광들을 보강시키거나 상쇄시켜, 상기 표시패널의 표시 품질이 저하된다.
이와 달리, 본 실시예의 반사 스펙트럼(PL1)은 상기 피크들의 반사강도가 감소된 파형을 나타낸다. 도 6에서는 동일한 면적에 대하여 서로 다른 두께를 가짐으로써, 투과영역 내에서 하나의 단차부를 구비한 실시예의 반사 스펙트럼(PL1)을 도시하였다. 상기 반사 스펙트럼(PL1)은 동일한 면적에 대하여, 3500Å두께를 가지는 반사광과 4100Å의 두께를 가지는 반사광이 합성되어 생성된 광에 대응된다. 예컨대, 상기 반사 스펙트럼(PL1)은 상기 제1 반사광(L1: 도 5 참조) 및 상기 제2 반사광(L2: 도 5 참조)이 합성되어 생성된 광에 해당될 수 있다.
도 6에 도시된 것과 같이, 본 발명의 일 실시예에 따른 반사 스펙트럼(PL1)은 상기 피크진폭이 감소하고, 모든 파장 영역 대에서 비교적 균일한 반사율(RR)을 나타낸다. 본 실시예의 반사 스펙트럼(PL1)은 피크특성이 감소되고, 상기 유효 파장영역 내에서 브로드한 특성을 나타낸다. 이러한 반사 스펙트럼(PL1)은 특정 파장의 광을 보강시키거나 상쇄시키지 않는다. 따라서, 상기 절연막(INL)이 상기 표시패널의 표시품질에 미치는 영향을 감소시킬 수 있다.
본 발명의 다른 실시예의 반사 스펙트럼 (PL2)은 두께가 서로 다른 영역들의 개수를 증가시켜 도출한 그래프이다. 상기 반사 스펙트럼(PL2)은 각각 3200Å, 3500Å, 4100Å, 4400Å의 두께를 가지는 4 개의 영역들을 구비한 절연막을 포함하는 실시예에 관한 것이다. 도 6에 도시된 것과 같이, 하나의 단차부를 구비한 실시예의 반사 스펙트럼(PL1)에 비해 두 개 이상의 단차부들을 구비한 실시예의 반사 스펙트럼(PL2)이 피크 진폭이 더 감소된 파형을 나타낸다.
두께가 다른 영역들의 수(n)가 증가할수록 피크특성은 감소하고, 모든 파장대에서 브로드(broad)한 반사율을 갖는 스펙트럼이 나타나게 된다. 간섭에 의해 생성된 광은 피크 진폭이 감소하거나, 피크가 제거된 반사 스펙트럼을 가질 수 있다. 따라서, 본 발명에 따른 표시패널은 투과영역 내에 절연막의 두께가 서로 다른 단차부를 구비함으로써, 파장에 따라 균일한 반사율을 가지는 반사 스펙트럼(PL1)을 구현시킬 수 있다.
도 7은 본 발명의 일 실시예에 따른 표시패널의 일부영역을 도시한 단면도이다. 도 7에서는 도 4에 대응되는 영역을 도시하였다. 도 7에 도시된 것과 같이, 본 발명에 따른 제1 표시기판(DS1)은 복수 개의 절연막들(IN1, IN2)을 포함할 수 있다. 이하, 도 1 내지 도 6에 개시된 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고, 중복되는 설명은 생략하기로 한다.
상기 복수 개의 절연막들(IN1, IN2)은 제1 절연막(IN1) 및 제2 절연막(IN2)을 포함한다. 상기 제1 절연막(IN1) 및 상기 제2 절연막(IN2)은 제1 베이스기판(SUB1) 및 화소전극(PE) 사이에 배치된다. 본 실시예에서, 상기 제1 절연막(IN1)은 게이트 절연막으로 설명될 수 있다.
상기 제2 절연막(IN2)은 박막 트랜지스터(TFT) 및 상기 화소전극(PE) 사이에 배치된다. 본 실시예에서, 상기 제2 절연막(IN2)은 패시베이션 막으로 설명될 수 있다. 상기 제2 절연막(IN2)은 상기 박막트랜지스터(TFT)를 보호하고, 다른 구성으로부터 절연시킨다.
상기 제2 절연막(IN2)은 적어도 하나의 단차부(ST11)를 포함한다. 상기 단차부(ST11)는 투과영역(TA1) 내에 구비된다. 상기 단차부(ST11)는 소정의 단차(D11)만큼 오목하게 패인 홈 형상을 가진다.
상기 제2 절연막(IN2) 상에 컬러필터층(CFL)이 배치된다. 상기 컬러필터층(CFL)은 유기물로 구성된다. 상기 컬러필터층(CFL)은 상기 단차부(ST11)에 충진된다. 상기 컬러필터층(CFL)은 상기 단차(ST11)를 소거시키고, 상기 제2 절연막(IN2)을 평탄화시킨다.
본 발명에 따른 표시패널의 절연막은 상기 투과영역(TA1)에서 적어도 하나의 단차부(ST11)를 가진다. 도 7에 도시된 것과 같이, 상기 절연막은 복수 개의 적층 구조를 가질 수 있다. 또한, 도시하지 않았으나, 상기 단차부(ST11)는 상기 제1 절연막(IN1) 및 상기 제2 절연막(IN2)에 각각 형성될 수 있다.
일반적으로 상기 적층 구조를 가진 절연막은 단층 구조를 가진 절연막보다 큰 두께를 가질 수 있다. 따라서, 상기 적층 구조를 가진 절연막에서 단차부(ST11)의 단차(D11)는 다양한 깊이로 형성될 수 있다.
도 8a 본 발명의 일 실시예에 따른 절연막의 부분 평면도이다. 도 8b 및 도 8c는 도 8a의 Ⅲ-Ⅲ'을 따라 자른 단면도이다. 도 8a는 상기 절연막(INL)의 상기 투과영역(TA)에 대응되는 부분 평면도를 예시적으로 도시하였다.
도 8a에 도시된 것과 같이, 상기 투과영역(TA) 내에서 상기 절연막(INL)은 제1 영역(AR1) 및 제2 영역(AR2)으로 구분될 수 있다. 상기 제1 영역(AR1)은 제1 두께(t1)를 가지고, 상기 투과영역(TA)의 중심부에 형성된다. 상기 제2 영역(AR2)은 상기 제1 두께(t1)와 다른 제2 두께(t2)를 가지고, 상기 제1 영역(AR1)의 가장자리를 에워싼다.
상기 단차부는 평면 및 상기 평면으로부터 상측을 향하여 연장된 측면을 포함한다. 상기 측면은 상기 제1 영역(AR1) 및 상기 제2 영역(AR2)의 경계가 된다.
도 8b에 도시된 것과 같이, 본 발명의 일 실시예에 있어서, 상기 제1 두께(t1)는 상기 제2 두께(t2)보다 크다. 이 때, 상기 절연막(INL)은 투과영역(TA) 내에서 중심부가 돌출된 볼록 패턴을 형성할 수 있다. 상기 단차부는 상기 제2 영역(AR2)에 중첩한다. 상기 단차부는 상기 절연막(INL)의 상기 제2 영역(AR2)이 제거되어 형성될 수 있다. 상기 단차(D)는 상기 제1 두께(t1) 및 상기 제2 두께(t2)의 차이에 의해 결정된다.
도 8c에 도시된 것과 같이, 본 발명의 일 실시예에 있어서, 상기 제1 두께(t1)는 상기 제2 두께(t2)보다 작다. 이 때, 상기 절연막(INL)은 투과영역(TA) 내에서 중심부가 패인 오목 패턴을 형성할 수 있다. 상기 단차부는 상기 제1 영역(AR1)에 중첩한다. 상기 단차부는 상기 절연막(INL)의 상기 제1 영역(AR1)이 제거되어 형성될 수 있다. 상기 단차(D)는 상기 제1 두께(t1) 및 상기 제2 두께(t2)의 차이에 의해 결정된다.
도 8a 내지 도 8c에 있어서, 상기 제1 영역(AR1)의 면적과 상기 제2 영역(AR2)의 면적은 서로 동일하다. 그러나, 이는 예시적으로 도시한 것이고, 상기 수학식 1에 따라 상기 반사스펙트럼이 상기 블랙 매트릭스의 반사 스펙트럼에 매치될 수 있도록 두께를 조절하여 다양한 면적비를 가질 수 있다.
도 8a 내지 도 8c에 있어서, 상기 단차(D)는 다양한 깊이를 가질 수 있다. 예컨대, 상기 단차(D)는 500Å~1000Å의 깊이를 가질 수 있다. 그러나, 이에 한정되지 않고, 상기 수학식 1에 따라 상기 반사스펙트럼이 상기 블랙 매트릭스의 반사 스펙트럼에 매치될 수 있도록 면적비를 조절하여 다양한 단차(D)를 가질 수 있다.
도 9a 및 도 9b는 본 발명의 일 실시예에 따른 절연막의 부분 평면도들이다. 도 9a 및 8b에서는 투과영역(TA)에 대응하는 부분을 도시하였다. 도 9a 및 도 9b에서는 용이한 설명을 위해 상기 제1 영역(AR1)을 음영 처리하여 나타내었다. 도 9a 및 도 9b에 도시된 것과 같이, 하나의 투과영역(TA)에는 복수 개의 단차부들이 배치될 수 있다.
도 9a에 도시된 것과 같이, 상기 제1 영역(AR1)은 복수 개의 제1 부분 영역들(AR11, AR12)을 포함하고, 상기 제2 영역(AR2)은 복수 개의 제2 부분 영역들(AR21, AR22)을 포함할 수 있다. 상기 제1 부분 영역들(AR11, AR12) 및 상기 제2 부분영역들(AR21, AR22)은 매트릭스 형태로 배열될 수 있다. 도 9a에서 상기 제1 부분 영역들(AR11, AR12)의 단면적들의 합과 상기 제2 부분영역들(AR21, AR22)의 단면적들의 합은 서로 동일하게 도시되었다. 그러나 이는 예시적으로 도시한 것이고, 상기 수학식 1을 만족하도록 상기 단차(D)와 면적비를 다양하게 조절할 수 있다. 또한, 상기 제1 부분 영역들(AR11, AR12) 각각은 서로 다른 면적을 가질 수 있고, 상기 제2 부분영역들(AR21, AR22) 각각도 서로 다른 면적을 가질 수 있다.
상기 절연막(INL)은 상기 제1 영역 (AR1) 및 상기 제2 영역(AR2)의 배열에 따라 다양한 형상의 단차부를 가질 수 있다. 예컨대, 도 9b에 도시된 것과 같이, 상기 절연막(INL)은 복수 개의 제1 부분영역들(AR11)과 제2 영역(AR2)을 포함할 수 있다. 상기 복수 개의 제1 부분영역들(AR11)은 아일랜드 패턴 형상으로 배열된다. 상기 제2 영역(AR2)은 상기 제1 부분영역들(AR11)에 인접한다.
예컨대, 상기 제1 부분영역들(AR11)은 상기 제2 영역(AR2)보다 더 큰 두께를 가질 수 있다. 이 때, 상기 절연막에 형성된 단차부는 격자형상을 가질 수 있다. 또는, 상기 제1 부분영역들(AR11)은 상기 제2 영역(AR2)보다 더 작은 두께를 가질 수 있다. 상기 절연막(INL)의 단차부는 상기 제1 부분영역들(AR11) 및 상기 제2 영역(AR2)의 관계에 따라 복수 개의 오목 패턴들 또는 복수 개의 볼록 패턴들로 형성될 수 있다.
도 10a는 본 발명의 일 실시예에 따른 절연막의 부분 평면도이다. 도 10b 및 도 10c는 도 10a의 Ⅳ-Ⅳ'을 따라 자른 단면도이다. 본 발명의 일 실시예에 따른 절연막(INL)은 투과영역(TA) 내에서 복수 개의 단차를 포함하는 단차부를 포함할 수 있다.
도 10a 내지 도 10c에 도시된 것과 같이, 평면상에서 상기 절연막(INL)은 3 개의 영역들로 구분될 수 있다. 제1 영역(AR1)은 상기 투과영역(TA)의 중심부에 형성되고, 상기 제2 영역(AR2)은 상기 제1 영역(AR1)에 인접하고, 상기 제1 영역(AR1)의 가장자리를 에워싼다. 또한, 상기 절연막(INL)은 제3 영역(AR3)을 더 포함할 수 있다. 상기 제3 영역(AR3)은 상기 제2 영역(AR2)의 가장자리를 에워싼다.
도 10b 및 도 10c에 도시된 것과 같이, 상기 절연막(INL)은 상기 제1 영역 및 상기 제2 영역 사이에 형성된 제1 단차(Da)와 상기 제2 영역 및 상기 제3 영역 사이에 형성된 제2 단차(Db)를 포함한다. 상기 제1 단차(Da) 및 상기 제2 단차(Db)는 각각 서로 다른 단차부들(ST-a, ST-b)을 형성한다. 상기 제1 단차(Da) 및 상기 제2 단차(Db)는 서로 동일하거나 다를 수 있다.
도 10b에 도시된 것과 같이, 상기 단차부는 상기 투과영역의 중심부에 형성될 수 있다. 상기 단차부는 상기 제1 영역(AR1) 및 상기 제2 영역(AR2)에 중첩한다. 상기 절연막(INL)은 상기 제1 영역(AR1) 및 상기 제 2 영역(AR2)이 단계적으로 패인 오목패턴 형상을 가질 수 있다.
또는, 도 10c에 도시된 것과 같이, 상기 단차부는 상기 제1 영역(AR1) 및 상기 제2 영역(AR2)에 중첩할 수 있다. 상기 절연막(INL)은 상기 제2 영역(AR2) 및 상기 제 3 영역(AR3)이 단계적으로 패인 볼록패턴 형상을 가질 수 있다.
앞서 검토한 바와 같이, 상기 투과영역(TA)에 중첩하는 절연막에 복수 개의 단차부들이 형성될수록, 다양한 반사스펙트럼을 가지는 반사광들이 생성될 수 있다. 상기 반사광들은 서로 합성되어, 본래의 반사광들이 가지는 피크진폭이 감소되고, 모든 파장영역에서 균일한 반사스펙트럼을 가지는 반사광이 생성된다. 따라서, 상기 절연막(INL)이 본 발명에 따른 표시패널(DP)의 반사율에 미치는 영향이 감소되어 컬러품질의 제어가 용이해진다.
또한, 단일의 두께를 가지는 절연막으로부터 반사되는 광은 상기 두께의 산포에 따른 반사스펙트럼의 쉬프트현상이 두드러진다. 이에 반해, 상기 절연막(INL)의 단차부를 다양하게 형성할수록, 광의 합성에 영향을 미치는 광들의 수가 증가하므로, 상기 절연막(INL)의 두께 산포가 표시품질에 주는 영향이 감소될 수 있다.
도 11은 본 발명의 일 실시예에 따른 표시패널의 부분 평면도이다. 도 12는 본 발명의 일 실시예에 따른 절연막의 부분 평면도이다. 도 12에는 도 11의 화소에 대응되는 부분을 도시하였다. 도 1 내지 도 10에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고, 구체적인 설명은 생략한다.
도 11 및 도 12에 도시된 것과 같이, 차광영역(SA) 상에 구동회로(DCE)가 배치된다. 이를 자세하게 살펴보면, 베이스 기판 상에 i번째 게이트 라인(GLi) 및 i+1번째 게이트 라인(GLi+1)이 배치된다. 상기 i번째 게이트 라인(GLi)으로부터 제1 박막트랜지스터(Tr1)의 게이트 전극(GE1)이 분기되고, 상기 i+1번째 게이트 라인(GLi+1)으로부터 제3 박막 트랜지스터(Tr3)의 게이트 전극(GE3)이 분기된다.
상기 i번째 게이트 라인(GLi) 및 상기 i+1번째 게이트 라인(GLi+1)과 동일한 층 상에 제1 스토리지 라인(SL1) 및 제2 스토리지 라인(SL2)이 배치된다. 상기 제1 스토리지 라인(SL1)은 줄기전극(CSL1), 상기 줄기전극(CSL1)으로부터 분기된 제1 가지전극(LSL1) 및 제2 가지전극(RSL1)을 포함한다. 상기 제2 스토리지 라인(SL2) 역시 줄기전극(CSL2)과 상기 줄기전극(CSL2)으로부터 분기된 제1 가지전극(LSL2) 및 제2 가지전극(RSL2)을 포함한다.
상기 제1 스토리지 라인(SL1)의 상기 줄기전극(CSL1)은 상기 i번째 게이트 라인(GLi) 및 상기 i+1번째 게이트 라인(GLi+1)에 실질적으로 평행한다. 상기 제1 스토리지 라인(SL1)의 상기 제1 가지전극(SLS1) 및 상기 제2 가지전극(RSL1)은 서로 평행을 이루며 이격되어 배치된다.
상기 베이스 기판 상에 커플링 커패시터(Ccp)의 어느 하나의 전극(이하, 제2 전극(Ccp-E2))이 배치된다. 상기 제2 전극(Ccp-E2)은 상기 제1 스토리지 라인(SL1)의 상기 제2 가지전극(RSL1)에 연결된다.
상기 베이스 기판 상에 상기 i번째 게이트 라인(GLi) 및 상기 i+1번째 게이트 라인(GLi+1)을 커버하는 게이트 절연막(미도시)이 배치된다. 상기 게이트 절연막 상에 j번째 데이터 라인(DLj), 및 j+1번째 데이터 라인(DLj+1)이 배치된다.
상기 j번째 데이터 라인(DLj)으로부터 상기 제1 박막 트랜지스터(Tr1)의 소스 전극(SE1)과 상기 제2 박막 트랜지스터(Tr2)의 소스전극(SE2)이 분기된다. 상기 제3 박막 트랜지스터(Tr3)의 소스전극(SE3)은 상기 제2 박막 트랜지스터(Tr2)의 드레인 전극(DE2)에 연결된다. 상기 제3 박막 트랜지스터(Tr3)의 드레인전극(DE3)은 상기 커플링 커패시터(Ccp)의 다른 하나의 전극(이하, 제1 전극(Ccp-E1)에 연결된다.
상기 제1 내지 제3 박막 트랜지스터들(Tr3) 상에 패시베이션막이 배치된다. 상기 패시베이션막은 상기 구동회로(DCE)를 커버한다. 상기 패시베이션막은 복수 개의 투과영역들(TA1, TA2) 및 차단영역(SA)에 중첩한다. 상기 복수 개의 투과영역들(TA1, TA2)은 서로 다른 면적을 가질 수 있다. 예컨대, 평면상에서 제1 투과영역(TA1)은 제2 투과영역(TA2)보다 작은 면적을 가질 수 있다.
상기 패시베이션막 상에는 컬러필터층이 배치될 수 있다. 상기 컬러필터층은 복수 개의 컬러패턴들을 포함한다. 상기 복수 개의 컬러패턴들은 각 투과영역들마다 다른 색상을 포함할 수 있다. 상기 컬러필터층에 대해서는 상술한 설명으로 대신하고, 자세한 설명은 생략한다.
상기 컬러필터층 또는 상기 패시베이션막 상에 복수 개의 화소전극들(PE1, PE2)이 배치된다. 상기 화소전극들(PE1, PE2)은 제1 화소전극(PE1) 및 제2 화소전극(PE2)을 포함한다.
상기 제1 화소전극(PE1)은 컨택홀을 통해 상기 제1 박막 트랜지스터(Tr1)의 드레인전극(DE1)에 연결된다. 상기 컨택홀은 상기 절연막(INL1) 및 상기 컬러필터층(미도시)을 관통한다. 상기 컨택홀은 제조공정에 따라 그 형상이 변경될 수 있다.
상기 제1 화소전극(PE1)과 상기 제1 스토리지 라인(SL1)은 상기 절연막(INL) 및 상기 게이트 절연막을 사이에 두고 부분적으로 중첩된다. 상기 제1 화소전극(PE1), 상기 스토리지 라인(SL1) 및 그 사이에 배치된 절연물질들은 제1 스토리지 커패시터(Cst1)를 형성한다.
상기 제1 화소전극(PE1)은 상기 제1 투과영역(TA1)을 복수의 도메인으로 분할하는 복수 개의 슬릿들을 포함한다. 상기 복수 개의 슬릿들은 줄기부 및 상기 줄기부로부터 방사형으로 연장된 복수의 가지부들에 의해 형성된다. 상기 줄기부는 본 발명의 일 실시예와 같이 십자 형상을 가질 수 있다. 상기 제1 투과영역(TA1)은 상기 줄기부에 의해 4 개의 도메인들로 구획될 수 있다.
상기 복수의 가지부들은 상기 4 개의 도메인들 내에서 서로 평행하게 연장되며 서로 이격되어 배열된다. 상기 4 개의 도메인들은 상기 줄기부의 가로부분에 대하여 45 도, 135 도, 225 도 315 도의 방향으로 연장된 가지부들을 각각 가질 수 있다. 서로 인접한 가지부들은 마이크로미터 단위의 거리로 이격되어 상기 미세 슬릿들을 형성한다. 상기 슬릿에 의해 액정층의 액정분자들은 상기 도메인별로 서로 다른 방향으로 프리틸트된다.
상기 제2 화소전극(PE2)은 컨택홀을 통해 상기 제3 박막 트랜지스터(Tr3)의 드레인전극(DE3)에 연결된다. 상기 제2 화소전극(PE2), 상기 제2 스토리지 라인(SL2) 및 그 사이에 배치된 절연물질들은 제2 스토리지 커패시터를 형성한다.
상기 제2 화소전극(PE2)은 상기 제2 투과영역(TA2)을 복수의 도메인으로 분할하는 줄기부 및 상기 줄기부로부터 방사형으로 연장된 복수의 가지부들을 포함한다. 상기 복수의 가지부들은 서로 인접한 가지부들과 각각 마이크로미터 단위의 거리로 이격되어 미세슬릿을 형성한다. 상기 미세슬릿에 의해서 상기 액정층의 액정분자들이 상기 도메인별로 서로 다른 방향으로 프리틸트된다.
도 11 및 도 12에 도시된 것과 같이, 상기 제1 투과영역(TA1) 및 상기 제2 투과영역(TA2)에는 각각 복수의 영역을 구비한 절연막(INL1)이 배치된다. 상기 복수의 영역들은 서로 다른 두께를 가진다. 상기 복수의 영역들은 경계에서 단차부를 형성한다.
상기 절연막(INL1)은 상기 제1 투과영역(TA1) 내에서 제1 두께를 가지는 제1 영역(AR11) 및 상기 제1 두께와 다른 제2 두께를 가지는 제2 영역(AR12)으로 구분된다. 상기 제1 영역(AR11)은 상기 제1 투과영역(TA1)의 중심에 형성되고, 상기 제2 영역(AR12)은 상기 제1 영역(AR11)의 가장자리를 에워싼다.
상기 제1 영역(AR11) 및 상기 제2영역(AR12)의 단면적은 서로 동일하다. 그러나, 이는 예시적으로 도시한 것이고, 상기 제1 영역(AR11) 및 상기 제2 영역(AR12)의 면적비는 상기 단차부의 깊이에 따라 다양하게 설정될 수 있다.
상기 단차부의 깊이는 상기 제1 두께 및 상기 제2 두께의 차이에 의해 결정된다. 상기 단차부의 깊이는 상기 수학식 1에 따라, 상기 면적비와 함께 다양하게 설정될 수 있다. 예컨대, 상기 단차부의 깊이는 500Å~1000Å일 수 있으나, 이에 한정되지 않는다.
상기 단차부는 상기 제1 영역(AR11) 또는 상기 제2 영역(AR12) 중 어느 하나와 중첩한다. 예컨대 상기 제1 두께가 상기 제2 두께보다 클 수 있다. 이 때, 절연막(INL1)은 상기 제1 투과영역(TA1) 내에서 돌출된 패턴을 가질 수 있다. 상기 단차부는 상기 제2 영역(AR12)에 중첩한다.
또는, 상기 제1 두께는 상기 제2 두께보다 작을 수 있다. 이 때, 상기 절연막(INL1)은 상기 제1 투과영역(TA1) 내에서 오목한 패턴을 가질 수 있다. 상기 단차부는 상기 제1 영역(AR11)에 중첩한다.
상기 절연막(INL1)은 상기 제2 투과영역(TA2) 내에서 제3 두께를 가지는 제3 영역(AR21) 및 상기 제3 두께와 다른 제4 두께를 가지는 제4 영역(AR22)으로 구분된다. 상기 제3 영역(AR21)은 상기 제2 투과영역(TA2)의 중심에 형성되고, 상기 제4 영역(AR22)은 상기 제3 영역(AR21)의 가장자리를 에워싼다.
상기 제3 영역(AR21) 및 상기 제4 영역(AR22)의 단면적은 서로 동일하다. 그러나, 이는 예시적으로 도시한 것이고, 상기 제3 영역(AR21) 및 상기 제4 영역(AR22)의 면적비는 상기 단차부의 깊이에 따라 다양하게 설정될 수 있다.
상기 단차부의 깊이는 상기 제3 두께 및 상기 제4 두께의 차이에 의해 결정된다. 상기 단차부의 깊이는 상기 수학식 1에 따라, 상기 면적비와 함께 다양하게 설정될 수 있다. 예컨대, 상기 단차부의 깊이는 500Å~1000Å일 수 있으나, 이에 한정되지 않는다.
상기 제2 투과영역(TA2)에 중첩하는 상기 절연막(INL2)의 단차부는 상기 제3 영역(AR21) 또는 상기 제4 영역(AR22) 중 어느 하나와 중첩한다. 예컨대 상기 제3 두께가 상기 제4 두께보다 큰 경우 상기 단차부는 상기 제4 영역(AR22)에 중첩한다.
또는, 상기 제3 두께는 상기 제4 두께보다 작을 수 있다. 이 때, 상기 절연막(INL1)은 상기 제2 투과영역(TA2) 내에서 오목한 패턴을 가질 수 있다. 상기 단차부는 상기 제4 영역(AR21)에 중첩한다. 상기 제2 영역(AR12) 및 상기 제4 영역(AR22)은 서로 동일한 평면을 가질 수 있다. 즉, 상기 제2 두께와 상기 제4 두께는 서로 동일할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
ST: 단차부 INL: 절연막
TFT: 박막 트랜지스터 AR1: 제1 영역
AR2: 제2 영역 TA: 투과영역
SA: 차광영역

Claims (20)

  1. 복수 개의 투과영역들 및 상기 복수 개의 투과영역들에 인접하는 차광영역을 포함하고, 상기 차광영역에 중첩하여 복수 개의 박막 트랜지스터들이 배치된 베이스 기판;
    상기 복수 개의 투과영역들에 각각 중첩하고, 상기 박막 트랜지스터들 중 대응되는 박막 트랜지스터에 각각 연결된 복수 개의 화소 전극들; 및
    상기 복수 개의 화소 전극들 및 상기 베이스 기판 사이에 배치되고, 상기 복수 개의 투과영역들 각각에 중첩하는 적어도 하나의 단차부를 구비한 절연막을 포함하는 표시패널.
  2. 제1 항에 있어서,
    상기 절연막은,
    제1 두께를 가지는 제1 영역; 및
    상기 제1 영역에 인접하고, 상기 제1 두께와 다른 제2 두께를 가지는 제2 영역을 포함하고,
    상기 단차부는 상기 제1 두께 및 상기 제2 두께의 차이와 동일한 깊이를 가지는 것을 특징으로 하는 표시패널.
  3. 제2 항에 있어서,
    상기 단차부의 깊이는 500 ~ 1000Å인 것을 특징으로 하는 표시패널.
  4. 제2 항에 있어서,
    상기 제1 영역의 단면적과 상기 제2 영역의 단면적은 서로 동일한 것을 특징으로 하는 표시패널.
  5. 제4 항에 있어서,
    상기 제2 영역은 평면상에서 상기 제1 영역의 가장자리를 에워싸는 것을 특징으로 하는 표시패널.
  6. 제5 항에 있어서,
    상기 제1 영역의 절연막의 두께는 상기 제2 영역의 절연막의 두께보다 크고, 상기 단차부는 상기 제1 영역에 중첩하는 것을 특징으로 하는 표시패널.
  7. 제5 항에 있어서,
    상기 제1 영역의 절연막의 두께는 상기 제2 영역의 절연막의 두께보다 작고, 상기 단차부는 상기 제2 영역에 중첩하는 것을 특징으로 하는 표시패널.
  8. 제4 항에 있어서,
    상기 제1 영역은 복수 개의 제1 부분영역들을 포함하고,
    상기 제2 영역은 상기 복수 개의 제1 부분영역들 사이에 배치된 것을 특징으로 하는 표시패널.
  9. 제8 항에 있어서,
    상기 제2 영역은 복수 개의 제2 부분영역들을 포함하고,
    상기 복수 개의 제1 부분영역들은 상기 복수 개의 제2 부분영역들에 각각 교번적으로 배치된 것을 특징으로 하는 표시패널.
  10. 제1 항에 있어서,
    상기 복수 개의 투과영역들은 제1 투과영역 및 제2 투과영역을 포함하고,
    상기 제1 투과영역의 단면적과 상기 제2 투과영역의 단면적은 서로 다른 것을 특징으로 하는 표시패널.
  11. 제10 항에 있어서,
    상기 제1 투과영역에 중첩하는 단차부의 깊이와 상기 제2 투과영역에 중첩하는 단차부의 깊이는 서로 다른 것을 특징으로 하는 표시패널.
  12. 제1 항에 있어서,
    상기 절연막 및 상기 화소 전극 사이에 배치되고, 복수 개의 컬러패턴들을 포함하는 컬러필터층을 더 포함하는 것을 특징으로 하는 표시패널.
  13. 제12 항에 있어서,
    상기 컬러필터층 상에 배치되고, 상기 화소 전극과 전계를 형성하는 공통전극을 더 포함하는 것을 특징으로 하는 표시패널.
  14. 외부 광이 입사되는 제1 표시기판; 및
    상기 제1 표시기판에 대향되어 배치된 제2 표시기판을 포함하고,
    상기 제1 표시기판은,
    적어도 하나의 투과영역과 상기 적어도 하나의 투광영역에 인접한 차광영역을 포함하는 적어도 하나의 화소영역을 포함하는 베이스 기판;
    상기 베이스 기판 상에 배치되고, 상기 적어도 하나의 투과영역에 중첩하는 화소 전극; 및
    상기 화소 전극들 및 상기 베이스 기판 사이에 배치되고, 상기 적어도 하나의 투과영역의 일부분에 중첩하는 단차부를 구비한 절연막을 포함하는 표시패널.
  15. 제14 항에 있어서,
    상기 적어도 하나의 투과영역은 이격된 제1 투과영역과 제2 투과영역을 포함하고,
    상기 화소 전극은 상기 제1 투과영역과 상기 제2 투과영역에 각각 중첩하는 제1 서브화소전극 및 제2 서브화소전극을 포함하고,
    상기 절연막은 상기 제1 투과영역 및 상기 제2 투과영역에 각각 중첩하는 단차부들을 포함하는 것을 특징으로 하는 표시패널.
  16. 제15 항에 있어서,
    상기 제1 투과영역은 두께가 서로 다른 제1 영역 및 제2 영역을 포함하고,
    상기 제1 투과영역에 중첩하는 단차부의 깊이는 상기 제1 영역 및 상기 제2 영역의 두께차이와 동일하고,
    평면상에서 상기 제1 영역의 면적과 상기 제 2 영역의 면적은 동일한 것을 특징으로 하는 표시패널.
  17. 제16 항에 있어서,
    상기 제1 투과영역의 면적은 상기 제2 투과영역의 면적과 서로 다른 것을 특징으로 하는 표시패널.
  18. 제17 항에 있어서,
    상기 단차부의 깊이는 500Å~1000Å인 것을 특징으로 하는 표시패널.
  19. 제18 항에 있어서,
    상기 제1 표시기판 및 상기 제2 표시기판 사이에 봉입된 액정층을 더 포함하는 것을 특징으로 하는 표시패널.
  20. 제19 항에 있어서,
    상기 제2 표시기판은,
    상기 제2 표시기판 상에 배치되고, 상기 차광영역을 정의하는 차광 패턴층;
    상기 차광 패턴층 상에 배치되고, 상기 제1 전극과 전계를 형성하는 제2 전극을 포함하는 것을 특징으로 하는 표시패널.
KR20130107451A 2013-09-06 2013-09-06 표시패널 KR20150028608A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20130107451A KR20150028608A (ko) 2013-09-06 2013-09-06 표시패널
US14/220,820 US20150069426A1 (en) 2013-09-06 2014-03-20 Display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130107451A KR20150028608A (ko) 2013-09-06 2013-09-06 표시패널

Publications (1)

Publication Number Publication Date
KR20150028608A true KR20150028608A (ko) 2015-03-16

Family

ID=52624684

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130107451A KR20150028608A (ko) 2013-09-06 2013-09-06 표시패널

Country Status (2)

Country Link
US (1) US20150069426A1 (ko)
KR (1) KR20150028608A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9904048B2 (en) * 2014-12-23 2018-02-27 Amazon Technologies, Inc. Electrowetting display device with shaped colour filter
US11011583B2 (en) * 2018-02-05 2021-05-18 Samsung Electronics Co., Ltd. Image sensors and electronic devices

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07175084A (ja) * 1993-12-21 1995-07-14 Hitachi Ltd 液晶表示装置及びその製造方法
US6636287B1 (en) * 2001-02-28 2003-10-21 Three-Five Systems, Inc. Display systems with pixel electrodes at different distances from a control electrode
TW588171B (en) * 2001-10-12 2004-05-21 Fujitsu Display Tech Liquid crystal display device
KR101189152B1 (ko) * 2005-09-16 2012-10-10 삼성디스플레이 주식회사 어레이 기판과, 이를 구비한 액정표시패널 및 액정표시장치
KR101451403B1 (ko) * 2012-06-26 2014-10-23 엘지디스플레이 주식회사 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법

Also Published As

Publication number Publication date
US20150069426A1 (en) 2015-03-12

Similar Documents

Publication Publication Date Title
KR102234434B1 (ko) 표시패널 및 그 제조방법
EP2894510B1 (en) Liquid crystal display device with a multi-layer wire-grid polariser
TWI416212B (zh) 液晶顯示面板
KR101896377B1 (ko) 베젤이 최소화된 액정표시소자
US20150138480A1 (en) Liquid crystal display device and method of fabricating the same
JP5517717B2 (ja) 液晶表示装置
KR20150078248A (ko) 표시소자
KR20160127279A (ko) 액정 표시 장치
CN107908037B (zh) 显示面板
US20140368772A1 (en) Display panel and method of manufacturing the same
KR101511894B1 (ko) 액정 표시 패널 및 그것을 포함하는 액정 표시 장치
US20160291377A1 (en) Liquid crystal display device
KR20160093784A (ko) 곡면 표시 장치
KR102115564B1 (ko) 표시기판 및 이를 포함하는 표시패널
CN103513478B (zh) 显示器
US10203832B2 (en) Color film substrate, manufacturing method thereof and display device
KR101592919B1 (ko) 액정표시장치
US20180329264A1 (en) Semiconductor device and projection-type display unit
KR102566258B1 (ko) 파장 선택형 투과 필터부재 및 그를 포함하는 액정 표시패널
KR20150028608A (ko) 표시패널
KR102210524B1 (ko) 표시패널
KR102016567B1 (ko) 컬러 필터층을 포함하는 박막 트랜지스터 기판을 구비하는 평판 표시장치 및 그 제조 방법
KR102364068B1 (ko) 액정 표시 장치
CN105807515A (zh) 显示器
KR20160095299A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid