KR20150045111A - 박막 트랜지스터, 이를 포함하는 표시 패널 및 이의 제조 방법 - Google Patents
박막 트랜지스터, 이를 포함하는 표시 패널 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR20150045111A KR20150045111A KR20130124353A KR20130124353A KR20150045111A KR 20150045111 A KR20150045111 A KR 20150045111A KR 20130124353 A KR20130124353 A KR 20130124353A KR 20130124353 A KR20130124353 A KR 20130124353A KR 20150045111 A KR20150045111 A KR 20150045111A
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- insulating layer
- top gate
- layer
- pattern
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 65
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000004020 conductor Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims description 118
- 229920002120 photoresistant polymer Polymers 0.000 claims description 88
- 238000000034 method Methods 0.000 claims description 63
- 229910052751 metal Inorganic materials 0.000 claims description 55
- 239000002184 metal Substances 0.000 claims description 55
- 238000009413 insulation Methods 0.000 claims description 41
- 239000000463 material Substances 0.000 claims description 39
- 239000004065 semiconductor Substances 0.000 claims description 36
- 239000000203 mixture Substances 0.000 claims description 33
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 6
- 208000028780 ocular motility disease Diseases 0.000 claims description 4
- 230000003071 parasitic effect Effects 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 374
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 49
- 229910052814 silicon oxide Inorganic materials 0.000 description 42
- 239000011810 insulating material Substances 0.000 description 39
- 239000010936 titanium Substances 0.000 description 34
- 229910052738 indium Inorganic materials 0.000 description 30
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 30
- 238000005229 chemical vapour deposition Methods 0.000 description 26
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 24
- 229910052733 gallium Inorganic materials 0.000 description 24
- 229910052581 Si3N4 Inorganic materials 0.000 description 21
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 21
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 21
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 21
- 229910052719 titanium Inorganic materials 0.000 description 19
- 239000004973 liquid crystal related substance Substances 0.000 description 18
- ZPZCREMGFMRIRR-UHFFFAOYSA-N molybdenum titanium Chemical compound [Ti].[Mo] ZPZCREMGFMRIRR-UHFFFAOYSA-N 0.000 description 18
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 18
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 16
- 239000011651 chromium Substances 0.000 description 16
- 239000010949 copper Substances 0.000 description 16
- 238000002834 transmittance Methods 0.000 description 16
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 12
- 229910001195 gallium oxide Inorganic materials 0.000 description 12
- YZZNJYQZJKSEER-UHFFFAOYSA-N gallium tin Chemical compound [Ga].[Sn] YZZNJYQZJKSEER-UHFFFAOYSA-N 0.000 description 12
- 229910052735 hafnium Inorganic materials 0.000 description 12
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 12
- 229910001887 tin oxide Inorganic materials 0.000 description 12
- 229910052782 aluminium Inorganic materials 0.000 description 11
- 229910052804 chromium Inorganic materials 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 10
- 229910052750 molybdenum Inorganic materials 0.000 description 10
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 10
- 229910052709 silver Inorganic materials 0.000 description 10
- 238000004528 spin coating Methods 0.000 description 10
- 229910052748 manganese Inorganic materials 0.000 description 9
- 239000011572 manganese Substances 0.000 description 9
- 239000011159 matrix material Substances 0.000 description 9
- 229910001069 Ti alloy Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- 239000011733 molybdenum Substances 0.000 description 7
- 239000004033 plastic Substances 0.000 description 7
- 239000010453 quartz Substances 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000004332 silver Substances 0.000 description 7
- 239000002356 single layer Substances 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 229910005555 GaZnO Inorganic materials 0.000 description 6
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 6
- 229910018503 SF6 Inorganic materials 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 229910007717 ZnSnO Inorganic materials 0.000 description 6
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 description 6
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 6
- 229960000909 sulfur hexafluoride Drugs 0.000 description 6
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 6
- KBEVZHAXWGOKCP-UHFFFAOYSA-N zinc oxygen(2-) tin(4+) Chemical compound [O--].[O--].[O--].[Zn++].[Sn+4] KBEVZHAXWGOKCP-UHFFFAOYSA-N 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000012774 insulation material Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 239000010944 silver (metal) Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
- H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
Abstract
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 박막 트랜지스터는 바텀 게이트 전극, 투명 도전 물질을 포함하고 상기 바텀 게이트 전극과 중첩하는 탑 게이트 전극 및 소스 영역, 드레인 영역 및 상기 소스 및 드레인 영역 사이에 배치되고 상기 바텀 게이트 전극 및 상기 탑 게이트 전극과 중첩하는 채널 영역을 포함하는 액티브 패턴을 포함한다. 일 단면에서 상기 바텀 게이트 전극의 외곽과 상기 탑 게이트 전극의 외곽이 일치한다. 상기 박막 트랜지스터에 따르면, 기생 캐퍼시턴스를 감소시키고, 유효 이동도를 향상시킬 수 있다.
Description
본 발명은 박막 트랜지스터, 상기 박막 트랜지스터를 포함하는 표시 패널, 상기 박막 트랜지스터의 제조 방법 및 상기 표시 패널의 제조 방법에 관한 것으로, 보다 상세하게는 표시 장치용 박막 트랜지스터, 상기 박막 트랜지스터를 포함하는 표시 패널, 상기 박막 트랜지스터의 제조 방법 및 상기 표시 패널의 제조 방법에 관한 것이다.
일반적으로 액정 표시 장치는 두께가 얇고 무게가 가벼우며 전력소모가 낮은 장점이 있어, 모니터, 노트북, 휴대폰 등에 주로 사용된다. 이러한 액정 표시 장치는 액정의 광투과율을 이용하여 영상을 표시하는 액정 표시 패널 및 상기 액정 표시 패널의 하부에 배치되어 상기 액정 표시 패널로 광을 제공하는 백라이트 어셈블리를 포함한다.
상기 액정 표시 패널은 신호 배선, 박막 트랜지스터 및 화소 전극을 갖는 어레이 기판, 상기 어레이 기판과 대향하며 공통 전극을 갖는 대향 기판, 및 상기 어레이 기판과 상기 대향 기판 사이에 개재된 액정층을 포함한다. 일반적으로 상기 액정층은 상기 공통 전극과 상기 화소 전극을 이용하여 수직 전계를 형성하고 상기 수직 전계에 의해 액정을 구동한다.
상기 박막 트랜지스터는 스위칭 특성을 향상시키기 위해 여러 가지 구조를 가질 수 있다. 예를 들면 더블 게이트 전극 구조를 가질 수 있는데, 종래의 더블 게이트 전극 구조를 갖는 박막 트랜지스터의 경우, 유효 이동도(effective mobility)를 향상 시킬 수 있으나, 소스 전극과 드레인 전극이 게이트 전극들과 중첩하여 발생하기 기생 캐퍼시턴스를 함께 증가 시키는 문제가 있었다. 또한, 이에 따라 이를 포함하는 표시 패널의 화질이 저하되는 문제가 있었다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 기생 캐퍼시턴스를 감소시키고, 유효 이동도를 향상시킬 수 있는 박막 트랜지스터를 제공하는 것이다.
본 발명의 다른 목적은 상기 박막 트랜지스터를 포함하는 표시 패널을 제공하는 것이다.
본 발명의 다른 목적은 상기 박막 트랜지스터의 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 패널의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 박막 트랜지스터는 바텀 게이트 전극, 투명 도전 물질을 포함하고 상기 바텀 게이트 전극과 중첩하는 탑 게이트 전극 및 소스 영역, 드레인 영역 및 상기 소스 및 드레인 영역 사이에 배치되고 상기 바텀 게이트 전극 및 상기 탑 게이트 전극과 중첩하는 채널 영역을 포함하는 액티브 패턴을 포함한다. 일 단면에서 상기 바텀 게이트 전극의 외곽과 상기 탑 게이트 전극의 외곽이 일치한다.
본 발명의 일 실시예에 있어서, 상기 바텀 게이트 전극은 불투명한 금속을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 액티브 패턴은 광을 투과할 수 있다.
본 발명의 일 실시예에 있어서, 상기 액티브 패턴은 산화물 반도체를 포함하고, 상기 소스 영역 및 상기 드레인 영역은 상기 산화물 반도체가 환원된 영역일 수 있다.
본 발명의 일 실시예에 있어서, 상기 액티브 패턴의 두께는 500Å일 수 있다.
본 발명의 일 실시예에 있어서, 상기 액티브 패턴은 비정질 실리콘을 포함하고, 두께가 100Å일 수 있다.
본 발명의 일 실시예에 있어서, 상기 박막 트랜지스터는 상기 바텀 게이트 전극이 그 위에 배치되는 기판, 상기 바텀 게이트 전극 및 상기 액티브 패턴 사이에 배치되어 상기 바텀 게이트 전극을 절연하는 제1 절연층, 및 상기 액티브 패턴과 상기 탑 게이트 전극 사이에 배치되어 상기 탑 게이트 전극을 절연하는 제2 절연 패턴을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 평면에서 볼 때, 상기 제2 절연 패턴의 외곽 형상은 상기 탑 게이트 전극의 외곽 형상과 동일할 수 있다.
본 발명의 일 실시예에 있어서, 상기 채널 영역과 상기 소스 영역의 경계 및 상기 채널 영역과 상기 드레인 영역의 경계는 상기 바텀 게이트 전극의 외곽과 일치할 수 있다.
본 발명의 일 실시예에 있어서, 상기 바텀 게이트 전극과 상기 탑 게이트 전극의 미스 얼라인(miss-align) 정도인 스큐(skew)의 편차가 0.5nm 이하일 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 패널은 게이트 라인, 상기 게이트 라인과 교차하는 데이터 라인, 및 상기 게이트 라인 및 상기 데이터 라인이 정의하는 화소 영역에 배치되는 제1 전극을 포함한다. 상기 박막 트랜지스터는 상기 게이트 라인과 전기적으로 연결되는 바텀 게이트 전극, 투명 도전 물질을 포함하고, 상기 바텀 게이트 전극과 중첩하는 탑 게이트 전극, 및 상기 데이터 라인과 전기적으로 연결되는 소스 영역, 상기 제1 전극과 전기적으로 연결되는 드레인 영역 및 상기 소스 및 드레인 영역 사이에 배치되고 상기 바텀 게이트 전극 및 상기 탑 게이트 전극과 중첩하는 채널 영역을 포함하는 액티브 패턴을 포함한다. 일 단면에서 상기 바텀 게이트 전극의 외곽과 상기 탑 게이트 전극의 외곽이 일치한다.
본 발명의 일 실시예에 있어서, 상기 바텀 게이트 전극은 불투명한 금속을 포함할 수 있다. 상기 액티브 패턴은 광을 투과하고, 산화물 반도체를 포함할 수 있다. 상기 액티브 패턴의 상기 소스 영역 및 상기 드레인 영역은 상기 산화물 반도체가 환원된 영역될 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 패널은 상기 게이트 라인 및 상기 바텀 게이트 전극이 그 위에 배치되는 기판, 상기 바텀 게이트 전극 및 상기 액티브 패턴 사이에 배치되어 상기 바텀 게이트 전극을 절연하는 제1 절연층, 상기 액티브 패턴과 상기 탑 게이트 전극 사이에 배치되어 상기 탑 게이트 전극을 절연하는 제2 절연 패턴, 상기 박막 트랜지스터 상에 배치되어 상기 박막 트랜지스터를 절연하는 제3 절연층, 및 상기 제3 절연층 상에 배치되는 제4 절연층을 더 포함할 수 있다. 상기 데이터 라인은 상기 제3 절연층 및 상기 제4 절연층 사이에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 패널은 상기 탑 게이트 전극과 상기 게이트 라인을 전기적으로 연결하고 상기 제1 전극과 동일한 물질을 포함하는 연결 전극을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 액티브 패턴의 상기 소스 영역을 노출하는 제1 콘택홀이 상기 제3 절연층을 통해 형성될 수 있다. 상기 액티브 패턴의 상기 드레인 영역을 노출하는 제2 콘택홀이 상기 제3 절연층 및 상기 제4 절연층을 통해 형성될 수 있다. 상기 탑 게이트 전극을 노출하는 제3 콘택홀이 상기 제3 절연층 및 상기 제4 절연층을 통해 형성될 수 있다. 상기 게이트 라인을 노출하는 제4 콘택홀이 상기 제1 절연층, 상기 제3 절연층 및 상기 제4 절연층을 통해 형성될 수 있다. 상기 데이터 라인은 상기 제1 콘택홀을 통해 상기 액티브 패턴의 상기 소스 영역에 전기적으로 연결될 수 있다. 상기 제1 전극은 상기 제2 콘택홀을 통해 상기 액티브 패턴의 상기 드레인 영역에 전기적으로 연결될 수 있다. 상기 연결 전극은 상기 제3 콘택홀을 통해 상기 탑 게이트 전극과 전기적으로 연결되고, 상기 제4 콘택홀을 통해 상기 게이트 라인과 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 바텀 게이트 전극과 상기 탑 게이트 전극의 미스 얼라인(miss-align) 정도인 스큐(skew)의 편차가 0.5nm 이하일 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 박막 트랜지스터의 제조 방법은 기판 상에 불투명한 금속을 포함하는 바텀 게이트 전극을 형성하는 단계; 상기 바텀 게이트 전극이 형성된 상기 기판 상에 제1 절연층을 형성하는 단계; 상기 제1 절연층 상에 액티브 층, 제2 절연층 및 투명 도전 물질을 포함하는 탑 게이트층을 차례로 형성하는 단계; 상기 탑 게이트층 상에 포토레지스트 조성물을 도포한 후, 상기 기판에서 상기 포토레지스트 조성물 방향으로 배면 노광하여 상기 바텀 게이트 전극에 대응하는 포토레지스트 패턴을 형성하는 단계; 및 상기 포토레지스트 패턴이 형성되지 않은 상기 탑 게이트층 및 상기 제2 절연층을 식각하여, 탑 게이트 전극 및 제2 절연 패턴을 형성하고, 상기 액티브 층의 일부를 노출 시키는 단계를 포함한다.
본 발명의 일 실시예에 있어서, 상기 액티브 층은 산화물 반도체를 포함할 수 있다. 상기 박막 트랜지스터의 제조 방법은 상기 액티브 층의 노출된 일부를 환원 시켜 소스 영역 및 드레인 영역을 형성하는 단계를 더 포함할 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 패널의 제조 방법은 기판 상에 바텀 게이트 전극 및 게이트 라인을 형성하는 단계; 상기 바텀 게이트 전극 및 상기 게이트 라인이 형성된 상기 기판 상에 제1 절연층을 형성하는 단계; 상기 제1 절연층 상에 산화물 반도체를 포함하는 액티브 층, 제2 절연층 및 투명 도전 물질을 포함하는 탑 게이트층을 차례로 형성하는 단계; 상기 탑 게이트층 상에 액티브 패턴에 대응하는 제1 포토레지스트 패턴을 형성하는 단계 상기 제1 포토레지스트 패턴을 이용하여, 상기 탑 게이트층, 상기 제2 절연층 및 상기 액티브 층을 식각하여, 원시 탑 게이트 전극, 원시 제2 절연 패턴 및 상기 액티브 패턴을 형성하는 단계; 상기 원시 탑 게이트 전극 상에 포토레지스트 조성물을 도포한 후, 상기 기판에서 상기 포토레지스트 조성물 방향으로 배면 노광하여 상기 바텀 게이트 전극에 대응하는 제2 포토레지스트 패턴을 형성하는 단계; 상기 제2 포토 레지스트 패턴이 형성되지 않은 상기 원시 탑 게이트 전극 및 상기 원시 제2 절연 패턴을 식각하여, 탑 게이트 전극 및 제2 절연 패턴을 형성하고, 상기 액티브 패턴의 일부를 노출 시키는 단계; 및 상기 액티브 층의 노출된 일부를 환원 시켜 소스 영역 및 드레인 영역을 형성하는 단계 및 상기 탑 게이트 전극 및 상기 액티브 패턴이 형성된 상기 제1 절연층 상에 제3 절연층을 형성하는 단계를 포함한다.
본 발명의 일 실시예에 있어서, 상기 표시 패널의 제조 방법은 상기 제3 절연층을 통해 상기 액티브 패턴의 상기 소스 영역을 노출하는 제1 콘택홀을 형성하고, 상기 제3 절연층 상에 형성되고 상기 제1 콘택홀을 통해 상기 소스 영역과 전기적으로 연결되는 데이터 라인을 형성하는 단계; 상기 데이터 라인이 형성된 상기 제3 절연층 상에 제4 절연층을 형성하는 단계; 상기 제4 절연층 및 상기 제3 절연층을 통해 상기 액티브 패턴의 상기 드레인 영역을 노출하는 제2 콘택홀을 형성하고, 상기 제4 절연층 및 상기 제3 절연층을 통해 상기 탑 게이트 전극을 노출하는 제3 콘택홀을 형성하고, 상기 제4 절연층, 상기 제3 절연층 및 상기 제1 절연층을 통해 상기 게이트 라인을 노출하는 제4 콘택홀을 형성하는 단계; 및 상기 제4 절연층 상에 제1 전극 및 연결 전극을 형성하는 단계를 포함할 수 있다. 상기 제1 전극은 상기 제2 콘택홀을 통해 상기 액티브 패턴의 상기 드레인 영역에 전기적으로 연결될 수 있다. 상기 연결 전극은 상기 제3 콘택홀을 통해 상기 탑 게이트 전극과 전기적으로 연결되고, 상기 제4 콘택홀을 통해 상기 게이트 라인과 전기적으로 연결될 수 있다.
본 발명의 실시예들에 따르면, 박막 트랜지스터는 바텀 게이트 전극을 마스크로 배면 노광하여, 탑 게이트 전극 및 액티브 패턴의 채널 영역을 자기 정렬(self align)하여 형성한다. 따라서, 상기 액티브 패턴의 소스 및 드레인 전극과 상기 바텀 및 탑 게이트 전극들 간의 기생 캐퍼시턴스를 감소시키고, 유효 이동도를 향상시킬 수 있다.
또한, 박막 트랜지스터의 제조 방법은 투명 도전 물질을 포함하는 탑 게이트층을 형성한 후, 불투명한 금속을 포함하는 바텀 게이트 전극을 마스크로 배면 노광하여, 탑 게이트 전극 및 액티브 패턴의 채널 영역을 자기 정렬(self align)하여 형성한다. 따라서, 일 단면에서 상기 탑 게이트 전극, 상기 바텀 게이트 전극, 상기 액티브 패턴의 상기 채널 영역의 외곽들이 실질적으로 일치할 수 있다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터의 단면도이다.
도 2a 내지 2f는 도 1의 박막 트랜지스터의 제조 방법을 나타낸 단면도들이다.
도 3a 내지 3f는 도 1의 박막 트랜지스터의 다른 제조 방법을 나타낸 단면도들이다.
도 4은 본 발명의 일 실시예에 따른 표시 패널의 어레이 기판의 평면도이다.
도 5a는 도 4의 어레이 기판을 포함하는 표시 패널의 I-I' 선을 따라 절단한 단면도이다.
도 5b는 도 4의 어레이 기판을 포함하는 표시 패널의 II-II' 선을 따라 절단한 단면도이다.
도 6a 내지 12c는 도 4의 표시 패널의 어레이 기판의 제조 방법을 나타낸 평면도들 및 단면도들이다.
도 13은 본 발명의 다른 실시예에 따른 표시 패널의 어레이 기판의 평면도이다.
도 14a는 도 13의 어레이 기판을 포함하는 표시 패널의 I-I' 선을 따라 절단한 단면도이다.
도 14b는 도 13의 어레이 기판을 포함하는 표시 패널의 II-II' 선을 따라 절단한 단면도이다.
도 2a 내지 2f는 도 1의 박막 트랜지스터의 제조 방법을 나타낸 단면도들이다.
도 3a 내지 3f는 도 1의 박막 트랜지스터의 다른 제조 방법을 나타낸 단면도들이다.
도 4은 본 발명의 일 실시예에 따른 표시 패널의 어레이 기판의 평면도이다.
도 5a는 도 4의 어레이 기판을 포함하는 표시 패널의 I-I' 선을 따라 절단한 단면도이다.
도 5b는 도 4의 어레이 기판을 포함하는 표시 패널의 II-II' 선을 따라 절단한 단면도이다.
도 6a 내지 12c는 도 4의 표시 패널의 어레이 기판의 제조 방법을 나타낸 평면도들 및 단면도들이다.
도 13은 본 발명의 다른 실시예에 따른 표시 패널의 어레이 기판의 평면도이다.
도 14a는 도 13의 어레이 기판을 포함하는 표시 패널의 I-I' 선을 따라 절단한 단면도이다.
도 14b는 도 13의 어레이 기판을 포함하는 표시 패널의 II-II' 선을 따라 절단한 단면도이다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터의 단면도이다.
도 1을 참조하면, 박막 트랜지스터는 바텀 게이트 전극(BGE), 액티브 패턴(ACT), 탑 게이트 전극(TGE)을 포함한다.
상기 박막 트랜지스터는 기판(110) 상에 배치될 수 있다. 본 실시예에서는 상기 박막 트랜지스터가 상기 기판(110) 상에 배치된 상태로 설명된다. 상기 기판(110)은 유리 기판, 쿼츠 기판, 실리콘 기판, 플라스틱 기판 등 일 수 있다.
상기 바텀 게이트 전극(BGE)이 상기 기판(110) 상에 배치된다. 상기 바텀 게이트 전극(BGE)은 불투명한 금속을 포함할 수 있다. 예를 들면, 상기 바텀 게이트 전극(BGE)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다.
상기 바텀 게이트 전극(BGE)이 배치된 상기 기판(110) 상에 제1 절연층(120)이 배치된다. 상기 제1 절연층(120)은 상기 바텀 게이트 전극(BGE)을 커버하여 전기적으로 절연한다. 상기 제1 절연층(120)은 필요에 따라 무기 또는 유기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제1 절연층(120)이 무기 절연 물질을 포함하는 경우, 상기 제1 절연층(120)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 또한, 상기 제1 절연층(120)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 액티브 패턴(ACT)이 상기 제1 절연층(120) 상에 배치된다. 상기 액티브 패턴(ACT)은 충분한 광투과율을 가질 수 있다.
상기 액티브 패턴(ACT)은 산화물 반도체를 포함한다. 상기 산화물 반도체는 인듐(In), 아연(Zn), 갈륨(Ga), 주석(Sn) 또는 하프늄(Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다. 보다 구체적으로는, 인듐(In), 아연(Zn) 및 갈륨(Ga)을 포함하는 비정질 산화물, 또는 인듐(In), 아연(Zn) 및 하프늄(Hf)을 포함하는 비정질 산화물로 이루어질 수 있다. 상기 산화물 반도체에 산화인듐아연(InZnO), 산화인듐갈륨(InGaO), 산화인듐주석(InSnO), 산화아연주석(ZnSnO), 산화갈륨주석(GaSnO) 및 산화갈륨아연(GaZnO) 등의 산화물이 포함될 수 있다. 예를 들면, 상기 액티브 패턴(ACT)은 산화인듐갈륨주석(IGZO)를 포함하고, 약 500Å의 두께를 가질 수 있다.
한편, 본 발명의 실시예에서는 상기 액티브 패턴(ACT)이 산화물 반도체를 포함하나, 상기 액티브 패턴(ACT)이 비정질 실리콘(a-Si:H)으로 이루어진 반도체층 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 저항성 접촉층을 포함할 수 있다. 이 경우, 상기 액티브 패턴(ACT)은 충분한 광투과율을 확보하기 위해 상대적으로 얇은 두께를 갖는 것이 바람직하다. 예를 들면 상기 비정질 실리콘을 포함하는 상기 액티브 패턴(ACT)은 약 100Å의 두께를 가질 수 있다.
상기 액티브 패턴(ACT)은 채널 영역(CH), 소스 영역(S) 및 드레인 영역(D)을 포함한다. 상기 채널 영역(CH)은 상기 바텀 게이트 전극(BGE)과 중첩한다. 상기 소스 영역(S)은 상기 채널 영역(CH)과 접하며 동일 평면 상에 위치한다. 상기 드레인 영역(D)은 상기 채널 영역(CH)과 접하며 동일 평면 상에 위치한다. 상기 채널 영역(CH)의 외곽 형상은 상기 바텀 게이트 전극(BGE)의 외곽 형상과 실질적으로 일치 할 수 있다. 즉, 상기 소스 영역(S)과 상기 채널 영역(CH)이 접하는 부분은 상기 바텀 게이트 전극(BGE)의 외곽과 실질적으로 일치 할 수 있다.
제2 절연 패턴(130)이 상기 액티브 패턴(ACT)의 상기 채널 영역(CH)상에 배치된다. 상기 제2 절연 패턴(130)의 외곽 형상은 상기 액티브 패턴(ACT)의 상기 채널 영역(CH)의 외곽 형상과 실질적으로 일치할 수 있다. 상기 제2 절연 패턴(130)은 무기 또는 유기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제2 절연 패턴(130)이 무기 절연 물질을 포함하는 경우, 상기 제2 절연 패턴(130)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 또한, 상기 제2 절연 패턴(130)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 탑 게이트 전극(TGE)은 상기 제2 절연 패턴(130) 상에 배치된다. 상기 탑 게이트 전극(TGE)의 외곽 형상은 상기 제2 절연 패턴(130)의 외곽 형상과 실질적으로 일치한다. 또한, 상기 탑 게이트 전극(TGE)의 외곽 형상은 상기 바텀 게이트 전극(BGE)의 외곽 형상과 실질적으로 동일할 수 있다.
상기 탑 게이트 전극(TGE)은 투명 도전성 산화물(transparent conductive oxide: TCO)을 포함한다. 예를 들면, 상기 탑 게이트 전극(TGE)은 산화 인듐 주석(indium tin oxide: ITO), 산화 아연 주석(indium zinc oxide: IZO) 등을 포함할 수 있다.
상기 제3 절연층(140)이 상기 탑 게이트 전극(TGE) 및 상기 액티브 패턴(ACT) 상에 배치된다. 상기 제3 절연층(140)은 상기 탑 게이트 전극(TGE) 및 상기 액티브 패턴(ACT)의 상기 소스 영역(S) 및 상기 드레인 영역(D)을 커버하여 절연한다. 상기 제3 절연층(140)은 무기 또는 유기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제3 절연층(140)이 무기 절연 물질을 포함하는 경우, 상기 제3 절연층(140)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 또한, 제3 절연층(140)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 바텀 게이트 전극(BGE), 상기 소스 영역(S), 상기 드레인 영역(D) 및 상기 채널 영역(CH)을 포함하는 상기 액티브 패턴(ACT) 및 상기 탑 게이트 전극(TGE)이 상기 박막 트랜지스터를 형성한다. 상기 박막 트랜지스터는 더블 게이트 방식의 박막 트랜지스터로 작동한다. 상기 바텀 게이트 전극(BGE)과 상기 탑 게이트 전극(GE)에는 동일한 게이트 전압 또는 서로 다른 게이트 전압들이 인가될 수 있다.
상기 박막 트랜지스터는 더블 게이트 방식의 박막 트랜지스터로 작동되므로, 일반적인 구조에 비해 유효 이동도(effective mobility)가 향상될 수 있다.
또한, 상기 바텀 게이트 전극(BGE)의 외곽 형상과 상기 탑 게이트 전극(TGE)의 외각 형상은 실질적으로 일치할 수 있다. 따라서, 상기 탑 또는 바텀 게이트 전극(TGE, BGE)이 상기 액티브 패턴(ACT)의 상기 소스 영역(S) 또는 상기 드레인 영역(D)과 중첩하지 않으므로, 소스 전극 또는 드레인 전극과 게이트 전극이 중첩하여 발생하는 기생 커패시턴스를 방지할 수 있다.
상기 바텀 게이트 전극(BGE)의 외곽 형상과 상기 탑 게이트 전극(TGE)의 외곽 형상은 실질적으로 일치할 수 있다. 평면에서 볼 때, 상기 바텀 게이트 전극(BGE)의 외곽과 상기 탑 게이트 전극(TGE)의 외곽의 차이, 즉 상기 바텀 게이트 전극(BGE)과 상기 탑 게이트 전극(TGE)의 미스 얼라인(miss-align) 정도를 스큐(skew)로 정의한다. 상기 스큐의 편차를 가장큰 스큐값에서 가장 작은 스큐값을 뺀 값으로 정의하면, 상기 스큐의 편차는 약 3㎛(마이크로미터)이하 일 수 있다. 바람직하게는 상기 스큐의 편차는 0.5㎛이하 일 수 있다.
도 2a 내지 2f는 도 1의 박막 트랜지스터의 제조 방법을 나타낸 단면도들이다.
도 2a를 참조하면, 기판(110) 상에 바텀 게이트 금속층을 형성한다. 상기 기판(100)으로는 유리 기판, 쿼츠 기판, 실리콘 기판, 플라스틱 기판 등이 사용될 수 있다. 상기 바텀 게이트 금속층은 스퍼터링법 등에 의해 형성될 수 있다. 상기 바텀 게이트 금속층은 불투명한 금속을 포함할 수 있다. 예를 들면, 상기 바텀 게이트 금속층은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다.
상기 바텀 게이트 금속층을 패터닝 하여, 바텀 게이트 전극(BGE)을 형성한다. 예를 들면, 상기 바텀 게이트 금속층 위에 포토레지스트 조성물을 도포한 후, 상기 바텀 게이트 전극(BGE)의 형상에 대응되는 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴에 의해 커버되지 않은 상기 바텀 게이트 금속층을 식각하여, 상기 바텀 게이트 전극(BGE)을 형성한다.
상기 바텀 게이트 전극(BGE)이 형성된 상기 기판(110) 상에 상기 바텀 게이트 전극(BGE)을 절연하는 제1 절연층(120)을 형성한다. 상기 제1 절연층(120)은 필요에 따라 무기 또는 유기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제1 절연층(120)이 무기 절연 물질을 포함하는 경우, 상기 제1 절연층(120)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 또한, 상기 제1 절연층(120)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 제1 절연층(120)은 스핀 코팅 공정, 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정 등을 이용하여 형성될 수 있다.
도 2b를 참조하면, 상기 제1 절연층(120) 상에 액티브 층(ACTa)을 형성한다. 상기 액티브 층(ACTa)은 충분한 광투과율을 가질 수 있다.
상기 액티브 층(ACTa)은 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 인듐(In), 아연(Zn), 갈륨(Ga), 주석(Sn) 또는 하프늄(Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다. 보다 구체적으로는, 인듐(In), 아연(Zn) 및 갈륨(Ga)을 포함하는 비정질 산화물, 또는 인듐(In), 아연(Zn) 및 하프늄(Hf)을 포함하는 비정질 산화물로 이루어질 수 있다. 상기 산화물 반도체에 산화인듐아연(InZnO), 산화인듐갈륨(InGaO), 산화인듐주석(InSnO), 산화아연주석(ZnSnO), 산화갈륨주석(GaSnO) 및 산화갈륨아연(GaZnO) 등의 산화물이 포함될 수 있다. 예를 들면, 상기 액티브 층(ACTa)은 산화인듐갈륨주석(IGZO)를 포함하고, 약 500Å의 두께를 가질 수 있다. 상기 액티브 층(ACTa)은 화학 기상 증착법, 플라즈마 화학 기상 증착법, 용액 코팅법 등에 의해 형성될 수 있다.
한편, 본 발명의 실시예에서는 상기 액티브 층(ACTa)이 산화물 반도체를 포함하나, 상기 액티브 층(ACTa)이 비정질 실리콘(a-Si:H)으로 이루어진 반도체층 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 저항성 접촉층을 포함할 수 있다. 이 경우, 상기 액티브 층(ACTa)은 충분한 광투과율을 확보하기 위해 상대적으로 얇은 두께를 갖는 것이 바람직하다. 예를 들면, 상기 비정질 실리콘을 포함하는 상기 액티브 층(ACTa)은 약 100Å의 두께를 가질 수 있다.
상기 액티브 층(ACTa) 상에 제2 절연층(130a)을 형성한다. 상기 제2 절연층(130a)은 필요에 따라 무기 또는 유기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제2 절연층(130a)이 무기 절연 물질을 포함하는 경우, 상기 제2 절연층(130a)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 또한, 상기 제2 절연층(130a)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 제2 절연층(130a)은 스핀 코팅 공정, 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정 등을 이용하여 형성될 수 있다.
상기 제2 절연층(130a) 상에 탑 게이트층(TGEa)을 형성한다. 상기 탑 게이트층(TGEa)은 투명 도전성 산화물(transparent conductive oxide: TCO)을 포함한다. 예를 들면, 상기 탑 게이트층(TGEa)은 산화 인듐 주석(indium tin oxide: ITO), 산화 아연 주석(indium zinc oxide: IZO) 등을 포함할 수 있다. 상기 탑 게이트층(TGEa)은 스퍼터링법 등에 의해 형성될 수 있다.
도 2c를 참조하면, 상기 탑 게이트층(TGEa) 상에 제1 포토레지스트 패턴(PR1)을 형성한다. 상기 탑 게이트층(TGEa) 상에 포토레지스트 조성물을 도포한 후, 액티브패턴(ACT)의 형상에 대응되는 상기 제1 포토레지스트 패턴(PR1)을 형성한다.
상기 제1 포토레지스트 패턴(PR1)에 의해 커버되지 않은 상기 탑 게이트층(TGEa), 상기 제2 절연층(130a), 상기 액티브 층(ACTa)을 식각하여, 액티브 패턴(ACT), 원시 제2 절연 패턴(130b) 및 원시 탑 게이트 전극(TGEb)을 형성한다. 따라서, 상기 액티브 패턴(ACT), 상기 원시 제2 절연 패턴(130b) 및 상기 원시 탑 게이트 전극(TGEb)의 외곽 형상들은 실질적으로 일치할 수 있다. 즉, 상기 액티브 패턴(ACT), 상기 원시 제2 절연 패턴(130b) 및 상기 원시 탑 게이트 전극(TGEb)은 평면에서 볼 때 동일한 형상을 갖는다.
상기 액티브 패턴(ACT), 상기 원시 제2 절연 패턴(130b) 및 상기 원시 탑 게이트 전극(TGEb)을 형성한 후, 상기 제1 포토레지스트 패턴(PR1)을 제거한다.
도 2d를 참고하면, 상기 원시 탑 게이트 전극(TGEb) 상에 제2 포토레지스트 패턴(PR2)를 형성한다. 상기 원시 탑 게이트 전극(TGEb) 상에 포토레지스트 조성물을 도포한다. 이후, 상기 기판(110)에서 상기 포토레지스트 조성물 방향(도면의 화살표들 참조)으로 배면 노광 후, 상기 포토레지스트 조성물을 현상하여, 상기 바텀 게이트 전극(BGE)과 중첩하고, 동일한 외곽 형상을 갖는 상기 제2 포토레지스트 패턴(PR2)를 형성할 수 있다. 즉, 상기 바텀 게이트 전극(BGE)과 상기 제2 포토레지스트 패턴(PR2)은 평면에서 볼 때, 동일한 형상을 갖는다.
예를 들면, 상기 포토레지스트 조성물은 포지티브 포토레지스트 조성물일 수 있고, 상기 액티브 패턴(ACT), 상기 원시 제2 절연 패턴(130b) 및 상기 원시 탑 게이트 전극(TGEb)은 투명하여 충분한 광투과율을 가지므로, 상기 배면 노광에 의해, 상기 바텀 게이트 전극(BGE)에 대응하는 부분을 제외하고 광이 조사될 수 있다. 이후, 광이 조사된 부분이 현상액에 의해 제거되어, 상기 제2 포토레지스트 패턴(PR2)이 형성될 수 있다.
따라서, 상기 제2 포토레지스트 패턴(PR2)은 상기 바텀 게이트 전극(BGE)과 실질적으로 동일한 외곽 형상을 가질 수 있다. 즉, 상기 바텀 게이트 전극(BGE)과 상기 제2 포토레지스트 패턴(PR2)은 평면에서 볼 때, 동일한 형상을 갖는다.
도 2e를 참조하면, 상기 제2 포토레지스트 패턴(PR2)에 의해 커버되지 않은 상기 원시 탑 게이트 전극(TGEb) 및 상기 원시 제2 절연 패턴(130b)를 식각하여, 탑 게이트 전극(TGE) 및 제2 절연 패턴(130)을 형성한다. 따라서, 상기 탑 게이트 전극(TGE)의 외곽 형상과 상기 제2 절연 패턴(130)의 외곽 형상이 실질적으로 일치할 수 있다. 즉, 상기 탑 게이트 전극(TGE)과 상기 제2 절연 패턴(130)은 평면에서 볼 때, 동일한 형상을 갖는다. 또한, 상기 제2 포토레지스트 패턴(PR2)이 상기 바텀 게이트 전극(BGE)을 마스크로 이용하여 형성되므로, 상기 탑 게이트 전극(TGE) 및 상기 바텀 게이트 전극(BGE)은 실질적으로 동일한 외곽 형상을 갖고, 자기 정렬(self align)될 수 있다. 즉, 상기 탑 게이트 전극(TGE)과 상기 바텀 게이트 전극(BGE)은 평면에서 볼 때, 동일한 형상을 갖는다.
상기 탑 게이트 전극(TGE) 및 상기 제2 절연 패턴(130)을 형성함에 의해, 상기 액티브 패턴(ACT)의 일부가 노출된다. 노출된 상기 액티브 패턴(ACT)의 상기 일부는 이후, 소스 영역 및 드레인 영역(도 2f의 S, D 참조)이 된다.
도 2f를 참조하면, 노출된 상기 액티브 패턴(ACT)의 상기 일부는 소스 영역(S) 및 상기 소스 영역(S)과 이격된 드레인 영역(D)으로 된다. 상기 제2 절연 패턴(130)에 의해 커버되는 상기 액티브 층(ACT)의 나머지 부분은 채널 영역(CH)이 된다. 즉, 노출된 상기 액티브 패턴(ACT)의 상기 일부를 환원 시켜 캐리어 농도가 상대적으로 높은 상기 소스 영역(S) 및 상기 드레인 영역(D)을 형성하고, 상기 제2 절연 패턴(130)에 의해 커버되어 환원되지 않는 상기 액티브 패턴(ACT)의 상기 나머지 부분은 상기 소스 영역(S) 및 상기 드레인 영역(D) 사이의 채널 영역(CH)이 된다.
예를 들면, 불소(F2), 삼불화 질소(NF3), 사불화 탄소(CF4), 육불화황(SF6), 옥타플루오르화부텐(C4F8) 중 하나 이상의 기체를 이용하여, 상기 산화물 반도체를 포함하는 상기 액티브 패턴(ACT)의 일부를 환원시켜, 상기 소스 영역(S) 및 드레인 영역(D)을 형성할 수 있다.
이에 따라, 상기 바텀 게이트 전극(BGE), 상기 소스, 채널 및 드레인 영역들(S, CH, D)을 포함하는 액티브 패턴(ACT), 및 상기 탑 게이트 전극(TGE)을 포함하는 상기 박막 트랜지스터를 형성할 수 있다.
상기 박막 트랜지스터상에 제3 절연층(140)을 더 형성할 수 있다. 상기 제3 절연층(140)은 필요에 따라 무기 또는 유기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제3 절연층(140)이 무기 절연 물질을 포함하는 경우, 상기 제3 절연층(140)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 또한, 상기 제3 절연층(140)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 제3 절연층(140)은 스핀 코팅 공정, 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정 등을 이용하여 형성될 수 있다.
이후, 상기 제3 절연층(140)을 통해, 상기 소스 영역(S), 상기 드레인 영역(D), 상기 탑 게이트 전극(TGE)을 노출시키는 콘택홀들(미도시)을 더 형성할 수 있다. 상기 콘택홀들을 통해 상기 박막 트랜지스터와의 전기적인 연결관계를 형성할 수 있다.
도 3a 내지 3f는 도 1의 박막 트랜지스터의 다른 제조 방법을 나타낸 단면도들이다.
도 3a를 참조하면, 기판(110) 상에 바텀 게이트 금속층을 형성한다. 상기 기판(110)으로는 유리 기판, 쿼츠 기판, 실리콘 기판, 플라스틱 기판 등이 사용될 수 있다. 상기 바텀 게이트 금속층은 스퍼터링법 등에 의해 형성될 수 있다. 상기 바텀 게이트 금속층은 불투명한 금속을 포함할 수 있다. 예를 들면, 상기 바텀 게이트 금속층은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다.
상기 바텀 게이트 금속층을 패터닝 하여, 바텀 게이트 전극(BGE)을 형성한다. 예를 들면, 상기 바텀 게이트 금속층 위에 포토레지스트 조성물을 도포한 후, 상기 바텀 게이트 전극(BGE)의 형상에 대응되는 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴에 의해 커버되지 않은 상기 바텀 게이트 금속층을 식각하여, 상기 바텀 게이트 전극(BGE)을 형성한다.
상기 바텀 게이트 전극(BGE)이 형성된 상기 기판(110) 상에 상기 바텀 게이트 전극(BGE)을 절연하는 제1 절연층(120)을 형성한다. 상기 제1 절연층(120)은 필요에 따라 무기 또는 유기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제1 절연층(120)이 무기 절연 물질을 포함하는 경우, 상기 제1 절연층(120)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 또한, 상기 제1 절연층(120)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 제1 절연층(120)은 스핀 코팅 공정, 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정 등을 이용하여 형성될 수 있다.
도 3b를 참조하면, 상기 제1 절연층(120) 상에 액티브 층(ACTa)을 형성한다. 상기 액티브 층(ACTa)은 충분한 광투과율을 가질 수 있다.
상기 액티브 층(ACTa)은 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 인듐(In), 아연(Zn), 갈륨(Ga), 주석(Sn) 또는 하프늄(Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다. 보다 구체적으로는, 인듐(In), 아연(Zn) 및 갈륨(Ga)을 포함하는 비정질 산화물, 또는 인듐(In), 아연(Zn) 및 하프늄(Hf)을 포함하는 비정질 산화물로 이루어질 수 있다. 상기 산화물 반도체에 산화인듐아연(InZnO), 산화인듐갈륨(InGaO), 산화인듐주석(InSnO), 산화아연주석(ZnSnO), 산화갈륨주석(GaSnO) 및 산화갈륨아연(GaZnO) 등의 산화물이 포함될 수 있다. 예를 들면, 상기 액티브 층(ACTa)은 산화인듐갈륨주석(IGZO)를 포함하고, 약 500Å의 두께를 가질 수 있다. 상기 액티브 층(ACTa)은 화학 기상 증착법, 플라즈마 화학 기상 증착법, 용액 코팅법 등에 의해 형성될 수 있다.
한편, 본 발명의 실시예에서는 상기 액티브 층(ACTa)이 산화물 반도체를 포함하나, 상기 액티브 층(ACTa)이 비정질 실리콘(a-Si:H)으로 이루어진 반도체층 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 저항성 접촉층을 포함할 수 있다. 이 경우, 상기 액티브 층(ACTa)은 충분한 광투과율을 확보하기 위해 상대적으로 얇은 두께를 갖는 것이 바람직하다. 예를 들면, 상기 비정질 실리콘을 포함하는 상기 액티브 층(ACTa)은 약 100Å의 두께를 가질 수 있다.
제2 절연층(130a)이 상기 액티브 층(ACTa) 상에 형성된다. 상기 제2 절연층(130a)은 필요에 따라 무기 또는 유기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제2 절연층(130a)이 무기 절연 물질을 포함하는 경우, 상기 제2 절연층(130a)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 또한, 상기 제2 절연층(130a)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 제2 절연층(130a)은 스핀 코팅 공정, 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정 등을 이용하여 형성될 수 있다.
상기 제2 절연층(130a) 상에 탑 게이트층(TGEa)을 형성한다. 상기 탑 게이트층(TGEa)은 투명 도전성 산화물(transparent conductive oxide: TCO)을 포함한다. 예를 들면, 상기 탑 게이트층(TGEa)은 산화 인듐 주석(indium tin oxide: ITO), 산화 아연 주석(indium zinc oxide: IZO) 등을 포함할 수 있다. 상기 탑 게이트층(TGEa)은 스퍼터링법 등에 의해 형성될 수 있다.
도 3c를 참조하면, 상기 탑 게이트층(TGEa) 상에 포토레지스트 패턴(PR)을 형성한다. 상기 탑 게이트층(TGEa) 상에 포토레지스트 조성물을 도포한다. 이후, 상기 기판(110)에서 상기 포토레지스트 조성물 방향(도면의 화살표들 참조)으로 배면 노광 후, 상기 포토레지스트 조성물을 현상하여, 상기 바텀 게이트 전극(BGE)과 중첩하고, 동일한 외곽 형상을 갖는 상기 포토레지스트 패턴(PR)를 형성할 수 있다. 즉, 상기 바텀 게이트 전극(BGE)과 상기 포토레지스트 패턴(PR)은 평면에서 볼 때, 동일한 형상을 갖는다.
예를 들면, 상기 포토레지스트 조성물은 포지티브 포토레지스트 조성물일 수 있고, 상기 액티브 층(ACTa), 상기 제2 절연층(130a) 및 상기 탑 게이트층(TGEa)은 투명하여 충분한 광투과율을 가지므로, 상기 배면 노광에 의해, 상기 바텀 게이트 전극(BGE)에 대응하는 부분을 제외하고 광이 조사될 수 있다. 이후, 광이 조사된 부분이 현상액에 의해 제거되어, 상기 포토레지스트 패턴(PR)이 형성될 수 있다.
따라서, 상기 포토레지스트 패턴(PR)은 상기 바텀 게이트 전극(BGE)과 실질적으로 동일한 외곽 형상을 가질 수 있다. 즉, 상기 바텀 게이트 전극(BGE)과 상기 포토레지스트 패턴(PR)은 평면에서 볼 때, 동일한 형상을 갖는다.
도 3d를 참조하면, 상기 포토레지스트 패턴(PR)에 의해 커버되지 않은 상기 탑 게이트층(TGEa) 및 상기 제2 절연층(130a)를 식각하여, 탑 게이트 전극(TGE) 및 제2 절연 패턴(130)을 형성한다. 따라서, 상기 탑 게이트 전극(TGE)의 외곽 형상과 상기 제2 절연 패턴(130)의 외곽 형상이 실질적으로 일치할 수 있다. 즉, 상기 탑 게이트 전극(TGE)과 상기 제2 절연 패턴(130)은 평면에서 볼 때, 동일한 형상을 갖는다. 또한, 상기 포토레지스트 패턴(PR)이 상기 바텀 게이트 전극(BGE)을 마스크로 이용하여 형성되므로, 상기 탑 게이트 전극(TGE) 및 상기 바텀 게이트 전극(BGE)은 실질적으로 동일한 외곽 형상을 갖고, 자기 정렬(self align)될 수 있다. 즉, 상기 탑 게이트 전극(TGE)과 상기 바텀 게이트 전극(BGE)은 평면에서 볼 때, 동일한 형상을 갖는다.
상기 탑 게이트 전극(TGE) 및 상기 제2 절연 패턴(130)을 형성함에 의해, 상기 액티브 층(ACTa)의 일부가 노출된다. 이후 상기 포토레지스트 패턴(PR)은 제거된다.
도 3e를 참조하면, 상기 액티브 층(ACTa)을 패터닝 하여, 액티브 패턴(ACT)을 형성한다. 상기 제2 절연 패턴(130)에 의해 커버되는 상기 액티브 패턴(ACT)의 부분은 채널 영역(도 3f의 CH 참조)이 되고, 상기 액티브 패턴(ACT)의 노출된 부분은 소스 및 드레인 영역(도 3f의 S, D 참조)이 된다.
도 3f를 참조하면, 상기 액티브 패턴(ACT)의 상기 노출된 부분은 소스 영역(S) 및 상기 소스 영역(S)과 이격된 드레인 영역(D)으로 된다. 상기 제2 절연 패턴(130)에 의해 커버되는 상기 액티브 층(ACT)의 부분은 채널 영역(CH)이 된다. 즉, 상기 액티브 패턴(ACT)의 상기 노출된 부분을 환원 시켜 캐리어 농도가 상대적으로 높은 상기 소스 영역(S) 및 상기 드레인 영역(D)을 형성하고, 상기 제2 절연 패턴(130)에 의해 커버되어 환원되지 않는 상기 액티브 패턴(ACT)의 부분은 상기 소스 영역(S) 및 상기 드레인 영역(D) 사이의 채널 영역(CH)이 된다.
예를 들면, 불소(F2), 삼불화 질소(NF3), 사불화 탄소(CF4), 육불화황(SF6), 옥타플루오르화부텐(C4F8) 중 하나 이상의 기체를 이용하여, 상기 산화물 반도체를 포함하는 상기 액티브 패턴(ACT)의 일부를 환원시켜, 상기 소스 영역(S) 및 드레인 영역(D)을 형성할 수 있다.
이에 따라, 상기 바텀 게이트 전극(BGE), 상기 소스, 채널 및 드레인 영역들(S, CH, D)을 포함하는 액티브 패턴(ACT), 및 상기 탑 게이트 전극(TGE)을 포함하는 상기 박막 트랜지스터를 형성할 수 있다.
상기 박막 트랜지스터상에 제3 절연층(140)을 더 형성할 수 있다. 상기 제3 절연층(140)은 필요에 따라 무기 또는 유기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제3 절연층(140)이 무기 절연 물질을 포함하는 경우, 상기 제3 절연층(140)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 또한, 상기 제3 절연층(140)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 제3 절연층(140)은 스핀 코팅 공정, 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정 등을 이용하여 형성될 수 있다.
이후, 상기 제3 절연층(140)을 통해, 상기 소스 영역(S), 상기 드레인 영역(D), 상기 탑 게이트 전극(TGE)을 노출시키는 콘택홀들(미도시)을 더 형성할 수 있다. 상기 콘택홀들을 통해 상기 박막 트랜지스터와의 전기적인 연결관계를 형성할 수 있다.
도 4은 본 발명의 일 실시예에 따른 표시 패널의 어레이 기판의 평면도이다.
도 4를 참조하면, 표시 패널은 게이트 라인(GL), 데이터 라인(DL), 박막 트랜지스터(SW) 및 제1 전극(EL1)을 포함한다.
상기 게이트 라인(GL)은 제1 방향(D1)으로 연장된다. 상기 데이터 라인(DL)은 상기 제1 방향(D1)과 실질적으로 수직한 제2 방향(D2)으로 연장되며, 상기 게이트 라인(GL)과 교차한다.
상기 게이트 라인(GL)과 상기 데이터 라인(DL)은 화소 영역을 정의한다. 설명의 편의상 하나의 화소 영역만을 표시하였으나, 실제로는 본 발명의 실시예들에 따른 표시 장치는 복수의 화소 영역에 형성된 복수의 화소를 갖는다. 상기 화소 영역은 복수의 열과 복수의 행을 가진 매트릭스 형태로 배열된다. 상기 화소 영역들은 서로 동일한 구조를 가지므로 이하에서는, 설명의 편의상 하나의 화소 영역만을 일 예로서 설명한다. 여기서, 상기 화소 영역은 일 방향으로 길게 연장된 직사각형 모양으로 도시하였으나, 이에 한정되는 것은 아니다. 상기 화소 영역의 형상은 V 자 형상, Z 자 형상 등 다양하게 변형될 수 있다.
상기 박막 트랜지스터(SW)는 바텀 게이트 전극, 소스, 채널 및 드레인 영역들을 포함하는 액티브 패턴, 및 탑 게이트 전극을 포함한다. (도 5a 및 5b 참조) 상기 박막 트랜지스터(SW)는 상기 게이트 라인(GL)과 연결 전극(CE)를 통해 전기적으로 연결되고, 상기 데이터 라인(DL) 및 상기 제1 전극(EL1)과 전기적으로 연결된다.
상기 제1 전극(EL1)은 상기 화소 영역에 형성된다. 상기 제1 전극(EL1)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 제1 전극(EL1)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)를 포함할 수 있다. 또한, 상기 제1 전극(EL1)은 티타늄(titanium: Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 더 포함할 수 있다.
도 5a는 도 4의 어레이 기판을 포함하는 표시 패널의 I-I' 선을 따라 절단한 단면도이다. 도 5b는 도 4의 어레이 기판을 포함하는 표시 패널의 II-II' 선을 따라 절단한 단면도이다.
도 5a 및 5b를 참조하면, 상기 표시 패널은 어레이 기판(100), 상기 어레이 기판(100)과 마주보는 대향 기판(200) 및 상기 어레이 기판(100) 및 상기 대향 기판(200) 사이에 배치되는 액정층(3)을 포함한다.
상기 어레이 기판(100)은 제1 기판(110), 바텀 게이트 전극(BGE), 게이트 라인(GL), 제1 절연층(120), 액티브 패턴(ACT), 제2 절연 패턴(130), 탑 게이트 전극(TGE), 제3 절연층(140), 데이터 라인(DL), 제4 절연층(150), 연결 전극(CE) 및 제1 전극(EL1)을 포함한다.
상기 제1 기판(110)은 투명한 절연기판이다. 예를 들어, 상기 제1 기판(110)은 유리 기판, 쿼츠 기판, 실리콘 기판, 플라스틱 기판 등 일 수 있다.
상기 바텀 게이트 전극(BGE) 및 상기 바텀 게이트 전극(BGE)과 전기적으로 연결되는 상기 게이트 라인(GL)이 상기 제1 기판(110) 상에 배치된다. 상기 바텀 게이트 전극(BGE)은 불투명한 금속을 포함할 수 있다. 예를 들면, 상기 바텀 게이트 전극(BGE)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다.
상기 제1 절연층(120)이 상기 바텀 게이트 전극(BGE) 및 상기 게이트 라인(GL)이 배치된 상기 기판(110) 상에 배치된다. 상기 제1 절연층(120)은 상기 바텀 게이트 전극(BGE) 및 상기 게이트 라인(GL)을 커버하여 전기적으로 절연한다. 상기 제1 절연층(120)은 필요에 따라 무기 또는 유기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제1 절연층(120)이 무기 절연 물질을 포함하는 경우, 상기 제1 절연층(120)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 또한, 상기 제1 절연층(120)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 액티브 패턴(ACT)이 상기 제1 절연층(120) 상에 배치된다. 상기 액티브 패턴(ACT)은 충분한 광투과율을 가질 수 있다.
상기 액티브 패턴(ACT)은 산화물 반도체를 포함한다. 상기 산화물 반도체는 인듐(In), 아연(Zn), 갈륨(Ga), 주석(Sn) 또는 하프늄(Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다. 보다 구체적으로는, 인듐(In), 아연(Zn) 및 갈륨(Ga)을 포함하는 비정질 산화물, 또는 인듐(In), 아연(Zn) 및 하프늄(Hf)을 포함하는 비정질 산화물로 이루어질 수 있다. 상기 산화물 반도체에 산화인듐아연(InZnO), 산화인듐갈륨(InGaO), 산화인듐주석(InSnO), 산화아연주석(ZnSnO), 산화갈륨주석(GaSnO) 및 산화갈륨아연(GaZnO) 등의 산화물이 포함될 수 있다. 예를 들면, 상기 액티브 패턴(ACT)은 산화인듐갈륨주석(IGZO)를 포함하고, 약 500Å의 두께를 가질 수 있다.
한편, 본 발명의 실시예에서는 상기 액티브 패턴(ACT)이 산화물 반도체를 포함하나, 상기 액티브 패턴(ACT)이 비정질 실리콘(a-Si:H)으로 이루어진 반도체층 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 저항성 접촉층을 포함할 수 있다. 이 경우, 상기 액티브 패턴(ACT)은 충분한 광투과율을 확보하기 위해 상대적으로 얇은 두께를 갖는 것이 바람직하다. 예를 들면 상기 비정질 실리콘을 포함하는 상기 액티브 패턴(ACT)은 약 100Å의 두께를 가질 수 있다.
상기 액티브 패턴(ACT)은 채널 영역(CH), 소스 영역(S) 및 드레인 영역(D)을 포함한다. 상기 채널 영역(CH)은 상기 바텀 게이트 전극(BGE)과 중첩한다. 상기 소스 영역(S)은 상기 채널 영역(CH)과 접하며 동일 평면 상에 위치한다. 상기 드레인 영역(D)은 상기 채널 영역(CH)과 접하며 동일 평면 상에 위치한다. 상기 채널 영역(CH)의 외곽 형상은 상기 바텀 게이트 전극(BGE)의 외곽 형상과 실질적으로 일치 할 수 있다. 즉, 상기 소스 영역(S)과 상기 채널 영역(CH)이 접하는 부분은 평면에서 볼 때, 상기 바텀 게이트 전극(BGE)의 외곽과 실질적으로 일치 할 수 있다.
상기 제2 절연 패턴(130)이 상기 액티브 패턴(ACT)의 상기 채널 영역(CH)상에 배치된다. 상기 제2 절연 패턴(130)의 외곽 형상은 상기 액티브 패턴(ACT)의 상기 채널 영역(CH)의 외곽 형상과 실질적으로 일치할 수 있다. 즉, 상기 제2 절연층(130)과 상기 채널 영역(CH)은 평면에서 볼 때, 동일한 형상을 갖는다. 상기 제2 절연 패턴(130)은 무기 또는 유기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제2 절연 패턴(130)이 무기 절연 물질을 포함하는 경우, 상기 제2 절연 패턴(130)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 또한, 상기 제2 절연 패턴(130)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 탑 게이트 전극(TGE)은 상기 제2 절연 패턴(130) 상에 배치된다. 상기 탑 게이트 전극(TGE)의 외곽 형상은 상기 제2 절연 패턴(130)의 외곽 형상과 실질적으로 일치한다. 즉, 상기 탑 게이트 전극(TGE)과 상기 제2 절연 패턴(130)은 평면에서 볼 때, 동일한 형상을 갖는다. 또한, 상기 탑 게이트 전극(TGE)의 외곽 형상은 상기 바텀 게이트 전극(BGE)의 외곽 형상과 실질적으로 동일할 수 있다. 즉, 상기 탑 게이트 전극(TGE)과 상기 바텀 게이트 전극(BGE)은 평면에서 볼 때, 동일한 형상을 갖는다. 상기 탑 게이트 전극(TGE)은 투명 도전성 산화물(transparent conductive oxide: TCO)을 포함한다. 예를 들면, 상기 탑 게이트 전극(TGE)은 산화 인듐 주석(indium tin oxide: ITO), 산화 아연 주석(indium zinc oxide: IZO) 등을 포함할 수 있다.
상기 바텀 게이트 전극(BGE), 상기 액티브 패턴(ACT) 및 상기 탑 게이트 전극(TGE)은 박막 트랜지스터(도 4의 SW 참조)를 형성한다. 상기 박막 트랜지스터는 더블 게이트 방식의 박막 트랜지스터로 작동되므로, 일반적인 구조에 비해 유효 이동도(effective mobility)가 향상될 수 있다.
또한, 상기 바텀 게이트 전극(BGE)의 외곽 형상과 상기 탑 게이트 전극(TGE)의 외각 형상은 실질적으로 일치할 수 있다. 즉, 상기 탑 게이트 전극(TGE)과 상기 바텀 게이트 전극(BGE)은 평면에서 볼 때, 동일한 형상을 갖는다. 따라서, 상기 탑 또는 바텀 게이트 전극(TGE, BGE)이 상기 액티브 패턴(ACT)의 상기 소스 영역(S) 또는 상기 드레인 영역(D)과 중첩하지 않으므로, 소스 전극 또는 드레인 전극과 게이트 전극이 중첩하여 발생하는 기생 커패시터를 방지할 수 있다.
상기 바텀 게이트 전극(BGE)의 외곽 형상과 상기 탑 게이트 전극(TGE)의 외곽 형상은 실질적으로 일치할 수 있다. 평면에서 볼 때, 상기 바텀 게이트 전극(BGE)의 외곽과 상기 탑 게이트 전극(TGE)의 외곽의 차이, 즉 상기 바텀 게이트 전극(BGE)과 상기 탑 게이트 전극(TGE)의 미스 얼라인(miss-align) 정도를 스큐(skew)로 정의한다. 상기 스큐의 편차를 가장큰 스큐값에서 가장 작은 스큐값을 뺀 값으로 정의하면, 상기 스큐의 편차는 약 3㎛(마이크로미터)이하 일 수 있다. 바람직하게는 상기 스큐의 편차는 0.5㎛이하 일 수 있다.
상기 제3 절연층(140)이 상기 탑 게이트 전극(TGE) 및 상기 액티브 패턴(ACT) 상에 배치된다. 상기 제3 절연층(140)은 상기 탑 게이트 전극(TGE) 및 상기 액티브 패턴(ACT)의 상기 소스 영역(S) 및 상기 드레인 영역(D)을 커버하여 절연한다. 상기 제3 절연층(140)은 무기 또는 유기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제3 절연층(140)이 무기 절연 물질을 포함하는 경우, 상기 제3 절연층(140)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 또한, 제3 절연층(140)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
제1 콘택홀(H1)이 상기 제3 절연층(140)을 통해 형성된다. 상기 제1 콘택홀(H1)은 상기 액티브 패턴(ACT)의 상기 소스 영역(S)을 노출한다.
상기 데이터 라인(DL)이 상기 제3 절연층(140) 상에 배치된다. 상기 데이터 라인(DL)은 상기 제1 콘택홀(H1)을 통해 상기 액티브 패턴(ACT)의 상기 소스 영역(S)에 전기적으로 연결된다. 상기 데이터 라인(DL)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다.
상기 제4 절연층(150)이 상기 데이터 라인(DL)이 배치된 상기 제3 절연층(140) 상에 배치된다. 상기 제4 절연층(150)은 무기 또는 유기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제4 절연층(150)이 무기 절연 물질을 포함하는 경우, 상기 제4 절연층(150)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 또한, 제4 절연층(150)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
제2 콘택홀(H2)이 상기 제4 절연층(150) 및 상기 제3 절연층(140)을 통해 형성된다. 상기 제2 콘택홀(H2)은 상기 액티브 패턴(ACT)의 상기 드레인 영역(D)을 노출한다.
제3 콘택홀(H3)이 상기 제4 절연층(150) 및 상기 제3 절연층(140)을 통해 형성된다. 상기 제3 콘택홀(H3)은 상기 탑 게이트 전극(TGE)을 노출한다.
제4 콘택홀(H4)이 상기 제4 절연층(150), 상기 제3 절연층(140) 및 상기 제1 절연층(120)을 통해 형성된다. 상기 제4 콘택홀(H4)는 상기 게이트 라인(GL)의 일부를 노출한다.
상기 연결 전극(CE)은 상기 제4 절연층(150) 상에 배치된다. 상기 연결 전극(CE)은 상기 제3 콘택홀(H3)을 통해 상기 탑 게이트 전극(TGE)과 전기적으로 연결된다. 또한, 상기 연결 전극(CE)은 상기 제4 콘택홀(H4)을 통해 상기 게이트 라인(GL)과 전기적으로 연결된다. 따라서, 상기 연결 전극(CE)은 상기 게이트 라인(GL)에 인가되는 게이트 신호를 상기 탑 게이트 전극(TGE)에 인가할 수 있다. 상기 연결 전극(CE)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 연결 전극(CE)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)를 포함할 수 있다. 또한, 상기 연결 전극(CE)은 티타늄(titanium: Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 더 포함할 수 있다.
상기 제1 전극(EL1)은 상기 제4 절연층(150) 상에 배치된다. 상기 제1 전극(EL1)은 상기 제2 콘택홀(H2)을 통해 상기 액티브 패턴(ACT)의 상기 드레인 영역(D)에 전기적으로 연결된다. 상기 제1 전극(EL1)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 제1 전극(EL1)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)를 포함할 수 있다. 또한, 상기 제1 전극(EL1)은 티타늄(titanium: Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 더 포함할 수 있다.
상기 연결 전극(CE)과 상기 제1 전극(EL1)은 동일한 물질을 포함할 수 있다.
상기 대향 기판(200)은 제2 기판(210), 블랙 매트릭스(BM), 컬러 필터(CF), 오버 코팅층(220) 및 제2 전극(EL2)를 포함한다.
상기 제2 기판(210)은 상기 제1 기판(110)과 마주본다. 상기 제2 기판(210)은 투명한 절연기판이다. 예를 들어, 상기 제2 기판(210)은 유리 기판, 쿼츠 기판, 실리콘 기판, 플라스틱 기판 등 일 수 있다.
상기 블랙 매트릭스(BM)는 상기 제2 기판(210) 상에 배치된다. 상기 블랙 매트릭스(BM)는 상기 화소 영역 외의 영역에 대응되어 배치되고, 광을 차단한다. 즉, 상기 블랙 매트릭스(BM)는 상기 박막 트랜지스터(SW), 상기 데이터 라인(DL) 및 게이트 라인(GL)과 중첩한다. 본 실시예에서는 상기 블랙 매트릭스(BM)가 상기 박막 트랜지스터(SW), 상기 데이터 라인(DL) 및 게이트 라인(GL)과 중첩하게 배치되는 것으로 설명하였으나, 상기 블랙 매트릭스(BM)는 광을 차단하기 위해 필요한 곳에 배치될 수 있다.
상기 컬러 필터(CF)는 상기 블랙 매트릭스(BM) 및 상기 제2 기판(210)의 상에 배치된다. 상기 컬러 필터(CF)는 상기 액정층(3)을 투과하는 광에 색을 제공하기 위한 것이다. 상기 컬러 필터(CF)는 적색 컬러 필터(red), 녹색 컬러 필터(green), 및 청색 컬러 필터(blue)일 수 있다. 상기 컬러 필터(CF)는 상기 각 화소 영역에 대응하여 제공되며, 서로 인접한 화소 사이에서 서로 다른 색을 갖도록 배치될 수 있다. 상기 컬러 필터(CF)는 서로 인접한 화소 영역의 경계에서 일부가 인접한 컬러 필터(CF)에 의해 중첩되거나, 또는 서로 인접한 화소 영역의 경계에서 이격될 수 있다.
상기 오버 코팅층(220)은 상기 블랙 매트릭스(BM) 및 상기 컬러 필터(CF) 상에 배치된다. 상기 오버 코팅층(430)은 상기 컬러 필터(CF)를 평탄화하면서 보호하는 역할 및 절연하는 역할을 하며 아크릴계 에폭시 재료를 이용하여 형성될 수 있다.
상기 제2 전극(EL2)은 상기 오버 코팅층(220) 상에 배치된다. 상기 제2 전극(EL2)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 제2 전극(EL2)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)를 포함할 수 있다. 또한, 상기 제2 전극(EL2)은 티타늄(titanium: Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 더 포함할 수 있다.
상기 액정층(3)은 상기 어레이 기판(100) 및 상기 대향 기판(200) 사이에 배치된다. 상기 액정층(3)은 광학적 이방성을 갖는 액정 분자들을 포함한다. 상기 액정 분자들은 전계에 의해 구동되어 상기 액정층(3)을 지나는 광을 투과시키거나 차단시켜 영상을 표시한다.
도 6a 내지12c는 도 4의 표시 패널의 어레이 기판의 제조 방법을 나타낸 평면도들 및 단면도들이다.
도 6a 및 6b를 참조하면, 상기 제1 기판(110) 상에 바텀 게이트 금속층을 형성한다. 상기 제1 기판(110)으로는 유리 기판, 쿼츠 기판, 실리콘 기판, 플라스틱 기판 등이 사용될 수 있다. 상기 바텀 게이트 금속층은 스퍼터링법 등에 의해 형성될 수 있다. 상기 바텀 게이트 금속층은 불투명한 금속을 포함할 수 있다. 예를 들면, 상기 바텀 게이트 금속층은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다.
상기 바텀 게이트 금속층을 패터닝 하여, 바텀 게이트 패턴을 형성한다. 예를 들면, 상기 바텀 게이트 금속층 위에 포토레지스트 조성물을 도포한 후, 상기 바텀 게이트 패턴의 형상에 대응되는 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴에 의해 커버되지 않은 상기 바텀 게이트 금속층을 식각하여, 상기 바텀 게이트 패턴을 형성한다. 상기 바텀 게이트 패턴은 바텀 게이트 전극(BGE) 및 상기 바텀 게이트 전극(BGE)과 전기적으로 연결되는 게이트 라인(GL)을 포함한다. 상기 게이트 라인(GL)은 제1 방향(D1)으로 연장된다.
제1 절연층(120)이 상기 바텀 게이트 전극(BGE) 및 상기 게이트 라인(GL)이 배치된 상기 기판(110) 상에 형성된다. 상기 제1 절연층(120)은 상기 바텀 게이트 전극(BGE) 및 상기 게이트 라인(GL)을 커버하여 전기적으로 절연한다. 상기 제1 절연층(120)은 필요에 따라 무기 또는 유기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제1 절연층(120)이 무기 절연 물질을 포함하는 경우, 상기 제1 절연층(120)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 또한, 상기 제1 절연층(120)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 제1 절연층(120)은 스핀 코팅 공정, 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정 등을 이용하여 형성될 수 있다.
도 7a 및 7b를 참조하면, 상기 제1 절연층(120) 상에 액티브 층(ACTa)을 형성한다. 상기 액티브 층(ACTa)은 충분한 광투과율을 가질 수 있다.
상기 액티브 층(ACTa)은 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 인듐(In), 아연(Zn), 갈륨(Ga), 주석(Sn) 또는 하프늄(Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다. 보다 구체적으로는, 인듐(In), 아연(Zn) 및 갈륨(Ga)을 포함하는 비정질 산화물, 또는 인듐(In), 아연(Zn) 및 하프늄(Hf)을 포함하는 비정질 산화물로 이루어질 수 있다. 상기 산화물 반도체에 산화인듐아연(InZnO), 산화인듐갈륨(InGaO), 산화인듐주석(InSnO), 산화아연주석(ZnSnO), 산화갈륨주석(GaSnO) 및 산화갈륨아연(GaZnO) 등의 산화물이 포함될 수 있다. 예를 들면, 상기 액티브 층(ACTa)은 산화인듐갈륨주석(IGZO)를 포함하고, 약 500Å의 두께를 가질 수 있다. 상기 액티브 층(ACTa)은 화학 기상 증착법, 플라즈마 화학 기상 증착법, 용액 코팅법 등에 의해 형성될 수 있다.
한편, 본 발명의 실시예에서는 상기 액티브 층(ACTa)이 산화물 반도체를 포함하나, 상기 액티브 층(ACTa)이 비정질 실리콘(a-Si:H)으로 이루어진 반도체층 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 저항성 접촉층을 포함할 수 있다. 이 경우, 상기 액티브 층(ACTa)은 충분한 광투과율을 확보하기 위해 상대적으로 얇은 두께를 갖는 것이 바람직하다. 예를 들면, 상기 비정질 실리콘을 포함하는 상기 액티브 층(ACTa)은 약 100Å의 두께를 가질 수 있다.
상기 액티브 층(ACTa) 상에 제2 절연층(130a)을 형성한다. 상기 제2 절연층(130a)은 필요에 따라 무기 또는 유기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제2 절연층(130a)이 무기 절연 물질을 포함하는 경우, 상기 제2 절연층(130a)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 또한, 상기 제2 절연층(130a)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 제2 절연층(130a)은 스핀 코팅 공정, 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정 등을 이용하여 형성될 수 있다.
상기 제2 절연층(130a) 상에 탑 게이트층(TGEa)을 형성한다. 상기 탑 게이트층(TGEa)은 투명 도전성 산화물(transparent conductive oxide: TCO)을 포함한다. 예를 들면, 상기 탑 게이트층(TGEa)은 산화 인듐 주석(indium tin oxide: ITO), 산화 아연 주석(indium zinc oxide: IZO) 등을 포함할 수 있다. 상기 탑 게이트층(TGEa)은 스퍼터링법 등에 의해 형성될 수 있다.
상기 탑 게이트층(TGEa) 상에 제1 포토레지스트 패턴(PR1)을 형성한다. 상기 탑 게이트층(TGEa) 상에 포토레지스트 조성물을 도포한 후, 액티브 패턴(ACT)의 형상에 대응되는 상기 제1 포토레지스트 패턴(PR1)을 형성한다. 상기 제1 포토 레지스트 패턴(PR1)은 상기 바텀 게이트 전극(BGE)과 일부 중첩된다.
도 8a 및 8b를 참조하면, 상기 제1 포토레지스트 패턴(PR1)에 의해 커버되지 않은 상기 탑 게이트층(TGEa), 상기 제2 절연층(130a), 상기 액티브 층(ACTa)을 식각하여, 액티브 패턴(ACT), 원시 제2 절연 패턴(130b) 및 원시 탑 게이트 전극(TGEb)을 형성한다. 따라서, 상기 액티브 패턴(ACT), 상기 원시 제2 절연 패턴(130b) 및 상기 원시 탑 게이트 전극(TGEb)의 외곽 형상들은 실질적으로 일치할 수 있다. 즉, 상기 액티브 패턴(ACT), 상기 원시 제2 절연 패턴(130b) 및 상기 원시 탑 게이트 전극(TGEb)은 평면에서 볼 때 동일한 형상을 갖는다.
상기 액티브 패턴(ACT), 상기 원시 제2 절연 패턴(130b) 및 상기 원시 탑 게이트 전극(TGEb)을 형성한 후, 상기 제1 포토레지스트 패턴(PR1)을 제거한다.
도 9a 내지 9c를 참조하면, 상기 원시 탑 게이트 전극(TGEb) 상에 제2 포토레지스트 패턴(PR2)를 형성한다. 상기 원시 탑 게이트 전극(TGEb) 상에 포토레지스트 조성물을 도포한다. 이후, 상기 기판(110)에서 상기 포토레지스트 조성물 방향(도면의 화살표들 참조)으로 배면 노광 후, 상기 포토레지스트 조성물을 현상하여, 상기 바텀 게이트 전극(BGE)과 중첩하고, 동일한 외곽 형상을 갖는 상기 제2 포토레지스트 패턴(PR2)를 형성할 수 있다. 즉, 상기 바텀 게이트 전극(BGE)과 상기 제2 포토레지스트 패턴(PR2)은 평면에서 볼 때, 동일한 형상을 갖는다.
예를 들면, 상기 포토레지스트 조성물은 포지티브 포토레지스트 조성물일 수 있고, 상기 액티브 패턴(ACT), 상기 원시 제2 절연 패턴(130b) 및 상기 원시 탑 게이트 전극(TGEb)은 투명하여 충분한 광투과율을 가지므로, 상기 배면 노광에 의해, 상기 바텀 게이트 전극(BGE) 및 상기 게이트 라인(GL)에 대응하는 부분을 제외하고 광이 조사될 수 있다. 이후, 광이 조사된 부분이 현상액에 의해 제거되어, 상기 제2 포토레지스트 패턴(PR2)이 형성될 수 있다.
따라서, 상기 제2 포토레지스트 패턴(PR2)은 상기 바텀 게이트 전극(BGE)과 실질적으로 동일한 외곽 형상을 가질 수 있다. 즉, 상기 바텀 게이트 전극(BGE)과 상기 제2 포토레지스트 패턴(PR2)은 평면에서 볼 때, 동일한 형상을 갖는다.
도 10a 내지 10c를 참조하면, 상기 제2 포토레지스트 패턴(PR2)에 의해 커버되지 않은 상기 원시 탑 게이트 전극(TGEb) 및 상기 원시 제2 절연 패턴(130b)를 식각하여, 탑 게이트 전극(TGE) 및 제2 절연 패턴(130)을 형성한다. 따라서, 상기 탑 게이트 전극(TGE)의 외곽 형상과 상기 제2 절연 패턴(130)의 외곽 형상이 실질적으로 일치할 수 있다. 즉, 상기 탑 게이트 전극(TGE)과 상기 제2 절연 패턴(130)은 평면에서 볼 때, 동일한 형상을 갖는다. 또한, 상기 제2 포토레지스트 패턴(PR2)이 상기 바텀 게이트 전극(BGE)을 마스크로 이용하여 형성되므로, 상기 탑 게이트 전극(TGE) 및 상기 바텀 게이트 전극(BGE)은 실질적으로 동일한 외곽 형상을 갖고, 자기 정렬(self align)될 수 있다. 즉, 상기 탑 게이트 전극(TGE)과 상기 바텀 게이트 전극(BGE)은 평면에서 볼 때, 동일한 형상을 갖는다.
상기 탑 게이트 전극(TGE) 및 상기 제2 절연 패턴(130)을 형성함에 의해, 상기 액티브 패턴(ACT)의 일부가 노출된다. 노출된 상기 액티브 패턴(ACT)의 상기 일부는 이후, 소스 영역 및 드레인 영역(도 11b의 S, D 참조)이 된다.
도 11a 내지 11c를 참조하면, 노출된 상기 액티브 패턴(ACT)의 상기 일부는 소스 영역(S) 및 상기 소스 영역(S)과 이격된 드레인 영역(D)으로 된다. 상기 제2 절연 패턴(130)에 의해 커버되는 상기 액티브 층(ACT)의 나머지 부분은 채널 영역(CH)이 된다. 즉, 노출된 상기 액티브 패턴(ACT)의 상기 일부를 환원 시켜 캐리어 농도가 상대적으로 높은 상기 소스 영역(S) 및 상기 드레인 영역(D)을 형성하고, 상기 제2 절연 패턴(130)에 의해 커버되어 환원되지 않는 상기 액티브 패턴(ACT)의 상기 나머지 부분은 상기 소스 영역(S) 및 상기 드레인 영역(D) 사이의 채널 영역(CH)이 된다.
예를 들면, 불소(F2), 삼불화 질소(NF3), 사불화 탄소(CF4), 육불화황(SF6), 옥타플루오르화부텐(C4F8) 중 하나 이상의 기체를 이용하여, 상기 산화물 반도체를 포함하는 상기 액티브 패턴(ACT)의 일부를 환원시켜, 상기 소스 영역(S) 및 드레인 영역(D)을 형성할 수 있다.
이에 따라, 상기 바텀 게이트 전극(BGE), 상기 소스, 채널 및 드레인 영역들(S, CH, D)을 포함하는 액티브 패턴(ACT), 및 상기 탑 게이트 전극(TGE)을 포함하는 박막 트랜지스터를 형성할 수 있다.
상기 박막 트랜지스터상에 제3 절연층(140)을 형성한다. 상기 제3 절연층(140)은 필요에 따라 무기 또는 유기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제3 절연층(140)이 무기 절연 물질을 포함하는 경우, 상기 제3 절연층(140)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 또한, 상기 제3 절연층(140)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 제3 절연층(140)은 스핀 코팅 공정, 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정 등을 이용하여 형성될 수 있다.
제1 콘택홀(H1)이 상기 제3 절연층(140)을 통해 형성된다. 상기 제1 콘택홀(H1)은 상기 액티브 패턴(ACT)의 상기 소스 영역(S)을 노출한다.
데이터 금속층이 상기 제3 절연층(140) 상에 형성된다. 상기 데이터 금속층은 스퍼터링법 등에 의해 형성될 수 있다. 상기 바텀 게이트 금속층은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다.
상기 데이터 금속층을 패터닝 하여, 데이터 라인(DL)을 형성한다. 예를 들면, 상기 데이터 금속층 위에 포토레지스트 조성물을 도포한 후, 상기 데이터 금속층의 형상에 대응되는 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴에 의해 커버되지 않은 상기 데이터 금속층을 식각하여, 상기 데이터 라인(DL)을 형성한다.
상기 데이터 라인(DL)은 상기 제1 방향(D1)과 실질적으로 수직한 제2 방향(D2)으로 연장되며, 상기 게이트 라인(GL)과 교차한다. 상기 데이터 라인(DL)은 상기 제1 콘택홀(H1)을 통해 상기 액티브 패턴(ACT)의 상기 소스 영역(S)에 전기적으로 연결된다. 상기 데이터 라인(DL)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다.
도 12a 내지 12c를 참조하면, 상기 데이터 라인(DL)이 배치된 상기 제3 절연층(140) 상에 제4 절연층(150)이 형성된다. 상기 제4 절연층(150)은 무기 또는 유기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제4 절연층(150)이 무기 절연 물질을 포함하는 경우, 상기 제4 절연층(150)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 또한, 제4 절연층(150)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 제4 절연층(150)은 스핀 코팅 공정, 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정 등을 이용하여 형성될 수 있다.
제2 콘택홀(H2)이 상기 제4 절연층(150) 및 상기 제3 절연층(140)을 통해 형성된다. 상기 제2 콘택홀(H2)은 상기 액티브 패턴(ACT)의 상기 드레인 영역(D)을 노출한다.
제3 콘택홀(H3)이 상기 제4 절연층(150) 및 상기 제3 절연층(140)을 통해 형성된다. 상기 제3 콘택홀(H3)은 상기 탑 게이트 전극(TGE)을 노출한다.
제4 콘택홀(H4)이 상기 제4 절연층(150), 상기 제3 절연층(140) 및 상기 제1 절연층(120)을 통해 형성된다. 상기 제4 콘택홀(H4)는 상기 게이트 라인(GL)의 일부를 노출한다.
상기 제2 내지 제4 콘택홀들(H2, H3, H4)이 형성된 상기 제4 절연층(150) 상에투명 도전층을 형성한다. 상기 투명 도전층은 투명 도전 물질을 포함할 수 있다. 예를 들면, 투명 도전층은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)를 포함할 수 있다. 또한, 상기 투명 도전층은 티타늄(titanium: Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 더 포함할 수 있다.
상기 투명 도전층을 패터닝 하여, 제1 전극(EL1) 및 연결 전극(CE)을 형성한다. 예를 들면, 상기 투명 도전층 위에 포토레지스트 조성물을 도포한 후, 상기 제1 전극(EL1) 및 상기 연결 전극(CE)의 형상에 대응되는 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴에 의해 커버되지 않은 상기 투명 도전층을 식각하여, 상기 제1 전극(EL1) 및 상기 연결 전극(CE)을 형성한다.
상기 연결 전극(CE)은 상기 제3 콘택홀(H3)을 통해 상기 탑 게이트 전극(TGE)과 전기적으로 연결된다. 또한, 상기 연결 전극(CE)은 상기 제4 콘택홀(H4)을 통해 상기 게이트 라인(GL)과 전기적으로 연결된다. 상기 제1 전극(EL1)은 상기 제2 콘택홀(H2)을 통해 상기 액티브 패턴(ACT)의 상기 드레인 영역(D)에 전기적으로 연결된다.
도 13은 본 발명의 다른 실시예에 따른 표시 패널의 어레이 기판의 평면도이다.
도 13을 참조하면, 표시 패널은 게이트 라인(GL), 데이터 라인(DL), 박막 트랜지스터(SW) 및 제1 전극(EL1)을 포함한다.
상기 게이트 라인(GL)은 제1 방향(D1)으로 연장된다. 상기 데이터 라인(DL)은 상기 제1 방향(D1)과 실질적으로 수직한 제2 방향(D2)으로 연장되며, 상기 게이트 라인(GL)과 교차한다.
상기 게이트 라인(GL)과 상기 데이터 라인(DL)은 화소 영역을 정의한다. 설명의 편의상 하나의 화소 영역만을 표시하였으나, 실제로는 본 발명의 실시예들에 따른 표시 장치는 복수의 화소 영역에 형성된 복수의 화소를 갖는다. 상기 화소 영역은 복수의 열과 복수의 행을 가진 매트릭스 형태로 배열된다. 상기 화소 영역들은 서로 동일한 구조를 가지므로 이하에서는, 설명의 편의상 하나의 화소 영역만을 일 예로서 설명한다. 여기서, 상기 화소 영역은 일 방향으로 길게 연장된 직사각형 모양으로 도시하였으나, 이에 한정되는 것은 아니다. 상기 화소 영역의 형상은 V 자 형상, Z 자 형상 등 다양하게 변형될 수 있다.
상기 박막 트랜지스터(SW)는 바텀 게이트 전극, 소스, 채널 및 드레인 영역들을 포함하는 액티브 패턴, 및 탑 게이트 전극을 포함한다. (도 12a 및 12b 참조) 상기 박막 트랜지스터(SW)는 상기 게이트 라인(GL)과 연결 전극(CE)을 통해 전기적으로 연결되고, 상기 데이터 라인(DL)과 데이터 연결 전극(DCE)을 통해 전기적으로 연결되고, 상기 제1 전극(EL1)과 전기적으로 연결된다.
상기 제1 전극(EL1)은 상기 화소 영역에 형성된다. 상기 제1 전극(EL1)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 제1 전극(EL1)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)를 포함할 수 있다. 또한, 상기 제1 전극(EL1)은 티타늄(titanium: Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 더 포함할 수 있다.
도 14a는 도 13의 어레이 기판을 포함하는 표시 패널의 I-I' 선을 따라 절단한 단면도이다. 도 14b는 도 13의 어레이 기판을 포함하는 표시 패널의 II-II' 선을 따라 절단한 단면도이다.
도 14a 및 14b를 참조하면, 상기 표시 패널은 어레이 기판(100), 상기 어레이 기판(100)과 마주보는 대향 기판(200) 및 상기 어레이 기판(100) 및 상기 대향 기판(200) 사이에 배치되는 액정층(3)을 포함한다.
상기 어레이 기판(100)은 제1 기판(110), 바텀 게이트 전극(BGE), 게이트 라인(GL), 제1 절연층(120), 액티브 패턴(ACT), 제2 절연 패턴(130), 탑 게이트 전극(TGE), 제3 절연층(140), 데이터 라인(DL), 제4 절연층(150), 데이터 연결전극(DCE), 연결 전극(CE) 및 제1 전극(EL1)을 포함한다.
상기 제1 기판(110)은 투명한 절연기판이다. 예를 들어, 상기 제1 기판(110)은 유리 기판, 쿼츠 기판, 실리콘 기판, 플라스틱 기판 등 일 수 있다.
상기 바텀 게이트 전극(BGE) 및 상기 바텀 게이트 전극(BGE)과 전기적으로 연결되는 상기 게이트 라인(GL)이 상기 제1 기판(110) 상에 배치된다. 상기 바텀 게이트 전극(BGE)은 불투명한 금속을 포함할 수 있다. 예를 들면, 상기 바텀 게이트 전극(BGE)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다.
상기 제1 절연층(120)이 상기 바텀 게이트 전극(BGE) 및 상기 게이트 라인(GL)이 배치된 상기 기판(110) 상에 배치된다. 상기 제1 절연층(120)은 상기 바텀 게이트 전극(BGE) 및 상기 게이트 라인(GL)을 커버하여 전기적으로 절연한다. 상기 제1 절연층(120)은 필요에 따라 무기 또는 유기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제1 절연층(120)이 무기 절연 물질을 포함하는 경우, 상기 제1 절연층(120)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 또한, 상기 제1 절연층(120)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 액티브 패턴(ACT)이 상기 제1 절연층(120) 상에 배치된다. 상기 액티브 패턴(ACT)은 충분한 광투과율을 가질 수 있다.
상기 액티브 패턴(ACT)은 산화물 반도체를 포함한다. 상기 산화물 반도체는 인듐(In), 아연(Zn), 갈륨(Ga), 주석(Sn) 또는 하프늄(Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다. 보다 구체적으로는, 인듐(In), 아연(Zn) 및 갈륨(Ga)을 포함하는 비정질 산화물, 또는 인듐(In), 아연(Zn) 및 하프늄(Hf)을 포함하는 비정질 산화물로 이루어질 수 있다. 상기 산화물 반도체에 산화인듐아연(InZnO), 산화인듐갈륨(InGaO), 산화인듐주석(InSnO), 산화아연주석(ZnSnO), 산화갈륨주석(GaSnO) 및 산화갈륨아연(GaZnO) 등의 산화물이 포함될 수 있다. 예를 들면, 상기 액티브 패턴(ACT)은 산화인듐갈륨주석(IGZO)를 포함하고, 약 500Å의 두께를 가질 수 있다.
한편, 본 발명의 실시예에서는 상기 액티브 패턴(ACT)이 산화물 반도체를 포함하나, 상기 액티브 패턴(ACT)이 비정질 실리콘(a-Si:H)으로 이루어진 반도체층 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 저항성 접촉층을 포함할 수 있다. 이 경우, 상기 액티브 패턴(ACT)은 충분한 광투과율을 확보하기 위해 상대적으로 얇은 두께를 갖는 것이 바람직하다. 예를 들면 상기 비정질 실리콘을 포함하는 상기 액티브 패턴(ACT)은 약 100Å의 두께를 가질 수 있다.
상기 액티브 패턴(ACT)은 채널 영역(CH), 소스 영역(S) 및 드레인 영역(D)을 포함한다. 상기 채널 영역(CH)은 상기 바텀 게이트 전극(BGE)과 중첩한다. 상기 소스 영역(S)은 상기 채널 영역(CH)과 접하며 동일 평면 상에 위치한다. 상기 드레인 영역(D)은 상기 채널 영역(CH)과 접하며 동일 평면 상에 위치한다. 상기 채널 영역(CH)의 외곽 형상은 상기 바텀 게이트 전극(BGE)의 외곽 형상과 실질적으로 일치 할 수 있다. 즉, 상기 소스 영역(S)과 상기 채널 영역(CH)이 접하는 부분은 평면에서 볼때, 상기 바텀 게이트 전극(BGE)의 외곽과 실질적으로 일치 할 수 있다.
상기 제2 절연 패턴(130)이 상기 액티브 패턴(ACT)의 상기 채널 영역(CH)상에 배치된다. 상기 제2 절연 패턴(130)의 외곽 형상은 상기 액티브 패턴(ACT)의 상기 채널 영역(CH)의 외곽 형상과 실질적으로 일치할 수 있다. 즉, 상기 제2 절연층(130)과 상기 채널 영역(CH)은 평면에서 볼 때, 동일한 형상을 갖는다. 상기 제2 절연 패턴(130)은 무기 또는 유기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제2 절연 패턴(130)이 무기 절연 물질을 포함하는 경우, 상기 제2 절연 패턴(130)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 또한, 상기 제2 절연 패턴(130)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 탑 게이트 전극(TGE)은 상기 제2 절연 패턴(130) 상에 배치된다. 상기 탑 게이트 전극(TGE)의 외곽 형상은 상기 제2 절연 패턴(130)의 외곽 형상과 실질적으로 일치한다. 즉, 상기 탑 게이트 전극(TGE)과 상기 제2 절연 패턴(130)은 평면에서 볼 때, 동일한 형상을 갖는다. 또한, 상기 탑 게이트 전극(TGE)의 외곽 형상은 상기 바텀 게이트 전극(BGE)의 외곽 형상과 실질적으로 동일할 수 있다. 즉, 상기 탑 게이트 전극(TGE)과 상기 바텀 게이트 전극(BGE)은 평면에서 볼 때, 동일한 형상을 갖는다. 상기 탑 게이트 전극(TGE)은 투명 도전성 산화물(transparent conductive oxide: TCO)을 포함한다. 예를 들면, 상기 탑 게이트 전극(TGE)은 산화 인듐 주석(indium tin oxide: ITO), 산화 아연 주석(indium zinc oxide: IZO) 등을 포함할 수 있다.
상기 바텀 게이트 전극(BGE), 상기 액티브 패턴(ACT) 및 상기 탑 게이트 전극(TGE)은 박막 트랜지스터(도 4의 SW 참조)를 형성한다. 상기 박막 트랜지스터는 더블 게이트 방식의 박막 트랜지스터로 작동되므로, 일반적인 구조에 비해 유효 이동도(effective mobility)가 향상될 수 있다.
또한, 상기 바텀 게이트 전극(BGE)의 외곽 형상과 상기 탑 게이트 전극(TGE)의 외각 형상은 실질적으로 일치할 수 있다. 즉, 상기 탑 게이트 전극(TGE)과 상기 바텀 게이트 전극(BGE)은 평면에서 볼 때, 동일한 형상을 갖는다. 따라서, 상기 탑 또는 바텀 게이트 전극(TGE, BGE)이 상기 액티브 패턴(ACT)의 상기 소스 영역(S) 또는 상기 드레인 영역(D)과 중첩하지 않으므로, 소스 전극 또는 드레인 전극과 게이트 전극이 중첩하여 발생하는 기생 커패시터를 방지할 수 있다.
상기 바텀 게이트 전극(BGE)의 외곽 형상과 상기 탑 게이트 전극(TGE)의 외곽 형상은 실질적으로 일치할 수 있다. 평면에서 볼 때, 상기 바텀 게이트 전극(BGE)의 외곽과 상기 탑 게이트 전극(TGE)의 외곽의 차이, 즉 상기 바텀 게이트 전극(BGE)과 상기 탑 게이트 전극(TGE)의 미스 얼라인(miss-align) 정도를 스큐(skew)로 정의한다. 상기 스큐의 편차를 가장큰 스큐값에서 가장 작은 스큐값을 뺀 값으로 정의하면, 상기 스큐의 편차는 약 3㎛(마이크로미터)이하 일 수 있다. 바람직하게는 상기 스큐의 편차는 0.5㎛이하 일 수 있다.
상기 제3 절연층(140)이 상기 탑 게이트 전극(TGE) 및 상기 액티브 패턴(ACT) 상에 배치된다. 상기 제3 절연층(140)은 상기 탑 게이트 전극(TGE) 및 상기 액티브 패턴(ACT)의 상기 소스 영역(S) 및 상기 드레인 영역(D)을 커버하여 절연한다. 상기 제3 절연층(140)은 무기 또는 유기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제3 절연층(140)이 무기 절연 물질을 포함하는 경우, 상기 제3 절연층(140)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 또한, 제3 절연층(140)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 데이터 라인(DL)이 상기 제3 절연층(140) 상에 배치된다. 상기 데이터 라인(DL)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다.
상기 제4 절연층(150)이 상기 데이터 라인(DL)이 배치된 상기 제3 절연층(140) 상에 배치된다. 상기 제4 절연층(150)은 무기 또는 유기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제4 절연층(150)이 무기 절연 물질을 포함하는 경우, 상기 제4 절연층(150)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 또한, 제4 절연층(150)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
제1 콘택홀(H1)이 상기 제4 절연층(150) 및 상기 제3 절연층(140)을 통해 형성된다. 상기 제1 콘택홀(H1)은 상기 액티브 패턴(ACT)의 상기 소스 영역(S)을 노출한다.
제2 콘택홀(H2)이 상기 제4 절연층(150) 및 상기 제3 절연층(140)을 통해 형성된다. 상기 제2 콘택홀(H2)은 상기 액티브 패턴(ACT)의 상기 드레인 영역(D)을 노출한다.
제3 콘택홀(H3)이 상기 제4 절연층(150) 및 상기 제3 절연층(140)을 통해 형성된다. 상기 제3 콘택홀(H3)은 상기 탑 게이트 전극(TGE)을 노출한다.
제4 콘택홀(H4)이 상기 제4 절연층(150), 상기 제3 절연층(140) 및 상기 제1 절연층(120)을 통해 형성된다. 상기 제4 콘택홀(H4)는 상기 게이트 라인(GL)의 일부를 노출한다.
제5 콘택홀(H5)이 상기 제4 절연층(150)을 통해 형성된다. 상기 제5 콘택홀(H5)은 상기 데이터 라인(DL)의 일부를 노출 한다.
상기 데이터 연결 전극(DCE)은 상기 제4 절연층(150) 상에 배치된다. 상기 데이터 연결 전극(DCE)은 상기 제1 콘택홀(H1)을 통해 상기 액티브 패턴(ACT)의 상기 소스 영역(S)과 전기적으로 연결된다. 또한, 상기 데이터 연결 전극(DCE)은 상기 제5 콘택홀(H5)을 통해 상기 데이터 라인(DL)과 전기적으로 연결된다. 상기 데이터 연결 전극(DCE)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 데이터 연결 전극(DCE)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)를 포함할 수 있다. 또한, 상기 데이터 연결 전극(DCE)은 티타늄(titanium: Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 더 포함할 수 있다.
상기 연결 전극(CE)은 상기 제4 절연층(150) 상에 배치된다. 상기 연결 전극(CE)은 상기 제3 콘택홀(H3)을 통해 상기 탑 게이트 전극(TGE)과 전기적으로 연결된다. 또한, 상기 연결 전극(CE)은 상기 제4 콘택홀(H4)을 통해 상기 게이트 라인(GL)과 전기적으로 연결된다. 따라서, 상기 연결 전극(CE)은 상기 게이트 라인(GL)에 인가되는 게이트 신호를 상기 탑 게이트 전극(TGE)에 인가할 수 있다. 상기 연결 전극(CE)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 연결 전극(CE)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)를 포함할 수 있다. 또한, 상기 연결 전극(CE)은 티타늄(titanium: Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 더 포함할 수 있다.
상기 제1 전극(EL1)은 상기 제4 절연층(150) 상에 배치된다. 상기 제1 전극(EL1)은 상기 제2 콘택홀(H2)을 통해 상기 액티브 패턴(ACT)의 상기 드레인 영역(D)에 전기적으로 연결된다. 상기 제1 전극(EL1)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 제1 전극(EL1)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)를 포함할 수 있다. 또한, 상기 제1 전극(EL1)은 티타늄(titanium: Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 더 포함할 수 있다.
상기 데이터 연결 전극(DCE), 상기 연결 전극(CE) 및 상기 제1 전극(EL1)은 동일한 물질을 포함할 수 있다.
본 발명의 실시예들에 따르면, 박막 트랜지스터는 바텀 게이트 전극을 마스크로 배면 노광하여, 탑 게이트 전극 및 액티브 패턴의 채널 영역을 자기 정렬(self align)하여 형성한다. 따라서, 상기 액티브 패턴의 소스 및 드레인 전극과 상기 바텀 및 탑 게이트 전극들 간의 기생 캐퍼시턴스를 감소시키고, 유효 이동도를 향상시킬 수 있다.
또한, 박막 트랜지스터의 제조 방법은 투명 도전 물질을 포함하는 탑 게이트층을 형성한 후, 불투명한 금속을 포함하는 바텀 게이트 전극을 마스크로 배면 노광하여, 탑 게이트 전극 및 액티브 패턴의 채널 영역을 자기 정렬(self align)하여 형성한다. 따라서, 일 단면에서 상기 탑 게이트 전극, 상기 바텀 게이트 전극, 상기 액티브 패턴의 상기 채널 영역의 외곽들이 실질적으로 일치할 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110: 기판 120: 제1 절연층
130: 제2 절연 패턴 140: 제3 절연층
BGE: 바텀 게이트 전극 TGE: 탑 게이트 전극
ACT: 액티브 패턴 S: 소스 영역
CH: 채널 영역 D: 드레인 영역
130: 제2 절연 패턴 140: 제3 절연층
BGE: 바텀 게이트 전극 TGE: 탑 게이트 전극
ACT: 액티브 패턴 S: 소스 영역
CH: 채널 영역 D: 드레인 영역
Claims (20)
- 바텀 게이트 전극;
투명 도전 물질을 포함하고, 상기 바텀 게이트 전극과 중첩하는 탑 게이트 전극; 및
소스 영역, 드레인 영역 및 상기 소스 및 드레인 영역 사이에 배치되고 상기 바텀 게이트 전극 및 상기 탑 게이트 전극과 중첩하는 채널 영역을 포함하는 액티브 패턴을 포함하고,
일 단면에서 상기 바텀 게이트 전극의 외곽과 상기 탑 게이트 전극의 외곽이 일치하는 박막 트랜지스터. - 제1항에 있어서,
상기 바텀 게이트 전극은 불투명한 금속을 포함하는 것을 특징으로 하는 박막 트랜지스터. - 제2항에 있어서,
상기 액티브 패턴은 광을 투과하는 것을 특징으로 하는 박막 트랜지스터. - 제3항에 있어서,
상기 액티브 패턴은 산화물 반도체를 포함하고, 상기 소스 영역 및 상기 드레인 영역은 상기 산화물 반도체가 환원된 영역인 것을 특징으로 하는 박막 트랜지스터. - 제4항에 있어서,
상기 액티브 패턴의 두께는 500Å인 것을 특징으로 하는 박막 트랜지스터. - 제3항에 있어서,
상기 액티브 패턴은 비정질 실리콘을 포함하고, 두께가 100Å인 것을 특징으로 하는 박막 트랜지스터. - 제1항에 있어서,
상기 박막 트랜지스터는
상기 바텀 게이트 전극이 그 위에 배치되는 기판;
상기 바텀 게이트 전극 및 상기 액티브 패턴 사이에 배치되어 상기 바텀 게이트 전극을 절연하는 제1 절연층; 및
상기 액티브 패턴과 상기 탑 게이트 전극 사이에 배치되어 상기 탑 게이트 전극을 절연하는 제2 절연 패턴을 더 포함하는 것을 특징으로 하는 박막 트랜지스터. - 제7항에 있어서,
평면에서 볼 때, 상기 제2 절연 패턴의 외곽 형상은 상기 탑 게이트 전극의 외곽 형상과 동일한 것을 특징으로 하는 박막 트랜지스터. - 제1항에 있어서,
상기 채널 영역과 상기 소스 영역의 경계 및 상기 채널 영역과 상기 드레인 영역의 경계는 상기 바텀 게이트 전극의 외곽과 일치하는 것을 특징으로 하는 박막 트랜지스터. - 제1항에 있어서,
상기 바텀 게이트 전극과 상기 탑 게이트 전극의 미스 얼라인(miss-align) 정도인 스큐(skew)의 편차가 0.5nm 이하인 것을 특징으로 하는 박막 트랜지스터. - 게이트 라인;
상기 게이트 라인과 교차하는 데이터 라인; 및
상기 게이트 라인 및 상기 데이터 라인이 정의하는 화소 영역에 배치되는 제1 전극을 포함하고,
상기 박막 트랜지스터는
상기 게이트 라인과 전기적으로 연결되는 바텀 게이트 전극;
투명 도전 물질을 포함하고, 상기 바텀 게이트 전극과 중첩하는 탑 게이트 전극; 및
상기 데이터 라인과 전기적으로 연결되는 소스 영역, 상기 제1 전극과 전기적으로 연결되는 드레인 영역 및 상기 소스 및 드레인 영역 사이에 배치되고 상기 바텀 게이트 전극 및 상기 탑 게이트 전극과 중첩하는 채널 영역을 포함하는 액티브 패턴을 포함하고,
일 단면에서 상기 바텀 게이트 전극의 외곽과 상기 탑 게이트 전극의 외곽이 일치하는 것을 특징으로 하는 표시 패널. - 제11항에 있어서,
상기 바텀 게이트 전극은 불투명한 금속을 포함하고,
상기 액티브 패턴은 광을 투과하고, 산화물 반도체를 포함하고,
상기 액티브 패턴의 상기 소스 영역 및 상기 드레인 영역은 상기 산화물 반도체가 환원된 영역인 것을 특징으로 하는 표시 패널. - 제12항에 있어서,
상기 표시 패널은
상기 게이트 라인 및 상기 바텀 게이트 전극이 그 위에 배치되는 기판;
상기 바텀 게이트 전극 및 상기 액티브 패턴 사이에 배치되어 상기 바텀 게이트 전극을 절연하는 제1 절연층;
상기 액티브 패턴과 상기 탑 게이트 전극 사이에 배치되어 상기 탑 게이트 전극을 절연하는 제2 절연 패턴;
상기 박막 트랜지스터 상에 배치되어 상기 박막 트랜지스터를 절연하는 제3 절연층; 및
상기 제3 절연층 상에 배치되는 제4 절연층을 더 포함하고,
상기 데이터 라인은 상기 제3 절연층 및 상기 제4 절연층 사이에 배치되는 것을 특징으로 하는 표시 패널. - 제13항에 있어서,
상기 표시 패널은 상기 탑 게이트 전극과 상기 게이트 라인을 전기적으로 연결하고 상기 제1 전극과 동일한 물질을 포함하는 연결 전극을 더 포함하는 것을 특징으로 하는 표시 패널. - 제14항에 있어서,
상기 액티브 패턴의 상기 소스 영역을 노출하는 제1 콘택홀이 상기 제3 절연층을 통해 형성되고,
상기 액티브 패턴의 상기 드레인 영역을 노출하는 제2 콘택홀이 상기 제3 절연층 및 상기 제4 절연층을 통해 형성되고,
상기 탑 게이트 전극을 노출하는 제3 콘택홀이 상기 제3 절연층 및 상기 제4 절연층을 통해 형성되고,
상기 게이트 라인을 노출하는 제4 콘택홀이 상기 제1 절연층, 상기 제3 절연층 및 상기 제4 절연층을 통해 형성되고,
상기 데이터 라인은 상기 제1 콘택홀을 통해 상기 액티브 패턴의 상기 소스 영역에 전기적으로 연결되고,
상기 제1 전극은 상기 제2 콘택홀을 통해 상기 액티브 패턴의 상기 드레인 영역에 전기적으로 연결되고,
상기 연결 전극은 상기 제3 콘택홀을 통해 상기 탑 게이트 전극과 전기적으로 연결되고, 상기 제4 콘택홀을 통해 상기 게이트 라인과 전기적으로 연결되는 것을 특징으로 하는 표시 패널. - 제11항에 있어서,
상기 바텀 게이트 전극과 상기 탑 게이트 전극의 미스 얼라인(miss-align) 정도인 스큐(skew)의 편차가 0.5nm 이하인 것을 특징으로 하는 표시 패널. - 기판 상에 불투명한 금속을 포함하는 바텀 게이트 전극을 형성하는 단계;
상기 바텀 게이트 전극이 형성된 상기 기판 상에 제1 절연층을 형성하는 단계;
상기 제1 절연층 상에 액티브 층, 제2 절연층 및 투명 도전 물질을 포함하는 탑 게이트층을 차례로 형성하는 단계;
상기 탑 게이트층 상에 포토레지스트 조성물을 도포한 후, 상기 기판에서 상기 포토레지스트 조성물 방향으로 배면 노광하여 상기 바텀 게이트 전극에 대응하는 포토레지스트 패턴을 형성하는 단계; 및
상기 포토 레지스트 패턴이 형성되지 않은 상기 탑 게이트층 및 상기 제2 절연층을 식각하여, 탑 게이트 전극 및 제2 절연 패턴을 형성하고, 상기 액티브 층의 일부를 노출 시키는 단계를 포함하는 박막 트랜지스터의 제조 방법. - 제17항에 있어서,
상기 액티브 층은 산화물 반도체를 포함하고,
상기 박막 트랜지스터의 제조 방법은 상기 액티브 층의 노출된 일부를 환원 시켜 소스 영역 및 드레인 영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법. - 기판 상에 바텀 게이트 전극 및 게이트 라인을 형성하는 단계;
상기 바텀 게이트 전극 및 상기 게이트 라인이 형성된 상기 기판 상에 제1 절연층을 형성하는 단계;
상기 제1 절연층 상에 산화물 반도체를 포함하는 액티브 층, 제2 절연층 및 투명 도전 물질을 포함하는 탑 게이트층을 차례로 형성하는 단계;
상기 탑 게이트층 상에 액티브 패턴에 대응하는 제1 포토레지스트 패턴을 형성하는 단계;
상기 제1 포토레지스 패턴을 이용하여, 상기 탑 게이트층, 상기 제2 절연층 및 상기 액티브 층을 식각하여, 원시 탑 게이트 전극, 원시 제2 절연 패턴 및 상기 액티브 패턴을 형성하는 단계;
상기 원시 탑 게이트 전극 상에 포토레지스트 조성물을 도포한 후, 상기 기판에서 상기 포토레지스트 조성물 방향으로 배면 노광하여 상기 바텀 게이트 전극에 대응하는 제2 포토레지스트 패턴을 형성하는 단계;
상기 제2 포토 레지스트 패턴이 형성되지 않은 상기 원시 탑 게이트 전극 및 상기 원시 제2 절연 패턴을 식각하여, 탑 게이트 전극 및 제2 절연 패턴을 형성하고, 상기 액티브 패턴의 일부를 노출 시키는 단계;
상기 액티브 층의 노출된 일부를 환원 시켜 소스 영역 및 드레인 영역을 형성하는 단계; 및
상기 탑 게이트 전극 및 상기 액티브 패턴이 형성된 상기 제1 절연층 상에 제3 절연층을 형성하는 단계를 포함하는 표시 패널의 제조 방법. - 제19항에 있어서,
상기 표시 패널의 제조 방법은
상기 제3 절연층을 통해 상기 액티브 패턴의 상기 소스 영역을 노출하는 제1 콘택홀을 형성하고, 상기 제3 절연층 상에 형성되고 상기 제1 콘택홀을 통해 상기 소스 영역과 전기적으로 연결되는 데이터 라인을 형성하는 단계;
상기 데이터 라인이 형성된 상기 제3 절연층 상에 제4 절연층을 형성하는 단계;
상기 제4 절연층 및 상기 제3 절연층을 통해 상기 액티브 패턴의 상기 드레인 영역을 노출하는 제2 콘택홀을 형성하고, 상기 제4 절연층 및 상기 제3 절연층을 통해 상기 탑 게이트 전극을 노출하는 제3 콘택홀을 형성하고, 상기 제4 절연층, 상기 제3 절연층 및 상기 제1 절연층을 통해 상기 게이트 라인을 노출하는 제4 콘택홀을 형성하는 단계; 및
상기 제4 절연층 상에 제1 전극 및 연결 전극을 형성하는 단계를 포함하고,
상기 제1 전극은 상기 제2 콘택홀을 통해 상기 액티브 패턴의 상기 드레인 영역에 전기적으로 연결되고,
상기 연결 전극은 상기 제3 콘택홀을 통해 상기 탑 게이트 전극과 전기적으로 연결되고, 상기 제4 콘택홀을 통해 상기 게이트 라인과 전기적으로 연결되는 것을 특징으로 하는 는 표시 패널의 제조방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130124353A KR102258374B1 (ko) | 2013-10-18 | 2013-10-18 | 박막 트랜지스터, 이를 포함하는 표시 패널 및 이의 제조 방법 |
US14/452,261 US9356153B2 (en) | 2013-10-18 | 2014-08-05 | Thin film transistor, display panel having the same and method of manufacturing the same |
CN201410509338.XA CN104576747A (zh) | 2013-10-18 | 2014-09-28 | 薄膜晶体管、具有其的显示面板及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130124353A KR102258374B1 (ko) | 2013-10-18 | 2013-10-18 | 박막 트랜지스터, 이를 포함하는 표시 패널 및 이의 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20150045111A true KR20150045111A (ko) | 2015-04-28 |
KR102258374B1 KR102258374B1 (ko) | 2021-06-01 |
Family
ID=52825405
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020130124353A KR102258374B1 (ko) | 2013-10-18 | 2013-10-18 | 박막 트랜지스터, 이를 포함하는 표시 패널 및 이의 제조 방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9356153B2 (ko) |
KR (1) | KR102258374B1 (ko) |
CN (1) | CN104576747A (ko) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10096716B2 (en) | 2016-03-24 | 2018-10-09 | Samsung Display Co., Ltd. | Thin film transistor array panel and method of manufacturing the same |
WO2020036307A1 (ko) * | 2018-08-13 | 2020-02-20 | 삼성디스플레이 주식회사 | 픽셀 회로 및 이를 포함하는 표시 장치 |
US10741589B2 (en) | 2016-04-29 | 2020-08-11 | Samsung Display Co., Ltd. | Transistor array panel and manufacturing method thereof |
US11462574B2 (en) | 2019-10-11 | 2022-10-04 | Samsung Display Co., Ltd. | Display substrate, method of manufacturing the same, and display device including the same |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170317217A1 (en) * | 2014-11-11 | 2017-11-02 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing same |
DE112016001033T5 (de) * | 2015-03-03 | 2017-12-21 | Semiconductor Energy Laboratory Co., Ltd. | Halbleitervorrichtung, Verfahren zum Herstellen derselben oder Anzeigevorrichtung mit derselben |
CN104952931A (zh) * | 2015-05-08 | 2015-09-30 | 深圳市华星光电技术有限公司 | 场效应晶体管和其制造方法及显示器 |
CN105226015B (zh) * | 2015-09-28 | 2018-03-13 | 深圳市华星光电技术有限公司 | 一种tft阵列基板及其制作方法 |
CN105206567B (zh) | 2015-10-10 | 2018-04-10 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制作方法 |
CN106684155B (zh) * | 2017-01-05 | 2021-03-30 | 京东方科技集团股份有限公司 | 双栅薄膜晶体管及其制备方法、阵列基板及显示装置 |
US10593807B2 (en) | 2017-12-26 | 2020-03-17 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Array substrate and fabricating method thereof |
CN108122932B (zh) * | 2017-12-26 | 2020-06-05 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及制备方法 |
US20200083386A1 (en) * | 2018-09-11 | 2020-03-12 | Sharp Kabushiki Kaisha | Thin-film transistor substrate, liquid crystal display device, and organic electroluminescent display device |
KR102526352B1 (ko) * | 2018-12-20 | 2023-04-28 | 엘지디스플레이 주식회사 | 박막 트랜지스터 및 이를 이용한 표시패널 |
CN111129029B (zh) * | 2019-12-17 | 2022-08-02 | Tcl华星光电技术有限公司 | 一种阵列基板、显示面板及阵列基板的制造方法 |
CN114868240B (zh) * | 2020-11-20 | 2023-07-28 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040246765A1 (en) * | 2003-03-11 | 2004-12-09 | Kiyoshi Kato | Integrated circuit, semiconductor device comprising the same, electronic device having the same, and driving method of the same |
US20100133541A1 (en) * | 2008-12-02 | 2010-06-03 | Mitsubishi Electric Corporation | Thin film transistor array substrate, its manufacturing method, and liquid crystal display device |
WO2012071878A1 (zh) * | 2010-12-01 | 2012-06-07 | 北京大学深圳研究生院 | 一种晶体管的制造方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3563433B2 (ja) | 1994-03-18 | 2004-09-08 | Tdk株式会社 | 薄膜フォトトランジスタ |
JP3898330B2 (ja) * | 1998-03-12 | 2007-03-28 | カシオ計算機株式会社 | 読取装置 |
JP5020428B2 (ja) | 1999-08-30 | 2012-09-05 | 三星電子株式会社 | トップゲート形ポリシリコン薄膜トランジスター製造方法 |
US6245602B1 (en) * | 1999-11-18 | 2001-06-12 | Xerox Corporation | Top gate self-aligned polysilicon TFT and a method for its production |
US6566685B2 (en) * | 2000-04-12 | 2003-05-20 | Casio Computer Co., Ltd. | Double gate photo sensor array |
US6681992B2 (en) * | 2000-08-03 | 2004-01-27 | Tomomi Iihama | Image reading apparatus |
KR100516677B1 (ko) | 2000-12-29 | 2005-09-22 | 주식회사 하이닉스반도체 | 트랜지스터의 제조 방법 |
JP4306142B2 (ja) * | 2001-04-24 | 2009-07-29 | 株式会社日立製作所 | 画像表示装置及びその製造方法 |
JP2005072144A (ja) | 2003-08-21 | 2005-03-17 | Seiko Epson Corp | 薄膜半導体装置及びその製造方法、電気光学装置、並びに電子機器 |
JP4341570B2 (ja) * | 2005-03-25 | 2009-10-07 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
KR101539354B1 (ko) | 2008-09-02 | 2015-07-29 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
US7977151B2 (en) | 2009-04-21 | 2011-07-12 | Cbrite Inc. | Double self-aligned metal oxide TFT |
JP5796760B2 (ja) * | 2009-07-29 | 2015-10-21 | Nltテクノロジー株式会社 | トランジスタ回路 |
TWI535028B (zh) * | 2009-12-21 | 2016-05-21 | 半導體能源研究所股份有限公司 | 薄膜電晶體 |
US8778745B2 (en) * | 2010-06-29 | 2014-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
KR101680768B1 (ko) * | 2010-12-10 | 2016-11-29 | 삼성전자주식회사 | 트랜지스터 및 이를 포함하는 전자장치 |
KR101275710B1 (ko) | 2010-12-22 | 2013-06-14 | 경희대학교 산학협력단 | 듀얼 게이트 박막 트랜지스터의 디플리션 모드를 이용한 산화물 반도체 인버터 |
JP2013247270A (ja) * | 2012-05-28 | 2013-12-09 | Sony Corp | 撮像装置および撮像表示システム |
KR102171650B1 (ko) * | 2012-08-10 | 2020-10-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
-
2013
- 2013-10-18 KR KR1020130124353A patent/KR102258374B1/ko active IP Right Grant
-
2014
- 2014-08-05 US US14/452,261 patent/US9356153B2/en active Active
- 2014-09-28 CN CN201410509338.XA patent/CN104576747A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040246765A1 (en) * | 2003-03-11 | 2004-12-09 | Kiyoshi Kato | Integrated circuit, semiconductor device comprising the same, electronic device having the same, and driving method of the same |
US20100133541A1 (en) * | 2008-12-02 | 2010-06-03 | Mitsubishi Electric Corporation | Thin film transistor array substrate, its manufacturing method, and liquid crystal display device |
WO2012071878A1 (zh) * | 2010-12-01 | 2012-06-07 | 北京大学深圳研究生院 | 一种晶体管的制造方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10096716B2 (en) | 2016-03-24 | 2018-10-09 | Samsung Display Co., Ltd. | Thin film transistor array panel and method of manufacturing the same |
US10741589B2 (en) | 2016-04-29 | 2020-08-11 | Samsung Display Co., Ltd. | Transistor array panel and manufacturing method thereof |
US11183518B2 (en) | 2016-04-29 | 2021-11-23 | Samsung Display Co., Ltd. | Transistor array panel and manufacturing method thereof |
WO2020036307A1 (ko) * | 2018-08-13 | 2020-02-20 | 삼성디스플레이 주식회사 | 픽셀 회로 및 이를 포함하는 표시 장치 |
CN112585671A (zh) * | 2018-08-13 | 2021-03-30 | 三星显示有限公司 | 像素电路以及具有该像素电路的显示装置 |
US11386854B2 (en) | 2018-08-13 | 2022-07-12 | Samsung Display Co., Ltd. | Pixel circuit and display apparatus having the same |
US11462574B2 (en) | 2019-10-11 | 2022-10-04 | Samsung Display Co., Ltd. | Display substrate, method of manufacturing the same, and display device including the same |
Also Published As
Publication number | Publication date |
---|---|
KR102258374B1 (ko) | 2021-06-01 |
CN104576747A (zh) | 2015-04-29 |
US9356153B2 (en) | 2016-05-31 |
US20150108481A1 (en) | 2015-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102258374B1 (ko) | 박막 트랜지스터, 이를 포함하는 표시 패널 및 이의 제조 방법 | |
US9911762B2 (en) | Display device | |
US8450744B2 (en) | High light transmittance in-plane switching liquid crystal display device and method for manufacturing the same | |
US10608052B2 (en) | Display substrate and method of manufacturing the same | |
WO2017166341A1 (zh) | Tft基板的制作方法及制得的tft基板 | |
US9324735B2 (en) | Array substrate and manufacturing method thereof, display panel and display device | |
EP2711769B1 (en) | Array substrate, display panel and method of manufacturing the array substrate | |
US10317745B2 (en) | Display substrate and method of manufacturing the same | |
KR101957972B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
US9508750B2 (en) | Thin film transistor substrate and method for manufacturing the same | |
US20150214253A1 (en) | Array substrate, manufacturing method thereof and display device | |
KR20150073297A (ko) | 박막 트랜지스터, 이를 포함하는 표시 기판 및 표시 기판의 제조 방법 | |
CN106997892B (zh) | 显示装置以及该显示装置的制造方法 | |
US8614443B2 (en) | Display apparatus and method of manufacturing the same | |
KR20160125598A (ko) | 박막트랜지스터 어레이 기판 및 그의 제조방법, 박막트랜지스터 어레이 기판을 구비한 표시장치 | |
US9576987B2 (en) | Display substrate and method of manufacturing the display substrate | |
JP2017005039A (ja) | 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置及び薄膜トランジスタの製造方法 | |
WO2023108608A1 (zh) | 阵列基板及制作方法、显示面板 | |
KR20140013522A (ko) | 박막트랜지스터, 액정표시소자 및 그 제조방법 | |
KR20140001634A (ko) | 어레이 기판, 이를 포함하는 표시 패널 및 이의 제조 방법 | |
CN114787703B (zh) | 阵列基板及其制作方法 | |
KR101471149B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
KR102113603B1 (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
KR20130029568A (ko) | 액정표시장치용 어레이기판의 제조방법 | |
CN114594639A (zh) | 阵列基板及制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |