KR102226234B1 - 박막 트랜지스터 어레이 기판 및 이의 제조 방법 - Google Patents
박막 트랜지스터 어레이 기판 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR102226234B1 KR102226234B1 KR1020140072694A KR20140072694A KR102226234B1 KR 102226234 B1 KR102226234 B1 KR 102226234B1 KR 1020140072694 A KR1020140072694 A KR 1020140072694A KR 20140072694 A KR20140072694 A KR 20140072694A KR 102226234 B1 KR102226234 B1 KR 102226234B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- active layer
- gate
- concentration
- concentration region
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 67
- 239000010409 thin film Substances 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 title claims description 18
- 230000000903 blocking effect Effects 0.000 claims abstract description 46
- 239000012535 impurity Substances 0.000 claims description 41
- 239000002184 metal Substances 0.000 claims description 17
- 238000002513 implantation Methods 0.000 claims description 9
- 238000002834 transmittance Methods 0.000 abstract description 11
- 230000005540 biological transmission Effects 0.000 abstract description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
Abstract
본 발명은 화소 어레이의 액티브층 구성을 변경하여, 소자 신뢰성을 확보하며 개구율 및 투과율을 개선한 박막 트랜지스터 어레이 기판 및 이의 제조 방법에 관한 것으로, 본 발명의 박막 트랜지스터 어레이 기판은 본 발명의 박막 트랜지스터 어레이 기판은 기판 상의 화소 어레이에, 서로 교차하여 복수개의 투과 영역을 정의하는 복수개의 게이트 라인 및 데이터 라인;과, 상기 게이트 라인의 제 1, 제 2 영역에 구비된 제 1, 제 2 게이트 전극;과, 상기 화소 어레이의 비투과 영역에, 상기 제 1 게이트 전극을 중첩하며 지나는 광차단층;과, 상기 제 1 게이트 전극에 중첩한 제 1 채널 영역, 상기 제 1 채널 영역과 접하여 상기 제 1 게이트 전극 양 외측에 제 1 저농도 영역, 상기 제 2 게이트 전극과 중첩된 영역에 제 2 채널 영역, 상기 제 2 채널 영역에 접하며 상기 제 2 게이트 전극 양 외측으로 상기 제 1 저농도 영역보다 낮은 농도의 제 2 저농도 영역을 가지며, 나머지 영역에 고농도 영역을 갖는 액티브층;과, 상기 액티브층의 일단의 고농도 영역과 접속되며 상기 데이터 라인과 일체형의 소스 전극; 및 상기 액티브층의 타단의 고농도 영역과 접속된 드레인 전극을 포함하여 이루어진 것을 특징으로 한다.
Description
본 발명은 표시 장치에 관한 것으로 특히, 화소 어레이의 액티브층 구성을 변경하여, 소자 신뢰성을 확보하며 개구율 및 투과율을 개선한 박막 트랜지스터 어레이 기판 및 이의 제조 방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 증가하고 있다. 이에 부응하여 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 표시 장치가 연구되어 왔으며, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다.
상기와 같은 표시 장치는 화소 영역마다 형성된 스위칭 소자인 박막 트랜지스터를 포함하는 박막 트랜지스터 어레이 기판을 포함한다. 박막 트랜지스터는 게이트 라인과 데이터 라인이 교차하여 정의된 화소 영역마다 형성되며, 채널 영역을 형성하는 액티브층, 게이트 절연막, 게이트 전극, 소스 전극 및 드레인 전극을 형성한다.
특히, 상기 액티브층 채널 영역에 광이 입사되면, 광누설 전류가 증가하여 플리커(flicker) 등의 화질 저하가 유발되는 문제점이 있다. 이를 해결하기 위해 액티브층과 중첩되도록 광차단층을 형성하는 구조가 제안되었으나, 이 경우, 광차단층 형성부위가 개구율 및 투과율을 저하시키는 요소로 작용하는 새로운 문제점이 발생하였다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 화소 어레이의 액티브층 구성을 변경하여, 소자 신뢰성을 확보하며 개구율 및 투과율을 개선한 박막 트랜지스터 어레이 기판 및 이의 제조 방법을 제공하는 데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 박막 트랜지스터 어레이 기판은 기판 상의 화소 어레이에, 서로 교차하여 복수개의 투과 영역을 정의하는 복수개의 게이트 라인 및 데이터 라인;과, 상기 게이트 라인의 제 1, 제 2 영역에 구비된 제 1, 제 2 게이트 전극;과, 상기 화소 어레이의 비투과 영역에, 상기 제 1 게이트 전극을 중첩하며 지나는 광차단층;과, 상기 제 1 게이트 전극에 중첩한 제 1 채널 영역, 상기 제 1 채널 영역과 접하여 상기 제 1 게이트 전극 양 외측에 제 1 저농도 영역, 상기 제 2 게이트 전극과 중첩된 영역에 제 2 채널 영역, 상기 제 2 채널 영역에 접하며 상기 제 2 게이트 전극 양 외측으로 상기 제 1 저농도 영역보다 낮은 농도의 제 2 저농도 영역을 가지며, 나머지 영역에 고농도 영역을 갖는 액티브층;과, 상기 액티브층의 일단의 고농도 영역과 접속되며 상기 데이터 라인과 일체형의 소스 전극; 및 상기 액티브층의 타단의 고농도 영역과 접속된 드레인 전극을 포함하여 이루어진 것에 그 특징이 있다.
상기 고농도 영역의 불순물 농도는 면적당 1 x 1014cm-2 내지 1 x 1015cm-2이며, 상기 제 1 저농도 영역의 불순물 농도는 면적당 1 x 1012cm-2 내지 5 x 1013cm-2이다. 여기서, 상기 제 2 저농도 영역의 불순물 농도는 상기 제 1 저농도 영역의 불순물 농도의 1/3 이하인 것이 바람직하다.
그리고, 상기 기판 상의 화소 어레이 외곽에 위치한 박막 트랜지스터의 액티브층은 채널 영역, 상기 채널 영역 양측에 접한 상기 제 1 저농도 영역 및 상기 제 1 저농도 영역 또는 상기 채널 영역 사이에 상기 고농도 영역으로만 이루어진 것이 바람직하다.
한편, 상기 광차단층은, 상기 게이트 라인과 교차하는 방향에서, 상기 게이트 라인의 선폭보다 양측으로 돌출한 제 1 길이를 갖고, 상기 게이트 라인의 진행 방향에서 상기 액티브층보다 양측으로 돌출하는 제 2 길이를 갖는 것이 바람직하다. 이 경우, 상기 광차단층의 제 1 길이 내에 상기 제 1 저농도 영역을 가질 수 있다.
또한, 동일한 목적을 달성하기 위한 본 발명의 박막 트랜지스터 어레이 기판의 제조 방법은 기판 상의 화소 어레이의 비투과 영역에, 광차단층을 형성하는 단계;와, 상기 광차단층을 덮으며 상기 기판 상에 버퍼층을 형성하는 단계;와, 상기 광차단층을 중첩하며 지나도록 상기 버퍼층 상에 액티브층을 형성하는 단계;와, 상기 액티브층을 덮으며 상기 버퍼층 상에 광차단층 및 액티브층이 중첩한 제 1 영역과 액티브층에 단독으로 중첩한 제 2 영역을 지나는, 제 1 선폭의 게이트 금속을 형성하는 단계;와, 상기 게이트 금속을 마스크로 하여 상기 액티브층에 고농도 불순물을 주입하여 고농도 영역을 형성하는 단계;와, 상기 게이트 금속을 식각하여 상기 제 1 선폭보다 작은 제 2 선폭의 게이트 라인을 형성하며, 상기 제 1 영역과 제 2 영역에 상당하여 상기 액티브층과 중첩한 영역을 제 1, 제 2 게이트 전극으로 정의하는 단계;와, 상기 제 2 영역을 가리고, 제 1 저농도 불순물을 주입하여 상기 제 1 게이트 전극의 양측에 대응한 상기 액티브층에 제 1 저농도 영역을 형성하는 단계; 및 상기 제 1 저농도보다 낮은 제 2 저농도의 불순물을 주입하여 상기 제 2 게이트 전극 양측에 대응한 상기 액티브층에 제 2 저농도 영역을 형성하는 단계를 포함하여 이루어진 것에 또 다른 특징이 있다.
또한, 상기 액티브층의 일단의 고농도 영역에 접속한 소스 전극과, 상기 소스 전극과 일체형으로 상기 게이트 라인과 교차하는 방향으로 데이터 라인과, 상기 액티브층의 타단의 고농도 영역과 접속한 드레인 전극을 형성하는 단계를 더 포함할 수 있다.
여기서, 상기 광차단층의 제 1 길이는 상기 게이트 금속의 제 1 선폭에 상당하다.
그리고, 상기 고농도 불순물 주입은 면적당 1 x 1014cm-2 내지 1 x 1015cm-2으로 하며, 상기 제 1 저농도 불순물 주입은 면적당 1 x 1012cm-2 내지 5 x 1013cm-2으로 하는 것이 바람직하며, 상기 제 2 저농도 불순물 주입은 상기 제 1 저농도 불순물 농도의 1/3 이하인 것이 바람직하다.
상기와 같은 본 발명의 박막 트랜지스터 어레이 기판 및 이의 제조 방법은, 다음과 같은 효과가 있다.
첫째, 액티브층에 누설전류가 발생되지 않도록 구비되는 광차단층은 화소 어레이부에서 개구율 및 투과율을 저하시키는 요소이기 때문에, 이를 화소 어레이부의 투과 영역에서 삭제하고, 누설 전류 방지용으로 채널 영역에 인접하여 LDD 영역보다 저농도(N--) 영역을 구비하여 채널 영역에 광이 들어오더라도 오프 전류가 거의 흐르지 않아 플리커(flicker) 또는 크로스토크(crosstalk) 등의 화질 불량을 방지할 수 있다.
둘째, 화소 어레이부의 투과 영역과 비투과 영역에서 광차단층의 구비를 달리하며, 액티브층의 채널 영역 인접 영역의 불순물 도핑 농도를 달리하여도 마스크 증가 없이 구현이 가능하여, 비용 증가 없이 투과율 및 개구율 개선이 가능하다. 광차단층을 게이트 전극에 대비하여 모두 갖는 구조 대비 약 5% 내지 7.5%의 투과율 상승이 있다.
셋째, 더불어, 화소 어레이부 외곽의 회로부의 박막 트랜지스터의 구성은 높은 온 전류(on current) 특성을 유지하도록 채널 영역으로부터의 정공, 전자 전달이 용이하게 LDD 영역의 농도를 높여 소자의 신뢰성을 얻을 수 있으며, 이로써, 소비 전력 감소의 효과도 얻을 수 있다.
도 1은 본 발명의 박막 트랜지스터 어레이 기판에 있어서, 액티브층과 인접한 투과 영역을 나타낸 평면도
도 2는 도 1의 I~I' 선상을 나타낸 평면도
도 3은 본 발명의 박막 트랜지스터 어레이 기판의 화소 영역을 나타낸 평면도
도 4는 도 3의 Ⅱ~Ⅱ' 선상의 단면도
도 5a 내지 도 5e는 본 발명의 박막 트랜지스터 어레이 기판의 액티브층 영역 정의 방법을 나타낸 공정 단면도
도 6은 본 발명의 박막 트랜지스터 어레이 기판의 회로부의 액티브층 및 그 상하부의 게이트 전극과 광차단층을 나타낸 단면도
도 2는 도 1의 I~I' 선상을 나타낸 평면도
도 3은 본 발명의 박막 트랜지스터 어레이 기판의 화소 영역을 나타낸 평면도
도 4는 도 3의 Ⅱ~Ⅱ' 선상의 단면도
도 5a 내지 도 5e는 본 발명의 박막 트랜지스터 어레이 기판의 액티브층 영역 정의 방법을 나타낸 공정 단면도
도 6은 본 발명의 박막 트랜지스터 어레이 기판의 회로부의 액티브층 및 그 상하부의 게이트 전극과 광차단층을 나타낸 단면도
이하, 첨부된 도면을 참조하여 본 발명의 박막 트랜지스터 어레이 기판 및 이의 제조 방법에 대해 상세히 설명한다.
도 1은 본 발명의 박막 트랜지스터 어레이 기판에 있어서, 액티브층과 인접한 투과 영역을 나타낸 평면도이며, 도 2는 도 1의 I~I' 선상을 나타낸 평면도이다.
박막 트랜지스터 어레이 기판은 중앙에 화상을 표현하는 복수의 화소를 갖는 화소 어레이와, 그 외곽의 회로부가 구분된다. 그리고, 상기 화소 어레이는 복수개의 화소를 구분하는 게이트 라인 및 데이터 라인을 포함하고, 상기 화소 내는 투과 영역이며, 게이트 라인, 데이터 라인 등의 배선 영역은 비투과 영역이 된다.
그리고, 본 발명에서 설명하는 박막 트랜지스터 어레이 기판은 주로, 액정 패널과 같이, 하부에서 광이 들어오는 백라이트 유닛을 구비한 구조의 평판 표시 패널의 기판으로 이용되는 것이다. 경우에 따라 후술되는 구조는 유기 발광 표시 패널에 대해서도 적용할 수 있을 것이다. 예를 들어, 유기 발광 표시 패널에 적용시는 소비 전력을 저감시키는 효과를 기대할 수 있다.
도 1 및 도 2에서는, 화소 어레이부의 액티브층과 관련된 구성을 나타낸 것이다.
도 1 및 도 2와 같이, 기판(100) 상의 화소 어레이에, 서로 교차하여 복수개의 투과 영역을 정의하는 복수개의 게이트 라인(102) 및 데이터 라인(도 3의 104 참조)과, 상기 게이트 라인(102)의 제 1, 제 2 영역에 구비된 제 1, 제 2 게이트 전극(106A, 106B)과, 상기 화소 어레이의 비투과 영역에, 상기 제 1 게이트 전극(106A, 106B)을 중첩하며 지나는 광차단층(130)과, 상기 제 1 게이트 전극(106A)에 중첩한 제 1 채널 영역(114a), 상기 제 1 채널 영역(114a)과 접하여 상기 제 1 게이트 전극(106A) 양 외측에 제 1 저농도 영역(114c), 상기 제 2 게이트 전극(106B)과 중첩된 영역에 제 2 채널 영역(114b), 상기 제 2 채널 영역(114b)에 접하며 상기 제 2 게이트 전극(106B) 양 외측으로 상기 제 1 저농도 영역(114c)보다 낮은 농도의 제 2 저농도 영역(114e)을 가지며, 나머지 영역에 고농도 영역(114s, 114f, 114d)을 갖는 액티브층(114)과, 상기 액티브층(114)의 일단의 고농도 영역(114s)과 접속되며 상기 데이터 라인(104)과 일체형의 소스 전극(108) 및 상기 액티브층(114)의 타단의 고농도 영역(114d)과 접속된 드레인 전극(110)을 포함하여 이루어진다.
여기서, 상기 액티브층(114)의 상기 소스 전극(108)과 접속된 고농도 영역(114s)은 소스 영역이며, 드레인 전극(110)과 접속된 고농도 영역(114d)은 드레인 영역이다.
그리고, 박막 트랜지스터 어레이 기판의 화소 어레이 각각의 게이트 라인 및 데이터 라인의 교차부에 형성된 박막 트랜지스터는, 듀얼 게이트의 제 1, 제 2 게이트 전극과, 상기 제 1, 제 2 게이트 전극 하부의 층에 제 1 게이트 전극과 제 2 게이트 전극에 인접한 영역에 다른 농도의 제 1, 제 2 저농도 영역을 가지며, 제 1, 제 2 게이트 전극 하부에 채널 영역을 구비하고, 나머지 영역에 고농도 영역을 갖는 액티브층과, 상기 액티브층 양단에 접속된 소스 전극 및 드레인 전극을 포함하여 이루어진다.
여기서, 상기 광차단층(130)은 상기 게이트 라인(제 1 게이트 전극 영역)과 데이터 라인이 함께 교차하여 비투과 영역에만 형성되고, 투과 영역에 바로 인접한 제 2 게이트 전극 부위에서는 생략하여 투과율을 높인다.
이 경우, 제 2 게이트 전극 부위에서 하부에서 들어오는 백라이트 광에 의한 누설 전류를 방지하기 위해, 본 발명에서는 상기 제 2 채널 영역(114b)에 인접하여 LDD 영역을 광차단층(130) 형성 부위보다 상대적으로 농도가 낮은 제 2 저농도 영역(114e)으로 구비한 것이다.
여기서, 상기 고농도 영역(114s, 114d, 114f)의 불순물 농도는 면적당 약 1 x 1014cm-2 내지 1 x 1015cm-2이며, 상기 제 1 저농도 영역(114c)의 불순물 농도는 면적당 1 x 1012cm-2 내지 5 x 1013cm-2이다. 그리고, 상기 제 2 저농도 영역(114e)의 불순물 농도는 상기 제 1 저농도 영역의 불순물 농도의 1/3 이하로 하여 각 영역의 농도차를 주는 것이 바람직하다.
이로써, 백라이트 유닛으로부터 제 2 게이트 전극(106B) 하부의 채널 부위가 광을 받더라도 제 2 게이트 전극(106) 주변의 LDD 영역인 제 2 저농도 영역(114e)의 불순물 농도가 작아 오프 상태에서 전자 이동도가 낮아 결과적으로 오프 전류를 낮추게 된다. 따라서, 본 발명의 박막 트랜지스터 어레이 기판은, 제 2 게이트 전극(106) 하부 액티브층(114) 부위에 대응하여 광차단층이 없더라도 오프 전류 값이 원인이 되는 플리커나 크로스토크 등의 화질을 저해하는 문제를 방지할 수 있게 된다. 따라서, 투과 영역에서 광차단층 삭제로 개구율 및 투과율을 향상시킬 수 있으며, 동시에 누설 전류로 인한 플리커나 크로스토크와 같은 화질 저하 문제도 개선할 수 있다.
예를 들어, 광차단층의 일부 삭제로, 본 발명의 박막 트랜지스터 어레이 기판은 개구율이 약 42~43%에 해당하며, 게이트 전극에 중첩된 액티브층 하부에 광차단층을 모두 구비하는 구조 대비 약 5% 내지 7.5%의 투과율 상승 효과를 갖는다.
그리고, 상기 기판(100) 상의 화소 어레이 외곽에 위치한 회로부에서의 박막 트랜지스터의 액티브층은, 채널 영역, 상기 채널 영역 양측에 접한 상기 제 1 저농도 영역 및 상기 제 1 저농도 영역 또는 상기 채널 영역 사이에 상기 고농도 영역으로만 이루어진 것이 바람직하다. 이는 회로부는 표시에 이용되는 부분이 없고, 소자의 신뢰성을 위해 온 전류(on current) 특성이 중요한데, 낮은 저농도 특성의 LDD 영역 구비시 온 전류 값이 떨어질 수 있으므로, 이러한 회로부의 액티브층의 채널 영역 양측의 저농도 영역(LDD 영역)은 상술한 면적당 1 x 1012cm-2 내지 5 x 1013cm-2 으로 하거나 이보다 불순물 농도를 더 크게 할 수도 있다. 이 경우, 상기 회로부에서 LDD 영역의 농도를 높이는 경우, 온 전류 값을 향상시킬 수 있고, 이로써, 회로부에서 요구되는 박막 트랜지스터의 크기를 줄일 수 있어, 내로우 베젤을 구현할 수 있다.
한편, 상기 광차단층(130)은, 상기 게이트 라인(102)과 교차하는 방향에서, 상기 게이트 라인(102)의 선폭(S1)보다 양측으로 돌출한 제 1 길이(L1)를 갖고, 상기 게이트 라인(102)의 진행 방향에서 상기 액티브층(114)보다 양측으로 돌출하는 제 2 길이(L2)를 갖는 것이 바람직하다. 이 경우, 상기 광차단층(130)의 제 1 길이(L1) 내에 상기 제 1 저농도 영역(114c)을 가진다.
그리고, 상기 액티브층(114)은 평면 상에서 역 'U'자형을 가지며, 역 'U'자형의 양 세로선상의 부분이 상기 게이트 라인(102)과 교차하여 게이트 전극(106A, 106B)을 정의한다. 그런데, 이러한 액티브층(114)의 형상은 반드시 역 'U'자에 한정되지 않고, 'U'자형이나 그 밖의 형태로도 변경 가능할 것이나, 본 발명의 액티브층(114)은 적어도 게이트 라인과 2 이상의 중첩 영역을 갖고, 그 중 하나에만 대응하여 광차단층이 형성되어 있다.
이하, 도면을 참조하여 본 발명의 박막 트랜지스터 어레이 기판을 액정 패널에 적용한 일예로 설명한다.
도 3은 본 발명의 박막 트랜지스터 어레이 기판의 화소 영역을 나타낸 평면도이며, 도 4는 도 3의 Ⅱ~Ⅱ' 선상의 단면도이다.
제 1, 제 2 게이트 전극과 대응된 제 1, 제 2 채널 영역에 인접한 액티브층의 불순물 영역 및 제 1 게이트 전극 하부에 대응되어 액티브층 하부에 광차단층이 형성된 점은 도 1 및 도 2와 같으며, 동일 부분의 설명은 생략한다.
도 3 및 도 4와 같이, 상기 드레인 전극(110)의 상부에는, 상기 드레인 전극(110)에 접속되며, 상기 화소 영역에 복수개로 분기되어 형성된 화소 전극(122)을 더 포함한다.
그리고, 상기 화소 전극(122)의 층과 상기 소스 전극(108) 및 드레인 전극(110)의 층 사이에, 상기 드레인 전극(110)과 화소 전극(122)의 접속부위를 대응하여 개구부(134)를 갖는 공통 전극(136)을 더 포함할 수 있다. 이 경우, 상기 공통 전극(136)은 개구부(136)를 제외하고는 판(plate) 상으로 형성되며, 그 상부에 중첩되어 형성된 화소 전극(122)과의 사이에, 기판(100) 상의 전극 및 라인들에 전압 인가시 프린지 필드(fringe field)가 형성된다. 예를 들어, 박막 트랜지스터 어레이가 액정 패널에 이용될 경우, 상술한 구조의 박막 트랜지스터 어레이 기판과 대향하여 컬러 필터 어레이를 갖는 대향 기판과, 박막 트랜지스터 어레이 기판과 대향 기판과의 사이에 액정층을 구비하여 이루어지며, 이 경우, 액정은 상기 프린지 필드에 따라 구동이 이루어져 표시에 이용된다.
또한, 경우에 따라 상기 공통 전극(136)과 상기 화소 전극(122)의 상하 관계는 도시된 바와 달리 반전될 수 있다.
구체적으로 화소 전극(122)은 게이트 라인(102) 및 데이터 라인(104)의 교차로 마련된 각 화소 영역의 보호막(128) 상에 형성된다. 이 화소 전극(122)은 화소 콘택홀(120)을 통해 노출된 제 2 전극 (124D)과 접속되는 제 1 수평부(122A)와, 제1 수평부(122A) 및 게이트 라인(102)과 나란하게 형성된 제 2 수평부(122B), 그리고 제1 및 제2 수평부(122A, 122B) 사이에 분기되어 연결된 화소부(122C)를 구비한다.
상기 게이트 라인(102)은 상기 액티브층(114)의 제 1, 제 2 채널 영역(114a, 114b)과 중첩하며 제 1, 제 2 게이트 전극(106A, 106B)을 가지며, 이 경우, 게이트 전극(106A, 106B)은 게이트 라인(102)에서 돌출되지 않고, 동일 폭을 갖는다. 그리고, 상기 액티브층(114)과 중첩하여 갖는 제 1, 제 2 게이트 전극(106A, 106B)의 개수에 따라 도시된 도면은 듀얼 게이트(dual gate)를 나타내나, 이 구조에 한하지 않고, 단일 게이트 구조 혹은 트리플 게이트 혹은 그 이상의 게이트 수를 구비하는 구조로도 변경될 수 있다. 이러한 복수개의 게이트를 구비하는 구조는 누설 전류를 줄이는 데 이점이 있다.
한편, 도 3에 제공된 평면도에서 화소 영역에 프린지 필드를 생성할 수 있는 화소 전극(122)과 공통 전극(136)을 구비한 구조를 예로 들었지만, 본 발명의 투과 영역 외측의 액티브층(114)의 제 1 채널 영역(114a) 하부에만 구비한 광차단층(130)은 이러한 구조에 한하지 않고, 박막 트랜지스터 어레이 기판의 화소 영역에 화소 전극을 구비하고, 대향하는 컬러 필터 어레이 기판에 공통 전극을 전면 형성한 구조에서도 투과율 향상 용도로 이용될 수 있을 것이다.
상술한 박막 트랜지스터 어레이 기판이 액정 패널에 이용될 때, 상기 박막 트랜지스터 어레이 기판에 컬러 필터 어레이 기판이 대향된다. 이 때, 공통 전극(136)은 판상 전체에 동일한 공통 전압이 인가되어, 공통 전극(136)은 각 화소 영역에서 보호막(128)을 사이에 두고 화소 전극(122)과 중첩되어 프린지 필드를 형성한다. 이에 따라, 공통 전압이 공급된 공통 전극(136)은 박막 트랜지스터를 통해 비디오 신호가 공급되는 화소 전극(122)과 프린지 필드를 형성하여 박막 트랜지스터 기판과 컬러 필터 기판 사이에서 수평 방향으로 배열된 액정 분자들이 유전 이방성에 의해 회전하게 된다. 그리고, 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.
본 발명에 있어서, 박막 트랜지스터는 게이트 라인(102)의 스캔 신호에 응답하여 데이터 라인(104)의 데이터 신호가 화소 전극(122)에 충전되어 유지되게 한다.
이하, 도 3, 4 및 도 5a 내지 도 5e의 공정 도면을 참조하여, 본 발명의 박막 트랜지스터 어레이 기판의 제조 방법에 대해 살펴본다.
도 5a 내지 도 5e는 본 발명의 박막 트랜지스터 어레이 기판의 액티브층 영역 정의 방법을 나타낸 공정 단면도이다.
먼저, 도 5a와 같이, 기판(100) 상의 화소 어레이의 비투과 영역에, 광차단층(130)을 형성한다. 이 경우, 광차단층(130)은 화소 어레이의 각 화소를 구분하는 영역, 즉, 이후 형성될 게이트 라인과 데이터 라인의 교차부에 대응되어 형성된다.
여기서, 상기 광차단층(130)의 제 1 길이(도 1의 L1 참조)는 상기 게이트 금속(106s)의 제 1 선폭(S2)에 상당할 수 있다.
이어, 상기 광차단층(130)을 덮으며 상기 기판(100) 상에 버퍼층(112)을 형성한다.
이어, 상기 광차단층(130)을 중첩하며 지나도록 상기 버퍼층(112) 상에 액티브층(114)을 형성한다.
여기서, 상기 액티브층(114)은 초기 불순물이 주입되지 않은 진성 상태(114i)이다.
이어, 상기 액티브층(114)을 덮으며 상기 버퍼층(112) 상에 게이트 절연막(113)을 형성한다.
이어, 상기 광차단층(130) 및 액티브층(114)이 중첩한 제 1 영역과 액티브층(114)에 단독으로 중첩한 제 2 영역을 지나는, 제 1 선폭(S2)의 게이트 금속(106s)을 형성한다.
여기서, 상기 게이트 금속(106s)은 게이트 금속 물질을 상기 게이트 절연막(113) 상에 전면 형성한 후, 그 상부에 상기 제 1, 제 2 영역에 대응하여 제 1 선폭(S2)을 갖는 감광막 패턴(150)을 통해 식각하여 형성된다.
한편, 상기 감광막 패턴(150)은 제 1 선폭(S2) 내측으로 보다 작은 제 2 선폭(S1)에서 제 1 두께의 제 1 영역과 제 2 선폭(S1)을 제외하여 상기 제 1 두께보다 작은 제 2 두께의 제 2 영역을 포함하여 형성된다. 이러한 감광막 패턴(150)은 예를 들어, 하프톤 마스크 혹은 회절 노광 마스크로 형성될 수 있다.
이어, 상기 게이트 금속(106s)을 마스크로 하여 상기 액티브층(114)에 고농도 불순물을 주입하여 상기 게이트 금속(106s) 사이의 영역과 액티브층(114)의 양단에 고농도 영역(114f, 114s, 114d)을 형성한다.
이어, 상기 감광막 패턴(150)의 제 2 두께를 모두 애슁하여, 도 5b와 같이, 상기 제 2 선폭(S1)에 대응하여서만 감광막 패턴(150a)을 남긴다.
이어, 상기 감광막 패턴(150a)을 이용하여 상기 게이트 금속(106s)을 식각하여 상기 제 1 선폭보다 작은 제 2 선폭(S1)의 게이트 라인(102)을 형성하며, 상기 제 1 영역과 제 2 영역에 상당하여 상기 액티브층(114)과 중첩한 영역을 제 1, 제 2 게이트 전극(106A, 106B)으로 정의한다.
여기서, 게이트 금속(106s)에서 게이트 라인(102)을 형성시 게이트 금속의 식각 폭은 양단에서 각각 'a'의 폭에 상당한다.
이어, 도 5c와 같이, 상기 제 2 영역을 마스킹 패턴(160)을 통해 가리고, 제 1 저농도 불순물을 주입하여 상기 제 1 게이트 전극(106A)의 양측에 대응한 상기 액티브층(114)에 제 1 저농도 영역(114c)을 형성한다. 여기서, 상기 마스킹 패턴(160)은 일종의 감광막일 수 있으며, 상기 제 2 게이트 전극(106B)을 사방에서 충분히 덮도록 한다.
이어, 도 5d와 같이, 상기 마스킹 패턴(160)을 제거한다.
이어, 도 5e와 같이, 상기 제 1 저농도보다 약 1/3 이하로 낮은 제 2 저농도의 불순물을 주입하여 상기 제 2 게이트 전극(106B) 양측에 대응한 상기 액티브층(114)에 제 2 저농도 영역(114e)을 형성하여, 액티브층의 불순물 영역의 정의를 완료한다.
한편, 상기 액티브층(114)에서, 제 1, 제 2 게이트 전극(106A, 106B)에 의해 가려진 부분은 불순물이 주입되지 않은 진성 영역으로 각각 제 1, 제 2 채널 영역(114a, 114b)으로 기능한다.
그리고, 상기 고농도 영역(114s, 114f, 114d)의 고농도 불순물 주입은 면적당 1 x 1014cm-2 내지 1 x 1015cm-2으로 하며, 상기 제 1 저농도 영역(114c)의 저농도불순물 주입은 면적당 1 x 1012cm-2 내지 5 x 1013cm-2으로 하는 것이 바람직하며, 상기 제 2 저농도 영역(114e)의 저농도 불순물 주입은 상기 제 1 저농도 영역 (114c)의 저농도 불순물 농도의 1/3 이하인 것이 바람직하다.
이어, 도 4와 같이, 상기 액티브층(114)의 일단의 고농도 영역(114s)에 접속한 소스 전극(108)과, 상기 소스 전극(108)과 일체형으로 상기 게이트 라인(102)과 교차하는 방향으로 데이터 라인(104)과, 상기 액티브층(114)의 타단의 고농도 영역(114d)과 접속한 드레인 전극(110)을 형성한다.
도 6은 본 발명의 박막 트랜지스터 어레이 기판의 회로부의 액티브층 및 그 상하부의 게이트 전극과 광차단층을 나타낸 단면도이다.
본 발명의 박막 트랜지스터 어레이 기판의 회로부에 있어서, 액티브층은 듀얼 게이트의 형태를 가질 수도 있고, 혹은 도 6과 같이, 싱글 게이트의 형태를 가질 수도 있다.
그리고, 회로부에서 구체 구성은, 상기 화소 어레이부의 비투과 영역에 형성된 구조와 같이, 기판(100) 상에 버퍼층(112)을 사이에 두고 형성된 액티브층(114)과, 상기 액티브층을 사이에 두고 채널 영역에만 대응되어 형성된 게이트 전극(106C)을 포함한다.
여기서, 상기 채널 영역(114i)은 상기 게이트 전극(106C) 하부에 정의되며, 상기 채널 영역(114i)의 양옆에 접하여 제 1 저농도 영역(114c)과, 상기 제 1 저농도 영역(114c)에 접한 소오스 영역(114s), 드레인 영역(114d)이 함께 정의된다.
그리고, 상기 액티브층(114)의 채널 영역(114i) 하부에 광차단층(130)이 구비되어 하부에서 들어오는 백라이트 광에 의한 누설 전류를 방지할 수 있게 한다.
그리고, 상기 회로부에서 LDD 영역에서, 화소 어레이부의 투과 영역에서의 LDD 영역의 제 2 저농도와 달리 이보다 높은 제 1 저농도를 갖는 이유는 낮은 저농도 영역 구비로 인해 온 전류 특성이 떨어짐을 방지하기 위함이다. 즉, 온 전류 특성를 회로부에서 높게 유지하기 위해서이다. 이를 통해 박막 트랜지스터의 폭(width)을 늘리지 않아도 되어, 내로우 베젤 특성을 유지할 수 있다.
그리고, 도면 상에서 상기 액티브층과 중첩된 게이트 전극은 하나로 도시하였지만, 회로부에서 도시된 바와 같이, 액티브층과 중첩된 게이트 전극은 하나일 수도 있고, 혹은 화소 어레이부의 구성과 같이, 2개 이상일 수도 있다.
또한, 상기 회로부는 기판의 외곽에 있기 때문에, 만약 백라이트 유닛으로부터 광이 화소 어레이부로 집중되게 백라이트 유닛이 설계되어 있다면, 회로부에서는 액티브층 하부의 광차단층을 생략할 수도 있다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
100: 기판 102: 게이트 라인
104: 데이터 라인 106A, 106B: 게이트 전극
108: 소스 전극 110: 드레인 전극
112: 버퍼층 113: 게이트 절연막
114: 액티브층(반도체층) 114a, 114b: 채널 영역
114c: 제 1 저농도 영역 114d: 드레인 영역
114e: 제 2 저농도 영역 114f: 공통 영역
114s: 소스 영역 122: 화소 전극
130: 광차단층 136: 공통 전극
150: 감광막 패턴 160: 마스킹 패턴
104: 데이터 라인 106A, 106B: 게이트 전극
108: 소스 전극 110: 드레인 전극
112: 버퍼층 113: 게이트 절연막
114: 액티브층(반도체층) 114a, 114b: 채널 영역
114c: 제 1 저농도 영역 114d: 드레인 영역
114e: 제 2 저농도 영역 114f: 공통 영역
114s: 소스 영역 122: 화소 전극
130: 광차단층 136: 공통 전극
150: 감광막 패턴 160: 마스킹 패턴
Claims (16)
- 기판 상의 화소 어레이에, 서로 교차하여 복수개의 투과 영역을 정의하는 복수개의 게이트 라인 및 데이터 라인;
상기 게이트 라인에 상기 게이트 라인의 선폭과 동일 폭으로, 상기 데이터 라인과 중첩한 제 1 게이트 전극과, 상기 데이터 라인으로부터 이격하여 상기 게이트 라인에 구비된 제 2 게이트 전극;
상기 게이트 라인의 선폭보다 큰 폭으로 상기 제 1 게이트 전극에 중첩한 광차단층;
상기 광차단층과 상기 게이트 라인 사이의 층간에 일체형으로 구비되며, 상기 제 1 게이트 전극에 중첩한 제 1 채널 영역과, 상기 제 1 채널 영역과 접하여 상기 제 1 게이트 전극 양 외측에 제 1 저농도 영역과, 상기 제 2 게이트 전극과 중첩된 영역에 제 2 채널 영역과, 상기 제 2 채널 영역에 접하며 상기 제 2 게이트 전극 양 외측으로 상기 제 1 저농도 영역보다 낮은 농도의 제 2 저농도 영역을 가지며, 나머지 영역에 고농도 영역을 갖는 액티브층;
상기 액티브층의 일단의 고농도 영역과 접속되며 상기 데이터 라인과 일체형의 소스 전극; 및
상기 액티브층의 타단의 고농도 영역과 접속된 드레인 전극을 포함하여 이루어진 것을 특징으로 하는 박막 트랜지스터 어레이 기판. - 제 1항에 있어서,
상기 고농도 영역의 불순물 농도는 면적당 1 x 1014cm-2 내지 1 x 1015cm-2이며,
상기 제 1 저농도 영역의 불순물 농도는 면적당 1 x 1012cm-2 내지 5 x 1013cm-2인 것을 특징으로 하는 박막 트랜지스터 어레이 기판. - 제 2항에 있어서,
상기 제 2 저농도 영역의 불순물 농도는 상기 제 1 저농도 영역의 불순물 농도의 1/3 이하인 것을 특징으로 하는 박막 트랜지스터 어레이 기판. - 제 1항에 있어서,
상기 기판 상의 화소 어레이 외곽에, 채널 영역, 상기 채널 영역 양측에 접한 저농도 영역 및 상기 저농도 영역이 접한 고농도 영역으로만 이루어진 액티브층을 포함한 회로 박막 트랜지스터를 더 포함한 것을 특징으로 하는 박막 트랜지스터 어레이 기판. - 제 1항에 있어서,
상기 광차단층은, 상기 게이트 라인과 교차하는 방향에서, 상기 게이트 라인의 선폭보다 양측으로 돌출한 제 1 길이를 갖고,
상기 게이트 라인의 진행 방향에서 상기 액티브층보다 양측으로 돌출하는 제 2 길이를 갖는 것을 특징으로 하는 박막 트랜지스터 어레이 기판. - 제 5항에 있어서,
상기 광차단층의 제 1 길이 내에 상기 제 1 저농도 영역을 갖는 것을 특징으로 하는 박막 트랜지스터 어레이 기판. - 기판 상의 화소 어레이의 비투과 영역에, 광차단층을 형성하는 단계;
상기 광차단층을 덮으며 상기 기판 상에 버퍼층을 형성하는 단계;
상기 광차단층을 중첩하며 지나도록 상기 버퍼층 상에 액티브층을 형성하는 단계;
상기 버퍼층 상에, 상기 광차단층 및 상기 액티브층에 함께 중첩한 제 1 영역과, 상기 제 1 영역과 이격하여 상기 액티브층에 단독으로 중첩한 제 2 영역을 각각 지나는, 제 1 선폭의 게이트 금속을 형성하는 단계;
상기 게이트 금속을 마스크로 하여 상기 액티브층에 고농도 불순물을 주입하여 고농도 영역을 형성하는 단계;
상기 게이트 금속을 식각하여 상기 제 1 선폭보다 작은 제 2 선폭의 게이트 라인을 형성하며, 상기 제 1 영역과 제 2 영역에 상당하여 상기 액티브층과 중첩한 상기 게이트 라인의 상기 제 2 선폭의 영역을 각각 제 1, 제 2 게이트 전극으로 정의하는 단계;
상기 제 2 영역을 가리고, 제 1 저농도 불순물을 주입하여 상기 제 1 게이트 전극의 양측에 대응한 상기 액티브층에 제 1 저농도 영역을 형성하는 단계; 및
상기 제 1 저농도보다 낮은 제 2 저농도의 불순물을 주입하여 상기 제 2 게이트 전극 양측에 대응한 상기 액티브층에 제 2 저농도 영역을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조 방법. - 제 7항에 있어서,
상기 액티브층의 일단의 고농도 영역에 접속한 소스 전극과, 상기 소스 전극과 일체형이며 상기 제 1 게이트 전극과 중첩하며 상기 게이트 라인과 교차하는 데이터 라인과, 상기 액티브층의 타단의 고농도 영역과 접속한 드레인 전극을 형성하는 단계를 더 포함한 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조 방법. - 제 7항에 있어서,
상기 광차단층의 제 1 길이는 상기 게이트 금속의 제 1 선폭에 상당한 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조 방법. - 제 7항에 있어서,
상기 고농도 불순물 주입은 면적당 1 x 1014cm-2 내지 1 x 1015cm-2으로 하며,
상기 제 1 저농도 불순물 주입은 면적당 1 x 1012cm-2 내지 5 x 1013cm-2으로 하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조 방법. - 제 10항에 있어서,
상기 제 2 저농도 불순물 주입은 상기 제 1 저농도 불순물 농도의 1/3 이하인 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조 방법. - 제 1항에 있어서,
상기 액티브층의 고농도 영역은,
상기 게이트 라인의 일 외측에서 서로 이격되어 있는 상기 제 1 저농도 영역과 상기 제 2 저농도 영역을 연결하는 제 1 고농도 영역과,
상기 게이트 라인의 타 외측에서 상기 소스 전극과 접속된 제 2 고농도 영역과, 상기 드레인 전극과 접속된 제 3 고농도 영역을 포함하며,
상기 제 2 및 제 3 고농도 영역은, 상기 게이트 라인을 사이에 두고 상기 제 1 고농도 영역의 반대 편에 있는 박막 트랜지스터 어레이 기판. - 제 12항에 있어서,
상기 제 1 내지 제 3 고농도 영역은 동일한 불순물 농도를 갖는 박막 트랜지스터 어레이 기판. - 제 12항에 있어서,
상기 액티브층은 상기 제 1 게이트 전극을 가로지르며 상기 데이터 라인과 중첩하며,
상기 데이터 라인과 중첩된 영역에, 상기 액티브층은 평면 상으로 상측에서부터 하측으로 상기 제 1 고농도 영역, 상기 제 1 저농도 영역, 상기 제 1 채널 영역, 상기 제 1 저농도 영역, 상기 제 2 고농도 영역이 순차적으로 위치한 박막 트랜지스터 어레이 기판. - 제 1항에 있어서,
상기 액티브층의 고농도 영역은 상기 투과 영역에 위치한 화소 전극과 중첩한 박막 트랜지스터 어레이 기판. - 제 15항에 있어서,
상기 화소 전극은 상기 투과 영역에서 복수개로 분할되며,
상기 화소 전극과 다른 층의 공통 전극과 중첩된 박막 트랜지스터 어레이 기판.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140072694A KR102226234B1 (ko) | 2014-06-16 | 2014-06-16 | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140072694A KR102226234B1 (ko) | 2014-06-16 | 2014-06-16 | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150144060A KR20150144060A (ko) | 2015-12-24 |
| KR102226234B1 true KR102226234B1 (ko) | 2021-03-11 |
Family
ID=55084128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140072694A KR102226234B1 (ko) | 2014-06-16 | 2014-06-16 | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102226234B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109742088B (zh) * | 2018-12-29 | 2021-03-16 | 武汉华星光电技术有限公司 | 一种tft阵列基板 |
| WO2020154981A1 (zh) * | 2019-01-30 | 2020-08-06 | 深圳市柔宇科技有限公司 | 阵列基板及其制造方法、显示面板 |
| CN110112072B (zh) * | 2019-04-08 | 2021-07-27 | 苏州华星光电技术有限公司 | 阵列基板的制造方法和阵列基板 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101131793B1 (ko) * | 2005-05-31 | 2012-03-30 | 삼성전자주식회사 | 폴리 실리콘형 박막트랜지스터 및 이를 갖는 박막트랜지스터 기판 및 이의 제조 방법 |
| KR101136296B1 (ko) * | 2005-06-30 | 2012-04-19 | 엘지디스플레이 주식회사 | 폴리 실리콘형 박막 트랜지스터와 그를 가지는 폴리실리콘형 박막트랜지스터 기판 및 그 제조 방법 |
| CN101957530B (zh) * | 2009-07-17 | 2013-07-24 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
-
2014
- 2014-06-16 KR KR1020140072694A patent/KR102226234B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20150144060A (ko) | 2015-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7436474B2 (en) | Thin film transistor array panel and liquid crystal display including the panel | |
| US8134673B2 (en) | Liquid crystal display device having rectangular-shaped pixel electrodes overlapping with comb-shaped counter electrodes in plan view | |
| US7619256B2 (en) | Electro-optical device and electronic apparatus | |
| KR102248645B1 (ko) | 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 | |
| TWI244765B (en) | Liquid crystal apparatus, active matrix substrate, display apparatus and electronic machine | |
| KR101152528B1 (ko) | 누설전류를 줄일 수 있는 액정표시소자 및 그 제조방법 | |
| US9911760B2 (en) | Thin film transistor substrate and manufacturing method thereof | |
| US20110049519A1 (en) | Thin Film Transistor Array Panel and Method of Manufacturing the Same | |
| US11036108B2 (en) | Array substrate and method of manufacturing the same, display panel and display apparatus | |
| US8350975B2 (en) | Array substrate and method for manufacturing the same | |
| KR20080002186A (ko) | 액정표시장치용 어레이 기판 | |
| KR102226234B1 (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
| CN113568230B (zh) | 阵列基板及制作方法、显示面板 | |
| JP2008311545A (ja) | 表示装置 | |
| KR102188068B1 (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
| KR102188067B1 (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
| US8435722B2 (en) | Method for fabricating liquid crystal display device | |
| JP2005250228A (ja) | トランジスタアレイ基板 | |
| JPH10253989A (ja) | 表示装置 | |
| KR20120007323A (ko) | 고 개구율을 갖는 액정표시장치 및 그 제조 방법 | |
| KR0151876B1 (ko) | 액정표시장치용 박막 트랜지스터 및 그 제조방법 | |
| JP3777873B2 (ja) | 薄膜トランジスタ、アクティブマトリクス基板、電気光学装置及び電子機器 | |
| US8664703B2 (en) | Display device having a shield | |
| KR20070091730A (ko) | 표시 기판 및 이의 제조 방법 | |
| KR0174032B1 (ko) | 액정표시장치용 박막 트랜지스터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |