CN104103677A - 半导体装置以及其制造方法 - Google Patents

半导体装置以及其制造方法 Download PDF

Info

Publication number
CN104103677A
CN104103677A CN201410140919.0A CN201410140919A CN104103677A CN 104103677 A CN104103677 A CN 104103677A CN 201410140919 A CN201410140919 A CN 201410140919A CN 104103677 A CN104103677 A CN 104103677A
Authority
CN
China
Prior art keywords
layer
semiconductor
semiconductor layer
insulating barrier
flexible substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410140919.0A
Other languages
English (en)
Other versions
CN104103677B (zh
Inventor
安达広树
熊仓佳代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN104103677A publication Critical patent/CN104103677A/zh
Application granted granted Critical
Publication of CN104103677B publication Critical patent/CN104103677B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Abstract

本发明的一个方式的目的之一是提供一种降低起因于裂缝的不良情况的柔性器件。或者，提供一种量产性优良的柔性器件。本发明的一个方式是一种半导体装置，具有：显示部，在具有挠性的衬底的一个表面上，具有晶体管及显示元件；半导体层，以围绕显示部的周围的方式配置；以及绝缘层，在晶体管及半导体层上。另外，当从垂直于该表面的方向看时，衬底的端部与半导体层的端部大致一致，并且绝缘层的端部位于半导体层上。

Description

半导体装置以及其制造方法
技术领域
本发明涉及半导体装置。
另外，本说明书等中的半导体装置是指通过利用半导体特性而能够工作的所有装置。因此，晶体管、半导体元件、半导体电路、存储装置、图像拍摄装置、电光装置、发电装置(包括薄膜太阳能电池、有机薄膜太阳能电池等)及电子设备等都是半导体装置的一个方式。
背景技术
近年来，不断进行在具有挠性的衬底上设置有半导体元件或发光元件等的柔性装置的开发。作为柔性装置的代表例，除了照明装置和图像显示装置之外，还可以举出具有晶体管等半导体元件的各种半导体电路等。
作为使用具有挠性的衬底的半导体装置的制造方法，已开发出如下技术：先在玻璃衬底或石英衬底等支撑衬底上制造薄膜晶体管等半导体元件，然后将半导体元件转置于具有挠性的衬底。在该方法中，需要从支撑衬底剥离含有半导体元件的层的工序。
例如，专利文献1记载有如下使用激光烧蚀的剥离技术。在衬底上设置由非晶硅等构成的分离层，在该分离层上设置被剥离层，用粘合层将该被剥离层粘合到转置体。通过激光照射使分离层烧蚀来在分离层中产生剥离。
另外，专利文献2记载有如下剥离技术。在衬底和氧化物层之间形成金属层，利用氧化物层和金属层之间的界面的结合较弱这一点，使氧化物层和金属层之间的界面产生剥离，从而使被剥离层和衬底分离。
现有技术文献
[专利文献1]日本专利公开平10-125931号公报
[专利文献2]日本专利公开2003-174153号公报
发明内容
当在设置在衬底上的剥离层与形成在剥离层上层的被剥离层之间进行剥离时，形成在剥离层上层的层是包括被剥离层、薄膜晶体管（TFT）、布线及层间膜等的薄膜的叠层体，该叠层体是厚度为几μm以下薄的非常脆弱的层。当在剥离层与被剥离层之间进行剥离时，对作为剥离的起点的被剥离层的端部施加大的弯曲应力，在被剥离层中容易产生膜破碎或裂纹（以下称为裂缝）。再者，当这样的裂缝从被剥离层的端部发展到半导体元件或发光元件时，有半导体元件或发光元件被破坏的担忧。
此外，为了提高柔性器件的生产率，优选在使用大型的衬底同时制造多个器件之后使用划线器等分断衬底。此时，有因在分断衬底时被施加的应力而在衬底的端部产生裂缝、或裂缝发展的问题。
于是，本发明的一个方式的课题之一是提供一种起因于裂缝的不良情况得到降低的柔性器件。或者，本发明的一个方式的课题之一是提供一种具有优良的生产率的柔性器件。
此外，本发明的一个方式并不需要解决所有上述课题。另外，这些课题的记载不妨碍其他课题的存在。另外，根据说明书、附图、权利要求书等的记载，上述以外的课题是显而易见的，并且可以从说明书、附图、权利要求书等的记载提取上述以外的课题。
本发明的一个方式是一种半导体装置，包括：挠性衬底在具有挠性衬底上具有晶体管及显示元件的显示部；以围绕显示部的周围的方式配置的半导体层；以及晶体管及半导体层上的绝缘层。当从垂直于挠性衬底的表面的方向看时，衬底的端部与半导体层的端部大致一致，并且绝缘层的端部位于半导体层上。
在上述半导体装置中，半导体层优选包含与形成有晶体管的沟道的半导体相同的材料。
在上述半导体装置中，优选在显示部与半导体层之间包括以围绕显示部的方式配置的导电层。
在上述半导体装置中，导电层优选包含与晶体管的栅电极、源电极或漏电极相同的材料。
本发明的另一个方式是一种半导体装置的制造方法，包括如下步骤：在支撑衬底上形成剥离层；在剥离层上形成被剥离层；在被剥离层上形成晶体管及围绕晶体管的周围的半导体层；在晶体管及半导体层上形成在半导体层上包括开口部的绝缘层；从被剥离层剥离剥离层及支撑衬底；在被剥离层的被剥离的面上贴合挠性衬底；以及在重叠于开口部的位置处分断挠性衬底、被剥离层及半导体层。
另外，在本说明书等中，“端部大致一致”是指端部不完全重叠的情况，有时还包括如下情况：上层位于下层的内侧；或者上层位于下层的外侧。
根据本发明，可以提供一种起因于裂缝的不良情况得到降低的柔性器件。或者，可以提供一种生产率高的柔性器件。
附图说明
图1A和图1B是根据实施方式的显示装置的结构的例子；
图2A和图2B是根据实施方式的显示装置的结构的例子；
图3A和图3B是根据实施方式的显示装置的结构的例子；
图4A至图4D是说明根据实施方式的显示装置的制造方法的图；
图5A至图5C是说明根据实施方式的显示装置的制造方法的图；
图6A和图6B是说明根据实施方式的显示装置的制造方法的图；
图7是根据实施方式的显示装置的结构的例子；
图8A至图8C是根据实施方式的电子设备的结构的例子；
图9A是根据实施例的样品的光学显微镜照片，图9B是该样品的截面图；
图10A是根据实施例的光学显微镜照片，图10B是该样品的截面图；
图11A是根据实施例的光学显微镜照片，图11B是该样品的截面图；
图12A是根据实施例的光学显微镜照片，图12B是该样品的截面图。
符号说明
100显示装置
101衬底
102显示部
103信号线驱动电路
104扫描线驱动电路
105外部连接端子
110半导体层
111粘合层
112被剥离层
113密封层
114粘合层
120导电层
121晶体管
122晶体管
123晶体管
124发光元件
130衬底
131半导体层
132栅电极
133电极
134绝缘层
135绝缘层
136绝缘层
137绝缘层
138绝缘层
140切断部
141电极
142EL层
143电极
145滤色片
146黑矩阵
151支撑衬底
152剥离层
200显示装置
221晶体管
222晶体管
224液晶元件
231半导体层
232栅电极
233电极
238绝缘层
241电极
242液晶
243电极
245滤色片
7100移动电话机
7101框体
7102显示部
7103操作按钮
7104外部连接端口
7105扬声器
7106麦克风
7107相机
7108图标
7200便携式显示装置
7201框体
7202显示部
7203操作按钮
7204收发信装置
7300便携式信息终端
7301框体
7302显示部
7303带子
7304带扣
7305操作按钮
7306输入输出端子
7307图标
具体实施方式
参照附图对实施方式进行详细说明。另外，本发明不局限于以下说明，而本领域技术人员可以很容易地理解一个事实就是本发明的方式及详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。
另外，在以下说明的发明的结构中，在不同的附图中共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略其重复说明。另外，当指示相同功能的部分时，有时使用相同的阴影线，而不特别附加附图标记。
另外，在本说明书所说明的各个附图中，有时为了明确起见，夸大表示各构成要素的大小、层的厚度、或区域。因此，本发明并不一定限定于上述尺寸。
另外，在本说明书等中的“第一”、“第二”等序数词是为了避免构成要素的混淆而附记的，而不是为了在数目方面上进行限定的。
实施方式1
在本实施方式中，作为本发明的一个方式的半导体装置的例子，参照附图说明图像显示装置的结构的例子及其制造方法的例子。以下，作为图像显示装置的一个例子，说明具备有机EL元件的图像显示装置（以下，也称为显示装置）。
另外，在本说明书等中，如下模块都包括在显示装置中：在显示装置安装有连接器、例如FPC(Flexible printed circuit：柔性印刷电路)或TCP(Tape Carrier Package：带载封装)的模块；TCP的前端设置有印刷布线板的模块；通过COG(Chip On Glass：玻璃覆晶封装)方式将IC(集成电路)直接安装于形成有显示元件的衬底的模块；安装有触摸传感器的模块等。
〈显示装置的结构的例子〉
图1A示出采用了顶部发射（top-emission）方式的显示装置100的俯视示意图。另外，在图1A中，为了简化起见，省略构成要素的一部分。
显示装置100在具有挠性的衬底101的顶面上包括显示部102、信号线驱动电路103、扫描线驱动电路104以及与它们电连接的外部连接端子105。外部连接端子105例如可以安装FPC或IC，通过FPC或IC可以输入供应到显示部102、信号线驱动电路103及扫描线驱动电路104的电源电位或驱动信号等信号。
在此，在衬底101的端部，以围绕显示部102的周围的方式设置有半导体层110。在衬底101上且沿着衬底101的外周部设置半导体层110。
此外，在半导体层110与显示部102之间以围绕显示部102的周围的方式设置有导电层120。
图1B是如下图1A所示的以下切断线处的截面示意图：切断包括衬底101的端部、外部连接端子105及信号线驱动电路103的区域的一部分的切断线A-B；切断显示部102的区域的一部分的切断线C-D；以及切断包括衬底101中的与上述端部相反一侧的端部的区域的切断线E-F。
显示装置100在具有挠性的衬底101上隔着粘合层111设置有被剥离层112。此外，在被剥离层112上设置有用作显示元件的发光元件124、或构成显示部102、信号线驱动电路103及扫描线驱动电路104等的晶体管、外部连接端子105、半导体层110及导电层120等。
在此，显示装置100是适合于进行批量生产的情况、即在一个衬底上同时制造多个显示装置100之后对多个显示装置100的每一个进行分断的情况的结构。图2A是在同时制造四个显示装置100并且对四个显示装置100的每一个进行分断之前的状态下的俯视示意图。图2B是沿着图2A中的切断线G-B、C-D、E-H的截面示意图。
图2A示出配置有总计四个显示装置100（纵方向有两个、橫方向有两个）的状态。另外，关于配置显示装置100的方向或个数等的配置方法不局限于此，采用考虑到所使用的衬底的大小及显示装置100所占的面积等而能够配置尽可能多的显示装置100的配置方法即可。
以围绕每个显示装置100的显示部102的方式设置有半导体层110。因此，在相邻的两个显示装置100之间至少包括一个半导体层110。当对显示装置100的每一个进行分断时，与该半导体层110重叠的部分相当于切断部140。
在半导体层110上包括设置于至少覆盖晶体管的绝缘层（绝缘层134、135、136、137等）的开口部，以使半导体层110的顶面的一部分露出。另外，在图1A至图2B中，相同的开口部设置在绝缘层138中，该绝缘层138设置在半导体层110的上层并用作晶体管的栅极绝缘层。
因此，在分断衬底101之后的状态（图1A和图1B）下，衬底101的端部（端面）位于与上述开口部重叠的区域中。另外，由于在重叠于半导体层110的区域中进行分断，所以被分断的半导体层110的端部（端面）与衬底101的端部（端面）大致一致。换言之，从垂直于衬底101的表面的方向来看，衬底101的端部与半导体层110的端部大致一致，并且绝缘层的端部位于半导体层110上。
如此，通过采用具有在切断部140处的半导体层110的顶部不具有绝缘层的区域的结构，可以高效地抑制如下不良情况：因切断时所施加的压力等而在该绝缘层中产生裂缝、或者产生在绝缘层中的裂缝发展等。因为在很多情况下半导体材料具有与绝缘材料相比不容易产生裂缝或使裂缝发展的性质，所以通过使包含上述材料的半导体层110的一部分位于切断部140处的最外表面，可以更高效地抑制产生裂缝。
如后面所述那样，通过进行剥离支撑衬底的工序可以制造显示装置100，此时在设置有半导体层110的区域中，可以高效地抑制在从衬底端部进行剥离时产生的裂缝的发展。
由此，通过以围绕显示部102的方式配置半导体层110，可以高效地抑制在剥离工序或分断工序中产生的裂缝发展到显示部102。
另外，通过位于半导体层110的内侧并以围绕显示部102的方式设置的导电层120，起到了通过在分断衬底之后使显示装置100弯曲等来抑制产生在衬底的端部的裂缝的发展的效果。因此，可以提高以使显示装置100弯曲的方式或以能够弯曲的状态来安装了显示装置100的电子设备等产品的可靠性。
图1A和图2A示出按半导体层110及导电层120围绕显示部102且半导体层110及导电层120从顶面看时成为闭合的曲线（也称为闭合曲线、端部一致的曲线）的方式设置的结构。另外，形成在围绕显示部102的半导体层110上的开口部也是以在衬底101中且沿着衬底101的外周部的方式设置，并且从顶面看时成为闭合的曲线（也称为闭合曲线、端部一致的曲线）。另外，导电层120可以不以成为闭合曲线的方式配置，也可以以分断为多个线段的方式配置。此时，如果采用并行配置多个导电层120的多重构造，并且各个导电层120的分断部位错开地配置，则可以抑制裂缝从空隙发展，所以是优选的。
用于半导体层110的半导体材料或用于导电层120的金属材料在很多情况下具有与绝缘材料相比不容易产生裂缝或使裂缝发展的性质。因此，即使在衬底端部处设置在半导体层110的下侧或导电层120的下侧的绝缘层中产生裂缝，在重叠于半导体层110或导电层120的区域中也可以高效地抑制裂缝发展。
在此，图3A和图3B示出放大半导体层110及其附近的图。另外，图3A示出分断衬底101之前的结构，图3B示出分断衬底101之后的结构。
设置于绝缘层138、绝缘层134及绝缘层135的开口部设置在半导体层110的内侧。由此，如附图中的以虚线围绕的区域X所示，半导体层110的端部由这些绝缘层覆盖。
在此说明裂缝的发展的难易。考虑到如下情况：产生裂缝的结构物（单层结构或叠层结构）包括厚度不同的两个区域，并且一个区域的顶面低于另一个区域的顶面而在它们间有台阶。在此情况下，具有针对从顶面高的区域向顶面低的区域的方向裂缝容易发展的性质。另一方面，具有如下性质：针对从顶面低的区域向顶面高的区域的方向，在台阶部裂缝的发展停止，向顶面同的区域裂缝几乎没有发展。
在显示装置100中，在剥离工序或衬底101的分断工序中，裂缝从衬底端部向内侧（图3A和图3B中的从左侧向右侧）发展。在此，在设置有半导体层110的区域中，设置有基于绝缘层138、绝缘层134及绝缘层135的端部的台阶。因此，因为裂缝的发展在该端部的台阶处停止，所以即使在设置有半导体层110的区域中产生裂缝，也可以抑制裂缝发展向设置有绝缘层135等的区域。
此外，如区域Y所示，绝缘层136的端部设置在绝缘层135等的端部的内侧（显示部102一侧），在此也形成有台阶。因此，即使在绝缘层135等中产生裂缝的情况下，由于该台阶，也可以高效地抑制裂缝的发展。
与此同样，通过在绝缘层135上设置导电层120，在导电层120的端部可以形成台阶，所以可以抑制在该台阶部处裂缝的发展。尤其是，通过采用如图3A和图3B等所示那样将多个导电层120并行配置的结构，能够设置多个台阶部，可以更高效地抑制裂缝的发展。
此外，在显示装置100中，半导体层110、导电层120以除了显示部102之外还围绕信号线驱动电路103、扫描线驱动电路104及外部连接端子105等的方式配置。通过采用上述结构，可以抑制从衬底101的端部产生的裂缝到达显示部102、信号线驱动电路103、扫描线驱动电路104及外部连接端子105并可以抑制发生显示装置100的工作故障等不良情况。
另外，在对与形成有晶体管的沟道的半导体层相同的半导体膜进行加工来形成半导体层110时，可以不增加工序地形成半导体层110，所以是优选的。虽然在图1A至图2B中示出对与设置在晶体管中的一对电极133相同的导电膜进行加工来形成导电层120的情况，但是不局限于此，也可以对与构成晶体管的其他电极（例如栅电极132）、显示元件的电极（例如第一电极141）或者其他布线等相同的导电膜进行加工来形成。
以下参照图1B说明显示装置100的其他结构。
外部连接端子105使用与显示装置100内的构成晶体管或发光元件的导电层相同的材料构成。在本结构的例子中示出使用与构成晶体管的源电极或漏电极的导电层相同的材料来构成的例子。通过隔着各向异性导电薄膜(ACF：Anisotropic Conductive Film)或各向异性导电膏(ACP：Anisotropic Conductive Paste)等安装FPC或IC，可以对外部连接端子105输入信号。
图1B中，作为信号线驱动电路103的一部分示出包括晶体管121的例子。作为信号线驱动电路103，例如可以包括组合n沟道型晶体管与p沟道型晶体管的电路、使用n沟道型晶体管构成的电路、以及使用p沟道型晶体管构成的电路等。另外，扫描线驱动电路104也是同样的。此外，虽然在本结构的例子中示出在形成有显示部102的绝缘表面上形成了信号线驱动电路103和扫描线驱动电路104的驱动器一体型的结构，但是既可以使用驱动电路用IC作为信号线驱动电路103和扫描线驱动电路104中的任一个或两个并采用COG（Chip on Glass）方式或COF（Chip on Film）方式来安装在衬底101，又可以采用COF方式将安装有驱动电路用IC的柔性印刷衬底（FPC）安装在衬底101上。
在图1B中，作为显示部102的一个例子示出每一个像素的截面结构。像素包括：开关用晶体管123；电流控制用晶体管122；以及电连接于电流控制用晶体管122所具备的一对电极133中的一个的第一电极141。此外，设置有覆盖第一电极141的台阶的绝缘层137。另外，在绝缘层137下以覆盖晶体管的方式设置有绝缘层136。
显示装置100所具备的晶体管（晶体管121、122及123等）是顶栅型晶体管。各晶体管具有：用作源区域或漏区域并包括具备杂质区域的半导体层131、用作栅极绝缘层的绝缘层138、以及栅电极132。另外，在晶体管中，以覆盖栅电极132的方式层叠设置有绝缘层134及绝缘层135，并具备通过设置于绝缘层134及绝缘层135的开口部而接触于半导体层131的源区域或漏区域的一对电极133。
发光元件124具有在绝缘层136上依次层叠有第一电极141、EL层142、第二电极143的叠层结构。因为本结构的例子所示例的显示装置100是顶面发光型显示装置，所以第二电极143使用透光材料。此外，第一电极141优选使用反射性材料。EL层142至少包含发光性的有机化合物。通过对夹有EL层142的第一电极141与第二电极143之间施加电压而使电流流过EL层142，由此可以使发光元件124发光。
以与衬底101对置的方式设置有具有挠性的衬底130，并且衬底101与衬底130通过设置在衬底130的外周部的粘合层114来粘合。另外，在粘合层114的内侧的区域中设置有密封层113。另外，也可以采用通过密封层113来粘合衬底130而不设置粘合层114的结构。
在衬底130的与发光元件124对置的面上，在与发光元件124重叠的位置上包括滤色片145，在重叠于绝缘层137的位置处包括黑矩阵146。另外，还可以在衬底130与滤色片145及黑矩阵146之间包括具有抑制杂质的透过的功能的绝缘层。此外，既可以通过在衬底130的不与发光元件124对置的面上形成透明导电膜来形成触摸传感器，又可以贴合具有触摸传感器的功能的挠性衬底。
〈材料及形成方法〉
下面，对能够用于上述各要素的材料及其形成方法进行说明。
〈具有挠性的衬底〉
作为具有挠性的衬底的材料，例如可以使用有机树脂或薄到具有挠性的程度的玻璃材料等。
例如可以举出如聚对苯二甲酸乙二醇酯（PET）或聚萘二甲酸乙二醇酯（PEN）等的聚酯树脂、聚丙烯腈树脂、聚酰亚胺树脂、聚甲基丙烯酸甲酯树脂、聚碳酸酯（PC）树脂、聚醚砜（PES）树脂、聚酰胺树脂、环烯烃树脂、聚苯乙烯树脂、聚酰胺-酰亚胺树脂、聚氯乙烯树脂等。尤其优选使用热膨胀系数低的材料，例如，可以使用热膨胀系数为30×10-6/K以下的聚酰胺-酰亚胺树脂、聚酰亚胺树脂、PET等。另外，还可以使用在纤维体中浸渗有树脂的衬底（也称为预浸料）、将无机填料混入有机树脂中以降低热膨胀系数的衬底。
当上述材料中含有纤维体时，纤维体使用有机化合物或无机化合物的高强度纤维。具体而言，高强度纤维是指拉伸弹性模量或杨氏模量高的纤维。其典型例子为聚乙烯醇类纤维、聚酯类纤维、聚酰胺类纤维、聚乙烯类纤维、芳族聚酰胺类纤维、聚对苯撑苯并双噁唑纤维、玻璃纤维或碳纤维。作为玻璃纤维可以举出使用E玻璃、S玻璃、D玻璃、Q玻璃等的玻璃纤维。将上述纤维体以织布或无纺布的状态使用，并且，也可以使用在该纤维体中浸渗树脂并使该树脂固化而成的结构体作为具有挠性的衬底。通过作为具有挠性的衬底使用由纤维体和树脂构成的结构体，可以提高针对抵抗弯曲或局部挤压所引起的破损的可靠性，所以是优选的。
从发光元件124取出光的一侧的具有挠性的衬底采用对从EL层142发射的光具有透光性的材料。为了提高设置于光射出一侧的材料的光的取出效率，优选具有挠性及透光性的材料的折射率高。例如，通过在有机树脂中分散折射率高的无机填料，与仅由该有机树脂构成的衬底相比，可以实现折射率更高的衬底。尤其是由于使用粒径为40nm以下的较小的无机填料的话，不会丧失光学透明性，所以是优选的。
另外，由于设置于与光射出侧相反一侧的衬底可以不具有透光性，所以除了上述例举的衬底之外还可以使用金属衬底或合金衬底等。为了得到挠性或弯曲性，优选衬底的厚度为10μm以上且200μm以下，更优选为20μm以上且50μm以下。对于构成衬底的材料没有特别的限制，例如，适合于使用铝、铜、镍、铝合金或不锈钢等金属的合金等。作为不取出光一侧的具有挠性的衬底使用含有金属或合金材料的具有导电性的衬底的话，针对来自发光元件124的发热的散热性提高，所以是优选的。
另外，当使用具有导电性的衬底时，优选使用实施了如使衬底的表面氧化或在表面上形成绝缘膜等的绝缘处理的衬底。例如，可以利用电沉积法、旋涂法或浸渍法等涂敷法、丝网印刷法等印刷法、蒸镀法或溅射法等沉积法等方法，在具有导电性的衬底的表面形成绝缘膜，也可以利用在氧气氛下放置或者进行加热的方法或阳极氧化法等方法使衬底表面氧化。
另外，当具有挠性的衬底的表面具有凹凸形状时，为了覆盖该凹凸形状而形成平坦的绝缘表面，也可以设置平坦化层。平坦化层可以使用具有绝缘性的材料，并可以使用有机材料或无机材料形成。例如，平坦化层可以利用溅射法等沉积法、旋涂法或浸渍法等涂敷法、喷墨法或分配法等喷出法、丝网印刷法等印刷法等形成。
另外，作为具有挠性的衬底可以使用层叠有多个层的材料。例如，可以使用如下材料：层叠两种以上由有机树脂构成的层的材料；层叠由有机树脂构成的层和由无机材料构成的层的材料；层叠两种以上由无机材料构成的层的材料；等等。通过设置由无机材料构成的层可以抑制水分等进入内部，由此可以提高显示装置的可靠性。
作为上述无机材料可以使用金属或半导体的氧化物材料、氮化物材料、氧氮化材料等。例如，可以使用氧化硅、氮化硅、氧氮化硅、氧化铝、氮化铝、氧氮化铝等。
例如，当层叠由有机树脂构成的层和由无机树脂构成的层时，可以利用溅射法、CVD（Chemical Vapor Deposition，化学气相沉积）法或涂敷法等在由有机树脂构成的层的上层或下层形成上述由无机树脂构成的层。
另外，作为具有挠性的衬底可以使用具有挠性的薄玻璃衬底。尤其优选使用从接近发光元件124的一侧层叠有机树脂层、粘合层及玻璃层的薄片。该玻璃层的厚度为20μm以上且200μm以下，优选为25μm以上且100μm以下。该厚度的玻璃层可以同时实现对水或氧的高阻挡性和挠性。此外，有机树脂层的厚度为10μm以上且200μm以下，优选为20μm以上且50μm以下。通过以接触于玻璃层的方式设置该有机树脂层，可以防止玻璃层破裂或裂缝，并提高玻璃的机械强度。通过将该玻璃材料与有机树脂的复合材料应用于具有挠性的衬底，可以制造可靠性极高的柔性显示装置。
〈发光元件〉
在发光元件124中，作为设置在光射出一侧的电极使用对从EL层142发射的光具有透光性的材料。
作为透光材料，可以使用氧化铟、氧化铟氧化锡、氧化铟氧化锌、氧化锌、添加有镓的氧化锌等。或者，也可以使用石墨烯。此外，作为上述导电层，还可以使用金、银、铂、镁、镍、钨、铬、钼、铁、钴、铜、钯、钛等金属材料或包含它们的合金。或者，也可以使用上述金属材料的氮化物（例如，氮化钛）等。另外，当使用金属材料（或者上述金属的氮化物）时，将其形成为薄到具有透光性的程度即可。此外，可以将上述材料的叠层膜用作导电层。例如，使用银和镁的合金与氧化铟氧化锡的叠层膜等的话，可以提高导电性，所以是优选的。
上述电极通过蒸镀法或溅射法等形成。除此之外，也可以通过喷墨法等的喷出法、丝网印刷法等的印刷法或电镀法形成。
另外，当通过溅射法形成具有透光性的上述导电氧化物时，通过在包含氩和氧的气氛下对该导电氧化物进行成膜，可以提高透光性。
此外，当在EL层上形成导电氧化物膜时，若采用在减少氧浓度了的包含氩的气氛下形成的第一导电氧化物膜和在包含氩和氧的气氛下形成的第二导电氧化物膜的叠层膜的话，可以减少对EL层的成膜损坏，所以是优选的。在此，尤其优选的是，形成第一导电氧化物膜时使用的氩的纯度高，例如使用露点为-70℃以下，优选为-100℃以下的氩气体。
作为设置在与光射出侧相反一侧的电极优选使用对从EL层142发射的光具有反射性的材料。
作为具有光反射性的材料，例如可以使用铝、金、铂、银、镍、钨、铬、钼、铁、钴、铜、钯等金属或包含上述金属的合金。此外，也可以对这些包含金属材料的金属或合金添加镧、钕或锗等。此外，可以使用铝和钛的合金、铝和镍的合金、铝和钕的合金等包含铝的合金（铝合金）以及银和铜的合金、银、钯和铜的合金、银和镁的合金等包含银的合金等。包含银和铜的合金具有高耐热性，所以是优选的。并且，通过层叠与铝合金膜相接的金属膜或金属氧化物膜，可以抑制铝合金膜的氧化。作为该金属膜、金属氧化物膜的材料可以举出钛、氧化钛等。此外，也可以层叠由上述具有透光性的材料构成的膜与由金属材料构成的膜。例如，可以使用银与氧化铟氧化锡的叠层膜、银和镁的合金、与氧化铟氧化锡的叠层膜等。
上述电极通过蒸镀法或溅射法等形成。除此之外，也可以通过喷墨法等喷出法、丝网印刷法等印刷法或电镀法形成。
EL层142只要至少包括包含发光性的有机化合物的层（下面，也称为发光层）即可，既可以由单层构成，又可以层叠多层。作为由多层构成的结构，可以举出从阳极一侧起层叠了空穴注入层、空穴传输层、发光层、电子传输层和电子注入层的结构的例子。另外，除了发光层之外上述层不一定都需要设置在EL层142中。此外，上述层也可以重复设置。具体而言，可以在EL层142中重叠设置多个发光层，也可以以与电子注入层重叠的方式设置空穴注入层。另外，作为中间层，也可以适当地追加电荷产生层、电子中继层等其他构成要素。此外，例如也可以采用层叠多个呈现不同发光颜色的发光层的结构。例如通过层叠处于补色关系的两个以上的发光层，可以得到白色发光。
EL层142可以通过真空蒸镀法、喷墨法或分配法等喷出法、旋涂法等涂敷法形成。
〈粘合层、密封层〉
作为粘合层、密封层，例如可以使用两液混合型树脂、热固化树脂、光固化树脂等固化材料或凝胶等。例如，可以使用环氧树脂、丙烯酸树脂、硅酮树脂、酚醛树脂、聚酰亚胺、聚氯乙烯（PVC）、聚乙烯醇缩丁醛（PVB）、乙烯-醋酸乙烯酯（EVA）等。尤其优选使用环氧树脂等透湿性低的材料。
另外，粘合层、密封层可以含有干燥剂。例如，可以使用碱土金属的氧化物（氧化钙或氧化钡等）等通过化学吸附来吸附水分的物质。作为其他干燥剂，也可以使用沸石或硅胶等通过物理吸附来吸附水分的物质。另外，通过设置粒状的干燥剂，由于来自发光元件124的发光被该干燥剂漫反射，由此可以实现可靠性高且视角依赖性得到改善的发光装置（尤其对照明用途等有用）。
<晶体管>
另外，对构成显示部102、信号线驱动电路103及扫描线驱动电路104的晶体管的结构没有特别的限制。例如，晶体管的结构可以使用交错型晶体管、反交错型晶体管等。此外，顶栅型晶体管或底栅型晶体管都可以被使用。另外，还可以使用沟道蚀刻型晶体管或沟道保护型晶体管。当采用沟道保护型晶体管时，可以仅在沟道区上设置沟道保护膜。或者，可以仅在源电极或漏电极与半导体层接触的部分形成开口部，并对开口部以外的部分设置沟道保护膜。
作为能够用于其中形成晶体管的沟道的半导体层的半导体，例如，可以使用硅或锗等半导体材料、化合物半导体材料、有机半导体材料或氧化物半导体材料。
此外，对用于晶体管的半导体的结晶性也没有特别的限制，可以使用非晶半导体、结晶半导体（微晶半导体、多晶半导体、单晶半导体或其一部分具有结晶区域的半导体）。当使用结晶半导体时可以抑制晶体管特性的劣化，所以是优选的。
例如，当作为上述半导体使用硅时，可以使用非晶硅、微晶硅、多晶硅或单晶硅等。
另外，当作为上述半导体使用氧化物半导体时，优选使用至少含有铟、镓或锌中的一个的氧化物半导体。典型地，可以举出In-Ga-Zn类金属氧化物等。若使用与硅相比带隙宽且载流子密度小的氧化物半导体的话，可以抑制截止状态下的泄漏电流，所以是优选的。
在本结构例子中示出具备顶栅型晶体管的结构，而后面的实施方式示出应用底栅型晶体管的情况。
〈被剥离层、绝缘层〉
被剥离层112具有抑制透过了衬底101或粘合层111杂质进行扩散的功能。此外，相接于晶体管的半导体层的被剥离层112、绝缘层138、覆盖晶体管的绝缘层134以及绝缘层135优选能够抑制杂质向半导体层扩散。作为这些层例如可以使用硅等半导体的氧化物或氮化物、铝等金属的氧化物或氮化物。此外，也可以使用这种无机绝缘材料的叠层膜或无机绝缘材料和有机绝缘材料的叠层膜。
作为上述无机绝缘材料，例如可以使用选自氮化铝、氧化铝、氮氧化铝、氧氮化铝、氧化镁、氧化镓、氮化硅、氧化硅、氮氧化硅、氧氮化硅、氧化锗、氧化锆、氧化镧、氧化钕、氧化钽等的材料形成的单层或叠层。另外，在本说明书等中“氮氧化物”是指在其组成中氮含量比氧含量多的物质，而“氧氮化物”是指在其组成中氧含量比氮含量多的物质。另外，各元素含量例如可以利用RBS等进行测量。
此外，作为上述无机绝缘材料，也可以使用硅酸铪(HfSiOx)、添加有氮的硅酸铪(HfSixOyNz)、添加有氮的铝酸铪(HfAlxOyNz)、氧化铪、氧化钇等high-k材料。
绝缘层136用作覆盖起因于晶体管或布线等而产生的台阶的平坦化层。例如可以使用聚酰亚胺、丙烯酸树脂、聚酰胺、环氧树脂等有机树脂、或者无机绝缘材料。优选使用感光树脂（丙烯酸树脂、聚酰亚胺等）形成绝缘层136。此外，绝缘层137可以使用与绝缘层136相同的材料形成。
〈滤色片及黑矩阵〉
滤色片145是为了对从发光元件124发射的光的颜色进行调色来提高色纯度而设置的。例如，当使用白色发光的发光元件来得到全彩色显示装置时，使用设置有不同颜色的滤色片的多个像素。此时，既可以使用红色（R）、绿色（G）、蓝色（B）的三种颜色的滤色片，又可以使用上述三种颜色之外添加了黄色（Y）的四种颜色的滤色片。此外，除了R、G、B（及Y）以外还可以使用白色（W）的像素，而使用四种颜色（或五种颜色）的滤色片。
另外，在相邻的滤色片145之间设置有黑矩阵146。黑矩阵146遮挡从相邻的像素的发光元件124绕过去的光，抑制相邻的像素之间的混色。在此，通过将滤色片145的端部设置为与黑矩阵146重叠，可以抑制光泄漏。黑矩阵146可以使用遮挡从发光元件124发射的光的材料，并可以使用金属或包含颜料的有机树脂等形成。此外，可以将黑矩阵146设置在信号线驱动电路103等显示部102以外的区域。
另外，也可以设置覆盖滤色片145及黑矩阵146的保护层。保护层除了保护滤色片145及黑矩阵146以外还抑制包含在滤色片145及黑矩阵146中的杂质的扩散。保护层由使从发光元件124发射的光透过的材料构成，可以使用无机绝缘膜或有机绝缘膜。
另外，虽然在本结构的例子中例示了应用顶部发射方式的显示装置，但是也可以采用应用底部发射方式的显示装置。在此情况下，将滤色片145配置在与发光元件124相比更靠近衬底101一侧。例如，可以在绝缘层135上设置滤色片。另外，黑矩阵146可以以与晶体管等重叠的方式设置。
另外，虽然在本结构例子中采用设置滤色片的结构，但是也可以采用将分别呈现R、G、B等不同颜色的发光的发光元件中的任一个配置在像素中而不设置滤色片的结构。
以上是关于各要素的说明。
虽然在本结构例子中说明了作为显示元件而应用发光元件的显示装置，但是作为其他的显示装置，也可以采用应用了液晶元件的液晶显示装置、以电泳方式等进行显示的电子纸等。在实施方式2中说明液晶显示装置。
[制造方法例子]
以下，参照附图说明上述显示装置100的制造方法的一个例子。尤其是，在本结构例子中说明设想批量生产的显示装置100的制造方法例子。
图4A至图6B是以下说明的显示装置100的制造方法例子中的各步骤的截面示意图。图4A至图6A对应于图2A和图2B所示的部分的截面结构。此外，图6B对应于图1A和图1B所示的部分的截面结构。
〈剥离层的形成〉
首先，在支撑衬底151上形成剥离层152。
作为支撑衬底151，使用至少具有对后面的工序中的热的耐热性的衬底。作为支撑衬底151，例如除了玻璃衬底、树脂衬底之外，还可以使用半导体衬底、金属衬底、陶瓷衬底等。
为了提高量产性，作为支撑衬底151优选使用大型玻璃衬底。例如，可以使用如下玻璃衬底：第3代(550mm×650mm)，第3.5代(600mm×720mm或620mm×750mm),第4代(680mm×880mm或730mm×920mm)，第5代(1100mm×1300mm)，第6代(1500mm×1850mm)，第7代(1870mm×2200mm)，第8代(2200mm×2400mm)，第9代(2400mm×2800mm或2450mm×3050mm)，第10代(2950mm×3400mm)等，或者，可以使用比上述玻璃衬底大的玻璃衬底。
剥离层152例如可以使用钨、钛、钼等高熔点金属材料。优选使用钨。
剥离层152例如可以利用溅射法形成。
〈被剥离层的形成〉
接着，在剥离层152上形成被剥离层112。
被剥离层112可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝等无机绝缘材料。此外，被剥离层112也可以以单层或叠层方式使用包含上述无机绝缘材料的层。
尤其优选的是，使被剥离层112具有两层以上的叠层结构，作为其中至少一层使用通过加热释放氢的层，作为与剥离层152最近的层使用使氢透过的层。例如，采用从剥离层152一侧起层叠包含氧氮化硅的层和包含氮化硅的层的叠层结构。
被剥离层112可以利用溅射法、等离子体CVD法等成膜方法形成。尤其优选的是，通过使用含有氢的成膜气体的等离子体CVD法来形成。
这里，通过在形成被剥离层112时使剥离层152的表面氧化，可以在剥离层152与被剥离层112之间形成氧化物层（未图示）。该氧化物层是含有被包含于剥离层152中的金属的氧化物的层。优选为含有钨氧化物的层。
钨氧化物通常记作WO（3-x），是可以采用典型地如WO3、W2O5、W4O11、WO2等的各种组成的非整比化合物（non-stoichiometriccompound）。同样地，钛氧化物（TiO（2-x））、钼氧化物（MoO（3-x））也是非整比化合物。
优选该阶段的氧化物层处于含有较多的氧的状态。例如当作为剥离层152使用钨时，优选氧化物层为以WO3为主要成分的钨氧化物。
这里，在形成被剥离层112之前，可以在含有氧化性气体、优选含有一氧化二氮气体的气氛下对剥离层152的表面实施等离子体处理，来预先在剥离层152的表面形成氧化物层。通过采用该方法，可以通过调整等离子体处理的条件来改变氧化物层的厚度，与不进行等离子体处理的情况相比，可以更有效地控制氧化物层的厚度。
氧化物层的厚度例如设为0.1nm以上且100nm以下，优选为0.5nm以上且20nm以下。另外，当氧化物层极薄时，有时无法在截面观察图像中确认到。
〈加热处理〉
接着，通过进行加热处理使氧化物层变质。通过进行加热处理，被剥离层112释放出氢并供应给氧化物层。
通过供应给氧化物层的氢，氧化物层内的金属氧化物被还原，达到在氧化物层中混合存在氧的组分不同的区域的状态。例如，当作为剥离层152使用钨时，氧化物层中的WO3被还原，形成氧的组分比WO3更低的氧化物（例如WO2等），而达到WO3与氧的组分更低的氧化物混合存在的状态。由于这种金属氧化物根据氧的组分而呈现不同的结晶结构，因此通过在氧化物层内形成氧的组分不同的多个区域，氧化物层的机械强度减弱。其结果，在氧化物层的内部实现了容易损坏的状态，由此可以提高后面的剥离工序的剥离性。
加热处理以在氢从被剥离层112脱吸的温度以上且支撑衬底151的软化点以下的温度进行即可。另外，优选以在使氧化物层内的金属氧化物与氢发生还原反应的温度以上的温度进行加热。例如，当作为剥离层152采用钨时，以420℃以上、450℃以上、600℃以上或650℃以上的温度进行加热。
加热处理的温度越高，来自被剥离层112的氢的脱吸量越高，因此可以提高之后的剥离性。但是，当考虑到支撑衬底151的耐热性及生产率而想要将加热温度降低时，通过如上所述地预先对剥离层152实施等离子体处理而形成氧化物层，即使加热处理温度降低也可以实现高的剥离性。
〈半导体层的形成〉
接着，在被剥离层112上形成半导体膜。之后，通过光刻法等在半导体膜上形成抗蚀剂掩模，通过蚀刻来去除半导体膜的不需要的部分。然后，通过去除抗蚀剂掩模，形成构成晶体管的半导体层131及半导体层110（图4B）。
半导体膜的成膜根据所使用的材料选择适当的方法即可，例如可以使用溅射法、CVD法、MBE法、ALD（Atomic Layer Deposition，原子层沉积）法或PLD（Pulsed Laser Deposition，脉冲激光沉积）法等。
此外，在作为半导体膜使用多晶硅的情况下，在形成非晶硅之后进行晶化（例如激光的照射或热处理等），而形成包含多晶硅的半导体膜。
〈栅极绝缘层的形成〉
接着，以覆盖半导体层110及半导体层131的方式形成绝缘层138。
绝缘层138可以通过等离子体CVD法或溅射法等形成。
〈栅电极的形成〉
接着，在绝缘层138上形成导电膜。然后，通过使用光刻法等在导电膜上形成抗蚀剂掩模，通过蚀刻来去除导电膜的不需要的部分。之后，通过去除抗蚀剂掩模来形成栅电极132。
此时，也可以同时形成构成电路的布线等。
用作栅电极132的导电膜通过溅射法、蒸镀法或CVD法等形成。
〈杂质区域的形成〉
接着，对构成晶体管的半导体层131中的不重叠于栅电极132的区域掺杂杂质。作为掺杂剂，可以使用作为n型掺杂剂的磷、砷，或者作为p型掺杂剂的硼、铝等。
〈绝缘层的形成〉
接着，形成覆盖绝缘层138及栅电极132的绝缘层134以及绝缘层135。
绝缘层134、绝缘层135通过等离子体CVD法或溅射法等可以形成。
另外，虽然在本结构的例子中，作为形成在栅电极132上的绝缘层采用层叠绝缘层134与绝缘层135的两层的结构，但是不局限于此，也可以采用单层结构或三层以上的叠层结构。
〈开口部的形成〉
接着，在绝缘层138、绝缘层134及绝缘层135中形成到达半导体层131的杂质区域的一部分的开口部。此时，以半导体层110的顶面的一部分露出的方式在半导体层110上的绝缘层138、绝缘层134及绝缘层135中同时形成开口（图4C）。
通过光刻法等在绝缘层135上形成抗蚀剂掩模，通过蚀刻来去除绝缘层138、绝缘层134及绝缘层135的不需要的部分，从而形成开口部。之后，通过去除抗蚀剂掩模，可以形成开口部。
在此，通过设置半导体层110，可以在晶体管的半导体层131上形成开口部的同时在半导体层110上形成开口部。例如，在不设置半导体层110的情况下，有时在形成开口部时被剥离层112也被蚀刻而到达剥离层152。若剥离层152的表面露出，则有该部分成为剥离的起点而发生膜剥离的担忧。由此，半导体层110还用作用来稳定地形成开口部的蚀刻停止层。
〈源电极、漏电极及导电层的形成〉
接着，在上述开口部及绝缘层135上形成导电膜。之后，通过光刻法等在导电膜上形成抗蚀剂掩模，通过蚀刻来去除导电膜的不需要的部分。然后，通过去除抗蚀剂掩模，形成用作晶体管的源电极或漏电极的电极133及导电层120（图4D）。
此时，也可以同时形成构成电路的布线等。
导电膜通过溅射法、蒸镀法或CVD法等形成。
另外，在图4D等中示出作为导电层120采用两层结构的情况。虽然导电层120可以采用单层结构，但是通过如上所述那样将多个导电层有间隔地并行配置成多重构造，可以更高效地抑制裂缝发展。
另外，此时形成晶体管121、晶体管122及晶体管123。
〈绝缘层的形成〉
接着，形成用作平坦化层的绝缘层136。此时，在绝缘层136中形成到达电流控制用晶体管122中的一个电极133、半导体层110、及用作外部连接端子105的布线的每一个的开口部。
作为绝缘层136，例如优选通过旋涂法等涂敷感光性有机树脂，然后选择性地进行曝光、显影来形成。作为另外的形成方法可以利用溅射法、蒸镀法、液滴喷出法（喷墨法）、丝网印刷、胶版印刷等。
〈第一电极的形成〉
接着，在绝缘层136上形成导电膜。之后，通过光刻法等在导电膜上形成抗蚀剂掩模，通过蚀刻来去除导电膜的不需要的部分。然后，通过去除抗蚀剂掩模，形成电连接于晶体管中的一个电极133的第一电极141。
此时，也可以同时形成构成电路的布线等。
导电膜通过溅射法、蒸镀法或CVD法等形成。
〈绝缘层的形成〉
接着，以覆盖第一电极141的端部的方式形成绝缘层137（图5A）。此时，在绝缘层137中形成到达用作半导体层110及外部连接端子105的布线的每一个的开口部。
作为绝缘层137，例如优选通过旋涂法等涂敷感光性有机树脂，然后选择性地进行曝光、显影来形成。作为另外的形成方法可以利用溅射法、蒸镀法、液滴喷出法（喷墨法）、丝网印刷、胶版印刷等。
〈剥离〉
接着，在剥离层152与被剥离层112之间进行剥离（图5B）。
例如以如下方法进行剥离：将支撑衬底151固定在吸附台，在剥离层152与被剥离层112之间形成剥离的起点。例如，可以在其间插入刃具等锐利形状的器具来形成剥离的起点。另外，也可以通过对一部分的区域照射激光使剥离层152的一部分溶解、蒸发或被热破坏来形成剥离的起点。或者，也可以将液体(例如，乙醇、水、包含二氧化碳的水等)滴到剥离层152的端部，利用毛细现象使该液体浸透到剥离层152与被剥离层112之间的边界来形成剥离的起点。
接着，在形成有剥离的起点的部分处，通过在大致垂直于密合面的方向上缓慢施加物理力，可以在不损坏被剥离层112及设置在其上的层的情况下进行剥离。
在此，为了在进行剥离时保护形成在被剥离层112上的晶体管等结构物，优选在被剥离层112的上部隔着能够去除的粘合层（例如，水溶性的粘合剂或低粘性的粘合剂）贴合具有挠性的基体材料等。
此时，例如也可以将胶带等贴合到支撑衬底151或上述基体材料，并向上述方向拽拉该胶带来进行剥离，又可以将钩子状的构件挂在支撑衬底151或上述基体材料的端部来进行剥离。此外，也可以将具有粘着性的构件或能够真空吸着的构件吸附到支撑衬底151或上述基体材料的背面并拽拉来进行剥离。或者，也可以将具有粘着性的辊子压在支撑衬底151或上述基体材料的背面，转动并相对地移动辊子来进行剥离。
在此，在进行剥离时，通过将水或水溶液等包含水的液体添加到剥离界面，并使该液体渗透到剥离界面来进行剥离，从而可以进一步提高剥离性。
剥离主要产生在形成在剥离层152与被剥离层112之间的氧化物层的内部或者氧化物层与剥离层152之间的界面。因此，氧化物层有时附着到剥离之后的剥离层152的表面以及被剥离层112的表面。如上所述，容易在氧化物层与剥离层152之间的界面处发生剥离，因此很多情况下被剥离层112一侧的氧化物层附着得很厚。
在此，优选的是，当进行剥离时，在支撑衬底151的端部中形成剥离的起点，剥离从该起点进行。另外，当形成剥离的起点时，在支撑衬底151的端部附近，有时在被剥离层112上的绝缘层中产生裂缝。此时生成的裂缝有时在剥离进行的同时从支撑衬底151的外侧发展到内侧。然而，通过以围绕显示部102的方式设置半导体层110，即使在产生上述裂缝的情况下，也可以使裂缝的发展停止在设置有半导体层110的区域中，从而可以高效地抑制裂缝到达显示部102。
〈贴合〉
之后，在被剥离层112的剥离面一侧隔着粘合层111贴合具有挠性的衬底101。
当在进行剥离之前在被剥离层112的顶部隔着能够去除的粘合层贴合具有挠性的基体材料时，在此阶段中去除该基体材料和粘合层。
〈发光元件的形成〉
接下来，通过在第一电极141上依次形成EL层142及第二电极143，来形成发光元件124（图5C）。
通过上述工序在具有挠性的衬底101上可以形成多个晶体管及发光元件124。
〈贴合〉
接着，准备形成有滤色片145及黑矩阵146的衬底130。
作为在具有挠性的衬底130上形成滤色片145及黑矩阵146的方法，可以利用绝缘层136及绝缘层137的形成方法。也可以在具有挠性的衬底130上直接形成滤色片145及黑矩阵146。或者，通过上述剥离方法在支撑衬底上形成剥离层及被剥离层，在被剥离层上形成滤色片145及黑矩阵146，对支撑衬底及剥离层进行剥离，在具有挠性的衬底130上隔着粘合层贴合该被剥离层，来制造滤色片145及黑矩阵146。
接着，在衬底130或衬底101上形成粘合层114。
粘合层114例如通过分配法等喷出法、丝网印刷法等印刷法等涂敷固化树脂，然后使该树脂所包含的溶剂挥发。
接下来，在衬底130或衬底101上的粘合层114的内侧的区域中形成密封层113。密封层113可以利用与上述粘合层114同样的形成方法来形成。
在此，粘合层114用作分隔壁（也称为斜坡、阻挡物、堤），该分隔壁用于抑制密封层113扩大到设置有外部连接端子105或半导体层110的区域。另外，在由于密封层113的材料及形成方法或设置有密封层113的区域等而不存在密封层113扩散到设置有外部连接端子105或半导体层110的区域的担忧的情况下，也可以不设置粘合层114。
接着，通过贴合衬底130与衬底101并使粘合层114及密封层113固化，粘合衬底130与衬底101（图6A）。
此时，若考虑到量产性，在对形成在衬底101上的多个显示装置100分别贴合切割成适当的尺寸的衬底130的情况下，工序变复杂而量产性下降。由此优选的是，如图6A所示，作为衬底130使用与衬底101相同的尺寸的衬底，以覆盖多个显示装置100的方式进行贴合，之后分别切割衬底130及衬底101，将多个显示装置100分断为各个显示装置100。
〈分断〉
接着，分别切断衬底101及衬底130，将多个显示装置100分断为各个显示装置100（图6B）。
为了切断衬底101及衬底130，可以使用具有锋利的刀刃的切割器、划线器、激光切割器等。此外，在相同位置上切断衬底101及衬底130的情况下，也可以使用剪断（shirring）装置等。
衬底101的切断沿着设置在半导体层110上的各绝缘层（绝缘层134、绝缘层135、绝缘层136、绝缘层137及绝缘层138）中的开口部进行。
此外，衬底130以至少不重叠于外部连接端子105的方式在外部连接端子105的内侧的区域进行切断。另外，在不设置有外部连接端子105的区域中衬底130也可以在与衬底101相同的位置上进行切断。
通过上述工序可以制造显示装置100。
另外，在上述制造方法的例子中示出作为剥离层使用金属材料并且作为被剥离层使用无机绝缘材料的情况，但是剥离层与被剥离层的组合不局限于此，选择在剥离层与被剥离层之间的界面或剥离层中产生剥离那样的材料即可。例如，也可以采用金属与树脂等密合性低的材料的组合。
另外，在可以在支撑衬底与被剥离层之间的界面进行剥离的情况下，也可以不设置剥离层。例如，也可以将玻璃用于支撑衬底，并将聚酰亚胺等有机树脂用于被剥离层，通过加热有机树脂来进行剥离。或者，也可以在支撑衬底与由有机树脂构成的被剥离层之间设置金属层，通过使电流流过该金属层来加热金属层，由此在金属层与被剥离层之间的界面进行剥离。
另外，虽然在上述制造方法的例子中示出在进行剥离之后形成EL层142及第二电极143的方法，但是也可以在进行剥离之前形成EL层142及第二电极143。
此外，在作为EL层142的形成方法使用基于真空蒸镀法的成膜方法的情况下，有时在极大的衬底上因衬底的挠曲等的影响而不容易稳定地进行成膜。在此情况下，优选在形成EL层142之前将衬底分割成所希望的尺寸。此时，优选的是，不是分割成各个显示装置100的尺寸，而是以在被分割的一个衬底上包括多个显示装置100的方式分割衬底，对多个显示装置100同时进行蒸镀。
如此，当通过在形成EL层142之前进行分割的工序以及最后分割成各个显示装置100的工序中跨两个工序地分割衬底时，优选沿着各个工序的分割线设置半导体层110。例如采用围绕各个显示装置100的半导体层110以及围绕包括多个显示装置100的区域的半导体层110的两重结构。
通过上述制造方法，可以高生产率地制造降低了起因于裂缝的不良情况的柔性器件。
本实施方式可以与本说明书所记载的其他实施方式及实施例适当地组合而实施。
实施方式2
在本实施方式中，说明与实施方式1所例示的显示装置不同的显示装置的结构的例子。另外，在下面的说明中省略与实施方式1重复的内容。
〈结构的例子〉
以下说明作为显示元件应用液晶元件的图像显示装置的结构的例子。
图7是显示装置200的截面示意图。显示装置200与上述实施方式1所例示的显示装置100相比，主要不同之处在于：显示装置200作为显示元件应用液晶元件，并且显示装置200的晶体管的结构与显示装置100不同。
显示部102具备应用IPS（In-Plane-Switching：平面切换）模式的液晶元件224。液晶元件224因在相对衬底面横向的方向上产生的电场而被控制液晶的取向。
像素包括至少一个开关晶体管222、未图示的保持电容器。此外，与晶体管222的源电极或漏电极中的一个电连接的梳形的第一电极241和梳形的第二电极243间隔地设置在绝缘层136上。
第一电极241和第二电极243中的至少一个使用上述透光导电材料。若这两个电极都使用透光导电材料的话，可以提高像素的开口率，所以是优选的。
此外，在图7中，为了区别第一电极241与第二电极243使用不同的阴影图案示出，但是优选通过加工同一导电膜来形成第一电极241与第二电极243。
滤色片245以与第一电极241及第二电极243重叠的方式设置。虽然在图7中示出滤色片245设置在绝缘层135上的结构，但是滤色片不局限于上述位置。
在第一电极241及第二电极243与衬底130之间设置有液晶242。通过在第一电极241与第二电极243之间施加电压，在横向上产生电场，通过该电场控制液晶242的取向，以像素单位控制来自配置在显示装置的外部的背光灯的光的偏振，从而可以显示图像。
优选在相接于液晶242的面设置用来控制液晶242的取向的取向膜。作为取向膜使用透光材料。此外，虽然这里未图示，但是在衬底101及衬底130的从液晶元件224看时为外侧的表面上设置偏振板。
作为液晶242可以使用热致液晶、低分子液晶、高分子液晶、铁电液晶、反铁电液晶等。此外，当使用呈现蓝相的液晶时，由于不需要使用取向膜，并且可以获得广视角化，所以是优选的。
另外，作为液晶242优选使用粘度高且流动性低的材料。
此外，在本结构例子中说明应用IPS模式的液晶元件224，但是液晶元件的结构不局限于此，也可以使用TN（Twisted Nematic：扭曲向列）模式、FFS（Fringe Field Switching：边缘电场转换）模式、ASM（Axially Symmetric aligned Micro-cell：轴对称排列微单元）模式、OCB（Optically Compensated Birefringence：光学补偿弯曲）模式、FLC（Ferroelectric Liquid Crystal：铁电性液晶）模式、AFLC（AntiFerroelectric Liquid Crystal：反铁电性液晶）模式等。
设置在显示装置200中的晶体管（晶体管221、晶体管222等）是底栅型晶体管。晶体管包括：栅电极232；用作栅极绝缘层的绝缘层238；半导体层231；以及一对电极233。另外，以覆盖晶体管的方式设置有绝缘层134、绝缘层135及绝缘层136。
在图7中示出对与晶体管的半导体层231相同的膜进行加工来形成半导体层110的情况。由于晶体管的结构与实施方式1例示的显示装置100不同，所以半导体层110及导电层120的周围的叠层结构不同。
具体而言，半导体层110设置在用作晶体管的栅极绝缘层的绝缘层238上，并且半导体层110的端部由绝缘层134及绝缘层135覆盖。此外，导电层120设置在绝缘层238上，并且在导电层120上设置有绝缘层134及绝缘层135。
以上是本结构例子的说明。
另外，也可以使用实施方式1所例示的顶栅型晶体管代替在此例示的底栅型晶体管。与此同样，也可以将在此示出的底栅型晶体管应用于实施方式1。当然，半导体层110及导电层120的周围的叠层结构根据晶体管的结构而不同。
本实施方式可以与本说明书所记载的其他实施方式及实施例适当地组合而实施。
实施方式3
在本实施方式中，作为本发明的一个方式的半导体装置的例子，对具备显示装置的电子设备的例子进行说明。
本发明的一个方式的显示装置可以使显示面弯曲。作为这种显示装置，例如可以举出电视装置（也称为电视或电视接收机）、用于计算机等的显示屏、数码相机、数码摄像机、数码相框、移动电话机（也称为移动电话、移动电话装置）、便携式游戏机、便携式信息终端、音频播放装置、弹珠机等大型游戏机等。此外，也可以将照明或显示装置沿着房屋及高楼等的内壁或外壁、汽车的内部装修或外部装修的曲面组装。
图8A示出移动电话机的一个例子。移动电话机7100包括组装在外壳7101中的显示部7102、操作按钮7103、外部连接端口7104、扬声器7105、麦克风7106、相机7107等。另外，通过将本发明的一个方式的显示装置用于显示部7102来制造移动电话机7100。
在图8A所示的移动电话机7100中，通过用手指等触摸显示部7102，可以输入信息。此外，通过用手指等触摸显示部7102可以进行打电话或输入文字等的各种操作。例如，通过触摸显示于显示部7102的图标7108，可以启动应用程序。
此外，通过操作按钮7103的操作，可以切换电源的ON、OFF或显示在显示部7102的图像的种类。例如，可以将电子邮件的创建画面切换为主菜单画面。
在此，在显示部7102中组装有本发明的一个方式的显示装置。因此，可以提供一种能够进行沿着弯曲的显示面的显示且可靠性高的移动电话机。
图8B是腕带型显示装置的一个例子。便携式显示装置7200包括外壳7201、显示部7202、操作按钮7203以及收发装置7204。
便携式显示装置7200能够通过收发装置7204接收影像信号，且可以将所接收的影像显示在显示部7202。此外，也可以将声音信号发送到其他接收设备。
此外，可以通过操作按钮7203进行电源的ON、OFF工作、所显示的影像的切换或者音量调整等。
在此，显示部7202组装有本发明的一个方式的显示装置。因此，可以提供一种具备弯曲的显示部且可靠性高的便携式显示装置。
图8C是手表型便携式信息终端的一个例子。便携式信息终端7300包括外壳7301、显示部7302、带子7303、带扣7304、操作按钮7305、输出输入端子7306等。
便携式信息终端7300可以执行移动电话、电子邮件、文章的阅读及编写、音乐播放、网络通信、电脑游戏等各种应用程序。
显示部7302按其显示面弯曲的方式设置，能够沿着弯曲的显示面进行显示。另外，显示部7302具备触摸传感器，可以用手指或触屏笔等触摸画面来进行操作。例如，通过触摸显示于显示部7302的图标7307，可以启动应用程序。
操作按钮7305除了时刻设定之外，还可以具有电源开关、无线通信的开关、静音模式的执行及解除、省电模式的执行及解除等各种功能。例如，通过利用组装在便携式信息终端7300中的操作系统，可以自由地设定操作按钮7305的功能。
另外，便携式信息终端7300可以执行被通信标准化的近距离无线通讯。例如，通过与可无线通讯的耳麦通信，可以进行免提通话。
另外，便携式信息终端7300具备输出输入端子7306，可以通过连接器直接与其他信息终端进行数据的交换。另外，也可以通过输出输入端子7306进行充电。另外，充电动作也可以利用无线供电进行，而不通过输出输入端子7306。
便携式信息终端7300的显示部7302可以应用本发明的一个方式的显示装置。
本实施方式所示的电子设备的显示部可以应用本发明的一个方式的显示装置。因此，可以实现降低起因于弯曲导致的裂缝的不良情况、可靠性高且能够进行沿着曲面的显示的电子设备。
本实施方式可以与本说明书所记载的其他实施方式及实施例适当地组合而实施。
实施例
在本实施例中，说明在具有挠性的衬底上形成本发明的一个方式的半导体层及导电层而观察衬底分断之前后的裂缝的状态的结果。
〈样品的制造〉
首先，在用作支撑衬底的玻璃衬底上通过等离子体CVD法形成厚度为大约200nm的氧氮化硅膜。接着，作为剥离层通过溅射法形成厚度为大约50nm的钨膜。接下来，作为被剥离层通过等离子体CVD法连续形成厚度为大约600nm的氧氮化硅膜、厚度为大约200nm的氮化硅膜、厚度为大约200nm的氧氮化硅膜、厚度为大约140nm的氮氧化硅膜以及厚度为大约100nm的氧氮化硅膜。
接着，在被剥离层上形成厚度为大约50nm的多晶硅膜，对不需要的部分进行蚀刻来形成晶体管的半导体层以及围绕晶体管的半导体层。对通过等离子体CVD法形成的非晶硅膜进行以Ni为催化元素的固相生长法，然后去除残留在膜中的催化元素来形成多晶硅膜。
接着，作为栅极绝缘层，通过等离子体CVD法形成厚度为大约110nm的氧氮化硅膜。接着，形成厚度为大约30nm的氮化钽膜和厚度为大约370nm的钨膜，对不需要的部分进行蚀刻来形成栅电极。接着，作为层间绝缘层，形成厚度为大约50nm的氧氮化硅膜、厚度为大约140nm的氮氧化硅膜以及厚度为大约520nm的氧氮化硅膜。之后，以覆盖半导体层的端部且使半导体层的一部分露出的方式对栅极绝缘层及层间绝缘层的一部分进行蚀刻来形成开口部。另外，将此时形成开口部的各绝缘层称为第一绝缘层。
接下来，在层间绝缘层上通过溅射法形成厚度为大约100nm的钛膜、厚度为大约700nm的铝膜以及厚度为大约100nm的钛膜，对不需要的部分进行蚀刻来形成晶体管的一对电极以及围绕晶体管的导电层。
接着，在形成厚度为大约150nm的氧氮化硅膜之后，在半导体层上与上述同样地形成开口部。接着，通过光刻法形成厚度为大约2.0μm的聚酰亚胺膜，以在半导体层上设置开口部。接下来，通过溅射法形成厚度为大约50nm的铟-锡氧化物膜，对不需要的部分进行蚀刻来形成第一电极。然后，通过光刻法以在半导体层上设置开口部的方式形成厚度为大约1.5μm的聚酰亚胺膜。另外，将此时形成在导电层上的氧氮化硅膜以及两层的聚酰亚胺膜称为第二绝缘层。
接着，涂敷水溶性树脂而使其固化。然后，贴合通过照射紫外光而粘合力减弱的UV剥离胶带，使该UV剥离胶带吸附到吸附台，从支撑衬底剥离被剥离层。然后，在被剥离层的剥离面一侧涂敷固化环氧树脂，作为衬底贴合厚度为125μm的聚酰亚胺膜。然后，在对UV剥离胶带进行剥离之后，去除水溶性树脂。
通过上述工序，在挠性衬底上制造具备晶体管、围绕形成有晶体管的区域的导电层以及位于导电层的外侧的半导体层的样品。
〈裂缝的观察〉
接下来，在衬底的分断之前后，在半导体层及导电层附近利用光学显微镜进行观察。
图9A、图10A、图11A及图12A示出光学显微镜照片。另外，在各个照片的下部示意性地示出对应于观察部位的截面结构（图9B、图10B、图11B及图12B）。
图9A是分断衬底之前的光学显微镜照片。照片的左侧是露出半导体层的区域，可知在该区域中产生裂缝。此外，可知该裂缝没有发展到重叠于半导体层的第一绝缘层的端部的内侧（右侧）。
图10A及图11A都是在开口与半导体层重叠的区域中分断衬底时的光学显微镜照片。可知在两个照片中裂缝从照片左侧的衬底的切断部分向内部发展。另外，如图9A所示，可以确认裂缝的发展在与半导体层重叠的第一绝缘层的端部中停止。
图12A是分断衬底之后的与图9A、图10A及图11A的部位相离的部位的光学显微镜照片。可知在照片左侧的第一绝缘层与第二绝缘层重叠的区域中产生裂缝。此外，可知该裂缝在导电层的端部中停止发展而没有发展到更内侧。
根据上述结果，可以确认：通过在衬底的外周部设置端部由绝缘层覆盖的半导体层，可以高效地抑制裂缝的发展。再者，可以确认到：通过在其内侧设置导电层，可以更高效地抑制裂缝的发展。

Claims (17)

1.一种半导体装置，包括：
柔性衬底；
在所述柔性衬底上的半导体元件；
在所述柔性衬底上且沿着所述柔性衬底的外周部的半导体层；以及
在所述半导体元件及所述半导体层上的绝缘层，
其中，所述绝缘层包括在所述半导体层上且沿着所述柔性衬底的所述外周部的开口，
其中，所述半导体层的第一端部由所述绝缘层覆盖，
其中，所述半导体层的第二端部在所述开口中露出，
其中，所述柔性衬底的端部与所述半导体层的所述第二端部大致一致，并且
其中，所述半导体层及所述开口围绕所述半导体元件。
2.根据权利要求1所述的半导体装置，其中所述绝缘层的端部位于所述半导体层上。
3.根据权利要求1所述的半导体装置，其中所述半导体层及所述开口的每一个具有闭合曲线的形状。
4.根据权利要求1所述的半导体装置，还包括粘合层及包含绝缘材料的层，
其中，所述粘合层及所述包含绝缘材料的层位于所述柔性衬底与所述半导体层之间。
5.根据权利要求1所述的半导体装置，其中所述半导体元件包括晶体管。
6.根据权利要求5所述的半导体装置，其中所述半导体层包含与所述晶体管的沟道中的半导体相同的材料。
7.一种半导体装置，包括：
柔性衬底；
在所述柔性衬底上的半导体元件；
在所述柔性衬底上且沿着所述柔性衬底的外周部的半导体层；
在所述半导体元件及所述半导体层上的绝缘层；以及
在所述半导体元件与所述半导体层之间的导电层，
其中，所述绝缘层包括在所述半导体层上且沿着所述柔性衬底的所述外周部的开口，
其中，所述半导体层的第一端部由所述绝缘层覆盖，
其中，所述半导体层的第二端部在所述开口中露出，
其中，所述柔性衬底的端部与所述半导体层的所述第二端部大致一致，并且
其中，所述半导体层、所述开口及所述导电层围绕所述半导体元件。
8.根据权利要求7所述的半导体装置，其中所述绝缘层的端部位于所述半导体层上。
9.根据权利要求7所述的半导体装置，其中所述半导体层及所述开口的每一个具有闭合曲线的形状。
10.根据权利要求7所述的半导体装置，还包括粘合层及包含绝缘材料的层，
其中，所述粘合层及所述包含绝缘材料的层位于所述柔性衬底与所述半导体层之间。
11.根据权利要求7所述的半导体装置，其中所述半导体元件包括晶体管。
12.根据权利要求11所述的半导体装置，其中所述半导体层包含与所述晶体管的沟道中的半导体相同的材料。
13.根据权利要求11所述的半导体装置，其中所述导电层包含与所述晶体管的栅电极、源电极或漏电极相同的材料。
14.一种制造半导体装置的方法，包括如下步骤：
在支撑衬底上形成剥离层；
在所述剥离层上形成层；
在所述层上形成半导体元件及围绕所述半导体元件的半导体层；
在所述半导体元件及所述半导体层上形成绝缘层，该绝缘层在所述半导体层上具有开口；
从所述层剥离所述剥离层及所述支撑衬底；
将柔性衬底粘合到所述层的剥离面；以及
在重叠于所述开口的位置处切断所述柔性衬底、所述层及所述半导体层。
15.根据权利要求14所述的制造半导体装置的方法，还包括在所述绝缘层上形成导电层的步骤，
其中，所述导电层围绕所述半导体元件。
16.根据权利要求14所述的制造半导体装置的方法，其中所述半导体元件包括晶体管。
17.根据权利要求16所述的制造半导体装置的方法，其中所述半导体层及所述晶体管的沟道在相同步骤中形成。
CN201410140919.0A 2013-04-10 2014-04-10 半导体装置以及其制造方法 Active CN104103677B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-081897 2013-04-10
JP2013081897 2013-04-10

Publications (2)

Publication Number Publication Date
CN104103677A true CN104103677A (zh) 2014-10-15
CN104103677B CN104103677B (zh) 2018-12-21

Family

ID=51618573

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410140919.0A Active CN104103677B (zh) 2013-04-10 2014-04-10 半导体装置以及其制造方法

Country Status (6)

Country Link
US (2) US9257560B2 (zh)
JP (3) JP6321432B2 (zh)
KR (1) KR102212242B1 (zh)
CN (1) CN104103677B (zh)
DE (1) DE102014206530A1 (zh)
TW (2) TWI692108B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107851728A (zh) * 2015-07-23 2018-03-27 株式会社半导体能源研究所 显示装置、模块及电子设备
CN108337827A (zh) * 2017-01-19 2018-07-27 三星电子株式会社 包括显示器的电子设备
CN108847414A (zh) * 2018-06-29 2018-11-20 武汉天马微电子有限公司 显示面板及显示装置
CN109087936A (zh) * 2018-08-24 2018-12-25 京东方科技集团股份有限公司 一种柔性显示基板的制备方法
CN109638081A (zh) * 2018-12-04 2019-04-16 武汉华星光电半导体显示技术有限公司 具有高介电常数薄膜的柔性基板及其制作方法
CN111564465A (zh) * 2020-05-19 2020-08-21 深超光电（深圳）有限公司 显示面板的制备方法
CN112164715A (zh) * 2018-11-28 2021-01-01 上海天马微电子有限公司 显示面板和显示装置
CN113711290A (zh) * 2020-03-23 2021-11-26 京东方科技集团股份有限公司 显示基板及其制备方法、显示母板和显示装置
US20220005790A1 (en) * 2018-09-07 2022-01-06 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9356049B2 (en) 2013-07-26 2016-05-31 Semiconductor Energy Laboratory Co., Ltd. Display device with a transistor on an outer side of a bent portion
JP6322380B2 (ja) * 2013-10-17 2018-05-09 株式会社ジャパンディスプレイ 表示装置
US9229481B2 (en) 2013-12-20 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20150075367A (ko) 2013-12-25 2015-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR102293958B1 (ko) 2014-02-28 2021-08-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전자 기기
CN108963105B (zh) 2014-03-06 2020-11-24 株式会社半导体能源研究所 发光装置
US9356661B2 (en) * 2014-04-23 2016-05-31 Apple Inc. Electronic device with near-field antenna operating through display
JP6468686B2 (ja) 2014-04-25 2019-02-13 株式会社半導体エネルギー研究所 入出力装置
JP6462325B2 (ja) * 2014-11-14 2019-01-30 株式会社ジャパンディスプレイ 表示装置の製造方法および表示装置の端子露出方法
US10185363B2 (en) * 2014-11-28 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Electronic device
CN104600079B (zh) 2014-12-30 2017-09-22 厦门天马微电子有限公司 一种液晶显示装置、薄膜晶体管阵列基板及其制作方法
KR102385339B1 (ko) * 2015-04-21 2022-04-11 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102446857B1 (ko) * 2015-05-26 2022-09-23 삼성디스플레이 주식회사 표시 장치
JP6495754B2 (ja) * 2015-06-12 2019-04-03 株式会社ジャパンディスプレイ 表示装置
CN105118844A (zh) * 2015-07-01 2015-12-02 深圳市华星光电技术有限公司 一种柔性显示面板的制备方法及柔性显示面板
US10259207B2 (en) 2016-01-26 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Method for forming separation starting point and separation method
JP6456317B2 (ja) * 2016-02-26 2019-01-23 株式会社ジャパンディスプレイ 表示装置、および可撓性表示装置
WO2017164680A1 (ko) 2016-03-24 2017-09-28 삼성전자주식회사 디스플레이를 가진 전자 장치
KR20170113066A (ko) 2016-03-24 2017-10-12 삼성전자주식회사 디스플레이를 가진 전자 장치 및 그의 이미지 표시 방법
JP6981812B2 (ja) * 2016-08-31 2021-12-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102581675B1 (ko) 2018-04-06 2023-09-22 삼성디스플레이 주식회사 표시 장치
US10340249B1 (en) 2018-06-25 2019-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
WO2020145296A1 (ja) 2019-01-09 2020-07-16 株式会社Ｊｏｌｅｄ 表示パネルおよび表示装置
JP7284664B2 (ja) 2019-08-06 2023-05-31 シチズン時計株式会社 プリンタ
CN111162097B (zh) * 2020-01-03 2022-03-29 武汉天马微电子有限公司 一种显示面板和显示装置
CN117177606A (zh) * 2020-03-30 2023-12-05 武汉华星光电半导体显示技术有限公司 Oled显示面板及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040042285A1 (en) * 2002-08-30 2004-03-04 Fujitsu Limited Semiconductor device and manufacturing method thereof
CN1959984A (zh) * 2005-11-04 2007-05-09 中华映管股份有限公司 薄膜晶体管、像素结构及像素结构之修补方法
JP2007248576A (ja) * 2006-03-14 2007-09-27 Hitachi Displays Ltd 液晶表示素子及びその製造方法
US8367440B2 (en) * 2001-07-16 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3241208B2 (ja) * 1994-06-20 2001-12-25 三菱電機株式会社 アクティブマトリクス基板、それを用いた液晶表示装置およびその製法
TW318261B (zh) 1995-09-21 1997-10-21 Handotai Energy Kenkyusho Kk
JP3477301B2 (ja) 1995-12-19 2003-12-10 株式会社半導体エネルギー研究所 アクティブマトリクス型液晶表示装置及びその製造方法
JPH09171190A (ja) 1995-12-19 1997-06-30 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP3737176B2 (ja) 1995-12-21 2006-01-18 株式会社半導体エネルギー研究所 液晶表示装置
JP4179483B2 (ja) 1996-02-13 2008-11-12 株式会社半導体エネルギー研究所 表示装置の作製方法
JP3747336B2 (ja) 1996-05-08 2006-02-22 株式会社半導体エネルギー研究所 液晶表示装置の製造方法および液晶パネル
KR100481994B1 (ko) 1996-08-27 2005-12-01 세이코 엡슨 가부시키가이샤 박리방법,박막디바이스의전사방법,및그것을이용하여제조되는박막디바이스,박막집적회로장치및액정표시장치
JP4619462B2 (ja) 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜素子の転写方法
US6127199A (en) 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
JP3883641B2 (ja) 1997-03-27 2007-02-21 株式会社半導体エネルギー研究所 コンタクト構造およびアクティブマトリクス型表示装置
JP2001266654A (ja) 2000-01-11 2001-09-28 Sanyo Electric Co Ltd 透明電極及び透明電極のパターニング方法及びそれを用いた半導体素子の製造方法
TWM244584U (en) 2000-01-17 2004-09-21 Semiconductor Energy Lab Display system and electrical appliance
JP4027740B2 (ja) 2001-07-16 2007-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3813508B2 (ja) * 2001-12-28 2006-08-23 シャープ株式会社 アクティブマトリクス基板、複合アクティブマトリクス基板、並びにこれを用いた表示装置および検出装置
WO2004064018A1 (ja) 2003-01-15 2004-07-29 Semiconductor Energy Laboratory Co., Ltd. 剥離方法及びその剥離方法を用いた表示装置の作製方法
TWI380080B (en) 2003-03-07 2012-12-21 Semiconductor Energy Lab Liquid crystal display device and method for manufacturing the same
US7632721B2 (en) 2004-02-06 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit, and element substrate
US7777338B2 (en) * 2004-09-13 2010-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Seal ring structure for integrated circuit chips
JP2006216720A (ja) * 2005-02-02 2006-08-17 Sharp Corp 半導体装置及びその製造方法
JP5085014B2 (ja) * 2005-05-26 2012-11-28 株式会社ジャパンディスプレイイースト 半導体装置の製造方法及び半導体装置
KR101245539B1 (ko) 2005-05-31 2013-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5344360B2 (ja) 2006-01-24 2013-11-20 セイコーエプソン株式会社 薄膜回路装置、電子機器及び製造方法
JP2007287354A (ja) 2006-04-12 2007-11-01 Hitachi Displays Ltd 有機ｅｌ表示装置
KR101430525B1 (ko) * 2007-01-15 2014-08-14 삼성디스플레이 주식회사 액정표시장치
US7741196B2 (en) * 2007-01-29 2010-06-22 Freescale Semiconductor, Inc. Semiconductor wafer with improved crack protection
KR101457656B1 (ko) 2007-05-17 2014-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법, 표시장치의 제조방법, 반도체장치,표시장치 및 전자기기
JP5386852B2 (ja) * 2008-05-07 2014-01-15 株式会社リコー 積層構造体、半導体装置、積層構造体の製造方法及び半導体装置の製造方法
KR101234382B1 (ko) * 2008-05-23 2013-02-18 엘지디스플레이 주식회사 플렉서블 표시장치 및 그 제조 방법
JP2011003522A (ja) * 2008-10-16 2011-01-06 Semiconductor Energy Lab Co Ltd フレキシブル発光装置、電子機器及びフレキシブル発光装置の作製方法
JP5547901B2 (ja) * 2009-03-25 2014-07-16 株式会社ジャパンディスプレイ 表示装置
KR101772639B1 (ko) * 2009-10-16 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101845480B1 (ko) * 2010-06-25 2018-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP5568824B2 (ja) * 2010-07-30 2014-08-13 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
FR2965975B1 (fr) * 2010-10-11 2012-12-21 Commissariat Energie Atomique Transistor a effet de champ sur ilot de matériau semi-conducteur auto-assemble
JP2013081897A (ja) 2011-10-07 2013-05-09 Akira Suzuki 液体廃棄物処理装置
JP6040438B2 (ja) * 2011-11-09 2016-12-07 株式会社Ｊｏｌｅｄ 薄膜形成基板及び薄膜形成方法
US20140061864A1 (en) * 2012-09-04 2014-03-06 Samsung Electro-Mechanics Co., Ltd. Semiconductor substrate having crack preventing structure and method of manufacturing the same
KR101965260B1 (ko) * 2012-10-09 2019-04-04 삼성디스플레이 주식회사 플렉서블 디스플레이 장치용 어레이 기판
US8896102B2 (en) * 2013-01-22 2014-11-25 Freescale Semiconductor, Inc. Die edge sealing structures and related fabrication methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8367440B2 (en) * 2001-07-16 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
US20040042285A1 (en) * 2002-08-30 2004-03-04 Fujitsu Limited Semiconductor device and manufacturing method thereof
CN1959984A (zh) * 2005-11-04 2007-05-09 中华映管股份有限公司 薄膜晶体管、像素结构及像素结构之修补方法
JP2007248576A (ja) * 2006-03-14 2007-09-27 Hitachi Displays Ltd 液晶表示素子及びその製造方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11101333B2 (en) 2015-07-23 2021-08-24 Semiconductor Energy Laboratory Co., Ltd. Display device, module, and electronic device
CN107851728B (zh) * 2015-07-23 2020-07-14 株式会社半导体能源研究所 显示装置、模块及电子设备
US11696481B2 (en) 2015-07-23 2023-07-04 Semiconductor Energy Laboratory Co., Ltd. Display device, module, and electronic device
US10325966B2 (en) 2015-07-23 2019-06-18 Semiconductor Energy Laboratory Co., Ltd. Display device, module, and electronic device
CN107851728A (zh) * 2015-07-23 2018-03-27 株式会社半导体能源研究所 显示装置、模块及电子设备
CN108337827A (zh) * 2017-01-19 2018-07-27 三星电子株式会社 包括显示器的电子设备
CN108847414A (zh) * 2018-06-29 2018-11-20 武汉天马微电子有限公司 显示面板及显示装置
US10910451B2 (en) 2018-08-24 2021-02-02 Boe Technology Group Co., Ltd. Method for fabricating flexible display substrate
CN109087936A (zh) * 2018-08-24 2018-12-25 京东方科技集团股份有限公司 一种柔性显示基板的制备方法
US20220005790A1 (en) * 2018-09-07 2022-01-06 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
CN112164715A (zh) * 2018-11-28 2021-01-01 上海天马微电子有限公司 显示面板和显示装置
CN109638081A (zh) * 2018-12-04 2019-04-16 武汉华星光电半导体显示技术有限公司 具有高介电常数薄膜的柔性基板及其制作方法
WO2020113822A1 (zh) * 2018-12-04 2020-06-11 武汉华星光电半导体显示技术有限公司 具有高介电常数薄膜的柔性基板及其制作方法
CN109638081B (zh) * 2018-12-04 2020-05-22 武汉华星光电半导体显示技术有限公司 具有高介电常数薄膜的柔性基板及其制作方法
CN113711290A (zh) * 2020-03-23 2021-11-26 京东方科技集团股份有限公司 显示基板及其制备方法、显示母板和显示装置
CN113711290B (zh) * 2020-03-23 2023-07-18 京东方科技集团股份有限公司 显示基板及其制备方法、显示母板和显示装置
CN111564465A (zh) * 2020-05-19 2020-08-21 深超光电（深圳）有限公司 显示面板的制备方法

Also Published As

Publication number Publication date
DE102014206530A1 (de) 2014-10-16
US20140306288A1 (en) 2014-10-16
US9257560B2 (en) 2016-02-09
TW201503370A (zh) 2015-01-16
JP2020122972A (ja) 2020-08-13
KR102212242B1 (ko) 2021-02-04
US10134904B2 (en) 2018-11-20
JP2014220489A (ja) 2014-11-20
JP6321432B2 (ja) 2018-05-09
CN104103677B (zh) 2018-12-21
TW201820635A (zh) 2018-06-01
JP6895559B2 (ja) 2021-06-30
JP2018141992A (ja) 2018-09-13
TWI692108B (zh) 2020-04-21
TWI611582B (zh) 2018-01-11
US20160111550A1 (en) 2016-04-21
KR20140122669A (ko) 2014-10-20

Similar Documents

Publication Publication Date Title
CN104103677A (zh) 半导体装置以及其制造方法
CN106105388B (zh) 发光装置
CN106233233B (zh) 输入/输出装置及输入/输出装置的驱动方法
CN105474290B (zh) 显示装置
CN105474355A (zh) 剥离方法
TWI525707B (zh) 半導體裝置的製造方法
CN103178083A (zh) 发光装置以及其制造方法
CN107403807A (zh) 显示装置
TWI637522B (zh) 半導體裝置及半導體裝置的製造方法
TW201133850A (en) Semiconductor device and method for manufacturing the same
CN103383991A (zh) 发光装置的制造方法
TW201131766A (en) Semiconductor device and manufacturing method thereof
CN109888123A (zh) 发光装置
TW201126697A (en) Light-emitting device and manufacturing method thereof
TW201131767A (en) Semiconductor device and manufacturing method thereof
TW201138104A (en) Semiconductor device
CN107452876A (zh) 剥离方法及柔性装置的制造方法
TW201208074A (en) Semiconductor device
CN107240608A (zh) 半导体器件、显示装置和它们的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant