TWI525707B - 半導體裝置的製造方法 - Google Patents

半導體裝置的製造方法 Download PDF

Info

Publication number
TWI525707B
TWI525707B TW099106624A TW99106624A TWI525707B TW I525707 B TWI525707 B TW I525707B TW 099106624 A TW099106624 A TW 099106624A TW 99106624 A TW99106624 A TW 99106624A TW I525707 B TWI525707 B TW I525707B
Authority
TW
Taiwan
Prior art keywords
layer
insulating layer
semiconductor layer
oxide semiconductor
heat treatment
Prior art date
Application number
TW099106624A
Other languages
English (en)
Other versions
TW201104759A (en
Inventor
大原宏樹
佐佐木俊成
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201104759A publication Critical patent/TW201104759A/zh
Application granted granted Critical
Publication of TWI525707B publication Critical patent/TWI525707B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G15/00—Compounds of gallium, indium or thallium
    • C01G15/006—Compounds containing, besides gallium, indium, or thallium, two or more other elements, with the exception of oxygen or hydrogen
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G45/00—Compounds of manganese
    • C01G45/006—Compounds containing, besides manganese, two or more other elements, with the exception of oxygen or hydrogen
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G49/00—Compounds of iron
    • C01G49/009—Compounds containing, besides iron, two or more other elements, with the exception of oxygen or hydrogen
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G51/00—Compounds of cobalt
    • C01G51/006—Compounds containing, besides cobalt, two or more other elements, with the exception of oxygen or hydrogen
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G53/00—Compounds of nickel
    • C01G53/006—Compounds containing, besides nickel, two or more other elements, with the exception of oxygen or hydrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/50—Solid solutions
    • C01P2002/52—Solid solutions containing elements as dopants
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2006/00—Physical properties of inorganic compounds
    • C01P2006/40—Electric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Optical Filters (AREA)
  • Recrystallisation Techniques (AREA)
  • Dram (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)

Description

半導體裝置的製造方法
本技術領域係相關於半導體裝置的製造方法。
具有各種廣泛的金屬氧化物，及此種材料氧化物被用於各種應用。氧化銦是眾所皆知的材料，且被使用當作液晶顯示器等所需之透明電極材料。
一些金屬氧化物具有半導體特性。具有半導體特性之此種金屬氧化物的例子是氧化鎢、氧化錫、氧化銦、氧化鋅等。已知使用具有半導體特性之此種金屬氧化物所形成通道形成區之薄膜電晶體(例如，見專利文件1至4，非專利文件1)。
當作金屬氧化物，已知有多成分氧化物與單一成分氧化物。例如，已知同族化合物InGaO3(ZnO)m(m是自然數)當作含有In、Ga、及Zn之多成分氧化物(例如、見非專利文件2至4等)。
而且，證實包括此種In-Ga-Zn為基的氧化物之氧化物半導體可應用到薄膜電晶體的通道層(例如，見專利文件5，非專利文件5及6等)。
[參考文件]
[專利文件1]日本已出版專利申請案號碼S60-198861
[專利文件2]日本已出版專利申請案號碼H8-264794
[專利文件3]PCT國際申請案號碼H11-505377的日本翻譯
[專利文件4]日本已出版專利申請案號碼2000-150900
[專利文件5]日本已出版專利申請案號碼2004-103957
[非專利文件1]M. W. Prins,K. O. Grosse-Holz,G. Muller,J. F. M. Cillessen,J. B. Giesbers,R. P. Weening,及R. M. Wolf之“鐵電透明薄膜電晶體”，Appl. Phys. Lett.,1996,6,17，Vol. 68,pp. 3650-3652
[非專利文件2]M. Nakamura,N. Kimizuka,及T. Mohri之“在1350℃之In2O3-Ga2ZnO4-ZnO系中的相位關係”J. Solid State Chem.,1991,Vol. 93,pp. 298-315
[非專利文件3]M. Kimizuka,M. Isobe,及M. Nakamura之“In2O3-ZnGa2O4-ZnO系中之同族化合物In2O3(ZnO)m(m=3,4,及5)、InGaO3(ZnO)3、及Ga2O3(ZnO)m(m=7,8,9,及16)的合成與單晶資料”，J. Solid State Chem.,1995,Vol. 116,pp. 170-178
[非專利文件4]M. Nakamura,N. Kimizuka,T. Mohri,及M. Isobe之“銦鐵鋅氧化物(InFeO3(ZnO)m)(m：自然數)之新同族化合物與相關化合物的合成和晶體結構”，KOTAI BUTSURI(SOLID STATE PHYSICS),1993,Vol. 28,No. 5,pp. 317-327
[非專利文件5]K. Nomura,H. Ohta,K. Ueda,T. Kamiya,M. Hirano,及H. Hosono之“單晶透明氧化物半導體所製造之薄膜電晶體”，SCIENCE,2003,Vol. 300,pp. 1269-1272
[非專利文件6]K. Nomura,H. Ohta,A. Takagi,T. Kamiya,M. Hirano,及H. Hosono之“使用非晶氧化物半導體之透明撓性薄膜電晶體的室溫製造”，NATURE,2004,Vol. 432,pp. 488-492
如上述，已廣泛搜尋氧化物半導體；然而，就其複雜組成而言，尚未闡明氧化物半導體本身的特性。目前情況即為，在這些環境之下，尚未發現使用氧化物半導體的半導體元件可具有有利特性之製造條件。
鑑於上述問題，本說明書等(包括至少此說明書、申請專利範圍、及圖式)所揭示之本發明的實施例之目標係用以提供包括具有有利特性的半導體元件之半導體裝置。
在本說明書等所揭示之本發明的一實施例中，在形成半導體層的步驟之後以及在形成覆蓋半導體層等之絕緣層的步驟之前，執行第一熱處理；及在形成覆蓋半導體層等之絕緣層的步驟之後，執行第二熱處理。
例如，本說明書所揭示之本發明的一實施例是半導體裝置之製造方法，包括以下步驟：將第一導電層形成於基板上，第一導電層充作閘極電極；形成第一絕緣層，以覆蓋第一導電層；將半導體層形成在第一絕緣層上，使得半導體層的部分與第一導電層重疊；形成第二導電層，以電連接到半導體層；形成第二絕緣層，以覆蓋半導體層和第二導電層；形成第三導電層，以電連接到第二導電層；在形成半導體層的步驟之後和形成第二絕緣層的步驟之前，執行第一熱處理；及在形成第二絕緣層的步驟之後，執行第二熱處理。
需注意的是，理想上將含有銦、鎵、和鋅的氧化物半導體層形成作上述的半導體層。另外，理想上，半導體層中的氫濃度高於第二絕緣層中的氫濃度，以及半導體層中的氮濃度高於第二絕緣層中的氮濃度。第二絕緣層中的氫濃度可以是1×1021 atoms/cm3或更低(較佳的是，5×1020 atoms/cm3或更低)，以及第二絕緣層中的氮濃度可以是1×1019 atoms/cm3或更低。
在上述結構中，對半導體層和第二導電層的位置關係、形成順序等並無特別限制。例如，可形成半導體層和第二導電層，使得半導體層和第二導電層電連接在第二絕緣層側上之半導體層的表面。另一選擇是，可形成半導體層和第二導電層，使得半導體層和第二導電層電連接在第一絕緣層側上之半導體層的表面。另一選擇是，在第二導電層具有疊層結構之例子中，可利用半導體層夾置在第二導電層的層之間的結構。
需注意的是，在上述結構中，除非由於改變而產生矛盾，不然可適當改變熱處理的時序和其他步驟。例如，可在形成第二導電層的步驟之後和形成第二絕緣層的步驟之前執行第一熱處理。另一選擇是，可在形成第三導電層的步驟之後執行第二熱處理。
在上述結構中，理想上，第一熱處理的熱處理溫度和第二熱處理的熱處理溫度是400℃或更低。
需注意的是，在此說明書等中，半導體裝置意指可藉由利用半導體特性來運作之任何裝置；及顯示裝置、半導體電路、和電子裝置都包括在半導體裝置中。
在所揭示的發明之一實施例中，在形成半導體層的步驟之後和形成覆蓋半導體層等之絕緣層的步驟之前執行第一熱處理；及在形成覆蓋半導體層等之絕緣層的步驟之後執行第二熱處理。如此能夠設置包括具有有利特性之半導體元件的半導體裝置。
尤其在如下面的此種例子中更增強上述效果：使用含有銦、鎵、和鋅的氧化物半導體層當作半導體層之例子；半導體層中的氫濃度高於第二絕緣層中的氫濃度之例子；半導體層中的氮濃度高於第二絕緣層中的氮濃度之例子；等等。
如上述，包括具有有利特性之半導體元件的半導體裝置係可藉由所揭示之發明的一實施例來設置。
此後，將使用圖式詳細說明實施例。需注意的是，本發明並不侷限於下面實施例之說明，精於本技藝之人士應明白，只要不違背本說明書等所揭示之本發明的精神，可以各種方式修改模式和細節。能夠以適當組合實施不同實施例之結構。在參考圖式之本發明的說明中，在全部不同圖式中共同使用指示相同部分的參考號碼，及省略其說明。此外，此說明書中的半導體裝置指示藉由利用半導體特性來操作之所有裝置。
[實施例1]
在此實施例中，參考圖式說明用於半導體裝置之半導體元件的製造方法之例子。
首先，導電層102係形成於基板100上(見圖1A)。
只要是具有絕緣表面的基板，例如玻璃基板，任何基板可用於基板100。較佳的是，玻璃基板為非鹼性玻璃基板。當作非鹼性玻璃基板的材料，例如使用諸如矽酸鋁鹽玻璃、矽酸鋁硼鹽玻璃、矽酸硼鋇玻璃等玻璃材料。此外，當作基板100，可使用諸如陶瓷基板、石英基板、或藍寶石基板等絕緣體所形成的絕緣基板；在其上覆蓋絕緣材料之諸如矽等半導體材料所形成的半導體基板；在其上覆蓋絕緣材料之諸如金屬或不銹鋼等導體材料所形成之導體基板。只要可承受製造步驟中的熱處理，亦可使用塑膠基板。
導電層102係由諸如鋁(Al)、銅(Cu)、鉬(Mo)、鎢(W)、或鈦(Ti)等導電材料所形成較佳。當作形成方法，給定濺鍍法、真空蒸發法、CVD法等。在將鋁(或銅)用於導電層102的例子中，因為鋁本身(或銅本身)具有諸如低耐熱性和易被侵蝕等不利點，所以與具有耐熱性的導電材料組合形成較佳。
當作具有耐熱性的導電材料，可使用金屬，其含有選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、及杭(Sc)的元素，含有這些元素的任一個當作其成分之合金，含有這些元件的任一個之組合的合金，含有這些元素當作其成分的任一個之氮化物等。導電層102係可藉由疊層具有耐熱性的導電材料和鋁(或銅)來形成。
雖然未圖示，但是基板100可被設置有基層。基層具有防止雜質從基板100擴散之功能，諸如鹼金屬(Li(鋰)、Cs(銫)、Na(鈉)等)、鹼性土金屬(Ca(鈣)、Mg(鎂)等)等等。換言之，設置基層能夠實現提高半導體裝置的可靠性。基層係可被形成具有單層結構或使用諸如氮化矽或氧化矽等各種絕緣材料之疊層結構。尤其是，例如，以氮化矽和氧化矽的順序疊層於基板100上之結構是適合的。這是因為氮化矽對雜質具有高阻隔效果。同時，在氮化矽與半導體接觸的例子中，可能在半導體元件中出現問題；因此，氧化矽被塗敷當作與半導體接觸之材料較佳。
接著，將抗蝕遮罩104選擇性形成於導電層102上，及使用抗蝕遮罩104選擇性蝕刻導電層102，藉以形成充作閘極電極之導電層106(見圖1B)。
抗蝕遮罩104係經由諸如抗蝕材料的塗敷、使用光遮罩的光線曝光、及顯影等步驟所形成。就抗蝕材料的塗敷而言，可利用諸如旋轉塗佈法等方法。取而代之的是，可藉由微滴排放法、絲網印刷法等來選擇性形成抗蝕遮罩104。在此例中，不需要使用光遮罩的光線曝光、顯影等步驟；因此，可達成生產力提高。需注意的是，在藉由蝕刻導電層102形成導電層106之後，去除抗蝕遮罩104。
抗蝕遮罩104係可使用多音遮罩來形成。此處，多音遮罩是能夠以多位準光強度來光線曝光之遮罩。藉由使用多音遮罩，一次曝光和顯影處理就能夠形成具有複數個厚度(典型上具有兩種厚度)之抗蝕遮罩。藉由使用多音遮罩，可抑制步驟數目。
當作上述蝕刻處理，可使用乾蝕刻，或可使用濕蝕刻。為了提高稍後所形成之閘極絕緣層等的覆蓋範圍並且防止分離，執行蝕刻較佳，使得導電層106的端部成錐形。例如，以錐形角度20°或更多或小於90°使端部成錐形較佳。此處，“錐形角度”意指當從橫剖面方向觀察具有錐形形狀的層時，由與其底表面成錐形之層的側表面所形成之角度。
接著，形成充作閘極絕緣層之絕緣層108，以覆蓋導電層106(見圖1C)。絕緣層108係可使用諸如氧化矽、氮氧化矽、氮化矽、氧氮化矽、氧化鋁、或氧化鉭等材料所形成。絕緣層108亦可藉由堆疊這些材料所形成之膜來形成。藉由濺鍍法等將這些膜形成厚度5 nm或更多及250 nm或更少較佳。例如，當作絕緣層108，可藉由濺鍍法將氧化矽膜形成厚度100 nm。儘管只要能夠獲得預定的絕緣層108，並不特別限制用以形成絕緣層108的方法，但是在使用另一方法(諸如CVD法等)形成絕緣層108之例子中必須將膜中之氫、氮等的影響列入考量。例如，形成絕緣層108，使得其內的氫濃度和氮濃度低於稍後所形成之半導體層中之那些的濃度。尤其是，絕緣層108中的氫濃度是1×1021 atoms/cm3或更低較佳(5×1020 atoms/cm3或更低更好)；絕緣層108中的氮濃度是1×1019 atoms/cm3或更低。需注意的是，為了獲得具有有利特性之絕緣層108，膜形成的溫度是400℃或更低較佳；然而，所揭示的發明之一實施例並不侷限於此。另外，上述之濃度顯示出絕緣層108中的平均值。
另一選擇是，具有疊層結構之絕緣層108係可藉由濺鍍法和CVD法(電漿CVD法等)的組合所形成。例如，絕緣層108的下層(與導電層106接觸的區域)係藉由電漿CVD法所形成，而絕緣層108的上層係藉由濺鍍法所形成。因為具有適合步驟覆蓋範圍之膜容易由電漿CVD法所形成，所以其適合當作形成剛好在導電層106上方之膜的方法。在使用濺鍍法的例子中，因為與使用電漿CVD法時比較，容易降低膜中的氫濃度，所以藉由以濺鍍法在與半導體層接觸的區域中設置膜，可防止絕緣層108中的氫擴散到半導體層內。尤其是，在使用氧化物半導體材料形成半導體層之例子中，因為認為氫對特性具有極大影響，所以利用此種結構是有效的。
需注意的是，在此說明書等中，氮氧化物意指含有的氧(原子)多於氮(原子)之物質。例如，氮氧化矽是包括分別為50 at.%至70 at.%、0.5 at.%至15 at.%、25 at.%至35 at.%、及0.1 at.%至10 at.%的範圍之氧、氮、矽、及氫的物質。另外，氧氮化物意指含有氮(原子)多於氧(原子)之物質。例如，氧氮化矽是包括分別為5 at.%至30 at.%、20 at.%至55 at.%、25 at.%至35 at.%、及10 at.%至25 at.%的範圍之氧、氮、矽、及氫的物質。需注意的是，在使用Rutherford(拉塞福)背向散射光譜測定法(RBS)或氫正向散射(HFS)執行測量之例子中，氧、氮、矽、及氫的比率落在上述範圍內。而且，構成元素之含量比的總數不超過100 at.%。
接著，形成半導體層110，以覆蓋絕緣層108(見圖1D)。在此實施例中，半導體層110包括氧化物半導體材料(金屬氧化物半導體材料)。需注意的是，所揭示之發明的一實施例可應用到使用其他半導體材料之例子。半導體層110係可例如使用諸如單晶矽、多晶矽、或非晶矽等以矽為基的半導體材料，以鍺為基的半導體材料來形成。另一選擇是，可使用諸如鍺化矽、碳化矽、砷化鎵、或磷化銦等化合物半導體材料。
需注意的是，當作上述氧化物半導體材料的例子，給定以InMO3(ZnO)m(m>0)為代表者。此處，M代表選自鎵(Ga)、鐵(Fe)、鎳(Ni)、錳(Mn)、和鈷(Co)等的一或多個金屬元件。例如，Ga被選擇作M之例子包括選擇除了Ga之外的上述金屬元素，諸如Ga及Ni的組合或Ga及Fe的組合等之例子，與只使用Ga之例子。而且，在上述氧化物半導體中，在一些例子中，除了包含當作M的金屬元素之外，還含有諸如Fe或Ni等過渡金屬元素或過渡金屬的氧化物當作雜質元素。無須說，氧化物半導體材料並不侷限於上述材料，及可使用各種氧化物半導體材料，諸如氧化鋅或氧化銦等。
在使用In-Ga-Zn為基的材料當作氧化物半導體材料來形成半導體層110之例子中，例如，可利用使用含有In、Ga、及Zn(In2O3:Ga2O3:ZnO=1:1:1)的氧化物半導體目標之濺鍍法。可在下列條件之下執行濺鍍，例如：基板100和目標之間的距離是30 mm至500 mm；壓力是0.1 Pa至2.0 Pa；直流(DC)電力供應是0.25 kW至5.0 kW；溫度是20℃至100℃；大氣是諸如氬等稀有氣體大氣、氧化物大氣、或諸如氬等稀有氣體和氧化物的混合大氣。當作上述濺鍍法，可利用將高頻電力供應當作濺鍍用的電力供應之RF濺鍍法；使用DC電力供應之DC濺鍍法；以脈衝方式施加DC偏壓之脈衝式DC濺鍍法。
在此實施例中，說明半導體層110被形成具有單層結構之例子；然而，半導體層110可具有疊層結構。例如，取代上述結構，形成具有與半導體層110相同構成之半導體層(下面稱作“具有正常導電性的半導體層”)，之後，將半導體層(下面稱作“具有高導電性的半導體層”)形成於絕緣層108上，此半導體層具有類似於半導體層110的構成元素之構成元素，且具有不同於半導體層110的構成比之構成比。在此例中，因為具有高導電性的半導體層設置在源極電極(或汲極電極)和具有正常導電性的半導體層之間，所以可提高元件特性。
具有正常導電性的半導體層和具有高導電性的半導體層係可藉由使其膜形成條件不同來形成。在此例中，具有高導電性的半導體層之膜形成條件的氧氣對氬氣之流率比小於具有正常導電性的半導體層之膜形成條件的氧氣對氬氣之流率比較佳。尤其是，在稀有氣體(諸如氬或氦等)大氣或含有10%或更少的氧氣和90%或更多的稀有氣體之大氣中形成具有高導電性的半導體層。在氧大氣或氧氣對稀有氣體的流率比是1或更多之大氣中形成具有正常導電性的半導體層。以此方式，可形成具有不同導電性的兩種半導體層。
另外，在執行電漿處理之後，在不暴露至空氣之下形成半導體層110的例子中，可防止灰塵或濕氣附著於絕緣層108和半導體層110之間的介面。
需注意的是，半導體層110的厚度可以是約5 nm至200 nm。
接著，將抗蝕遮罩112選擇性形成於半導體層110上，及使用抗蝕遮罩112選擇性蝕刻半導體層110，藉以形成半導體層114(見圖1E)。此處，可以類似於抗蝕遮罩104的方法來形成抗蝕遮罩112。需注意的是，在藉由蝕刻半導體層110來形成半導體層114之後才去除抗蝕遮罩112。
可使用濕蝕刻或乾蝕刻來當作用於蝕刻半導體層110之蝕刻方法。此處，藉由使用醋酸、硝酸、磷酸的混合溶液之濕蝕刻來去除半導體層110的不必要部位，以形成半導體層114。需注意的是，上述濕蝕刻所使用的蝕刻劑(蝕刻溶液)可以是能夠蝕刻半導體層110的任何溶液，並不侷限於上述溶液。
當例如執行乾蝕刻時，使用包括氯或包括添加氧的氯之氣體較佳。這是因為，藉由使用包括氯的氣體，可容易獲得有關導電層或基層之半導體層110的蝕刻選擇性。
當作用於乾蝕刻的蝕刻設備，可利用使用反應性離子蝕刻法(RIE法)的蝕刻設備；使用諸如ECR(電子迴旋共振)或ICP(感應耦合電漿)等高密度電漿源的乾蝕刻設備。可使用ECCP(增強型感應耦合電漿)模式蝕刻設備，其與ICP蝕刻設備比較，可在廣大面積上獲得均勻放電。甚至當使用第十產生或後面的基板，仍可利用此ECCP模式蝕刻設備。
接著，形成導電層116，以覆蓋絕緣層108和半導體層114(見圖2A)。導電層116係可使用類似於導電層102的材料與方法之材料與方法來形成。例如，導電層116可被形成具有鉬膜或鈦膜的單層結構。另一選擇是，導電層116可被形成具有疊層結構，及例如可具有鋁膜和鈦膜的疊層結構。可利用以鈦膜、鋁膜、及鈦膜的順序來堆疊之三層結構。可利用以鉬膜、鋁膜、及鉬膜的順序來堆疊之三層結構。另外，含有釹的鋁膜(Al-Nd膜)可被使用當作用於這些疊層結構之鋁膜。其他選擇是，導電層116可具有含矽的鋁膜之單層結構。
接著，抗蝕遮罩118和抗蝕遮罩120被選擇性形成於導電層116上，及使用抗蝕遮罩選擇性蝕刻導電層116，以形成充作源極和汲極電極的其中之一的導電層122，和充作源極和汲極電極的其中另一個之導電層124(見圖2B)。此處，能夠以類似於抗蝕遮罩104的方式之方式來形成抗蝕遮罩118和120。需注意的是，在藉由蝕刻導電層116來形成導電層122和124之後去除抗蝕遮罩118和120。
可利用濕蝕刻或乾蝕刻當作用以蝕刻導電層116之方法。此處，以乾蝕刻去除導電層116的不必要部位，以形成導電層122和124。
需注意的是，雖然此實施例中利用當蝕刻導電層116時去除半導體層114的部分之結構(通道蝕刻型)，但是所揭示之發明的一實施例並不侷限於此。取而代之的是，可利用另一結構(蝕刻停止層型)，在此結構中，於半導體層114和導電層116之間形成防止蝕刻繼續進行的層(蝕刻停止層)，使得半導體層114不被蝕刻。
在形成導電層122和124之後，以100℃至500℃，典型上200℃至400℃，來執行熱處理。執行熱處理的大氣可以是例如空氣大氣、氮大氣、氧大氣、含有水蒸氣的大氣等。另外，熱處理時間可以是約0.1至5小時。此處，執行在空氣大氣中以350℃熱處理一小時。需注意的是，只要在形成半導體層110之後和在形成充作中間層絕緣層的絕緣層之前，並不特別侷限熱處理的時序。例如，可緊接在形成半導體層110之後執行熱處理。另一選擇是，可緊接在形成半導體層114之後或緊接在形成導電層116之後執行熱處理。藉由執行熱處理(第一熱處理)和接下來的熱處理(第二熱處理)，可大幅提高半導體元件的特性，及可降低特性的變化。
需注意的是，以400℃或更低來執行上述熱處理較佳，以不使充作閘極絕緣層之絕緣層108的特性改變(退化)。無須說，所揭示之發明的一實施例不應被闡釋作其限制。
接著，形成絕緣層126，以覆蓋導電層122、導電層124、半導體層114等(見圖2C)。此處，絕緣層126充作所謂的中間層絕緣層。絕緣層126係可使用諸如氧化矽、氧化鋁、氧化鉭等材料來形成。絕緣層126亦可藉由堆疊這些材料所形成之膜來形成。
因為絕緣層126被形成鄰接於半導體層114，所以絕緣層126的組成滿足預定條件較佳。尤其是，例如，絕緣層126中的氫濃度低於半導體層114(或半導體層110)的氫濃度較佳(換言之，半導體層114中的氫濃度高於絕緣層126中的氫濃度較佳)。另外，絕緣層126中的氮濃度低於半導體層114(或半導體層110)的氮濃度較佳(換言之，半導體層114中的氮濃度高於絕緣層126中的氮濃度較佳)。這是因為，藉由使絕緣層126中的氫濃度(或氮濃度)低於半導體層114中的氫濃度(或氮濃度)，可以抑制由於氫(或氮)從絕緣層126散佈到半導體層114所導致之元件特性的退化。
經由依據半導體層114的形成條件，當絕緣層126中的氫濃度是例如1×1021 atoms/cm3或更低(較佳的是，5×1020 atoms/cm3或更低)時滿足上述條件。同樣地，當絕緣層126中的氮濃度是1×1019 atoms/cm3或更低時滿足上述條件。需注意的是，上述濃度顯示出絕緣層126中的平均值。
當作滿足上述條件之絕緣層126的更特別例子時，可給定藉由濺鍍所形成之氧化矽膜。這是因為，在使用濺鍍法的例子中，與使用電漿CVD法時比較，容易降低膜中的氫濃度。無須說，只要滿足上述條件，可利用包括CVD法的任何其他方法。並不特別侷限絕緣層126的其他條件。例如，可在合理範圍內改變絕緣層126的厚度。
之後，形成各種電極和配線，藉以完成設置有電晶體150之半導體裝置(見圖2D)。在此實施例中，圖示形成充作顯示裝置的像素電極之導電層128的典型例子(見圖2D)。然而，所揭示之發明的一實施例並不侷限於此。
在形成導電層128之後，以100℃至500℃，典型上200℃至400℃，來執行熱處理。執行熱處理的大氣可以是例如空氣大氣、氮大氣、氧大氣、含有水蒸氣的大氣等。另外，熱處理時間可以是約0.1至5小時。此處，執行在空氣大氣中以350℃熱處理一小時。需注意的是，只要在形成絕緣層126之後，並不特別侷限熱處理的時序。例如，可緊接在形成絕緣層126之後執行上述熱處理。另一選擇是，可緊接在形成另一絕緣層、導電層等之後執行上述熱處理。藉由執行熱處理(第二熱處理)和前一熱處理(第一熱處理)，可大幅提高半導體元件的特性，及可降低特性的變化。
需注意的是，第二熱處理的效果並不侷限於上述。例如，第二熱處理亦提供修復絕緣層126的缺陷之有利效果。因為絕緣層126係以極低溫所形成，所以缺陷存在於膜中。當以現狀使用絕緣層126時元件特性可能受到不利影響。從修復絕緣層126中的此種缺陷之觀點看來，上述熱處理可說是扮演重要角色。
此外，以400℃或更低來執行熱處理較佳，以不使充作閘極絕緣層之絕緣層108的特性改變(退化)。無須說，所揭示之發明的一實施例不應被闡釋作其限制。
如此實施例所示一般，具有絕佳特性之半導體元件係可藉由執行下列熱處理兩者來提供：在形成半導體層110的步驟之後以及在形成絕緣層126的步驟之前的熱處理；和形成絕緣層126的步驟之後的熱處理。因此，能夠設置包括具有絕佳特性的半導體元件之半導體裝置。
[實施例2]
在此實施例中，參考圖式說明用於半導體裝置的半導體元件之製造方法的例子，其不同於上述實施例。需注意的是，此實施例中之半導體裝置的製造方法之許多部分與實施例1者相同。因此，在下列說明中，將省略相同部位的重複說明，及詳細說明不同點。
首先，導電層202係形成於基板200上(見圖3A)。可參考前一實施例(參考圖1A的說明等)用於基板200、導電層202等的細節。基層係可形成於基板200上。亦可參考前一實施例用於基層的細節。
接著，抗蝕遮罩204係選擇性形成於導電層202上，及使用抗蝕遮罩204選擇性蝕刻導電層202，藉以形成充作閘極電極之導電層206(見圖3B)。可參考前一實施例(參考圖1B的說明等)用於抗蝕遮罩204、導電層206、蝕刻等的細節。
然後，形成充作閘極絕緣層之絕緣層208，以覆蓋導電層206(見圖3C)。可參考前一實施例(參考圖1C的說明等)用於絕緣層208等的細節。
形成導電層210，以覆蓋絕緣層208(見圖3D)。導電層210係可使用類似於導電層202的材料和方法之材料和方法來形成。換言之，可參考前一實施例(參考圖1A及圖2A的說明等)用於細節。
接著，將抗蝕遮罩212和抗蝕遮罩214選擇性形成於導電層210上，及使用抗蝕遮罩選擇性蝕刻導電層210，以形成充作源極和汲極電極的其中之一的導電層216，和充作源極和汲極電極的其中另一個之導電層218(見圖3E)。此處，能夠以類似於抗蝕遮罩204的方式之方式來形成抗蝕遮罩212和214。換言之，可參考前一實施例(參考圖1B及圖2AB的說明等)用於抗蝕遮罩的細節。
可利用濕蝕刻或乾蝕刻當作用以蝕刻導電層210之方法。此處，以乾蝕刻去除導電層210的不必要部位，以形成導電層216和218。需注意的是，雖然在此實施例未圖示，但是在一些例子中可藉由蝕刻去除絕緣層208的部分。
接著，形成半導體層220，以覆蓋絕緣層208、導電層216、導電層218等(見圖4A)。可參考前一實施例(參考圖1D的說明等)用於半導體層220的細節。
接著，將抗蝕遮罩222選擇性形成於半導體層220上，及使用抗蝕遮罩222選擇性蝕刻半導體220，以形成半導體層224(見圖4B)。可參考前一實施例(參考圖1B的說明等)用於抗蝕遮罩222的細節。
可使用濕蝕刻或乾蝕刻來當作用於蝕刻半導體層220之蝕刻方法。此處，藉由使用醋酸、硝酸、磷酸的混合溶液之濕蝕刻來去除半導體層220的不必要部位，以形成半導體層224。需注意的是，上述濕蝕刻所使用的蝕刻劑(蝕刻溶液)可以是能夠蝕刻半導體層220的任何溶液，並不侷限於上述溶液。
當例如執行乾蝕刻時，使用包括氯或包括添加氧的氯之氣體較佳。這是因為，藉由使用包括氯的氣體，可容易獲得有關導電層或基層之半導體層220的蝕刻選擇性。需注意的是，可參考前一實施例用於蝕刻等的細節。
在形成半導體層224之後，以100℃至500℃，典型上200℃至400℃，來執行熱處理。執行熱處理的大氣可以是例如空氣大氣、氮大氣、氧大氣、含有水蒸氣的大氣等。另外，熱處理時間可以是約0.1至5小時。此處，執行在空氣大氣中以350℃熱處理一小時。需注意的是，只要在形成半導體層220之後和在形成充作中間層絕緣層的絕緣層之前，並不特別侷限熱處理的時序。例如，可緊接在形成半導體層220之後執行熱處理。藉由執行熱處理(第一熱處理)和接下來的熱處理(第二熱處理)二者，可大幅提高半導體元件的特性，及可降低特性的變化。
需注意的是，以400℃或更低來執行熱處理較佳，以不使充作閘極絕緣層之絕緣層208的特性改變(退化)。無須說，所揭示之發明的一實施例不應被闡釋作其限制。
然後，形成絕緣層226，以覆蓋導電層216、導電層218、半導體層224等(見圖4C)。此處，絕緣層226充作所謂的中間層絕緣層。絕緣層226係可使用氧化矽、氧化鋁、或氧化鉭等材料來形成。絕緣層226亦可藉由堆疊這些材料所形成的膜來形成。
因為絕緣層226被形成鄰接於半導體層224，所以絕緣層226的組成滿足預定條件較佳。尤其是，例如，絕緣層226中的氫濃度低於半導體層224(或半導體層220)的氫濃度較佳(換言之，半導體層224中的氫濃度高於絕緣層226中的氫濃度較佳)。另外，絕緣層226中的氮濃度低於半導體層224(或半導體層220)的氮濃度較佳(換言之，半導體層224中的氮濃度高於絕緣層226中的氮濃度較佳)。這是因為，藉由使絕緣層226中的氫濃度(或氮濃度)低於半導體層224中的氫濃度(或氮濃度)，可以抑制由於氫(或氮)從絕緣層226散佈到半導體層224所導致之元件特性的退化。
經由依據半導體層224的形成條件，當絕緣層226中的氫濃度是例如1×1021 atoms/cm3或更低(較佳的是，5×1020 atoms/cm3或更低)時滿足上述條件。同樣地，當絕緣層226中的氮濃度是1×1019 atoms/cm3或更低時滿足上述條件。需注意的是，上述濃度顯示出絕緣層226中的平均值。
當作滿足上述條件之絕緣層226的更特別例子時，可給定藉由濺鍍所形成之氧化矽膜。這是因為，在使用濺鍍法的例子中，與使用電漿CVD法時比較，容易降低膜中的氫濃度。無須說，只要滿足上述條件，可利用包括CVD法的任何其他方法。並不特別侷限絕緣層226的其他條件。例如，可在合理範圍內改變絕緣層226的厚度。
之後，形成各種電極和配線，藉以完成設置有電晶體250之半導體裝置(見圖4D)。在此實施例中，圖示形成充作顯示裝置的像素電極之導電層228的典型例子(見圖4D)。然而，所揭示之發明的一實施例並不侷限於此。
在形成導電層228之後，以100℃至500℃，典型上200℃至400℃，來執行熱處理。執行熱處理的大氣可以是例如空氣大氣、氮大氣、氧大氣、含有水蒸氣的大氣等。另外，熱處理時間可以是約0.1至5小時。此處，執行在空氣大氣中以350℃熱處理一小時。需注意的是，只要在形成絕緣層226之後，並不特別侷限熱處理的時序。例如，可緊接在形成絕緣層226之後執行上述熱處理。另一選擇是，可緊接在形成另一絕緣層、導電層等之後執行上述熱處理。藉由執行熱處理(第二熱處理)和前一熱處理(第一熱處理)，可大幅提高半導體元件的特性，及可降低特性的變化。
需注意的是，第二熱處理的效果並不侷限於上述。例如，第二熱處理亦提供修復絕緣層226的缺陷之有利效果。因為絕緣層226係以極低溫所形成，所以缺陷存在於膜中。當以現狀使用絕緣層226時元件特性可能受到不利影響。從修復絕緣層226中的此種缺陷之觀點看來，上述熱處理可說是扮演重要角色。
需注意的是，以400℃或更低來執行熱處理較佳，以不使充作閘極絕緣層之絕緣層208的特性改變(退化)。無須說，所揭示之發明的一實施例不應被闡釋作其限制。
如此實施例所示一般，具有絕佳特性之半導體元件係可藉由執行下列熱處理兩者來提供：在形成半導體層220的步驟之後以及在形成絕緣層226的步驟之前的熱處理；和形成絕緣層226的步驟之後的熱處理。因此，能夠設置包括具有絕佳特性的半導體元件之半導體裝置。
需注意的是，可適當組合前一實施例來實施此實施例。
[實施例3]
在此實施例中，參考圖式說明半導體裝置的例子之主動矩陣式基板的製造處理。需注意的是，此實施例所說明之製造處理的許多部分與先前實施例者相同。因此，在下面說明中，將省略相同部位的重複說明，及詳細說明不同點。需注意的是，在下面說明中，圖5A至5C及圖6A至6C為剖面圖，及圖7為平面圖。此外，圖5A至5C及圖6A至6C的每一個中之線A1-A2及線B1-B2分別對應於圖7中的線A1-A2及線B1-B2。亦需注意的是，在此實施例中，沿著線A1-A2所取的結構中所圖解之半導體元件類似於前一實施例(實施例2)所說明的半導體元件。
首先，將配線和電極(閘極電極302、電容器配線304、及第一終端306)形成於基板300(見圖5A)上。尤其是，在將導電層形成於基板上之後，經由使用抗蝕遮罩的蝕刻來形成配線和電極。在此實施例中，配線和電極係可藉由類似於先前實施例的任一個所示之方法的方法來形成；因此，可參考先前實施例(參考圖1A及1B、圖3A及3B的說明等)用於細節。需注意的是，在上述說明中，僅為了方便而在“電極”和“配線”之間作區別，它們的功能並不侷限於“電極”或“配線”的名稱。例如，在一些例子中，閘極電極被稱作閘極電極的相等物。
需注意的是，可使用與閘極電極302相同的材料和相同的製造方法，同時形成電容器配線304和第一終端306。因此，例如，可電連接閘極電極302和第一終端306。可參考先前實施例用於閘極電極302之材料和製造方法的細節。
接著，閘極絕緣層308係形成於閘極電極302上，及選擇性蝕刻閘極絕緣層308，以露出第一終端306，藉以形成接觸孔(見圖5B)。對蝕刻處理並無特別限制。可參考先前實施例(參考圖1C、圖3C的說明等)用於閘極絕緣層308的細節。對蝕刻處理並無特別限制；可使用乾蝕刻，或可使用濕蝕刻。
接著，在形成覆蓋閘極絕緣層308和第一終端306的導電層之後，選擇性蝕刻導電層，以形成源極電極310(或汲極電極)、汲極電極312(或源極電極)、連接電極314、及第二終端316(見圖5C)。需注意的是，在上述說明中，僅為了方便而在”電極”和“配線”之間作區別，它們的功能並不侷限於“電極”或“配線”的名稱。例如，在一些例子中，閘極電極被稱作源極電極的相等物。
可參考先前實施例(參考圖2A及2B、圖3D及3E的說明等)用於上述導電層的材料、製造方法、蝕刻處理等。需注意的是，藉由在蝕刻處理中執行乾蝕刻，與使用濕蝕刻時比較，可將配線結構微型化。例如，經由形成於閘極絕緣層308中的接觸孔，可將連接電極314直接連接到第一終端306。亦需注意的是，第二終端316可電連接到源極電極310。
接著，在形成半導體層以覆蓋至少源極電極310和汲極電極312之後，選擇性蝕刻半導體層，以形成半導體層318(見圖6A)。此處，半導體層318與源極電極310和汲極電極312的部分接觸。可參考先前實施例(參考圖1D及1E、圖4A及4B的說明等)用於半導體層318的細節。
在形成半導體層318之後，以100℃至500℃，典型上200℃至400℃，來執行熱處理。執行熱處理的大氣可以是例如空氣大氣、氮大氣、氧大氣、含有水蒸氣的大氣等。另外，熱處理時間可以是約0.1至5小時。此處，執行在空氣大氣中以350℃熱處理一小時。需注意的是，只要在形成半導體層318之後和形成充作中間層絕緣層的絕緣層之前，並不特別侷限熱處理的時序。例如，可緊接在形成半導體層318之後執行上述熱處理。藉由執行熱處理(第一熱處理)和接下來的熱處理(第二熱處理)二者，可大幅提高半導體元件的特性，及可降低特性的變化。
需注意的是，以400℃或更低來執行熱處理較佳，以不使充作閘極絕緣層之絕緣層308的特性改變(退化)。無須說，所揭示之發明的一實施例不應被闡釋作其限制。
然後，形成絕緣層320，以覆蓋源極電極310、汲極電極312、半導體層318等，及選擇性蝕刻絕緣層320，以形成到達汲極電極312、連接電極314、和第二終端316之接觸孔(見圖6B)。絕緣層320係可使用諸如氧化矽、氧化鋁、或氧化鉭等材料來形成。絕緣層320亦可藉由堆疊這些材料所形成之膜來形成。
因為絕緣層320被形成鄰接於半導體層318，所以絕緣層320的組成滿足預定條件較佳。尤其是，例如，絕緣層320中的氫濃度低於半導體層318的氫濃度較佳(換言之，半導體層318中的氫濃度高於絕緣層320中的氫濃度較佳)。另外，絕緣層320中的氮濃度低於半導體層318的氮濃度較佳(換言之，半導體層318中的氮濃度高於絕緣層320中的氮濃度較佳)。這是因為，藉由使絕緣層320中的氫濃度(或氮濃度)低於半導體層318中的氫濃度(或氮濃度)，可以抑制由於氫(或氮)從絕緣層320散佈到半導體層318所導致之元件特性的退化。
經由依據半導體層318的形成條件，當絕緣層320中的氫濃度是例如1×1021 atoms/cm3或更低(較佳的是，5×1020 atoms/cm3或更低)時滿足上述條件。同樣地，當絕緣層320中的氮濃度是1×1019 atoms/cm3或更低時滿足上述條件。需注意的是，上述濃度顯示出絕緣層320中的平均值。
當作滿足上述條件之絕緣層320的更特別例子時，可給定藉由濺鍍所形成之氧化矽膜。這是因為，在使用濺鍍法的例子中，與使用電漿CVD法時比較，容易降低膜中的氫濃度。無須說，只要滿足上述條件，可利用包括CVD法的任何其他方法。並不特別侷限絕緣層320的其他條件。例如，可在合理範圍內改變絕緣層320的厚度。
接著，形成電連接到汲極電極312的透明導電層322、電連接到連接電極314的透明導電層324、和電連接到第二終端316的透明導電層326(見圖6C及圖7)。
透明導電層322充作像素電極，及透明導電層324和326充作用於與撓性印刷電路(FPC)連接之電極或配線。尤其是，形成於連接電極314上之透明導電層324可被使用當作終端電極，用於充作閘極配線的輸入終端之連接；及形成於第二終端316上之透明導電層326可被使用當作終端電極，用於充作源極配線的輸入終端之連接。
此外，儲存電容器係可使用電容器配線304、閘極絕緣層308、和透明導電層322來形成。
透明導電層322、324、及326係可使用諸如氧化銦(In2O3)、氧化銦氧化錫合金(In2O3-SnO2，縮寫成ITO)、或氧化銦氧化鋅合金(In2O3-ZnO)所形成。例如，在藉由濺鍍法、真空蒸發法等形成含有上述材料的膜之後，可藉由蝕刻去除不必要部位，藉以形成透明導電層322、324、及326。
此外，在形成透明導電層322、324、及326之後，以100℃至500℃，典型上200℃至400℃，來執行熱處理。執行熱處理的大氣可以是例如空氣大氣、氮大氣、氧大氣、含有水蒸氣的大氣等。另外，熱處理時間可以是約0.1至5小時。此處，執行在空氣大氣中以350℃熱處理一小時。需注意的是，只要在形成絕緣層320之後並不特別侷限熱處理的時序。例如，可緊接在形成絕緣層320之後執行上述熱處理。另一選擇是，可緊接在絕緣層320中形成接觸孔之後執行上述熱處理。其他另一選擇是，可在形成另一絕緣層、導電層等之後執行上述熱處理。藉由執行熱處理(第二熱處理)和前一熱處理(第一熱處理)，可大幅提高半導體元件的特性，及可降低特性的變化。
需注意的是，第二熱處理的效果並不侷限於上述。例如，第二熱處理亦提供修復絕緣層320的缺陷之有利效果。因為絕緣層320係以極低溫所形成，所以缺陷存在於膜中。當以現狀使用絕緣層時元件特性可能受到不利影響。從修復絕緣層320中的此種缺陷之觀點看來，上述熱處理可說是扮演重要角色。
需注意的是，以400℃或更低來執行熱處理較佳，以不使充作閘極絕緣層308的特性改變(退化)。無須說，所揭示之發明的一實施例不應被闡釋作其限制。
經由上述步驟，可完成包括底閘極電晶體350之主動矩陣式基板和諸如儲存電容器等元件。例如，在藉由使用此製造主動矩陣式液晶顯示裝置之例子中，可將液晶層設置於主動矩陣式基板和設置有相對電極的相對基板之間，及主動矩陣式基板和相對基板可彼此固定。
如此實施例所示一般，具有絕佳特性之半導體元件係可藉由執行下列熱處理兩者來提供：在形成半導體層318的步驟之後以及在形成絕緣層320的步驟之前的熱處理；和形成絕緣層320的步驟之後的熱處理。因此，能夠設置包括具有絕佳特性的半導體元件之半導體裝置。
需注意的是，雖然說明使用實施例2所示之方法形成電晶體350或其他結構的例子，但是所揭示之發明並不侷限於此。可使用實施例1所示之方法。需注意的是，可與前一實施例適當組合來實施此實施例。
[實施例4]
在此實施例中，說明製造薄膜電晶體以及將薄膜電晶體用於像素部和驅動器電路中來製造具有顯示功能之半導體裝置(亦稱作顯示裝置)的例子。另外，可將驅動器電路的部分或整個形成在與像素部相同的基板上，藉以獲得面板系統。
顯示裝置包括顯示元件。當作顯示元件，可使用液晶元件(亦稱作液晶顯示元件)、發光元件(亦稱作發光顯示元件)等。發光元件包括其亮度受電流或電壓控制之元件在其種類中，尤其是包括無機電致發光(EL)元件，有機EL元件等在其種類中。另外，可使用其反差受電場改變之顯示媒體，諸如電子墨水等。
此外，顯示裝置包括顯示元件被密封之面板，及包括控制器的IC等安裝在面板上之模組。而且，形成顯示裝置之元件基板被設置有用以供應電流到像素部的每一個中之顯示元件的機構。尤其是，元件基板可在只有形成顯示元件的像素電極之後的狀態，或在形成將成為像素電極的導電膜之後或蝕刻導電膜之前的狀態。
需注意的是，此說明書中的顯示裝置意指影像顯示裝置、顯示裝置、光源(包括照明裝置)等。另外，顯示裝置亦包括下面模組在其種類中：附接諸如FPC(撓性印刷電路)、TAB(捲帶式自動接合)捲帶、或TCP(捲帶式軟板封裝)等連接器之模組；TAB捲帶或TCP的尖端被設置有印刷配線板之模組；以COG(晶片玻璃接合)法將IC(積體電路)直接安裝於顯示元件上之模組等。
下面，在此實施例中，說明液晶顯示裝置的例子。圖8A1、8A2、及8B是面板的平面圖及剖面圖，在面板中，以第二基板4006和密封劑4005密封形成於第一基板4001上之薄膜電晶體4010及4011以及液晶元件4013。此處，圖8A1及8A2各個為平面圖，及圖8B為沿著圖8A1及8A2的線M-N所取之橫剖面圖。
密封劑4005被設置成圍繞設置於第一基板4001上之像素部4002和掃描線驅動器電路4004。第二基板4006設置於像素部4002和掃描線驅動器電路4004上。換言之，藉由第一基板4001、密封劑4005、和第二基板4006，將像素部4002和掃描線驅動器4004與液晶層4008密封在一起。另外，使用單晶半導體膜或多晶半導體膜於分開備製的基板上所形成之信號線驅動器電路4003安裝在不同於第一基板4001上由密封劑4005圍繞的區域之區域中。
需注意的是，對分開形成的驅動器電路之連接方法並無特別限制，可適當使用COG法、導線接合法、TAB法等。圖8A1圖解以COG法安裝信號線驅動器電路4003之例子，及圖8A2圖解以TAB法安裝信號線驅動器4003之例子。
此外，設置在第一基板4001上之像素部4002和掃描線驅動器電路4004各個包括複數個薄膜電晶體。圖8B圖解包括在像素部4002中的薄膜電晶體4010和包括在掃描線驅動器電路4004中的薄膜電晶體4011。絕緣層4020和絕緣層4021被設置於薄膜電晶體4010和4011上。
先前實施例的任一個等所示之電晶體可應用到薄膜電晶體4010和4011。需注意的是，在此實施例中，薄膜電晶體4010和4011是n通道薄膜電晶體。
包括在液晶元件4013中的像素電極層4030電連接到薄膜電晶體4010。液晶元件4013的相對電極層4031形成於第二基板4006上。液晶元件4013係由像素電極層4030、相對電極層4031、和液晶層4008所形成。需注意的是，像素電極層4030和相對電極層4031分別被設置有絕緣層4032和絕緣層4033，其各個充作對準膜。液晶層4008係夾置在像素電極層4030和相對電極層4031之間，具有絕緣層4032和4033插入在其間。
需注意的是，當作第一基板4001和第二基板4006，可使用玻璃、金屬(典型上是不銹鋼)、陶瓷、塑膠等。當作塑膠，可使用FRP(纖維玻璃強化塑膠)基板、PVF(聚氟乙烯)膜、聚酯膜、丙烯酸樹脂膜等。此外，可使用具有鋁箔夾置在PVF膜或聚酯膜之間的結構之薄板。
設置圓柱間隔物4035，以控制像素電極層4030和相對電極層4031之間的距離(單元間隙)。圓柱間隔物4035係可藉由選擇性蝕刻絕緣膜來獲得。需注意的是，可使用球面間隔物來取代圓柱間隔物。此外，相對電極層4031電連接到形成於與薄膜電晶體4010相同之基板上的共同電位線。例如，可經由設置在一對基板之間的導電粒子將相對電極層4031電連接到共同電位線。需注意的是，導電粒子包含在密封劑4005中較佳。
另一選擇是，可使用顯示不需要對準膜之藍相的液晶。藍相是液晶相的其中之一，藍相係在增加膽固醇液晶的溫度同時，緊接在膽固醇相改變成各向同性相之前所產生的。因為藍相僅產生在狹窄溫度範圍內，所以使用含有5 wt%或更多的對掌劑之液晶組成較佳。如此，可提高溫度範圍。包括顯示藍相之液晶並且對掌劑具有10μm至100μm的小回應時間之液晶組成具有光學各向同性，其使對準處理變得不需要，並且具有小的視角相依性。
雖然此實施例說明透射式液晶顯示裝置的例子，但是本發明並不侷限於此。本發明的實施例亦可應用到反射式液晶顯示裝置或半透射式液晶顯示裝置。
在此實施例中，說明液晶顯示裝置的例子，在此液晶顯示裝置中，極化板設置在基板的外表面上(觀看者側上)，及用於顯示元件的彩色層和電極層以此順序設置在基板的內表面上；然而，極化板亦可設置在基板的內表面上。此外，極化板和彩色層的疊層結構並不侷限於此實施例。可根據極化板和彩色層的材料、製造條件等適當改變疊層結構。另外，可設置充作黑色矩陣的阻光膜。
在此實施例中，為了降低薄膜電晶體的表面粗糙度，在先前實施例的任一個中所獲得之薄膜電晶體被覆蓋有絕緣層4021。當作絕緣層4021，可使用諸如聚醯亞胺、丙烯酸、苯環丁烯、聚醯胺、或環氧等具有耐熱性的有機材料。除了此種有機材料之外，亦可以使用低介電常數材料(低k材料)、矽氧烷為基的樹脂、PSG(磷矽酸鹽玻璃)、BPSG(硼磷矽酸鹽玻璃)等。需注意的是，絕緣層4021係藉由堆疊這些材料所形成之複數個絕緣膜所形成。
此處，矽氧烷為基的樹脂是從矽氧烷為基的材料當作起始材料所形成且具有Si-O-Si的鍵之樹脂。當作取代基，可使用有機基(如、烷基或芳香族羥基)或氟基。此外，有機基可包括氟基。
對形成絕緣層4021的方法並無特別限制，及藉由濺鍍法、SOG法、旋轉塗佈法、浸泡法、噴灑塗佈法、微滴排放法(噴墨法、絲網印刷、膠版印刷等)、刮刀、輥式塗料器、簾幕塗料器、刀式塗料器等，依據材料可形成絕緣層4021。
像素電極層4030和相對電極層4031係可由光傳送導電材料所製成，諸如含有氧化鎢的氧化銦、含有氧化鎢的氧化銦鋅、含有氧化鈦的氧化銦、含有氧化鈦的氧化銦錫、氧化銦錫(ITO)、氧化銦鋅、或添加氧化矽的氧化銦錫等。
含有導電高分子的導電組成(亦稱作導電聚合物)可用於像素電極層4030和相對電極層4031。導電組成所製成的像素電極具有薄片電阻1.0×104Ω/sq.或更少，及在波長550 nm上透射率70%或更多較佳。而且，包含在導電組成中之導電高分子的電阻係數是0.1Ω‧cm或更少較佳。
當作導電高分子，可使用所謂的π電子共軛導電高分子。例如，可給定聚苯胺或其衍生物、聚比咯或其衍生物、聚噻吩或其衍生物、或它們的兩或多種之共聚合物。
將各種信號從FPC 4018供應到信號線驅動器電路4003、掃描線驅動器電路4004、像素部4002等。
此外，連接終端電極4015係從與包括在液晶元件4013中之像素電極層4030相同的導電膜所形成，及終端電極4016係從與薄膜電晶體4010和4011的源極和汲極電極層相同的導電膜所形成。
連接終端電極4015經由各向異性導電膜4019電連接到包括在FPC 4018中之終端。
需注意的是，圖8A1、8A2、及8B圖解將信號線驅動器4003分開形成及安裝於第一基板4001上之例子；然而，此實施例並不侷限於此結構。掃描線驅動器電路4004可分開形成然後安裝，或只有部分信號線驅動器電路或部分掃描線驅動器電路分開形成然後安裝。
圖9圖解使用TFT(薄膜電晶體)基板2600形成對應於半導體裝置的一實施例之液晶顯示模組的例子。
在圖9中，藉由密封劑2602將TFT基板2600和相對基板2601彼此接合，及將包括TFT等的元件層2603、包括對準膜和液晶層的的液晶層2604、彩色層2605、極化板2606等設置在TFT基板2600和相對基板2601之間，藉以形成顯示區。彩色層2605需要執行彩色顯示。在RGB系統的例子中，對應於紅、綠、及藍的顏色之各自彩色層被設置用於各自像素。極化板2606和2607和擴散板2613設置在TFT基板2600和相對基板2601的外部。光源包括冷陰極管2610和反射板2611。電路板2612經由撓性配線板2609連接到TFT基板2600的配線電路部2608。如此，諸如控制電路或電源電路等外部電路包括在液晶模組中。減速板可設置在極化板和液晶層之間。
就液晶的驅動法而言，可使用TN(扭轉向列型)模式、IPS(同平面切換)模式、FFS(邊緣電場切換)模式、MVA(多域垂直對準)模式、PVA(圖案化垂直對準)模式、ASM(軸對稱對準微型)模式、OCB(光學補償雙折射)模式、FLC(鐵電液晶)模式、AFLC(反鐵電液晶)模式等。
經由上述步驟，可製造高性能液晶顯示裝置。需注意的是，可適當組合先前實施例的任一個來實施此實施例。
[實施例5]
在此實施例中，參考圖10說明半導體裝置的例子之主動矩陣式電子紙。能夠以類似於先前實施例所說明之薄膜電晶體等的方法之方法來製造用於半導體裝置的薄膜電晶體650。
圖10之電子紙是使用扭絞球顯示系統之顯示裝置的例子。扭絞球顯示系統意指一方法，在此方法中，各個以黑和白著色之球狀粒子配置在第一電極層和第二電極層之間，及在第一電極層和第二電極層之間產生電位差，藉以控制球狀粒子的取向，以執行顯示。
薄膜電晶體650的源極或汲極電極層經由形成在絕緣層中的接觸孔電連接到第一電極層660。基板602被設置有第二電極層670。在第一電極層660和第二電極層670之間，設置各個具有黑色區域680a和白色區域680b之球狀粒子680。球狀粒子680四周的空間充填有諸如樹脂等填充物682(見圖10)。在圖10中，第一電極層660對應於像素電極，及第二電極層670對應於共同電極。第二電極層670電連接到設置在與薄膜電晶體650相同的基板上之共同電位線。
取代扭絞球，亦可使用電泳顯示元件。在那例子中，例如，可使用具有直徑約10μm至200μm的微膠囊較佳，在微膠囊中，封裝有透明液體、正電荷白色微粒子，以及負電荷黑色微粒子。當在第一電極層和第二電極層之間施加電場時，白色微粒子和黑色微粒子彼此移動到對側，以顯示白色或黑色。電泳顯示元件具有比液晶顯示元件高的反射比，如此不需要輔助光，及可在亮度不夠之處辨識顯示部。此外，具有甚至當未供應電力到顯示部時，仍可維持曾經顯示的影像。
經由上述步驟，使用所揭示之本發明的一實施例，可製造高性能電子紙。需注意的是，可適當組合先前實施例的任一個來實施此實施例。
[實施例6]
在此實施例中，說明半導體裝置的例子之發光顯示裝置。此處，說明使用利用電致發光之發光元件當作顯示元件的例子。需注意的是，可藉由發光材料是有機化合物還是無機化合物來分類利用電致發光的發光元件。通常，前者被稱作有機EL元件，後者被稱作無機EL元件。
在有機EL元件中，藉由施加電壓到發光元件，電子和電洞從一對電極分開注入到含有發光有機化合物的層，及電流流動。然後，載子(電子和電洞)重組，藉以發光。由於此種機制，發光元件被稱作電流激發發光元件。
無機EL元件依據它們的元件結構被分類成：分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件具有發光材料的粒子被分散在結合劑中之發光層，及其光發射機制是利用施體位準和受體位準之施體-受體重組型光發射。薄膜型無機EL元件具有發光層夾置在介電層之間，而介電層另外夾置在電極之間的結構，及其光發射機制是利用金屬離子的內殼電子轉換之局部型光發射。需注意的是，此處，說明使用有機EL元件當作發光元件。
參考圖11A至11C說明發光元件的結構。此處，藉由採用n通道驅動TFT當作例子來說明像素的橫剖面結構。可以類似於先前實施例所說明之電晶體的方法之方法來製造用於圖11A至11C所示的半導體裝置之TFT 701、711、及721。
為了從發光元件析取光線，陽極和陰極的至少其中之一是透明的。此處，透明意指至少發射波長具有足夠的光透射率。當作用以析取光之方法，薄膜電晶體和發光元件形成於基板上；及具有頂發射法(頂析取法)，其中從基板相對側析取光；底發射法(底析取法)，其中從基板側析取光；雙發射法(雙析取法)，其中從基板測和基板相對側二者析取光；等等。
參考圖11A說明頂發射型發光元件。
圖11A為從發光元件702發射光到陽極705側之例子中的像素之橫剖面圖。此處，發光元件702的陰極703和驅動TFT之TFT 701彼此電連接，及發光層704和陽極705彼此順序堆疊在陰極703上。當作陰極703，可使用具有低功函數且反射光之導電膜。例如，諸如Ca、Al、MgAg、或AlLi等材料被用於形成陰極703較佳。發光層704係可使用單層或堆疊的複數個層來形成。當發光層704係使用複數個層來形成時，以電子注射層、電子運送層、發光層、電洞運送層、及電洞注射層的順序堆疊於陰極703上較佳；然而，無須說，不需要形成所有這些層。陽極705係使用光傳送導電材料所形成。例如，可使用諸如含有氧化鎢的氧化銦、含有氧化鎢的氧化銦鋅、含有氧化鈦的氧化銦、含有氧化鈦的氧化銦錫、氧化銦錫(下面稱作ITO)、氧化銦鋅、或添加氧化矽的氧化銦錫等光傳送導電材料。
發光層704夾置在陰極703和陽極704之間的結構被稱作發光元件702。在圖11A所示之像素的例子中，如箭頭所示，從發光元件702發光到陽極705側。
接著，參考圖11B說明底發射型發光元件。
圖11B為從發光元件712發光到陰極713側之例子中的像素之橫剖面圖。此處，發光元件712的陰極713形成於電連接到驅動TFT 711之光傳送導電膜717上，及發光層714和陽極715以此順序堆疊在陰極713上。需注意的是，當陽極715具有光傳送特性時，可形成阻光膜716以覆蓋陽極715。就陰極713而言，可像圖11A的例子一般使用具有低功函數之導電材料。需注意的是，陰極713被形成到能夠傳送光之厚度(較佳的是，約5 nm至30 nm)。例如，具有厚度約20 nm之鋁膜可被使用當作陰極713。類似於圖11A的例子，發光層714係可使用單層或堆疊的複數個層所形成。類似於圖11A的例子，陽極715不需要傳送光，但是可由光傳送導電材料製成。當作阻光膜716，可使用反射光等之金屬；然而，並不侷限於此。例如，亦可使用添加黑顏料等的樹脂。
發光層714夾置在陰極713和陽極715之間的結構可被稱作發光元件712。在圖11B所示之像素的例子中，如箭頭所示，從發光元件712發光到陰極713側。
接著參考圖11C說明具有雙發射法之雙發射型發光元件。
在圖11C中，發光元件722的陰極723形成於電連接到驅動TFT 721之光傳送導電膜727上，及發光層724和陽極725以此順序堆疊在陰極723上。就陰極723而言，可像圖11A的例子一般使用具有低功函數之導電材料。需注意的是，陰極723被形成到能夠傳送光之厚度。例如，具有厚度約20 nm之Al膜可被使用當作陰極723。類似於圖11A的例子，發光層724係可使用單層或堆疊的複數個層所形成。類似於圖11A的例子，陽極725係可由光傳送導電材料製成。
陰極723、發光層724、及陽極725彼此重疊之結構可被稱作發光元件722。在圖11C所示之像素的例子中，從發光元件722發光到陽極725側和陰極723側二者，如箭頭所示。
雖然此處說明使用有機EL元件當作發光元件之例子，但是亦可使用無機EL發光元件當作發光元件。此處說明控制發光元件的驅動之薄膜電晶體(驅動TFT)電連接到發光元件的例子；然而，用於電流控制等的TFT可連接在驅動TFT和發光元件之間。
需注意的是，此實施例所說明之半導體裝置的結構並不侷限於圖11A至11C所示者，而可以各種方式修改。
接著，參考圖12A及12B說明發光顯示面板(亦稱作發光面板)的外觀和橫剖面圖。圖12A及12B為以第二基板4506和密封劑4505密封形成於第一基板4501上之薄膜電晶體4509及4510和發光元件4511的面板之平面圖和橫剖面圖。圖12A為平面圖及圖12B為沿著圖12A中的線H-I所取之橫剖面圖。
密封劑4505被設置成圍繞設置在第一基板4501上之像素部4502、信號線驅動器電路4503a及4503b、和掃描線驅動器電路4504a及4504b。此外第二基板4506設置在像素部4502、信號線驅動器電路4503a及4503b，及掃描線驅動器電路4504a及4504b上。換言之，藉由第一基板4501、密封劑4505、和第二基板4506，以填充物4507將像素部4502、信號線驅動器電路4503a及4503b，及掃描線驅動器電路4504a及4504b密封在一起。使用具有高氣密性和小除氣性的保護膜(諸如接合膜或紫外線可熟化樹脂膜等)、覆蓋材料等來執行封裝(密封)。
形成於第一基板4501上之像素部4502、信號線驅動器電路4503a及4503b，及掃描線驅動器電路4504a及4504b各個包括複數個薄膜電晶體，及包括在像素部4502的薄膜電晶體4510和包括在信號線驅動器電路4503a中的薄膜電晶體4509被圖解當作圖12B的例子。
當作薄膜電晶體4509及4510，可利用先前實施例所說明之電晶體。需注意的是，在此實施例中，薄膜電晶體4509及4510是n通道薄膜電晶體。
而且，參考號碼4511代表發光元件。包括在發光元件4511中之像素電極的第一電極層4517電連接到薄膜電晶體4510的源極電極層或汲極電極層。在發光元件4511的結構中，堆疊第一電極層4517、電致發光層4512、及第二電極層4513；然而，並不侷限於此實施例所說明的結構。依據從發光元件4511析取光的方向等可適當改變發光元件4511的結構。
隔板4520係使用有機樹脂膜、無機絕緣膜、有機聚矽氧烷等所形成。尤其較佳的是，隔板4520係由光敏材料形成具有開口在第一電極層4517上，使得開口的側壁被形成作具有連續彎曲的傾斜表面。
電致發光4512係可使用單層或堆疊的複數個層來形成。
保護膜可形成於第二電極層4513和隔板4520上，以防止氧、氫、濕氣、二氧化碳等進入發光元件4511。當作保護膜，可形成氮化矽膜、氧氮化矽膜、DLC膜等。
從FPC 4518a及4518b供應各種信號到信號線驅動器電路4503a及4503b、掃描線驅動器電路4504a及4504b、像素部4502等。
在此實施例中，說明從與發光元件4511的第一電極層4517相同的導電膜形成連接終端電極4515，及從與薄膜電晶體4509和4510的源極和汲極電極相同的導電膜形成終端電極4516之例子。
連接終端電極4515經由各向異性導電膜4519電連接到FPC 4518a的終端。
位在從發光元件4511析取光之方向上的基板必須具有光傳送特性。當作具有光傳送特性之基板，給定玻璃板、塑膠板、聚酯膜、丙烯酸膜等。
當作填充物4507，除了諸如氮或氬等鈍氣之外，還可使用紫外線可熟化樹脂、熱固性樹脂等。例如，可使用聚氯乙烯(PVC)、丙烯酸、聚醯亞胺、環氧樹脂、矽氧樹脂、聚乙烯醇縮丁醛(PVB)、乙烯乙酸乙烯酯(EVA)等。在此實施例中，說明使用氮當作填充物之例子。
若需要的話，諸如極化板、圓形極化板(包括橢圓形極化板)、減速板(四分之一波長板或半波長板)、或濾色器等光學膜可設置在發光元件的發光表面上。而且，可在其表面上執行抗反射處理。例如，可執行抗強光處理，其中藉由表面上的凸出和凹下來漫散反射光以降低強光。
信號線驅動器電路4503a及4503b和掃描線驅動器電路4504a及4504b係可在分開備製的基板上使用單晶半導體膜或多晶半導體膜來形成。另一選擇是，可分開形成和安裝只有信號線驅動器電路或其部分，或只有掃描線驅動器電路或其部分。此實施例並不侷限於圖12A及12B所示之結構。
經由上述步驟，可製造高性能發光顯示裝置(顯示面板)。需注意的是，可適當組合先前實施例的任一個來實施此實施例。
[實施例7]
可將半導體裝置應用到電子紙。只要它們能夠顯示資料，電子紙可用於各種領域的電子用品。例如，可將電子紙應用到電子書閱讀器(電子書)、佈告、諸如火車等交通工具中的廣告，諸如信用卡等各種卡的顯示等。圖13A及13B和圖14圖解說明電子用品的例子。
圖13A圖解使用電子紙的佈告2631。在廣告媒體是印刷紙的例子中，用手更換廣告；然而，藉由使用電子紙，可短時間改變廣告顯示。而且，可獲得穩定影像卻沒有顯示缺陷。需注意的是，佈告可具有能夠無線傳送和接收資料之組態。
圖13B圖解諸如火車等交通工具中的廣告2632。在廣告媒體是印刷紙的例子中，用手更換廣告；然而，藉由使用電子紙，可以較少人力短時間改變廣告顯示。而且，可獲得穩定影像卻沒有顯示缺陷。需注意的是，廣告可具有能夠無線傳送和接收資料之組態。
圖14圖解電子書閱讀器2700的例子。例如，電子書閱讀器2700包括兩外殼，外殼2701和外殼2703。外殼2701和外殼2703可與鉸鏈2711組合，使得電子書閱讀器2700能夠利用鉸鏈2711當作軸來開闔。利用此種結構，電子書閱讀器2700可像紙張書本一般操作。
顯示部2705和顯示部2707分別結合在外殼2701和外殼2703中。顯示部2705和顯示部2707可顯示一影像或不同影像。在顯示部2705和顯示部2707顯示不同影像的例子中，例如，可將正文顯示在右側的顯示部上(圖14中的顯示部2705)，而將圖形顯示在左側的顯示部上(圖14中的顯示部2707)。
圖14圖解外殼2701被設置有操作部等之例子。例如，外殼2701被設置有電力開關2721、操作鍵2723、揚聲器2725等。利用操作鍵2723，可翻動頁面。需注意的是，鍵盤、定位裝置等可設置在與外殼之顯示部相同的表面上。而且，外部連接終端(耳機終端、USB終端、能夠連接到AC配接器和諸如USB纜線等各種纜線之終端等)、記錄媒體插入部等可設置在外殼的背表面或側表面。而且，電子書閱讀器2700可具有電子字典的功能。
電子書閱讀器2700可具有能夠無線傳送和接收資料的組態。經由無線通訊，可從電子書伺服器購買和下載想要的書本資料等。
需注意的是，可適當組合前一實施例來實施此實施例。
[實施例8]
半導體裝置可應用到各種電子用品(包括娛樂機)。電子用品的例子包括電視機(又稱作電視或電視接收器)、電腦的監視器等、數位相機或數位視頻相機、數位相框、蜂巢式電話(又稱作行動電話或行動電話機)、可攜式遊戲操作臺、可攜式資訊終端、聲頻再生裝置、諸如彈珠台等大尺寸遊戲機等。
圖15A圖解電視機9600的例子。在電視機9600中，顯示部9603結合在外殼9601中。可將影像顯示在顯示部9603上。此處，外殼9601係由機座9605支撐著。
可利用外殼9601的操作開關或分開的遙控器9610來操作電視機9600。可利用遙控器9610的操作鍵9609來控制頻道或音量，以控制顯示在顯示部9603上的影像。而且，遙控器9610可被設置有顯示部9607，用於顯示從遙控器9610輸出的資料。
需注意的是，電視機9600被設置有接收器、數據機等。利用接收器，可接收一般電視廣播。而且，當電視機9600透過數據機以有線或無線連接到通訊網路時，可執行單向(從傳送器到接收器)或雙向(在傳送器和接收器之間、在接收器之間等)資料通訊。
圖15B圖解數位相框9700的例子。例如，在數位相框9700中，顯示部9703結合在外殼9701中。可將各種影像顯示在顯示部9703上。例如，顯示部9703可顯示數位相機等所拍攝之影像的資料，以充作一般相框。
需注意的是，數位相框9700被設置有操作部、外部連接終端(USB終端、能夠連接到諸如USB纜線等各種纜線之終端等)、記錄媒體插入部等。雖然可將它們設置在與顯示部相同的表面上，但是就數位相框9700的設計而言，亦可將它們設置在側表面或背表面上較佳。例如，儲存數位相機所拍攝之影像的資料之記憶體係插入於數位相框的記錄媒體插入部中，藉以可將影像資料下載和顯示於顯示部9703上。
數位相框9700可被組配成無線傳送和接收資料。可利用將想要的影像資料無線傳送用以顯示之結構。
圖16A為可攜式娛樂機和包括以接頭部9893連接之兩外殼(外殼9881和外殼9891)，使得可打開和對摺可攜式娛樂機。顯示部9882和顯示部9883分別結合在外殼9881和外殼9891中。此外，圖16A所示之可攜式娛樂機包括揚聲器部9884、記錄媒體插入部9886、LED燈9890、輸入機構(操作鍵9885、連接終端9887、感測器9888(具有測量力道、移位位置、速度、加速、角速度、轉動頻率、距離、光、液體、磁力、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射、流率、濕度、梯度、振盪、氣味、或紅外線之功能的感測器)、或麥克風9889)等。無須說，可攜式娛樂機的結構並不侷限於上述，可利用設置有至少半導體裝置之其他結構。可攜式娛樂機可適當包括其他附加設施。圖16A所示之可攜式娛樂機具有閱讀儲存在記錄媒體中的程式或資料，以將其顯示在顯示部之功能，以及以無線通訊與另一可攜式娛樂機共享資訊之功能。需注意的是，圖16A所示之可攜式娛樂機可具有各種功能，並沒有上述限制。
圖16B圖解大尺寸娛樂機的投幣式機器9900之例子。在投幣式機器9900中，顯示部9903結合在外殼9901中。此外，投幣式機器9900包括操作機構，諸如起動控制桿或停止開關、投幣孔、揚聲器等。無須說，投幣式機器9900的結構並不侷限於上述，可利用設置有至少半導體裝置之其他結構。投幣式機器9900可適當包括其他附加設備。
圖17A圖解蜂巢式電話1000的例子。蜂巢式電話1000被設置有結合在外殼1001中之顯示部1002，操作按鈕1003、外部連接埠1004、揚聲器1005、麥克風1006等。
當利用手指等觸碰圖17A所示之蜂巢式電話1000的顯示部1002時，可將資料輸入到蜂巢式電話1000。而且，可藉由利用手指等觸碰顯示部1002來執行打電話、寫信等。
顯示部1002主要具有三種螢幕模式。第一模式是主要用於顯示影像之顯示模式。第二模式是主要用於輸入諸如正文等資料之輸入模式。第三模式是組合顯示模式和輸入模式兩模式之顯示和輸入模式。
例如，在打電話或寫信的例子中，選擇主要用於輸入正文之正文輸入模式用於顯示部1002，使得可輸入顯示在螢幕上之正文。在那例子中，將鍵盤或數字按鈕顯示在顯示部1002的螢幕之幾乎所有區域上較佳。
當包括諸如迴轉儀或加速度感測器等用以偵測傾斜度的感測器之偵測裝置設置在蜂巢式電話1000內時，可藉由決定蜂巢式電話1000的方向來自動切換顯示部1002的螢幕上之顯示(無論蜂巢式電話1000是用於景觀模式或肖像模式的水平還是垂直置放)。
藉由觸碰顯示部1002，或操作外殼1001的操作按鈕1003來切換螢幕模式。另一選擇是，螢幕模式可依據顯示在顯示部1002上之影像的種類來切換。例如，當顯示在顯示部上之影像的信號是移動影像資料時，螢幕模式被切換到顯示模式。當信號是正文資料時，螢幕模式被切換到輸入模式。
而且，在輸入模式中，當藉由顯示部1002中的光學感測器偵測信號的同時未執行藉由觸碰顯示部1002來輸入一段週期時，螢幕模式可被控制成從輸入模式切換到顯示模式。
顯示部1002可充作影像感測器。例如，藉由以手掌或手指觸碰顯示部1002來取得手印、指印等的影像，藉以可執行個人認證。而且，藉由提供從近紅外光發出的背光或感測光源給顯示部，亦可取得手指靜脈、手掌靜脈等的影像。
圖17B亦圖解行動電話的例子。圖17B中的蜂巢式電話具有顯示裝置9410在外殼9411中，外殼包括顯示部9412和操作按鈕9413；及通訊裝置9400在外殼9401中，外殼9401包括操作按鈕9402、外部輸入終端9403、麥克風9404、揚聲器9405、及當接收來電時發出光線之發光部9406。藉由在由箭頭指示的兩方向上移動，具有顯示功能之顯示裝置9410可從具有電話功能之通訊裝置9400拆下或裝上。如此，顯示裝置9410和通訊裝置9400可沿著它們的短側或長側附接到彼此。此外，當只需要顯示功能時，可從通訊裝置9400將顯示裝置9410拆下來，單獨使用。可藉由都具有可再充電蓄電池的通訊裝置9400和顯示裝置9410之間的無線或有線通訊來傳送或接收影像或輸入資訊。
需注意的是，可適當組合前一實施例來實施此實施例。
[例子1]
在此例中，檢核所揭示之發明的一實施例之執行第一熱處理和第二熱處理二者時的有效性。下面，參考圖式進行說明。
在此例中，藉由根據實施例1的方法所製造之電晶體被使用當作樣品。換言之，此處所使用的樣品經過下列熱處理：在空氣大氣中以350℃熱處理一小時(第一熱處理)，係在形成充作源極電極或汲極電極的導電層之後所執行；及在空氣大氣中以350℃熱處理一小時(第二熱處理)，係在形成充作像素電極等導電層之後所執行。就電晶體的半導體層而言，使用含有銦、鎵、和鋅的氧化物半導體材料。電晶體的通道長度是100μm，及其通道寬度是100μm。藉由以二次離子質譜儀(SIMS)測量，在第二熱處理之後的半導體層中之氫濃度是8.0×1020 atoms/cm3至1.0×1021 atoms/cm3，及氮濃度是1.0×1019 atoms/cm3至1.5×1019 atoms/cm3(見圖18)。需注意的是，在熱處理之前和熱處理之後的半導體中之氫濃度和氮濃度之間並無極大差異。
使用藉由濺鍍法(RF濺鍍法)所形成之氧化矽膜當作充作中間層絕緣層之絕緣層。尤其是，兩種中間層絕緣層係使用SiO2當作目標來形成。樣品1的製造條件如下：基板溫度被設定在100℃；氬的流率40 sccm；及氧的流率10 sccm。樣品2的製造條件如下：基板溫度被設定在100℃；氬的流率25 sccm；及氧的流率25 sccm。除了上述條件之外，利用室中的壓力保持在0.4 Pa及膜形成率8.7 nm/min來形成絕緣層。藉由以二次離子質譜儀測量，第二熱處理之後的絕緣層中的氫濃度是2.5×1020 atoms/cm3至3.0×1020 atoms/cm3，及氮濃度是6.0×1017 atoms/cm3至7.0×1017 atoms/cm3(見圖18)。需注意的是，在熱處理之前和熱處理之後的絕緣層中之氫濃度和氮濃度之間並無極大差異。
需注意的是，在圖19中，圖示以二次離子質譜儀所測量之絕緣層(樣品1)的氫濃度和氮濃度之數據圖表。在圖19中，水平軸表示深度(nm)，而垂直軸表示密度(atoms/cm3)。另外，圖19中的實線表示氫濃度的圖表數據，而點線表示氮濃度的圖表數據。
圖20A及20B圖示上述電晶體的電流vs.電壓特性。水平軸表示閘極電壓(Vg)，及垂直軸表示汲極電流(Id)。此處，圖20A圖示當汲極電壓(Vd)是10 V時之電流vs.電壓特性。圖20B圖示當汲極電壓(Vd)是0.1 V時之電流vs.電壓特性。圖20A中的電流vs.電壓特性和圖20B中的電流vs.電壓特性之間並無大變化。從此點，明顯地，在執行第一熱處理和第二熱處理二者時可獲得具有有利特性之電晶體。
為了比較，在製造進程只在熱處理進程中改變之樣品上執行類似測量。圖21A及21B圖示執行第一熱處理而未執行第二熱處理時之電晶體的電流vs.電壓特性。圖22A及22B圖示執行第二熱處理而未執行第一熱處理時之電晶體的電流vs.電壓特性。在圖21A及21B和圖22A及22B的每一個中，水平軸表示閘電壓(Vg)，及垂直軸表示汲極電流(Id)。需注意的是，圖21A及22A各個圖示當汲極電壓(Vd)是10 V時之電流vs.電壓特性。圖21B及圖22B各個圖示當汲極電壓(Vd)是0.1 V時之電流vs.電壓特性。
從圖21A及21B和圖22A及22B可看出，當只執行第一熱處理和第二熱處理的其中之一時未能獲得足夠的特性。此外，特性的變化極大。根據圖20A及20B、和圖21A及21B或圖22A及22B之間的比較，明顯地，在執行第一熱處理和第二熱處理二者時，大幅提高電晶體特性且降低特性的變化。
為了比較，由CVD法形成氫濃度和氮濃度高的絕緣層，及以相同方式檢驗使用絕緣層之電晶體的電流vs.電壓特性。由於此檢驗，發現在未執行第一熱處理和執行第二熱處理時獲得最佳特性。在此例中，半導體層中的氫濃度是1.0×1021 atoms/cm3，及半導體層中的氮濃度是1.5×1019 atoms/cm3至2.0×1019 atoms/cm3。絕緣層中的氫濃度是2.0×1021 atoms/cm3，及絕緣層中的氮濃度是6.0×1020 atoms/cm3至1.5×1021 atoms/cm3。
從此點，可知在絕緣層中的氫濃度低於半導體層中的氫濃度時，或絕緣層中的氮濃度低於半導體層中的氮濃度時，執行第一熱處理和第二熱處理二者極有效。
[例子2]
在此例中，圖示在從實施例1的條件改變之條件下所製造的電晶體之特性上的檢驗結果。
<用以形成中間層絕緣層的氧之流率>
硏究用以形成中間層絕緣層的氧之流率。除了用以形成中間層絕緣層之流率外，其他所有條件(中間層絕緣層的參數、膜形成條件等)都未改變。尤其是，當作中間層絕緣層，使用SiO2當作目標以濺鍍法(RF濺鍍法)所形成之具有厚度300 nm的氧化矽膜被使用。在下列三條件之下施行硏究：在沈積大氣中之氬的流率是40 sccm和氧的流率是10 sccm(條件1)；在沈積大氣中之氬的流率是30 sccm和氧的流率是20 sccm(條件2)；及在沈積大氣中之氬的流率是20 sccm和氧的流率是30 sccm(條件3)。需注意的是，在膜沈積時，基板溫度是100℃，及室中的壓力是0.4 Pa。
電晶體的參數以及製造電晶體的其他條件與實施例1者相同。即、在形成充作源極電極或汲極電極的導電層之後，在空氣大氣中以350℃執行熱處理一小時(第一熱處理)；及在形成充作像素電極等導電層之後，在空氣大氣中以350℃執行熱處理一小時(第二熱處理)。另外，就電晶體的半導體層而言，使用含有銦、鎵、和鋅的氧化物半導體材料。電晶體的通道長度是20μm，及其通道寬度是20μm。
在圖23中，圖示在上述三條件之下所製造的電晶體之閘極電壓(Vg)vs.汲極電流(Id)特性。從在三條件之下所製造的電晶體之間的比較，明顯地，隨著氧的流率變低可獲得正常關電晶體。氧對氬的流率和氧的流率之總和的流率比是0.5(亦表示作<Ar+O2>：O2=1: 0.5)或更少是適當的，以實現正常關電晶體。
<用以形成中間層絕緣層的壓力>
接著，硏究用以形成充作中間層絕緣層之絕緣層的壓力。除了用以形成中間層絕緣層之壓力外，其他所有條件(中間層絕緣層的參數、膜形成條件等)都未改變。尤其是，使用SiO2當作目標以濺鍍法(RF濺鍍法)所形成之具有厚度300 nm的氧化矽膜被使用。當使氬和氧的流率比為固定(Ar：O2=4：1)時，在室中的壓力被設定為0.2 Pa、0.4 Pa、0.8 Pa、及1.6 Pa的四種條件之下施行硏究。需注意的是，在膜沈積時，基板溫度是100℃。
電晶體的參數以及製造電晶體的其他條件與<用以形成中間層絕緣層的氧之流率>所示者相同，因此在此處省略。
在圖24中，圖示在上述四種條件之下所製造的電晶體之閘極電壓(Vg)vs.汲極電流(Id)特性。從在四種條件之下所製造的電晶體之間的比較，明顯地，隨著壓力變低，上升傾向變得陡峭(S值傾向降低)。沈積時的壓力為0.6 Pa或更低是適當的，以獲得足夠小的S值。
<用以形成中間層絕緣層的基板溫度>
硏究用以形成中間層絕緣層的基板溫度。此處，當作中間層絕緣層，使用SiO2當作目標以濺鍍法(RF濺鍍法)所形成之具有厚度300 nm的氧化矽膜被使用。形成中間層絕緣層之條件如下：室中的壓力是0.4 Pa；及在沈積大氣中之氬的流率是40 sccm和氧的流率是10 sccm。在沈積時之基板溫度為100℃、200℃、及300℃之三種條件下施行硏究。
電晶體的參數以及製造電晶體的其他條件與<用以形成中間層絕緣層的氧之流率>相同，因此在此處省略。
由於檢驗上述三條件之下所製造的電晶體之間的特性變化，發現當在膜沈積時的基板溫度變高時，特性的變化傾向變大。膜沈積時的基板溫度是200℃或更低是適當的，以抑制特性的變化。
<形成中間層絕緣層所使用的目標>
硏究形成中間層絕緣層所使用的目標。此處，當作中間層絕緣層，使用SiO2當作目標以濺鍍法(RF濺鍍法)所形成之具有厚度300 nm的氧化矽膜，或使用Si當作目標以濺鍍法(RF濺鍍法)所形成之具有厚度300 nm的氧化矽膜被使用。
電晶體的參數以及製造電晶體的其他條件與<用以形成中間層絕緣層的氧之流率>所示者相同，因此在此處省略。
發現在使用Si當作目標來形成氧化矽膜時，完成的電晶體之特性大幅受到形成中間層絕緣層時之氧的流率之影響。而且，在使用Si當作目標時，與使用SiO2當作目標時比較，特性的變化之不利影響傾向增加。然而這是由於：由於與大氣中的氧有反應所導致膜形成提前之原理；及氧化矽膜和半導體層(氧化物半導體材料)之間的應力差。使用SiO2當作目標是適當的，以控制臨界電壓(Vth)。
<中間層絕緣層的厚度>
硏究中間層絕緣層的厚度。除了厚度之外，其他所有條件(中間層絕緣層的參數、膜形成條件等)都未改變。尤其是，像上述說明一般，使用SiO2當作目標以濺鍍法(RF濺鍍法)所形成之具有厚度300 nm的氧化矽膜被使用。具有厚度為200 nm、300 nm、及400 nm的三種條件。
當改變中間層絕緣層的厚度時，看不出電晶體的特性有明顯差異。因此，可以說，能夠適當改變中間層絕緣層的厚度。
此申請案係依據日本專利局於2009、3、12所發表之日本專利申請案序號2009-058929，以及日本專利局於2009、5、29所發表之日本專利申請案序號2009-131059，藉以併入其全文做為參考。
100．．．基板
102．．．導電層
104．．．抗蝕遮罩
106．．．導電層
108．．．絕緣層
110．．．半導體層
112．．．抗蝕遮罩
114．．．半導體層
116．．．導電層
118．．．抗蝕遮罩
120．．．抗蝕遮罩
122．．．導電層
124．．．導電層
126．．．絕緣層
128．．．導電層
150．．．電晶體
200．．．基板
202．．．導電層
204．．．抗蝕遮罩
206．．．導電層
208．．．絕緣層
210．．．導電層
212．．．抗蝕遮罩
214．．．抗蝕遮罩
216．．．導電層
218．．．導電層
220．．．半導體層
222．．．抗蝕遮罩
224．．．半導體層
226．．．絕緣層
228．．．導電層
250．．．電晶體
300．．．基板
302．．．閘極電極
304．．．電容器配線
306．．．第一終端
308．．．閘極絕緣層
310．．．源極電極
312．．．汲極電極
314．．．連接電極
316．．．第二終端
318．．．半導體層
320．．．絕緣層
322．．．透明導電層
324．．．透明導電層
326．．．透明導電層
350．．．底閘極電晶體
602．．．基板
650．．．薄膜電晶體
660．．．第一電極層
670．．．第二電極層
680．．．球狀粒子
680a．．．黑色區域
680b．．．白色區域
682．．．填充物
701．．．薄膜電晶體
702．．．發光元件
703．．．陰極
704．．．發光層
705．．．陽極
711．．．驅動薄膜電晶體
712．．．發光元件
713．．．陰極
714．．．發光層
715．．．陽極
716．．．阻光膜
717．．．光傳送導電膜
721．．．薄膜電晶體
722．．．發光元件
723．．．陰極
724．．．發光層
725．．．陽極
727．．．導電膜
1000．．．蜂巢式電話
1001．．．外殼
1002．．．顯示部
1003．．．操作按鈕
1004．．．外部連接埠
1005．．．揚聲器
1006．．．麥克風
2600．．．薄膜電晶體基板
2601．．．相對基板
2602．．．密封劑
2603．．．元件層
2604．．．液晶層
2605．．．彩色層
2606．．．極化板
2607．．．極化板
2608．．．配線電路部
2609．．．撓性配線板
2610．．．冷陰極管
2611．．．反射板
2612．．．電路板
2613．．．擴散板
2631．．．佈告
2632．．．廣告
2700．．．電子書閱讀器
2701．．．外殼
2703．．．外殼
2705．．．顯示部
2707．．．顯示部
2711．．．鉸鏈
2721．．．電力開關
2723．．．操作鍵
2725．．．揚聲器
4001．．．第一基板
4002．．．像素部
4003．．．信號線驅動器電路
4004．．．掃描線驅動器電路
4005．．．密封劑
4006．．．第二基板
4008．．．液晶層
4010．．．薄膜電晶體
4011．．．薄膜電晶體
4013．．．液晶元件
4015．．．連接終端電極
4016．．．終端電極
4018．．．撓性印刷電路
4019．．．各向異性導電膜
4020．．．絕緣層
4021．．．絕緣層
4030．．．像素電極層
4031．．．相對電極層
4032．．．絕緣層
4033．．．絕緣層
4035．．．圓柱間隔物
4501．．．第一基板
4502．．．像素部
4503a．．．信號線驅動器電路
4503b．．．信號線驅動器電路
4504a．．．掃描線驅動器電路
4504b．．．掃描線驅動器電路
4505．．．密封劑
4506．．．第二基板
4507．．．填充物
4509．．．薄膜電晶體
4510．．．薄膜電晶體
4511．．．發光元件
4512．．．電致發光層
4513．．．第二電極層
4515．．．連接終端電極
4516．．．終端電極
4517．．．第一電極層
4518a．．．撓性印刷電路
4518b．．．撓性印刷電路
4519．．．各向異性導電膜
4520．．．隔板
9400．．．通訊裝置
9401．．．外殼
9402．．．操作按鈕
9403．．．外部輸入終端
9404．．．麥克風
9405．．．揚聲器
9406．．．發光部
9410．．．顯示裝置
9411．．．外殼
9412．．．顯示部
9413．．．操作按鈕
9600．．．電視機
9601．．．外殼
9603．．．顯示部
9605．．．機座
9607．．．顯示部
9609．．．操作鍵
9610．．．遙控器
9700．．．數位相框
9701．．．外殼
9703．．．顯示部
9881．．．外殼
9882．．．顯示部
9883．．．顯示部
9884．．．揚聲器部
9885．．．操作鍵
9886．．．記錄媒體插入部
9887．．．連接終端
9888．．．感測器
9889．．．麥克風
9890．．．發光二極體燈
9891．．．外殼
9893．．．接頭部
9900．．．投幣式機器
9901．．．外殼
9903．．．顯示部
在附圖中：
圖1A至1E為包括在半導體裝置中之半導體元件的製造方法之橫剖面圖；
圖2A至2D為包括在半導體裝置中之半導體元件的製造方法之橫剖面圖；
圖3A至3E為包括在半導體裝置中之半導體元件的製造方法之橫剖面圖；
圖4A至4D為包括在半導體裝置中之半導體元件的製造方法之橫剖面圖；
圖5A至5C為半導體裝置的製造方法之橫剖面圖；
圖6A至6C為半導體裝置的製造方法之橫剖面圖；
圖7為半導體裝置之平面圖；
圖8A1、8A2及8B為半導體裝置圖；
圖9為半導體裝置圖；
圖10為半導體裝置圖；
圖11A至11C各自為半導體裝置圖；
圖12A及12B為半導體裝置圖；
圖13A及13B為電子紙的使用圖案之例子圖；
圖14為電子書閱讀機之一例子的外部圖；
圖15A為電視裝置的例子之外部圖以及圖15B為數位相框的例子之外部圖；
圖16A及16B為娛樂機的例子之外部圖；
圖17A及17B為蜂巢式電話的例子之外部圖；
圖18為半導體層和絕緣層中之氫濃度和氮濃度的表格；
圖19為絕緣層中之氫濃度和氮濃度的分析結果之圖表；
圖20A及20B為電晶體的電流vs電壓特性之圖表；
圖21A及21B為電晶體的電流vs電壓特性之圖表；
圖22A及22B為電晶體的電流vs電壓特性之圖表；
圖23為電晶體的電流vs電壓特性之圖表；及
圖24為電晶體的電流vs電壓特性之圖表。
128．．．導電層
150．．．電晶體

Claims (28)

  1. 一種半導體裝置的製造方法，包含以下步驟：將一第一導電層形成在一基板上，該第一導電層充作一閘極電極；形成一第一絕緣層，以覆蓋該第一導電層；將一氧化物半導體層形成在該第一絕緣層上，使得該氧化物半導體層與該第一導電層重疊；將一第二導電層形成在該氧化物半導體層上；形成一第二絕緣層，以覆蓋該氧化物半導體層和該第二導電層；在形成該氧化物半導體層的該步驟之後和形成該第二絕緣層的該步驟之前，執行一第一熱處理；及在形成該第二絕緣層的該步驟之後，執行一第二熱處理，其中該氧化物半導體層中的一氫濃度高於該第二絕緣層中的一氫濃度。
  2. 一種半導體裝置的製造方法，包含以下步驟：將一第一導電層形成在一基板上，該第一導電層充作一閘極電極；形成一第一絕緣層，以覆蓋該第一導電層；將一第二導電層形成在該第一絕緣層上；將一氧化物半導體層形成在該第一絕緣層及該第二導電層上，使得該氧化物半導體層與該第一導電層重疊；形成一第二絕緣層，以覆蓋該氧化物半導體層和該第 二導電層；在形成該氧化物半導體層的該步驟之後和形成該第二絕緣層的該步驟之前，執行一第一熱處理；及在形成該第二絕緣層的該步驟之後，執行一第二熱處理，其中該氧化物半導體層中的一氫濃度高於該第二絕緣層中的一氫濃度。
  3. 根據申請專利範圍第1或2項之半導體裝置的製造方法，其中該氧化物半導體層包含至少一選自銦(In)、鎵(Ga)、鋅(Zn)、鐵(Fe)、鎳(Ni)、錳(Mn)、和鈷(Co)的元件。
  4. 根據申請專利範圍第1或2項之半導體裝置的製造方法，其中該氧化物半導體層的材料係以InMO3(ZnO)m(m>0)表示，及其中M代表選自鎵(Ga)、鐵(Fe)、鎳(Ni)、錳(Mn)、和鈷(Co)的一或多個金屬元件。
  5. 根據申請專利範圍第4項之半導體裝置的製造方法，其中InMO3(ZnO)m的M代表鎵(Ga)。
  6. 根據申請專利範圍第1或2項之半導體裝置的製造方法，其中該氧化物半導體層中的一氮濃度高於該第二絕緣 層中的一氮濃度。
  7. 根據申請專利範圍第1或2項之半導體裝置的製造方法，其中該氧化物半導體層中的一氫濃度高於該第一絕緣層中的一氫濃度，及其中該氧化物半導體層中的一氮濃度高於該第一絕緣層中的一氮濃度。
  8. 根據申請專利範圍第1或2項之半導體裝置的製造方法，其中該第二絕緣層中的一氮濃度是1×1019atoms/cm3或更低。
  9. 根據申請專利範圍第1或2項之半導體裝置的製造方法，其中該第一絕緣層中的一氮濃度是1×1019atoms/cm3或更低。
  10. 根據申請專利範圍第1項之半導體裝置的製造方法，其中將該氧化物半導體層和該第二導電層連接在該氧化物半導體層之上表面的至少一部分中。
  11. 根據申請專利範圍第2項之半導體裝置的製造方法，其中將該氧化物半導體層和該第二導電層連接在該氧化物半導體層之下表面的至少一部分中。
  12. 根據申請專利範圍第1或2項之半導體裝置的製 造方法，其中該氧化物半導體層和該第二導電層彼此電連接。
  13. 根據申請專利範圍第1或2項之半導體裝置的製造方法，其中該第一熱處理的一熱處理溫度和該第二熱處理的一熱處理溫度是400℃或更低。
  14. 根據申請專利範圍第1或2項之半導體裝置的製造方法，更包含形成連接至該第二導電層的一第三導電層的步驟。
  15. 根據申請專利範圍第14項之半導體裝置的製造方法，其中在形成該第三導電層的該步驟之後，執行該第二熱處理。
  16. 一種半導體裝置，包含：在基板上的閘極電極；在該閘極電極上的第一絕緣層；在該第一絕緣層上的氧化物半導體層，該氧化物半導體層與該閘極電極重疊；在該氧化物半導體層上的源極電極及汲極電極；及在該氧化物半導體層、該源極電極、及該汲極電極上的第二絕緣層，其中該氧化物半導體層中的一氫濃度高於該第二絕緣層中的一氫濃度。
  17. 一種半導體裝置，包含： 在基板上的閘極電極；在該閘極電極上的第一絕緣層；在該第一絕緣層上的源極電極及汲極電極；在該第一絕緣層、該源極電極、及該汲極電極上的氧化物半導體層，該氧化物半導體層與該閘極電極重疊；及在該氧化物半導體層、該源極電極、及該汲極電極上的第二絕緣層，其中該氧化物半導體層中的一氫濃度高於該第二絕緣層中的一氫濃度。
  18. 根據申請專利範圍第16或17項之半導體裝置，其中該氧化物半導體層包含至少一選自銦(In)、鎵(Ga)、鋅(Zn)、鐵(Fe)、鎳(Ni)、錳(Mn)、和鈷(Co)的元件。
  19. 根據申請專利範圍第16或17項之半導體裝置，其中該氧化物半導體層的材料係以InMO3(ZnO)m(m>0)表示，及其中M代表選自鎵(Ga)、鐵(Fe)、鎳(Ni)、錳(Mn)、和鈷(Co)的一或多個金屬元件。
  20. 根據申請專利範圍第19項之半導體裝置，其中InMO3(ZnO)m的M代表鎵(Ga)。
  21. 根據申請專利範圍第16或17項之半導體裝置，其中該氧化物半導體層中的一氮濃度高於該第二絕緣層中的一氮濃度。
  22. 根據申請專利範圍第16或17項之半導體裝置， 其中該氧化物半導體層中的一氫濃度高於該第一絕緣層中的一氫濃度，及其中該氧化物半導體層中的一氮濃度高於該第一絕緣層中的一氮濃度。
  23. 根據申請專利範圍第16或17項之半導體裝置，其中該第二絕緣層中的一氮濃度是1×1019atoms/cm3或更低。
  24. 根據申請專利範圍第16或17項之半導體裝置，其中該第一絕緣層中的一氮濃度是1×1019atoms/cm3或更低。
  25. 根據申請專利範圍第16項之半導體裝置，其中將該氧化物半導體層、該源極電極和該汲極電極連接在該氧化物半導體層之上表面的至少一部分中。
  26. 根據申請專利範圍第17項之半導體裝置，其中將該氧化物半導體層、該源極電極和該汲極電極連接在該氧化物半導體層之下表面的至少一部分中。
  27. 根據申請專利範圍第16或17項之半導體裝置，其中每一該氧化物半導體層和該源極電極、及該氧化物半導體層和該汲極電極彼此電連接。
  28. 根據申請專利範圍第16或17項之半導體裝置，更包含連接至該源極電極或該汲極電極的第三導電層。
TW099106624A 2009-03-12 2010-03-08 半導體裝置的製造方法 TWI525707B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009058929 2009-03-12
JP2009131059 2009-05-29

Publications (2)

Publication Number Publication Date
TW201104759A TW201104759A (en) 2011-02-01
TWI525707B true TWI525707B (zh) 2016-03-11

Family

ID=42728225

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099106624A TWI525707B (zh) 2009-03-12 2010-03-08 半導體裝置的製造方法

Country Status (7)

Country Link
US (2) US8993386B2 (zh)
EP (1) EP2406826B1 (zh)
JP (12) JP5096511B2 (zh)
KR (7) KR102391280B1 (zh)
CN (1) CN102349158B (zh)
TW (1) TWI525707B (zh)
WO (1) WO2010103935A1 (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090202935A1 (en) * 2008-02-13 2009-08-13 Yoshihiro Moriya Carrier, two-component developer containing carrier and toner, and image forming method
CN102349158B (zh) 2009-03-12 2015-05-06 株式会社半导体能源研究所 制造半导体器件的方法
TWI556323B (zh) 2009-03-13 2016-11-01 半導體能源研究所股份有限公司 半導體裝置及該半導體裝置的製造方法
KR101342343B1 (ko) 2009-09-24 2013-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자의 제작 방법
WO2011145484A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8441010B2 (en) 2010-07-01 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20120001179A1 (en) * 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102143469B1 (ko) * 2010-07-27 2020-08-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8912080B2 (en) 2011-01-12 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of the semiconductor device
JP5888990B2 (ja) * 2011-01-12 2016-03-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI535032B (zh) * 2011-01-12 2016-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8536571B2 (en) * 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20140014951A1 (en) * 2011-01-13 2014-01-16 Sharp Kabushiki Kaisha Semiconductor device
KR101832361B1 (ko) * 2011-01-19 2018-04-16 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5766467B2 (ja) 2011-03-02 2015-08-19 株式会社東芝 薄膜トランジスタ及びその製造方法、表示装置
TWI658516B (zh) * 2011-03-11 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
US9012904B2 (en) 2011-03-25 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8956944B2 (en) 2011-03-25 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI545652B (zh) 2011-03-25 2016-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9219159B2 (en) 2011-03-25 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
US9960278B2 (en) 2011-04-06 2018-05-01 Yuhei Sato Manufacturing method of semiconductor device
US9478668B2 (en) 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US20120298998A1 (en) 2011-05-25 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
JP2013201201A (ja) * 2012-03-23 2013-10-03 Toppan Printing Co Ltd 薄膜トランジスタアレイ、薄膜トランジスタアレイ製造方法、画像表示装置
CN104380444A (zh) * 2012-06-29 2015-02-25 株式会社半导体能源研究所 半导体装置
JP2014042004A (ja) 2012-07-26 2014-03-06 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP2015005672A (ja) * 2013-06-21 2015-01-08 出光興産株式会社 酸化物トランジスタ
US9443987B2 (en) 2013-08-23 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102210672B1 (ko) * 2013-11-15 2021-02-04 삼성디스플레이 주식회사 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법
JP2016001712A (ja) * 2013-11-29 2016-01-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20150155313A1 (en) * 2013-11-29 2015-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9991392B2 (en) 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6537264B2 (ja) * 2013-12-12 2019-07-03 株式会社半導体エネルギー研究所 半導体装置
KR102226601B1 (ko) * 2014-12-02 2021-03-15 삼성디스플레이 주식회사 터치 패널 및 그 제조방법
JP6539123B2 (ja) * 2015-06-18 2019-07-03 キヤノン株式会社 固体撮像装置及びその製造方法ならびにカメラ
KR101753974B1 (ko) 2015-08-26 2017-07-19 충북대학교 산학협력단 프리어닐링 공정을 이용한 산화물 트랜지스터 및 그 제조 방법
US10205008B2 (en) 2016-08-03 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP7126823B2 (ja) 2016-12-23 2022-08-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
US10490467B2 (en) * 2017-07-06 2019-11-26 Applied Materials, Inc. Methods of forming a stack of multiple deposited semiconductor layers
CN114038759B (zh) * 2021-09-30 2022-09-27 惠科股份有限公司 氧化物薄膜晶体管的制备方法

Family Cites Families (196)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59181573A (ja) 1983-03-31 1984-10-16 Citizen Watch Co Ltd アクテイブ基板形成法
JPS60170972A (ja) 1984-02-15 1985-09-04 Sony Corp 薄膜半導体装置
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS60170972U (ja) 1984-04-20 1985-11-13 住友電装株式会社 クランプ
JPS63104379A (ja) * 1986-10-21 1988-05-09 Sumitomo Metal Ind Ltd 薄膜半導体装置
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2844342B2 (ja) 1989-02-28 1999-01-06 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
FR2647785B1 (fr) 1989-05-31 1991-09-06 Adir Nouveaux derives de la pyrrolidone, leur procede de preparation et les compositions pharmaceutiques les renfermant
EP0445535B1 (en) 1990-02-06 1995-02-01 Sel Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JPH0449674A (ja) 1990-06-19 1992-02-19 Nec Corp 薄膜トランジスタ
US5849601A (en) 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JPH04302435A (ja) 1991-03-29 1992-10-26 Casio Comput Co Ltd 薄膜トランジスタの製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
GB9206086D0 (en) 1992-03-20 1992-05-06 Philips Electronics Uk Ltd Manufacturing electronic devices comprising,e.g.tfts and mims
JP3173854B2 (ja) 1992-03-25 2001-06-04 株式会社半導体エネルギー研究所 薄膜状絶縁ゲイト型半導体装置の作製方法及び作成された半導体装置
US5334855A (en) * 1992-08-24 1994-08-02 Motorola, Inc. Diamond/phosphor polycrystalline led and display
JP3338481B2 (ja) 1992-09-08 2002-10-28 ソニー株式会社 液晶表示装置
JP3173926B2 (ja) 1993-08-12 2001-06-04 株式会社半導体エネルギー研究所 薄膜状絶縁ゲイト型半導体装置の作製方法及びその半導体装置
JP3359794B2 (ja) * 1994-08-31 2002-12-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5840600A (en) 1994-08-31 1998-11-24 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device and apparatus for treating semiconductor device
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JP2780673B2 (ja) * 1995-06-13 1998-07-30 日本電気株式会社 アクティブマトリクス型液晶表示装置およびその製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
US5817548A (en) 1995-11-10 1998-10-06 Sony Corporation Method for fabricating thin film transistor device
TWI228625B (en) 1995-11-17 2005-03-01 Semiconductor Energy Lab Display device
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4149013B2 (ja) * 1996-12-26 2008-09-10 株式会社ルネサステクノロジ 半導体装置
TW367612B (en) 1996-12-26 1999-08-21 Hitachi Ltd Semiconductor device having nonvolatile memory and method of manufacture thereof
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6674136B1 (en) 1999-03-04 2004-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having driver circuit and pixel section provided over same substrate
JP2000330134A (ja) 1999-03-16 2000-11-30 Furontekku:Kk 薄膜トランジスタ基板および液晶表示装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
KR100661825B1 (ko) 1999-12-28 2006-12-27 엘지.필립스 엘시디 주식회사 반사투과형 액정 표시장치의 어레이 기판 및 그의 제조방법
JP2001257350A (ja) 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3719939B2 (ja) 2000-06-02 2005-11-24 シャープ株式会社 アクティブマトリクス基板およびその製造方法ならびに表示装置および撮像装置
JP4777500B2 (ja) 2000-06-19 2011-09-21 三菱電機株式会社 アレイ基板およびそれを用いた表示装置ならびにアレイ基板の製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US6757031B2 (en) 2001-02-09 2004-06-29 Prime View International Co., Ltd. Metal contact structure and method for thin film transistor array in liquid crystal display
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002373867A (ja) 2001-06-14 2002-12-26 Idemitsu Kosan Co Ltd 半導体素子用導電性薄膜、半導体素子及びそれらの製造方法
JP4785300B2 (ja) 2001-09-07 2011-10-05 株式会社半導体エネルギー研究所 電気泳動型表示装置、表示装置、及び電子機器
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) * 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP2003179233A (ja) 2001-12-13 2003-06-27 Fuji Xerox Co Ltd 薄膜トランジスタ、及びそれを備えた表示素子
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US6885146B2 (en) 2002-03-14 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Display device comprising substrates, contrast medium and barrier layers between contrast medium and each of substrates
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
CN100371148C (zh) 2002-04-19 2008-02-27 美克司公司 电动订书机
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7002176B2 (en) 2002-05-31 2006-02-21 Ricoh Company, Ltd. Vertical organic transistor
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US6858464B2 (en) * 2002-06-19 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing light emitting device
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4627961B2 (ja) 2002-09-20 2011-02-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2003248240A (ja) 2002-12-16 2003-09-05 Sharp Corp アクティブマトリクス基板
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
CN1806322A (zh) * 2003-06-20 2006-07-19 夏普株式会社 半导体装置及其制造方法以及电子设备
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
CN100474084C (zh) 2003-07-14 2009-04-01 株式会社半导体能源研究所 液晶显示器件
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
TWI230462B (en) 2003-09-15 2005-04-01 Toppoly Optoelectronics Corp Thin film transistor structure with self-aligned intra-gate
WO2005048353A1 (en) 2003-11-14 2005-05-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing liquid crystal display device
JP4671665B2 (ja) 2003-11-14 2011-04-20 株式会社半導体エネルギー研究所 表示装置の作製方法
CN100565307C (zh) * 2004-02-13 2009-12-02 株式会社半导体能源研究所 半导体器件及其制备方法，液晶电视系统，和el电视系统
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101019337B1 (ko) 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP2005285975A (ja) * 2004-03-29 2005-10-13 Seiko Epson Corp 半導体装置及びその製造方法、電気光学装置並びに電子機器
KR100603835B1 (ko) 2004-05-24 2006-07-24 엘지.필립스 엘시디 주식회사 횡전계형 액정표시장치용 어레이 기판
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP4754918B2 (ja) 2004-09-30 2011-08-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP4597805B2 (ja) * 2005-07-29 2010-12-15 パナソニック株式会社 プラズマディスプレイパネル
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4873528B2 (ja) * 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1770788A3 (en) * 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5427340B2 (ja) * 2005-10-14 2014-02-26 株式会社半導体エネルギー研究所 半導体装置
JP2007115808A (ja) 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577231B (zh) 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
JP5099740B2 (ja) 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
KR101229280B1 (ko) 2005-12-28 2013-02-04 삼성디스플레이 주식회사 표시 기판과, 이의 제조 방법 및 이를 구비한 표시 패널
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015472B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015471B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5135709B2 (ja) 2006-04-28 2013-02-06 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
KR101432766B1 (ko) 2006-05-26 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작방법
JP5235333B2 (ja) 2006-05-26 2013-07-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101014473B1 (ko) 2006-06-02 2011-02-14 가시오게산키 가부시키가이샤 산화아연의 산화물 반도체 박막층을 포함하는 반도체 장치및 그 제조방법
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5116290B2 (ja) * 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
US8143115B2 (en) 2006-12-05 2012-03-27 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5105842B2 (ja) 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
KR101363555B1 (ko) * 2006-12-14 2014-02-19 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US7875559B2 (en) 2007-01-09 2011-01-25 Electronics And Telecommunications Research Institute Method of manufacturing P-type ZnO semiconductor layer using atomic layer deposition and thin film transistor including the P-type ZnO semiconductor layer
JP5365007B2 (ja) * 2007-01-25 2013-12-11 凸版印刷株式会社 薄膜トランジスタアレイおよびその製造方法
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP4662075B2 (ja) * 2007-02-02 2011-03-30 株式会社ブリヂストン 薄膜トランジスタ及びその製造方法
KR101312259B1 (ko) 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5215589B2 (ja) 2007-05-11 2013-06-19 キヤノン株式会社 絶縁ゲート型トランジスタ及び表示装置
JP5261979B2 (ja) * 2007-05-16 2013-08-14 凸版印刷株式会社 画像表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5339772B2 (ja) * 2007-06-11 2013-11-13 富士フイルム株式会社 電子ディスプレイ
US7994508B2 (en) * 2007-08-02 2011-08-09 Applied Materials, Inc. Thin film transistors using thin film semiconductor materials
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101412761B1 (ko) * 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
US8258511B2 (en) * 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
TWI500159B (zh) 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
US9666719B2 (en) 2008-07-31 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8945981B2 (en) 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI711182B (zh) 2008-07-31 2020-11-21 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TWI500160B (zh) 2008-08-08 2015-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
US8129718B2 (en) 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101660327B1 (ko) 2008-09-19 2016-09-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN102349158B (zh) 2009-03-12 2015-05-06 株式会社半导体能源研究所 制造半导体器件的方法
TWI556323B (zh) 2009-03-13 2016-11-01 半導體能源研究所股份有限公司 半導體裝置及該半導體裝置的製造方法
JP5663214B2 (ja) 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
KR102068632B1 (ko) 2020-01-22
TW201104759A (en) 2011-02-01
KR101906751B1 (ko) 2018-10-10
EP2406826B1 (en) 2017-08-23
JP2023160832A (ja) 2023-11-02
JP2015029146A (ja) 2015-02-12
CN102349158A (zh) 2012-02-08
JP7335395B2 (ja) 2023-08-29
US20100233847A1 (en) 2010-09-16
KR20170061190A (ko) 2017-06-02
JP6525426B2 (ja) 2019-06-05
JP6685450B2 (ja) 2020-04-22
JP2011009697A (ja) 2011-01-13
JP2021180319A (ja) 2021-11-18
EP2406826A1 (en) 2012-01-18
JP2013042150A (ja) 2013-02-28
KR20110126172A (ko) 2011-11-22
CN102349158B (zh) 2015-05-06
JP2018142731A (ja) 2018-09-13
EP2406826A4 (en) 2013-01-16
KR20200110817A (ko) 2020-09-25
KR20200145842A (ko) 2020-12-30
KR101743164B1 (ko) 2017-06-02
US9768281B2 (en) 2017-09-19
KR20180110235A (ko) 2018-10-08
KR20210157428A (ko) 2021-12-28
JP2019140407A (ja) 2019-08-22
JP2022159288A (ja) 2022-10-17
JP2020115564A (ja) 2020-07-30
JP5096511B2 (ja) 2012-12-12
JP2017220677A (ja) 2017-12-14
KR102159147B1 (ko) 2020-09-23
KR102342672B1 (ko) 2021-12-24
KR102391280B1 (ko) 2022-04-28
JP5635050B2 (ja) 2014-12-03
KR20200008051A (ko) 2020-01-22
JP2020191459A (ja) 2020-11-26
US8993386B2 (en) 2015-03-31
KR102195170B1 (ko) 2020-12-24
JP6226927B2 (ja) 2017-11-08
WO2010103935A1 (en) 2010-09-16
JP6345853B2 (ja) 2018-06-20
JP7108753B2 (ja) 2022-07-28
JP6738980B2 (ja) 2020-08-12
JP6913215B2 (ja) 2021-08-04
JP2016006910A (ja) 2016-01-14
US20150194509A1 (en) 2015-07-09

Similar Documents

Publication Publication Date Title
JP6738980B2 (ja) 半導体装置
US8319216B2 (en) Semiconductor device and method for manufacturing the semiconductor device
US9780229B2 (en) Method for manufacturing semiconductor device