CN114038759B - 氧化物薄膜晶体管的制备方法 - Google Patents
氧化物薄膜晶体管的制备方法 Download PDFInfo
- Publication number
- CN114038759B CN114038759B CN202111169051.3A CN202111169051A CN114038759B CN 114038759 B CN114038759 B CN 114038759B CN 202111169051 A CN202111169051 A CN 202111169051A CN 114038759 B CN114038759 B CN 114038759B
- Authority
- CN
- China
- Prior art keywords
- layer
- thin film
- oxide
- oxide thin
- annealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 51
- 238000002360 preparation method Methods 0.000 title claims abstract description 6
- 239000010410 layer Substances 0.000 claims abstract description 200
- 238000000137 annealing Methods 0.000 claims abstract description 50
- 239000002184 metal Substances 0.000 claims abstract description 45
- 229910052751 metal Inorganic materials 0.000 claims abstract description 45
- 239000011229 interlayer Substances 0.000 claims abstract description 40
- 239000010408 film Substances 0.000 claims abstract description 37
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 229910052738 indium Inorganic materials 0.000 claims abstract description 30
- 229910052733 gallium Inorganic materials 0.000 claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 claims abstract description 23
- 239000000463 material Substances 0.000 claims abstract description 22
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims abstract description 21
- 238000000151 deposition Methods 0.000 claims abstract description 20
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims abstract description 18
- 239000011787 zinc oxide Substances 0.000 claims abstract description 17
- 238000000059 patterning Methods 0.000 claims abstract description 13
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 40
- 239000007789 gas Substances 0.000 claims description 20
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 18
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 16
- 239000001301 oxygen Substances 0.000 claims description 16
- 229910052760 oxygen Inorganic materials 0.000 claims description 16
- 239000011701 zinc Substances 0.000 claims description 15
- 239000011521 glass Substances 0.000 claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 12
- 229910052725 zinc Inorganic materials 0.000 claims description 10
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 7
- 229910052786 argon Inorganic materials 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 3
- 229910052718 tin Inorganic materials 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 229910052814 silicon oxide Inorganic materials 0.000 description 16
- 230000008569 process Effects 0.000 description 12
- 239000000203 mixture Substances 0.000 description 11
- 238000005137 deposition process Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
- H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Abstract
本发明公开了一种氧化物薄膜晶体管的制备方法，包括：提供衬底；在所述衬底上沉积氧化物薄膜，所述氧化物薄膜的材质包括铟锡锌氧化物或铟镓锌氧化物；在230～320℃下，对所述氧化物薄膜进行退火处理，然后图案化处理得到沟道层；在所述沟道层上制备绝缘层；在230～320℃下，对所述绝缘层进行退火处理；在退火处理后的所述绝缘层上依次制备栅极、层间介质层以及源漏金属层，所述源漏金属层包括间隔设置的源极和漏极。本发明通过两次退火处理，使得采用高铟含量半导体材料的沟道层也能在中低温下(不高于350℃)实现晶体化，制得的氧化物薄膜晶体管特性稳定，能够保证产品良率，从而提高了其量产性。
Description
技术领域
本发明涉及液晶显示面板制造技术领域，具体涉及一种氧化物薄膜晶体管的制备方法。
背景技术
IGZO(Indium Gallium Zinc Oxide，氧化铟镓锌）是一种含有铟、镓和锌的非晶氧化物，载流子迁移率是非晶硅的20~30倍，可以大大提高TFT对像素电极的充放电速率，提高像素的响应速度，实现更快的刷新率。目前市面上量产的OLED (White OLED) TV的驱动和switching TFT中，大多数采用的沟道层材料是组成为In:Ga:Zn=1:1:1 at %的IGZO，其具有移动度10 cm2/V･s特性，而且，这种材料一般拥有非晶质状态的结晶结构，在TFT制作制程上不需要高温热处理（350度以上），因此，能够作为半导体材料用于具有玻璃基板的阵列基板的量化生产。
但随着产品品质日益增长的需求，在开发高PPI产品（即高像素产品）时，需要配置小尺寸的TFT。而为了在减小TFT尺寸的同时，保证其上流动的电流量充足，需要该TFT具有高移动度特性。为此，需要使用具有高移动度特性的半导体材料，例如，InSnZnO （铟锡锌氧化物，组成为In:Sn:Zn=3:1:4 at %，其移动度约为20cm2/V･s）、以及InGaZnO（铟镓锌氧化物，组成为In:Ga:Zn=5:1:4 at %，其移动度约为30cm2/V･s），但这样一来，其半导体特性增强，就会使得TFT制程的余量变小，制程中即使出现极小的变动（例如，热处理温度、蒸镀温度等发生变化），也会使得TFT特性发生变动，从而难以确保量产性。
发明内容
本发明的主要目的是提出一种氧化物薄膜晶体管的制备方法，旨在解决具有高移动度特性沟道层材料的氧化物薄膜晶体管量产性差的问题。
为实现上述目的，本发明提出一种氧化物薄膜晶体管的制备方法，包括提供衬底，所述氧化物薄膜晶体管的制备方法还包括以下步骤：
在所述衬底上沉积氧化物薄膜，所述氧化物薄膜的材质包括铟锡锌氧化物或铟镓锌氧化物，其中，所述铟锡锌氧化物的组成为In:Sn:Zn=3:1:4 at %，所述铟镓锌氧化物的组成为In:Ga:Zn=5:1:4 at %；
在230~320℃下，对所述氧化物薄膜进行退火处理，然后图案化处理得到沟道层；
在所述沟道层上制备绝缘层；
在230~320℃下，对所述绝缘层进行退火处理；
在退火处理后的所述绝缘层上依次制备栅极、层间介质层以及源漏金属层，所述源漏金属层包括间隔设置的源极和漏极。
可选地，所述在所述衬底上沉积氧化物薄膜的步骤中，采用磁控溅射法进行沉积。
可选地，所述磁控溅射法的工作气体为氩气和氧气的混合气体，且所述混合气体中，所述氧气的体积分数为6%~20%。
可选地，所述在所述衬底上沉积氧化物薄膜的步骤中，所述氧化物薄膜的厚度为300~400A。
可选地，所述在230~320℃下，对所述氧化物薄膜进行退火处理，然后图案化处理得到沟道层的步骤包括：
将所述氧化物薄膜置于230~320℃温度条件下退火处理50~70min；
对经退火处理后的所述氧化物薄膜依次进行涂覆光刻胶、曝光显影、湿法刻蚀、剥离光刻胶处理，得到沟道层。
可选地，所述在230~320℃下，对所述氧化物薄膜进行退火处理，然后图案化处理得到沟道层的步骤中，所述退火处理的温度为320℃。
可选地，所述在230~320℃下，对所述绝缘层进行退火处理的步骤包括：
将所述绝缘层置于230~320℃温度条件下退火处理50~70min。
可选地，所述在230~320℃下，对所述绝缘层进行退火处理的步骤中，所述退火处理的温度为320℃。
可选地，所述在退火处理后的所述绝缘层上依次制备栅极、层间介质层以及源漏金属层的步骤包括：
在退火处理后的所述绝缘层上形成第一金属层，再对所述第一金属层图案化处理得到栅极；
在所述栅极上形成层间介质层；
在所述层间介质层上形成两个间隔设置的接触孔；
在所述层间介质层上形成第二金属层，再对所述第二金属层图案化处理，得到与两个所述接触孔分别对应的源极和栅极，所述源极和所述栅极分别通过相应的所述接触孔与所述沟道层电性连接。
可选地，所述衬底包括玻璃基板和设于所述玻璃基板上的缓冲层。
本发明提供的技术方案中，先在230~320℃下对氧化物薄膜进行退火处理，再在230~320℃下对绝缘层进行退火处理，通过两次退火处理，使得采用高铟含量半导体材料的沟道层也能在中低温下（不高于350℃）实现晶体化，制得的氧化物薄膜晶体管特性稳定，能够保证产品良率，从而提高了其量产性；且由于该氧化物薄膜晶体管兼具小型化和高移动度特性的优势，有助于提高液晶面板画素的开口率，延长产品寿命；而且由于该方法不需要高温热处理，能够用目前已有的工艺设备（用于制备普通氧化物薄膜晶体管）实现，从而降低了硬件成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅为本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明提供的氧化物薄膜晶体管的制备方法的一实施例的流程示意图；
图2为图1所示实施例制得的氧化物薄膜晶体管的结构示意图；
图3为本发明提供的氧化物薄膜晶体管的制备方法的另一实施例的流程示意图。
附图标号说明：
| 标号 | 名称 | 标号 | 名称 |
| 100 | 氧化物薄膜晶体管 | 4 | 栅极 |
| 1 | 衬底 | 5 | 层间介质层 |
| 11 | 玻璃基板 | 51 | 接触孔 |
| 12 | 缓冲层 | 61 | 源极 |
| 2 | 沟道层 | 62 | 漏极 |
| 3 | 绝缘层 |
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将对本发明实施例中的技术方案进行清楚、完整地描述。实施例中未注明具体条件者，按照常规条件或制造商建议的条件进行。所用试剂或仪器未注明生产厂商者，均为可以通过市售购买获得的常规产品。另外，全文中出现的“和/或”的含义，包括三个并列的方案，以“A和/或B”为例，包括A方案、或B方案、或A和B同时满足的方案。此外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提出一种氧化物薄膜晶体管100的制备方法，图1和图3为本发明提出的氧化物薄膜晶体管100的制备方法的具体实施例，图2为使用本发明提出的氧化物薄膜晶体管100的制备方法制得的氧化物薄膜晶体管100的结构示意图。参阅图2，本发明要制备的氧化物薄膜晶体管100包括自下向上依次层叠设置的衬底1、沟道层2（IGZO）、绝缘层3（GI）、栅极4（Gate）、层间介质层5（ILD）以及源漏层（S/D）。其中，绝缘层3部分覆盖沟道层2，层间介质层5上形成有上下贯通的两个接触孔51，两个接触孔51相互间隔设置，且各所述接触孔51的下端与沟道层2接触，所述源漏层包括间隔设置的源极61和漏极62，源极61对应其中一个接触孔51设置，且通过所述接触孔51与沟道层2电性连接，漏极62对应另一个接触孔51设置，且通过所述接触孔51与沟道层2电性连接。
参阅图1，所述氧化物薄膜晶体管100的制备方法还包括以下步骤：
步骤S10，提供衬底1。
参阅图3，本实施例中，所述衬底1包括玻璃基板11（Glass）和设于所述玻璃基板11上的缓冲层12（Buffer）。所述缓冲层12的材质可以是氧化硅，具体实施时，可以使用磁控溅射法在玻璃基板11上沉积氧化硅，以形成缓冲层12。
步骤S20，在所述衬底1上沉积氧化物薄膜，所述氧化物薄膜的材质包括铟锡锌氧化物或铟镓锌氧化物，其中，所述铟锡锌氧化物的组成为In:Sn:Zn=3:1:4 at %，所述铟镓锌氧化物的组成为In:Ga:Zn=5:1:4 at %。
市面上常见的普通氧化物薄膜晶体管100中，沟道层2的材质为组成为In:Ga:Zn=1:1:1 at %的IGZO，其具有移动度10 cm2/V･s特性。本实施例采用铟锡锌氧化物或铟镓锌氧化物作为沟道层2的材质，其中，铟锡锌氧化物的移动度约为20cm2/V･s，铟镓锌氧化物的移动度约为30cm2/V･s，二者均具有高移动度特性，用作沟道层2材质，有助于在减小TFT尺寸的同时，保证其上流动的电流量充足。
本实施例采用磁控溅射法在缓冲层12上沉积氧化物薄膜。氧化物薄膜的厚度可以是10~1000A；进一步地，氧化物薄膜的厚度优选为300~400A，例如，300A、320A、340A、350A、360A、380A、400A等。在进行磁控溅射时，使用氩气和氧气的混合气体作为工作气体，氧气的浓度影响氧化物薄膜晶体管100的特性，本实施例中，所述混合气体中，所述氧气的体积分数为6%~20%，例如，氧气的体积分数可以是6%、7%、9%、10%、12%、15%、16%、18%、19%、20%等，当混合气体中氧气浓度在6%~20%范围内时，不仅能够有效提高氧化物薄膜晶体管100的特性，而且有助于降低两次退火的温度，使得本氧化物薄膜晶体管100即使在较低的温度下退火处理，也能实现晶体化。
步骤S30，在230~320℃下，对所述氧化物薄膜进行退火处理，然后图案化处理得到沟道层2。
具体实施时，步骤S30包括：
步骤S31，将所述氧化物薄膜置于230~320℃温度条件下退火处理50~70min。
本实施例在230~320℃下退火，配合后续的二次退火处理，能够实现氧化物薄膜晶体管100晶体化，使得本氧化物薄膜晶体管100的制程可以在非高温下进行。
进一步地，退火温度优选为320℃；退火时间优选为60min。
步骤S32，对经退火处理后的所述氧化物薄膜依次进行涂覆光刻胶、曝光显影、湿法刻蚀、剥离光刻胶处理，得到沟道层2。
步骤S40，在所述沟道层2上制备绝缘层3。
在一些实施例中，绝缘层3的材质为氧化硅。具体实施时，可以采用磁控溅射法在沟道层2的上方形成绝缘层3。
步骤S50，在230~320℃下，对所述绝缘层3进行退火处理。
在形成绝缘层3后，本发明进一步对绝缘层3进行退火处理，并控制退火温度在230~320℃，如此，一方面可以配合第一次的退火工序实现晶体化效果，另一方面，对绝缘层3退火还能进一步使得沟道层2内的氧分布更加均匀，并减少沟道层2和绝缘层3之间的缺陷。
具体实施时，步骤S50可以按照如下步骤操作：
步骤S51，将所述绝缘层3置于230~320℃温度条件下退火处理50~70min。
进一步地，退火温度优选为320℃；退火时间优选为60min。
步骤S60，在退火处理后的所述绝缘层3上依次制备栅极4、层间介质层5以及源漏金属层，所述源漏金属层包括间隔设置的源极61和漏极62。
参阅图3，具体实施时，步骤S60可以按照如下步骤操作：
步骤S61，在退火处理后的所述绝缘层3上形成第一金属层，再对所述第一金属层图案化处理得到栅极4。
具体地，栅极4的材质可以是金属导电材料，例如，Mo/Al/Mo等，第一金属层可以通过磁控溅射工艺、等离子体增强化学气相沉积工艺、原子沉积工艺或者溶液法等沉积工艺制备获得；然后，对第一金属层进行曝光、刻蚀，形成栅极4。
步骤S62，在所述栅极4上形成层间介质层5。
层间介质层5的材质可以是氧化硅。具体实施时，可以采用磁控溅射法在栅极4上形成层间介质层5。
步骤S63，在所述层间介质层5上形成两个间隔设置的接触孔51。
步骤S64，在所述层间介质层5上形成第二金属层，再对所述第二金属层图案化处理，得到与两个所述接触孔51分别对应的源极61和栅极4，所述源极61和所述栅极4分别通过相应的所述接触孔51与所述沟道层2电性连接。
具体地，第二金属层的材质可以是金属导电材料，例如，Mo/Al/Mo等，第二金属层可以通过磁控溅射工艺、等离子体增强化学气相沉积工艺、原子沉积工艺或者溶液法等沉积工艺制备获得；然后，对第二金属层进行曝光、刻蚀，形成源极61和漏极62。
本发明提供的技术方案中，先在230~320℃下对氧化物薄膜进行退火处理，再在230~320℃下对绝缘层3进行退火处理，通过两次退火处理，使得采用高铟含量半导体材料的沟道层2也能在中低温下（不高于350℃）实现晶体化，制得的氧化物薄膜晶体管100特性稳定，能够保证产品良率，从而提高了其量产性；且由于该氧化物薄膜晶体管100兼具小型化和高移动度特性的优势，有助于提高液晶面板画素的开口率，延长产品寿命；而且由于该方法不需要高温热处理，能够用目前已有的工艺设备（用于制备普通氧化物薄膜晶体管100）实现，从而降低了硬件成本。
以下结合具体实施例和附图对本发明的技术方案作进一步详细说明，应当理解，以下实施例仅仅用以解释本发明，并不用于限定本发明。
实施例1
在玻璃基板11上制备缓冲层12，缓冲层12的材质为氧化硅。
采用磁控溅射法在缓冲层12上沉积厚度为300A的氧化物薄膜，其中，氧化物薄膜的材质包括铟锡锌氧化物，所述铟锡锌氧化物的组成为In:Sn:Zn=3:1:4 at %；磁控溅射工艺的工作气体为氩气和氧气的混合气体，且混合气体中，氧气的体积分数为8%。将氧化物薄膜置于320℃温度条件下60min后，退火处理，然后，对氧化物薄膜依次进行涂覆光刻胶、曝光显影、湿法刻蚀、剥离光刻胶处理，得到沟道层2。
在沟道层2上沉积绝缘层3，绝缘层3的材质为氧化硅。将其置于320℃温度条件下60min，然后退火处理。
在绝缘层3上沉积第一金属层，然后，对第一金属层进行曝光、刻蚀，形成栅极4。
在栅极4上沉积层间介质层5，层间介质层5的材质为氧化硅。在层间介质层5上形成两个间隔设置的接触孔51，接触孔51的下端贯穿层间介质层5后与沟道层2接触。
在层间介质层5上形成第二金属层，然后，对第二金属层进行曝光、刻蚀，形成源极61和漏极62，源极61和漏极62分别通过两个接触孔51与沟道层2电性连接。
实施例2
在玻璃基板11上制备缓冲层12，缓冲层12的材质为氧化硅。
采用磁控溅射法在缓冲层12上沉积厚度为300A的氧化物薄膜，其中，氧化物薄膜的材质包括铟镓锌氧化物，铟镓锌氧化物的组成为In:Ga:Zn=5:1:4 at %；磁控溅射工艺的工作气体为氩气和氧气的混合气体，且混合气体中，氧气的体积分数为10%。将氧化物薄膜置于320℃温度条件下60min后，退火处理，然后，对氧化物薄膜依次进行涂覆光刻胶、曝光显影、湿法刻蚀、剥离光刻胶处理，得到沟道层2。
在沟道层2上沉积绝缘层3，绝缘层3的材质为氧化硅。将其置于320℃温度条件下60min，然后退火处理。
在绝缘层3上沉积第一金属层，然后，对第一金属层进行曝光、刻蚀，形成栅极4。
在栅极4上沉积层间介质层5，层间介质层5的材质为氧化硅。在层间介质层5上形成两个间隔设置的接触孔51，接触孔51的下端贯穿层间介质层5后与沟道层2接触。
在层间介质层5上形成第二金属层，然后，对第二金属层进行曝光、刻蚀，形成源极61和漏极62，源极61和漏极62分别通过两个接触孔51与沟道层2电性连接。
实施例3
在玻璃基板11上制备缓冲层12，缓冲层12的材质为氧化硅。
采用磁控溅射法在缓冲层12上沉积厚度为400A的氧化物薄膜，其中，氧化物薄膜的材质包括铟镓锌氧化物，铟镓锌氧化物的组成为In:Ga:Zn=5:1:4 at %；磁控溅射工艺的工作气体为氩气和氧气的混合气体，且混合气体中，氧气的体积分数为6%。将氧化物薄膜置于300℃温度条件下50min后，退火处理，然后，对氧化物薄膜依次进行涂覆光刻胶、曝光显影、湿法刻蚀、剥离光刻胶处理，得到沟道层2。
在沟道层2上沉积绝缘层3，绝缘层3的材质为氧化硅。将其置于300℃温度条件下50min，然后退火处理。
在绝缘层3上沉积第一金属层，然后，对第一金属层进行曝光、刻蚀，形成栅极4。
在栅极4上沉积层间介质层5，层间介质层5的材质为氧化硅。在层间介质层5上形成两个间隔设置的接触孔51，接触孔51的下端贯穿层间介质层5后与沟道层2接触。
在层间介质层5上形成第二金属层，然后，对第二金属层进行曝光、刻蚀，形成源极61和漏极62，源极61和漏极62分别通过两个接触孔51与沟道层2电性连接。
实施例4
在玻璃基板11上制备缓冲层12，缓冲层12的材质为氧化硅。
采用磁控溅射法在缓冲层12上沉积厚度为350A的氧化物薄膜，其中，氧化物薄膜的材质包括铟镓锌氧化物，铟镓锌氧化物的组成为In:Ga:Zn=5:1:4 at %；磁控溅射工艺的工作气体为氩气和氧气的混合气体，且混合气体中，氧气的体积分数为20%。将氧化物薄膜置于230℃温度条件下70min后，退火处理，然后，对氧化物薄膜依次进行涂覆光刻胶、曝光显影、湿法刻蚀、剥离光刻胶处理，得到沟道层2。
在沟道层2上沉积绝缘层3，绝缘层3的材质为氧化硅。将其置于230℃温度条件下70min，然后退火处理。
在绝缘层3上沉积第一金属层，然后，对第一金属层进行曝光、刻蚀，形成栅极4。
在栅极4上沉积层间介质层5，层间介质层5的材质为氧化硅。在层间介质层5上形成两个间隔设置的接触孔51，接触孔51的下端贯穿层间介质层5后与沟道层2接触。
在层间介质层5上形成第二金属层，然后，对第二金属层进行曝光、刻蚀，形成源极61和漏极62，源极61和漏极62分别通过两个接触孔51与沟道层2电性连接。
以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包括在本发明的专利保护范围内。
Claims (8)
1.一种氧化物薄膜晶体管的制备方法，包括提供衬底，其特征在于，所述氧化物薄膜晶体管的制备方法还包括以下步骤：
在所述衬底上沉积氧化物薄膜，所述氧化物薄膜的材质包括铟锡锌氧化物或铟镓锌氧化物，其中，所述铟锡锌氧化物的组成为In:Sn:Zn=3:1:4 at %，所述铟镓锌氧化物的组成为In:Ga:Zn=5:1:4 at %；
在320℃下，对所述氧化物薄膜进行退火处理，然后图案化处理得到沟道层；
在所述沟道层上制备绝缘层；
在320℃下，对所述绝缘层进行退火处理；
在退火处理后的所述绝缘层上依次制备栅极、层间介质层以及源漏金属层，所述源漏金属层包括间隔设置的源极和漏极。
2.如权利要求1所述的氧化物薄膜晶体管的制备方法，其特征在于，所述在所述衬底上沉积氧化物薄膜的步骤中，采用磁控溅射法进行沉积。
3.如权利要求2所述的氧化物薄膜晶体管的制备方法，其特征在于，所述磁控溅射法的工作气体为氩气和氧气的混合气体，且所述混合气体中，所述氧气的体积分数为6%~20%。
4.如权利要求1所述的氧化物薄膜晶体管的制备方法，其特征在于，所述在所述衬底上沉积氧化物薄膜的步骤中，所述氧化物薄膜的厚度为300~400A。
5.如权利要求1所述的氧化物薄膜晶体管的制备方法，其特征在于，所述在320℃下，对所述氧化物薄膜进行退火处理，然后图案化处理得到沟道层的步骤包括：
将所述氧化物薄膜置于320℃温度条件下退火处理50~70min；
对经退火处理后的所述氧化物薄膜依次进行涂覆光刻胶、曝光显影、湿法刻蚀、剥离光刻胶处理，得到沟道层。
6.如权利要求1所述的氧化物薄膜晶体管的制备方法，其特征在于，所述在320℃下，对所述绝缘层进行退火处理的步骤包括：
将所述绝缘层置于320℃温度条件下退火处理50~70min。
7.如权利要求1所述的氧化物薄膜晶体管的制备方法，其特征在于，所述在退火处理后的所述绝缘层上依次制备栅极、层间介质层以及源漏金属层的步骤包括：
在退火处理后的所述绝缘层上形成第一金属层，再对所述第一金属层图案化处理得到栅极；
在所述栅极上形成层间介质层；
在所述层间介质层上形成两个间隔设置的接触孔；
在所述层间介质层上形成第二金属层，再对所述第二金属层图案化处理，得到与两个所述接触孔分别对应的源极和漏极，所述源极和所述漏极分别通过相应的所述接触孔与所述沟道层电性连接。
8.如权利要求1所述的氧化物薄膜晶体管的制备方法，其特征在于，所述衬底包括玻璃基板和设于所述玻璃基板上的缓冲层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111169051.3A CN114038759B (zh) | 2021-09-30 | 2021-09-30 | 氧化物薄膜晶体管的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111169051.3A CN114038759B (zh) | 2021-09-30 | 2021-09-30 | 氧化物薄膜晶体管的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114038759A CN114038759A (zh) | 2022-02-11 |
| CN114038759B true CN114038759B (zh) | 2022-09-27 |
Family
ID=80140671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111169051.3A Active CN114038759B (zh) | 2021-09-30 | 2021-09-30 | 氧化物薄膜晶体管的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114038759B (zh) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101743164B1 (ko) * | 2009-03-12 | 2017-06-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
| KR102246127B1 (ko) * | 2009-10-08 | 2021-04-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| CN103400765B (zh) * | 2013-07-05 | 2016-12-28 | 昆山龙腾光电有限公司 | 氧化物薄膜晶体管的制造方法 |
| CN105870057B (zh) * | 2016-04-28 | 2019-06-07 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法和显示装置 |
-
2021
- 2021-09-30 CN CN202111169051.3A patent/CN114038759B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN114038759A (zh) | 2022-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7569408B1 (en) | Semiconductor device and method for forming the same | |
| US8513720B2 (en) | Metal oxide semiconductor thin film transistors | |
| CN110867458B (zh) | 金属氧化物半导体薄膜晶体管阵列基板及制作方法 | |
| CN107482066B (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| US9337346B2 (en) | Array substrate and method of fabricating the same | |
| CN105470197A (zh) | 低温多晶硅阵列基板的制作方法 | |
| US20110284861A1 (en) | Low-temperature polysilicon thin film and method of manufacturing the same, transistor, and display apparatus | |
| US20070218576A1 (en) | Method for fabricating polysilicon liquid crystal display device | |
| KR101498136B1 (ko) | 폴리실리콘 활성층을 함유한 박막트랜지스터, 그 제조방법 및 어레이 기판 | |
| CN107507839B (zh) | 一种阵列基板及其制造方法 | |
| CN102629590B (zh) | 一种薄膜晶体管阵列基板及其制作方法 | |
| WO2015032135A1 (zh) | 阻挡层及其制备方法、薄膜晶体管、阵列基板 | |
| CN105632896A (zh) | 制造薄膜晶体管的方法 | |
| CN114038759B (zh) | 氧化物薄膜晶体管的制备方法 | |
| KR20080052769A (ko) | 실리콘 결정화 방법 및 이를 이용한 박막 트랜지스터제조방법 | |
| CN106910780B (zh) | 薄膜晶体管及制造方法、阵列基板、显示面板、显示装置 | |
| CN109616444B (zh) | Tft基板的制作方法及tft基板 | |
| KR20120067108A (ko) | 어레이 기판 및 이의 제조방법 | |
| KR100539583B1 (ko) | 실리콘의 결정화 방법 및 이를 이용한 박막트랜지스터제조 방법 | |
| WO2020252876A1 (zh) | 一种薄膜晶体管基板及其制备方法 | |
| CN100555587C (zh) | 低温多晶硅薄膜晶体管及其制造方法 | |
| US20180252952A1 (en) | Thin film transistor array substrates, manufacturing methods thereof and display devices | |
| CN114927532B (zh) | 阵列基板及其制作方法和显示面板 | |
| CN107799605B (zh) | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| US20190221591A1 (en) | Array substrate, manufacturing method thereof and display device using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |