JP2014220489A - 半導体装置、およびその作製方法 - Google Patents

半導体装置、およびその作製方法 Download PDF

Info

Publication number
JP2014220489A
JP2014220489A JP2014075039A JP2014075039A JP2014220489A JP 2014220489 A JP2014220489 A JP 2014220489A JP 2014075039 A JP2014075039 A JP 2014075039A JP 2014075039 A JP2014075039 A JP 2014075039A JP 2014220489 A JP2014220489 A JP 2014220489A
Authority
JP
Japan
Prior art keywords
layer
substrate
semiconductor
transistor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014075039A
Other languages
English (en)
Other versions
JP6321432B2 (ja
Inventor
広樹 安達
Hiroki Adachi
広樹 安達
佳代 熊倉
Kayo Kumakura
佳代 熊倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014075039A priority Critical patent/JP6321432B2/ja
Publication of JP2014220489A publication Critical patent/JP2014220489A/ja
Application granted granted Critical
Publication of JP6321432B2 publication Critical patent/JP6321432B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Dicing (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】クラックに起因する不良を低減したフレキシブルデバイスを提供する。または、量産性に優れたフレキシブルデバイスを提供する。【解決手段】可撓性を有する基板の一表面上に、トランジスタ及び表示素子を有する表示部と、表示部の周囲を囲うように配置された半導体層と、トランジスタ、及び半導体層上に、絶縁層と、を有する半導体装置とする。また、表面に垂直な方向から見て、基板の端部と、半導体層の端部とが概略一致し、且つ、絶縁層の端部が、半導体層上に位置する。【選択図】図１

Description

本発明は、半導体装置に関する。
また、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。したがってトランジスタ、半導体素子、半導体回路、記憶装置、撮像装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）及び電子機器等は、半導体装置の一態様である。
近年、可撓性を有する基板上に半導体素子や発光素子などが設けられたフレキシブルデバイスの開発が進められている。フレキシブルデバイスの代表的な例としては、照明装置、画像表示装置の他、トランジスタなどの半導体素子を有する種々の半導体回路などが挙げられる。
可撓性を有する基板を用いた半導体装置の作製方法としては、ガラス基板や石英基板などの支持基板上に薄膜トランジスタなどの半導体素子を作製したのち、可撓性を有する基板に半導体素子を転置する技術が開発されている。この方法では、支持基板から半導体素子を含む層を剥離する工程が必要である。
例えば、特許文献１には次のようなレーザアブレーションを用いた剥離技術が記載されている。基板上に非晶質シリコンなどからなる分離層、分離層上に被剥離層を設け、被剥離層を接着層により転写体に接着させる。レーザ光の照射により分離層をアブレーションさせることで、分離層に剥離を生じさせている。
また、特許文献２には次のような剥離技術が記載されている。基板と酸化物層との間に金属層を形成し、酸化物層と金属層との界面の結合が弱いことを利用して、酸化物層と金属層との界面で剥離を生じさせることで、被剥離層と基板とを分離している。
特開平１０−１２５９３１号公報 特開２００３−１７４１５３号公報
基板上に設けられた剥離層と、その上層に形成された被剥離層との間で剥離を行う場合、剥離層の上層に形成される層は、被剥離層、薄膜トランジスタ（ＴＦＴ）、配線、層間膜などを含む薄膜の積層体であり、その積層体の厚さは数μｍ以下と薄く、非常に脆いものである。また剥離層と被剥離層の間で剥離を行う際に、剥離の起点となる被剥離層の端部では大きな曲げストレスがかかり、被剥離層に膜割れやひび（以下、クラックとも呼ぶ）が生じやすい。さらにこのようなクラックが被剥離層の端部から半導体素子や発光素子にまで進行すると、これらが破壊されてしまう恐れがある。
また、フレキシブルデバイスの生産性を向上させるためには、大型の基板を用いて複数のデバイスを同時に作製した後、基板をスクライバなどにより分断することが望まれる。このとき、基板の分断の際にかかるストレスにより、基板の端部にクラックが発生する、またはクラックが進行してしまう問題があった。
したがって本発明の一態様は、クラックに起因する不良を低減したフレキシブルデバイスを提供することを課題の一とする。または、量産性に優れたフレキシブルデバイスを提供することを課題の一とする。
なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、可撓性を有する基板の一表面上に、トランジスタ及び表示素子を有する表示部と、表示部の周囲を囲うように配置された半導体層と、トランジスタ、及び半導体層上に、絶縁層と、を有する半導体装置である。また、表面に垂直な方向から見て、基板の端部と、半導体層の端部とが概略一致し、且つ、絶縁層の端部が、半導体層上に位置する。
また、上記半導体装置において、半導体層は、トランジスタのチャネルが形成される半導体と同一の材料を含むことが好ましい。
また、上記半導体装置において、表示部と、半導体層との間に、表示部を囲うように配置された導電層を有することが好ましい。
また、上記半導体装置において、導電層は、トランジスタのゲート電極、ソース電極、またはドレイン電極と同一の材料を含むことが好ましい。
また、本発明の他の一態様は、支持基板上に剥離層を形成し、剥離層上に被剥離層を形成し、被剥離層上に、トランジスタと、トランジスタの周囲を囲う半導体層と、を形成し、トランジスタ及び半導体層上に、半導体層上に開口部を有する絶縁層を形成し、被剥離層から、剥離層及び支持基板を剥離し、被剥離層の剥離された面に可撓性基板を貼り付け、開口部と重なる位置において、可撓性基板、被剥離層、及び半導体層を分断する、半導体装置の作製方法である。
なお、本明細書等において「端部が概略一致」とは、端部が完全には重なり合わず、上層が下層の内側に位置することや、上層が下層の外側に位置することを含む。
本発明によれば、クラックに起因する不良を低減したフレキシブルデバイスを提供できる。または、量産性に優れたフレキシブルデバイスを提供できる。
実施の形態に係る、表示装置の構成例。 実施の形態に係る、表示装置の構成例。 実施の形態に係る、表示装置の構成例。 実施の形態に係る、表示装置の作製方法を説明する図。 実施の形態に係る、表示装置の作製方法を説明する図。 実施の形態に係る、表示装置の作製方法を説明する図。 実施の形態に係る、表示装置の構成例。 実施の形態に係る、電子機器の構成例。 実施例に係る、光学顕微鏡写真。 実施例に係る、光学顕微鏡写真。 実施例に係る、光学顕微鏡写真。 実施例に係る、光学顕微鏡写真。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
なお、本明細書等における「第１」、「第２」等の序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではない。
（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置の例として、画像表示装置の構成例とその作製方法例について図面を参照して説明する。以下では、画像表示装置の一例として、有機ＥＬ素子を備える画像表示装置（以下、表示装置ともいう）について説明する。
なお、本明細書等において、表示装置にコネクタ、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子が形成された基板にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュール、タッチセンサが実装されたモジュールなども、表示装置に含まれる。
［表示装置の構成例］
図１（Ａ）に上面射出（トップエミッション）方式が採用された表示装置１００の上面概略図を示す。なお、図１（Ａ）には明瞭化のため、構成要素の一部を省略して示している。
表示装置１００は、可撓性を有する基板１０１の上面に、表示部１０２、信号線駆動回路１０３及び走査線駆動回路１０４と、これらと電気的に接続する外部接続端子１０５を有する。外部接続端子１０５に、例えばＦＰＣやＩＣを実装することが可能で、これらにより表示部１０２、信号線駆動回路１０３及び走査線駆動回路１０４に供給される電源電位や駆動信号などの信号を入力することができる。
ここで、基板１０１の端部において、半導体層１１０が表示部１０２の周囲を囲うようにして設けられている。半導体層１１０は基板１０１の周辺に沿って設けられている。
また、半導体層１１０と、表示部１０２の間には、表示部１０２の周囲を囲うようにして導電層１２０が設けられている。
図１（Ｂ）は、図１（Ａ）に示す、基板１０１の端部、外部接続端子１０５、及び信号線駆動回路１０３の一部を含む領域を切断する切断線Ａ−Ｂと、表示部１０２の一部の領域を切断する切断線Ｃ−Ｄと、基板１０１の上記とは反対側の端部を含む領域を切断する切断線Ｅ−Ｆにおける断面概略図である。
表示装置１００は、可撓性を有する基板１０１上に、接着層１１１を介して被剥離層１１２が設けられる。また被剥離層１１２上に表示素子として機能する発光素子１２４や、表示部１０２、信号線駆動回路１０３及び走査線駆動回路１０４などを構成するトランジスタ、外部接続端子１０５、半導体層１１０、導電層１２０などが設けられている。
ここで表示装置１００は、一つの基板上に複数の表示装置１００を同時に作製した後にそれぞれ分断する、いわゆる多面取りを行う場合に適した構成である。図２（Ａ）には、４つの表示装置１００を同時に作製し、これらを個々に分断する前の状態における上面概略図を示す。また図２（Ｂ）には、図２（Ａ）中の切断線Ｇ−Ｂ、Ｃ−Ｄ、Ｅ−Ｈにおける断面概略図を示す。
図２（Ａ）では、表示装置１００が縦２個、横２個の計４個配置されている状態を示している。なお、表示装置１００を配置する向きや個数などの配置方法についてはこれに限られず、使用する基板の大きさ、表示装置１００の占有面積などを考慮して、できるだけ多くの表示装置１００を配置できるような配置方法とすればよい。
それぞれの表示装置１００の表示部１０２を囲うようにして、半導体層１１０が設けられている。したがって、隣接する２つの表示装置１００の間には、少なくとも１の半導体層１１０を有している。表示装置１００を個々に分断する際には、当該半導体層１１０と重なる部分が切断部１４０に相当する。
半導体層１１０上には、その上面の一部が露出するように、少なくともトランジスタを覆う絶縁層（絶縁層１３４、１３５、１３６、１３７など）に設けられた開口部を有している。また図１及び図２では、半導体層１１０の上層に設けられ、トランジスタのゲート絶縁層として機能する絶縁層１３８にも同様の開口部が設けられている。
したがって、基板１０１を分断した後の状態（図１）では、上記開口部と重なる領域に、基板１０１の端部（端面）が位置する。また半導体層１１０と重なる領域で分断するため、分断された半導体層１１０の端部（端面）と基板１０１の端部（端面）が概略一致する。言い換えると、基板１０１の表面に垂直な方向から見て、基板１０１の端部と、半導体層１１０の端部が概略一致し、且つ、絶縁層の端部が、半導体層１１０上に位置する。
このように、切断部１４０において半導体層１１０の上部に絶縁層を有さない領域を有する構成とすることで、切断の際にかかる圧力などにより当該絶縁層にクラックが発生する、または絶縁層に生じていたクラックが進行するなどの不具合を効果的に抑制することができる。また、半導体材料は、絶縁材料に比べてクラックの発生や進行が起こりにくい性質を有している場合が多いため、切断部１４０において最表面にこのような材料を含む半導体層１１０の一部が位置していることで、クラックの発生をより効果的に抑制することができる。
また後述するように、表示装置１００は支持基板を剥離する工程を経ることにより作製できるが、このとき剥離が基板端部から進行する際に生じるクラックの進行を、半導体層１１０が設けられた領域で効果的に止めることができる。
したがって、表示部１０２を囲うように半導体層１１０を配置することで、剥離工程や分断工程に生じてしまうクラックが、表示部１０２にまで進行することを効果的に抑制することができる。
また、半導体層１１０の内側に位置し、表示部１０２を囲うように設けられた導電層１２０により、基板を分断した後に表示装置１００を湾曲させることなどにより基板の端部に発生するクラックの進行を止める効果を奏する。したがって、表示装置１００を湾曲させて、または湾曲可能な状態で組み込んだ電子機器などの製品の信頼性を向上させることができる。
なお、図１（Ａ）及び図２（Ａ）では、半導体層１１０及び導電層１２０が表示部１０２を囲い、且つ上面から見て閉じた曲線（閉曲線、端部が一致した曲線ともいう）となるように設ける構成を示している。また、半導体層１１０上に形成される開口部も、表示部１０２を囲い、基板１０１の周辺に沿って設けられ、且つ上面から見て閉じた曲線（閉曲線、端部が一致した曲線ともいう）となる。なお、導電層１２０は必ずしも閉じた曲線となるように配置しなくてもよく、複数の線分に分断されていてもよい。このとき、導電層１２０を複数並行して配置した多重構造とし、それぞれの導電層１２０の分断箇所をずらすように配置すると、隙間からクラックが進行してしまうことを抑制できるため好ましい。
半導体層１１０に用いられる半導体材料や、導電層１２０に用いられる金属材料は、絶縁材料に比べてクラックの発生や進行が起こりにくい性質を有している場合が多い。したがって、基板端部において半導体層１１０の下側や導電層１２０の下側に設けられる絶縁層にクラックが生じても、半導体層１１０や導電層１２０と重なる領域でその進行を効果的に止めることができる。
ここで、図３に半導体層１１０の近傍を拡大した図を示す。なお、図３（Ａ）には、基板１０１の分断前の構成を示しており、図３（Ｂ）には基板１０１の分断後の構成を示している。
絶縁層１３８、絶縁層１３４、及び絶縁層１３５に設けられた開口部は、半導体層１１０よりも内側に設けられている。したがって、図中点線で囲った領域Ｘに示すように、半導体層１１０の端部がこれら絶縁層に覆われている。
ここで、クラックの進行のしやすさについて説明する。クラックが生じている構造物（単層構造、または積層構造）が、厚さの異なる２つの領域を有し、一方の領域の上面が、他方の領域よりも低く、これらの間に段差がある場合を考える。その場合、上面が高い領域から低い領域への向きに対しては、クラックは進行しやすい性質を持つ。一方、上面が低い領域から高い領域への向きに対しては、段差部でクラックの進行が止まり、上面が高い領域へはクラックがほとんど進行しないといった性質を持つ。
表示装置１００では、剥離工程や基板１０１の分断工程において、クラックは基板端から内側（図３では左から右）に向かって進行する。ここで、半導体層１１０が設けられた領域では、絶縁層１３８、絶縁層１３４、及び絶縁層１３５の端部による段差が設けられている。したがって、半導体層１１０が設けられた領域にクラックが生じたとしても、その進行は当該端部の段差で止まるため、絶縁層１３５等が設けられた領域へのクラックの進行が抑制される。
また領域Ｙに示すように、絶縁層１３６の端部が絶縁層１３５等の端部よりも内側（表示部１０２側）に設けられ、ここにも段差が形成されている。したがって、絶縁層１３５等にクラックが生じた場合であっても、この段差によってクラックの進行を効果的に抑制できる。
同様に、絶縁層１３５上に導電層１２０を設けることにより、導電層１２０の端部で段差を形成することができるため、この段差部でクラックの進行を抑制することができる。特に、図３等に示すように、導電層１２０を複数並列に配置した多重構造とすることで、複数の段差部を設けることが可能で、より効果的にクラックの進行を抑制できる。
なお、表示装置１００では、半導体層１１０や導電層１２０が表示部１０２だけでなく信号線駆動回路１０３、走査線駆動回路１０４、外部接続端子１０５なども囲うように配置されている。このような構成とすることで、基板１０１の端部から生じたクラックがこれらに到達することを抑制し、表示装置１００の動作不良などの不具合が生じることを抑制することができる。
なお、半導体層１１０は、トランジスタのチャネルが形成される半導体層と同一の半導体膜を加工して形成すると、工程を増やすことなく形成できるため好ましい。また、図１及び図２では、導電層１２０としてトランジスタに設けられる一対の電極１３３と同一の導電膜を加工して形成される場合を示しているが、これに限られず、トランジスタを構成する他の電極（例えばゲート電極１３２）や、表示素子の電極（例えば第１の電極１４１）、またはそのほかの配線などと同一の導電膜を加工して形成してもよい。
以下では、図１（Ｂ）を参照して、表示装置１００のそのほかの構成について説明する。
外部接続端子１０５は、表示装置１００内のトランジスタまたは発光素子を構成する導電層と同一の材料で構成される。本構成例では、トランジスタのソース電極またはドレイン電極を構成する導電層と同一の材料で構成する例を示している。外部接続端子１０５には、異方性導電性フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）や、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）などを介してＦＰＣやＩＣを実装することにより、信号を入力することができる。
図１（Ｂ）には、信号線駆動回路１０３の一部として、トランジスタ１２１を有する例を示している。信号線駆動回路１０３としては、例えばｎチャネル型のトランジスタとｐチャネル型のトランジスタとを組み合わせた回路、ｎチャネル型のトランジスタで構成された回路、ｐチャネル型のトランジスタで構成された回路などを有していてもよい。なお、走査線駆動回路１０４も同様である。また、本構成例では、表示部１０２が形成される絶縁表面上に信号線駆動回路１０３と走査線駆動回路１０４が形成されたドライバ一体型の構成を示すが、例えば信号線駆動回路１０３と走査線駆動回路１０４のいずれか一方または両方として駆動回路用ＩＣを用い、ＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）方式またはＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｉｌｍ）方式により基板１０１に実装してもよいし、ＣＯＦ方式により駆動回路用ＩＣが実装されたフレキシブルプリント基板（ＦＰＣ）を基板１０１に実装する構成としてもよい。
図１（Ｂ）には、表示部１０２の一例として一画素分の断面構造を示している。画素は、スイッチング用のトランジスタ１２３と、電流制御用のトランジスタ１２２と、電流制御用のトランジスタ１２２が備える一対の電極１３３の一方と電気的に接続された第１の電極１４１を含む。また第１の電極１４１の段部を覆う絶縁層１３７が設けられている。またトランジスタを覆って、絶縁層１３７の下に絶縁層１３６が設けられている。
表示装置１００が備えるトランジスタ（トランジスタ１２１、１２２、１２３等）は、トップゲート型のトランジスタである。各トランジスタは、ソース領域またはドレイン領域として機能し、不純物領域を備える半導体層１３１と、ゲート絶縁層として機能する絶縁層１３８と、ゲート電極１３２と、を有する。またゲート電極１３２を覆う絶縁層１３４及び絶縁層１３５が積層して設けられ、絶縁層１３４及び絶縁層１３５に設けられた開口部を介して半導体層１３１のソース領域またはドレイン領域と接する一対の電極１３３を備える。
発光素子１２４は、絶縁層１３６上に第１の電極１４１、ＥＬ層１４２、第２の電極１４３が順に積層された積層構造を有している。本構成例で例示する表示装置１００は上面発光型の表示装置であるため、第２の電極１４３に透光性の材料を用いる。また第１の電極１４１には反射性の材料を用いることが好ましい。ＥＬ層１４２は少なくとも発光性の有機化合物を含む。ＥＬ層１４２を挟持する第１の電極１４１と第２の電極１４３の間に電圧を印加し、ＥＬ層１４２に電流を流すことにより、発光素子１２４を発光させることができる。
基板１０１と対向するように、可撓性を有する基板１３０が設けられ、基板１０１と基板１３０とが基板１３０の外周部に設けられた接着層１１４により接着されている。また接着層１１４よりも内側の領域には、封止層１１３が設けられている。なお、封止層１１３により基板１３０を接着し、接着層１１４を設けない構成としてもよい。
基板１３０の、発光素子１２４と対向する面上には、発光素子１２４と重なる位置にカラーフィルタ１４５を有し、絶縁層１３７と重なる位置にブラックマトリクス１４６を有する。なお、基板１３０と、カラーフィルタ１４５及びブラックマトリクス１４６との間に、不純物の透過を抑制する機能を有する絶縁層を有していてもよい。また、基板１３０の発光素子１２４と対向しない面上に、透明導電膜を形成することによってタッチセンサが形成されていてもよいし、タッチセンサの機能を有する可撓性基板が貼り付けられていてもよい。
［材料及び形成方法について］
以下では、上述した各要素に用いることのできる材料及び形成方法について説明する。
〔可撓性を有する基板〕
可撓性を有する基板の材料としては、有機樹脂や可撓性を有する程度に薄いガラス材料などを用いることができる。
例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等のポリエステル樹脂、ポリアクリロニトリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート（ＰＣ）樹脂、ポリエーテルスルホン（ＰＥＳ）樹脂、ポリアミド樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリ塩化ビニル樹脂等が挙げられる。特に、熱膨張係数の低い材料を用いることが好ましく、例えば、熱膨張係数が３０×１０−６／Ｋ以下であるポリアミドイミド樹脂、ポリイミド樹脂、ＰＥＴ等を好適に用いることができる。また、繊維体に樹脂を含浸した基板（プリプレグとも記す）や、無機フィラーを有機樹脂に混ぜて熱膨張係数を下げた基板を使用することもできる。
上記材料中に繊維体が含まれている場合、繊維体は有機化合物または無機化合物の高強度繊維を用いる。高強度繊維とは、具体的には引張弾性率またはヤング率の高い繊維のことを言い、代表例としては、ポリビニルアルコール系繊維、ポリエステル系繊維、ポリアミド系繊維、ポリエチレン系繊維、アラミド系繊維、ポリパラフェニレンベンゾビスオキサゾール繊維、ガラス繊維、または炭素繊維が挙げられる。ガラス繊維としては、Ｅガラス、Ｓガラス、Ｄガラス、Ｑガラス等を用いたガラス繊維が挙げられる。これらは、織布または不織布の状態で用い、この繊維体に樹脂を含浸させ樹脂を硬化させた構造物を可撓性を有する基板として用いてもよい。可撓性を有する基板として、繊維体と樹脂からなる構造物を用いると、曲げや局所的押圧による破損に対する信頼性が向上するため、好ましい。
発光素子１２４からの光を取り出す側の可撓性を有する基板には、ＥＬ層１４２からの発光に対して透光性を有する材料を用いる。光射出側に設ける材料において、光の取り出し効率向上のためには、可撓性及び透光性を有する材料の屈折率は高い方が好ましい。例えば、有機樹脂に屈折率の高い無機フィラーを分散させることで、該有機樹脂のみからなる基板よりも屈折率の高い基板を実現できる。特に粒子径４０ｎｍ以下の小さな無機フィラーを使用すると、光学的な透明性を失わないため、好ましい。
また、光射出側とは反対側に設ける基板は、透光性を有していなくてもよいため、上記に挙げた基板の他に、金属基板または合金基板等を用いることもできる。基板の厚さは、可撓性や曲げ性を得るために、１０μｍ以上２００μｍ以下、好ましくは２０μｍ以上５０μｍ以下であることが好ましい。基板を構成する材料としては、特に限定はないが、例えば、アルミニウム、銅、ニッケル、または、アルミニウム合金もしくはステンレス等の金属の合金などを好適に用いることができる。光を取り出さない側の可撓性を有する基板に、金属または合金材料を含む導電性の基板を用いると、発光素子１２４からの発熱に対する放熱性が高まるため好ましい。
また、導電性を有する基板を用いる場合には、基板の表面を酸化する、または表面に絶縁膜を形成するなどし、絶縁処理が施された基板を用いることが好ましい。例えば、電着法、スピンコート法やディップ法などの塗布法、スクリーン印刷法などの印刷法、蒸着法やスパッタリング法など堆積法などの方法を用いて導電性の基板表面に絶縁膜を形成してもよいし、酸素雰囲気下で放置または加熱する方法や、陽極酸化法などの方法により、基板の表面を酸化してもよい。
また、可撓性を有する基板の表面に凹凸形状を有する場合、当該凹凸形状を被覆して平坦化した絶縁表面を形成するために平坦化層を設けてもよい。平坦化層としては絶縁性の材料を用いることができ、有機材料または無機材料で形成することができる。例えば、平坦化層は、スパッタリング法などの堆積法、スピンコート法やディップ法などの塗布法、インクジェット法やディスペンス法などの吐出法、スクリーン印刷法などの印刷法等を用いて形成することができる。
また、可撓性を有する基板として、複数の層を積層した材料を用いることもできる。例えば有機樹脂からなる層を２種類以上積層した材料、有機樹脂からなる層と無機材料からなる層を積層した材料、無機材料からなる層を２種類以上積層した材料などを用いる。無機材料からなる層を設けることにより、水分等の内部への浸入が抑制されるため、表示装置の信頼性を向上させることができる。
上記無機材料としては、金属や半導体の酸化物材料や窒化物材料、酸窒化材料などを用いることができる。例えば、酸化シリコン、窒化シリコン、酸窒化シリコン、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウムなどを用いればよい。
例えば、有機樹脂からなる層と無機材料からなる層を積層する場合、有機樹脂からなる層の上層または下層に、スパッタリング法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法または塗布法などにより、上記無機材料からなる層を形成することができる。
また、可撓性を有する基板として、可撓性を有する程度に薄いガラス基板を用いてもよい。特に発光素子１２４に近い側から有機樹脂層、接着層、及びガラス層を積層したシートを用いることが好ましい。当該ガラス層の厚さとしては２０μｍ以上２００μｍ以下、好ましくは２５μｍ以上１００μｍ以下の厚さとする。このような厚さのガラス層は、水や酸素に対する高いバリア性と可撓性を同時に実現できる。また、有機樹脂層の厚さとしては、１０μｍ以上２００μｍ以下、好ましくは２０μｍ以上５０μｍ以下とする。このような有機樹脂層をガラス層と接して設けることにより、ガラス層の割れやクラックを抑制し、機械的強度を向上させることができる。このようなガラス材料と有機樹脂の複合材料を、可撓性を有する基板に適用することにより、極めて信頼性が高く、且つフレキシブルな表示装置とすることができる。
〔発光素子〕
発光素子１２４において、光射出側に設ける電極にはＥＬ層１４２からの発光に対して透光性を有する材料を用いる。
透光性を有する材料としては、酸化インジウム、酸化インジウム酸化スズ、酸化インジウム酸化亜鉛、酸化亜鉛、ガリウムを添加した酸化亜鉛などを用いることができる。または、グラフェンを用いてもよい。また、上記導電層として、金、銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、またはチタンなどの金属材料や、これらを含む合金を用いることができる。または、これら金属材料の窒化物（例えば、窒化チタン）などを用いてもよい。なお、金属材料（またはその窒化物）を用いる場合には、透光性を有する程度に薄くすればよい。また、上記材料の積層膜を導電層として用いることができる。例えば、銀とマグネシウムの合金と酸化インジウム酸化スズの積層膜などを用いると、導電性を高めることができるため好ましい。
このような電極は、蒸着法や、スパッタリング法などにより形成する。そのほか、インクジェット法などの吐出法、スクリーン印刷法などの印刷法、またはメッキ法を用いて形成することができる。
なお、透光性を有する上述の導電性酸化物をスパッタリング法によって形成する場合、当該導電性酸化物を、アルゴン及び酸素を含む雰囲気下で成膜すると、透光性を向上させることができる。
また導電性酸化物膜をＥＬ層上に形成する場合、酸素濃度が低減されたアルゴンを含む雰囲気下で成膜した第１の導電性酸化物膜と、アルゴン及び酸素を含む雰囲気下で成膜した第２の導電性酸化物膜の積層膜とすると、ＥＬ層への成膜ダメージを低減できるため好ましい。ここで特に第１の導電性酸化物膜を成膜する際に用いるアルゴンガスの純度が高いことが好ましく、例えば露点が−７０℃以下、好ましくは−１００℃以下のアルゴンガスを用いる。
光射出側とは反対側に設ける電極には、ＥＬ層１４２からの発光に対して反射性を有する材料を用いることが好ましい。
光反射性を有する材料としては、例えばアルミニウム、金、白金、銀、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、またはパラジウム等の金属、またはこれらを含む合金を用いることができる。またこれら金属材料を含む金属または合金にランタンやネオジム、ゲルマニウムなどを添加してもよい。そのほか、アルミニウムとチタンの合金、アルミニウムとニッケルの合金、アルミニウムとネオジムの合金などのアルミニウムを含む合金（アルミニウム合金）や、銀と銅の合金、銀とパラジウムと銅の合金、銀とマグネシウムの合金などの銀を含む合金を用いることもできる。銀と銅を含む合金は耐熱性が高いため好ましい。さらに、アルミニウム合金膜に接する金属膜、または金属酸化物膜を積層することで、アルミニウム合金膜の酸化を抑制することができる。該金属膜、金属酸化物膜の材料としては、チタン、酸化チタンなどが挙げられる。また、上記透光性を有する材料からなる膜と金属材料からなる膜とを積層してもよい。例えば、銀と酸化インジウム酸化スズの積層膜、銀とマグネシウムの合金と酸化インジウム酸化スズの積層膜などを用いることができる。
このような電極は、蒸着法や、スパッタリング法などにより形成する。そのほか、インクジェット法などの吐出法、スクリーン印刷法などの印刷法、またはメッキ法を用いて形成することができる。
ＥＬ層１４２は、少なくとも発光性の有機化合物を含む層（以下、発光層ともいう）を含めばよく、単数の層で構成されていても、複数の層が積層されていてもよい。複数の層で構成されている構成としては、陽極側から正孔注入層、正孔輸送層、発光層、電子輸送層、並びに電子注入層が積層された構成を例に挙げることができる。なお、発光層を除くこれらの層はＥＬ層１４２中に必ずしも全て設ける必要はない。また、これらの層は重複して設けることもできる。具体的にはＥＬ層１４２中に複数の発光層を重ねて設けてもよく、電子注入層に重ねて正孔注入層を設けてもよい。また、中間層として電荷発生層の他、電子リレー層など他の構成を適宜加えることができる。また、例えば、異なる発光色を呈する発光層を複数積層する構成としてもよい。例えば補色の関係にある２以上の発光層を積層することにより白色発光を得ることができる。
ＥＬ層１４２は、真空蒸着法、またはインクジェット法やディスペンス法などの吐出法、スピンコート法などの塗布法を用いて形成できる。
〔接着層、封止層〕
接着層、封止層としては、例えば、二液混合型樹脂、熱硬化性樹脂、光硬化性樹脂などの硬化性材料や、ゲルなどを用いることができる。例えば、エポキシ樹脂やアクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド、ポリビニルクロライド（ＰＶＣ）、ポリビニルブチラル（ＰＶＢ）、エチレンビニルアセテート（ＥＶＡ）などを用いることができる。特に、エポキシ樹脂等の透湿性が低い材料が好ましい。
また接着層、封止層には乾燥剤が含まれていてもよい。例えば、アルカリ土類金属の酸化物（酸化カルシウムや酸化バリウム等）のように、化学吸着によって水分を吸着する物質を用いることができる。その他の乾燥剤として、ゼオライトやシリカゲル等のように、物理吸着によって水分を吸着する物質を用いてもよい。また、粒状の乾燥剤を設けることにより、当該乾燥剤により発光素子１２４からの発光が乱反射されるため、信頼性が高く、且つ視野角依存性が改善した発光装置（特に照明用途等に有用）を実現できる。
〔トランジスタ〕
表示部１０２、信号線駆動回路１０３、走査線駆動回路１０４を構成するトランジスタの構造は特に限定されない。例えば、トランジスタの構成は、スタガ型のトランジスタ、逆スタガ型のトランジスタなどを用いてもよい。また、トップゲート型またはボトムゲート型のいずれのトランジスタ構造としてもよい。また、チャネルエッチ型のトランジスタ、または、チャネル保護型のトランジスタを用いてもよい。チャネル保護型の場合、チャネル領域の上にのみ、チャネル保護膜を設けてもよい。または、ソースドレイン電極と半導体層とを接触させる部分のみ開口し、その開口以外の場所にも、チャネル保護膜を設けてもよい。
トランジスタのチャネルが形成される半導体層に適用可能な半導体として、例えばシリコンやゲルマニウムなどの半導体材料、化合物半導体材料、有機半導体材料、または酸化物半導体材料を用いてもよい。
また、トランジスタに用いる半導体の結晶性についても特に限定されず、非晶質半導体、結晶性を有する半導体（微結晶半導体、多結晶半導体、単結晶半導体、または一部に結晶領域を有する半導体）のいずれを用いてもよい。結晶性を有する半導体を用いると、トランジスタ特性の劣化が抑制されるため好ましい。
例えば上記半導体としてシリコンを用いる場合、アモルファスシリコン、微結晶シリコン、多結晶シリコン、または単結晶シリコンなどを用いることができる。
また、上記半導体として酸化物半導体を用いる場合、インジウム、ガリウム、亜鉛のうち少なくともひとつを含む酸化物半導体を用いることが好ましい。代表的にはＩｎ−Ｇａ−Ｚｎ系金属酸化物などが挙げられる。シリコンよりもバンドギャップが広く、且つキャリア密度の小さい酸化物半導体を用いると、オフ状態におけるリーク電流を抑制できるため好ましい。
本構成例ではトップゲート型のトランジスタを備える構成を示すが、ボトムゲート型のトランジスタを適用する場合については、後の実施の形態で例示する。
〔被剥離層、絶縁層〕
被剥離層１１２は、基板１０１や接着層１１１を透過した不純物が拡散することを抑制する機能を有する。また、トランジスタの半導体層に接する被剥離層１１２や絶縁層１３８、またトランジスタを覆う絶縁層１３４や絶縁層１３５は、半導体層への不純物の拡散を抑制することが好ましい。これらの層には、例えばシリコンなどの半導体の酸化物または窒化物、アルミニウムなどの金属の酸化物または窒化物を用いることができる。また、このような無機絶縁材料の積層膜、または無機絶縁材料と有機絶縁材料の積層膜を用いてもよい。
上記無機絶縁材料としては、例えば窒化アルミニウム、酸化アルミニウム、窒化酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、酸化ガリウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化ゲルマニウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化タンタル等から選ばれた材料を、単層でまたは積層して形成する。なお、本明細書中において、窒化酸化とは、その組成として、酸素よりも窒素の含有量が多いものであって、酸化窒化とは、その組成として、窒素よりも酸素の含有量が多いものを示す。なお、各元素の含有量は、例えば、ＲＢＳ等を用いて測定することができる。
また、上記無機絶縁材料として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウム等のｈｉｇｈ−ｋ材料を用いてもよい。
絶縁層１３６は、トランジスタや配線などに起因する段差を被覆する平坦化層として機能する。例えばポリイミド、アクリル、ポリアミド、エポキシ等の有機樹脂や、無機絶縁材料を用いることができる。絶縁層１３６としては感光性の樹脂（アクリル、ポリイミドなど）を用いて形成することが好ましい。また、絶縁層１３７も、絶縁層１３６と同様の材料を用いて形成することができる。
〔カラーフィルタ及びブラックマトリクス〕
カラーフィルタ１４５は、発光素子１２４からの発光色を調色し、色純度を高める目的で設けられている。例えば、白色発光の発光素子を用いてフルカラーの表示装置とする場合には、異なる色のカラーフィルタを設けた複数の画素を用いる。その場合、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の３色のカラーフィルタを用いてもよいし、これに黄色（Ｙ）を加えた４色とすることもできる。また、Ｒ、Ｇ、Ｂ、（及びＹ）に加えて白色（Ｗ）の画素を用い、４色（または５色）としてもよい。
また、隣接するカラーフィルタ１４５の間には、ブラックマトリクス１４６が設けられている。ブラックマトリクス１４６は隣接する画素の発光素子１２４から回り込む光を遮光し、隣接画素間における混色を抑制する。ここで、カラーフィルタ１４５の端部を、ブラックマトリクス１４６と重なるように設けることにより、光漏れを抑制することができる。ブラックマトリクス１４６は、発光素子１２４からの発光を遮光する材料を用いることができ、金属や、顔料を含む有機樹脂などを用いて形成することができる。なお、ブラックマトリクス１４６は、信号線駆動回路１０３などの表示部１０２以外の領域に設けてもよい。
また、カラーフィルタ１４５及びブラックマトリクス１４６を覆うオーバーコートを設けてもよい。オーバーコートは、カラーフィルタ１４５やブラックマトリクス１４６を保護するほか、これらに含まれる不純物が拡散することを抑制する。オーバーコートは発光素子１２４からの発光を透過する材料から構成され、無機絶縁膜や有機絶縁膜を用いることができる。
なお、本構成例では、トップエミッション方式が適用された表示装置を例示したが、ボトムエミッション方式が適用された表示装置としてもよい。その場合には、カラーフィルタ１４５を発光素子１２４よりも基板１０１側に配置する。例えば、絶縁層１３５上にカラーフィルタを設ければよい。また、ブラックマトリクス１４６は、トランジスタなどと重ねて設ければよい。
また、本構成例ではカラーフィルタを設ける構成としたが、それぞれＲ、Ｇ、Ｂなど異なる色の発光を呈する発光素子のうちいずれか一を画素に配置し、カラーフィルタを設けない構成としてもよい。
以上が各要素についての説明である。
本構成例では、表示素子として発光素子が適用された表示装置について説明するが、他の表示装置として、液晶素子が適用された液晶表示装置、電気泳動方式などにより表示を行う電子ペーパなどとしてもよい。液晶表示装置については、実施の形態２で説明する。
［作製方法例］
以下では、上記表示装置１００の作製方法の一例について、図面を参照して説明する。特に本構成例では、多面取りを想定した表示装置１００の作製方法例について説明する。
図４乃至図６は、以下で説明する表示装置１００の作製方法例での、各段階における断面概略図である。図４（Ａ）乃至図６（Ａ）は、図２（Ａ）、（Ｂ）で示した箇所の断面構造に対応する。また図６（Ｂ）は、図１（Ａ）、（Ｂ）で示した箇所の断面構造に対応する。
〔剥離層の形成〕
まず、支持基板１５１上に剥離層１５２を形成する。
支持基板１５１としては、少なくとも後の工程に掛かる熱に対して耐熱性を有する基板を用いる。支持基板１５１としては、例えばガラス基板、樹脂基板の他、半導体基板、金属基板、セラミック基板などを用いることができる。
なお、量産性を向上させるため、支持基板１５１として大型のガラス基板を用いることが好ましい。例えば、第３世代（５５０ｍｍ×６５０ｍｍ）、第３．５世代（６００ｍｍ×７２０ｍｍ、または６２０ｍｍ×７５０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍ、または７３０ｍｍ×９２０ｍｍ）、第５世代（１１００ｍｍ×１３００ｍｍ）、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等のガラス基板、またはこれよりも大型のガラス基板を用いることができる。
剥離層１５２としては、例えばタングステン、チタン、モリブデンなどの高融点金属材料を用いることができる。好ましくはタングステンを用いる。
剥離層１５２は、例えばスパッタリング法により形成することができる。
〔被剥離層の形成〕
続いて、剥離層１５２上に被剥離層１１２を形成する。
被剥離層１１２としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウムなどの無機絶縁材料を用いることができる。また被剥離層１１２としては、上記無機絶縁材料を含む層を単層で、もしくは積層して用いることができる。
特に、被剥離層１１２として２層以上の積層構造とし、そのうち少なくとも１層には加熱により水素を放出する層を用い、剥離層１５２に最も近い層には水素を透過する層を用いることが好ましい。例えば、剥離層１５２に近い方から酸化窒化シリコンを含む層と、窒化シリコンを含む層の積層構造とする。
被剥離層１１２は、スパッタリング法、プラズマＣＶＤ法などの成膜方法により形成できる。特に、水素を含む成膜ガスを用いたプラズマＣＶＤ法により成膜することが好ましい。
ここで、被剥離層１１２の成膜時に剥離層１５２の表面が酸化されることにより、剥離層１５２と被剥離層１１２の間に酸化物層（図示しない）が形成される。当該酸化物層は、剥離層１５２に含まれる金属の酸化物を含む層である。好ましくは、タングステン酸化物を含む層とする。
タングステン酸化物は一般にＷＯ（３−ｘ）で表記され、代表的にはＷＯ３、Ｗ２Ｏ５、Ｗ４Ｏ１１、ＷＯ２といった様々な組成をとりうる不定比性化合物である。またチタン酸化物（ＴｉＯ（２−ｘ））、やモリブデン酸化物（ＭｏＯ（３−ｘ））も不定比性化合物である。
この段階における酸化物層は、酸素を多く含む状態であることが好ましい。例えば剥離層１５２としてタングステンを用いた場合には、酸化物層がＷＯ３を主成分とするタングステン酸化物であることが好ましい。
ここで、被剥離層１１２の形成前に、剥離層１５２の表面に対して酸化性ガス、好ましくは一酸化二窒素ガスを含む雰囲気下でプラズマ処理を施し、剥離層１５２の表面に予め酸化物層を形成することもできる。このような方法を用いると、酸化物層の厚さをプラズマ処理の条件を異ならせることで変化させることができ、プラズマ処理を行わない場合に比べて酸化物層の厚さの制御性を高めることができる。
酸化物層の厚さは、例えば０．１ｎｍ以上１００ｎｍ以下、好ましくは０．５ｎｍ以上２０ｎｍ以下とする。なお、酸化物層が極めて薄い場合には、断面観察像では確認できない場合がある。
〔加熱処理〕
続いて、加熱処理を行い、酸化物層を変質させる。加熱処理を行うことにより、被剥離層１１２から水素が放出され、酸化物層に供給される。
酸化物層に供給された水素により、酸化物層内の金属酸化物が還元され、酸化物層中に酸素の組成の異なる領域が複数混在した状態となる。例えば、剥離層１５２としてタングステンを用いた場合には、酸化物層中のＷＯ３が還元されてこれよりも酸素の組成の少ない状態（例えばＷＯ２など）が生成され、これらが混在した状態となる。このような金属酸化物は酸素の組成に応じて異なる結晶構造を示すため、酸化物層内に酸素の組成が異なる複数の領域を形成することで酸化物層の機械的強度が脆弱化する。その結果、酸化物層の内部で崩壊しやすい状態が実現され、後の剥離工程における剥離性を向上させることができる。
加熱処理は、被剥離層１１２から水素が脱離する温度以上、支持基板１５１の軟化点以下で行えばよい。また酸化物層内の金属酸化物と水素の還元反応が生じる温度以上で行うことが好ましい。例えば、剥離層１５２にタングステンを用いる場合には、４２０℃以上、４５０℃以上、６００℃以上、または６５０℃以上の温度で加熱する。
加熱処理の温度が高いほど、被剥離層１１２からの水素の脱離量が高まるため、その後の剥離性を向上させることができる。しかし、支持基板１５１の耐熱性や、生産性を考慮して加熱温度を低くしたい場合には、上述のように予め剥離層１５２に対してプラズマ処理を施して酸化物層を形成することにより、加熱処理の温度を低くしても高い剥離性を実現できる。
〔半導体層の形成〕
続いて、被剥離層１１２上に半導体膜を成膜する。その後、半導体膜上にフォトリソグラフィ法等を用いてレジストマスクを形成し、半導体膜の不要な部分をエッチングにより除去する。その後レジストマスクを除去することにより、トランジスタを構成する半導体層１３１と、半導体層１１０を形成する（図４（Ｂ））。
半導体膜の成膜は、用いる材料に応じて適切な方法を用いればよいが、例えばスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、またはＰＬＤ（Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を用いることができる。
また、半導体膜に多結晶シリコンを適用する場合には、アモルファスシリコンを成膜した後に結晶化（例えばレーザ光の照射や、熱処理など）を行い、多結晶シリコンを有する半導体膜を形成する。
〔ゲート絶縁層の形成〕
続いて、半導体層１１０、半導体層１３１を覆って絶縁層１３８を形成する。
絶縁層１３８は、プラズマＣＶＤ法、スパッタリング法などにより形成することができる。
〔ゲート電極の形成〕
続いて、絶縁層１３８上に導電膜を成膜する。その後、導電膜上にフォトリソグラフィ法等を用いてレジストマスクを形成し、導電膜の不要な部分をエッチングにより除去する。その後レジストマスクを除去することにより、ゲート電極１３２を形成する。
なおこのとき、回路を構成する配線なども同時に形成してもよい。
ゲート電極１３２となる導電膜は、スパッタリング法、蒸着法、ＣＶＤ法などにより成膜する。
〔不純物領域の形成〕
続いて、トランジスタを構成する半導体層１３１の、ゲート電極１３２と重ならない領域に、不純物をドープする。ドーパントとしては、ｎ型のドーパントであるリンやヒ素、ｐ型のドーパントであるホウ素、アルミニウムなどを用いることができる。
〔絶縁層の形成〕
続いて、絶縁層１３８、ゲート電極１３２を覆う絶縁層１３４と、絶縁層１３５を成膜する。
絶縁層１３４、絶縁層１３５は、プラズマＣＶＤ法、スパッタリング法などにより形成することができる。
なお、本構成例ではゲート電極１３２上に形成される絶縁層として、絶縁層１３４と絶縁層１３５を２層積層する構成としたが、これに限られず単層としてもよいし、３層以上の積層構造としてもよい。
〔開口部の形成〕
続いて、絶縁層１３８、絶縁層１３４及び絶縁層１３５に、半導体層１３１の不純物領域の一部に達する開口部を形成する。このとき同時に、半導体層１１０の上面の一部が露出するように、半導体層１１０上の絶縁層１３８、絶縁層１３４及び絶縁層１３５にも開口を形成する（図４（Ｃ））。
開口部の形成は、絶縁層１３５上にフォトリソグラフィ法等を用いてレジストマスクを形成し、絶縁層１３８、絶縁層１３４及び絶縁層１３５の不要な部分をエッチングにより除去する。その後レジストマスクを除去することにより、開口部を形成することができる。
ここで、半導体層１１０を設けることにより、トランジスタの半導体層１３１上の開口部の形成と同時に半導体層１１０上の開口部を形成することができる。例えば半導体層１１０を設けない場合では、開口部の形成時に被剥離層１１２もエッチングされ、剥離層１５２にまで達してしまう場合もある。剥離層１５２の表面が露出すると、その部分が剥離の起点となり、膜剥がれが生じてしまう恐れもある。そのため半導体層１１０は、開口部を安定して形成するためのエッチングストッパとしても機能する。
〔ソース電極、ドレイン電極、導電層の形成〕
続いて、上記開口部、及び絶縁層１３５上に導電膜を成膜する。その後導電膜上にフォトリソグラフィ法等を用いてレジストマスクを形成し、導電膜の不要な部分をエッチングにより除去する。その後レジストマスクを除去することにより、トランジスタのソース電極またはドレイン電極として機能する電極１３３と、導電層１２０を形成する（図４（Ｄ））。
なおこのとき、回路を構成する配線なども同時に形成してもよい。
導電膜はスパッタリング法、蒸着法、ＣＶＤ法などにより成膜する。
なお、図４（Ｄ）等では導電層１２０として、２重構造とする場合を示している。導電層１２０は１重構造としてもよいが、このように間隙をあけて複数の導電層を多重構造となるように並列に配置することで、クラックの進行をより効果的に抑制することができる。
また、この時点でトランジスタ１２１、トランジスタ１２２、及びトランジスタ１２３が形成される。
〔絶縁層の形成〕
続いて、平坦化層として機能する絶縁層１３６を形成する。このとき、電流制御用のトランジスタ１２２の一方の電極１３３、半導体層１１０、及び外部接続端子１０５となる配線のそれぞれに達する開口部を絶縁層１３６に形成する。
絶縁層１３６は、例えば感光性の有機樹脂をスピンコート法などにより塗布した後、選択的に露光、現像を行って形成することが好ましい。このほかの形成方法としては、スパッタリング法、蒸着法、液滴吐出法（インクジェット法）、スクリーン印刷、オフセット印刷等などを用いればよい。
〔第１の電極の形成〕
続いて、絶縁層１３６上に導電膜を成膜する。その後導電膜上にフォトリソグラフィ法等を用いてレジストマスクを形成し、導電膜の不要な部分をエッチングにより除去する。その後レジストマスクを除去することにより、トランジスタの一方の電極１３３と電気的に接続する第１の電極１４１を形成する。
なおこのとき、回路を構成する配線なども同時に形成してもよい。
導電膜はスパッタリング法、蒸着法、ＣＶＤ法などにより成膜する。
〔絶縁層の形成〕
続いて、第１の電極１４１の端部を覆う絶縁層１３７を形成する（図５（Ａ））。このとき、半導体層１１０、及び外部接続端子１０５となる配線のそれぞれに達する開口部を絶縁層１３７に形成する。
絶縁層１３７は、例えば感光性の有機樹脂をスピンコート法などにより塗布した後、選択的に露光、現像を行って形成することが好ましい。このほかの形成方法としては、スパッタリング法、蒸着法、液滴吐出法（インクジェット法）、スクリーン印刷、オフセット印刷等などを用いればよい。
〔剥離〕
続いて、剥離層１５２と被剥離層１１２との間で剥離する（図５（Ｂ））。
剥離の方法としては、例えば支持基板１５１を吸着ステージに固定し、剥離層１５２と被剥離層１１２との間に剥離の起点を形成する。例えば、これらの間に刃物などの鋭利な形状の器具を差し込むことで剥離の起点を形成してもよい。また一部の領域に対してレーザ光を照射し、剥離層１５２の一部を溶解、蒸発、または熱的に破壊することで剥離の起点を形成してもよい。また液体（例えばアルコールや水、二酸化炭素を含む水など）を剥離層１５２の端部に滴下し、毛細管現象を利用して該液体を剥離層１５２と被剥離層１１２の境界に浸透させることにより剥離の起点を形成してもよい。
次いで、剥離の起点が形成された部分において、密着面に対して略垂直方向に、緩やかに物理的な力を加えることにより、被剥離層１１２及びその上層に設けられる層を破損することなく剥離することができる。
ここで、剥離の際に被剥離層１１２上に形成されたトランジスタなどの構造物を保護するため、除去可能な接着層（例えば水溶性の接着剤や弱粘性の接着剤）を介して可撓性を有する基材などを被剥離層１１２の上部に貼り付けておくことが好ましい。
剥離は、例えば支持基板１５１または上記基材にテープ等を貼り付け、当該テープを上述した方向に引っ張ることで剥離を行ってもよいし、鉤状の部材を支持基板１５１または上記基材の端部に引っ掛けて剥離を行ってもよい。また、粘着性の部材や真空吸着が可能な部材を支持基板１５１または上記基材の裏面に吸着させて引っ張ることにより剥離を行ってもよい。または、粘着性のローラを支持基板１５１または上記基材の裏面に押し付け、ローラを回転させながら相対的に移動することにより剥離を行ってもよい。
ここで、剥離時に剥離界面に水や水溶液など、水を含む液体を添加し、該液体が剥離界面に浸透するように剥離をおこなうことで、剥離性をさらに向上させることができる。
剥離は主として、剥離層１５２と被剥離層１１２との間に形成された酸化物層の内部、または酸化物層と剥離層１５２の界面で生じる。したがって、剥離後の剥離層１５２の表面、及び被剥離層１１２の表面には、酸化物層が付着する場合がある。上述のように酸化物層と剥離層１５２の界面で剥離しやすいことから、被剥離層１１２側に厚く酸化物層が付着する場合が多い。
ここで、剥離を行う際、支持基板１５１の端部に剥離の起点を形成し、そこから剥離を進行させることが好ましい。また剥離の起点の形成時に、支持基板１５１の端部の近傍において被剥離層１１２上の絶縁層にクラックが生じる場合がある。またこのとき生成されたクラックは、剥離の進行と共に支持基板１５１の外側から内側にかけて進行する場合がある。しかしながら、半導体層１１０が表示部１０２を囲うように設けられていることにより、このようなクラックが生じた場合であってもクラックの進行を半導体層１１０が設けられた領域で止めることができ、表示部１０２にまでクラックが到達することを効果的に抑制することができる。
〔貼り合わせ〕
その後、被剥離層１１２の剥離面側に接着層１１１を介して可撓性を有する基板１０１を貼り付ける。
剥離を行う前に、被剥離層１１２の上部に除去可能な接着層を介して可撓性を有する基材を貼り付けた場合には、この段階で当該基材と接着層を除去する。
〔発光素子の形成〕
続いて、第１の電極１４１上にＥＬ層１４２、第２の電極１４３を順次形成することにより、発光素子１２４を形成する（図５（Ｃ））。
以上の工程により、可撓性を有する基板１０１上に複数のトランジスタ、発光素子１２４を形成することができる。
〔貼り合わせ〕
続いて、カラーフィルタ１４５及びブラックマトリクス１４６が形成された基板１３０を準備する。
可撓性を有する基板１３０上にカラーフィルタ１４５及びブラックマトリクス１４６を形成する方法としては、絶縁層１３６や絶縁層１３７の形成方法を用いればよい。これらは可撓性を有する基板１３０上に直接形成してもよい。または、上述した剥離方法を用い、支持基板上に剥離層、被剥離層を形成し、被剥離層上にカラーフィルタ１４５及びブラックマトリクス１４６を形成した後に、支持基板及び剥離層を剥離し、可撓性を有する基板１３０上に接着層を介して当該被剥離層を貼り付けることにより作製してもよい。
続いて、基板１３０または基板１０１上に接着層１１４を形成する。
接着層１１４は、例えばディスペンス法などの吐出法、スクリーン印刷法などの印刷法等を用いて硬化性樹脂を塗布した後、当該樹脂に含まれる溶媒を揮発させる。
続いて、基板１３０または基板１０１上の、接着層１１４よりも内側の領域に、封止層１１３を形成する。封止層１１３は、上記接着層１１４と同様の方法により形成することができる。
ここで、接着層１１４は、封止層１１３が外部接続端子１０５や半導体層１１０が設けられた領域にまで広がることを抑制するための隔壁（バンク、障壁、土手ともいう）として機能する。なお、封止層１１３の材料や形成方法、封止層１１３が設けられる領域などにより、封止層１１３が外部接続端子１０５や半導体層１１０が設けられた領域にまで広がる恐れがない場合には、接着層１１４を設けなくてもよい。
続いて、基板１３０と基板１０１とを貼り合わせ、接着層１１４及び封止層１１３を硬化させることにより、基板１３０と基板１０１とを接着する（図６（Ａ））。
このとき、量産性を考慮すると、基板１０１上に形成された複数の表示装置１００のそれぞれに、適当なサイズに切り出された基板１３０を貼り合わせると、工程が煩雑になり量産性が低下してしまう。したがって、図６（Ａ）に示すように、基板１３０として基板１０１と同様のサイズの基板を用い、複数の表示装置１００を覆うように貼り合わせた後に、基板１３０及び基板１０１のそれぞれを切断することにより、複数の表示装置１００を個々に分断することが好ましい。
〔分断〕
続いて、基板１０１及び基板１３０をそれぞれ切断し、複数の表示装置１００を個々に分断する（図６（Ｂ））。
基板１０１及び基板１３０の切断には、鋭利な刃を有するカッター、スクライバ、レーザーカッターなどを用いることができる。また、基板１０１と基板１３０を同じ位置で切断する場合は、剪断装置（シャーリング装置）などを用いてもよい。
基板１０１の切断は、半導体層１１０上の各絶縁層（絶縁層１３４、絶縁層１３５、絶縁層１３６、絶縁層１３７、絶縁層１３８）に設けられた開口部に沿って行う。
また基板１３０は、少なくとも外部接続端子１０５と重ならないように、これよりも内側の領域で切断する。なお、外部接続端子１０５が設けられていない領域については、基板１０１と同じ位置で切断してもよい。
以上の工程により、表示装置１００を作製することができる。
なお、上記作製方法例では、剥離層として金属材料を用い、被剥離層として無機絶縁材料を用いた場合について示したが、剥離層及び被剥離層の組み合わせについては、上記に限られず、剥離層と被剥離層との界面、または剥離層中で剥離が生じるような材料を選択すればよい。例えば金属と樹脂など、密着性の低い材料の組み合わせとしてもよい。
また、支持基板と被剥離層の界面で剥離が可能な場合には、剥離層を設けなくてもよい。例えば、支持基板としてガラスを用い、被剥離層としてポリイミドなどの有機樹脂を用いて、有機樹脂を加熱することにより、剥離を行ってもよい。または、支持基板と有機樹脂からなる被剥離層の間に金属層を設け、当該金属層に電流を流して当該金属層を加熱することにより、当該金属層と被剥離層の界面で剥離を行ってもよい。
また、上記作製方法例では、ＥＬ層１４２及び第２の電極１４３の形成を、剥離を行った後に行う方法を示したが、剥離を行うよりも前にこれらの形成を行ってもよい。
また、ＥＬ層１４２の形成方法として真空蒸着法による成膜方法を用いた場合には、極めて大きな基板では基板の撓みなどの影響により、安定した成膜が困難な場合がある。その場合には、ＥＬ層１４２の形成前に所望の大きさに基板を分割することが好ましい。このとき、個々の表示装置１００のサイズに分割するのではなく、分割された一つの基板に複数の表示装置１００が含まれるように基板を分割し、複数の表示装置１００に対して同時に蒸着を行うことが好ましい。
また、このようにＥＬ層１４２の形成工程前に分割する工程と、最終的に個々の表示装置１００に分割する工程で、２度に渡って基板を分割する工程を設ける際には、各々の工程における分割ラインに沿って、半導体層１１０を設けることが好ましい。例えば、個々の表示装置１００を囲う半導体層１１０と、複数の表示装置１００を含む領域を囲う半導体層１１０の二重構造とする。
上記作製方法によれば、クラックに起因する不良を低減したフレキシブルデバイスを量産性高く作製することができる。
本実施の形態は、本明細書中に記載する他の実施の形態及び実施例と適宜組み合わせて実施することができる。
（実施の形態２）
本実施の形態では、実施の形態１で例示した表示装置とは異なる表示装置の構成例について説明する。なお以下では、実施の形態１と重複する部分については、説明を省略する。
［構成例］
以下では、表示素子として液晶素子が適用された画像表示装置の構成例について説明する。
図７は、表示装置２００の断面概略図である。表示装置２００は、上記実施の形態１で例示した表示装置１００と対比して、表示素子として液晶素子が適用されている点、トランジスタの構成が異なる点で主に相違している。
表示部１０２には、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モードが適用された液晶素子２２４を備える。液晶素子２２４は、基板面に対して横方向に発生する電界により液晶の配向が制御される。
画素には少なくとも一つのスイッチング用のトランジスタ２２２と、図示しない保持容量を有する。またトランジスタ２２２のソース電極またはドレイン電極の一方に電気的に接続するくし形状の第１の電極２４１と、くし形状の第２の電極２４３とが絶縁層１３６上に離間して設けられている。
第１の電極２４１と第２の電極２４３の少なくとも一方には、上述した透光性の導電性材料を用いる。これら電極の両方に透光性の導電性材料を用いると、画素の開口率を高めることができるため好ましい。
なお、図７では、第１の電極２４１と第２の電極２４３を区別するため異なるハッチングパターンを用いて明示しているが、これらを同一の導電膜を加工して形成することが好ましい。
カラーフィルタ２４５は、第１の電極２４１及び第２の電極２４３と重なるように設けられる。図７ではカラーフィルタ２４５が絶縁層１３５上に設けられる構成を示したが、カラーフィルタはこの位置には限られない。
第１の電極２４１及び第２の電極２４３と、基板１３０との間には、液晶２４２が設けられている。第１の電極２４１と第２の電極２４３の間に電圧を印加することにより、横方向に電界が生じ、該電界によって液晶２４２の配向が制御され、表示装置の外部に配置されたバックライトからの光の偏光を画素単位で制御することにより、画像を表示することができる。
液晶２４２と接する面には、液晶２４２の配向を制御するための配向膜が設けられていることが好ましい。配向膜には透光性の材料を用いる。また、ここでは図示しないが、基板１０１及び基板１３０の液晶素子２２４からみて外側の面に偏光板を設ける。
液晶２４２としては、サーモトロピック液晶、低分子液晶、高分子液晶、強誘電液晶、反強誘電液晶などを用いることができる。また、ブルー相を示す液晶を使用すると、配向膜が不要であり、且つ広い視野角が得られるため好ましい。
なお、液晶２４２として粘度が高く流動性の低い材料を用いることが好ましい。
なお、本構成例ではＩＰＳモードが適用された液晶素子２２４について説明するが、液晶素子の構成はこれに限られず、そのほかにもＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
表示装置２００に設けられるトランジスタ（トランジスタ２２１、トランジスタ２２２等）は、ボトムゲート型のトランジスタである。トランジスタは、ゲート電極２３２と、ゲート絶縁層として機能する絶縁層２３８と、半導体層２３１と、一対の電極２３３を有する。またトランジスタを覆って絶縁層１３４、絶縁層１３５、絶縁層１３６が設けられている。
図７では、半導体層１１０として、トランジスタの半導体層２３１と同一の膜を加工して形成する場合を示している。実施の形態１で例示した表示装置１００とはトランジスタの構成が異なるため、半導体層１１０や導電層１２０の周辺の積層構造が異なっている。
具体的には、半導体層１１０はトランジスタのゲート絶縁層として機能する絶縁層２３８上に設けられ、半導体層１１０の端部は、絶縁層１３４、絶縁層１３５で覆われている。また、導電層１２０は絶縁層２３８上に設けられ、導電層１２０上に絶縁層１３４、絶縁層１３５が設けられている。
以上が本構成例についての説明である。
なお、ここで例示したボトムゲート型のトランジスタを、実施の形態１で例示したトップゲート型のトランジスタに置き換えることもできる。同様に、ここで示したボトムゲート型のトランジスタを実施の形態１に適用することもできる。なお、トランジスタの構成に応じて、半導体層１１０や導電層１２０の周辺の積層構造は必然的に異なる構成をとりうる。
本実施の形態は、本明細書中に記載する他の実施の形態及び実施例と適宜組み合わせて実施することができる。
（実施の形態３）
本実施の形態では、本発明の一態様の半導体装置の例として、表示装置を備える電子機器の例について説明する。
本発明の一態様の表示装置は、表示面を湾曲させることができる。このような表示装置は、例えばテレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。また、照明や表示装置を、家屋やビルの内壁または外壁や、自動車の内装または外装の曲面に沿って組み込むことも可能である。
図８（Ａ）は、携帯電話機の一例を示している。携帯電話機７１００は、筐体７１０１に組み込まれた表示部７１０２の他、操作ボタン７１０３、外部接続ポート７１０４、スピーカ７１０５、マイク７１０６、カメラ７１０７などを備えている。なお、携帯電話機７１００は、本発明の一態様の表示装置を表示部７１０２に用いることにより作製される。
図８（Ａ）に示す携帯電話機７１００は、表示部７１０２を指などで触れることで、情報を入力することができる。また、電話を掛ける、或いは文字を入力するなどのあらゆる操作は、表示部７１０２を指などで触れることにより行うことができる。例えば、表示部７１０２に表示されたアイコン７１０８に触れることで、アプリケーションを起動することができる。
また操作ボタン７１０３の操作により、電源のＯＮ、ＯＦＦや、表示部７１０２に表示される画像の種類を切り替えることができる。例えば、メール作成画面から、メインメニュー画面に切り替えることができる。
ここで、表示部７１０２には、本発明の一態様の表示装置が組み込まれている。したがって、湾曲した表示面に沿った表示を行うことができ、且つ信頼性の高い携帯電話機とすることができる。
図８（Ｂ）は、リストバンド型の表示装置の一例を示している。携帯表示装置７２００は、筐体７２０１、表示部７２０２、操作ボタン７２０３、及び送受信装置７２０４を備える。
携帯表示装置７２００は、送受信装置７２０４によって映像信号を受信可能で、受信した映像を表示部７２０２に表示することができる。また、音声信号を他の受信機器に送信することもできる。
また、操作ボタン７２０３によって、電源のＯＮ、ＯＦＦ動作や表示する映像の切り替え、または音声のボリュームの調整などを行うことができる。
ここで、表示部７２０２には、本発明の一態様の表示装置が組み込まれている。したがって、湾曲した表示部を備え、且つ信頼性の高い携帯表示装置とすることができる。
図８（Ｃ）は、腕時計型の携帯情報端末の一例を示している。携帯情報端末７３００は、筐体７３０１、表示部７３０２、バンド７３０３、バックル７３０４、操作ボタン７３０５、入出力端子７３０６などを備える。
携帯情報端末７３００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。
表示部７３０２はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、表示部７３０２はタッチセンサを備え、指やスタイラスなどで画面に触れることで操作することができる。例えば、表示部７３０２に表示されたアイコン７３０７に触れることで、アプリケーションを起動することができる。
操作ボタン７３０５は、時刻設定のほか、電源のオン、オフ動作、無線通信のオン、オフ動作、マナーモードの実行及び解除、省電力モードの実行及び解除など、様々な機能を持たせることができる。例えば、携帯情報端末７３００に組み込まれたオペレーションシステムにより、操作ボタン７３０５の機能を自由に設定することもできる。
また、携帯情報端末７３００は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。
また、携帯情報端末７３００は入出力端子７３０６を備え、他の情報端末とコネクタを介して直接データのやりとりを行うことができる。また入出力端子７３０６を介して充電を行うこともできる。なお、充電動作は入出力端子７３０６を介さずに無線給電により行ってもよい。
携帯情報端末７３００の表示部７３０２に、本発明の一態様の表示装置を適用することができる。
本実施の形態で例示した電子機器の表示部に、本発明の一態様の表示装置を適用できる。したがって、湾曲することによるクラックに起因する不良が低減され、信頼性が高く、且つ曲面に沿った表示が可能な電子機器を実現できる。
本実施の形態は、本明細書中に記載する他の実施の形態及び実施例と適宜組み合わせて実施することができる。
本実施例では、可撓性基板上に本発明の一態様の半導体層、及び導電層を形成し、基板分断前後におけるクラックの様子を観察した結果について説明する。
［試料の作製］
まず、支持基板として用いるガラス基板上に厚さ約２００ｎｍの酸化窒化シリコン膜をプラズマＣＶＤ法により形成した。次いで、剥離層として厚さ約５０ｎｍのタングステン膜をスパッタリング法により成膜した。次いで、被剥離層として厚さ約６００ｎｍの酸化窒化シリコン膜、厚さ約２００ｎｍの窒化シリコン膜、厚さ約２００ｎｍの酸化窒化シリコン膜、厚さ約１４０ｎｍの窒化酸化シリコン膜、及び厚さ約１００ｎｍの酸化窒化シリコン膜を連続してプラズマＣＶＤ法により成膜した。
続いて、被剥離層上に厚さ約５０ｎｍのポリシリコン膜を形成し、不要な部分をエッチングすることによりトランジスタの半導体層、及びトランジスタを囲う半導体層を形成した。ポリシリコン膜は、プラズマＣＶＤ法により成膜したアモルファスシリコン膜にＮｉを触媒元素とした固相成長法を行い、その後膜中に残留した触媒元素を除去して形成した。
次いで、ゲート絶縁層として厚さ約１１０ｎｍの酸化窒化シリコン膜をプラズマＣＶＤ法により成膜した。続いて、厚さ約３０ｎｍの窒化タンタル膜と、厚さ約３７０ｎｍのタングステン膜を成膜し、不要な部分をエッチングしてゲート電極を形成した。続いて、層間絶縁層として厚さ約５０ｎｍの酸化窒化シリコン膜と、厚さ約１４０ｎｍの窒化酸化シリコン膜と、厚さ約５２０ｎｍの酸化窒化シリコン膜を成膜した。その後、半導体層の端部を覆い、且つ半導体層の一部を露出するように、ゲート絶縁層及び層間絶縁層の一部をエッチングして開口部を形成した。なお、このとき開口部を形成した各絶縁層を、第１の絶縁層と呼ぶこととする。
続いて、層間絶縁層上に厚さ約１００ｎｍのチタン膜と、厚さ約７００ｎｍのアルミニウム膜と、厚さ約１００ｎｍのチタン膜をスパッタリング法により成膜し、不要な部分をエッチングすることにより、トランジスタの一対の電極、及びトランジスタを囲う導電層を形成した。
続いて、厚さ約１５０ｎｍの酸化窒化シリコン膜を成膜した後、上記と同様に半導体層上に開口部を形成した。続いて、半導体層上に開口部が設けられるように、厚さ約２．０μｍのポリイミド膜をフォトリソグラフィ法により形成した。続いて、厚さ約５０ｎｍのインジウム−スズ酸化物膜をスパッタリング法により成膜し、不要な部分をエッチングして第１の電極を形成した。その後、半導体層上に開口部が設けられるように、厚さ約１．５μｍのポリイミド膜をフォトリソグラフィ法により形成した。なお、このとき導電層上に形成された酸化窒化シリコン膜、２層のポリイミド膜を第２の絶縁層と呼ぶこととする。
続いて、水溶性の樹脂を塗布し、これを硬化させた。その後、紫外光を照射することにより接着力が弱くなるＵＶ剥離テープを貼り付け、当該ＵＶ剥離テープ側を吸着ステージに吸着させて、支持基板から被剥離層を剥離した。その後、被剥離層の剥離面側に硬化性のエポキシ樹脂を塗布し、基板として厚さ１２５μｍのポリイミドフィルムを貼り付けた。その後、ＵＶ剥離テープを剥離した後、水溶性の樹脂を除去した。
以上の工程により、可撓性基板上にトランジスタと、トランジスタが形成された領域を囲う導電層と、当該導電層よりも外側に位置する半導体層を備える試料を作製した。
［クラックの観察］
続いて、基板の分断前後において、半導体層及び導電層近傍の光学顕微鏡による観察を行った。
図９乃至１２に光学顕微鏡写真を示す。また、それぞれの写真の下部には、観察箇所に対応した断面構造を模式的に示している。
図９は、基板の分断前における光学顕微鏡写真である。写真左側は、半導体層が露出している領域であり、この領域にクラックが生じていることが分かる。また、当該クラックは、半導体層と重なる第１の絶縁層の端部よりも内側（右側）には進行していないことが分かる。
図１０及び図１１はそれぞれ、開口と半導体層とが重なる領域で基板を分断したときの光学顕微鏡写真である。２つの写真共に、写真左側の基板の切断箇所から内部に向かってクラックが進行していることが分かる。また上記と同様、半導体層と重なる第１の絶縁層の端部でクラックの進行が止まっていることが確認できる。
図１２は、基板の分断後での上記とは離れた箇所における光学顕微鏡写真である。写真左側の第１の絶縁層と第２の絶縁層が重なる領域にクラックが生じていることがわかる。また、当該クラックは、導電層の端部でその進行が止まり、これよりも内側には進行していないことが分かる。
以上の結果から、基板の外周部に、端部が絶縁層に覆われた半導体層を設けることによりクラックの進行を効果的に抑制できることが確認できた。さらに、その内側に導電層を設けることにより、より効果的にクラックの進行を抑制できることが確認できた。
１００ 表示装置
１０１ 基板
１０２ 表示部
１０３ 信号線駆動回路
１０４ 走査線駆動回路
１０５ 外部接続端子
１１０ 半導体層
１１１ 接着層
１１２ 被剥離層
１１３ 封止層
１１４ 接着層
１２０ 導電層
１２１ トランジスタ
１２２ トランジスタ
１２３ トランジスタ
１２４ 発光素子
１３０ 基板
１３１ 半導体層
１３２ ゲート電極
１３３ 電極
１３４ 絶縁層
１３５ 絶縁層
１３６ 絶縁層
１３７ 絶縁層
１３８ 絶縁層
１４０ 切断部
１４１ 電極
１４２ ＥＬ層
１４３ 電極
１４５ カラーフィルタ
１４６ ブラックマトリクス
１５１ 支持基板
１５２ 剥離層
２００ 表示装置
２２１ トランジスタ
２２２ トランジスタ
２２４ 液晶素子
２３１ 半導体層
２３２ ゲート電極
２３３ 電極
２３８ 絶縁層
２４１ 電極
２４２ 液晶
２４３ 電極
２４５ カラーフィルタ
７１００ 携帯電話機
７１０１ 筐体
７１０２ 表示部
７１０３ 操作ボタン
７１０４ 外部接続ポート
７１０５ スピーカ
７１０６ マイク
７１０７ カメラ
７１０８ アイコン
７２００ 携帯表示装置
７２０１ 筐体
７２０２ 表示部
７２０３ 操作ボタン
７２０４ 送受信装置
７３００ 携帯情報端末
７３０１ 筐体
７３０２ 表示部
７３０３ バンド
７３０４ バックル
７３０５ 操作ボタン
７３０６ 入出力端子
７３０７ アイコン

Claims (5)

  1. 可撓性を有する基板の一表面上に、
    トランジスタ及び表示素子を有する表示部と、
    前記表示部の周囲を囲うように配置された半導体層と、
    前記トランジスタ、及び前記半導体層上に、絶縁層と、を有し、
    前記表面に垂直な方向から見て、
    前記基板の端部と、前記半導体層の端部とが概略一致し、
    且つ、前記絶縁層の端部が、前記半導体層上に位置する、
    半導体装置。
  2. 前記半導体層は、前記トランジスタのチャネルが形成される半導体と同一の材料を含む、
    請求項１に記載の、半導体装置。
  3. 前記表示部と、前記半導体層との間に、前記表示部を囲うように配置された導電層を有する、
    請求項１または請求項２に記載の、半導体装置。
  4. 前記導電層は、前記トランジスタのゲート電極、ソース電極、またはドレイン電極と同一の材料を含む、
    請求項３に記載の、半導体装置。
  5. 支持基板上に剥離層を形成し、
    前記剥離層上に被剥離層を形成し、
    前記被剥離層上に、トランジスタと、前記トランジスタの周囲を囲う半導体層と、を形成し、
    前記トランジスタ及び半導体層上に、前記半導体層上に開口部を有する絶縁層を形成し、
    前記被剥離層から、前記剥離層及び前記支持基板を剥離し、
    前記被剥離層の剥離された面に可撓性基板を貼り付け、
    前記開口部と重なる位置において、前記可撓性基板、前記被剥離層、及び前記半導体層を分断する、
    半導体装置の作製方法。
JP2014075039A 2013-04-10 2014-04-01 半導体装置 Active JP6321432B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014075039A JP6321432B2 (ja) 2013-04-10 2014-04-01 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013081897 2013-04-10
JP2013081897 2013-04-10
JP2014075039A JP6321432B2 (ja) 2013-04-10 2014-04-01 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018073235A Division JP2018141992A (ja) 2013-04-10 2018-04-05 半導体装置

Publications (2)

Publication Number Publication Date
JP2014220489A true JP2014220489A (ja) 2014-11-20
JP6321432B2 JP6321432B2 (ja) 2018-05-09

Family

ID=51618573

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2014075039A Active JP6321432B2 (ja) 2013-04-10 2014-04-01 半導体装置
JP2018073235A Withdrawn JP2018141992A (ja) 2013-04-10 2018-04-05 半導体装置
JP2020065725A Active JP6895559B2 (ja) 2013-04-10 2020-04-01 半導体装置の作製方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2018073235A Withdrawn JP2018141992A (ja) 2013-04-10 2018-04-05 半導体装置
JP2020065725A Active JP6895559B2 (ja) 2013-04-10 2020-04-01 半導体装置の作製方法

Country Status (6)

Country Link
US (2) US9257560B2 (ja)
JP (3) JP6321432B2 (ja)
KR (1) KR102212242B1 (ja)
CN (1) CN104103677B (ja)
DE (1) DE102014206530A1 (ja)
TW (2) TWI611582B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160139122A (ko) * 2015-05-26 2016-12-07 삼성디스플레이 주식회사 표시 장치
JP2017004838A (ja) * 2015-06-12 2017-01-05 株式会社ジャパンディスプレイ 表示装置
JP2017151352A (ja) * 2016-02-26 2017-08-31 株式会社ジャパンディスプレイ 表示装置、および可撓性表示装置
JP2022031749A (ja) * 2016-08-31 2022-02-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US11943958B2 (en) 2019-01-09 2024-03-26 Joled Inc. Display panel and display apparatus

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9356049B2 (en) 2013-07-26 2016-05-31 Semiconductor Energy Laboratory Co., Ltd. Display device with a transistor on an outer side of a bent portion
JP6322380B2 (ja) * 2013-10-17 2018-05-09 株式会社ジャパンディスプレイ 表示装置
US9229481B2 (en) 2013-12-20 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20150075367A (ko) 2013-12-25 2015-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR20240069820A (ko) 2014-02-28 2024-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전자 기기
DE112015001124T5 (de) 2014-03-06 2016-11-17 Semiconductor Energy Laboratory Co., Ltd. Lichtemittierende Vorrichtung
US9356661B2 (en) * 2014-04-23 2016-05-31 Apple Inc. Electronic device with near-field antenna operating through display
JP6468686B2 (ja) 2014-04-25 2019-02-13 株式会社半導体エネルギー研究所 入出力装置
JP6462325B2 (ja) * 2014-11-14 2019-01-30 株式会社ジャパンディスプレイ 表示装置の製造方法および表示装置の端子露出方法
US10185363B2 (en) * 2014-11-28 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Electronic device
CN104600079B (zh) 2014-12-30 2017-09-22 厦门天马微电子有限公司 一种液晶显示装置、薄膜晶体管阵列基板及其制作方法
KR102385339B1 (ko) * 2015-04-21 2022-04-11 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN105118844A (zh) * 2015-07-01 2015-12-02 深圳市华星光电技术有限公司 一种柔性显示面板的制备方法及柔性显示面板
US10325966B2 (en) 2015-07-23 2019-06-18 Semiconductor Energy Laboratory Co., Ltd. Display device, module, and electronic device
KR102461970B1 (ko) * 2015-11-27 2022-10-31 엘지디스플레이 주식회사 유기발광 표시장치
US10259207B2 (en) 2016-01-26 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Method for forming separation starting point and separation method
KR20170113066A (ko) 2016-03-24 2017-10-12 삼성전자주식회사 디스플레이를 가진 전자 장치 및 그의 이미지 표시 방법
WO2017164680A1 (ko) 2016-03-24 2017-09-28 삼성전자주식회사 디스플레이를 가진 전자 장치
KR102591568B1 (ko) * 2017-01-19 2023-10-23 삼성전자주식회사 디스플레이를 포함하는 전자 장치
KR102581675B1 (ko) 2018-04-06 2023-09-22 삼성디스플레이 주식회사 표시 장치
US10340249B1 (en) 2018-06-25 2019-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
CN108847414B (zh) * 2018-06-29 2021-03-05 武汉天马微电子有限公司 显示面板及显示装置
CN109087936A (zh) * 2018-08-24 2018-12-25 京东方科技集团股份有限公司 一种柔性显示基板的制备方法
CN112216735A (zh) * 2018-11-28 2021-01-12 上海天马微电子有限公司 显示面板和显示装置
CN109638081B (zh) * 2018-12-04 2020-05-22 武汉华星光电半导体显示技术有限公司 具有高介电常数薄膜的柔性基板及其制作方法
JP7284664B2 (ja) 2019-08-06 2023-05-31 シチズン時計株式会社 プリンタ
CN111162097B (zh) * 2020-01-03 2022-03-29 武汉天马微电子有限公司 一种显示面板和显示装置
US20220115473A1 (en) * 2020-03-23 2022-04-14 Chengdu Boe Optoelectronics Technology Co., Ltd. Display Substrate, Preparation Method thereof, Display Mother Plate and Display Device
CN117177606A (zh) * 2020-03-30 2023-12-05 武汉华星光电半导体显示技术有限公司 Oled显示面板及显示装置
CN111564465A (zh) * 2020-05-19 2020-08-21 深超光电（深圳）有限公司 显示面板的制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH086069A (ja) * 1994-06-20 1996-01-12 Mitsubishi Electric Corp アクティブマトリクス基板、それを用いた液晶表示装置およびその製法
JP2003195789A (ja) * 2001-12-28 2003-07-09 Sharp Corp アクティブマトリクス基板、複合アクティブマトリクス基板、並びにこれを用いた表示装置および検出装置
JP2006332303A (ja) * 2005-05-26 2006-12-07 Hitachi Displays Ltd 半導体装置の製造方法及び半導体装置
JP2007227875A (ja) * 2006-01-24 2007-09-06 Seiko Epson Corp 薄膜半導体装置、電子機器及び製造方法
US20090289255A1 (en) * 2008-05-23 2009-11-26 Jae Gu Lee Flexible display device and manufacturing method thereof
JP2010224426A (ja) * 2009-03-25 2010-10-07 Hitachi Displays Ltd 表示装置

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW318261B (ja) 1995-09-21 1997-10-21 Handotai Energy Kenkyusho Kk
JPH09171190A (ja) 1995-12-19 1997-06-30 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP3477301B2 (ja) 1995-12-19 2003-12-10 株式会社半導体エネルギー研究所 アクティブマトリクス型液晶表示装置及びその製造方法
JP3737176B2 (ja) 1995-12-21 2006-01-18 株式会社半導体エネルギー研究所 液晶表示装置
JP4179483B2 (ja) 1996-02-13 2008-11-12 株式会社半導体エネルギー研究所 表示装置の作製方法
JP3747336B2 (ja) 1996-05-08 2006-02-22 株式会社半導体エネルギー研究所 液晶表示装置の製造方法および液晶パネル
CN1143394C (zh) 1996-08-27 2004-03-24 精工爱普生株式会社 剥离方法、溥膜器件的转移方法和薄膜器件
JP4619462B2 (ja) 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜素子の転写方法
US6127199A (en) 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
JP3883641B2 (ja) 1997-03-27 2007-02-21 株式会社半導体エネルギー研究所 コンタクト構造およびアクティブマトリクス型表示装置
JP2001266654A (ja) 2000-01-11 2001-09-28 Sanyo Electric Co Ltd 透明電極及び透明電極のパターニング方法及びそれを用いた半導体素子の製造方法
TWM244584U (en) 2000-01-17 2004-09-21 Semiconductor Energy Lab Display system and electrical appliance
JP4027740B2 (ja) 2001-07-16 2007-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8415208B2 (en) 2001-07-16 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP4025605B2 (ja) * 2002-08-30 2007-12-26 富士通株式会社 半導体装置及びその製造方法
WO2004064018A1 (ja) 2003-01-15 2004-07-29 Semiconductor Energy Laboratory Co., Ltd. 剥離方法及びその剥離方法を用いた表示装置の作製方法
TWI360702B (en) 2003-03-07 2012-03-21 Semiconductor Energy Lab Liquid crystal display device and method for manuf
CN100502018C (zh) * 2004-02-06 2009-06-17 株式会社半导体能源研究所 薄膜集成电路的制造方法和元件基片
US7777338B2 (en) * 2004-09-13 2010-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Seal ring structure for integrated circuit chips
JP2006216720A (ja) 2005-02-02 2006-08-17 Sharp Corp 半導体装置及びその製造方法
EP1886355A4 (en) 2005-05-31 2015-04-01 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT
CN100444383C (zh) * 2005-11-04 2008-12-17 中华映管股份有限公司 薄膜晶体管、像素结构及像素结构之修补方法
JP2007248576A (ja) 2006-03-14 2007-09-27 Hitachi Displays Ltd 液晶表示素子及びその製造方法
JP2007287354A (ja) 2006-04-12 2007-11-01 Hitachi Displays Ltd 有機ｅｌ表示装置
KR101430525B1 (ko) * 2007-01-15 2014-08-14 삼성디스플레이 주식회사 액정표시장치
US7741196B2 (en) * 2007-01-29 2010-06-22 Freescale Semiconductor, Inc. Semiconductor wafer with improved crack protection
KR101457656B1 (ko) 2007-05-17 2014-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법, 표시장치의 제조방법, 반도체장치,표시장치 및 전자기기
JP5386852B2 (ja) * 2008-05-07 2014-01-15 株式会社リコー 積層構造体、半導体装置、積層構造体の製造方法及び半導体装置の製造方法
EP2178133B1 (en) * 2008-10-16 2019-09-18 Semiconductor Energy Laboratory Co., Ltd. Flexible Light-Emitting Device, Electronic Device, and Method for Manufacturing Flexible-Light Emitting Device
WO2011046048A1 (en) * 2009-10-16 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101845480B1 (ko) 2010-06-25 2018-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP5568824B2 (ja) * 2010-07-30 2014-08-13 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
FR2965975B1 (fr) * 2010-10-11 2012-12-21 Commissariat Energie Atomique Transistor a effet de champ sur ilot de matériau semi-conducteur auto-assemble
JP2013081897A (ja) 2011-10-07 2013-05-09 Akira Suzuki 液体廃棄物処理装置
WO2013069056A1 (ja) * 2011-11-09 2013-05-16 パナソニック株式会社 薄膜形成基板及び薄膜形成方法
US20140061864A1 (en) * 2012-09-04 2014-03-06 Samsung Electro-Mechanics Co., Ltd. Semiconductor substrate having crack preventing structure and method of manufacturing the same
KR101965260B1 (ko) * 2012-10-09 2019-04-04 삼성디스플레이 주식회사 플렉서블 디스플레이 장치용 어레이 기판
US8896102B2 (en) * 2013-01-22 2014-11-25 Freescale Semiconductor, Inc. Die edge sealing structures and related fabrication methods

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH086069A (ja) * 1994-06-20 1996-01-12 Mitsubishi Electric Corp アクティブマトリクス基板、それを用いた液晶表示装置およびその製法
JP2003195789A (ja) * 2001-12-28 2003-07-09 Sharp Corp アクティブマトリクス基板、複合アクティブマトリクス基板、並びにこれを用いた表示装置および検出装置
JP2006332303A (ja) * 2005-05-26 2006-12-07 Hitachi Displays Ltd 半導体装置の製造方法及び半導体装置
JP2007227875A (ja) * 2006-01-24 2007-09-06 Seiko Epson Corp 薄膜半導体装置、電子機器及び製造方法
US20090289255A1 (en) * 2008-05-23 2009-11-26 Jae Gu Lee Flexible display device and manufacturing method thereof
JP2010224426A (ja) * 2009-03-25 2010-10-07 Hitachi Displays Ltd 表示装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160139122A (ko) * 2015-05-26 2016-12-07 삼성디스플레이 주식회사 표시 장치
KR102446857B1 (ko) * 2015-05-26 2022-09-23 삼성디스플레이 주식회사 표시 장치
KR20220133154A (ko) * 2015-05-26 2022-10-04 삼성디스플레이 주식회사 표시 장치
KR102550650B1 (ko) 2015-05-26 2023-07-03 삼성디스플레이 주식회사 표시 장치
JP2017004838A (ja) * 2015-06-12 2017-01-05 株式会社ジャパンディスプレイ 表示装置
JP2017151352A (ja) * 2016-02-26 2017-08-31 株式会社ジャパンディスプレイ 表示装置、および可撓性表示装置
JP2022031749A (ja) * 2016-08-31 2022-02-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP7181370B2 (ja) 2016-08-31 2022-11-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US11943958B2 (en) 2019-01-09 2024-03-26 Joled Inc. Display panel and display apparatus

Also Published As

Publication number Publication date
JP6321432B2 (ja) 2018-05-09
KR20140122669A (ko) 2014-10-20
JP2018141992A (ja) 2018-09-13
US20140306288A1 (en) 2014-10-16
TWI692108B (zh) 2020-04-21
US10134904B2 (en) 2018-11-20
CN104103677A (zh) 2014-10-15
JP2020122972A (ja) 2020-08-13
CN104103677B (zh) 2018-12-21
DE102014206530A1 (de) 2014-10-16
KR102212242B1 (ko) 2021-02-04
TW201820635A (zh) 2018-06-01
JP6895559B2 (ja) 2021-06-30
US20160111550A1 (en) 2016-04-21
TWI611582B (zh) 2018-01-11
US9257560B2 (en) 2016-02-09
TW201503370A (zh) 2015-01-16

Similar Documents

Publication Publication Date Title
JP6895559B2 (ja) 半導体装置の作製方法
JP6306790B2 (ja) 表示装置及び電子機器
JP6983848B2 (ja) 表示装置
US20240237445A1 (en) Display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170327

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180405

R150 Certificate of patent or registration of utility model

Ref document number: 6321432

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250