JP2006332303A - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP2006332303A
JP2006332303A JP2005153426A JP2005153426A JP2006332303A JP 2006332303 A JP2006332303 A JP 2006332303A JP 2005153426 A JP2005153426 A JP 2005153426A JP 2005153426 A JP2005153426 A JP 2005153426A JP 2006332303 A JP2006332303 A JP 2006332303A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
film
semiconductor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005153426A
Other languages
English (en)
Other versions
JP2006332303A5 (ja
JP5085014B2 (ja
Inventor
Takeshi Sato
健史 佐藤
Naohiro Kamo
尚広 賀茂
Takashi Noda
剛史 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Displays Ltd filed Critical Hitachi Displays Ltd
Priority to JP2005153426A priority Critical patent/JP5085014B2/ja
Priority to US11/440,180 priority patent/US7619251B2/en
Publication of JP2006332303A publication Critical patent/JP2006332303A/ja
Publication of JP2006332303A5 publication Critical patent/JP2006332303A5/ja
Application granted granted Critical
Publication of JP5085014B2 publication Critical patent/JP5085014B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H01L21/0268—Shape of mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Dicing (AREA)

Abstract

【課題】 ＣＷレーザ光により結晶化した半導体膜を有するガラス基板の切断時に生じるクラックを防止する。
【解決手段】 基板ＧＬＳ上の半導体装置となる領域は基板切断位置ＣＵＴにより分離されている。各領域には、画素領域ＰＸＤと画素を駆動するゲート線駆動回路領域ＧＣＲおよび信号線駆動回路領域ＤＣＲ、さらに接続端子が形成される端子領域ＥＬＤが設けられている。画素領域ＰＸＤとゲート線駆動回路領域ＧＣＲにはＣＷレーザを照射していない多結晶Ｓｉ膜を用いたＴＦＴが形成されている。信号線駆動回路領域ＤＣＲの一部には、ＣＷレーザ光を照射した領域ＣＷＤが形成されており、横方向成長した結晶からなる多結晶Ｓｉ膜を用いたＴＦＴが形成されている。基板切断位置ＣＵＴには、ＣＷレーザが照射されない領域ＵＣＷが設けられており、ＣＷレーザ光を基板切断位置ＣＵＴ付近を除き照射する。領域ＣＷＤの基板表面の引張り応力に比べ、基板切断位置ＣＵＴ付近の基板表面の引張り応力は小となっており、基板切断によるクラックが抑制される。
【選択図】 図４

Description

本発明は、液晶表示装置や有機発光素子を用いた表示装置、特に低温多結晶シリコン技術を用いた駆動回路内蔵型の表示装置に用いられる半導体装置とその製造方法に関する。
液晶表示装置は、薄型、低消費電力という特性から、テレビ受像機やパソコンなどの各種情報機器のモニターに広く用いられている。近年、低温多結晶シリコン（Ｓｉ）膜を用いた薄膜トランジスタ（以下、ＴＦＴとも称する）により駆動回路を基板上に形成することで、高精細化、低コスト化することが行われるようになってきた。低温多結晶Ｓｉ技術では、基板に比較的安価なガラス基板を用いることができ、またガラス基板を大型化することで、生産性を向上することができる。低温多結晶Ｓｉのプロセス温度は通常６００℃以下であり、基板の耐熱性を示す歪点はプロセス温度よりも高いことが求められることから、７００℃程度の歪点を持ったガラス基板が用いられている。歪点が１０００℃程度と、より高い歪点をもつ石英基板を用いることもできるが、高価であり、また大面積化は困難である。
多結晶Ｓｉ膜に代表される半導体薄膜の製造方法には、アモルファスＳｉ膜を形成後、レーザ光を用いてアニールし、結晶化するレーザ結晶化方法が一般に用いられている。特に、大出力のレーザが得られるパルスエキシマレーザ光を用いたいわゆるエキシマレーザアニール方式が用いられることが多い。
近年、エキシマレーザアニール処理で得られるものよりも高移動度の半導体薄膜を形成する方法として、連続発振のいわゆるＣＷレーザ光や、パルスの繰り返し周波数が数十ＭＨｚ以上の極めて高い擬似ＣＷレーザ光を用いて結晶を横方向（レーザの走査方向）に成長させる方法が検討されている。しかし、ＣＷレーザ光と擬似ＣＷレーザ光のいずれもパルスエキシマレーザに比べ出力が小さく、スループットが低いという問題がある。
これに対して、特許文献１には、特に高性能なＴＦＴが必要となる周辺回路部分のみに擬似ＣＷレーザ光を照射して選択的に高性能化させる、ＳＥＬＡＸ（Ｓｅｌｅｃｔｉｖｅｌｙ Ｅｎｌａｒｇｉｎｇ Ｌａｓｅｒ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）法が開示されている。また、島状に加工したＳｉ膜にＣＷレーザ光を照射して高性能のＴＦＴを形成する方法が特許文献２に開示されている。
ＣＷレーザ光としては、例えば、１０６４ｎｍの固体レーザの波長を５３２ｎｍに変換したものを用いる。そのビーム形状は、一度に処理できる領域を拡大し、スループットを向上するため、基板上で走査方向に対し垂直方向が長い矩形となる、所謂ライン状に整形する方法がある。
特開２００４―５６０５８号公報 特開２００３―０８６５０５号公報
スループットを向上するには、基板上に複数の半導体装置の回路となる領域を直線上に配置し、該基板を走査しながらＣＷレーザ光を照射し、１回の走査で複数の半導体装置の領域を結晶化するのが有利である。しかし、ガラス基板（以下、単に基板とも称する）を切断する際、切断位置を起点として、基板表面に深さ数μｍ程度のクラックがレーザ照射領域に伝播することが判明した。図１９は、ＣＷレーザを用いた結晶化方法の説明図である。また、図２０は、ＣＷレーザ光の照射で発生した応力と基板の切断位置を示す図である。そして、図２１は、基板の切断によるクラックの伝播の様子を説明する図である。
図１９において、短軸幅ＳＢＷが長軸幅ＬＢＷより極めて短いライン状のＣＷレーザ光ＣＷＢを、基板ＧＬＳを該ＣＷレーザ光ＣＷＢのビームの短軸方向Ｓに走査しながら照射する。この照射により、基板ＧＬＳ上に形成された多結晶Ｓｉからなる半導体膜ＰＳＩの結晶を横方向成長させて半導体膜ＳＬＸを得る。ＣＷレーザ光が照射されて形成された半導体膜ＳＬＸの領域を図２０に示した切断位置ＣＵＴに沿って切断すると、図２１に示すように、切断位置ＣＵＴを起点として、レーザ照射領域の基板表面に微細なクラックＣＬＫが伝播するのが観察された。このようなクラックＣＬＫが発生すると、基板ＧＬＳ上に形成された薄膜からなるデバイスに断線などの不良を起こす。
本発明の目的は、ＣＷレーザ光を用いて結晶化した半導体膜を有する基板切断時に発生するクラックを抑制して信頼性の高い半導体装置を提供することにある。
上記目的を達成するための本発明の第１の特徴は、歪点７５０℃以下のガラス基板を用いた半導体装置（液晶パネルや有機ＥＬパネルなどの表示パネル）を、基板上のＳｉを主成分とする半導体膜の少なくとも一部にＣＷまたは擬似ＣＷレーザ光を照射し、結晶を横方向成長させる工程を含む半導体装置の製造方法において、ガラス基板切断位置にあたる、各半導体装置の周辺部にＣＷレーザを照射しない領域を設けることにある。本手段により、基板切断時のクラックの伝播による不良の発生を抑制できる。
また、クラックの伝播方向には特徴があり、図２１に示すように、基板の走査方向側に伝播するときは周辺に拡散する方向に、また反対側に伝播するときは中央に収束する傾向が見られた。これは、ＣＷレーザを照射した際のガラス基板表面の加熱冷却により、基板表面に図２０に示す方向に残留応力ＲＴＮが発生し、これを緩和する方向にクラックが伝播しているものと推測される。
本発明者等は、クラックがＣＷレーザ光照射領域を伝播する条件について検討した結果、クラックの伝播とＣＷレーザ光の照射領域の基板表面に発生する引張り応力との間に相関があり、応力を制御すること、具体的には、基板表面でのＣＷレーザ光照射による引張り応力の増分を２００Ｎ／ｍ以下とすることで、照射領域でのクラックの伝播を抑制できることを見出した。従って、上記目的を達成するための本発明の第２の特徴は、ＣＷレーザ光照射による基板表面の引張り応力の増分を、２００Ｎ／ｍ以下となるようにすることにある。
また、本発明者等は、ＣＷレーザ光の照射により発生する基板表面の引張り応力について検討した結果、半導体膜のみをエッチングしても引張り応力はあまり変化しないが、半導体膜が形成されている下地膜及びガラス基板を表面約１μｍ程度の深さの範囲でエッチングすることで、クラックの原因となる引張り応力をほぼ除去できることを見出した。従って、上記目的を達成するための本発明の第３の特徴は、基板切断位置にあたる半導体装置周辺部の基板上の下地膜及びガラス基板をエッチングする工程を含むことにある。
また、本発明者等は、クラックの発生する条件について検討した結果、基板上にシリコン酸化膜などの絶縁膜を０．５μｍ程度堆積することで、クラックの伝播を抑制できることを見出した。上記目的を達成するための本発明の第４の特徴は、基板切断位置にあたる半導体装置周辺の基板上の下地膜上に、厚さ０．５μｍ以上のシリコン酸化膜またはシリコン窒化膜からなる絶縁膜を堆積することにある。
本発明によれば、ＣＷレーザ光を用いて結晶化した半導体膜を用いた半導体装置を製造する際に問題となる基板切断時に発生するクラックを抑制でき、高性能な回路を備えた半導体を得ることができる。
以下、本発明による最良の実施形態につき、実施例の図面を参照して詳細に説明する。
図１は、本発明による半導体装置の製造方法を説明する斜視図である。また、図２は、本発明による半導体装置の製造工程の説明図である。図１において、ステージＳＴＧ上に載置した歪点６７０℃、厚さ０．４ｍｍのガラス基板ＧＬＳ上に、それぞれ膜厚１４０ｎｍ及び１００ｎｍの窒化シリコン（ＳｉＮ）及び酸化シリコン（ＳｉＯ）の積層からなる下地絶縁膜ＵＤＣと、厚さ５０ｎｍのアモルファスＳｉ膜を順次プラズマＣＶＤ法により堆積する。
４００℃のアニールによりアモルファスＳｉ中の水素を低減した後、パルスエキシマレーザ光を全面に照射して、アモルファスＳｉを多結晶Ｓｉ膜ＰＳＩに結晶化する。さらに、波長５３２ｎｍのＣＷレーザ光ＣＷＢを基板上の多結晶Ｓｉ膜ＰＳＩに基板を走査しつつ照射して、結晶が横方向（走査方向）に成長した半導体膜ＳＬＸを形成する。
ＣＷレーザ光は、基板上に複数形成される半導体装置となる各領域ＰＮＤの境界部分ではオフとし、多結晶Ｓｉ膜ＰＳＩへの照射を行わない。この境界部分を除いた領域には、連続的にＣＷレーザ光を照射し、横方向成長したＳｉ結晶からなる多結晶Ｓｉ膜ＳＬＸを帯状に形成する。
レーザ装置ＣＷＬは、半導体レーザで励起されたＹＶＯ結晶から得られる波長１０６４ｎｍのレーザ光を、ＳＨＧ（Ｓｅｃｏｎｄａｒｙ Ｈａｒｍｏｎｉｃｓ Ｇｅｎｅｒａｔｉｏｎ）波長変換素子により波長５３２ｎｍに変換して出力する固体レーザ装置を用いる。各走査間や基板間の非処理時は、シャッタＳＨＴによりレーザ光は遮られ出力されない。走査はシャッタＳＨＴを光路から外して開とした状態で行う。レーザ装置ＣＷＬからのレーザ光の出力は一定とし、レーザ光のパワーはアッテネータＡＴＮの透過率を制御して調整される。レーザ光は、シリンドリカルレンズＳＤＬにより走査方向Ｓに短いいわゆるラインビーム形状に変形され、さらにレンズＣＤＬにより所定のビームサイズとして基板ＧＬＳに照射される。
光路内には電気光学素子ＥＯと偏光ビームスプリッタＰＢＳが挿入されており、電気光学素子ＥＯへの電気信号により、透過するレーザ光の偏光面が回転させることで、偏光ビームスプリッタＰＢＳの透過率を変化させてレーザ光の強度を変調する。基板ＧＬＳを載せたステージＳＴＧの走査と連動して、各装置の境界付近で偏光ビームスプリッタＰＢＳの透過率が０となるように電気光学素子ＥＯへの入力を制御することで、図１のように各装置境界でのＣＷレーザ光の照射をオフとする。
電気光学素子はマイクロ秒程度の短い時間で高速に切り替えが可能であり、１ｍ／秒以上の高速な走査速度でも０．１ｍｍ以下の幅で照射のオンとオフの切り替えが可能である。また、電気光学素子を用いた変調のほか、基板ステージの移動に連動した回転シャッタを用いる方法、ＣＷレーザＣＷＬの発振出力そのものを変調する方法など、公知の変調法を用いることもできる。なお、本実施例のように、各装置の境界周辺でＣＷレーザ光を完全にオフにする代わりに、横方向成長が起こらない程度に弱いレーザ出力とすることでも同様の効果が得られる。
ＣＷレーザを用いた結晶化工程の後、図２に示す工程に従って半導体装置を形成する。本実施例では、透過型の液晶表示装置を例として示す。まず、図２の工程群Ａ（薄膜トランジスタ基板形成工程、ＴＦＴ工程とも称する）により、ＴＦＴ基板を形成する。工程群Ａでは、基板上にアモルファスＳｉ膜を形成し（アモルファスＳｉ膜形成）、これをパルスエキシマレーザで結晶化する（パルスエキシマレーザ結晶化）。さらに、この結晶化にＣＷレーザを走査しながら照射して当該走査方向に沿って成長した多結晶Ｓｉ膜を形成する（ＣＷレーザ結晶化）。
この多結晶Ｓｉ膜をホトリソグラフィー法（以下、ホトリソと略称する）により加工した後（多結晶Ｓｉ加工）、ゲート絶縁膜を堆積する（ゲート絶縁膜形成）。さらにこの上に、ＭｏＷからなる金属膜をスパッタにより堆積し、これをホトリソによりゲート電極に加工する。このとき、ゲート配線も加工される（ゲート電極形成）。
次に、レジストをマスクとして、所定の位置にリン（Ｐ）およびボロン（Ｂ）からなる不純物を注入（不純物注入）した後、ＳｉＯからなる層間絶縁膜をプラズマＣＶＤで堆積する（層間絶縁膜形成）。これを５００℃でアニールし、注入した不純物を活性化してＴＦＴのソース及びドレインを形成する（活性化アニール）。ソースドレイン及びゲート電極とのコンタクト穴を層間絶縁膜及びゲート絶縁膜をエッチングして形成する（コンタクト穴形成）。
さらに、ＭｏＷとＡｌの積層からなる金属膜をスパッタにより堆積し、ホトリソを用いてＡｌ配線を形成する（Ａｌ配線形成）。さらに、プラズマＣＶＤを用いてＳｉＮからなる保護膜を形成し（保護膜形成）、４００℃アニールにより終端処理（終端アニール）を行う。さらに、画素部のスルーホール及び端子部分のＳｉＮ保護膜を開口したのち（スルーホール形成）、ＩＴＯからなる透明電極をスパッタにより堆積し、ホトリソにより画素電極に加工する（画素電極形成）。以上の工程により、表示領域（画素領域）を構成する画素および画素領域の外側に画素を駆動する回路を形成する。
図３は、ＴＦＴ工程で作製したＴＦＴ基板の構成を説明する部分図である。図３において、基板ＧＬＳ上に複数の半導体装置（ここでは、個々のＴＦＴ基板）となる領域ＰＮＤが形成されている。細い実線で示す各領域ＰＮＤは、太い破線で示す基板切断位置ＣＵＴにより分離されている。各領域には、画像を表示する画素が形成される画素領域ＰＸＤと、画素を駆動する回路領域ＧＣＲおよびＤＣＲ、さらに接続端子が形成される端子領域ＥＬＤが設けられている。
回路領域ＧＣＲはゲート線に走査信号を印加するゲート線駆動回路が設けられる領域（ゲート線駆動回路領域）であり、回路領域ＤＣＲは信号線に表示信号を供給する信号線駆動回路が設けられる領域（信号線駆動回路領域）である。画素領域ＰＸＤとゲート線駆動回路領域ＧＣＲにはＣＷレーザを照射していない多結晶Ｓｉ膜を用いたＴＦＴが形成されている。信号線駆動回路領域ＤＣＲの一部には、ＣＷレーザ光を照射した領域ＣＷＤが形成されており、横方向成長した結晶からなる多結晶Ｓｉ膜を用いたＴＦＴが形成されている。
図４は、図３の中央付近Ａ部分を拡大した図である。基板切断位置ＣＵＴには、ＣＷレーザが照射されない領域ＵＣＷが設けられている。ＴＦＴ基板を形成した後、図２の工程Ｂ群（パネル組立て工程）にて、基板を複数群に切断する（基板切断）。配向膜を塗布し、乾燥して配向処理を施し（配向膜形成）、対向基板を貼り合わせて（対向基板貼合せ）、液晶を封入（液晶封入）した後、個々の基板に切断し、各半導体装置に分割し（基板切断）、液晶パネルとする。その後、この液晶パネルの端子部分の接続や、バックライトとの組み合わせなどのモジュール工程を経て、透過型の液晶表示装置である半導体装置が完成する。なお、なお、液晶をＴＦＴ基板に滴下して後に対向基板を貼り合わせる方法もある。
上記の図２における基板切断工程には、工程Ａ群において最初のガラス基板（マザーガラス）を適当な大きさに分割する工程と、工程Ｂ群において対向基板を張り合わせた後に最終的に各装置に分割する工程とがある。いずれの基板切断工程でも、ＴＦＴ基板の切断領域ＣＵＴは、ＣＷレーザの照射領域と交差しないように設定される。
本実施例の製造工程では、各半導体装置の周辺に相当する領域である基板を切断する領域にはＣＷレーザ光が照射されていないため、基板切断時に発生する微小なクラックがＣＷレーザ光照射領域を伝播することによる断線等の不良を抑制できる。クラックはＣＷレーザ光を照射していない領域では１０μｍ程度あれば停止するが、切断後の端面の研磨による減少分を考慮して、基板の切断面付近に基板の厚み程度、本実施例では０．４ｍｍ以上の幅で非照射領域を設けておけば、切断及びその後の端面研磨時にＣＷレーザ光を照射した領域へのクラックの伝播を抑制できる。
また、本実施例では、基板と外部を接続する端子部分もＣＷレーザを照射しない構成としているため、配線基板であるフレキシブルプリント基板と端子を圧着する際の応力によるクラックの発生も防止される。
なお、本実施例では半導体装置として透過型の液晶表示装置を例として説明したが、反射型あるいは部分的に反射型の画素が形成された半透過型液晶表示装置についても同様である。また、液晶の代わりに有機ＥＬを用いた画素を有する表示パネルにもついても同様に適用できる。なお、有機ＥＬの画素を備えた表示パネルの場合は、液晶工程の代わりに有機ＥＬ層および封止の工程の前後で基板が切断されるが、図３と同様切断位置をＣＷレーザが照射されない配置とすることで、クラックによる不良が防止される。
また、本実施例では基板切断位置ＣＵＴを含むように非照射領域ＵＣＷを設けたが、ＵＣＷは必ずしも切断位置を含む必要はなく、切断位置ＣＵＴと回路領域ＤＣＲの間に設けることもできる。基板切断により発生したクラックは、非照射領域で停止するため、回路領域へのクラックの伝播を抑制でき、断線不良を防止できる。
図５は、本発明による半導体装置の製造方法の実施例２を説明する側面図である。図６は、本発明による半導体装置の製造方法の実施例２を説明する図５の平面図である。図１と同一符号は同一機能部分に対応する。図５と図６において、Ｓｉを主成分とする半導体膜ＰＳＩが形成された基板ＧＬＳ近傍に、各半導体装置の境界が遮光されたマスクＳＭＫを設け、基板ＧＬＳとマスクＳＭＫの相対位置を一定として基板ＧＬＳをＳ方向に走査しつつＣＷレーザ光ＣＷＢを照射する。
この走査をすることにより、半導体装置の境界付近のみをマスクパタンＳＴＰにより遮光し、その他の領域の半導体膜ＰＳＩを横方向成長させた結晶からなる半導体膜ＳＬＸにする。本実施例の方法では、ＣＷレーザＣＷＬから出たレーザ光の強度を高速に切り替える機構が不要となり、製造装置が簡略となる。また、遮光に用いるマスクＳＭＫは、レーザ光の透過率の高いガラス基板上に、Ａｌなどのレーザ光の反射率の高い膜をパタン化することで容易に形成できる。また、遮光パタンＳＴＰは完全に不透明である必要はなく、横方向成長が起こらない程度のパワーにレーザ光強度を減衰できるものであれば良い。
図１で説明した実施例１及び図５で説明した実施例２のいずれも、ＣＷレーザ光には波長５３２ｎｍのもののほか、Ｓｉを主成分とする半導体膜の吸収係数の高い、より短波長のレーザ光、例えば波長４０８ｎｍのものを用いることもできる。レーザ装置ＣＷＬとしては、前述の波長変換を用いた固体レーザのほか、ＧａＮ系の半導体レーザを用いることもできる。また、単一のレーザ装置の代わりに、複数のレーザ装置を並列して用いることもできる。また、ＣＷレーザの代わりに、発振周波数が数十ＭＨｚ以上のいわゆる擬似ＣＷレーザを用いることもできる。なお、基板上のレーザ光のビーム形状としては、ライン状のほか、丸型のビームなどを用いることもできるが、本実施例のようにライン状のビームとしたほうが、同一のレーザパワーで一回の照射により結晶化できる範囲が拡大できる。
なお、ガラス基板上でＣＷレーザ光を変調する代わりに、下地膜または半導体膜およびその両方をパタン化し、半導体装置の切断位置付近での吸収率を減少させる方法によっても、ＣＷレーザ光を基板切断位置付近で照射しない場合と同様の効果を得ることもできる。
図７は、クラックの伝播に関連する基板の引張り応力の測定法を説明する図である。基板表面の引張り応力により基板は上に凹に変形する。円盤状の基板の変形については、曲率半径Ｒから、（式１）に示すように引張り応力Ｓが計算される（「薄膜」吉田貞史著、培風館、１９９０ 参照)。
Ｓ＝Ｅ・ｂ2／（６（１−ν）Ｒ）・・・・・（式1）
なお、Ｅ：基板ヤング率、ｂ：基板厚さ、ν：基板ポアソン比 である。
表１に、図７に示す方法で測定した基板表面の引張り応力、及び基板切断時のクラックの発生状況について示す。
Figure 2006332303
この試験では、Ｅ＝７．７４×１０10Ｐａ、ν＝０．２２のガラス基板を用いた。ガラス基板上に、厚さ１４０ｎｍのＳｉＮ膜と、厚さ１００ｎｍのＳｉＯ膜、及び厚さ５０ｎｍのアモルファスＳｉ膜を順次堆積し、パルスエキシマレーザ結晶化を行って多結晶Ｓｉ膜とした後にＣＷレーザ光を照射した。ＣＷレーザ光として波長５３２ｎｍのものを用い、またビームはラインビーム形状とし、短軸幅を７μｍとして照射した。照射後に基板の裏面を研磨し、厚さ約１００μｍとなるようにし、曲率半径Ｒを測定した。この曲率半径は、基板表面の凹面鏡としての焦点距離ｆを光学的に測定し、Ｒ＝２Ｆとして求めた。
なお、曲率半径は、本方法のほかに、表面にレーザ光を当ててその反射光の角度の照射位置ごとの変化を検出する方法、干渉縞を用いて基板の表面形状を評価する方法、基板の形状を触針法で直接測定する方法や、共焦点顕微鏡を用いた非接触の変位計により表面形状を求める方法などの公知の方法によっても求めることができる。
ＣＷレーザ光を照射した領域では、未照射の領域に比べ、引張り応力が増加した。また、引張り応力の増分は、ＣＷレーザ光の照射条件に依存し、照射パワーが大きいほど、また、走査速度が小さいほど増加した。これは、照射パワーが大であるほど、また速度が小で単位面積あたりの加熱時間が大であるほど、より基板の深くまで熱が浸透して残留応力が増加したためと考えられる。なお、基板表面を１μｍ程度研磨して取り除いた場合、基板のそりはほぼ解消されたことから、応力は基板表面の１μｍ程度の深さの範囲に集中していると考えられる。
基板を切断した際のクラックの発生を顕微鏡により観察した結果、引張り応力の照射前後での増分が２００Ｎ／ｍ以上に相当する、引張り応力が７５０Ｎ／ｍより大の場合は、切断位置から照射領域にクラックが伝播した。それ以下の引張り応力では、クラックの伝播は認められなかった。
従って、本発明の各実施例により、伝播の原因となるＣＷレーザ光の照射による基板表面の引張り応力の増分を２００Ｎ／ｍ以下とすることにより、ＣＷレーザ光照射領域を切断してもクラックの伝播の発生を抑制でき、不良の発生を防止できる。
図８は、クラックの伝播に関連する基板の引張り応力の測定法をさらに説明する図である。ＣＷレーザ光を照射した領域では、図８に示すように、走査方向の曲率半径Ｒｙに比べ、走査に垂直な方向の曲率半径Ｒｘが小さくなるのが観察された。引張り応力に異方性がある場合、対応する曲率半径Ｒも異方性を持つ。各方向の曲率半径をＲｘ,Ｒｙとすると、各方向への引張り応力テンソルＳｘｘ,Ｓｙｙは次の（式２）で計算される。
Ｓｘｘ＝Ｅ ｂ2／（１／Ｒｘ＋ν／Ｒｙ）／（６（１―ν2））
Ｓｙｙ＝Ｅ ｂ2／（１／Ｒｙ＋ν／Ｒｘ）／（６（１―ν2））
・・・・・（式２）
ポアソン比νは１より小であるので、（式２）より、より曲率半径の小さいｘ方向への引張り応力テンソルが、ｙ方向より大となる。これは、走査に垂直な方向に引張り応力が発生していることを示す。表面応力の方向は、図２１に示した、クラックＣＬＫの伝播方向から推定される残留応力の方向と定性的に一致しており、クラックの原因が表面付近の引張り応力であることを示唆する。
なお、ＲｘとＲｙがほぼ等しい場合、及びポアソン比νが充分小さい場合、ｘ、ｙの各方向について（式２）は（式１）でほぼ近似される。表１では曲率半径として、曲率半径が小なる方向の値を式１に代入して引張り応力を求めた。なお、ＣＷレーザ光を照射していない領域では、異方性は観察されなかった。
また、多結晶Ｓｉ膜のみをエッチングした場合は、ＣＷレーザ光を照射した領域と、未照射の領域で、引張り応力はやや減少したが、その差はエッチング前とほぼ同じとなった。一方、基板表面を、下地膜およびその下のガラス基板を含め、約１μｍ以上エッチングした場合、引張り応力はＣＷレーザ光を照射した領域と未照射の領域のいずれにおいてもほぼ解消された。
また、クラックが伝播する条件である、引張り応力の増分が２００Ｎ/ｍ以上となる条件でＣＷレーザ光を照射した領域に、厚さ０．５μｍのシリコン酸化膜ＳｉＯからなる絶縁膜をプラズマＣＶＤにより堆積した後に切断しても、クラックの伝播は観察されなかった。
以上から、ＣＷレーザ光照射による引張り応力は、ガラス基板の表面に発生しており、加熱及び冷却時の異方的な残留応力によると考えられる。残留応力は、ＣＷレーザ光を照射した際の基板表面の軟化とその後の冷却時の収縮により発生する。熱膨張率が小さく、歪点が１０００℃程度と高い石英基板を用いれば、加熱による軟化が起こりにくく、残留応力を低くでき、クラックを抑制できる。しかし、石英基板は高価であるため、より安価なガラス基板を用いることが望ましい。比較的安価に得られるガラス基板の歪点は７５０℃以下であり、ＣＷレーザ光照射で容易に基板表面の軟化が起き、冷却後の熱収縮により残留した引張り応力によるクラックの伝播が起きる可能性がある。
また、クラックは、照射領域の異方的な残留引張り応力によりクラックが左右に拡大し、先端に応力が集中して伝播すると考えられ、表面に拡大を抑制する充分な強度を有する、例えば厚さ０．５μｍ以上のシリコン酸化膜を設けることで、その伝播を抑制できる。
図９は、本発明による半導体装置の製造方法の実施例３を説明する斜視図である。複数の半導体装置すなわち表示パネルとなる領域ＰＮＤの境界を含めて、ガラス基板ＧＬＳを直線に沿ってＳ方向に走査しつつＣＷレーザ光ＣＷＢを連続して照射する。ＣＷレーザ光の照射条件は、例えば表１において、引張り応力の増分が２００Ｎ／ｍ以下である、基板走査速度が５００ｍｍ／ｓｅｃ、レーザパワーが７の条件とする。
ＣＷレーザ光照射工程後は、図２での説明と同様の基板切断を含む工程を経て、半導体装置を形成する。本実施例の製造方法では、ＣＷレーザ光照射領域を切断してもクラックの伝播を抑制できるため、各半導体装置の境界も含めて連続してＣＷレーザ光を照射することができる。従って、図１で説明した実施例１と比べても、ＣＷレーザ光を各半導体装置の境界付近でオフする必要がなく、走査方向の位置合わせが不要となり、また位置ずれによる不良を抑制でき歩留まりが向上する。また、高速なシャッタ機構が不要となるため装置を簡略化できる利点がある。
なお、本実施例のように、各半導体装置となる領域の境界にも連続してＣＷレーザを照射する代わりに、ＣＷレーザ光照射による応力の増分を２００Ｎ／ｍ以下となる条件としながら、図１に示すように各領域の境界にはＣＷレーザ光を照射しない領域を設けることもできる。また、さらに応力の増分を調整する方法としては、ＣＷレーザ光の照射条件を調整する方法のほか、半導体膜とガラス基板の間の下地膜の厚さや構成を変えることにより、ＣＷレーザ光照射時のガラス基板への熱伝導を抑制する方法をとることもできる。
図１０は、本発明の実施例３により製造された半導体装置であるＴＦＴ基板の一例を説明する図３と同様の平面図である。図９と同様に、各半導体装置となる領域ＰＮＤの境界を含め、連続したＣＷレーザ光照射領域ＣＷＤが設けられている。図１１は、図１０の中央付近Ａ部分を拡大した図である。基板切断位置ＣＵＴと、ＣＷレーザ光照射領域ＣＷＤの交差部分を含む領域に、ガラス基板エッチング領域ＥＴＤが設けられている。
図１２は、図１０に示した本発明の実施例３の半導体装置の製造工程を説明する図である。ここでは、透過光と反射光を制御して画像を表示する、いわゆる半透過型の液晶表示装置を構成する表示パネルを製造する場合について示した。図１２において、工程群Ａ（薄膜トランジスタ基板形成工程、ＴＦＴ工程）によりＴＦＴ基板を形成する。工程群Ａでは、基板上にアモルファスＳｉ膜を形成し（アモルファスＳｉ膜形成）、これをパルスエキシマレーザで結晶化する（パルスエキシマレーザ結晶化）。さらに、この結晶化にＣＷレーザを走査しながら照射して当該走査方向に沿って成長した多結晶Ｓｉ膜を形成する（ＣＷレーザ結晶化）。
この多結晶Ｓｉ膜をホトリソにより加工した後（多結晶Ｓｉ加工）、ゲート絶縁膜を堆積する（ゲート絶縁膜形成）。さらにこの上に、ＭｏＷからなる金属膜をスパッタにより堆積し、これをホトリソによりゲート電極に加工する。このとき、ゲート配線も加工される（ゲート電極形成）。
次に、レジストをマスクとして、所定の位置にリン（Ｐ）およびボロン（Ｂ）からなる不純物を注入（不純物注入）した後、ＳｉＯとＳｉＮの積層からなる層間絶縁膜をプラズマＣＶＤで堆積する（層間絶縁膜形成）。これを４２０℃でアニールし、注入した不純物を活性化してＴＦＴのソース及びドレインを形成すると同時に終端処理を行う（活性化+終端アニール）。ソースドレイン及びゲート電極とのコンタクト穴を層間絶縁膜及びゲート絶縁膜をエッチングして形成する。このコンタクト穴形成と同時に、下地膜及びガラス基板の表面をエッチングする（コンタクト穴形成＋下地膜/ガラスエッチング）。
さらに、ＭｏＷとＡｌの積層からなる金属膜をスパッタにより堆積し、ホトリソを用いてＡｌ配線を形成する（Ａｌ配線形成）。なお、必要に応じて４００℃アニールにより終端処理を行う。さらに、感光性の有機膜を塗布、露光、現像し、画素部のスルーホール及び端子部分のが開口された有機保護膜を形成する。さらに、ＩＴＯからなる透明電極と、ＭｏＷとＡｇ合金の積層からなる反射電極をスパッタにより堆積し、ホトリソにより画素電極に加工する（画素電極形成）。以上の工程により、表示領域（画素領域）を構成する画素および画素領域の外側に画素を駆動する回路を形成する。工程群Ｂは図２と同様なので、繰り返しの説明はしない。
図１３から図１７は、図１２におけるＴＦＴ工程をさらに説明する模式断面図である。なお、図１３から図１７において、（a）（b）（c）はそれぞれ図１１のＢ−Ｂ’線、Ｃ―Ｃ’線、Ｄ―Ｄ’線に沿った断面に相当する。図１３において、下地膜ＵＤＣ及びガラス基板ＧＬＳの表面がエッチングされている領域ＥＴＤはクラックの原因となる引張り応力が緩和されており、ＣＵＴで示す領域を切断してもクラックを抑制することができる。
歪点６３５℃のガラス基板ＧＬＳ上に、厚さ５０ｎｍのＳｉＮ及び厚さ１００ｎｍのＳｉＯからなる下地膜ＵＤＣを介し、厚さ６０ｎｍのアモルファスＳｉ膜を堆積する。パルスエキシマレーザを用いて全面結晶化し、多結晶Ｓｉ膜ＰＳＩとした後、図９に示すようにＣＷレーザ光を、基板を走査しながら照射してＳｉ結晶を横方向成長させ、回路領域および境界領域の多結晶Ｓｉ膜ＰＳＩを、横方向成長された結晶からなる半導体膜ＳＬＸとする。
一方、画素領域の多結晶Ｓｉ膜ＰＳＩにはＣＷレーザを照射しない。多結晶Ｓｉ膜ＰＳＩおよびＳＬＸをホトリソにより加工して図１４の形状とする。境界付近ではＳＬＸが除去される。図１５に示すように、厚さ８０ｎｍのＳｉＯからなるゲート絶縁膜ＧＩを堆積し、さらに、厚さ３０ｎｍのＷからなるメタル膜ＷＧと、厚さ１５０ｎｍのＭｏＷからなるメタル膜ＭＷＧをスパッタにより堆積し、ホトリソによりゲート電極に加工する。
ゲート電極の上層となるＭｏＷ膜ＭＷＧを燐酸、硝酸、酢酸を含むエッチング液によりウェットエッチし、ゲートを加工する際に用いるレジストパタンＲＳＴから、０．５μｍサイドエッチされた形状に加工した後、さらにフッ素系のガスを用いたドライエッチにより、レジストをマスクとして下層のＷ膜を加工することで、ゲート端付近にＷ膜のみが０．５μｍ残った構造を形成する。
レジストをマスクとしてＰイオンを注入してソースドレインＳＤとなる領域を形成し、レジストＲＳＴを除去した後、低濃度にＰイオンを注入すると、ゲート端付近のＷ膜ＷＧの下部に低濃度のドレイン領域ＬＤＤが自己整合的に形成された、いわゆるＧＯＬＤ構造のＴＦＴが形成される（図１６）。また、図示しないが、必要に応じて、Ｐ型のＴＦＴとなる部分のみ開口したレジストをマスクとし、ボロンを高濃度で注入してソースドレイン領域をＰ型に反転し、Ｐ型のトランジスタを形成する。
プラズマＣＶＤを用いてＳｉＮとＳｉＯからなる層間絶縁膜を堆積した後、４２０℃アニールにより終端処理およびドープした不純物の活性化を行う。レジストをマスクとして、ソースドレイン及びゲート電極とのコンタクトＣＴＮ、及び画素の透過領域ＴＲＡを開口するように、層間絶縁膜及びゲート絶縁膜をエッチングする（図１７）。このとき、各半導体装置の境界部の層間絶縁膜ＬＩ、ゲート絶縁膜ＧＩ、下地絶縁膜ＵＤＣをエッチングし、さらにその下のガラス基板ＧＬＳ表面も約０．５μｍエッチングする。ＴｉとＡｌの積層からなるメタル膜をスパッタにより堆積し、ホトリソを用いて配線ＡＬを形成する。さらに、有機保護膜を塗布後、露光、現像して画素部のスルーホールを開口する。
このとき、各半導体装置の境界付近の有機保護膜ＯＰも開口される。また、反射部となる領域の有機保護膜ＯＰには、反射の方向を分散させるための凹凸が形成される。さらに、インジウム-スズ酸化物からなる透明導電膜をスパッタにより堆積し、ホトリソにより画素電極ＩＴＯに加工し、その上にＭｏＷ合金とＡｇ合金の積層からなる反射膜をスパッタにより堆積し、ホトリソを用いて反射電極ＲＥＬを形成し、図１８に示す構成とする。以上の工程により、図１１に示すように各半導体装置の周辺にあたる境界付近でガラス基板表面がエッチングされた構成のＴＦＴ基板を製造できる。なお、図１８(a)では、画素部にパルスエキシマレーザを用いた等方的な結晶粒からなる多結晶シリコンＰＳＩを用いたＴＦＴからなる画素スイッチＰＳＷが形成されている。図１８（ｂ）では、回路部にＣＷレーザを用いてＴＦＴのチャネルに流れる電流とほぼ同じ向きに長く横方向成長した結晶粒からなる多結晶シリコンＳＬＸを用いたＴＦＴが形成されている。
次に、図１２の工程群Ｂに示す工程にて対向基板を張り合わせて液晶を封入した後基板を切断し、モジュール工程を経て、半透過型の液晶表示装置である半導体装置を得る。
本実施例では、引張り応力の原因となる下地膜及びガラス基板の表面付近が、基板切断位置付近でエッチングにより除去されており、基板切断時のクラックの伝播を抑制できる。クラックは低応力領域では１０μｍ程度あれば停止するが、切断後の端面の研磨による減少分を考慮して、下地及び基板のエッチング範囲を、切断面から基板の厚み程度、本実施例では０．５ｍｍ程度はなしておけば、クラックの伝播を抑制できる。本実施例においては回路内の引張り応力の増分は２００Ｎ／ｍ以上であってもよく、より広いレーザ条件を用いても、図９で説明した実施例と同様な境界を含めたＣＷレーザ光照射が可能であるという利点を有する。
また、本発明の実施例では、基板切断位置ＣＵＴを含むようにエッチング領域ＥＴＤを設けたが、ＥＴＤは必ずしも切断位置を含む必要はなく、切断位置ＣＵＴと回路領域ＤＣＲの間に設けることもできる。基板切断により発生したクラックは、エッチング領域で停止するため、回路領域へのクラックの伝播を抑制でき、断線不良を防止できる。
図２２は、本発明による第４の実施例により形成される半導体装置の、基板切断位置付近を拡大したものである。図２２は、第３の実施例において図１０のＡに相当する部分の拡大となっており、基板上に連続してＣＷレーザ光を照射し、横方向成長された半導体膜を形成した領域ＣＷＤが、基板切断位置ＣＵＴを横断して形成されている。基板切断位置周辺は、有機膜からなる保護膜が開口され、その他の絶縁膜が堆積された領域ＩＬＤに含まれる。
図２３は、第４の実施例において、半導体装置の製造工程を説明する図である。第３の実施例と同様に、半透過型の液晶表示装置を形成する例を示す。ＴＦＴ基板の製造工程である工程群Ａにおいて、ＣＷレーザ光の照射は、例えば表１において走査測度２００ｍｍ/ｓ、照射パワー４の条件とする。層間絶縁膜形成工程で、ＳｉＯからなる層間絶縁膜を厚さを０．６μｍ堆積する。また、ＳｉＮ保護膜形成工程で、ＳｉＮからなるＳｉＮ保護膜を０．２μｍ堆積する。ＳｉＮ保護膜にスルーホールを形成する工程（スルーホール工程）、透明電極を形成する工程（透明電極工程）、有機保護膜を形成する工程（保護膜工程）、反射電極を形成する工程（反射電極工程）を経て、ＴＦＴ基板を形成する。その他の工程は、図２と同様であるので、繰り返しの説明はしない。さらに、図２と同様に基板切断を含む工程群Ｂにより、半導体装置を形成する。
図２４から図２７は、図２２の各断面の形成工程を示す図である。なお、図２４から図２７において、（a）（b）（c）はそれぞれ図２２のＢ−Ｂ’線、Ｃ―Ｃ’線、Ｄ―Ｄ’線に沿った断面に相当する。ガラス基板上に、図１３から図１４と同様の工程で多結晶Ｓｉ膜ＰＳＩ及び横方向成長された多結晶Ｓｉ膜ＳＬＸからなるパタンが下地膜ＵＤＣを介して形成される。その後、ＴＥＯＳを用いたプラズマＣＶＤによりＳｉＯからなるゲート絶縁膜ＧＩを１１０ｎｍ堆積する。さらに、ＭｏＷ合金からなるメタル膜をスパッタにより厚さ２００ｎｍ堆積する。レジストＲＳＴをマスクとしてメタル膜ＭＷＧをウェットエッチし、ゲートを形成する。このとき、サイドエッチ量を制御して、レジストパタンから１μｍ後退した形状に加工する。レジストＲＳＴをマスクとして高濃度にリンを注入して図２４の形状とする。レジストを除去してから低濃度にリンを注入することで、ゲート端付近に低濃度の領域ＬＤＤが形成されたＮ型のＴＦＴが形成された図２５の形状とする。また、図示しないが、必要に応じて所定の位置にボロンを注入し、Ｐ型のＴＦＴを形成することもできる。
さらに、０．６μｍの厚さのＳｉＯからなる層間絶縁膜ＬＩをプラズマＣＶＤにより形成した後、６００℃でアニールし不純物を活性化する。層間膜をエッチングしてコンタクト穴を形成したのち、Ａｌ配線を形成する。このとき、基板切断位置にあたるＤ−Ｄ‘間の層間絶縁膜はエッチングしない。さらに、ＳｉＮからなるＳｉＮ保護膜をプラズマＣＶＤにより厚さ０．２μｍ形成し、４００℃で終端処理を行う。さらに、ＳｉＮ保護膜にスルーホールＴＨをドライエッチにより形成する。このとき、画素部の透過領域ＴＲＡのＳｉＮ保護膜も開口される。一方、基板切断位置にあたるＤ−Ｄ’間のＳｉＮ保護膜はエッチングしない。さらに、透明電極ＩＴＯを形成後、有機膜からなる保護膜ＯＰを形成する。保護膜ＯＰは、画素部の透過領域ＴＲＡで開口され、また、基板切断位置を含む領域Ｄ−Ｄ‘間で開口される。最後にＭｏＷとＡｌ合金の積層膜からなる反射電極ＲＥＬを形成して図２７の形状としてＴＦＴ基板を形成する。以下、基板切断を含む工程により、半導体装置を形成する。
本実施例では、ガラス基板表面付近の異方的な引張り応力によるクラックの拡大が、基板切断位置付近に堆積された絶縁膜により抑制されており、基板切断時のクラックの伝播を抑制できる。本実施例においては回路内の引張り応力の増分は２００Ｎ／ｍ以上であってもよく、より広いレーザ条件を用いても、図９で説明した実施例と同様な境界を含めたＣＷレーザ光照射が可能であるという利点を有する。また、絶縁膜を基板周辺のみならず、ＣＷレーザ光照射領域を含む連続した領域に形成することで、装置形成後のクラックの発生も抑制することができる。
また、第３、第４の実施例において、連続してＣＷレーザ照射領域を設ける代わりに、図４の実施例と同様に各半導体装置境界に非照射領域を設けることもできる。非照射領域により、基板表面のエッチングや絶縁膜の堆積工程前の製造工程中に、基板表面のキズなどの欠陥に起因して発生するクラックの他の領域への伝播するのを抑制でき、歩留まりが向上する。また、ＣＷレーザ光の照射条件を、引張り応力の増分が２００Ｎ/ｍ以下となるクラックの伝播しない条件とすれば、より歩留まりが向上する。
また、本発明の実施例では、半導体装置としていずれも画像を表示する画素を設けた表面パネルを例としたが、本発明は必ずしも画素を必要とする半導体装置に限るものではなく、回路のみが形成された半導体装置の形成にも適用することができる。この場合、工程群Ｂは不要となるが、基板切断の工程は必要となる。なお、基板に回路のみを形成する場合は、各回路領域の全てをアモルファスＳｉ膜に直接ＣＷレーザ光照射して結晶化した半導体膜で形成することもでき、パルスエキシマレーザ光の照射を不要とすることもできる。
本発明による半導体装置の製造方法を説明する斜視図である。 本発明による半導体装置の製造工程の説明図である。 ＴＦＴ工程で作製したＴＦＴ基板の構成を説明する部分図である。 図３の中央付近Ａ部分を拡大した図である。 本発明による半導体装置の製造方法の実施例２を説明する側面図である。 本発明による半導体装置の製造方法の実施例２を説明する図５の平面図である。 クラックの伝播に関連する基板の引張り応力の測定法を説明する図である。 クラックの伝播に関連する基板の引張り応力の測定法をさらに説明する図である。 本発明による半導体装置の製造方法の実施例３を説明する斜視図である。 本発明の実施例３により製造された半導体装置であるＴＦＴ基板の一例を説明する図３と同様の平面図である。 図１０の中央付近Ａ部分を拡大した図である。 図１０に示した本発明の実施例３の半導体装置の製造工程を説明する図である。 図１２におけるＴＦＴ工程をさらに説明する模式断面図である。 図１２におけるＴＦＴ工程をさらに説明する図１３に続く模式断面図である。 図１２におけるＴＦＴ工程をさらに説明する図１４に続く模式断面図である。 図１２におけるＴＦＴ工程をさらに説明する図１５に続く模式断面図である。 図１２におけるＴＦＴ工程をさらに説明する図１６に続く模式断面図である。 図１２におけるＴＦＴ工程をさらに説明する図１７に続く模式断面図である。 ＣＷレーザを用いた結晶化方法の説明図である。 ＣＷレーザ光の照射で発生した応力と基板の切断位置を示す図である。 基板の切断によるクラックの伝播の様子を説明する図である。 本発明の実施例４により製造された半導体装置であるＴＦＴ基板の周辺部分の一例を説明する図である。 本発明の実施例４の半導体装置の製造工程を説明する図である。 図２３におけるＴＦＴ工程をさらに説明する模式断面図である。 図２３におけるＴＦＴ工程をさらに説明する図２４に続く模式断面図である。 図２３におけるＴＦＴ工程をさらに説明する図２５に続く模式断面図である。 図２３におけるＴＦＴ工程をさらに説明する図２６に続く模式断面図である。
符号の説明
ＣＷＬ：ＣＷレーザ装置、ＳＨＴ：シャッタ、ＡＴＮ：アッテネータ、ＥＯ：電気光学素子、ＰＢＳ：偏光ビームスプリッタ、ＳＤＬ：シリンドリカルレンズ、ＣＤＬ：レンズ、ＣＷＢ：ＣＷレーザ光、ＳＢＷ：短軸幅、ＬＢＷ：長軸幅、ＳＴＧ：ステージ、ＳＭＫ：遮光マスク、ＳＴＰ：遮光パタン、ＰＮＤ：半導体装置となる領域、ＣＷＤ：ＣＷレーザ光照射領域、ＵＣＷ：ＣＷレーザ光非照射領域、ＰＸＤ：画素領域、ＧＣＲ：ゲート線駆動回路領域、ＤＣＲ：信号線駆動回路領域、ＥＬＤ：端子領域、ＣＵＴ：基板切断位置、ＰＸＬ：画素、ＰＳＷ：画素スイッチ、ＴＲＡ：透過領域、ＴＦＴ：薄膜トランジスタ、ＧＬＳ：ガラス基板、ＵＤＣ：下地膜、ＰＳＩ：多結晶Ｓｉ膜、ＳＬＸ：横方向成長した結晶からなる多結晶Ｓｉ膜、ＧＩ：ゲート絶縁膜、ＷＧ：Ｗ膜、ＭＷＧ：ＭｏＷ膜、ＧＴ：ゲート、ＬＩ：層間絶縁膜、ＣＮＴ：コンタクトホール、ＥＴＤ：ガラスエッチング領域、ＡＬ：配線、ＯＰ：有機保護膜、ＩＴＯ：透明電極、ＲＥＬ：反射電極、ＳＤ：ソースドレイン、ＬＤＤ：低濃度ドープ領域、ＲＳＴ：レジスト、ＩＬＤ：有機膜開口領域、ＳＩＮ：ＳｉＮ保護膜、ＴＨ：スルーホール。

Claims (18)

  1. 歪点７５０℃以下のガラス基板の少なくとも一部にＳｉを主成分とする結晶が横方向成長された半導体膜が形成されており、前記ガラス基板の周辺の表面の引張り応力が、前記横方向成長された半導体膜の形成された領域の引張り応力より小であることを特徴とする半導体装置。
  2. 前記ガラス基板上に前記半導体膜を用いた回路が形成されており、前記回路の少なくとも一部に結晶を横方向成長させたＳｉを主成分とする半導体膜を含み、前記基板周辺の基板表面の引張り応力が、前記横方向成長させた半導体膜を含む領域の基板表面の引張り応力より小であることを特徴とする請求項１に記載の半導体装置。
  3. 歪点７５０℃以下のガラス基板の少なくとも一部にＳｉを主成分とする結晶が横方向成長された半導体膜が形成されており、画像を表示する画素が形成された領域と画素を駆動する回路を有し、前記回路の少なくとも一部に結晶を横方向成長させたＳｉを主成分とする半導体膜を含み、前記横方向成長させた半導体膜を含む領域の基板表面の引張り応力と、画素領域の基板表面の引張り応力との差が２００Ｎ／ｍ以下であることを特徴とする半導体装置。
  4. 前記回路の少なくとも一部に結晶を横方向成長させたＳｉを主成分とする半導体膜を含み、前記半導体膜の形成されている基板の周辺の表面の引張り応力が、前記横方向成長された半導体膜の形成された領域の引張り応力より小であることを特徴とする請求項３に記載の半導体装置。
  5. 前記半導体膜はガラス基板上に形成された下地絶縁膜上に形成されており、前記基板周辺の少なくとも一部において前記ガラス基板の表面付近が前記下地絶縁膜とともに除去されていることを特徴とする請求項１に記載の半導体装置。
  6. 前記横方向成長された半導体膜を含む領域の基板表面の引張り応力と、基板周辺の基板表面の引張り応力との差が２００Ｎ／ｍ以上である、前記請求項１または２または５に記載の半導体装置。
  7. 歪点７５０℃以下のガラス基板の少なくとも一部にＳｉを主成分とする結晶が横方向成長された半導体膜が形成されており、前記ガラス基板上に画像を表示する画素と、画素を駆動する回路が形成され、前記回路の少なくとも一部に結晶を横方向成長させたＳｉを主成分とする半導体膜を含み、前記横方向成長させた半導体膜を含む領域の基板表面の引張り応力と、前記画素領域の基板表面の引張り応力との差が２００Ｎ／ｍ以上であり、前記基板周辺の少なくとも一部において厚さ０．５μｍ以上のシリコン酸化膜またはシリコン窒化膜からなる絶縁膜が形成されていることを特徴とする半導体装置。
  8. 前記ガラス基板表面の引張り応力が、前記横方向成長された半導体膜の形成された領域において、前記横方向成長された半導体膜の成長方向に平行な方向よりも垂直な方向に大である、請求項１から７のいずれかに記載の半導体装置。
  9. 歪点７５０℃以下のガラス基板の上に形成されたＳｉを主成分とする半導体の少なくとも一部にＣＷまたは擬似ＣＷレーザ光を照射してＳｉ結晶を横方向成長させる工程を含む半導体装置の製造方法であって、
    前記半導体装置の周辺部に設けた一部領域の半導体膜を除いて、前記ＣＷまたは擬似ＣＷレーザ光照射による横方向成長を行うことを特徴とする半導体装置の製造方法。
  10. 前記ガラス基板上に複数の半導体装置を形成した後前記複数の半導体装置を個々に分割する工程と、前記切断した各半導体装置の切断領域の周辺部に設けた一部領域の半導体膜を除いて、前記ＣＷまたは擬似ＣＷレーザ光による横方向成長を行う工程とを含むことを特徴とする請求項９に記載の半導体装置の製造方法。
  11. 歪点７５０℃以下のガラス基板の上に形成されたＳｉを主成分とする半導体の少なくとも一部にＣＷまたは擬似ＣＷレーザ光を照射してＳｉ結晶を横方向成長させる工程を含む半導体装置の製造方法であって、ＣＷまたは擬似ＣＷレーザ光照射による基板表面の引張り応力の増分が２００Ｎ／ｍ以下となるように制御することを特徴とする半導体装置の製造方法。
  12. 複数の半導体装置のＣＷまたは擬似ＣＷレーザ光の照射領域を基板上にほぼ直線上に配置し、各半導体装置に切断して分割する工程を含む、前記請求項１０に記載の半導体装置の製造方法。
  13. 複数の半導体装置のＣＷまたは擬似ＣＷレーザ光の照射領域を基板上にほぼ直線上に配置し、各半導体装置に切断して分割する工程を含む、前記請求項１１に記載の半導体装置の製造方法。
  14. 歪点７５０℃以下のガラス基板を用いた半導体装置を、基板上に下地絶縁膜を介して形成された、Ｓｉを主成分とする半導体膜にＣＷまたは擬似ＣＷレーザ光を照射して結晶を横方向成長させる工程を含み製造する半導体装置の製造方法であって、
    前記半導体装置の周辺の少なくとも一部において下地絶縁膜およびガラス基板の表面をエッチングする工程を含むことを特徴とする半導体装置の製造方法。
  15. 前記基板上に複数の半導体装置を形成した後分割する工程と、分割された各半導体装置の基板切断位置付近の少なくとも一部において前記下地絶縁膜および前記ガラス基板の表面をエッチングする工程を含むことを特徴とする請求項１４に記載の半導体装置の製造方法。
  16. 前記ガラス基板のエッチング深さが０．０１μｍ以上1μｍ以下であることを特徴とする請求項１４に記載の半導体装置の製造方法。
  17. 前記ガラス基板のエッチング深さが０．０１μｍ以上1μｍ以下であることを特徴とする請求項１５に記載の半導体装置の製造方法。
  18. 歪点７５０℃以下のガラス基板を用いた半導体装置を、基板上に下地絶縁膜を介して形成された、Ｓｉを主成分とする半導体膜にＣＷまたは擬似ＣＷレーザ光を照射して結晶を横方向成長させる工程を含み製造する半導体装置の製造方法であって、前記半導体装置の周辺の少なくとも一部において厚さ０．５μｍ以上のシリコン酸化膜またはシリコン窒化膜からなる絶縁膜を堆積する工程を含むことを特徴とする半導体装置の製造方法。

JP2005153426A 2005-05-26 2005-05-26 半導体装置の製造方法及び半導体装置 Expired - Fee Related JP5085014B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005153426A JP5085014B2 (ja) 2005-05-26 2005-05-26 半導体装置の製造方法及び半導体装置
US11/440,180 US7619251B2 (en) 2005-05-26 2006-05-25 Laser crystallization method suppressing propagation of cracks forming a display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005153426A JP5085014B2 (ja) 2005-05-26 2005-05-26 半導体装置の製造方法及び半導体装置

Publications (3)

Publication Number Publication Date
JP2006332303A true JP2006332303A (ja) 2006-12-07
JP2006332303A5 JP2006332303A5 (ja) 2008-05-29
JP5085014B2 JP5085014B2 (ja) 2012-11-28

Family

ID=37463972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005153426A Expired - Fee Related JP5085014B2 (ja) 2005-05-26 2005-05-26 半導体装置の製造方法及び半導体装置

Country Status (2)

Country Link
US (1) US7619251B2 (ja)
JP (1) JP5085014B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010126001A1 (ja) * 2009-05-01 2010-11-04 株式会社日本製鋼所 結晶質膜の製造方法および製造装置
WO2013069056A1 (ja) * 2011-11-09 2013-05-16 パナソニック株式会社 薄膜形成基板及び薄膜形成方法
JP2014220489A (ja) * 2013-04-10 2014-11-20 株式会社半導体エネルギー研究所 半導体装置、およびその作製方法
JP2015164194A (ja) * 2012-06-11 2015-09-10 ウルトラテック インク 滞留時間が非常に短いレーザアニールシステムおよび方法
JP2020004982A (ja) * 2015-08-31 2020-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8034724B2 (en) 2006-07-21 2011-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7811911B2 (en) * 2006-11-07 2010-10-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101719588B1 (ko) * 2010-11-17 2017-03-27 삼성디스플레이 주식회사 터치 스크린 패널 및 그 제조방법
JP5899533B2 (ja) * 2011-11-29 2016-04-06 株式会社Ｊｏｌｅｄ 結晶性薄膜の形成方法及び薄膜トランジスタの製造方法
JP4932059B1 (ja) * 2011-12-16 2012-05-16 株式会社ミクロ技術研究所 強化ガラス、タッチパネル、及び強化ガラスの製造方法
US9558973B2 (en) 2012-06-11 2017-01-31 Ultratech, Inc. Laser annealing systems and methods with ultra-short dwell times
US10083843B2 (en) 2014-12-17 2018-09-25 Ultratech, Inc. Laser annealing systems and methods with ultra-short dwell times
US9711463B2 (en) * 2015-01-14 2017-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Dicing method for power transistors
CN107742476B (zh) * 2017-11-15 2024-03-12 京东方科技集团股份有限公司 一种柔性显示基板母板及其切割方法、柔性显示基板、显示装置
CN107910296B (zh) * 2017-12-08 2021-02-02 京东方科技集团股份有限公司 一种柔性显示面板母板及其切割方法、柔性显示面板、显示装置
KR102498148B1 (ko) * 2018-09-20 2023-02-08 삼성전자주식회사 반도체 장치의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291666A (ja) * 2000-02-02 2001-10-19 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2003077834A (ja) * 2001-09-05 2003-03-14 Matsushita Electric Ind Co Ltd 結晶化半導体膜の形成方法およびその製造装置と薄膜トランジスタの製造方法およびそれらを用いた表示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199911A (ja) 1996-01-23 1997-07-31 Murata Mfg Co Ltd 薄膜多層電極、高周波共振器及び高周波伝送線路
US6882012B2 (en) * 2000-02-28 2005-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
US7503975B2 (en) * 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
TW535194B (en) 2000-08-25 2003-06-01 Fujitsu Ltd Semiconductor device, manufacturing method therefor, and semiconductor manufacturing apparatus
JP4007074B2 (ja) * 2002-05-31 2007-11-14 ソニー株式会社 表示装置の製造方法
JP4813743B2 (ja) 2002-07-24 2011-11-09 株式会社 日立ディスプレイズ 画像表示装置の製造方法
JP4413569B2 (ja) 2003-09-25 2010-02-10 株式会社 日立ディスプレイズ 表示パネルの製造方法及び表示パネル
JP2005347764A (ja) 2005-07-19 2005-12-15 Hitachi Ltd 画像表示装置の製造方法
JP2007092142A (ja) 2005-09-29 2007-04-12 Matsushita Electric Ind Co Ltd 無電解めっき方法
US7811911B2 (en) 2006-11-07 2010-10-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291666A (ja) * 2000-02-02 2001-10-19 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2003077834A (ja) * 2001-09-05 2003-03-14 Matsushita Electric Ind Co Ltd 結晶化半導体膜の形成方法およびその製造装置と薄膜トランジスタの製造方法およびそれらを用いた表示装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010126001A1 (ja) * 2009-05-01 2010-11-04 株式会社日本製鋼所 結晶質膜の製造方法および製造装置
CN102067285A (zh) * 2009-05-01 2011-05-18 株式会社日本制钢所 结晶膜的制造方法及制造装置
KR101189647B1 (ko) * 2009-05-01 2012-10-12 가부시끼가이샤 니혼 세이꼬쇼 결정질막의 제조 방법 및 제조 장치
JP5213192B2 (ja) * 2009-05-01 2013-06-19 株式会社日本製鋼所 結晶質膜の製造方法および製造装置
WO2013069056A1 (ja) * 2011-11-09 2013-05-16 パナソニック株式会社 薄膜形成基板及び薄膜形成方法
JPWO2013069056A1 (ja) * 2011-11-09 2015-04-02 パナソニック株式会社 薄膜形成基板及び薄膜形成方法
US9236254B2 (en) 2011-11-09 2016-01-12 Joled Inc. Substrate having thin film and method of thin film formation
JP2015164194A (ja) * 2012-06-11 2015-09-10 ウルトラテック インク 滞留時間が非常に短いレーザアニールシステムおよび方法
JP2014220489A (ja) * 2013-04-10 2014-11-20 株式会社半導体エネルギー研究所 半導体装置、およびその作製方法
US10134904B2 (en) 2013-04-10 2018-11-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a flexible substrate and a crack-preventing semiconductor layer
JP2020004982A (ja) * 2015-08-31 2020-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2021036598A (ja) * 2015-08-31 2021-03-04 株式会社半導体エネルギー研究所 表示装置の作製方法

Also Published As

Publication number Publication date
US20060270130A1 (en) 2006-11-30
US7619251B2 (en) 2009-11-17
JP5085014B2 (ja) 2012-11-28

Similar Documents

Publication Publication Date Title
JP5085014B2 (ja) 半導体装置の製造方法及び半導体装置
US6624013B2 (en) Method for manufacturing a semiconductor device
JP3897965B2 (ja) レーザー装置及びレーザーアニール方法
JP4299308B2 (ja) レーザー装置及びこれを利用した薄膜トランジスタの製造方法
TW200304178A (en) Semiconductor element and semiconductor device using the same
JP2011077441A (ja) 非晶質半導体膜の結晶化方法、並びに薄膜トランジスタ、半導体装置、表示装置、及びその製造方法
KR101015844B1 (ko) 박막트랜지스터, 그의 제조방법 및 그를 구비하는유기전계발광표시장치의 제조방법
JP5688223B2 (ja) 薄膜トランジスタ、半導体装置、及び薄膜トランジスタの製造方法
JP4683696B2 (ja) 半導体装置の作製方法
JP2011165717A (ja) 表示装置及び表示装置の製造方法
JPH11121378A (ja) 多結晶半導体膜の製造方法、半導体装置の製造方法、液晶表示装置の製造方法、及びレーザアニール装置
JP2009290168A (ja) 薄膜トランジスタ、薄膜トランジスタアレイ基板、及びそれらの製造方法、並びに表示装置
JP2007129269A (ja) 半導体装置の作製方法
JP5394672B2 (ja) 結晶化装置
JP2001345267A (ja) 半導体装置の作製方法
JP2010165744A (ja) 半導体装置及びその製造方法
JP4268700B2 (ja) エキシマレーザアニール装置、多結晶薄膜トランジスタの製造方法及び液晶表示素子の製造方法
JP2013105754A (ja) 半導体素子基板の製造方法および半導体素子基板並びに表示装置
JP4919530B2 (ja) 半導体装置の作製方法
JP3920065B2 (ja) 薄膜トランジスタの作製方法
JP2007149803A (ja) アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置及び電子機器
JP2002050766A (ja) 半導体装置の製造方法
JP2001127305A (ja) 半導体装置及びその作製方法
JP3902101B2 (ja) 半導体装置の作製方法
JP2008112807A (ja) Ｔｆｔ基板の製造方法、及びこれを用いた表示装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080415

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090924

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110218

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120828

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120905

R150 Certificate of patent or registration of utility model

Ref document number: 5085014

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150914

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees