JP3572071B2

JP3572071B2 - 液晶表示装置

Info

Publication number: JP3572071B2
Application number: JP2003425395A
Authority: JP
Inventors: 良朗青木; 肇佐藤
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2003-12-22
Filing date: 2003-12-22
Publication date: 2004-09-29
Anticipated expiration: 2019-09-29
Also published as: JP2004110076A

Description

本発明は、アクティブマトリスク型の液晶表示装置に係り、特に表示領域内の信号線及び画素電極を交流駆動するための映像信号の供給方法と液晶表示装置の駆動回路に関する。

液晶表示装置は、薄型、低消費電力等の特長を生かして、テレビあるいはグラフィックディスプレイなどの表示素子として盛んに利用されている。

中でも、薄膜トランジスタ（Thin Film Transistor；以下、ＴＦＴと略称）をスイッチング素子として用いたアクティブマトリックス型液晶表示装置は、高速応答性に優れ、高精細化に適しており、ディスプレイ画面の高画質化、大型化、カラー画像化を実現するものとして注目されている。

このアクティブマトリックス型液晶表示装置は一般に、ＴＦＴのようなスイッチング用アクティブ素子とこれに接続された画素電極が配設されたアクティブ素子アレイ基板と、これに対向して配置される対向電極が形成された対向基板と、これら基板間に挟持される液晶組成物と、さらに各基板の外表面側に貼設される偏光板とからその主要部分が構成されている。

図８に、そのような液晶表示装置の構造および映像信号の供給方式の概要を示す。

液晶表示素子８０１の表示領域８０２には、信号線８０３と走査線８０４とが縦・横方向に交差してマトリックス状に配線され、それら配線の各交差部ごとに画素部スイッチング素子としてＴＦＴ８０５が形成されている。そのＴＦＴ８０５には画素電極８０６が接続されている。ＴＦＴ８０５のスイッチング動作によって画素電極８０６に対する電圧の印加がスイッチング（制御）される。

映像信号は、映像信号供給回路８０７から供給されると、まず信号線駆動回路８０８に入る。その信号線駆動回路８０８の内部では、タイミング発生回路８０９にスイッチングのタイミングを制御されるスイッチング素子８１０によりスイッチングされた映像信号は、信号線８０３を経由して画素部スイッチング素子であるＴＦＴ８０５に供給される。このとき、走査線８０４が走査パルスをＴＦＴ８０５のゲートに印加すると、ＴＦＴ８０５は開閉動作が制御されてＯＮ状態となり、画素電極８０６に映像信号に基づいた電圧を供給する。

一方、対向電極８１１は、例えば図８の例では接地されている。従って、前記の画素電極８０６の電圧が液晶画素８１２に液晶印加電圧として印加される。

このように信号線８０３、走査線８０４はそれぞれ信号線駆動回路８０９、走査線駆動回路８１３によって順次に駆動され、ＴＦＴ８０５が上記の開閉動作を繰り返すことで、所定の映像信号電圧が各液晶画素８１２に印加されて液晶表示装置の画面に表示が成される。なお、対向電極８１１には一定の電圧や特定の波形の電圧を印加する場合もある。

一般に、液晶表示装置においては、液晶画素８１２に直流的な電圧を印加すると液晶組成物自体の劣化が起こり、液晶画素８１２の焼付きが発生する。あるいは信号線８０３と画素電極８０６との間に生じる容量等による悪影響を受けて表示品質が低下するという問題がある。従ってこれらの問題を防ぐために、各液晶画素に対して交互に交流的に変化する正相と負相の映像信号を供給する必要がある。

正相の映像信号は対向電極８１１の電位（以下、Ｖｃｏｍと略称）よりも高電位側の映像信号であり、負相の映像信号はＶｃｏｍよりも低電位側の映像信号である。これらの映像信号が交互に供給されることで、信号線８０３および画素電極８０６はいわゆる交流駆動された状態となる。

従来の液晶表示装置では、これら正相と負相の映像信号は同一の配線で供給されるため、正相と負相で映像信号が切り替わるごとに、逆相の電位に変化するまで配線内の電荷を充放電しなければならず、外部の映像信号供給回路の消費電力が、交流駆動しない場合に比較して増加してしまうという問題があった。これを図９の波形図に模式的に示す。なお図９（ａ）は交流駆動しない場合を示し、図９（ｂ）は交流駆動の場合を示している。

さらには、信号線駆動回路８０７に着目すると、画素部スイッチング素子はｎ型のＭＯＳトランジスタ（ＭＯＳＴＦＴ）が用いられる場合が多い。

ＭＯＳトランジスタは一般に、図１０に示すように、印加される映像信号電圧の正相と負相とでＯＮ抵抗およびＯＦＦ抵抗が異なった値をとる。これは信号線８０３への映像信号電圧の書き込み易さおよび映像信号電圧の保持率が、正相と負相とで異なるということである。その結果、画面を表示した際に、正相が印加されている画素の表示状態と負相が印加されている画素の表示状態とが異なったものとなり、それがムラとなって視認されるという問題が生じる。

さらには、図１１に示すように、ＭＯＳトランジスタは一般にＯＮ／ＯＦＦに伴なってゲートＯＦＦの瞬間に突き抜け電圧が発生する確率が高いが、その突き抜け電圧は前記の抵抗の場合と同様に正相と負相とで異なった電圧となる。このようなＭＯＳトランジスタの突き抜け電圧の現象も、信号線１２０１への映像信号電圧の正相と負相との書き込みの違いが生じる要因となっていた。

上記の問題の解決を企図して、前者に対しては特開平３−５１８８７号公報に開示されているように、信号線１２０１の一方の端の信号線駆動回路１２０２から正相の映像信号を供給し、他方の端の信号線駆動回路１２０３から負相の映像信号を供給する方法が提案されている。これを図１２、図１３に示す。図１２は駆動回路系および液晶表示素子の電気回路的構造を模式的に示す図、図１３はその駆動回路系を示す図である。

しかしながら、この方式では、一つの水平走査線（つまり一つの行）に対応する各画素の映像信号電圧を全信号線１２０１それぞれに一度に供給する、いわゆる線順次駆動の場合にしか適用できず、その他の例えば点順次駆動で映像信号を信号線１２０１に供給する場合には適用出来ないという問題がある。

さらには、上記の方式は、一本の信号線１２０１に対して映像信号は正相および負相のうちいずれか一方の極性の電圧しか供給できない。従って、例えばスイッチング素子の性能が低くＯＮ抵抗が高いあるいは書き込み時間が充分に取れないなどの問題がある場合、一本の信号線１２０１に対してその両端から電圧を印加する必要が生じた場合などには適用できないという問題がある。

また後者の問題に対しては、ｎ型とｐ型のＭＯＳトランジスタを組み合わせたトランスファゲート型で駆動回路のスイッチング素子を構成するという方法が提案されている。これを図１４に示す。このような構成を採ることで、正相はｐ型、負相はｎ型のＭＯＳトランジスタをそれぞれ経由して映像信号電圧が出力されるため、正相の際と負相の際とでのＴＦＴのＯＮ抵抗およびＯＦＦ抵抗の違いは最小限に抑えることが可能となり、正相および負相ともにＯＮ抵抗の小さい領域で信号線１２０１および画素電極８０６に電圧を書き込むことができる。

さらには突き抜け電圧についても、ｐ型とｎ型とで突き抜け電圧が相殺し合うために、単極性のＭＯＳトランジスタでスイッチング素子を構成した場合と比較して突き抜け電圧を極めて小さくすることができる。

しかしながら、この方式では、正相の映像信号と負相の映像信号とを同一の配線で供給するため、外部の映像信号供給回路の消費電力は単極性のＭＯＳトランジスタでスイッチング素子を構成した場合とほとんど変わらないという問題があった。

以上に述べたように、従来の液晶表示装置においては、信号線を順次駆動するアクティブマトリクス型の液晶表示装置において、表示領域内の信号線、及び画素電極を交流駆動する際に、外部の映像信号供給回路の消費電力が、交流駆動しない場合に比べて増加し、さらに正相の映像信号と負相の映像信号とでは、信号線への書き込み、保持の条件が異なるため、この差異が表示上のムラとなって視認されるという問題があった。

本発明は、このような問題を解決するために成されたもので、その目的は、簡易な構造で低消費電力化を達成できしかも表示ムラを解消して高品質な表示性能を実現できる液晶表示装置を提供することにある。

本発明の液晶表示装置は、第１に、マトリックス状に互いに交差して配線された複数の信号線と複数の走査線と、前記走査線と前記信号線との交差部ごとに配設され前記走査線から印加される走査信号電圧に基づいて開閉が制御される画素部スイッチング素子と、前記信号線から前記画素部スイッチング素子を介して供給された映像信号電圧を液晶層に印加しこれを駆動する画素電極とを有する液晶表示素子と、前記映像信号電圧を前記複数の信号線に選択的に印加してこれを駆動する信号線駆動回路と、前記走査信号電圧を前記複数の走査線に選択的に印加してこれを駆動する走査線駆動回路と、を備えた液晶表示装置において、正相の映像信号が印加される第１の配線と、負相の映像信号が印加される第２の配線と、ソース・ドレインのうち一方の端子が前記第１の配線に接続され他端は前記信号線のうちの一本に接続され、タイミング発生回路にゲートが接続されてオン・オフを制御される第１のスイッチング素子と、ソース・ドレインのうち一方の端子が前記第２の配線に接続され他端は前記信号線のうちの前記第１のスイッチング素子が接続されている一本の信号線に接続され、前記タイミング発生回路にゲートが接続されてオン・オフを制御される第２のスイッチング素子とを備え、前記第１のスイッチング素子および前記第２のスイッチング素子は、いずれもＭＯＳトランジスタ構造のスイッチング素子であり、一方の電極として前記第１のスイッチング素子の開閉を制御するための電圧とは逆極性である電圧が印加される電極とこれに誘電体層を介して対向する他方の電極として前記信号線のうちの一本に接続された電極とを備えた第１の容量と、一方の電極として前記第２のスイッチング素子の開閉を制御するための電圧とは逆極性である電圧が印加される電極とこれに誘電体層を介して対向する他方の電極として前記第１の容量が接続されている一本の信号線に接続された電極とを備えた第２の容量とを具備することを特徴としている。

また第２に、上記の第１の液晶表示装置において、前記タイミング発生回路および前記走査線駆動回路が、前記各画素電極に対応する液晶層を点順次に選択的に駆動することを特徴とする液晶表示装置である。

また、第３に、上記の第１の液晶表示装置において、前記第１の配線と前記第２の配線とが各一本ずつを一組として複数組配設されており、前記第１のスイッチング素子が前記第１の配線の本数と同数個配設されており、前記第２のスイッチング素子が前記第２の配線の本数と同数個配設されており、前記複数の第１のスイッチング素子のうち同じ一つの第１の配線に接続された第１のスイッチング素子どうしが同一ブロックとして同じタイミングで選択され、かつ前記複数の第２のスイッチング素子のうち同じ一つの第２の配線に接続された第２のスイッチング素子どうしが同一ブロックとして同じタイミングで選択されて、前記画素電極に対応する各液晶層を前記ブロックごとに対応して選択的にブロック駆動することを特徴とする液晶表示装置である。

また、第４に、上記の液晶表示装置において、前記第１のスイッチング素子および前記第２のスイッチング素子が、少なくとも前記画素部スイッチング素子と同一の基板上に配設されていることを特徴とする液晶表示装置である。

また、第５に、上記の液晶表示装置において、前記正相の映像信号をスイッチングする前記第１のスイッチング素子はｐ型ＭＯＳトランジスタであり、前記負相の映像信号をスイッチングする前記第２のスイッチング素子はｎ型ＭＯＳトランジスタであることを特徴とする液晶表示装置である。

（作用）
本発明によれば、映像信号を外部より供給する配線の駆動振幅が、同一の配線で正相、負相の映像信号を供給する場合よりも小さくなるため、外部の映像信号供給回路の消費電力を少なくとも映像信号を交流駆動しない場合と同程度にまで低減することができる。

また、正相・負相の映像信号を供給する際に問題となる、ＯＮ抵抗とＯＦＦ抵抗との違い、および突き抜け電圧の正相・負相での違いを、それぞれ最小限に抑えることが可能となる（つまり理論的には正相・負相で全く同じにすることができるが、実際には無視できる程度の極めて小さな誤差的な違いは残る可能性があるものと考えられる。）さらには、正相、負相の映像信号をともにＯＮ抵抗の小さい領域で信号線に書き込むことができ、ＯＦＦ抵抗の高い領域で効果的に保持できるため、画面の表示ムラを低減することができる。

また、上記のような第１の容量及び第２の容量を配設することにより、信号線に接続された容量から突き抜け電圧とは逆極性の電荷をＭＯＳトランジスタのゲートＯＦＦ時に信号線に供給することができるため、ＭＯＳトランジスタをスイッチング素子として採用した場合に問題となる突き抜け電圧自体の発生を低減することができる。

そして上記の各作用に加えて、第１のスイッチング素子および第２のスイッチング素子を画素部スイッチング素子と同一基板上つまり一般にいわゆるスイッチング素子アレイ基板と呼ばれる基板上に、画素部スイッチング素子と同様のプロセスでこれと並行して形成することもできるので、その製造プロセスや構造を煩雑化することなく形成可能であるという利点も得ることができる。

その結果、本発明に係る液晶表示装置は簡易な構造により、低消費電力化を達成でき、しかも表示ムラを解消して高品質な表示性能を実現できる。

本発明によれば、簡易な構造で低消費電力化を達成できしかも表示ムラを解消して高品質な表示性能を実現できる液晶表示装置を提供することができる。

以下、本発明の液晶表示装置の実施例を、図面を参照して詳細に説明する。

（実施例１）
図１は本発明に係る第１の実施例の液晶表示装置の電気回路的な構成の概要を示す図である。なお、本実施例においては液晶表示パネル（液晶表示素子）の部分は従来の液晶表示装置とほぼ同様の構造としたので、その部分についての詳述は省略し、本発明の主要部に係る部分を中心として以下に述べる。

映像信号供給回路１は、映像信号を信号線駆動回路２に供給する。

その映像信号は正相、負相に分離した形でそれぞれ別の配線３、４を通って信号線駆動回路２に供給される。

供給された正相、負相の映像信号は、信号線駆動回路２の内部のそれぞれ別のスイッチング素子５、６に供給される。例えばスイッチング素子５には正相の映像信号が、スイッチング素子６には負相の映像信号が、それぞれ供給される。そしてこの正相、負相にそれぞれ対応した２本の隣り合うスイッチング素子５、６どうしは同じ一本の信号線９に接続されている。

そしてスイッチング素子５、６は、各々がタイミング発生回路７から送られる信号によって開・閉動作をそれぞれ行なって、表示領域８内の各信号線９に対して正相、負相の映像信号をそれぞれ順次駆動で書き込んでいく。

この正相の映像信号、負相の映像信号の、信号線９への書き込みを、一水平ラインごともしくは一画面ごとに切り換えることで、表示領域８内の信号線９を介して画素電極１０に映像信号電圧を印加して液晶画素１１を交流的に駆動し、映像（画像）を表示する。なお、各液晶画素１１は、各画素電極１０と対向電極１２とが液晶層１３を介して対向する部分ごとに形成されている。また各走査線１４は走査線駆動回路１５に接続されて走査パルスを印加され、画素領域内のいわゆる画素部スイッチング素子としてのＴＦＴ１６のスイッチング動作を制御するように配設されていることは言うまでもない。また、信号線駆動回路２は、少なくともその内部のスイッチング素子５、６は、画素部スイッチング素子としてのＴＦＴ１６が形成されているＴＦＴアレイ基板の上にＴＦＴ１６と同じ形成材料を用いて同様の構造のＴＦＴとして形成することが望ましい。そしてこのとき、スイッチング素子５、６のＴＦＴの製造は、画素部スイッチング素子としてのＴＦＴ１６の製造プロセスと並行して行なうようにしてもよい。

このような構造を採ることにより、外部の映像信号供給回路１の消費電力を、表示領域８内の液晶画素１１を交流駆動しない場合と比べて少なくとも同程度にまで低減することができる。

しかも、信号線駆動回路２をＴＦＴ１６が形成されているＴＦＴアレイ基板の上にＴＦＴ１６と同じ形成材料を用いて同様の構造に形成することにより、信号線駆動回路２の構造および製造プロセスを大幅に簡易化することができる。

（実施例２）
図２は、第１の実施例において図１に示した信号線駆動回路２と同様の信号線駆動回路２´を、表示領域８の上下にも配設して、信号線駆動回路を信号線の上下両端に配置した構造の液晶表示装置の、電気的な構成の概要を等価回路図として模式的に示した図である。なお、説明の簡潔化のために、この第２の実施例においても、上記第１の実施例と同様の部位には同じ符号を付して示している。

信号線駆動回路２´には、映像信号供給回路１からの出力を供給するための配線３´、４´が接続されており、さらにその配線３´、４´にはそれぞれスイッチング素子５´、６´が接続されている。そしてスイッチング素子５´、６´は、各々がタイミング発生回路７´から送られる信号によって開・閉動作をそれぞれ行なう。このように構造及び動作ともに信号線駆動回路２と信号線駆動回路２´は対称的に（同じに）形成されている。

従来の、正相の映像信号電圧を出力する信号線駆動回路と負相の映像信号電圧を出力する信号線駆動回路とを、一本の信号線の上端と下端とにそれぞれ接続した構造の液晶表示装置では、一度に一本の信号線の上下両端に同じ映像信号電圧を書き込む（印加する）ことができなかった。しかし、本発明によれば、上記に示した構造を採ることにより、正相、負相の映像信号を信号線９の上下両端から書き込むことが可能となる。

これにより、本発明によれば、例えばスイッチング素子５、６のＯＮ抵抗が高いあるいは書き込み時間が充分に取れないといった場合に、実質的な信号線駆動のための負荷を１／２にすることができる。

（実施例３）
図３は、第１の実施例において図１に示した信号線駆動回路の駆動相数を２相に増加した場合、つまり信号線を２つのブロックに分けていわゆるブロック駆動を行なう、ブロック駆動方式の液晶表示装置に本発明を適用した場合の一実施例を示す図である。なお、説明の簡潔化のために、この第３の実施例においても、上記第１の実施例と同様の部位には同じ符号を付して示している。このようなブロック駆動方式は、図２の実施例の場合と同様に信号線駆動回路内のスイッチング素子のＯＮ抵抗が高いあるいは書き込み時間が充分に取れないといった場合に、実質的な書き込み時間を２倍にするために用いられる方式である。

すなわち、映像信号供給回路１から、映像信号として正相、負相に分離した形で、正相は配線３ａ、３ｂによって、また負相は配線４ａ、４ｂによって、それぞれ信号線駆動回路２に供給される。

供給された正相、負相の映像信号は、信号線駆動回路２の内部のそれぞれ別のスイッチング素子５ａ、５ｂ、６ａ、６ｂに供給される。スイッチング素子５ａ、５ｂには正相の映像信号が、スイッチング素子６ａ、６ｂには負相の映像信号が、それぞれ供給される。そしてこの正相、負相にそれぞれ対応した２本の隣り合うスイッチング素子５ａ、６ａどうしは同じ一本の信号線９ａに接続されている。またスイッチング素子５ｂ、６ｂどうしは同じ一本の信号線９ｂに接続されている。

ここで、信号線９ａとは図中左から奇数番目の信号線を示すものであり、信号線９ｂとは図中左から偶数番目の信号線を示すものである。

そして、スイッチング素子５ａ、６ａ、５ｂ、６ｂは、各々がタイミング発生回路７から送られる信号によって開・閉動作をそれぞれ行なって、表示領域８内の各信号線９ａ、９ｂそれぞれを各１ブロックとして、その１ブロックごとに個別に制御しながら、正相、負相の映像信号を交互に印加して液晶画素１１の駆動を行なう。このとき、奇数番目の信号線９ａと偶数番目の信号線９ｂとが別ブロックで駆動されるので、駆動相数が２相となり、実質的な書き込み時間を２倍にすることができる。

なお、上記のように映像信号を正相、負相に分離した形で、外部の映像信号供給回路からそれぞれ別の配線を通って液晶表示装置に供給し、正相、負相の映像信号を信号線駆動回路内のそれぞれ別個のスイッチング素子によって制御する形式を取るものであれば、上記の信号線駆動回路２は第２の実施例のように上下対称に配設されていても良い。

また、駆動相が２相以上であっても、上記と同様の効果を実現することができることは言うまでもない。

（実施例４）
図４は、本発明に係る第４の実施例の液晶表示装置の電気回路的な構成の概要を示す図である。なお、説明の簡潔化のために、この第４の実施例においても、上記第１の実施例と同様の部位には同じ符号を付して示している。

信号線駆動回路２内のスイッチング素子はＭＯＳ型のトランジスタで構成されている。正相の映像信号をｐ型のＭＯＳトランジスタ３０１が制御し、負相の映像信号をｎ型のＭＯＳトランジスタ３０２が制御する。

従って、このような構成を採ることにより、映像信号は正相、負相いずれもＯＮ抵抗の低い領域でスイッチング素子の抵抗値が正相と負相とでほとんど同じという条件下で映像信号電圧の書き込みができ、しかもＯＦＦ抵抗の高い領域で映像信号電圧を液晶画素１１に保持できるため、画面の表示ムラを従来よりも飛躍的に小さくすることができる。

また、本実施例に示した技術は、スイッチング素子として例えば性能の低い素子を使用することも可能となるため、信号線駆動回路２内のスイッチング素子を、信号線９、走査線１４、及び画素スイッチング素子１６と同一のＴＦＴアレイ基板上に形成した液晶表示装置においても、特に好適に用いることができる。

（実施例５）
図５は、本発明に係る第５の実施例の液晶表示装置の回路構成の概要を模式的に示す図である。なお、説明の簡潔化のために、この第５の実施例においても、上記第１の実施例と同様の部位には同じ符号を付して示している。

信号線駆動回路２内の各スイッチング素子はいずれも、ｎ型のＭＯＳトランジスタ３０２で形成されている。

そのＭＯＳトランジスタ３０２は、インバータ素子４０１を介して、それぞれのゲート駆動信号電圧とは逆極性の信号電圧が印加されて駆動される容量４０２に接続されている。

各ＭＯＳトランジスタ３０２のゲート駆動信号電圧は、インバータ素子４０１で極性を反転されて出力され、容量４０２に印加される。

このような容量４０２を備えた構造を採ることにより、その容量４０２から供給される逆極性の電荷の補充によって、ＭＯＳトランジスタ３０２のゲート開閉時に発生する突き抜け電圧を低減することができる。

（実施例６）
図６は、第４の実施例で述べたようなｐ型のＭＯＳトランジスタ３０１およびｎ型のＭＯＳトランジスタ３０２を組み合わせて用いた液晶表示装置に、図５に示した第５の実施例の容量４０２と同様の容量４０３ａ，ｂを具備した構造の信号線駆動回路２を適用した場合の一実施例を示す回路構成図である。なお、説明の簡潔化のために、この第６の実施例においても、上記第１の実施例と同様の部位には同じ符号を付して示している。

ここで、スイッチング素子であるＭＯＳトランジスタの極性がｐ型の場合であってもそのゲート電極駆動の極性がｎ型とｐ型とでは異なるため、ｐ型ＭＯＳトランジスタ３０１に付随する容量４０３ａを駆動する信号電圧もそれに対応して極性が変化して、その容量４０３ａから供給される突き抜け電圧補償のための電荷の極性がｎ型ＭＯＳトランジスタ３０２に付随する容量４０３ｂとは逆の極性となる。その結果、本実施例のように、ｐ型のＭＯＳトランジスタ３０１とｎ型のＭＯＳトランジスタ３０２とを組み合わせた構造の液晶表示装置の場合であっても、例えば第５図の実施例のようなｎ型のＭＯＳトランジスタ４０１のみを用いた場合と同様に、突き抜け電圧を低減する効果を得ることができる。

（実施例７）
図７は、図６の実施例の液晶表示装置において、容量４０３ａ、４０３ｂの代りにＭＯＳトランジスタ７０１ａ、７０１ｂを配置し、そのチャンネル容量を容量４０３ａ、４０３ｂとして用いた場合の回路構成の概要を示す図である。

ｐ型のトランジスタ３０１にはｎ型ＭＯＳトランジスタ７０１ａのチャネル容量を付随させ、ｎ型のトランジスタ３０２にはｐ型ＭＯＳトランジスタ７０１ｂのチャネル容量を付随させている。

このような構造を採ることにより、突き抜け電圧の原因であるＭＯＳトランジスタのゲート容量と同様の容量が突き抜け電圧の補償に使用できるので、より正確な形でスイッチング素子の突き抜け電圧を補償することが可能となる。その結果、トランスファゲート型でスイッチング素子を構成した場合と少なくとも同程度にまで突き抜け電圧の値を低減することができる。

なお、上記の各種の突き抜け電圧を補償する容量は、以上のように突き抜け電圧を低減する電荷を供給するものであれば、容量値やチャネル容量の極性等はどのような値、極性を持っていても構わない。また、ＭＯＳトランジスタ駆動の信号と逆極性の信号を得ることが出来るのであれば、第５の実施例に示したようにＭＯＳトランジスタのゲート駆動信号からインバータを介して容量を駆動するための信号を得ることは必須ではないことは言うまでもない。

本発明の適用は、以上に述べた各実施例のみに限定されるものではない。信号線を順次駆動するアクティブマトリックス方式の液晶表示装置において、表示領域内の信号線、画素電極が交流駆動される方式の液晶表示装置であれば、駆動回路が表示領域の上下に形成されていても良く、あるいは駆動相数が２相以上であっても構わない。また、駆動回路内のタイミング発生回路の回路構成や、駆動回路の設置方法、構成素子及び駆動回路の形成方法などが上記とは異なる場合にも、上記と同様の動作の液晶表示装置であれば、上記と同様の効果を得ることができることは言うまでもない。

第１の実施例の液晶表示装置の電気回路的な構成の概要を示す図である。第２の実施例の液晶表示装置の電気回路的な構成の概要を示す図である。第３の実施例の液晶表示装置の電気回路的な構成の概要を示す図である。第４の実施例の液晶表示装置の電気回路的な構成の概要を示す図である。第５の実施例の液晶表示装置の電気回路的な構成の概要を示す図である。第６の実施例の液晶表示装置の電気回路的な構成の概要を示す図である。第７の実施例の液晶表示装置の電気回路的な構成の概要を示す図である。従来の液晶表示装置の構造及び映像信号の供給方式の概要を示す図である。従来の液晶表示装置の問題点を、波形図に模式的に示す図である。ＭＯＳトランジスタのオフ抵抗が正相・負相で異なることを示す図である。ＭＯＳトランジスタの突き抜け電圧の発生を模式的に示す図である。従来の液晶表示装置の構造及び映像信号の供給方式の概要を示す図である。従来の液晶表示装置の構造及び映像信号の供給方式の概要を示す図である。従来の液晶表示装置の構造及び映像信号の供給方式の概要を示す図である。

符号の説明

１…映像信号供給回路、２…信号線駆動回路、３…配線、４…配線、５…スイッチング素子、６…スイッチング素子、７…タイミング発生回路、８…表示領域、９…信号線、１０…画素電極、１１…液晶画素、１２…対向電極、１３…液晶層、１４…走査線、１５…走査線駆動回路、１６…ＴＦＴ

Claims

マトリックス状に互いに交差して配線された複数の信号線と複数の走査線と、前記走査線と前記信号線との交差部ごとに配設され前記走査線から印加される走査信号電圧に基づいて開閉が制御される画素部スイッチング素子と、前記信号線から前記画素部スイッチング素子を介して供給された映像信号電圧を液晶層に印加しこれを駆動する画素電極とを有する液晶表示素子と、前記映像信号電圧を前記複数の信号線に選択的に印加してこれを駆動する信号線駆動回路と、前記走査信号電圧を前記複数の走査線に選択的に印加してこれを駆動する走査線駆動回路と、を備えた液晶表示装置において、
正相の映像信号が印加される第１の配線と、
負相の映像信号が印加される第２の配線と、
ソース・ドレインのうち一方の端子が前記第１の配線に接続され他端は前記信号線のうちの一本に接続され、タイミング発生回路にゲートが接続されてオン・オフを制御される第１のスイッチング素子と、
ソース・ドレインのうち一方の端子が前記第２の配線に接続され他端は前記信号線のうちの前記第１のスイッチング素子が接続されている一本の信号線に接続され、前記タイミング発生回路にゲートが接続されてオン・オフを制御される第２のスイッチング素子と、
を備え、
前記第１のスイッチング素子および前記第２のスイッチング素子は、いずれもＭＯＳトランジスタ構造のスイッチング素子であり、
一方の電極として前記第１のスイッチング素子の開閉を制御するための電圧とは逆極性である電圧が印加される電極とこれに誘電体層を介して対向する他方の電極として前記信号線のうちの一本に接続された電極とを備えた第１の容量と、
一方の電極として前記第２のスイッチング素子の開閉を制御するための電圧とは逆極性である電圧が印加される電極とこれに誘電体層を介して対向する他方の電極として前記第１の容量が接続されている一本の信号線に接続された電極とを備えた第２の容量と
を具備することを特徴とする液晶表示装置。
請求項１記載の液晶表示装置において、前記タイミング発生回路および前記走査線駆動回路が、前記各画素電極に対応する液晶層を点順次に選択的に駆動することを特徴とする液晶表示装置。
請求項１記載の液晶表示装置において、
前記第１の配線と前記第２の配線とが各一本ずつを一組として複数組配設されており、前記第１のスイッチング素子が前記第１の配線の本数と同数個配設されており、
前記第２のスイッチング素子が前記第２の配線の本数と同数個配設されており、
前記複数の第１のスイッチング素子のうち同じ一つの第１の配線に接続された第１のスイッチング素子どうしが同一ブロックとして同じタイミングで選択され、かつ前記複数の第２のスイッチング素子のうち同じ一つの第２の配線に接続された第２のスイッチング素子どうしが同一ブロックとして同じタイミングで選択されて、前記画素電極に対応する各液晶層を前記ブロックごとに対応して選択的にブロック駆動すること
を特徴とする液晶表示装置。
請求項１乃至３記載の液晶表示装置において、前記第１のスイッチング素子および前記第２のスイッチング素子が、少なくとも前記画素部スイッチング素子と同一の基板上に配設されていることを特徴とする液晶表示装置。
請求項１乃至４記載の液晶表示装置において、前記正相の映像信号をスイッチングする前記第１のスイッチング素子はｐ型ＭＯＳトランジスタであり、前記負相の映像信号をスイッチングする前記第２のスイッチング素子はｎ型ＭＯＳトランジスタであることを特徴とする液晶表示装置。