JP2018037477A - ドットマトリクス型表示装置 - Google Patents

Abstract

【課題】画素部において、静止画表示と動画表示を組み合わせて成る表示を極めて低い消費電力で実行でき、ゲート信号線駆動回路および画像信号線駆動回路等の周辺回路において、広い動作電圧の範囲、高速の動作速度等の良好な動作特性を確保する。【解決手段】ドットマトリクス型表示装置（ＬＣＤパネル１１）の、ゲート信号線駆動回路３および画像信号線駆動回路４は、それぞれ第１のｐチャネルTFTおよび第１のｎチャネルTFTを有している。駆動選択回路５は、第２のｐチャネルTFTおよび第２のｎチャネルTFTを有しており、第２のｐチャネルTFTのチャネルに含まれるｎ型不純物の量が、第１のｐチャネルTFTのチャネルに含まれるｎ型不純物の量よりも多く、第２のｎチャネルTFTのチャネルに含まれるｐ型不純物の量が、第１のｎチャネルTFTのチャネルに含まれるｐ型不純物の量よりも多い。【選択図】図１

Description

本発明は、基板上に薄膜トランジスタ(Thin Film Transistor :TFT)を含む画素部が多数形成されているドットマトリクス型表示装置に関する。

従来、例えば液晶表示装置(Liquid Crystal Display :LCD)は、TFTを含む画素部が多数形成されたアレイ側基板と、カラーフィルタ及びブラックマトリクスが形成されたカラーフィルタ側基板とを互いに対向させて、それらの基板を所定の間隔でもって貼り合わせ、それらの基板間に液晶を充填、封入させることによって作製される。

従来のアクティブマトリクス型の液晶表示装置の基本構成の一例を図12に示す。例えば、アレイ側基板は、その上の第１の方向(行方向)に形成された複数本のゲート信号線G1,G2,G3,・・・Gmと、第１の方向と交差する第２の方向(列方向)にゲート信号線と交差させて形成された複数本の画像信号線S1,S2,S3,・・・Snと、ゲート信号線と画像信号線の交差部に形成された、TFT101、画素電極PE11,PE12,PE13,・・・PEmnを含む画素部P11,P12,P13,・・・Pmnと、を有する構成である。また、共通電極と、その共通電極に共通電圧(Ｖcom)を供給する共通電圧線102は、画素電極PE11,PE12,PE13,・・・PEmnとの間で液晶に印加する垂直的な電界を形成するために、カラーフィルタ側基板上に設けられている。なお、図12において、103はゲート信号線駆動回路、104は画像信号(ソース信号)線駆動回路、110は表示部、111は液晶表示パネルである。

TFT101は、例えば、アモルファスシリコン(a-Si)等から成る半導体膜を有し、ゲート電極、ソース電極、ドレイン電極の３端子を有する構成である。そして、ゲート電極に所定電位の電圧(例えば、３Ｖ)を印加することにより、ソース電極とドレイン電極の間の半導体膜（チャネル）に電流を流す、スイッチング素子(ゲートトランスファ素子)として機能する。また、画素電極は、一般に酸化インジウムスズ(Indium Tin Oxide :ITO)等から成る透明導電体層から構成されている。

また、カラーフィルタ側基板は、共通電極及び共通電圧線が形成された面に、それぞれの画素に対応する赤(R)、緑(G)、青(B)のカラーフィルタが形成されており、それぞれの画素を通過する光が相互に干渉することを防ぐブラックマトリクスがカラーフィルタの外周を囲むように形成されている。尚、カラーフィルタ及びブラックマトリクスは、カラー表示を行わない場合はなくてもよい。また、透過型LCDの場合はバックライトが設けられており、反射型LCDの場合はバックライトはなくてもよい。

このようなLCDにおいて、静止画像を表示させる際に外部回路、信号線駆動回路などの消費電力を低減するために、画素がそれぞれスタティック型メモリ(Static Random Access Memory :SRAM)等の記憶回路とD/A(Digital/Analog)変換回路を有する構成が提案されている(例えば、下記特許文献１,２を参照)。即ち、CMOS(Complementary Metal Oxide Semiconductor:相補型金属酸化膜半導体)インバータ等のインバータ(反転論理回路)をループ状に接続したSRAMと、nビット(nは自然数)のデジタル信号を階調表示が可能なアナログ信号に変換するD/A変換回路とを有し、静止画像の表示期間においては、DAC(Digital to Analog Converter)コントローラのみを駆動して、記憶回路に記憶されたデジタル映像信号を繰り返し読み出し、D/A変換を行ってアナログ信号階調信号を得て、そのアナログ信号階調信号によって静止画像の表示を行う。そして、静止画像の表示を行う際にソース信号線駆動回路及びゲート信号線駆動回路を停止する、という構成である。この構成により、静止画像の表示時における外部回路、信号線駆動回路などの消費電力を低減することができる。

特開2002-162947号公報 特開2002-196306号公報

しかしながら、上記従来の構成のLCDにおいては、動画表示をさせるための通常動作モード(アナログ動作モード)と、静止画表示させるためのデジタル表示モード(メモリ動作モード)とを切り替える構成について記載されているが、静止画表示と動画表示を組み合わせて成る表示をより低消費電力で行う点については何等開示されていない。

また、上記従来のLCD等に使用される記憶回路としてのSRAMは、ｐチャネルTFTとｎチャネルTFTをドレイン共通接続して成るインバータを２個直列に接続して構成されている。そして、図13に示すように、ｐチャネルTFTのゲート電圧−ドレイン電流（Vgs-Ids）曲線112におけるオフリーク電流値（ゲート電圧が０Ｖのときのドレイン電流値）は１×10^-12Ａ（１ピコアンペア）程度であり、ｎチャネルTFTのVgs-Ids曲線113におけるオフリーク電流値は５×10^-10Ａ（５０ピコアンペア）程度であり、比較的大きい。その結果、ゲート電圧が０Ｖである場合、例えば静止画駆動の場合にも、ｐチャネルTFTのチャネル及びｎチャネルTFTのチャネルに比較的大きなオフリーク電流が流れるので、ｐチャネルTFT及びｎチャネルTFTに印加されているバイアス電源（例えば、３Ｖ）の電力が消費される。そして、このことがLCDの消費電力を極めて低いものとすることの阻害要因の一つとなっていた。

また、ゲート信号線駆動回路103および画像信号線駆動回路104は、複数のｐチャネルTFTおよび複数のｎチャネルTFTを有して構成されているが、広い動作電圧の範囲（広い動作マージン）、高速の動作速度等の良好な動作特性を確保するためには、オン電流値が高い方が有利である。

従って、本発明は、上記従来の問題点に鑑みて完成されたものであり、その目的は、画素部においては、静止画表示と動画表示を組み合わせて成る表示を極めて低い消費電力でもって実行でき、ゲート信号線駆動回路および画像信号線駆動回路等の周辺回路においては、広い動作電圧の範囲、高速の動作速度等の良好な動作特性を確保することができるドットマトリクス型表示装置とすることである。

本発明のドットマトリクス型表示装置は、基板上の所定方向に配置された複数本のゲート信号線と、ゲート信号線と交差させて配置された複数本の画像信号線と、複数本のゲート信号線の少なくとも一本を任意に選択してオンするゲート信号線駆動回路と、複数本の画像信号線の少なくとも一本を任意に選択してオンする画像信号線駆動回路と、ゲート信号線と画像信号線の交差部に対応して配置された薄膜トランジスタと、薄膜トランジスタに接続された、書き換え駆動と静止画駆動のいずれかを選択する駆動選択回路と、駆動選択回路に接続された画素電極と、薄膜トランジスタと画素電極と駆動選択回路を含む画素部と、を有しており、駆動選択回路は、書き換え駆動が選択された画素電極を、入力された画像信号によって書き換え駆動する画素電極制御回路と、書き換え駆動が非選択の画素電極を、保持されている画像信号によって静止画駆動する保持回路と、を有しているドットマトリクス型表示装置であって、ゲート信号線駆動回路および画像信号線駆動回路はそれぞれ、第１のｐチャネル薄膜トランジスタおよび第１のｎチャネル薄膜トランジスタを有しており、駆動選択回路は、第２のｐチャネル薄膜トランジスタおよび第２のｎチャネル薄膜トランジスタを有しており、第２のｐチャネル薄膜トランジスタのチャネルに含まれるｎ型不純物の量が、第１のｐチャネル薄膜トランジスタのチャネルに含まれるｎ型不純物の量よりも多く、第２のｎチャネル薄膜トランジスタのチャネルに含まれるｐ型不純物の量が、第１のｎチャネル薄膜トランジスタのチャネルに含まれるｐ型不純物の量よりも多い構成である。

本発明のドットマトリクス型表示装置は、好ましくは、保持回路は、第２のｐチャネル薄膜トランジスタおよび第２のｎチャネル薄膜トランジスタから構成されたスタティック型メモリを有している。

また本発明のドットマトリクス型表示装置は、好ましくは、第２のｐチャネル薄膜トランジスタは、そのチャネルがｎ型不純物を１×１０¹⁶ｃｍ^-3〜５×１０¹⁷ｃｍ^-3含有し、第２のｎチャネル薄膜トランジスタは、そのチャネルがｐ型不純物を１×１０¹⁶ｃｍ^-3〜５×１０¹⁷ｃｍ^-3含有している。

また本発明のドットマトリクス型表示装置は、好ましくは、ｐ型不純物はホウ素であり、ｎ型不純物はリンである。

また本発明のドットマトリクス型表示装置は、好ましくは、第２のｐチャネル薄膜トランジスタ及び第２のｎチャネル薄膜トランジスタは、それぞれオフリーク電流値が１０^-12Ａ以下の低温多結晶シリコンから成るチャネルを有している。

本発明のドットマトリクス型表示装置は、基板上の所定方向に配置された複数本のゲート信号線と、ゲート信号線と交差させて配置された複数本の画像信号線と、複数本のゲート信号線の少なくとも一本を任意に選択してオンするゲート信号線駆動回路と、複数本の画像信号線の少なくとも一本を任意に選択してオンする画像信号線駆動回路と、ゲート信号線と画像信号線の交差部に対応して配置された薄膜トランジスタと、薄膜トランジスタに接続された、書き換え駆動と静止画駆動のいずれかを選択する駆動選択回路と、駆動選択回路に接続された画素電極と、薄膜トランジスタと画素電極と駆動選択回路を含む画素部と、を有しており、駆動選択回路は、書き換え駆動が選択された画素電極を、入力された画像信号によって書き換え駆動する画素電極制御回路と、書き換え駆動が非選択の画素電極を、保持されている画像信号によって静止画駆動する保持回路と、を有しているドットマトリクス型表示装置であって、ゲート信号線駆動回路および画像信号線駆動回路はそれぞれ、第１のｐチャネル薄膜トランジスタおよび第１のｎチャネル薄膜トランジスタを有しており、駆動選択回路は、第２のｐチャネル薄膜トランジスタおよび第２のｎチャネル薄膜トランジスタを有しており、第２のｐチャネル薄膜トランジスタのチャネルに含まれるｎ型不純物の量が、第１のｐチャネル薄膜トランジスタのチャネルに含まれるｎ型不純物の量よりも多く、第２のｎチャネル薄膜トランジスタのチャネルに含まれるｐ型不純物の量が、第１のｎチャネル薄膜トランジスタのチャネルに含まれるｐ型不純物の量よりも多い構成であることから、以下の効果を奏する。

静止画駆動させる画素部においてはゲート信号線及び画像信号線をオフ状態とし、書き換え駆動させる画素部においてのみ選択的にゲート信号線及び画像信号線をオン状態とするので、消費電力を極めて低く抑えることができる。また、画素部の第２のｐチャネル薄膜トランジスタおよび第２のｎチャネル薄膜トランジスタは、周辺回路としてのゲート信号線駆動回路および画像信号線駆動回路の第１のｐチャネル薄膜トランジスタおよび第１のｎチャネル薄膜トランジスタと比較して、オフ電流値が小さくなるので、静止画駆動される画素部における常時バイアス電圧（電源電圧ともいい、例えば３Ｖ）が印加されているオフ状態の第２のｐチャネル薄膜トランジスタおよび第２のｎチャネル薄膜トランジスタの消費電流がより低減される。また、周辺回路としてのゲート信号線駆動回路および画像信号線駆動回路においては、それらに含まれる第１のｐチャネル薄膜トランジスタおよび第１のｎチャネル薄膜トランジスタは、画素部の第２のｐチャネル薄膜トランジスタおよび第２のｎチャネル薄膜トランジスタと比較して、オン電流値が大きくなるので、広い動作電圧の範囲、高速の動作速度等の良好な動作特性を確保することができる。

本発明のドットマトリクス型表示装置は、保持回路は、第２のｐチャネル薄膜トランジスタおよび第２のｎチャネル薄膜トランジスタから構成されたスタティック型メモリを有している場合、スタティック型メモリは常時バイアス電圧が印加されているので、静止画駆動される画素部における消費電力をより効果的に低減させることができる。その結果、ドットマトリクス型表示装置の消費電力をより低減させることができる。

また本発明のドットマトリクス型表示装置は、第２のｐチャネル薄膜トランジスタは、そのチャネルがｎ型不純物を１×１０¹⁶ｃｍ^-3〜５×１０¹⁷ｃｍ^-3含有し、第２のｎチャネル薄膜トランジスタは、そのチャネルがｐ型不純物を１×１０¹⁶ｃｍ^-3〜５×１０¹⁷ｃｍ^-3含有している場合、画素部の第２のｐチャネル薄膜トランジスタおよび第２のｎチャネル薄膜トランジスタのそれぞれのオフリーク電流値を、従来の１０分の１程度以下と所望の低いものとすることができる。

また本発明のドットマトリクス型表示装置は、ｐ型不純物はホウ素であり、ｎ型不純物はリンである場合、イオン注入法によってチャネルに注入し含有させる際に、ホウ素、リンは毒性がなく不純物として最も軽い元素であることから、イオン注入の効率が良く、取扱いの作業性もよいため、製造のし易さの点で有利である。

また本発明のドットマトリクス型表示装置は、第２のｐチャネル薄膜トランジスタ及び第２のｎチャネル薄膜トランジスタは、それぞれオフリーク電流値が１０^-12Ａ以下の低温多結晶シリコンから成るチャネルを有している場合、画素部を構成する第２のｐチャネル薄膜トランジスタ及び第２のｎチャネル薄膜トランジスタのそれぞれのオフリーク電流値が、従来の１０分の１程度以下の極めて低いものとなる。また、低温多結晶シリコンはキャリア移動度が100〜200cm²/Vs以上であり、アモルファスシリコンの0.5cm²/Vsよりも高いため、低い駆動電圧でもチャネルに電流を流すことができる。従って、画素部の消費電力をさらに低く抑えることができ、その結果、ドットマトリクス型表示装置の消費電力をさらに低減させることができる。

図１は、本発明のドットマトリクス型表示装置について実施の形態の一例を示す図であり、ドットマトリクス型表示装置の基本構成のブロック回路図である。 図２は、本発明のドットマトリクス型表示装置について実施の形態の一例を示す図であり、周辺回路に含まれる第１のｐチャネルTFT及び第２のｎチャネルTFTのVgs-Ids曲線、および画素部に含まれる第２のｐチャネルTFT及び第２のｎチャネルTFTのVgs-Ids曲線を示すグラフである。 図３は、本発明のドットマトリクス型表示装置におけるゲート信号線駆動回路の詳細な構成を示す回路図である。 図４は、本発明のドットマトリクス型表示装置における画像信号線駆動回路の詳細な構成を示す回路図である。 図５の（ａ）は、ゲート信号線駆動回路における１本のゲート信号線をオンオフさせる駆動回路部のブロック回路図、（ｂ）は（ａ）の詳細を示す回路図である。 図６の（ａ）は、画像信号線駆動回路における１本の画像信号線をオンオフさせる駆動回路部のブロック回路図、（ｂ）は（ａ）の詳細を示す回路図である。 図７は、保持回路と画素電極制御回路を有する駆動選択回路を含む画素部の１実施の形態を示すブロック回路図である。 図８は図７の各ブロック回路を構成するTFT群の接続関係を措いた詳細な回路図である。 図９は、画素電極制御回路を構成するTFT群の接続関係を描いた詳細な回路図である。 図１０は、共通電圧Ｖcom（Ａ）と画像信号data（Ｂ）を２値入力とする、排他的論理和の論理ゲート回路の出力（Ｙ）を記載した真理値表である。 図１１は、本発明のドットマトリクス型表示装置を適用したデジタル表示式腕時計の表示パネルの平面図である。 図１２は、従来のドットマトリクス型表示装置の基本構成を示すブロック回路図である。 図１３は、従来の液晶表示装置等の画素部に含まれる記憶回路のｐチャネルTFT及びｎチャネルTFTのVgs-Ids曲線を示すグラフである。

以下、本発明のドットマトリクス型表示装置の実施の形態について、図面を参照しながら説明する。但し、以下で参照する各図は、本発明のドットマトリクス型表示装置の構成部材のうち、本発明の構成を説明するために必要な主要な部材を示している。従って、本発明に係るドットマトリクス型表示装置は、各図に示されていない、配線導体、回路基板、制御IC、制御LSI等の周知の構成部材を備えていてもよい。

図１〜図11を参照して、本発明のドットマトリクス型表示装置の実施の形態について説明する。本発明のドットマトリクス型表示装置は、ガラス基板等の基板上の所定の方向（例えば、行方向）に形成された複数本のゲート信号線GL1〜GL128と、所定の方向に交差する方向（例えば、列方向）にゲート信号線GL1〜GL128と交差させて形成された複数本の画像信号線DL1〜DL128と、複数本のゲート信号線GL1〜GL128の少なくとも一本を任意に選択してオンするゲート信号線駆動回路３と、複数本の画像信号線DL1〜DL128の少なくとも一本を任意に選択してオンする画像信号線駆動回路４と、ゲート信号線GL1〜GL128と画像信号線DL1〜DL128の交差部に対応して配置されたTFT１ａ，１ｂと、TFT１ａ，１ｂに接続された、書き換え駆動と静止画駆動のいずれかを選択する駆動選択回路５と、駆動選択回路５に接続された画素電極PE11〜PEmnと、TFT１ａ，１ｂと画素電極PE11〜PEmnと駆動選択回路５を含む画素部P11〜Pmnと、を有しており、駆動選択回路５は、書き換え駆動が選択された画素電極PE11〜PEmnを、入力された画像信号によって書き換え駆動する画素電極制御回路と、書き換え駆動が非選択の画素電極PE11〜PEmnを、保持されている画像信号によって静止画駆動する保持回路と、を有しているドットマトリクス型表示装置であって、ゲート信号線駆動回路３および画像信号線駆動回路４はそれぞれ、第１のｐチャネルTFTおよび第１のｎチャネルTFTを有しており、駆動選択回路は、第２のｐチャネルTFTおよび第２のｎチャネルTFTを有しており、第２のｐチャネルTFTのチャネルに含まれるｎ型不純物の量が、第１のｐチャネルTFTのチャネルに含まれるｎ型不純物の量よりも多く、第２のｎチャネルTFTのチャネルに含まれるｐ型不純物の量が、第１のｎチャネルTFTのチャネルに含まれるｐ型不純物の量よりも多い構成である。

上記の構成により、以下の効果を奏する。静止画駆動させる画素部P11〜Pmnにおいてはゲート信号線GL1〜GL128及び画像信号線DL1〜DL128をオフ状態とし、書き換え駆動させる画素部P11〜Pmnにおいてのみ選択的にゲート信号線GL1〜GL128及び画像信号線DL1〜DL128をオン状態とするので、消費電力を極めて低く抑えることができる。また、画素部P11〜Pmnの第２のｐチャネルTFTおよび第２のｎチャネルTFTは、周辺回路としてのゲート信号線駆動回路３および画像信号線駆動回路４の第１のｐチャネルTFTおよび第１のｎチャネルTFTと比較して、オフ電流値が小さくなるので、静止画駆動される画素部P11〜Pmnにおける常時バイアス電圧（例えば３Ｖ）が印加されているオフ状態の第２のｐチャネルTFTおよび第２のｎチャネルTFTの消費電流がより低減される。また、周辺回路としてのゲート信号線駆動回路３および画像信号線駆動回路４においては、それらに含まれる第１のｐチャネルTFTおよび第１のｎチャネルTFTは、画素部P11〜Pmnの第２のｐチャネルTFTおよび第２のｎチャネルTFTと比較して、オン電流値が大きくなるので、広い動作電圧の範囲（広い動作マージン）、高速の動作速度等の良好な動作特性を確保することができる。

また、図２に示すように、第２のｐチャネルTFTはその第１の閾値電圧（Vthp）が第１のｐチャネルTFTのVthpよりも低くなり、第２のｎチャネルTFTはその第２の閾値電圧（Vthn）が第１のｎチャネルTFTのVthnよりも高くなるように制御されている。これにより、第２のｐチャネルTFTのチャネル及び第２のｎチャネルTFTのチャネルに流れる電流値を、第１のｐチャネルTFTのチャネル及び第１のｎチャネルTFTのチャネルに流れる電流値よりも、全動作電圧範囲内で低くすることができる。その結果、ドットマトリクス型表示装置の消費電力をより低減させることができる。なお、第１のｐチャネルTFT及び第１のｎチャネルTFTにおける閾値電圧（ΔVth＝Vthn−Vthp）は１．５Ｖ〜２．５Ｖ程度であり、第２のｐチャネルTFT及び第２のｎチャネルTFTにおけるΔVthは２．５Ｖ〜３．５Ｖ程度である。

なお、Vthnは、ｎチャネルTFTがオン状態になるゲート電圧、すなわちチャネルに所定の大きさの電流が流れてスイッチング素子として機能するゲート電圧であり、例えばチャネルに0.5μＡ〜0.6μＡ程度の電流が流れる場合のゲート電圧である。Vthnにおけるチャネル電流値はTFTの構成によって適宜設定される。Vthpについても同様に決定される。

図２は、本発明のドットマトリクス型表示装置について実施の形態の一例を示す図であり、ドットマトリクス型表示装置の画素部P11〜Pmnに含まれる第２のｐチャネルTFT素子のVgs-Ids曲線12（Vgs：ゲート−ソース間電圧、Ids：ソース−ドレイン間電流）および第２のｎチャネルTFTのVgs-Ids曲線13を示すグラフである。第２のｐチャネルTFTのVgs-Ids曲線12について、そのチャネルがｎ型不純物であるリン等を所定量（例えば、１×10¹⁶atomsｃｍ^-3乃至５×10¹⁷atomsｃｍ^-3）（以下、atomsは略す）含有することによって、オフリーク電流値が含有前のVgs-Ids曲線113における値の約１×10^-12Ａ（１ピコアンペア）よりも低い値の約２×10^-13Ａ（0.2ピコアンペア）になるように制御されている。なお、図２において、12aは第１のｐチャネルTFTのVgs-Ids曲線112におけるオフリーク電流値に対するVgs-Ids曲線12におけるオフリーク電流値の低下量である。

また、第２のｎチャネルTFTのVgs-Ids曲線13について、そのチャネルがｐ型不純物であるホウ素等を所定量（例えば、１×10¹⁶ｃｍ^-3乃至５×10¹⁷ｃｍ^-3）含有することによって、オフリーク電流値が含有前のVgs-Ids曲線113における値の約６×10^-11Ａ（60ピコアンペア）よりも低い値の約１×10^-12Ａ（１ピコアンペア）になるように制御されている。なお、図２において、13aは第１のｎチャネルTFTのVgs-Ids曲線113におけるオフリーク電流値に対するVgs-Ids曲線13におけるオフリーク電流値の低下量である。また、オフリーク電流値は、TFTのゲート電極に印加するゲート電圧が０Ｖである場合にチャネルに流れる電流値である。

本発明のドットマトリクス型表示装置は、駆動選択回路に含まれる第２のｐチャネルTFTのチャネルに含まれるｎ型不純物の量が、ゲート信号線駆動回路３および画像信号線駆動回路４に含まれる第１のｐチャネルTFTのチャネルに含まれるｎ型不純物の量よりも多く、駆動選択回路に含まれる第２のｎチャネルTFTのチャネルに含まれるｐ型不純物の量が、ゲート信号線駆動回路３および画像信号線駆動回路４に含まれる第１のｎチャネルTFTのチャネルに含まれるｐ型不純物の量よりも多い構成である。この構成は、例えば以下の製造方法によって形成される。

まず、第１ステップにおいて、ゲート信号線駆動回路３および画像信号線駆動回路４に含まれる、第１のｐチャネルTFTのチャネルおよび第１のｎチャネルTFTのチャネルと、駆動選択回路に含まれる、第２のｐチャネルTFTのチャネルおよび第２のｎチャネルTFTのチャネルとに、ｐ型不純物であるホウ素を、所望の広い動作電圧の範囲（広い動作マージン）、高速の動作速度等の良好な動作特性を確保することができる所定量（例えば、１×10¹¹ｃｍ^-2乃至３×10¹²ｃｍ^-2程度）イオン注入法（イオン打ち込み法ともいう）によってイオン注入する。これにより、図２におけるVgs-Ids曲線112およびVgs-Ids曲線113で表される特性を有するTFTが得られる。

次に、第２ステップにおいて、ゲート信号線駆動回路３および画像信号線駆動回路４に含まれる、第１のｐチャネルTFTのチャネルおよび第１のｎチャネルTFTのチャネルを、レジスト等から成る保護マスクで覆う。その状態で、駆動選択回路に含まれる、第２のｐチャネルTFTのチャネルおよび第２のｎチャネルTFTのチャネルとに、ｐ型不純物であるホウ素を、所定量（例えば、１×10¹¹ｃｍ^-2乃至３×10¹²ｃｍ^-2程度）イオン注入する。これにより、画素部P11〜Pmnの第２のｎチャネルTFTは、周辺回路としてのゲート信号線駆動回路３および画像信号線駆動回路４の第１のｐチャネルTFTおよび第１のｎチャネルTFTと比較して、オフ電流値が小さくなる。すなわち、図２におけるVgs-Ids曲線113で表される特性を有する第２のｎチャネルTFTが得られる。

最後の第３ステップにおいて、ゲート信号線駆動回路３および画像信号線駆動回路４に含まれる、第１のｐチャネルTFTのチャネルおよび第１のｎチャネルTFTのチャネルと、駆動選択回路に含まれる第２のｎチャネルTFTのチャネルとを、レジスト等から成る保護マスクで覆う。その状態で、駆動選択回路に含まれる第２のｐチャネルTFTのチャネルに、ｎ型不純物であるリンを、所定量（例えば、１×10¹¹ｃｍ^-2乃至１×10¹²ｃｍ^-2程度）イオン注入する。これにより、画素部P11〜Pmnの第２のｐチャネルTFTは、周辺回路としてのゲート信号線駆動回路３および画像信号線駆動回路４の第１のｐチャネルTFTおよび第１のｎチャネルTFTと比較して、オフ電流値が小さくなる。すなわち、図２におけるVgs-Ids曲線112で表される特性を有する第２のｐチャネルTFTが得られる。

本発明のドットマトリクス型表示装置は、保持回路62は、好適には、第２のｐチャネルTFTおよび第２のｎチャネルTFTから構成されたスタティック型メモリを有している。この場合、スタティック型メモリは常時バイアス電圧が印加されているので、静止画駆動される画素部P11〜Pmnにおける消費電力をより効果的に低減させることができる。その結果、ドットマトリクス型表示装置の消費電力をより低減させることができる。

また本発明のドットマトリクス型表示装置は、第２のｐチャネルTFTは、そのチャネルがｎ型不純物を１×１０¹⁶ｃｍ^-3〜５×１０¹⁷ｃｍ^-3含有し、第２のｎチャネルTFTは、そのチャネルがｐ型不純物を１×１０¹⁶ｃｍ^-3〜５×１０¹⁷ｃｍ^-2含有していることが好ましい。この場合、画素部P11〜Pmnの第２のｐチャネルTFTおよび第２のｎチャネルTFTのそれぞれのオフリーク電流値を、従来の１０分の１程度以下と所望の低いものとすることができる。

また本発明のドットマトリクス型表示装置は、ｐ型不純物はホウ素であり、ｎ型不純物はリンであることが好ましい。この場合、イオン注入法によってチャネルに注入し含有させる際に、ホウ素、リンは毒性がなく不純物として最も軽い元素であることから、イオン注入の効率が良く、取扱いの作業性もよいため、製造のし易さの点で有利である。ｐ型不純物としては、ホウ素の他にアルミニウム（Ａｌ），ガリウム（Ｇａ），インジウム（Ｉｎ）がある。ｎ型不純物としては、リンの他に砒素（Ａｓ），アンチモン（Ｓｂ），ビスマス（Ｂｉ）がある。

また本発明のドットマトリクス型表示装置は、第２のｐチャネルTFT及び第２のｎチャネルTFTは、それぞれオフリーク電流値が１０^-12Ａ以下の低温多結晶シリコン（Low-Temperature Poly Silicon ：LTPS）から成るチャネルを有していることが好ましい。この場合、画素部P11〜Pmnを構成する第２のｐチャネルTFT及び第２のｎチャネルTFTのそれぞれのオフリーク電流値が、従来の１０分の１程度以下の極めて低いものとなる。また、LTPSはキャリア移動度が100〜200cm²/Vs以上であり、アモルファスシリコンの0.5cm²/Vsよりも高いため、低い駆動電圧でもチャネルに電流を流すことができる。従って、画素部の消費電力をさらに低く抑えることができ、その結果、ドットマトリクス型表示装置の消費電力をさらに低減させることができる。

また、LTPSを用いてｎチャネルTFT及びｐチャネルTFTを形成できるので、CMOS回路を基礎とした駆動回路、SRAM回路、D/A変換器、画像表示部等をガラス基板上に一体的に集積化することができる。従って、音声処理回路、マイクロプロセッサを搭載したLCDをも、LTPSを用いて作製することができる。ガラス基板上に液晶表示パネルとその周辺回路としての駆動回路を一体的に形成できるので、電気的な信頼性が向上する。即ち、液晶表示パネルと周辺回路としての駆動回路との電気的接続数を大幅に低減させることができ、振動に強く、軽量化がなされるので、携帯情報端末にとって好適なものとなる。また、電流駆動能力が高いので、高精細な画素、開口率の高い画素を有するLCDを作製することができる。

LTPSの製造方法を以下に示す。まず、ガラス基板上に、プラズマＣＶＤ（Chemical Vapor Deposition）法によって、アモルファスシリコン膜を形成する。次に、アモルファスシリコン膜を多結晶化するために、450℃以下のガラス基板の温度でアモルファスシリコン膜にエキシマレーザ光を照射する。エキシマレーザ装置としては、例えば、ガスレーザ光源にArF（波長193nm），KrF（波長248nm）等を用いた、アモルファスシリコン膜の吸収が大きい紫外光を発振するものが使用できる。レーザ発振周波数約300Hz、レーザ光エネルギー約300Ｗ、パルス幅約20ns〜約60ns、照射エネルギー密度500mJ/cm²〜１J/cm²程度のパルスレーザ光をアモルファスシリコン膜に照射し、アモルファスシリコン膜を瞬間的に溶融し過冷却状態にした後に凝固させる。その結果、平均粒径0.3μｍ程度の結晶粒径を有する多結晶シリコンの膜に変化する。

本発明のドットマトリクス型表示装置において、ｎチャネルTFT及びｐチャネルTFTのソース電極はリンを１×10¹⁴ｃｍ^-2〜１×10¹⁵ｃｍ^-2程度、ドレイン電極はホウ素を１×10¹⁴ｃｍ^-2〜１×10¹⁵ｃｍ^-2程度、イオン注入されている。また、保持回路62の第２のｐチャネルTFT及び第２のｎチャネルTFTはCMOSインバータを構成しており、保持回路62はそのCMOSインバータを２個直列かつループ状に接続した構成である。そして、CMOSインバータを構成する第２のｐチャネルTFT及び第２のｎチャネルTFTにおいて、それらのソース電極及びドレイン電極はトランジスタの動作信頼性を高めるために、LDD（Lightly Doped Drain）部を有していてもよい。さらに、第２のｎチャネルTFTは、逆バイアス印加時のリーク電流を低減するために、チャネルのドレイン側端部にLDD部を有していることがよい。リーク電流は、逆バイアス印加時にドレイン電極近傍の空乏層にある欠陥準位で電子と正孔が生成される速度で決まるが、この速度をLDD部を形成することによって減速させることができる。LDD部は、リンを１×10¹²ｃｍ^-2〜１×10¹³ｃｍ^-2程度、イオン注入することによって形成できる。イオン注入のイオンエネルギーは５keV〜400keV程度である。

イオン注入装置としては、質量分離型のものが好適に用いられる。この質量分離型のイオン注入装置は、低真空領域でのイオン注入で生じるイオン中性化及び水素イオンの混入によってドーズ量制御が困難になるという問題、水素イオン及び他の不純物イオンの混入による基板温度の上昇及びレジスト損焼の問題といった、非質量分離型のイオン注入装置の問題点を解消することができる。質量分離型のイオン注入装置の基本構成は、例えば、プラズマイオン源を内部に含むイオンチャンバーと、イオンチャンバーのイオン種出力口側に設置されたイオン種の引出し電極と、イオンチャンバーのイオン種出力口に接続された、イオン種に曲線状の軌道を描いて進行させるマグネットユニットと、マグネットユニットのイオン種出力口付近に設置された加速電極とを有する構成である。

本発明のドットマトリクス型表示装置は、１つの表示パネルにおいて、書き換え周期をそれぞれに最適なものとした表示領域を複数設けることができる。この場合、ある表示領域では書き換えと次の書き換えとの間の期間を非常に長く設定し、他の表示領域では書き換えと次の書き換えとの間の期間を短く設定することにより、消費電力の制御を高い精度で行うことができる。その結果、消費電力をより低減させることができる。

本発明のドットマトリクス型表示装置の全体構成について以下に説明する。図１は、ドットマトリクス型表示装置の基本構成のブロック回路図であり、表示パネルは16384ドット(縦128ドット×横128ドット)の画素数を有する白黒表示のLCDである。図１において、LCDパネルの一方の横側にゲート信号線駆動回路３が設けられ、LCDパネルの下側に画像信号(ソース信号)線駆動回路４が設けられている。なお、図１において、１ａ，１ｂはTFT、２は共通電圧Ｖcomを画素部の共通電極に供給する共通電圧線、10は表示部、11はLCDパネルである。なお、ゲート信号線駆動回路３および画像信号線駆動回路４に含まれる第１のｐチャネルTFTおよび第１のｎチャネルTFTは多数に及び、また駆動選択回路に含まれる第２のｐチャネルTFTおよび第２のｎチャネルTFTも多数に及ぶため、それらを単にｐチャネルTFT、ｎチャネルTFTと称し、個別に符号を付して区別する。

図３は、ゲート信号線駆動回路３の詳細な構成を示す回路図である。ゲート信号線駆動回路３は、ゲート選択信号線GS1〜GS7、ゲート選択信号線GS1〜GS7のそれぞれの反転信号を生成するCMOSインバータ等から成るインバータ21からの反転出力を伝送する反転ゲート選択信号線iGS1〜iGS7(図３では符号に上付きバーの反転記号を付している)、ゲート選択信号線GS1〜GS7及び反転ゲート選択信号線iGS1〜iGS7から成る14個の信号のうち７個の信号が入力される論理和否定(NOR)の論理ゲート回路22、論理ゲート回路22の出力の電圧振幅を昇圧させて画素部のゲート信号線GLn側のTFT１ｂを動作させるための昇圧回路(レベルシフタ(Level/Shifter :Ｌ／Ｓ))23、昇圧回路23の出力を反転させるCMOSインバータ等から成るインバータ24、を有している。

このゲート信号線駆動回路３において、論理ゲート回路22は、それに入力される７個の信号の全てがロー(「Ｌ」で表し、例えば０Ｖの信号)である場合に、ハイ(「Ｈ」で表し、例えば３Ｖの信号)を出力する。そして、論理ゲート回路22に入力される、ゲート選択信号線GS1〜GS7及び反転ゲート選択信号線iGS1〜iGS7の配線の組合せは２⁷＝128通りあり、ゲート選択信号線GS1〜GS7に入力する７個で１組の信号によって、１つの論理ゲート回路22を選択することができる。これにより、ゲート信号線GL1〜GL128のうちの１本を任意に選択してオンすることができる。尚、ゲート選択信号線GS1〜GS7に入力する７個で1組の信号の制御は、LCDパネル11上または外部に設けられた制御LSI(Large Scale Integrated circuit)等によって行うことができる。

図４は、画像信号線駆動回路４の詳細な構成を示す回路図である。画像信号線駆動回路４は、画像選択信号線SS1〜SS7、画像選択信号線SS1〜SS7のそれぞれの反転信号を生成するCMOSインバータ等から成るインバータ31、インバータ31からの反転出力を伝送する反転画像選択信号線iSS1〜iSS7、画像選択信号線SS1〜SS7及び反転画像選択信号線iSS1〜iSS7から成る14個の信号のうち７個の信号が入力される論理和否定(NOR)の論理ゲート回路32、論理ゲート回路32の出力の電圧振幅を昇圧させて画素部の画像信号線DLn側のTFT１ｂを動作させるための昇圧回路（Ｌ／Ｓ)33、昇圧回路33の出力を反転させるCMOSインバータ等から成るインバータ34、を有している。さらに、画像信号(Data)を伝送させる画像信号線36、インバータ34からの出力によってオンされ、画像信号線36からの画像信号Dataを画素部P11〜Pmnに出力するトランスファゲート素子であるTFT35、を有している。

この画像信号線駆動回路４において、論理ゲート回路32は、それに入力される7個の信号の全てがＬ(例えば０Ｖの信号)である場合に、Ｈ(例えば３Ｖの信号)を出力する。そして、論理ゲート回路32に入力される、画像選択信号線SS1〜SS7及び反転画像選択信号線iSS1〜iSS7の配線の組合せは２⁷＝128通りあり、画像選択信号線SS1〜SS7に入力する７個で１組の信号によって、１つの論理ゲート回路32を選択することができる。これにより、画像信号起動線SL1〜SL128のうちの１本を任意に選択してオンすることができる。尚、画像選択信号線SS1〜SS7に入力する７個で１組の信号の制御は、LCDパネル11上または外部に設けられた制御LSI等によって行うことができる。

さらに、任意に選択された１本の画像信号起動線SLnが１個のTFT35をオンし、そのTFT35が１つの画像信号Dataを、画像信号線36上を伝送させて画素部P11〜Pmnに伝達させる。このような画像信号Dataの入力の制御は、上記の制御LSI等によって行うことができる。

図５（ａ），（ｂ）は、ゲート信号線駆動回路３における１本のゲート信号線GL128をオンオフさせる駆動回路部の１実施の形態を示す回路図である。反転ゲート選択信号線iGS1〜iGS6(図５（ａ），（ｂ）では符号に上付きバーの反転記号を付している)及びゲート選択信号線GS7のそれぞれに、ｐチャネルTFT41とｎチャネルTFT42とから成るインバータが接続されている。これらの７個のインバータは、それぞれのゲート共通接続点は、反転ゲート選択信号線iGS1〜iGS6及びゲート選択信号線GS7の１本々に接続され、７つのドレイン共通接続点は、共通接続されている。これにより、反転ゲート選択信号線iGS1〜iGS6及びゲート選択信号線GS7の全てにＬの信号が入力されたときにのみ、共通接続された７つのドレイン共通接続点からＨの信号が出力される。即ち、論理和否定(NOR)の論理ゲート回路22として機能する。

NORの論理ゲート回路22の出力(Ｈの信号)は、インバータ43と、ｐチャネルTFTのドレイン電極とｎチャネルTFTのドレイン電極を共通接続してそれらのｐチャネルTFTおよびｎチャネルTFTを直列的に接続して構成したトランスファゲート回路44と、ｐチャネルTFTのドレイン電極とｎチャネルTFTのドレイン電極を共通接続してそれらのｐチャネルTFTおよびｎチャネルTFTを直列的に接続して構成したトランスファゲート回路45とから成る昇圧回路(Ｌ／Ｓ)23に入力される。一方のトランスファゲート回路44のドレイン共通接続点は、他方のトランスファゲート回路45のｐチャネルTFTのゲート電極に接続されている。また、他方のトランスファゲート回路45のドレイン共通接続点は、一方のトランスファゲート回路44のｐチャネルTFTのゲート電極に接続されている。

そして、一方のトランスファゲート回路44のｎチャネルTFTのゲート電極にＨの信号が入力されると、ｎチャネルTFTに電流が流れて、一方のトランスファゲート回路44のドレイン共通接続点が０Ｖの電位(Ｌ)となる。この０Ｖの電位が、インバータ24のゲート共通接続点に入力される。これにより、インバータ24のドレイン共通接続点からゲート信号線GL128にＨの信号（６Ｖ）が入力される。このとき、他方のトランスファゲート回路45のｐチャネルTFTのゲート電極に０Ｖの電位(Ｌ)が印加され、ｐチャネルTFTがオンとなり、ｐチャネルTFTのドレイン電極が６Ｖの電位になるが、この電位はインバータ24へは伝達されない。また、他方のトランスファゲート回路45のｎチャネルTFTのゲート電極には、インバータ43のドレイン共通接続点からＬの信号が入力されるため、そのｎチャネルTFTはオフとなる。

図６（ａ），（ｂ）は、画像信号線駆動回路４における１本の画像信号起動線SL128をオンオフさせる駆動回路部の１実施の形態を示す回路図である。反転画像選択信号線iSS1〜iSS6及び画像選択信号線SS7のそれぞれに、ｐチャネルTFT51とｎチャネルTFT52とから成るインバータが接続されている。これらの７個のインバータは、それぞれのゲート共通接続点は、反転画像選択信号線iSS1〜iSS6及び画像選択信号線SS7の１本々に接続され、７つのドレイン共通接続点は、共通接続されている。これにより、反転画像選択信号線iSS1〜iSS6及び画像選択信号線SS7の全てにＬの信号が入力されたときにのみ、共通接続された７つのドレイン共通接続点からＨの信号が出力される。即ち、論理和否定(NOR)の論理ゲート回路32として機能する。

NORの論理ゲート回路32の出力(Ｈの信号)は、インバータ53と、ｐチャネルTFTのドレイン電極とｎチャネルTFTのドレイン電極を共通接続してそれらのｐチャネルTFTおよびｎチャネルTFTを直列的に接続して構成したトランスファゲート回路54と、ｐチャネルTFTとｎチャネルTFTをドレイン電極を共通接続して直列的に接続して構成したトランスファゲート回路55とから成る昇圧回路(Ｌ／Ｓ)33に入力される。一方のトランスファゲート回路54のドレイン共通接続点は、他方のトランスファゲート回路55のｐチャネルTFTのゲート電極に接続されている。また、他方のトランスファゲート回路55のドレイン共通接続点は、一方のトランスファゲート回路54のｐチャネルTFTのゲート電極に接続されている。

そして、一方のトランスファゲート回路54のｎチャネルTFTのゲート電極にＨの信号が入力されると、ｎチャネルTFTに電流が流れて、一方のトランスファゲート回路54のドレイン共通接続点が０Ｖの電位(Ｌ)となる。この０Ｖの電位が、インバータ34のゲート共通接続点に入力される。これにより、インバータ34のドレイン共通接続点から画像信号起動線SL128にＨの信号（６Ｖ）が入力される。このとき、他方のトランスファゲート回路55のｐチャネルTFTのゲート電極に０Ｖの電位(Ｌ)が印加され、ｐチャネルTFTがオンとなり、ｐチャネルTFTのドレイン電極が６Ｖの電位になるが、この電位はインバータ34へは伝達されない。また、他方のトランスファゲート回路55のｎチャネルTFTのゲート電極には、インバータ53のドレイン共通接続点からＬの信号が入力されるため、そのｎチャネルTFTはオフとなる。

さらに、画像信号起動線SL128には、画像信号起動線SL128を伝送する信号をゲート電極への制御入力とするｎチャネルTFT35が接続されており、そのｎチャネルTFT35のソース電極には画像信号線36が接続されている。これにより、画像信号起動線SL128を伝送する信号がＨのときにｎチャネルTFT35がオンとなり、画像信号線DL128によって画像信号Dataが画素部に伝達される。

図７及び図８は、保持回路62と画素電極制御回路63を有する駆動選択回路64（図１の符号５に相当する部位）を含む画素部P11〜Pmnの１実施の形態を示す回路図である。図７はブロック回路図、図８は各ブロック回路を構成するTFT群を措いた詳細な回路図である。駆動選択回路64は、静止画駆動と書き換え駆動のいずれかを選択する回路であり、保持回路62、画素電極制御回路63を有している。

図７及び図８に示すように、駆動選択回路64の前段の入力部61には、２つのｎチャネルTFT61a,61b（図１の符号１ａ，１ｂに相当する部位）を直列的に接続させて成るトランスファゲート回路が設けられている。画像信号線DLn側のｎチャネルTFT61aは、そのゲート電極に画像信号起動線SLnを伝送されてきた信号が制御入力される。その信号がＨの場合にｎチャネルTFT61aはオンとなり、Ｌの場合にｎチャネルTFT61aはオフとなる。もう一つのゲート信号線GLn側のｎチャネルTFT61bは、そのゲート電極にゲート信号線GLnを伝送されてきた信号が制御入力される。その信号がＨの場合にｎチャネルTFT61bはオンとなり、Ｌの場合にｎチャネルTFT61bはオフとなる。従って、ゲート信号線GLnを伝送されてきた信号がＨであり、かつ画像信号起動線SLnを伝送されてきた信号がＨである場合にのみ、トランスファゲート回路は等価回路的に閉(クローズ)状態となり、画像信号線37を伝送されてきた信号が保持回路62へ伝送される。

本発明のドットマトリクス型表示装置において、画素部P11〜Pmnは、駆動選択回路64の前段に、画像信号起動線SLnにゲート電極が電気的に接続されているｎチャネルTFT61aと、ゲート信号線GLnにゲート電極が電気的に接続されているｎチャネルTFT61bとを直列的に接続して成る入力部61を有しており、ｎチャネルTFT61a,61bは、それぞれオフリーク電流値が１０^-12Ａ以下の低温多結晶シリコンから成るチャネルを有していることが好ましい。この場合、ｎチャネルTFT61a,61bのオフリーク電流値が、従来の10分の１程度以下の極めて低いものとなる。また、低温多結晶シリコンはキャリア移動度が100〜200cm²/Vs以上であり、アモルファスシリコンの0.5cm²/Vsよりも高いため、低い駆動電圧でもチャネルに電流を流すことができる。従って、画素部の入力部の消費電力を低く抑えることができ、その結果、ドットマトリクス型表示装置の消費電力をさらに低減させることができる。

保持回路62は、例えば、CMOSインバータ等から成るインバータの２つをループ状に接続して成るスタティック型メモリ(SRAM)などから構成される。図８は、そのスタティック型メモリの構成を示している。保持回路62は、２つの第１、第２のインバータ62a,62bを直列に接続し、第２(後段側)のインバータ62bのドレイン共通接続点からの出力を、第１(前段側)のインバータ62aのゲート共通接続点に帰還入力させている。これにより、第１のインバータ62aのゲート共通接続点にＨの信号が入力されると、次に第１のインバータ62aのドレイン共通接続点からＬの信号が出力され、次にそのＬの信号が第２のインバータ62bのゲート共通接続点に入力され、次に第２のインバータ62bのドレイン共通接続点からＨの信号が出力され、次にそのＨの信号が第１のインバータ62aのゲート共通接続点に帰還入力される。その結果、常時Ｈ,Ｌ,Ｈの信号がループ状の伝送線上において保持される。即ち、保持回路62は記憶回路として機能する。

図９は、画素電極制御回路63を構成するTFT群の接続関係を描いた回路図である。画素電極制御回路63は、保持回路62の第１のインバータ62aを共用しており、画像信号Ｂの反転信号ｉＢ(図では符号に上付きバーの反転記号を付している)を出力する第１のインバータ62aと、ｐチャネルTFT81aとｎチャネルTFT81bとから成り、共通電圧Ｖcom（Ａ）と画像信号data（Ｂ）と第１のインバータ62aの出力(ｉＢ)が参照入力されることによって２値データを出力する第１の２値選択回路81と、ｐチャネルTFT82aとｎチャネルTFT82bとから成り、共通電圧Ｖcom（Ａ）と画像信号data（Ｂ）と第１のインバータ62aの出力（ｉＢ）が参照入力されることによって２値データを出力する、出力線が第１の２値選択回路81の出力線に並列的に接続されている第２の２値選択回路82と、を有している。そして、第１の２値選択回路81の出力及び第２の２値選択回路82の出力が、共通電圧Ｖcom（Ａ）と画像信号data（Ｂ）について排他的論理和(Exclusive OR :EXOR)の論理ゲート出力を構成している。

第１の２値選択回路81は、ｐチャネルTFT81aとｎチャネルTFT81bを、ゲート電極を共通接続するとともにドレイン電極を共通接続したインバータであり、画像信号data（Ｂ）がＨ（１）の信号である場合にのみ、２値データ（Ｙ）を出力する。逆に、画像信号data（Ｂ）がＬ（０）の信号である場合、第１の２値選択回路81はインバータとして機能せず、ハイインピーダンスの状態、即ち等価回路的に開(オープン)状態となり、２値データ（Ｙ）を出力しない。

第２の２値選択回路82は、ｐチャネルTFT82aとｎチャネルTFT82bを、ソース電極同士及びドレイン電極同士を接続した４端子型のトランスファゲート回路であり、ｎチャネルTFT82bのゲート電極に入力される第１のインバータ62aの出力（ｉＢ(図では符号に上付きバーの反転記号を付している)）を制御入力としている。そして、第１のインバータ62aの出力（ｉＢ）がＨの信号（１）である場合、即ち画像信号data（Ｂ）がＬの信号（０）である場合にのみ、２値データ（Ｙ）を出力する。逆に、第１のインバータ62aの出力（ｉＢ）がＬの信号（０）である場合、第２の２値選択回路82はトランスファゲート回路として機能せず、ハイインピーダンスの状態、即ち等価回路的に開(オープン)状態となり、２値データ（Ｙ）を出力しない。

このように、第２の２値選択回路82の出力線が第１の２値選択回路81の出力線に並列的に接続されているので、第１の２値選択回路81の出力及び第２の２値選択回路82の出力が、共通電圧Ｖcom（Ａ）と画像信号data（Ｂ）について排他的論理和の論理ゲート出力を構成することになる。即ち、画素電極制御回路63は、共通電圧Ｖcom（Ａ）と画像信号data（Ｂ）について排他的論理和の論理ゲート回路となっている。

本発明のドットマトリクス型表示装置は、画素電極制御回路63は、図９に示すように、オフリーク電流値が１０^-12Ａ以下のLTPSから成るチャネルを有する複数のTFTから構成された排他的論理和の論理ゲート回路であることが好ましい。この場合、TFTのオフリーク電流値が、従来の10分の１程度以下の極めて低いものとなる。また、LTPSはキャリア移動度が100〜200cm²/Vs以上であり、アモルファスシリコンの0.5cm²/Vsよりも高いため、低い駆動電圧でもチャネルに電流を流すことができる。従って、画素電極制御回路63の消費電力を低く抑えることができ、その結果、ドットマトリクス型表示装置の消費電力をさらに低減させることができる。

図10は、共通電圧Ｖcom（Ａ）と画像信号data（Ｂ）を２値入力とする、排他的論理和の論理ゲート回路の出力（Ｙ）を記載した真理値表である。画像信号data（Ｂ）が画素部に入力された場合、即ち画像信号data（Ｂ）がＨ(３Ｖ:「１」)の信号である場合に、画素電圧Pixelと共通電圧Ｖcom（Ａ）との間に電位差が生じて、ノーマリホワイトモードであれば黒表示、ノーマリブラックモードであれば白表示となる。このように共通電圧Ｖcom（Ａ）を反転駆動させても、画素電圧Pixelと共通電圧Ｖcom（Ａ）との間の電位差は保持されるので、画素部P11〜Pmnにおける表示を保持した状態で、液晶の劣化を防ぐための、液晶に対する交流駆動が実現する。一方、画像信号data（Ｂ）が画素部P11〜Pmnに入力されない場合、即ち画像信号data（Ｂ）がＬ(０Ｖ:「０」)の信号である場合に、画素電圧Pixelと共通電圧Ｖcom（Ａ）との間には電位差が生じず、ノーマリホワイトモードであれば白表示、ノーマリブラックモードであれば黒表示となる。このように共通電圧Ｖcom（Ａ）を反転駆動させても、画素電圧Pixelと共通電圧Ｖcom（Ａ）との間の電位差がない状態が保持されるので、画素部P11〜Pmnにおける表示を保持した状態で、液晶の劣化を防ぐための、液晶に対する交流駆動が実現する。

また、画素部P11〜Pmnにおける表示を書き換える場合、図７に示す駆動選択回路64の前段の入力部61における、２つのｎチャネルTFT61a,61bを直列的に接続させて成るトランスファゲート回路をオンにする。即ち、ゲート信号線GLnを伝送されてきた信号をＨとし、画像信号起動線SLnを伝送されてきた信号をＨとする。この状態で、画像信号線37を伝送されてきた信号（data）を保持回路62へ伝送させる。例えば、信号（data）がＨである場合、保持回路62はＨの信号（data）を保持する。そして、図10におけるdata（Ｂ）がＨの場合に相当する表示が画素部P11〜Pmnで実行される。即ち、画素部P11〜Pmnの表示は、ノーマリホワイトモードであれば黒表示、ノーマリブラックモードであれば白表示となる。一方、信号（data）がＬである場合、保持回路62はＬの信号（data）を保持する。そして、図10におけるdata（Ｂ）がＬの場合に相当する表示が画素部P11〜Pmnで実行される。即ち、画素部P11〜Pmnの表示は、ノーマリホワイトモードであれば白表示、ノーマリブラックモードであれば黒表示となるように、書き換えられる。

上述した構成により、本発明のドットマトリクス型表示装置は、表示領域における書き換え駆動を１画素(ドット)毎に行うことができ、それ以外の全ての画素部P11〜Pmnを静止画駆動させることができるので、消費電力を極めて低いものとすることができる。例えば、従来の腕時計用の白黒表示のLCDにおいて、静止画駆動及び書き換え駆動を全画面走査して行う場合に100μＷ程度の消費電力であったものが、本発明のドットマトリクス型表示装置においては10μＷ程度以下、さらには３μＷ程度以下にまで抑えることができる。これにより、複雑な表示構成のLCDであっても、例えば、１回の電池交換で駆動可能な期間を10倍以上に伸ばすことが可能となる。さらに本発明のドットマトリクス型表示装置は、保持回路62を構成するｎチャネルTFTは、そのチャネルのオフリーク電流値が低くなるように制御されており、保持回路62を構成するｐチャネルTFTは、そのチャネルのオフリーク電流値が低くなるように制御されていることから、消費電力を0.3μＷ程度以下に低減させることができる。

さらに、本発明のドットマトリクス型表示装置は、好ましくは、書き換え駆動が適用される表示領域を、その書き換え周期を相違させて複数設け、相違する書き換え周期の比を10倍以上とする。この構成により、ある表示領域では書き換えと次の書き換えとの間の期間を非常に長く設定し、他の表示領域では書き換えと次の書き換えとの間の期間を短く設定することにより、消費電力の制御をきめ細かく高い精度で行うことができる。その結果、消費電力をより低減させることができる。さらに、相違する書き換え周期の比を10倍以上とすることにより、消費電力をより低減させる効果が高まる。

図11は、本発明のドットマトリクス型表示装置を適用したデジタル表示式腕時計の表示パネルを示すものであり、図11に示すように、例えば、表示パネルにおいて、時間を表示させる表示領域91と、分を表示させる表示領域92と、秒を表示させる表示領域93とで、書き換え周期を大きく相違させることができる。秒を表示させる表示領域93では、１秒毎に書き換え駆動するのに対して、分を表示させる表示領域92では、１分毎に書き換え駆動し、時間を表示させる表示領域91では、１時間毎に書き換え駆動すればよい。従って、表示領域91〜93以外の表示領域は静止画の表示領域94である。好適な実施形態として、分を表示させる表示領域92と秒を表示させる表示領域93の書き換え駆動の周期の比は60倍となる。換言すれば、1/60になるともいえる。また、時間を表示させる表示領域91では、１時間毎に書き換え駆動すればよいので、秒を表示させる表示領域93と時間を表示させる表示領域91との書き換え駆動の周期の比は3600倍となる。換言すれば、1/3600になるともいえる。また、表示領域91〜93において、書き換え駆動を１画素(ドット)毎に行うことができるが、複数の画素部毎に書き換え駆動してもよい。また、表示領域91〜93において、全ての画素部P11〜Pmnを書き換えてもよいし、書き換えに必要な画素部のみを書き換えてもよい。例えば、１つの表示領域において、「５」の表示を「６」に書き換える場合、書き換え不要な画素部と書き換え必要な画素部を区別することができるので、書き換えが必要な画素部のみを書き換えることができる。

また、携帯電話、スマートフォン、タブレット端末、パーソナルコンピュータ等からのメール着信の電波信号を腕時計で受信した際に、その腕時計のLCD等から成る表示パネルに、メール受信の表示を上述した画素選択駆動方式の書き換え駆動によって行わせることができる。このような複雑な表示機能を極めて低い消費電力でもって行うことができる。例えば、気温、湿度、高度、方位、照度、気圧、水深、水圧、天気予報、外国との時差、歩数計、潮汐時間、日の出・日没の時間、血圧、脈拍、メールの内容、ニュース速報、緊急地震速報等の告知などの表示を、それらの最適な書き換え周期または任意のタイミングでもって表示することができる。また、それらの書き換え周期または表示のタイミングを、外部から人が入力、変更等して制御することもできる。書き換え周期の変更、制御または表示のタイミングの制御は、ドットマトリクス型表示装置の周辺に設けられた制御LSI等によって行うことができる。

本発明のドットマトリクス型表示装置において、表示領域の書き換え周期に対応する書き換え期間は、書き換えを実行する動作期間及びそれ以外の書き換え休止期間を含んでおり、書き換え休止期間が動作期間よりも長いことが好ましい。この構成により、書き換えによる表示の切り換え動作が素早くなり、表示の切り換えプロセスが視認されなくなるので、表示の切り換えが見やすくなる。例えば、時計の秒の表示を書き換える場合、書き換え期間を１秒とし、書き換えを実行する動作期間を0.1〜0.3秒(10％〜30％)程度とし、それ以外の0.7〜0.9秒程度の期間を書き換え休止期間とすれば良い。

また、時計の秒を表示する表示領域のように書き換え周期が短い表示領域の画素部数を、時計の分、時間を表示する表示領域のように書き換え周期が長い表示領域の画素部数よりも少なくすることが好ましい。これにより、消費電力をさらに低減させることができる。例えば、好ましくは、書き換え周期が短い表示領域の画素部数を、書き換え周期が長い表示領域の画素部数の30％以下、より好ましくは、10％以下とすることが良い。

上述したように、好適な実施形態として、画素電極制御回路63は保持回路62の第１のインバータ62aを共用しているため、TFTの数が低減されており、その結果、消費電力の低減効果が高まるとともに、画素部P11〜Pmnの開口率が高くなる。

また、本発明のドットマトリクス型表示装置は、画素電極PE11〜PEmnを反射型電極とした反射型LCDであることが好ましい。この場合、保持回路62等を画素電極の下方に配置することができ、保持回路62等による光反射率の低下をなくすことができる。一方、透過型LCDにおいて、透明な画素電極PE11〜PEmnと保持回路62とを重ねて配置すると、透過光によって保持回路62等を構成するTFTが誤作動する可能性がある。そのため、TFTのゲート電極を遮光膜で覆う必要があり、開口率が低下し易い。また、反射型LCDは、バックライトを設ける必要がないため、消費電力の低減に有効である。また、本発明のドットマトリクス型表示装置は、画素電極PE11〜PEmnの領域に上記の反射型電極を有する反射領域と透過型電極を有する透過領域を備えた、半透過型液晶表示装置であってもよい。

また、保持回路62によって保持されるビット数を１以上とすることが好ましい。このビット数を複数として多ビット化した場合、静止画表示の際に階調表示を行うことができる。また、アナログ信号を記憶する保持回路62とすれば、静止画表示の際にフルカラー表示を行うこともできる。

また、画素電極制御回路63は、図10の真理値表に示すように、共通電圧ＶcomのＨ／Ｌのいずれの信号に対しても静止画駆動と書き換え駆動を行うものとされている。即ち、共通電圧Ｖcom（Ａ）がＨ（３Ｖ）で画像信号data（Ｂ）がＨ（３Ｖ）である場合、共通電圧Ｖcom（Ａ）と画素電圧Pixel（Ｌ：０Ｖ）との間に電位差が形成され、共通電圧Ｖcom（Ａ）がＬ（０Ｖ）で画像信号data（Ｂ）がＨ（３Ｖ）である場合にも同様に共通電圧Ｖcom（Ａ）と画素電圧Pixel（Ｈ：３Ｖ）との間に電位差が形成されて、液晶が交流駆動されている。これにより、例えば、秒表示の書き換え周期に合わせて１秒毎に共通電圧Ｖcom（Ａ）のＨ／Ｌを反転させることができ、液晶分子の劣化を抑えることができる。即ち、液晶分子に直流電圧成分が長時間印加されることによって、液晶分子が画素電極表面で正負の電荷の偏り（微量不純物の固定化）を起こして寿命が短くなることを抑えることができる。

このように、共通電圧ＶcomのＨ／Ｌの反転を、書き換え周期に連動させて定期的に反転させることが好ましい。この場合、共通電圧ＶcomのＨ／Ｌの反転を、書き換え周期に連動させない場合と比較して、共通電圧Ｖcomを個別に制御するための制御回路等を付加する必要がなく、消費電力のさらなる低下に有効である。また、共通電圧ＶcomのＨ／Ｌの反転駆動は、液晶分子の劣化を抑制するための反転駆動と、EXORの論理ゲート回路を構成する画素電極制御回路63の制御入力としての画素電圧制御信号との、２つの役割を果たしており、これによっても消費電力のさらなる低下に寄与している。

また、本発明のドットマトリクス型表示装置において、静止画駆動が適用される表示領域において、各画素部P11〜Pmnに供給される共通電圧のハイ／ローを定期的に反転させることが好ましい。これにより、書き換え駆動が適用される表示領域は勿論のこと静止画駆動が適用される領域においても液晶分子の劣化が抑制される。

また、共通電圧Ｖcomの反転の定期的な周期は、制御LSI等によって、１秒毎、数十秒毎、分単位、時間単位で適宜設定することもできる。さらに、共通電圧Ｖcomの反転の周期をｎ秒毎（ｎは自然数）にしてもよく、その場合、秒表示の書き換え周期を共通電圧Ｖcomの反転の制御のベースに用いることができ、共通電圧Ｖcomの反転の制御が容易になる。

本発明のドットマトリクス型表示装置において、画素電極制御回路63と画素電極PE11〜PEmnとの間に１〜３ｐＦ程度の補助容量を並列的に接続してもよい。これにより、書き換え駆動する際に、画素電圧が次第に低下して１フィールド期間保持されにくくなるのを抑え、画素電圧を１フィールド期間保持することができる。

また、画素電極PE11〜PEmnは、透光性を有する場合、酸化インジウムスズ（ITO）、インジウム亜鉛酸化物（IZO）、酸化珪素を添加したインジウム錫酸化物（ITSO）、酸化亜鉛（ZnO）、リンやボロンが含まれるシリコン（Si）等の透光性を有する導電性材料を用いて形成することができる。

画素部P11〜Pmnに配置する表示素子としては、LCD素子、有機EL（Electro Luminescence）素子、無機EL素子、FED（Field Emitting Display）素子、SED（Surface-conduction Electron-emitter Display）素子、GLV（Grating Light Valve）素子、PDP（Plasma Display）素子、電子ペーパーディスプレイ素子、DMD（Digital micro Mirror Device）素子、圧電セラミックディスプレイ素子などの表示素子を用いることができる。また、本発明のドットマトリクス型表示装置は、インプレーンスイッチング（In-plane Switching :IPS）方式、フリンジフィールドスイッチング（Fringe Field Switching ：FFS）方式のものであることが好ましい。この場合、画素電極PE11〜PEmnが形成されているアレイ側基板（TFTが形成された基板）の主面に、共通電極を画素部P11〜Pmn毎に形成することによって、共通電圧の制御を画素部P11〜Pmn毎に独立して行うことが可能となる。

また、本発明のドットマトリクス型表示装置は各種の電子機器に適用できる。その電子機器としては、スマートウォッチ等のデジタル表示式腕時計、自動車経路誘導システム（カーナビゲーションシステム）、船舶経路誘導システム、航空機経路誘導システム、スマートフォン端末、携帯電話、タブレット端末、パーソナルデジタルアシスタント（PDA）、ビデオカメラ、デジタルスチルカメラ、電子手帳、電子書籍、電子辞書、パーソナルコンピュータ、複写機、ゲーム機器の端末装置、テレビジョン、商品表示タグ、価格表示タグ、産業用のプログラマブル表示装置、カーオーディオ、ヘッドアップディスプレイ、デジタルオーディオプレイヤー、ファクシミリ、プリンター、コピー機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機、頭部装着型画像表示装置（Head Mounted Display device ：ＨＭＤ）などがある。

１ａ，１ｂ ｎチャネルTFT
２ 共通電圧線
３ ゲート信号線駆動回路
４ 画像信号線駆動回路
５ 駆動選択回路
10 表示部
11 LCDパネル
21,31 インバータ
22,32 NORの論理ゲート回路
23,33 昇圧回路（レベルシフタ）
24,34 インバータ
35 ｎチャネルTFT
36,37 画像信号線
41,51 ｐチャネルTFT
42,52 ｎチャネルTFT
43,53 インバータ
44,54 一方のトランスファゲート回路
45,55 他方のトランスファゲート回路
61 入力部
61a 画像信号線側のｎチャネルTFT
61b ゲート信号線側のｎチャネルTFT
62 保持回路
62a 第１のインバータ
62b 第２のインバータ
63 画素電極制御回路
64 駆動選択回路
81 第１の２値選択回路
81a ｐチャネルTFT
81b ｎチャネルTFT
82 第２の２値選択回路
82a ｐチャネルTFT
82b ｎチャネルTFT
91 時間を表示させる表示領域
92 分を表示させる表示領域
93 秒を表示させる表示領域
94 静止画を表示させる表示領域

Claims (5)

1. 基板上の所定方向に配置された複数本のゲート信号線と、
   前記ゲート信号線と交差させて配置された複数本の画像信号線と、
   複数本の前記ゲート信号線の少なくとも一本を任意に選択してオンするゲート信号線駆動回路と、
   複数本の前記画像信号線の少なくとも一本を任意に選択してオンする画像信号線駆動回路と、
   前記ゲート信号線と前記画像信号線の交差部に対応して配置された薄膜トランジスタと、
   前記薄膜トランジスタに接続された、書き換え駆動と静止画駆動のいずれかを選択する駆動選択回路と、
   前記駆動選択回路に接続された画素電極と、
   前記薄膜トランジスタと前記画素電極と前記駆動選択回路を含む画素部と、を有しており、
   前記駆動選択回路は、前記書き換え駆動が選択された前記画素電極を、入力された画像信号によって書き換え駆動する画素電極制御回路と、前記書き換え駆動が非選択の前記画素電極を、保持されている前記画像信号によって静止画駆動する保持回路と、を有しているドットマトリクス型表示装置であって、
   前記ゲート信号線駆動回路および前記画像信号線駆動回路はそれぞれ、第１のｐチャネル薄膜トランジスタおよび第１のｎチャネル薄膜トランジスタを有しており、
   前記駆動選択回路は、第２のｐチャネル薄膜トランジスタおよび第２のｎチャネル薄膜トランジスタを有しており、
   前記第２のｐチャネル薄膜トランジスタのチャネルに含まれるｎ型不純物の量が、前記第１のｐチャネル薄膜トランジスタのチャネルに含まれるｎ型不純物の量よりも多く、前記第２のｎチャネル薄膜トランジスタのチャネルに含まれるｐ型不純物の量が、前記第１のｎチャネル薄膜トランジスタのチャネルに含まれるｐ型不純物の量よりも多いドットマトリクス型表示装置。
2. 前記保持回路は、前記第２のｐチャネル薄膜トランジスタおよび前記第２のｎチャネル薄膜トランジスタから構成されたスタティック型メモリを有している請求項１に記載のドットマトリクス型表示装置。
3. 前記第２のｐチャネル薄膜トランジスタは、そのチャネルがｎ型不純物を１×１０¹⁶ｃｍ^-3〜５×１０¹⁷ｃｍ^-3含有し、前記第２のｎチャネル薄膜トランジスタは、そのチャネルがｐ型不純物を１×１０¹⁶ｃｍ^-3〜５×１０¹⁷ｃｍ^-3含有している請求項１または請求項２に記載のドットマトリクス型表示装置。
4. 前記ｐ型不純物はホウ素であり、前記ｎ型不純物はリンである請求項１乃至請求項３のいずれか１項に記載のドットマトリクス型表示装置。
5. 前記第２のｐチャネル薄膜トランジスタ及び前記第２のｎチャネル薄膜トランジスタは、それぞれオフリーク電流値が１０^-12Ａ以下の低温多結晶シリコンから成るチャネルを有している請求項１乃至請求項４のいずれか１項に記載のドットマトリクス型表示装置。