JP2004128487A - 薄膜半導体装置及びその製造方法 - Google Patents
薄膜半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004128487A JP2004128487A JP2003285780A JP2003285780A JP2004128487A JP 2004128487 A JP2004128487 A JP 2004128487A JP 2003285780 A JP2003285780 A JP 2003285780A JP 2003285780 A JP2003285780 A JP 2003285780A JP 2004128487 A JP2004128487 A JP 2004128487A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- tft
- output
- differential
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 72
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 75
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 239000010408 film Substances 0.000 claims abstract description 48
- 239000002019 doping agent Substances 0.000 claims abstract description 40
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 24
- 230000003321 amplification Effects 0.000 claims description 25
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 25
- 230000004913 activation Effects 0.000 claims description 14
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 9
- 230000009849 deactivation Effects 0.000 claims 8
- 230000002779 inactivation Effects 0.000 claims 2
- 230000008569 process Effects 0.000 abstract description 18
- 239000011521 glass Substances 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 30
- 230000000694 effects Effects 0.000 description 15
- 239000010410 layer Substances 0.000 description 11
- 239000004973 liquid crystal related substance Substances 0.000 description 11
- 239000011159 matrix material Substances 0.000 description 11
- 230000007423 decrease Effects 0.000 description 9
- 230000006870 function Effects 0.000 description 8
- 239000012535 impurity Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000001994 activation Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 238000007599 discharging Methods 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000007725 thermal activation Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
- H03F3/45192—Folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
- H03F3/45219—Folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
Abstract
工程を複雑にすることなく、多結晶シリコン膜に回路特性に適したnチャネル型TFTとpチャネル型TFTを形成することができる薄膜半導体装置及びその製造方法の提供。
【解決手段】
ガラス基板1上に形成した多結晶シリコン膜3にnチャネル型TFT及びpチャネル型TFTを形成する際に、nチャネル型TFTの一部及びpチャネル型TFTの一部のチャネル領域に、同時にP型又はN型のドーパントを導入する工程を含むものであり、1回のチャネルドープで、低VT及び高VTのpチャネル型TFTの組と、低VT及び高VTのnチャネル型TFTの組とを形成することができ、この方法を用いて、ロジックやスイッチ回路にはオフ電流を小さくできる高VT−TFTを、アナログ回路にはダイナミックレンジを大きくできる低VT−TFTを形成することにより、薄膜半導体装置の性能の向上を図る。
【選択図】
図1
Description
本発明によれば、絶縁性基板上に、少なくとも、結晶性シリコン膜を活性層とするnチャネル型の薄膜トランジスタ(TFT)及びpチャネル型のTFTを備える薄膜半導体装置において、nチャネル型及びpチャネル型のうち少なくとも1方のチャネル型のTFTが、閾値電圧の異なる複数種のTFTを含み、異なるチャネル型の中に同一のドーパントがチャネル領域に略等しい濃度で導入されたTFTを含む構成としてもよい。
本発明においては、前記TFTのチャネル領域にドーパントを含むものと含まないものとの2種類のTFTを含む構成としてもよい。
本発明においては、絶縁性基板上に、結晶性シリコン膜を活性層とするnチャネル型及びpチャネル型の薄膜トランジスタを有し、nチャネル型及びチャネル型のうち少なくとも一方のチャネル型の複数の薄膜トランジスタは,閾値電圧が互いに異なる複数種に分けられる、薄膜半導体装置において、電源電流の経路の1部を構成し、直列形態に接続されている、少なくとも1つの相対的に閾値電圧の低いTFTと、少なくとも1つの相対的に閾値電圧の高いTFTを有し、前記閾値電圧の高いTFTは、該TFTの制御端子に加える制御信号により、オン・オフ制御される構成としてもよい。
まず、本発明の第1の実施例に係る2種類のVTのTFTを備えるアナログ回路について、図8を参照して説明する。図8は、本発明の構造を差動増幅回路に適用した例を示す回路図である。以下の説明にあたって、TFTは高VT、低VTとも絶縁ゲート型トランジスタとする。
次に、本発明の第2の実施例に係る2種類のVTのTFTを備えるアナログ回路について、図9を参照して説明する。図9は低VT−TFTを差動段(図9の23)に適用し、差動対101、102およびカレントミラー回路103、104を低VT−TFTで形成し、差動対およびカレントミラー回路の電流パスを遮断するスイッチ501を高VT−TFTで形成した差動増幅回路である。差動対101、102およびカレントミラー回路103、104以外は全てスイッチ501と同様の高VT−TFTで形成されている。
次に、本発明の第3の実施例に係る2種類のVTのTFTを備えるアナログ回路について、図10を参照して説明する。図10は本発明の構造を差動増幅回路に適用した別の例を示す回路図である。
次に、本発明の第4の実施例に係る2種類のVTのTFTを備えるアナログ回路について、図11を参照して説明する。図11は、本発明の構造を差動増幅回路に適用した例を示す回路図である。
次に、本発明の第5の実施例に係る2種類のVTのTFTを備える絶縁基板上に形成した画像表示装置用回路について、図12乃至図15を参照して説明する。図12は、本発明を液晶表示装置に適用した例を示す図であり、図13は、有機EL表示装置に適用した例を示す図である。又、図14及び図15は、その具体的な回路構成を示す図である。
さらに追加して本発明の第6の実施例に係る2種類のVTのTFTを備えるアナログ回路について、図17を参照して説明する。図17は、本発明を差動増幅器に適用した別の実施例の回路構成を示す図である。
次に、低VT−TFTと高VT−TFTの構成を、差動増幅回路以外の増幅回路について適用した実施例について説明する。図18は、本発明の第7の実施例のソースフォロワ増幅回路の実施例の回路構成を示す図である。図18を参照すると、本実施例のソースフォロワ増幅回路は、高電位側電源端子13と出力端子12との間に直列形態で接続されたnチャネルトランジスタ111とpチャネルスイッチトランジスタ511と、低電位側電源端子14と出力端子12との間に直列形態で接続した電流源112とnチャネルスイッチトランジスタ512とを備えている。nチャネルトランジスタ111のゲートには入力電圧Vinが与えられ、トランジスタ512、511のゲートには、制御信号S1およびその反転信号S1Bがそれぞれ与えられる。このソースフォロワ増幅回路は、制御信号S1、S1Bがそれぞれハイレベル、ローレベルのとき、活性化され、制御信号S1、S1Bがそれぞれローレベル、ハイレベルのとき、非活性化される。図18の増幅回路の作用は、Vinが上昇すると、nチャネルトランジスタ111がソースフォロワ動作して出力電圧Voutを引き上げ、入力電圧Vinからトランジスタ111のゲート・ソース間電圧だけずれた電圧で安定する。またVinが低下すると、nチャネルトランジスタ111は一旦オフ状態となり、出力電圧Voutは電流源112の放電作用により引き下げられ、電圧VinとVoutの電位差がトランジスタ111の閾値電圧を超えたところで再びトランジスタ111がオンとなり、入力電圧Vinからトランジスタ111のゲート・ソース間電圧だけずれた電圧で安定する。図18の増幅回路ではトランジスタ111が低VT−TFTで形成され、他のトランジスタは高VT−TFTで形成される。これによる効果は、トランジスタ111の閾値電圧が下がるため増幅回路のダイナミックレンジが拡大するとともにソースフォロワの動作速度も向上する。一方、トランジスタスイッチ511、512は高VT−TFTで形成されるので、増幅回路停止時でもリーク電流による消費電力増加は生じない。
次に本発明の第8の実施例について、図19を参照して説明する。低VT−TFTを適用した図8乃至図11、図17、図18に示す差動増幅回路の各実施例では、高電位側電源端子13から低電位側電源端子14への電流パスを遮断するための専用のスイッチトランジスタが個別に設けられている。これに対して、本実施例は、高VT−TFTに、スイッチ機能を併せて持たせたものである。
2 アンダーコート層
3 多結晶シリコン膜
3a アモルファスシリコン膜
4 ゲート絶縁膜
5 ゲート電極
6 層間絶縁膜
7 電極
8 ノンドープ領域
9a、9d Bドープ領域
9b、9c Pドープ領域
10a、10b、10c レジストパターン
11、11a、11b 入力端子
12 出力端子
13 高電位側電源端子
14 低電位側電源端子
20 低VT−TFTを含むアナログ回路
21 低VT−TFTで構成したスイッチ
22 高VT−TFTで構成したスイッチ
23 差動段
24 差動段
30 差動増幅回路
31 絶縁基板(TFT基板)
32 表示部
33 ゲートドライバ
34 データドライバ
35 電源回路
36 表示コントローラ
37 メモリ
38 コモンドライバ
40 差動増幅回路
41 TFT
42 ゲート線
43 データ線
44 コモン線
45 液晶容量
46 蓄積容量
51 スイッチングTFT
52 ゲート線
53 データ線
54 電流制御TFT
55 OLED
100 増幅回路
101、102、201、202 差動対
103、104、203、204、913、914 カレントミラー回路
105、107、205、207、915 電流源
106、901 Pチャネルトランジスタ
131、132 相補型スイッチ
200 階調電圧発生回路
206、902 Nチャネルトランジスタ
300 デコーダ
400 ラッチ
500 出力端子群
501〜503、601、602、903、904 トランジスタスイッチ
504、604 トランジスタスイッチ
511 Pチャネルトランジスタ
512 Nチャネルトランジスタ
600 メモリセルアレイ
700 データ入力バッファ
800 データ出力バッファ
900 センスアンプ
951 低VT−TFTスイッチ
Claims (50)
- 絶縁性基板上に、少なくとも、多結晶シリコン膜を活性層とするnチャネル型の薄膜トランジスタ(TFT)及びpチャネル型のTFTを備える薄膜半導体装置において、
同一チャネル型の中に、閾値電圧の異なる複数種のTFTを含み、異なるチャネル型の中に、同一のドーパントがチャネル領域に略等しい濃度で導入されたTFTを含むことを特徴とする薄膜半導体装置。 - 前記閾値電圧の異なる複数種のTFTは、チャネル領域にP型又はN型の一方のドーパントを含むTFTと、チャネル領域にドーパントを含まないTFTとにより構成されることを特徴とする請求項1記載の薄膜半導体装置。
- 前記閾値電圧の異なる複数種のTFTは、チャネル領域にP型又はN型の一方のドーパントを含むTFTと、チャネル領域にP型及びN型の双方のドーパントを含むTFTとにより構成されることを特徴とする請求項1記載の薄膜半導体装置。
- 回路動作時にアイドリング電流を必要とするアナログ回路部と、スイッチと、を少なくとも備え、前記アナログ回路部は、前記閾値電圧の異なる複数種のTFTのうちの閾値電圧の低いTFTを前記アイドリング電流の電流パス上に含んで構成され、前記スイッチは、前記閾値電圧の異なる複数種のTFTのうちの閾値電圧の高いTFTで構成されることを特徴とする請求項1乃至3のいずれか一に記載の薄膜半導体装置。
- 前記アナログ回路部は、前記アイドリング電流の電流パス上に前記スイッチを含み、該スイッチにより前記アイドリング電流が遮断されることを特徴とする請求項4記載の薄膜半導体装置。
- 前記アナログ回路部は、前記スイッチによる前記アイドリング電流の導通、遮断により該回路の動作、停止が制御されることを特徴とする請求項5記載の薄膜半導体装置。
- 前記アナログ回路部は、入力端子、出力端子及び電源端子の各端子間の前記アイドリング電流の電流パス経路に前記閾値電圧の低いTFTを含む場合には、該電流パス経路上に前記スイッチを含むことを特徴とする請求項4乃至6のいずれか一に記載の薄膜半導体装置。
- 前記閾値電圧の高いTFT及び前記閾値電圧の低いTFTは、共にエンハンスメント型であることを特徴とする請求項4乃至7のいずれか一に記載の薄膜半導体装置。
- 前記アナログ回路部は、増幅回路、電源回路、又は、比較器のいずれか一を含むことを特徴とする請求項4乃至8のいずれか一に記載の薄膜半導体装置。
- 前記アナログ回路部は、少なくとも差動対に前記閾値電圧の低いTFTを含み、該差動対の電流パス経路上に前記スイッチを含む差動増幅回路であることを特徴とする請求項4乃至9のいずれか一に記載の薄膜半導体装置。
- 絶縁性基板上に、表示部と該表示部を駆動するための回路部とが一体で形成され、前記回路部に、請求項4乃至10のいずれか一に記載のアナログ回路部とスイッチとを含むことを特徴とする表示装置。
- 絶縁基板上の多結晶シリコン膜上に形成されたTFTを使用して構成されるアナログ回路部、ロジック回路部、スイッチからなる回路部と表示部とを備え、前記アナログ回路部は前記ロジック回路部に使用されるTFTの閾値電圧よりも低い閾値電圧を有するTFTを含んで構成されていることを特徴とする画像表示装置。
- 前記アナログ回路部は前記スイッチを介して電源が供給され、前記スイッチは前記ロジック回路部に使用されるTFTと同じ閾値電圧のTFTで構成されていることを特徴とする請求項12記載の画像表示装置。
- 前記表示部の画素スイッチは前記ロジック回路部に使用されるTFTと同じ閾値電圧のTFTで構成されていることを特徴とする請求項12又は13に記載の画像表示装置。
- 絶縁性基板上に、少なくとも、多結晶シリコン膜を用いてnチャネル型TFT及びpチャネル型TFTを形成する薄膜半導体装置の製造方法において、
前記nチャネル型TFTの少なくとも一部及び前記pチャネル型TFTの少なくとも一部のチャネル領域に、同時にP型又はN型のドーパントを導入する工程を含むことを特徴とする薄膜半導体装置の製造方法。 - 絶縁性基板上に、少なくとも多結晶シリコン膜を用いてnチャネル型TFT及びpチャネル型TFTを形成する薄膜半導体装置の製造方法において、
全面にP型又はN型のドーパントを導入する工程と、
前記nチャネル型TFTの少なくとも一部及び前記pチャネル型TFTの少なくとも一部のチャネル領域に、同時に前記N型又は前記P型のドーパントを導入する工程とを含むことを特徴とする薄膜半導体装置の製造方法。 - 絶縁性基板上に、少なくとも、結晶性シリコン膜を活性層とするnチャネル型の薄膜トランジスタ(TFT)及びpチャネル型のTFTを備える薄膜半導体装置において、
nチャネル型及びpチャネル型のうち少なくとも一方のチャネル型のTFTが、閾値電圧の異なる複数種のTFTを含み、異なるチャネル型の中に同一のドーパントがチャネル領域に略等しい濃度で導入されたTFTを含む、ことを特徴とする薄膜半導体装置。 - 絶縁性基板上に、結晶性シリコン膜を活性層とするnチャネル型又はpチャネル型の少なくとも一方のチャネル型の薄膜トランジスタ(TFT)を備える薄膜半導体装置において、
前記TFTのチャネル領域にドーパントを含むものと含まないものとの2種類のTFTを含むことを特徴とする薄膜半導体装置。 - nチャネル型TFTとpチャネル型TFTのうち少なくとも一方のチャネル型のTFTは、閾値の高低に関して、2つ又は3つ以上の種類に分類される、ことを特徴とする請求項17又は18記載の薄膜半導体装置。
- 絶縁性基板上に、結晶性シリコン膜を活性層とするnチャネル型及びpチャネル型の薄膜トランジスタを有し、nチャネル型及びpチャネル型のうち少なくとも一方のチャネル型の複数の薄膜トランジスタは、閾値電圧が互いに異なる複数種に分けられる、薄膜半導体装置において、
電源端子間、又は、電源端子と入力/出力端子間の電流経路内に、直列形態に接続されている、少なくとも1つの相対的に閾値電圧の低いTFTと、少なくとも1つの相対的に閾値電圧の高いTFTと、を有し、
前記閾値電圧の高い前記TFTは、前記TFTの制御端子に加える制御信号により、オン・オフ制御され、前記相対的に閾値電圧の低いTFTを含む回路の活性化・非活性化を制御する、ことを特徴とする薄膜半導体装置。 - 入力対に与えられた信号電圧を差動で受ける差動対と、
前記差動対の出力対と第1の電源間に接続される負荷素子対と、
前記差動対と第2の電源間に接続され、前記差動対に定電流を供給する電流源と、
を有する差動段を備え、
前記差動対、及び/又は、前記負荷素子対は、相対的に低閾値のトランジスタよりなり、
前記差動段の電流パスに挿入され、前記電流パスの導通・遮断を制御するスイッチ機能として、前記低閾値のトランジスタよりも高い閾値を有し、制御端子に入力される制御信号によってオン・オフ制御される少なくとも1つのトランジスタを備えている、ことを特徴とする差動増幅回路。 - 前記スイッチ機能として、前記差動対と前記第2の電源間に、前記電流源と直列形態に接続され、前記低閾値のトランジスタよりも高い閾値を有し、制御端子に入力される制御信号によってオン・オフ制御されるトランジスタを備えるか、又は、
前記電流源を、前記低閾値のトランジスタよりも高い閾値を有し、制御端子に入力される制御信号によってオン・オフ制御されるトランジスタで構成してなる、ことを特徴とする請求項21記載の差動増幅回路。 - 前記スイッチ機能として、前記低閾値のトランジスタよりも高い閾値を有し、制御端子に入力される制御信号によってオン・オフされ、前記負荷素子対の活性化・非活性化を制御するトランジスタを含む、ことを特徴とする請求項21記載の差動増幅回路。
- 入力対に与えられた信号電圧を差動で受ける差動対と、
前記差動対の出力対と第1の電源間に接続される負荷素子対と、
前記差動対と第2の電源間に接続され、前記差動対に定電流を供給する電流源と、
を有する差動段と、
前記差動対の出力を受けて出力端子から出力信号を出力する出力増幅段と、
を備え、
前記差動対、及び/又は、前記負荷素子対が、相対的に低閾値のトランジスタ対よりなり、
前記差動段の活性化・非活性化を制御する第1のスイッチ機能として、前記低閾値のトランジスタよりも高い閾値を有し、前記差動対と前記第2の電源間に前記電流源と直列形態に接続され、制御端子に入力される制御信号によってオン・オフ制御されるトランジスタを備えるか、又は、前記電流源を、前記低閾値のトランジスタよりも高い閾値を有し、制御端子に入力される制御信号によってオン・オフ制御されるトランジスタで構成し、
前記出力増幅段が、前記出力端子と前記第1の電源間に接続され、前記差動対の出力を制御端子に受ける出力段トランジスタを有し、
前記出力増幅段の活性化・非活性化を制御する第2のスイッチ機能として、前記出力段トランジスタの制御端子と前記第1又は第2の電源間に、前記制御信号にしたがって、第1のスイッチ機能のトランジスタとは逆相でオン・オフされ、前記低閾値のトランジスタよりも高い閾値のトランジスタを備えている、ことを特徴とする差動増幅回路。 - 入力対に与えられた信号電圧を差動で受ける差動対と、
前記差動対の出力対と第1の電源間に接続され、前記差動対を構成するトランジスタ対と逆導電型のトランジスタ対よりなる負荷素子対と、
前記差動対と第2の電源間に接続され、前記差動対に定電流を供給する電流源と、
を有する差動段と、
前記差動対の出力を受けて出力端子から出力信号を出力する出力増幅段と、
を備え、
前記差動対、及び/又は、前記負荷素子対が、相対的に低閾値のトランジスタ対よりなり、
前記差動段の活性化・非活性化を制御する第1のスイッチ機能として、前記低閾値のトランジスタよりも高い閾値を有し、前記差動対と前記第2の電源間に前記電流源と直列形態に接続され、制御端子に入力される制御信号によってオン・オフ制御されるトランジスタを備えるか、又は、前記電流源を、前記低閾値のトランジスタよりも高い閾値を有し、制御端子に入力される制御信号によってオン・オフ制御されるトランジスタで構成し、
前記出力増幅段は、前記第1の電源と前記出力端子間に接続され、制御端子に前記差動対の出力を受ける、相対的に低閾値の出力段トランジスタと、
前記第1の電源と前記出力端子間に、前記出力段トランジスタと直列形態に接続され、前記制御信号にしたがって前記第1のスイッチ機能のトランジスタと同相でオン・オフされ、前記低閾値のトランジスタよりも高い閾値のトランジスタを備えている、ことを特徴とする差動増幅回路。 - 前記出力増幅段が、前記出力端子と前記第2の電源間に、前記制御信号にしたがってオン・オフされ、前記低閾値のトランジスタよりも高い閾値のトランジスタを備えている、ことを特徴とする請求項24又は25記載の差動増幅回路。
- 前記出力段トランジスタが、前記差動対と逆導電型のトランジスタよりなる、ことを特徴とする請求項24又は25記載の差動増幅回路。
- 前記出力増幅段が、前記出力端子と前記第2の電源間に直列形態に接続された、電流源と、前記制御信号にしたがってオン・オフされ、前記低閾値のトランジスタよりも高い閾値のトランジスタと、を備えている、ことを特徴とする請求項24又は25記載の差動増幅回路。
- 第1、第2の入力端子からの入力信号電圧を差動で受ける第1の差動対と、前記第1の差動対の出力対と第1の電源間に接続され、前記第1の差動対と逆導電型の第1の負荷素子対と、前記第1の差動対と第2の電源間に接続され前記第1の差動対に定電流を与える第1の電流源と、を有する第1の差動段と、
前記第1、第2の入力端子からの入力信号電圧を差動で受け、前記第1の差動対と逆導電型の第2の差動対と、前記第2の差動対の出力対と前記第2の電源間に接続され、前記第2の差動対と逆導電型の第2の負荷素子対と、前記第2の差動対と前記第1の電源間に接続され前記第2の差動対に定電流を与える第2の電流源と、を有する第2の差動段と、
前記第1の差動対の出力を受け出力端子より出力信号を出力する第1の出力増幅段と、
前記第2の差動対の出力を受け前記出力端子より出力信号を出力する第2の出力増幅段と、
を有し、
前記第1の差動対、及び/又は、前記第1の負荷素子対が、相対的に低閾値のトランジスタよりなり、
前記第2の差動対、及び/又は、前記第2の負荷素子対が、相対的に低閾値のトランジスタよりなり、
前記第1の差動段の活性化・非活性化を制御する第1のスイッチ機能として、前記低閾値のトランジスタよりも高い閾値を有し、前記第1の差動対と前記第2の電源間に前記第1の電流源と直列形態に接続され、制御端子に入力される第1の制御信号によってオン・オフ制御されるトランジスタを備えるか、又は、前記第1の電流源を、前記低閾値のトランジスタよりも高い閾値を有し、制御端子に入力される第1の制御信号によってオン・オフ制御されるトランジスタで構成し、
前記第2の差動段の活性化・非活性化を制御する第2のスイッチ機能として、前記低閾値のトランジスタよりも高い閾値を有し、前記第2の差動対と前記第1の電源間に前記第2の電流源と直列形態に接続され、前記制御端子に入力される第2の制御信号によってオン・オフ制御されるトランジスタを備えるか、又は、前記第2の電流源を、前記低閾値のトランジスタよりも高い閾値を有し、制御端子に入力される第2の制御信号によってオン・オフ制御される1つのトランジスタで構成したことを特徴とする差動増幅回路。 - 前記第1の出力増幅段が、前記第1の電源と前記出力端子間に接続され、前記第1の差動対の出力を制御端子に受け、相対的に低閾値の第1の出力段トランジスタを有し、
前記第2の出力増幅段が、前記第2の電源と前記出力端子間に接続され、前記第2の差動対の出力を制御端子に受け、相対的に低閾値の第2の出力段トランジスタを有し、
前記第1の出力増幅段の活性化・非活性化を制御する第3のスイッチ機能として、前記出力端子と前記第1の電源間に、前記第1の出力段トランジスタと直列形態に接続され、前記第1の制御信号にしたがって、前記第1のスイッチ機能と同相でオン・オフされ、前記低閾値のトランジスタよりも高い閾値のトランジスタを備え、
前記第2の出力増幅段の活性化・非活性化を制御する第4のスイッチ機能として、前記出力端子と前記第2の電源間に、前記第2の出力段トランジスタと直列形態に接続され、前記第2の制御信号にしたがって前記第2のスイッチ機能と同相でオン・オフされ、前記低閾値のトランジスタよりも高い閾値のトランジスタを備えている、ことを特徴とする請求項29記載の差動増幅回路。 - 前記第1の出力増幅段が、前記出力端子と前記第2の電源間に、前記第1の制御信号にしたがって前記第1のスイッチ機能と同相でオン・オフされ、前記低閾値のトランジスタよりも高い閾値のトランジスタを備え、
前記第2の出力増幅段が、前記出力端子と前記第1の電源間に、前記制御信号にしたがって前記第2のスイッチ機能と同相でオン・オフされ、前記低閾値のトランジスタよりも高い閾値のトランジスタを備えている、ことを特徴とする請求項29又は30記載の差動増幅回路。 - 前記第1の出力段トランジスタが、前記第1の差動対と逆導電型のトランジスタよりなり、
前記第2の出力段トランジスタが、前記第2の差動対と逆導電型のトランジスタよりなる、ことを特徴とする請求項29乃至31のいずれか一に記載の差動増幅回路。 - 前記出力端子から出力信号が出力される前に、前記出力端子を充電又は放電する回路をさらに備えている、ことを特徴とする請求項29又は30記載の差動増幅回路。
- 前記第1の出力増幅段が、前記出力端子と前記第2の電源間に直列形態に接続された、第1の電流源と、前記第1の制御信号にしたがって前記第1のスイッチ機能と同相でオン・オフされ、前記低閾値のトランジスタよりも高い閾値のトランジスタと、を備え、
前記第2の出力増幅段が、前記出力端子と前記第1の電源間に直列形態に接続された、第2の電流源と、前記制御信号にしたがって前記第2のスイッチ機能と同相でオン・オフされ、前記低閾値のトランジスタよりも高い閾値のトランジスタと、を備えている、ことを特徴とする請求項29又は30記載の差動増幅回路。 - 入力対に与えられた入力信号を差動で受ける差動対と、
前記差動対の出力対と電源間に接続されている負荷素子対と、
前記差動対に流す電流を与える電流源と、
を有し、
前記差動対、及び/又は、前記負荷素子対が、相対的に低閾値のトランジスタ対よりなり、
前記電流源が、制御端子に入力される制御信号によってオン・オフが制御され、前記低閾値のトランジスタよりも高い閾値のトランジスタよりなる、ことを特徴とする差動増幅回路。 - 入力対に与えられた入力信号を差動で受ける差動対と、
前記差動対の出力対と電源間に接続されている負荷素子対と、
前記差動対に流す電流を与える電流源と、
を有し、
前記差動対、及び/又は、前記負荷素子対が、相対的に低閾値のトランジスタ対よりなり、
前記電源と前記負荷素子対間に接続され、制御端子に入力される制御信号によってオン・オフが制御され、前記低閾値のトランジスタよりも高い閾値の少なくとも1つのトランジスタを有し、前記負荷素子対の活性化・非活性化を制御するスイッチ回路を備えている、ことを特徴とする差動増幅回路。 - 前記負荷素子対は、制御端子同士が共通接続されたトランジスタ対よりなり、一方のトランジスタの出力端が、共通接続された前記制御端子に接続されてカレントミラー回路をなし、
前記スイッチ回路が、前記電源と、前記カレントミラー回路の共通接続された前記制御端子に接続され、低閾値のトランジスタよりも高い閾値のトランジスタよりなる第1のスイッチと、
前記カレントミラー回路の出力側トランジスタの出力端と、前記共通接続された前記制御端子との間に接続され、低閾値のトランジスタよりも高い閾値のトランジスタよりなる第2のスイッチと、を備え、前記第1及び第2のスイッチは、前記第1及び第2のスイッチを構成するトランジスタの制御端子に入力される制御信号により共通にオン・オフ制御される、ことを特徴とする請求項36記載の差動増幅回路。 - 入力信号を制御端子に入力し出力端子からの信号電圧が前記制御端子電圧に追従するフォロワ構成のトランジスタを有し、
前記フォロワ構成のトランジスタが、相対的に低閾値のトランジスタよりなり、
前記出力端子と電源間に、前記フォロワ構成のトランジスタと直列形態に接続され、制御信号にしたがってオン・オフされ、前記低閾値のトランジスタよりも閾値の高いトランジスタを備えている、ことを特徴とする増幅回路。 - 前記出力端子と第2の電源間に、前記制御信号にしたがってオン・オフ制御され、前記低閾値のトランジスタよりも高い閾値のトランジスタを備えている、ことを特徴とする請求項38記載の増幅回路。
- 前記トランジスタの閾値が負値の場合、閾値の高低は、閾値の絶対値の大小に対応する、ことを特徴とする請求項21乃至37のいずれか一に記載の差動増幅回路。
- 前記トランジスタの閾値が負値の場合、閾値の高低は、閾値の絶対値の大小に対応する、ことを特徴とする請求項38又は39に記載の増幅回路。
- 前記トランジスタが、絶縁性基板上に、結晶性シリコン膜を活性層とする薄膜トランジスタよりなる、ことを特徴とする請求項21乃至37のいずれか一に記載の差動増幅回路。
- 前記トランジスタが、絶縁性基板上に、結晶性シリコン膜を活性層とする薄膜トランジスタよりなる、ことを特徴とする請求項38又は39に記載の増幅回路。
- 請求項21乃至37のいずれか一記載の差動増幅回路を備えたセンスアンプを有するメモリ装置。
- データ信号を入力して表示パネルのデータ線を駆動するデータドライバを有する表示装置において、請求項21乃至37のいずれか一記載の差動増幅回路を備えた表示装置。
- 請求項21乃至37のいずれか一記載の差動増幅回路を備え、前記トランジスタが、絶縁性基板上に設けられ、結晶性シリコン膜を活性層とする薄膜トランジスタよりなる、半導体装置。
- 請求項38又は39記載の増幅回路を備え、前記トランジスタが、絶縁性基板上に設けられ、結晶性シリコン膜を活性層とする薄膜トランジスタよりなる、半導体装置。
- 同一導電型のトランジスタが、閾値電圧の異なる複数種のトランジスタを含み、異なる導電型のトランジスタが、同一のドーパントがチャネル領域に略等しい濃度で導入されたトランジスタを含む、ことを特徴とする請求項46又は47記載の半導体装置。
- 前記閾値の異なるトランジスタとして、チャネル領域に、P型又はN型の一方のドーパントを含むトランジスタと、チャネル領域にドーパントを含まないトランジスタとを含む、ことを特徴とする請求項46又は47記載の半導体装置。
- 前記閾値の異なるトランジスタとして、チャネル領域にP型又はN型の一方のドーパントを含むトランジスタと、チャネル領域にP型及びN型の双方のドーパントを含むトランジスタを含む、ことを特徴とする請求項46又は47記載の半導体装置。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003285780A JP4736313B2 (ja) | 2002-09-10 | 2003-08-04 | 薄膜半導体装置 |
EP03020276.6A EP1398836B1 (en) | 2002-09-10 | 2003-09-08 | Differential amplifier comprising thin film transistors with different threshold voltages |
EP07020221.3A EP1873786B1 (en) | 2002-09-10 | 2003-09-08 | Thin film semiconductor device and manufacturing method |
US10/657,196 US7224224B2 (en) | 2002-09-10 | 2003-09-09 | Thin film semiconductor device and manufacturing method |
CNB031584365A CN100426526C (zh) | 2002-09-10 | 2003-09-10 | 薄膜半导体装置及其制造方法 |
CN2008101308743A CN101359899B (zh) | 2002-09-10 | 2003-09-10 | 薄膜半导体装置及其制造方法 |
US11/740,226 US7595533B2 (en) | 2002-09-10 | 2007-04-25 | Thin film semiconductor device and manufacturing method |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002263606 | 2002-09-10 | ||
JP2002263606 | 2002-09-10 | ||
JP2003285780A JP4736313B2 (ja) | 2002-09-10 | 2003-08-04 | 薄膜半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010238088A Division JP5351868B2 (ja) | 2002-09-10 | 2010-10-25 | 差動増幅回路と半導体装置並びに表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004128487A true JP2004128487A (ja) | 2004-04-22 |
JP4736313B2 JP4736313B2 (ja) | 2011-07-27 |
Family
ID=31890560
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003285780A Expired - Lifetime JP4736313B2 (ja) | 2002-09-10 | 2003-08-04 | 薄膜半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7224224B2 (ja) |
EP (2) | EP1398836B1 (ja) |
JP (1) | JP4736313B2 (ja) |
CN (1) | CN100426526C (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007101757A (ja) * | 2005-09-30 | 2007-04-19 | Sharp Corp | アクティブマトリクス基板 |
US7589383B2 (en) | 2005-05-27 | 2009-09-15 | Nec Corporation | Thin film semiconductor device and method of manufacturing the same |
US7791082B2 (en) | 2006-09-27 | 2010-09-07 | Canon Kabushiki Kaisha | Semiconductor apparatus and method of manufacturing the same |
WO2011135945A1 (ja) * | 2010-04-28 | 2011-11-03 | シャープ株式会社 | 半導体装置、表示装置、並びに半導体装置及び表示装置の製造方法 |
US8471258B2 (en) | 2006-06-29 | 2013-06-25 | Semiconductor Energy Laboratory Co., Ltd. | Display device, method for manufacturing the same, and electronic device having the same |
JP2014212275A (ja) * | 2013-04-22 | 2014-11-13 | 株式会社ジャパンディスプレイ | 薄膜トランジスタ及びその製造方法並びそれを用いた表示装置 |
JP2015207769A (ja) * | 2009-10-30 | 2015-11-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9508742B2 (en) | 2009-12-11 | 2016-11-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having switching transistor that includes oxide semiconductor material |
JP2018037477A (ja) * | 2016-08-30 | 2018-03-08 | 京セラディスプレイ株式会社 | ドットマトリクス型表示装置 |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4468094B2 (ja) * | 2003-09-26 | 2010-05-26 | 日立プラズマディスプレイ株式会社 | 負荷駆動回路及びそれを用いたディスプレイ装置 |
KR100957580B1 (ko) * | 2003-09-30 | 2010-05-12 | 삼성전자주식회사 | 구동장치, 이를 갖는 표시장치 및 이의 구동방법 |
US7432141B2 (en) * | 2004-09-08 | 2008-10-07 | Sandisk 3D Llc | Large-grain p-doped polysilicon films for use in thin film transistors |
KR101090253B1 (ko) * | 2004-10-06 | 2011-12-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치 |
KR100598431B1 (ko) * | 2004-11-25 | 2006-07-11 | 한국전자통신연구원 | 능동 구동 전압/전류형 유기 el 화소 회로 및 표시 장치 |
KR20060089934A (ko) * | 2005-02-03 | 2006-08-10 | 삼성전자주식회사 | 트랜지스터 수가 감소된 전류 구동 데이터 드라이버 |
JP4111205B2 (ja) * | 2005-05-23 | 2008-07-02 | 日本電気株式会社 | 半導体装置、液晶ディスプレイパネル及び電子機器並びに半導体装置の設計方法及び製造方法 |
CN100362355C (zh) * | 2005-05-27 | 2008-01-16 | 东南大学 | 微型抗辐射电场传感器 |
KR100780209B1 (ko) * | 2006-05-26 | 2007-11-27 | 삼성전기주식회사 | 공급전압 변환 장치 |
JP2008072095A (ja) * | 2006-08-18 | 2008-03-27 | Advanced Lcd Technologies Development Center Co Ltd | 電子装置、表示装置、インターフェイス回路、差動増幅装置 |
US8035662B2 (en) * | 2006-11-22 | 2011-10-11 | Seiko Epson Corporation | Integrated circuit device and electronic instrument |
US7605654B2 (en) * | 2008-03-13 | 2009-10-20 | Mediatek Inc. | Telescopic operational amplifier and reference buffer utilizing the same |
US8508515B2 (en) * | 2009-08-05 | 2013-08-13 | Himax Technologies Limited | Buffering circuit with reduced dynamic power consumption |
US8183922B2 (en) * | 2009-11-17 | 2012-05-22 | Atmei Rousset S.A.S. | Differential pair with constant offset |
KR20190034696A (ko) * | 2009-12-25 | 2019-04-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 메모리 장치, 반도체 장치, 및 전자 장치 |
WO2011135890A1 (ja) * | 2010-04-30 | 2011-11-03 | シャープ株式会社 | 半導体装置、表示装置、および半導体装置の製造方法 |
CN102856260B (zh) * | 2012-09-26 | 2015-08-19 | 京东方科技集团股份有限公司 | 一种cmos晶体管及其制造方法 |
CN103715267A (zh) * | 2013-12-30 | 2014-04-09 | 京东方科技集团股份有限公司 | 薄膜晶体管、tft阵列基板及其制造方法和显示装置 |
WO2015186602A1 (ja) * | 2014-06-03 | 2015-12-10 | シャープ株式会社 | 半導体装置およびその製造方法 |
CN105225953A (zh) * | 2014-06-16 | 2016-01-06 | 上海和辉光电有限公司 | 薄膜晶体管的制造方法和阵列基板的制造方法 |
CN105336626A (zh) * | 2015-12-08 | 2016-02-17 | 深圳市华星光电技术有限公司 | 与数据线导通的薄膜晶体管的制备方法及薄膜晶体管 |
EP3696971A4 (en) | 2017-10-11 | 2021-07-14 | Hamamatsu Photonics K.K. | DIFFERENTIAL AMPLIFIER, PIXEL CIRCUIT AND SOLID STATE IMAGING DEVICE |
US11182670B2 (en) | 2017-11-16 | 2021-11-23 | International Business Machines Corporation | Thin-film large-area classifier |
CN108320705B (zh) | 2018-02-14 | 2021-04-27 | 京东方科技集团股份有限公司 | 像素单元及其制作方法和阵列基板 |
CN114035353B (zh) * | 2021-08-23 | 2023-05-02 | 山东蓝贝思特教装集团股份有限公司 | 一种在tft基板上确定光照区域的装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08264798A (ja) * | 1995-03-23 | 1996-10-11 | Semiconductor Energy Lab Co Ltd | 半導体装置および半導体装置作製方法 |
JPH09172183A (ja) * | 1995-09-06 | 1997-06-30 | Seiko Epson Corp | 半導体装置とその製造方法、及びアクティブマトリクス基板 |
JPH09270521A (ja) * | 1996-12-09 | 1997-10-14 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
JP2000323587A (ja) * | 1999-05-10 | 2000-11-24 | Nikon Corp | Cmos半導体装置及びその製造方法 |
Family Cites Families (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4446390A (en) * | 1981-12-28 | 1984-05-01 | Motorola, Inc. | Low leakage CMOS analog switch circuit |
JPS61100010A (ja) * | 1984-10-23 | 1986-05-19 | Sony Corp | Fet回路 |
US4872010A (en) * | 1988-02-08 | 1989-10-03 | Hughes Aircraft Company | Analog-to-digital converter made with focused ion beam technology |
US5471171A (en) * | 1990-10-09 | 1995-11-28 | Kabushiki Kaisha Toshiba | Amplifier device capable of realizing high slew rate with low power consumption |
KR920013458A (ko) * | 1990-12-12 | 1992-07-29 | 김광호 | 차동감지 증폭회로 |
US5461713A (en) * | 1991-05-10 | 1995-10-24 | Sgs-Thomson Microelectronics S.R.L. | Current offset sense amplifier of a modulated current or current unbalance type for programmable memories |
EP0614226A1 (en) * | 1992-10-05 | 1994-09-07 | Texas Instruments Incorporated | Gate electrode using stacked layers of TiN and polysilicon |
US5355035A (en) * | 1993-01-08 | 1994-10-11 | Vora Madhukar B | High speed BICMOS switches and multiplexers |
JPH0729381A (ja) * | 1993-07-13 | 1995-01-31 | Oki Micro Design Miyazaki:Kk | 半導体集積回路装置 |
JP3402400B2 (ja) * | 1994-04-22 | 2003-05-06 | 株式会社半導体エネルギー研究所 | 半導体集積回路の作製方法 |
US6498376B1 (en) * | 1994-06-03 | 2002-12-24 | Seiko Instruments Inc | Semiconductor device and manufacturing method thereof |
DE69502350T2 (de) * | 1994-06-28 | 1998-10-29 | Nippon Telegraph & Telephone | SOI (Silizium auf Isolator)-Logikschaltung mit niedriger Spannung |
JPH08148580A (ja) * | 1994-08-01 | 1996-06-07 | Seiko Instr Inc | 半導体集積回路装置 |
JP3219674B2 (ja) * | 1995-03-09 | 2001-10-15 | キヤノン株式会社 | 液晶表示装置 |
JP3633061B2 (ja) * | 1995-10-19 | 2005-03-30 | 三菱電機株式会社 | 半導体集積回路装置 |
US6111427A (en) * | 1996-05-22 | 2000-08-29 | Nippon Telegraph And Telephone Corporation | Logic circuit having different threshold voltage transistors and its fabrication method |
TW434834B (en) * | 1996-06-29 | 2001-05-16 | Hyundai Electronics Ind | Method of manufacturing a complementary metal-oxide semiconductor device |
JP3544096B2 (ja) * | 1997-03-26 | 2004-07-21 | 東京大学長 | 半導体集積回路装置 |
JP3460519B2 (ja) * | 1997-07-18 | 2003-10-27 | 株式会社デンソー | バッファ回路 |
JP4030198B2 (ja) * | 1998-08-11 | 2008-01-09 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
US6190952B1 (en) * | 1999-03-03 | 2001-02-20 | Advanced Micro Devices, Inc. | Multiple semiconductor-on-insulator threshold voltage circuit |
JP4160174B2 (ja) * | 1998-10-07 | 2008-10-01 | 東芝松下ディスプレイテクノロジー株式会社 | 半導体装置 |
JP3483484B2 (ja) * | 1998-12-28 | 2004-01-06 | 富士通ディスプレイテクノロジーズ株式会社 | 半導体装置、画像表示装置、半導体装置の製造方法、及び画像表示装置の製造方法 |
JP4627822B2 (ja) * | 1999-06-23 | 2011-02-09 | 株式会社半導体エネルギー研究所 | 表示装置 |
US6544146B1 (en) * | 2000-03-31 | 2003-04-08 | Kenneth W. Stearns | Methods and apparatus for linking arm and leg motions on elliptical and other exercise machines |
DE19944248C2 (de) * | 1999-09-15 | 2002-04-11 | Infineon Technologies Ag | Inputbuffer einer integrierten Halbleiterschaltung |
JP3538084B2 (ja) * | 1999-09-17 | 2004-06-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US6693331B2 (en) * | 1999-11-18 | 2004-02-17 | Intel Corporation | Method of fabricating dual threshold voltage n-channel and p-channel MOSFETS with a single extra masked implant operation |
JP4132508B2 (ja) * | 1999-12-13 | 2008-08-13 | 三菱電機株式会社 | 半導体装置の製造方法 |
US20020096723A1 (en) * | 1999-12-31 | 2002-07-25 | Kaoru Awaka | Transient frequency in dynamic threshold metal-oxide-semiconductor field effect transistors |
JP3416628B2 (ja) * | 2000-04-27 | 2003-06-16 | 松下電器産業株式会社 | 半導体集積回路装置 |
JP3700558B2 (ja) * | 2000-08-10 | 2005-09-28 | 日本電気株式会社 | 駆動回路 |
US6246221B1 (en) * | 2000-09-20 | 2001-06-12 | Texas Instruments Incorporated | PMOS low drop-out voltage regulator using non-inverting variable gain stage |
EP1217662A1 (en) * | 2000-12-21 | 2002-06-26 | Universite Catholique De Louvain | Ultra-low power basic blocks and their uses |
KR100495023B1 (ko) * | 2000-12-28 | 2005-06-14 | 가부시끼가이샤 도시바 | 반도체 장치 및 그 제조 방법 |
JP3846293B2 (ja) * | 2000-12-28 | 2006-11-15 | 日本電気株式会社 | 帰還型増幅回路及び駆動回路 |
JP2003069353A (ja) * | 2001-08-24 | 2003-03-07 | Toshiba Corp | 差動増幅回路および液晶表示装置駆動用半導体集積回路 |
-
2003
- 2003-08-04 JP JP2003285780A patent/JP4736313B2/ja not_active Expired - Lifetime
- 2003-09-08 EP EP03020276.6A patent/EP1398836B1/en not_active Expired - Lifetime
- 2003-09-08 EP EP07020221.3A patent/EP1873786B1/en not_active Expired - Lifetime
- 2003-09-09 US US10/657,196 patent/US7224224B2/en active Active
- 2003-09-10 CN CNB031584365A patent/CN100426526C/zh not_active Expired - Lifetime
-
2007
- 2007-04-25 US US11/740,226 patent/US7595533B2/en not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08264798A (ja) * | 1995-03-23 | 1996-10-11 | Semiconductor Energy Lab Co Ltd | 半導体装置および半導体装置作製方法 |
JPH09172183A (ja) * | 1995-09-06 | 1997-06-30 | Seiko Epson Corp | 半導体装置とその製造方法、及びアクティブマトリクス基板 |
JPH09270521A (ja) * | 1996-12-09 | 1997-10-14 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
JP2000323587A (ja) * | 1999-05-10 | 2000-11-24 | Nikon Corp | Cmos半導体装置及びその製造方法 |
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7589383B2 (en) | 2005-05-27 | 2009-09-15 | Nec Corporation | Thin film semiconductor device and method of manufacturing the same |
JP2007101757A (ja) * | 2005-09-30 | 2007-04-19 | Sharp Corp | アクティブマトリクス基板 |
US8471258B2 (en) | 2006-06-29 | 2013-06-25 | Semiconductor Energy Laboratory Co., Ltd. | Display device, method for manufacturing the same, and electronic device having the same |
US7791082B2 (en) | 2006-09-27 | 2010-09-07 | Canon Kabushiki Kaisha | Semiconductor apparatus and method of manufacturing the same |
JP2015207769A (ja) * | 2009-10-30 | 2015-11-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2018085534A (ja) * | 2009-10-30 | 2018-05-31 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2020017748A (ja) * | 2009-10-30 | 2020-01-30 | 株式会社半導体エネルギー研究所 | 半導体装置 |
KR102062077B1 (ko) | 2009-10-30 | 2020-01-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
KR20180135995A (ko) * | 2009-10-30 | 2018-12-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
KR101930730B1 (ko) * | 2009-10-30 | 2018-12-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
JP2017063209A (ja) * | 2009-10-30 | 2017-03-30 | 株式会社半導体エネルギー研究所 | 半導体装置 |
KR101770976B1 (ko) * | 2009-12-11 | 2017-08-24 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
US9893204B2 (en) | 2009-12-11 | 2018-02-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having transistor including two oxide semiconductor layers having different lattice constants |
US9508742B2 (en) | 2009-12-11 | 2016-11-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having switching transistor that includes oxide semiconductor material |
US20130175535A1 (en) * | 2010-04-28 | 2013-07-11 | Sharp Kabushiki Kaisha | Semiconductor device, display device, and production method for semiconductor device and display device |
WO2011135945A1 (ja) * | 2010-04-28 | 2011-11-03 | シャープ株式会社 | 半導体装置、表示装置、並びに半導体装置及び表示装置の製造方法 |
US8853701B2 (en) | 2010-04-28 | 2014-10-07 | Sharp Kabushiki Kaisha | Semiconductor device, display device, and production method for semiconductor device and display device |
JP2014212275A (ja) * | 2013-04-22 | 2014-11-13 | 株式会社ジャパンディスプレイ | 薄膜トランジスタ及びその製造方法並びそれを用いた表示装置 |
JP2018037477A (ja) * | 2016-08-30 | 2018-03-08 | 京セラディスプレイ株式会社 | ドットマトリクス型表示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4736313B2 (ja) | 2011-07-27 |
US7595533B2 (en) | 2009-09-29 |
EP1873786B1 (en) | 2020-01-15 |
US20040046209A1 (en) | 2004-03-11 |
EP1398836A3 (en) | 2006-09-27 |
US7224224B2 (en) | 2007-05-29 |
CN1490883A (zh) | 2004-04-21 |
EP1873786A3 (en) | 2015-01-14 |
EP1398836B1 (en) | 2021-07-21 |
CN100426526C (zh) | 2008-10-15 |
EP1873786A2 (en) | 2008-01-02 |
EP1398836A2 (en) | 2004-03-17 |
US20070194377A1 (en) | 2007-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4736313B2 (ja) | 薄膜半導体装置 | |
JP6010679B2 (ja) | デジタル回路、半導体装置及び電子機器 | |
US6741098B2 (en) | High speed semiconductor circuit having low power consumption | |
US20080186266A1 (en) | Display driver ic having embedded memory | |
JP2011147038A (ja) | 半導体装置及びこれを備えるデータ処理システム | |
JP5351868B2 (ja) | 差動増幅回路と半導体装置並びに表示装置 | |
US6630717B2 (en) | CMOS semiconductor circuit with reverse bias applied for reduced power consumption | |
JP5024760B2 (ja) | 信号レベル変換回路 | |
US6850094B2 (en) | Semiconductor integrated circuit having a plurality of threshold voltages | |
JP4357936B2 (ja) | 半導体装置 | |
JP2011147037A (ja) | 半導体装置及びこれを備えるデータ処理システム | |
US6570811B1 (en) | Writing operation control circuit and semiconductor memory using the same | |
US7098698B2 (en) | Semiconductor integrated circuit device and sense amplifier of memory | |
JP5117224B2 (ja) | 信号レベル変換回路 | |
US20050185469A1 (en) | Reverse voltage generation circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060713 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100824 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101025 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110418 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4736313 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
EXPY | Cancellation because of completion of term |