JP2016033541A

JP2016033541A - ドットマトリクス型表示装置

Info

Publication number: JP2016033541A
Application number: JP2014155618A
Authority: JP
Inventors: 横山　良一; Ryoichi Yokoyama; 良一横山
Original assignee: Kyocera Display Corp
Current assignee: Kyocera Display Corp
Priority date: 2014-07-31
Filing date: 2014-07-31
Publication date: 2016-03-10

Abstract

【課題】１つの表示パネルにおいて静止画表示と書き換え表示を組み合わせて成る表示を極めて低い消費電力でもって可能とすること。また、アクティブマトリクス型の表示装置において個々の画素の表示の制御を共通電圧によって行えるようにすること。
【解決手段】ドットマトリクス型表示装置は、複数本のゲート信号線GL1〜GL128の一本を任意に選択してオンするゲート信号線駆動回路３と、複数本の画素選択信号線SL1〜SL128の一本を任意に選択してオンする画素選択信号線駆動回路４と、を有しており、画素電極部の駆動選択回路は、書き換え駆動の入力線が共通電圧線２に接続されていることにより、選択された画素電極部を共通電圧のハイ／ローによって書き換えるとともに、非選択の画素電極部を静止画駆動する。
【選択図】図１

Description

本発明は、基板上に薄膜トランジスタ(Thin Film Transistor :TFT)素子を含む画素電極部が多数形成されているドットマトリクス型表示装置に関する。

従来、例えば液晶表示装置(Liquid Crystal Display :LCD)は、TFT素子を含む画素電極部が多数形成されたTFTアレイ側基板と、カラーフィルタ及びブラックマトリクスが形成されたカラーフィルタ側基板とを互いに対向させて、それらの基板を所定の間隔でもって貼り合わせ、それらの基板間に液晶を充填、封入させることによって作製される。

従来のアクティブマトリクス型の液晶表示装置の基本構成の一例を図17に示す。例えば、TFTアレイ側基板は、その上の第１の方向(行方向)に形成された複数本のゲート信号線Gl,G2,G3,・・・Gnと、第１の方向と交差する第２の方向(列方向)にゲート信号線と交差させて形成された複数本の画像信号線Sl,S2,S3,・・・Smと、ゲート信号線と画像信号線の交差部に形成された、TFT素子101、画素電極(図示せず)を含む画素電極部Pll,P12,P13,・・・Pnmと、を有する構成である。また、共通電極 (図示せず)と、その共通電極に共通電圧(Vcom)を供給する共通電極線102は、画素電極との間で液晶に印加する垂直的な電界を形成する場合、カラーフィルタ側基板上に設けられている。また共通電極線102は、画素電極との間で液晶に印加する水平的な電界（横電界）を形成する場合、TFTアレイ側基板上に設けられている。なお、図17において、103はゲート信号線駆動回路、104は画像信号(ソース信号)線駆動回路、110は表示部、111は液晶表示パネルである。

TFT素子は、例えば、アモルファスシリコン(a-Si)等から成る半導体膜を有し、ゲート電極部、ソース電極部、ドレイン電極部の３端子部を有する構成である。そして、ゲート電極部に所定電位の電圧(例えば６Ｖ)を印加することにより、ソース電極部とドレイン電極部の間の半導体膜（チャネル）に電流を流す、スイッチング素子 (ゲートトランスファ素子)として機能する。また、画素電極は、一般に酸化インジウムスズ(Indium Tin Oxide :ITO)等から成る透明導電体層から構成されている。

また、カラーフィルタ側基板は、共通電極及び共通電圧線が形成された主面と反対側の主面に、それぞれの画素に対応する赤(R)、緑(G)、青(B)のカラーフィルタが形成されており、それぞれの画素を通過する光が相互に干渉することを防ぐブラックマトリクスがカラーフィルタの外周を囲むように形成されている。尚、カラーフィルタ及びブラックマトリクスは、カラー表示を行わない場合はなくてもよい。また、透過型LCDの場合はバックライトが設けられており、反射型LCDの場合はバックライトはなくてもよい。

このようなLCDにおいて、静止画像を表示させる際に外部回路、信号線駆動回路などの消費電力を低減するために、画素がそれぞれスタティック型メモリ(Static Random Access Memory :SRAM)等の記憶回路とD/A(Digital/Analog)変換回路を有する構成が提案されている(例えば、特許文献１,２を参照)。即ち、CMOS(Complementary Metal Oxide Semiconductor :相補型金属酸化膜半導体)インバータ等のインバータ(反転論理回路)をループ状に接続したSRAMと、nビット(nは自然数)のデジタル信号を階調表示が可能なアナログ信号に変換するD/A変換回路とを有し、静止画像の表示期間においては、DAC(Digital to Analog Converter)コントローラのみを駆動して、記憶回路に記憶されたデジタル映像信号を繰り返し読み出し、D/A変換を行ってアナログ信号階調信号を得て、そのアナログ信号階調信号によって静止画像の表示を行う。そして、静止画像の表示を行う際にソース信号線駆動回路及びゲート信号線駆動回路を停止する、という構成である。この構成により、静止画像の表示時における外部回路、信号線駆動回路などの消費電力を低減することができる。

また、外枠表示用のドットの並びを介して隣接して配置された複数の文字表示用のドットマトリクスを具える表示装置であって、外枠表示用のドットの並びのうちドットマトリクスの上側及び下側にあるドットの並びに表示制御手段から出力される信号線のうち文字表示には使用されないドットマトリクス用のコモンラインを接続して表示を制御するものが知られている（例えば、特許文献３を参照）。

特開2002-162947号公報特開2002-196306号公報特開平9-114417号公報

しかしながら、記憶回路とD/A変換回路を有する上記従来の構成のLCDにおいては、動画表示をさせるための通常動作モード(アナログ動作モード)と、静止画表示させるためのデジタル表示モード(メモリ動作モード)とを切り替える構成について記載されているが、静止画表示と動画表示を組み合わせて成る表示をより低消費電力で行う点については何等開示されていない。

また、外枠表示用のドットの並びにコモンラインを接続して表示を制御する表示装置においては、外枠表示用のドットの並びの個々のドットの表示を制御することはできないという問題点があった。

従って、本発明は、上記従来の問題点に鑑みて完成されたものであり、その目的は、１つの表示パネルにおいて静止画表示と書き換え表示を組み合わせて成る表示を極めて低い消費電力でもって可能とすることである。また、TFT素子を有するアクティブマトリクス型の表示装置において個々の画素の表示の制御を共通電圧によって行えるようにすることである。

本発明のドットマトリクス型表示装置は、基板上の第１の方向に形成された複数本のゲート信号線と、前記第１の方向に交差する第２の方向に前記ゲート信号線と交差させて形成された複数本の画素選択信号線と、前記ゲート信号線と前記画素選択信号線の交差部に形成された、書き換え駆動と静止画駆動のいずれかを選択する駆動選択回路を含む画素電極部と、それぞれの前記画素電極部に共通電圧を供給する共通電圧線と、複数本の前記ゲート信号線の一本を任意に選択してオンするゲート信号線駆動回路と、複数本の前記画素選択信号線の一本を任意に選択してオンする画素選択信号線駆動回路と、を有しており、前記駆動選択回路は、書き換え駆動の入力線が前記共通電圧線に接続されていることによって、オン状態の前記ゲート信号線とオン状態の前記画素選択信号線との交差部にある選択された画素電極部を前記共通電圧のハイ／ローによって書き換えるとともに、非選択の画素電極部を静止画駆動する構成である。

本発明のドットマトリクス型表示装置は、好ましくは、前記書き換え駆動を適用する表示領域が書き換え周期を相違させて複数設けられている。

また、本発明のドットマトリクス型表示装置は、好ましくは、相違する前記書き換え周期の比が１０倍以上とされている。

また、本発明のドットマトリクス型表示装置は、好ましくは、前記表示領域の前記書き換え周期に対応する書き換え期間は、書き換えを実行する動作期間及びそれ以外の書き換え休止期間を含んでおり、前記書き換え休止期間が前記動作期間よりも長い。

また、本発明のドットマトリクス型表示装置は、好ましくは、前記静止画駆動が適用される表示領域において、前記共通電圧のハイ／ローが定期的に反転される。

本発明のドットマトリクス型表示装置は、基板上の第１の方向に形成された複数本のゲート信号線と、第１の方向に交差する第２の方向に前記ゲート信号線と交差させて形成された複数本の画素選択信号線と、ゲート信号線と画素選択信号線の交差部に形成された、書き換え駆動と静止画駆動のいずれかを選択する駆動選択回路を含む画素電極部と、それぞれの画素電極部に共通電圧を供給する共通電圧線と、複数本のゲート信号線の一本を任意に選択してオンするゲート信号線駆動回路と、複数本の画素選択信号線の一本を任意に選択してオンする画素選択信号線駆動回路と、を有しており、駆動選択回路は、書き換え駆動の入力線が共通電圧線に接続されていることによって、オン状態のゲート信号線とオン状態の画素選択信号線との交差部にある選択された画素電極部を共通電圧のハイ／ローによって書き換えるとともに、非選択の画素電極部を静止画駆動することから、静止画駆動させる画素電極部においてはゲート信号線および／または画素選択信号線をオフ状態とし、書き換え駆動させる画素電極部においてのみ選択的にゲート信号線及び画素選択信号線をオン状態とするので、消費電力を極めて低く抑えることができる。また、アクティブマトリクス型の表示装置において個々の画素の表示の制御を共通電圧によって行うことができる。その結果、画像信号線を省くことができるので、画素電極部の開口率が向上する。さらに、画素の回路集積度が向上し、製造の歩留まりも向上する。

本発明のドットマトリクス型表示装置は、書き換え駆動を適用する表示領域が書き換え周期を相違させて複数設けられている場合、書き換え周期をそれぞれに最適なものとした表示領域を複数設けることができる。従って、ある表示領域では書き換えと次の書き換えとの間の期間を非常に長く設定し、他の表示領域では書き換えと次の書き換えとの間の期間を短く設定することにより、消費電力の制御を高い精度で行うことができる。その結果、消費電力をより低減させることができる。

また、本発明のドットマトリクス型表示装置は、相違する書き換え周期の比が１０倍以上とされている場合、消費電力をより低減させる効果が高まる。

また、本発明のドットマトリクス型表示装置は、表示領域の書き換え周期に対応する書き換え期間は、書き換えを実行する動作期間及びそれ以外の書き換え休止期間を含んでおり、書き換え休止期間が動作期間よりも長い場合、書き換え期間における書き換えの動作期間をかなりの短いものとすることができ、消費電力をさらに低減させることができる。

また、本発明のドットマトリクス型表示装置は、静止画駆動が適用される表示領域において、共通電圧のハイ／ローが定期的に反転される場合、書き換え駆動が適用される表示領域は勿論のこと静止画駆動が適用される表示領域においても液晶分子の劣化を抑えることができる。

図１は、本発明のドットマトリクス型表示装置について実施の形態の一例を示すブロック回路図である。図２は、本発明のドットマトリクス型表示装置におけるゲート信号線駆動回路の詳細な構成を示す回路図である。図３は、本発明のドットマトリクス型表示装置における画素選択信号線駆動回路の詳細な構成を示す回路図である。図４は、参考例のドットマトリクス型表示装置における画像信号線駆動回路の詳細な構成を示す回路図である。図５の（ａ）は、ゲート信号線駆動回路における１本のゲート信号線をオン／オフさせる駆動回路部のブロック回路図、（ｂ）は（ａ）の詳細を示す回路図である。図６の（ａ）は、画素選択信号線駆動回路における１本の画素選択信号線をオン／オフさせる駆動回路部のブロック回路図、（ｂ）は（ａ）の詳細を示す回路図である。図７の（ａ）は、参考例の画像信号線駆動回路における１本の画素選択信号線をオン／オフさせる駆動回路部のブロック回路図、（ｂ）は（ａ）の詳細を示す回路図である。図８は、保持回路と画素電極制御回路を有する駆動選択回路を含む画素電極部の１実施の形態を示すブロック回路図である。図９は、参考例の保持回路と画素電極制御回路を有する駆動選択回路を含む画素電極部を示すブロック回路図である。図１０は、図８の各ブロック回路を構成するTFT素子群の接続関係を措いた詳細な回路図である。図１１は、図９の参考例の各ブロック回路を構成するTFT素子群の接続関係を措いた詳細な回路図である。図１２は、画素電極制御回路を構成するTFT素子群の接続関係を描いた詳細な回路図である。図１３は、参考例の画素電極制御回路を構成するTFT素子群の接続関係を描いた詳細な回路図である。図１４の（ａ），（ｂ）は、共通電圧Ｖcom（Ａ）と画像信号data（Ｂ）を２値入力とする、論理ゲート回路の出力（Ｙ）を記載した真理値表であり、（ａ）はＢ＝Ａの場合の真理値表、（ｂ）はＢ＝０の場合の真理値表である。図１５は、参考例の共通電圧Ｖcom（Ａ）と画像信号data（Ｂ）を２値入力とする、排他的論理和の論理ゲート回路の出力（Ｙ）を記載した真理値表である。図１６は、本発明のドットマトリクス型表示装置を適用したデジタル表示式腕時計の表示パネルの平面図である。図１７は、従来のドットマトリクス型表示装置の基本構成を示すブロック回路図である。

以下、本発明のドットマトリクス型表示装置の実施の形態について、図面を参照しながら説明する。但し、以下で参照する各図は、本発明のドットマトリクス型表示装置の構成部材のうち、本発明の構成を説明するために必要な主要な部材を示している。従って、本発明に係るドットマトリクス型表示装置は、各図に示されていない、配線導体、回路基板、制御IC、制御LSI等の周知の構成部材を備えていてもよい。

本発明のドットマトリクス型表示装置は、ガラス基板等の基板上の第１の方向に形成された複数本のゲート信号線と、第１の方向に交差する第２の方向に前記ゲート信号線と交差させて形成された複数本の画素選択信号線と、ゲート信号線と画素選択信号線の交差部に形成された、書き換え駆動と静止画駆動のいずれかを選択する駆動選択回路を含む画素電極部と、それぞれの画素電極部に共通電圧を供給する共通電圧線と、複数本のゲート信号線の一本を任意に選択してオンするゲート信号線駆動回路と、複数本の画素選択信号線の一本を任意に選択してオンする画素選択信号線駆動回路と、を有しており、駆動選択回路は、書き換え駆動の入力線が共通電圧線に接続されていることによって、オン状態のゲート信号線とオン状態の画素選択信号線との交差部にある選択された画素電極部を共通電圧のハイ／ローによって書き換えるとともに、非選択の画素電極部を静止画駆動することから、静止画駆動させる画素電極部においてはゲート信号線及び画素選択信号線をオフ状態とし、書き換え駆動させる画素電極部においてのみ選択的にゲート信号線および／または画素選択信号線をオン状態とする構成である。この構成により、１つの表示パネルにおいて、静止画駆動させる画素電極部においてはゲート信号線及び画素選択信号線をオフ状態とし、書き換え駆動させる画素電極部においてのみ選択的にゲート信号線及び画素選択信号線をオン状態とするので、即ち書き換え駆動させる画素電極部のみを任意選択的にオンさせるランダムアクセス法によってオン状態とするので、消費電力を極めて低く抑えることができる。また、アクティブマトリクス型の表示装置において個々の画素の表示の制御を共通電圧によって行うことができる。その結果、画像信号線を省くことができるので、画素電極部の開口率が向上する。さらに、画素の回路集積度が向上し、製造の歩留まりも向上する。

本発明のドットマトリクス型表示装置について実施の形態の一例を図１に示す。図１は、ドットマトリクス型表示装置の基本構成のブロック回路図であり、表示パネルは16384ドット(縦128ドット×横128ドット)の画素数を有する白黒表示のLCDである。図１において、LCDパネルの一方の横側にゲート信号線駆動回路３が設けられ、LCDパネルの下側に画素選択信号線駆動回路４が設けられている。なお、図１において、１はTFT素子、２は共通電圧Vcomを画素電極部の共通電極に供給する共通電圧線、10は表示部、11はLCDパネルである。

図２は、ゲート信号線駆動回路３の詳細な構成を示す回路図である。ゲート信号線駆動回路３は、ゲート選択信号線GSl〜GS7、ゲート選択信号線GSl〜GS7のそれぞれの反転信号を生成するCMOSインバータ等から成るインバータ21からの反転出力を伝送する反転ゲート選択信号線iGSl〜iGS7(図では符号に上付きバーの反転記号を付している)、ゲート選択信号線GSl〜GS7及び反転ゲート選択信号線iGSl〜iGS7から成る14個の信号のうち７個の信号が入力される論理和否定(NOR)の論理ゲート回路22、論理ゲート回路22の出力の電圧振幅を昇圧させて画素電極部のゲート信号側のTFT素子を動作させるための昇圧回路(レベルシフタ(Level/Shifter :Ｌ／Ｓ))23、昇圧回路23の出力を反転させるCMOSインバータ等から成るインバータ24、を有している。尚、図２において10は表示部である。

このゲート信号線駆動回路３において、論理ゲート回路22は、それに入力される７個の信号の全てがロー(「Ｌ」で表し、例えば０Ｖの信号)である場合に、ハイ(「Ｈ」で表し、例えば３Ｖの信号)を出力する。そして、論理ゲート回路22に入力される、ゲート選択信号線GSl〜GS7及び反転ゲート選択信号線iGSl〜iGS7の配線の組合せは２⁷＝128通りあり、ゲート選択信号線GSl〜GS7に入力する７個で１組の信号によって、１つの論理ゲート回路22を選択することができる。これにより、ゲート信号線GLl〜GL128のうちの1本を任意に選択してオンすることができる。尚、ゲート選択信号線GSl〜GS7に入力する７個で1組の信号の制御は、LCDパネル11上または外部に設けられた制御LSI(Large Scale lntegrated circuit)等によって行うことができる。

図３は、画素選択信号線駆動回路４の詳細な構成を示す回路図である。画素選択信号線駆動回路４は、画素選択信号基線SSl〜SS7、画素選択信号基線SSl〜SS7のそれぞれの反転信号を生成するCMOSインバータ等から成るインバータ31、インバータ31からの反転出力を伝送する反転画素選択信号基線iSSl〜iSS7、画素選択信号基線SSl〜SS7及び反転画素選択信号基線iSSl〜iSS7から成る14個の信号のうち７個の信号が入力される論理和否定 (NOR)の論理ゲート回路32、論理ゲート回路32の出力の電圧振幅を昇圧させて画素電極部の画素選択信号側のTFT素子を動作させるための昇圧回路（Ｌ／Ｓ)33、昇圧回路33の出力を反転させるCMOSインバータ等から成るインバータ34、を有している。

この画素選択信号線駆動回路４において、論理ゲート回路32は、それに入力される7個の信号の全てがＬ(例えば０Ｖの信号)である場合に、Ｈ(例えば３Ｖの信号)を出力する。そして、論理ゲート回路32に入力される、画素選択信号基線SSl〜SS7及び反転画素選択信号基線iSSl〜iSS7の配線の組合せは２⁷＝128通りあり、画素選択信号基線SSl〜SS7に入力する７個で1組の信号によって、１つの論理ゲート回路32を選択することができる。これにより、画素選択信号線SL1〜SL128のうちの１本を任意に選択してオンすることができる。尚、画素選択信号線SSl〜SS7に入力する７個で１組の信号の制御は、LCDパネル11上または外部に設けられた制御LSI等によって行うことができる。

図５（ａ），（ｂ）は、ゲート信号線駆動回路３における１本のゲート信号線GL128をオン／オフさせる駆動回路部の１実施の形態を示す回路図である。反転ゲート選択信号線iGSl〜iGS6(図４（ａ），（ｂ）では符号に上付きバーの反転記号を付している)及びゲート選択信号線GS7のそれぞれに、ｐチャンネルTFT素子41とｎチャンネルTFT素子42とから成るインバータが接続されている。

これらの７個のインバータは、それぞれのゲート共通接続点は、反転ゲート選択信号線iGSl〜iGS6及びゲート選択信号線GS7の１本々に接続され、７つのドレイン共通接続点は、共通接続されている。これにより、反転ゲート選択信号線iGSl〜iGS6及びゲート選択信号線GS7の全てにＬの信号が入力されたときにのみ、共通接続された７つのドレイン共通接続点からＨの信号が出力される。即ち、論理和否定(NOR)の論理ゲート回路22として機能する。

NORの論理ゲート回路22の出力(Ｈの信号)は、インバータ43と、ｐチャンネルTFT素子とｎチャンネルTFT素子をドレイン電極部を共通接続して直列的に接続したトランスファゲート回路44と、ｐチャンネルTFT素子とｎチャンネルTFT素子をドレイン電極部を共通接続して直列的に接続したトランスファゲート回路45とから成る昇圧回路(Ｌ／Ｓ)23に入力される。一方のトランスファゲート回路44のドレイン共通接続点は、他方のトランスファゲート回路45のｐチャンネルTFT素子のゲート電極部に接続されている。また、他方のトランスファゲート回路45のドレイン共通接続点は、一方のトランスファゲート回路44のｐチャンネルTFT素子のゲート電極部に接続されている。

そして、一方のトランスファゲート回路44のｎチャンネルTFT素子のゲート電極部にＨの信号が入力されると、ｎチャンネルTFT素子に電流が流れて、一方のトランスファゲート回路44のドレイン共通接続点が０Ｖの電位(Ｌ)となる。この０Ｖの電位が、インバータ24のゲート共通接続点に入力される。これにより、インバータ24のドレイン共通接続点からゲート信号線GL128にＨの信号（６Ｖ）が入力される。このとき、他方のトランスファゲート回路45のｐチャンネルTFT素子のゲート電極部に０Ｖの電位(Ｌ)が印加され、ｐチャンネルTFT素子がオンとなり、ｐチャンネルTFT素子のドレイン電極部が６Ｖの電位になるが、この電位はインバータ24へは伝達されない。また、他方のトランスファゲート回路45のｎチャンネルTFT素子のゲート電極部には、インバータ43のドレイン共通接続点からＬの信号が入力されるため、そのｎチャンネルTFT素子はオフとなる。

図６（ａ），（ｂ）は、画素選択信号線駆動回路４における１本の画素選択信号線SL128をオン／オフさせる駆動回路部の１実施の形態を示す回路図である。反転画素選択信号基線iSSl〜iSS6及び画素選択信号基線SS7のそれぞれに、ｐチャンネルTFT素子51とｎチャンネルTFT素子52とから成るインバータが接続されている。

これらの７個のインバータは、それぞれのゲート共通接続点は、反転画素選択信号基線iSSl〜iSS6及び画素選択信号基線SS7の１本々に接続され、７つのドレイン共通接続点は、共通接続されている。これにより、反転画素選択信号基線iSSl〜iSS6及び画素選択信号基線SS7の全てにＬの信号が入力されたときにのみ、共通接続された７つのドレイン共通接続点からＨの信号が出力される。即ち、論理和否定(NOR)の論理ゲート回路32として機能する。

NORの論理ゲート回路32の出力(Ｈの信号)は、インバータ53と、ｐチャンネルTFT素子とｎチャンネルTFT素子をドレイン電極部を共通接続して直列的に接続したトランスファゲート回路54と、ｐチャンネルTFT素子とｎチャンネルTFT素子をドレイン電極部を共通接続して直列的に接続したトランスファゲート回路55とから成る昇圧回路(Ｌ／Ｓ)33に入力される。一方のトランスファゲート回路54のドレイン共通接続点は、他方のトランスファゲート回路55のｐチャンネルTFT素子のゲート電極部に接続されている。また、他方のトランスファゲート回路55のドレイン共通接続点は、一方のトランスファゲート回路54のｐチャンネルTFT素子のゲート電極部に接続されている。

そして、一方のトランスファゲート回路54のｎチャンネルTFT素子のゲート電極部にＨの信号が入力されると、ｎチャンネルTFT素子に電流が流れて、一方のトランスファゲート回路54のドレイン共通接続点が０Ｖの電位(Ｌ)となる。この０Ｖの電位が、インバータ34のゲート共通接続点に入力される。これにより、インバータ34のドレイン共通接続点から画素選択信号線SL128にＨの信号（６Ｖ）が入力される。このとき、他方のトランスファゲート回路55のｐチャンネルTFT素子のゲート電極部に０Ｖの電位(Ｌ)が印加され、ｐチャンネルTFT素子がオンとなり、ｐチャンネルTFT素子のドレイン電極部が６Ｖの電位になるが、この電位はインバータ34へは伝達されない。また、他方のトランスファゲート回路55のｎチャンネルTFT素子のゲート電極部には、インバータ53のドレイン共通接続点からＬの信号が入力されるため、そのｎチャンネルTFT素子はオフとなる。

図８及び図１０は、保持回路62と画素電極制御回路63を有する駆動選択回路64を含む画素電極部の１実施の形態を示す回路図である。図８はブロック回路図、図１０は各ブロック回路を構成するTFT素子群を措いた詳細な回路図である。駆動選択回路64は、静止画駆動と書き換え駆動のいずれかを選択する回路であり、保持回路62、画素電極制御回路63を有している。

図８及び図１０に示すように、駆動選択回路64の前段の入力部61には、２つのｎチャンネルTFT素子61a,61bを直列的に接続させて成るトランスファゲート回路が設けられている。画素選択信号側のｎチャンネルTFT素子61bは、そのゲート電極部に画素選択信号線SLnを伝送されてきた信号が制御入力される。その信号がＨの場合にｎチャンネルTFT素子61bはオンとなり、Ｌの場合にｎチャンネルTFT素子61bはオフとなる。もう一つのゲート信号側のｎチャンネルTFT素子61aは、そのゲート電極部にゲート信号線GLnを伝送されてきた信号が制御入力される。その信号がＨの場合にｎチャンネルTFT素子61aはオンとなり、Ｌの場合にｎチャンネルTFT素子61bはオフとなる。また、入力部61の書き換え駆動の入力線61cは共通電圧線２に接続されている。従って、ゲート信号線GLnを伝送されてきた信号がＨであり、かつ画素選択信号線SLnを伝送されてきた信号がＨである場合にのみ、トランスファゲート回路は等価回路的に閉(クローズ)状態となり、共通電圧線２を伝送されてきた共通電圧（Vcom）が保持回路62へ伝送される。

保持回路62は、例えば、CMOSインバータ等から成るインバータの２つをループ状に接続して成るスタティック型メモリ(SRAM)などから構成される。図１０は、そのスタティック型メモリの構成を示している。保持回路62は、２つの第１、第２のインバータ62a,62bを縦続的に接続し、第２(後段側)のインバータ62bのドレイン共通接続点からの出力を、第１(前段側)のインバータ62aのゲート共通接続点に帰還入力させている。これにより、第１のインバータ62aのゲート共通接続点にＨの信号が入力されると、次に第１のインバータ62aのドレイン共通接続点からＬの信号が出力され、次にそのＬの信号が第２のインバータ62bのゲート共通接続点に入力され、次に第２のインバータ62bのドレイン共通接続点からＨの信号が出力され、次にそのＨの信号が第１のインバータ62aのゲート共通接続点に帰還入力される。その結果、常時Ｈ,Ｌ,Ｈの信号がループ状の伝送線上において保持される。即ち、保持回路62は記憶回路として機能する。

図１２は、画素電極制御回路63を構成するTFT素子群の接続関係を描いた回路図である。画素電極制御回路63は、保持回路62の第１のインバータ62aを共用しており、共通電圧Vcom（Ａ）と画素選択信号（Ｂ）が入力される。そして、画素選択信号（Ｂ）は、入力スイッチSaとしての入力部61が閉状態のときに共通電圧Vcom（Ａ）と等しくなり、入力スイッチSaとしての入力部61が開状態のときにＬ（０Ｖ）となる。

画素電極制御回路63は、画素選択信号Ｂの反転信号ｉＢ(図では符号に上付きバーの反転記号を付している)を出力する第１のインバータ62aと、ｐチャンネルTFT素子81aとｎチャンネルTFT素子81bとから成り、共通電圧Vcom（Ａ）と画素選択信号（Ｂ）と第１のインバータ62aの出力(ｉＢ)が参照入力されることによって２値データを出力する第１の２値選択回路81と、ｐチャンネルTFT素子82aとｎチャンネルTFT素子82bとから成り、共通電圧Vcom（Ａ）と画素選択信号（Ｂ）と第１のインバータ62aの出力（ｉＢ）が参照入力されることによって２値データを出力する、出力線が第１の２値選択回路81の出力線に並列的に接続されている第２の２値選択回路82と、を有している。

第１の２値選択回路81は、ｐチャンネルTFT素子81aとｎチャンネルTFT素子81bを、ゲート電極部を共通接続するとともにドレイン電極部を共通接続したインバータであり、画素選択信号（Ｂ）がＨ（１）の信号である場合にのみ、２値データ（Ｙ）を出力する。逆に、画素選択信号（Ｂ）がＬ（０）の信号である場合、第１の２値選択回路81はインバータとして機能せず、ハイインピーダンスの状態、即ち等価回路的に開(オープン)状態となり、２値データ（Ｙ）を出力しない。

第２の２値選択回路82は、ｐチャンネルTFT素子82aとｎチャンネルTFT素子82bを、ソース電極部同士及びドレイン電極部同士を接続した４端子型のトランスファゲート回路であり、ｎチャンネルTFT素子82bのゲート電極部に入力される第１のインバータ62aの出力（ｉＢ）を制御入力としている。そして、第１のインバータ62aの出力（ｉＢ）がＨの信号（１）である場合、即ち画素選択信号（Ｂ）がＬの信号（０）である場合にのみ、２値データ（Ｙ）を出力する。逆に、第１のインバータ62aの出力（ｉＢ）がＬの信号（０）である場合、第２の２値選択回路82はトランスファゲート回路として機能せず、ハイインピーダンスの状態、即ち等価回路的に開(オープン)状態となり、２値データ（Ｙ）を出力しない。

このように、第２の２値選択回路82の出力線が第１の２値選択回路81の出力線に並列的に接続されているので、第１の２値選択回路81の出力及び第２の２値選択回路82の出力が、図１２の表及び図１４の真理値表のようになる。図１４（ａ），（ｂ）は、共通電圧Vcom（Ａ）と画素選択信号（Ｂ）を２値入力とする論理ゲート回路の出力（Ｙ）を記載した真理値表である。図１４（ａ）は、画素選択信号（Ｂ）が共通電圧Vcom（Ａ）のＨ／Ｌの電位を取り込む段階、すなわち画素選択信号（Ｂ）として共通電圧Vcom（Ａ）を用いるとともに共通電圧Vcom（Ａ）のＨ／Ｌの電位によって画素の表示を書き換える段階を示す真理値表である。図１４（ａ）に示すように、画素選択信号（Ｂ）は、入力スイッチSa（入力部61）が閉状態のときに共通電圧Vcom（Ａ）と等しくなる。この場合、画素選択信号（Ｂ＝Ａ）が画素電極部に入力され、画素選択信号（Ｂ＝Ａ）がＨ(３Ｖ:「１」)であるときに画素電圧PixelはＬ（０Ｖ：「０」）であり、画素電圧Pixelと共通電圧Vcom（Ａ）との間に電位差が生じて、ノーマリホワイトモードであれば黒表示、ノーマリブラックモードであれば白表示となる。画素選択信号（Ｂ＝Ａ）がＬ(０Ｖ:「０」)であるときに画素電圧PixelはＬ（０Ｖ：「０」）であり、画素電圧Pixelと共通電圧Vcom（Ａ）との間に電位差が生じず、ノーマリホワイトモードであれば白表示、ノーマリブラックモードであれば黒表示となる。このように、共通電圧Vcom（Ａ）のＨ／Ｌによって選択された各画素の表示を制御することができる。

一方、図１４（ｂ）は、画素選択信号（Ｂ）が保持回路62のＨ／Ｌの電位を取り込む段階、すなわち画素選択信号（Ｂ）として保持回路62のＨ／Ｌの電位を用いるとともに共通電圧Vcom（Ａ）のＨ／Ｌの電位によって画素の表示を保持する保持モード（静止画モード）の段階を示す真理値表である。図１４（ｂ）に示すように、画素選択信号（Ｂ）は、入力スイッチSa（入力部61）が開状態のときに保持回路62の保持電位がＬ(０Ｖ:「０」)である場合、Ｌ(０Ｖ:「０」)となり、共通電圧Vcom（Ａ）のみが画素電極部に入力される。共通電圧Vcom（Ａ）がＨ(３Ｖ:「１」)であるときに画素電圧PixelはＨ（３Ｖ：「１」）であり、画素電圧Pixelと共通電圧Vcom（Ａ）との間に電位差が生じない。また、共通電圧Vcom（Ａ）がＬ(０Ｖ:「０」)であるときに画素電圧PixelはＬ（０Ｖ：「０」）であり、画素電圧Pixelと共通電圧Vcom（Ａ）との間に電位差が生じない。従って、共通電圧Vcom（Ａ）がＨ／Ｌのいずれであっても非選択の画素が、ノーマリホワイトモードであれば白表示、ノーマリブラックモードであれば黒表示として、静止画駆動される。このように、静止画駆動が適用される表示領域において共通電圧Vcom（Ａ）を反転駆動させても、画素電圧Pixelと共通電圧Vcom（Ａ）との間の電位差（０Ｖ）は保持されるので、画素電極部における表示を保持した状態で、液晶の劣化を防ぐための、液晶に対する交流駆動が実現する。また、画素選択信号（Ｂ）は、入力スイッチSa（入力部61）が開状態のときに保持回路62の保持電位がＨ(３Ｖ:「１」)である場合、Ｈ(３Ｖ:「１」)となり、共通電圧Vcom（Ａ）の反転した電位が画素電極部に入力される。共通電圧Vcom（Ａ）がＨ(３Ｖ:「１」)であるときに画素電圧PixelはＬ（０Ｖ：「０」）であり、画素電圧Pixelと共通電圧Vcom（Ａ）との間に電位差（３Ｖ）が生じる。また、共通電圧Vcom（Ａ）がＬ(０Ｖ:「０」)であるときに画素電圧PixelはＨ（３Ｖ：「１」）であり、画素電圧Pixelと共通電圧Vcom（Ａ）との間に電位差（３Ｖ）が生じる。従って、共通電圧Vcom（Ａ）がＨ／Ｌのいずれであっても非選択の画素が、ノーマリホワイトモードであれば黒表示、ノーマリブラックモードであれば白表示として、静止画駆動される。このように、静止画駆動が適用される表示領域において共通電圧Vcom（Ａ）を反転駆動させても、画素電圧Pixelと共通電圧Vcom（Ａ）との間の電位差（３Ｖ）は保持されるので、画素電極部における表示を保持した状態で、液晶の劣化を防ぐための、液晶に対する交流駆動が実現する。

上述した構成により、本発明のドットマトリクス型表示装置は、表示領域における書き換え駆動を１画素(ドット)毎に行うことができ、それ以外の全ての画素を静止画駆動させることができるので、消費電力を極めて低いものとすることができる。例えば、従来の腕時計用の白黒表示の液晶表示装置において、静止画駆動及び書き換え駆動を全画面走査して行う場合に100μＷ程度の消費電力であったものが、本発明のドットマトリクス型表示装置においては10μＷ程度以下、さらには３μＷ程度以下にまで抑えることができる。これにより、複雑な表示構成の液晶表示装置であっても、例えば、１回の電池交換で駆動可能な期間を10倍以上に伸ばすことが可能となる。

さらに、本発明のドットマトリクス型表示装置においては、好ましくは、書き換え駆動を適用する表示領域を書き換え周期を相違させて複数設け、相違する書き換え周期の比を10倍以上とする。この構成により、ある表示領域では書き換えと次の書き換えとの間の期間を非常に長く設定し、他の表示領域では書き換えと次の書き換えとの間の期間を短く設定することにより、消費電力の制御をきめ細かく高い精度で行うことができる。その結果、消費電力をより低減させることができる。さらに、相違する書き換え周期の比を10倍以上とすることにより、消費電力をより低減させる効果が高まる。

図１６は、本発明のドットマトリクス型表示装置を適用したデジタル表示式腕時計の表示パネルを示すものであり、図１６に示すように、例えば、表示パネルにおいて、時間を表示させる表示領域91と、分を表示させる表示領域92と、秒を表示させる表示領域93とで、書き換え周期を大きく相違させることができる。秒を表示させる表示領域93では、１秒毎に書き換え駆動するのに対して、分を表示させる表示領域92では、１分毎に書き換え駆動し、時間を表示させる表示領域91では、１時間毎に書き換え駆動すればよい。従って、表示領域91〜93以外の表示領域は静止画の表示領域94である。好適な実施形態として、分を表示させる表示領域92と秒を表示させる表示領域93の書き換え駆動の周期の比は60倍となる。換言すれば、1/60になるともいえる。また、時間を表示させる表示領域91では、１時間毎に書き換え駆動すればよいので、秒を表示させる表示領域93と時間を表示させる表示領域91との書き換え駆動の周期の比は3600倍となる。換言すれば、1/3600になるともいえる。また、表示領域91〜93において、書き換え駆動を１画素(ドット)毎に行うことができるが、複数画素毎に書き換え駆動してもよい。また、表示領域91〜93において、全ての画素を書き換えてもよいし、書き換えに必要な画素のみを書き換えてもよい。例えば、１つの表示領域において、「５」の表示を「６」に書き換える場合、書き換え不要な画素と書き換え必要な画素を区別することができるので、書き換えが必要な画素のみを書き換えることができる。

また、携帯電話、スマートフォン、タブレット端末、パーソナルコンピュータ等からのメール着信の電波信号を腕時計で受信した際に、その腕時計のLCD等から成る表示パネルに、メール受信の表示を上述した画素選択駆動方式の書き換え駆動によって行わせることができる。このような複雑な表示機能を極めて低い消費電力でもって行うことができる。例えば、気温、湿度、高度、方位、照度、気圧、水深、水圧、天気予報、外国との時差、歩数計、潮汐時間、日の出・日没の時間、血圧、脈拍、メールの内容、ニュース速報、緊急地震速報等の告知などの表示を、それらの最適な書き換え周期または任意のタイミングでもって表示することができる。また、それらの書き換え周期または表示のタイミングを、外部から人が入力、変更等して制御することもできる。書き換え周期の変更、制御または表示のタイミングの制御は、ドットマトリクス型表示装置の周辺に設けられた制御LSI等によって行うことができる。

本発明のドットマトリクス型表示装置において、表示領域の書き換え周期に対応する書き換え期間は、書き換えを実行する動作期間及びそれ以外の書き換え休止期間を含んでおり、書き換え休止期間が動作期間よりも長いことが好ましい。この構成により、書き換えによる表示の切り換え動作が素早くなり、表示の切り換えプロセスが視認されなくなるので、表示の切り換えが見やすくなる。例えば、時計の秒の表示を書き換える場合、書き換え期間を１秒とし、書き換えを実行する動作期間を0.1〜0.3秒(10％〜30％)程度とし、それ以外の0.7〜0.9秒程度の期間を書き換え休止期間とすれば良い。

また、時計の秒を表示する表示領域のように書き換え周期が短い表示領域の画素数を、時計の分、時間を表示する表示領域のように書き換え周期が長い表示領域の画素数よりも少なくすることが好ましい。これにより、消費電力をさらに低減させることができる。例えば、好ましくは、書き換え周期が短い表示領域の画素数を、書き換え周期が長い表示領域の画素数の30％以下、より好ましくは、10％以下とすることが良い。

上述したように、好適な実施形態として、画素電極制御回路64は保持回路62の第１のインバータ62aを共用しているため、TFT素子の数が低減されており、その結果、消費電力の低減効果が高まるとともに、画素電極部の開口率が高くなる。

また、本発明のドットマトリクス型表示装置は、画素電極を反射型電極とした反射型LCDであることが好ましい。この場合、保持回路62等を画素電極の下方に配置することができ、保持回路62等による光反射率の低下をなくすことができる。一方、透過型LCDにおいて、透明な画素電極と保持回路62とを重ねて配置すると、強い外光によって保持回路62等を構成するTFT素子が誤作動する可能性がある。そのため、TFT素子のゲート電極部を遮光膜で覆う必要があり、開口率が低下し易い。また、反射型LCDは、バックライトを設ける必要がないため、消費電力の低減に有効である。また、本発明のドットマトリクス型表示装置は、画素電極の領域に上記の反射型電極を有する反射領域と透過型電極を有する透過領域を備えた、半透過型液晶表示装置であってもよい。

また、保持回路62によって保持されるビット数を１以上とすることが好ましい。このビット数を複数として多ビット化した場合、静止画表示の際に階調表示を行うことができる。また、アナログ信号を記憶する保持回路62とすれば、静止画表示の際にフルカラー表示を行うこともできる。

また、静止画駆動が適用される表示領域において、各画素電極部に供給される共通電圧VcomのＨ／Ｌを定期的に反転させることが好ましい。これにより、静止画駆動が適用される領域において液晶分子の劣化が抑制される。また、共通電圧VcomのＨ／Ｌの反転を、書き換え周期に連動させて定期的に反転させることが好ましい。この場合、共通電圧VcomのＨ／Ｌの反転を、書き換え周期に連動させない場合と比較して、共通電圧Vcomを個別に制御するための制御回路等を付加する必要がなく、消費電力のさらなる低下に有効である。

また、共通電圧Vcomの反転の定期的な周期は、制御LSI等によって、１秒毎、数十秒毎、分単位、時間単位で適宜設定することもできる。さらに、共通電圧Vcomの反転の周期をｎ秒毎（ｎは自然数）にしてもよく、その場合、秒表示の書き換え周期を共通電圧Vcomの反転の制御のベースに用いることができ、共通電圧Vcomの反転の制御が容易になる。

また、例えば図１６の分を表示させる表示領域92において、図１４（ａ）の上段の操作によって選択された画素を書き換えて、ノーマリホワイトの場合に画素を黒表示とし、図１４（ｂ）の３段目の状態で黒表示を保持した場合、画素電圧PixelはＬ（０Ｖ：「０」）の状態が１フレーム期間（約１分間）維持される。その結果、液晶分子に直流電圧が印加され続けるので、液晶分子が劣化しやすくなる。従って、１フレーム期間に図１４（ｂ）の３段目の状態と４段目の状態を１回以上切り換えること、すなわち１フレーム期間に共通電圧Vcomを１回以上反転させることが好ましい。このような共通電圧Vcomの反転操作は、時間を表示させる表示領域91、秒を表示させる表示領域93にも同様に適用させることがよい。

本発明のドットマトリクス型表示装置は、それを構成するTFT素子を、アモルファスシリコン(a-Si)、低温多結晶シリコン等から成る半導体膜を有するものとすることができる。特には、TFT素子が、低温多結晶シリコンから成る半導体膜を有するものとすることが好ましい。低温多結晶シリコンは、450℃以下で多結晶化させたシリコンであり、高価な石英基板等ではなく、ガラス基板が使用できる。また、低温多結晶シリコンはキャリア移動度が100〜200cm²/Vs以上であり、アモルファスシリコンの0.5cm²/Vsよりも高い。その結果、電流駆動能力が向上し、TFT素子を小さくして高精細化することができる。

また、低温多結晶シリコンを用いてｎチャンネルTFT素子及びｐチャンネルTFT素子を形成できるので、CMOS回路を基礎とした駆動回路、SRAM回路、D/A変換器、画像表示部等をガラス基板上に一体的に集積化することができる。従って、音声処理回路、マイクロプロセッサを搭載した液晶表示装置をも、低温多結晶シリコンを用いて作製することができる。ガラス基板上に液晶表示装置とその周辺駆動回路を一体的に形成できるので、電気的な信頼性が向上する。即ち、液晶表示パネルと駆動回路との電気的接続数を大幅に低減させることができ、振動に強く、軽量化がなされるので、携帯情報端末にとって好適なものとなる。また、電流駆動能力が高いので、高精細な画素、開口率の高い画素を有する表示装置を作製することができる。

低温多結晶シリコンの製造方法を以下に示す。まず、ガラス基板上に、プラズマCVD（Chemical Vapor Deposition）法によって、アモルファスシリコン膜を形成する。次に、アモルファスシリコン膜を多結晶化するために、450℃以下のガラス基板の温度でアモルファスシリコン膜にエキシマレーザ光を照射する。エキシマレーザ光のエネルギーによってアモルファスシリコンは瞬間的に溶融し凝固する。その結果、平均粒径0.3μｍ程度の多結晶シリコンの膜に変化する。

本発明のドットマトリクス型表示装置において、画素電極制御回路63と画素電極との間に１〜３pF程度の補助容量を並列的に接続してもよい。これにより、書き換え駆動する際に、画素電圧が次第に低下して１フィールド期間保持されにくくなるのを抑え、画素電圧を１フィールド期間保持することができる。

また、画素電極は、透光性を有する場合、酸化インジウムスズ（ITO）、インジウム亜鉛酸化物（IZO）、酸化珪素を添加したインジウム錫酸化物（ITSO）、酸化亜鉛（ZnO）、リンやボロンが含まれるシリコン（Si）等の透光性を有する導電性材料を用いて形成することができる。

画素電極部に配置する表示素子としては、LCD素子、有機EL（Electro Luminescence）素子、無機EL素子、FED（Field Emitting Display）素子、SED（Surface-conduction Electron-emitter Display）素子、GLV（Grating Light Valve）素子、PDP（Plasma Display）素子、電子ペーパーディスプレイ素子、DMD（Digital micro Mirror Device）素子、圧電セラミックディスプレイ素子などの表示素子を用いることができる。また、本発明のドットマトリクス型表示装置は、インプレーンスイッチング（In-plane Switching :IPS）方式、フリンジフィールドスイッチング（Fringe Field Switching ：FFS）方式のものであることが好ましい。この場合、画素電極が形成されているアレイ基板（TFT素子が形成された基板）の主面に、共通電極を画素電極部毎に形成することによって、共通電圧の制御を画素電極部毎に独立して行うことが可能となる。またこの場合、共通電圧線２はアレイ基板上に、図１に示すようにゲート信号線に沿って形成してもよく、あるいは画素選択信号線に沿って形成してもよい。共通電圧の画素電極部への入力の制御は、外部の制御IC,LSI等によって行うことができる。

（参考例）
以下に参考例のドットマトリクス型表示装置について説明する。図１に示すドットマトリクス型表示装置の基本構成のブロック回路図と、図２に示すゲート信号線駆動回路の詳細な構成を示す回路図と、図５（ａ），（ｂ）に示す、ゲート信号線駆動回路における１本のゲート信号線GL128をオン／オフさせる駆動回路部の回路図は、上記実施の形態と同様であるのでそれらの説明は省略する。ただし、本参考例において、図１のSL1〜SL128は画像信号起動線であり、４は画像信号線（ソース線）駆動回路である。

図４は、画像信号線（ソース線）駆動回路４の詳細な構成を示す回路図である。画像信号線駆動回路４は、画像選択信号線SSl〜SS7、画像選択信号線SSl〜SS7のそれぞれの反転信号を生成するCMOSインバータ等から成るインバータ31、インバータ31からの反転出力を伝送する反転画像選択信号線iSSl〜iSS7、画像選択信号線SSl〜SS7及び反転画像選択信号線iSSl〜iSS7から成る14個の信号のうち７個の信号が入力される論理和否定 (NOR)の論理ゲート回路32、論理ゲート回路32の出力の電圧振幅を昇圧させて画素電極部の画像信号側のTFT素子を動作させるための昇圧回路（Ｌ／Ｓ)33、昇圧回路33の出力を反転させるCMOSインバータ等から成るインバータ34、を有している。さらに、画像信号(Data)を伝送させる画像信号線36、インバータ34からの出力によってオンされ、画像信号線36からの画像信号Dataを画素電極部に出力するトランスファゲート素子であるTFT素子35、を有している。

この画像信号線駆動回路４において、論理ゲート回路32は、それに入力される7個の信号の全てがＬ(例えば０Ｖの信号)である場合に、Ｈ(例えば３Ｖの信号)を出力する。そして、論理ゲート回路32に入力される、画像選択信号線SSl〜SS7及び反転画像選択信号線iSSl〜iSS7の配線の組合せは２⁷＝128通りあり、画像選択信号線SSl〜SS7に入力する７個で1組の信号によって、１つの論理ゲート回路32を選択することができる。これにより、画像信号起動線SL1〜SL128のうちの１本を任意に選択してオンすることができる。尚、画像選択信号線SSl〜SS7に入力する７個で１組の信号の制御は、外部の制御LSI等によって行うことができる。

さらに、任意に選択された１本の画像信号起動線が１個のTFT素子35をオンし、そのTFT素子35が１つの画像信号Dataを画像信号線36上を伝送させて画素電極部に伝達させる。このような画像信号Dataの入力の制御は、上記の外部の制御LSI等によって行うことができる。

図７（ａ），（ｂ）は、画像信号線駆動回路４における１本の画像信号起動線SL128をオン／オフさせる駆動回路部の１実施の形態を示す回路図である。反転画像選択信号線iSSl〜iSS6及び画像選択信号線SS7のそれぞれに、ｐチャンネルTFT素子51とｎチャンネルTFT素子52とから成るインバータが接続されている。

これらの７個のインバータは、それぞれのゲート共通接続点は、反転画像選択信号線iSSl〜iSS6及び画像選択信号線SS7の１本々に接続され、７つのドレイン共通接続点は、共通接続されている。これにより、反転画像選択信号線iSSl〜iSS6及び画像選択信号線SS7の全てにＬの信号が入力されたときにのみ、共通接続された７つのドレイン共通接続点からＨの信号が出力される。即ち、論理和否定(NOR)の論理ゲート回路32として機能する。

そして、一方のトランスファゲート回路54のｎチャンネルTFT素子のゲート電極部にＨの信号が入力されると、ｎチャンネルTFT素子に電流が流れて、一方のトランスファゲート回路54のドレイン共通接続点が０Ｖの電位(Ｌ)となる。この０Ｖの電位が、インバータ34のゲート共通接続点に入力される。これにより、インバータ34のドレイン共通接続点から画像信号起動線SL128にＨの信号（６Ｖ）が入力される。このとき、他方のトランスファゲート回路55のｐチャンネルTFT素子のゲート電極部に０Ｖの電位(Ｌ)が印加され、ｐチャンネルTFT素子がオンとなり、ｐチャンネルTFT素子のドレイン電極部が６Ｖの電位になるが、この電位はインバータ34へは伝達されない。また、他方のトランスファゲート回路55のｎチャンネルTFT素子のゲート電極部には、インバータ53のドレイン共通接続点からＬの信号が入力されるため、そのｎチャンネルTFT素子はオフとなる。

さらに、画像信号起動線SL128には、画像信号起動線SL128を伝送する信号をゲート電極部への制御入力とするｎチャンネルTFT素子35が接続されており、そのｎチャンネルTFT素子35のソース電極部には画像信号線36が接続されている。これにより、画像信号起動線SL128を伝送する信号がＨのときにｎチャンネルTFT素子35がオンとなり、画像信号線Data128によって画像信号Dataが画素電極部に伝達される。

図９及び図１１は、保持回路62と画素電極制御回路63を有する駆動選択回路64を含む画素電極部の１実施の形態を示す回路図である。図９はブロック回路図、図１１は各ブロック回路を構成するTFT素子群を措いた詳細な回路図である。駆動選択回路64は、静止画駆動と書き換え駆動のいずれかを選択する回路であり、保持回路62、画素電極制御回路63を有している。

図９及び図１１に示すように、駆動選択回路64の前段の入力部61には、２つのｎチャンネルTFT素子61a,61bを直列的に接続させて成るトランスファゲート回路が設けられている。画像信号側のｎチャンネルTFT素子61bは、そのゲート電極部に画像信号起動線SLnを伝送されてきた信号が制御入力される。その信号がＨの場合にｎチャンネルTFT素子61bはオンとなり、Ｌの場合にｎチャンネルTFT素子61bはオフとなる。もう一つのゲート信号側のｎチャンネルTFT素子61aは、そのゲート電極部にゲート信号線GLnを伝送されてきた信号が制御入力される。その信号がＨの場合にｎチャンネルTFT素子61aはオンとなり、Ｌの場合にｎチャンネルTFT素子61bはオフとなる。また、入力部61の書き換え駆動の入力線61cは画像信号線37に接続されている。従って、ゲート信号線GLnを伝送されてきた信号がＨであり、かつ画像信号起動線SLnを伝送されてきた信号がＨである場合にのみ、トランスファゲート回路は等価回路的に閉(クローズ)状態となり、画像信号線37を伝送されてきた信号が保持回路62へ伝送され入力される。

保持回路62は、例えば、CMOSインバータ等から成るインバータの２つをループ状に接続して成るスタティック型メモリ(SRAM)などから構成される。図１１は、そのスタティック型メモリの構成を示している。保持回路62は、２つの第１、第２のインバータ62a,62bを縦続的に接続し、第２(後段側)のインバータ62bのドレイン共通接続点からの出力を、第１(前段側)のインバータ62aのゲート共通接続点に帰還入力させている。これにより、第１のインバータ62aのゲート共通接続点にＨの信号が入力されると、次に第１のインバータ62aのドレイン共通接続点からＬの信号が出力され、次にそのＬの信号が第２のインバータ62bのゲート共通接続点に入力され、次に第２のインバータ62bのドレイン共通接続点からＨの信号が出力され、次にそのＨの信号が第１のインバータ62aのゲート共通接続点に帰還入力される。その結果、常時Ｈ,Ｌ,Ｈの信号がループ状の伝送線上において保持される。即ち、保持回路62は記憶回路として機能する。

図１３は、画素電極制御回路63を構成するTFT素子群の接続関係を描いた回路図である。画素電極制御回路63は、保持回路62の第１のインバータ62aを共用しており、画像信号Ｂの反転信号ｉＢ(図では符号に上付きバーの反転記号を付している)を出力する第１のインバータ62aと、ｐチャンネルTFT素子81aとｎチャンネルTFT素子81bとから成り、共通電圧Vcom（Ａ）と画像信号data（Ｂ）と第１のインバータ62aの出力(ｉＢ)が参照入力されることによって２値データを出力する第１の２値選択回路81と、ｐチャンネルTFT素子82aとｎチャンネルTFT素子82bとから成り、共通電圧Vcom（Ａ）と画像信号data（Ｂ）と第１のインバータ62aの出力（ｉＢ）が参照入力されることによって２値データを出力する、出力線が第１の２値選択回路81の出力線に並列的に接続されている第２の２値選択回路82と、を有している。そして、第１の２値選択回路81の出力及び第２の２値選択回路82の出力が、共通電圧Vcom（Ａ）と画像信号data（Ｂ）について排他的論理和(Exclusive OR :EXOR)の論理ゲート出力を構成している。

第１の２値選択回路81は、ｐチャンネルTFT素子81aとｎチャンネルTFT素子81bを、ゲート電極部を共通接続するとともにドレイン電極部を共通接続したインバータであり、画像信号data（Ｂ）がＨ（１）の信号である場合にのみ、２値データ（Ｙ）を出力する。逆に、画像信号data（Ｂ）がＬ（０）の信号である場合、第１の２値選択回路81はインバータとして機能せず、ハイインピーダンスの状態、即ち等価回路的に開(オープン)状態となり、２値データ（Ｙ）を出力しない。

第２の２値選択回路82は、ｐチャンネルTFT素子82aとｎチャンネルTFT素子82bを、ソース電極部同士及びドレイン電極部同士を接続した４端子型のトランスファゲート回路であり、ｎチャンネルTFT素子82bのゲート電極部に入力される第１のインバータ62aの出力（ｉＢ）を制御入力としている。そして、第１のインバータ62aの出力（ｉＢ）がＨの信号（１）である場合、即ち画像信号data（Ｂ）がＬの信号（０）である場合にのみ、２値データ（Ｙ）を出力する。逆に、第１のインバータ62aの出力（ｉＢ）がＬの信号（０）である場合、第２の２値選択回路82はトランスファゲート回路として機能せず、ハイインピーダンスの状態、即ち等価回路的に開(オープン)状態となり、２値データ（Ｙ）を出力しない。

このように、第２の２値選択回路82の出力線が第１の２値選択回路81の出力線に並列的に接続されているので、第１の２値選択回路81の出力及び第２の２値選択回路82の出力が、共通電圧Vcom（Ａ）と画像信号data（Ｂ）について排他的論理和の論理ゲート出力を構成することになる。即ち、画素電極制御回路63は、共通電圧Vcom（Ａ）と画像信号data（Ｂ）について排他的論理和の論理ゲート回路となっている。

図１５は、共通電圧Vcom（Ａ）と画像信号data（Ｂ）を２値入力とする、排他的論理和の論理ゲート回路の出力（Ｙ）を記載した真理値表である。画像信号data（Ｂ）が画素電極部に入力された場合、即ち画像信号data（Ｂ）がＨ(３Ｖ:「１」)の信号である場合に、画素電圧Pixelと共通電圧Vcom（Ａ）との間に電位差が生じて、ノーマリホワイトモードであれば黒表示、ノーマリブラックモードであれば白表示となる。このように共通電圧Vcom（Ａ）を反転駆動させても、画素電圧Pixelと共通電圧Vcom（Ａ）との間の電位差は保持されるので、画素電極部における表示を保持した状態で、液晶の劣化を防ぐための、液晶に対する交流駆動が実現する。一方、画像信号data（Ｂ）が画素電極部に入力されない場合、即ち画像信号data（Ｂ）がＬ(０Ｖ:「０」)の信号である場合に、画素電圧Pixelと共通電圧Vcom（Ａ）との間には電位差が生じず、ノーマリホワイトモードであれば白表示、ノーマリブラックモードであれば黒表示となる。このように共通電圧Vcom（Ａ）を反転駆動させても、画素電圧Pixelと共通電圧Vcom（Ａ）との間の電位差がない状態が保持されるので、画素電極部における表示を保持した状態で、液晶の劣化を防ぐための、液晶に対する交流駆動が実現する。

また、画素電極部における表示を書き換える場合、図９に示す駆動選択回路64の前段の入力部61における、２つのｎチャンネルTFT素子61a,61bを直列的に接続させて成るトランスファゲート回路をオンにする。即ち、ゲート信号線GLnを伝送されてきた信号をＨとし、画像信号起動線SLnを伝送されてきた信号をＨとする。この状態で、画像信号線37を伝送されてきた信号（data）を保持回路62へ伝送させる。例えば、信号（data）がＨである場合、保持回路62はＨの信号（data）を保持する。そして、図１５におけるdata（Ｂ）がＨの場合に相当する表示が画素電極部で実行される。即ち、画素電極部の表示は、ノーマリホワイトモードであれば黒表示、ノーマリブラックモードであれば白表示となる。一方、信号（data）がＬである場合、保持回路62はＬの信号（data）を保持する。そして、図１５におけるdata（Ｂ）がＬの場合に相当する表示が画素電極部で実行される。即ち、画素電極部の表示は、ノーマリホワイトモードであれば白表示、ノーマリブラックモードであれば黒表示となるように、書き換えられる。

以上より、本実施の形態のドットマトリクス型表示装置は、参考例のドットマトリクス型表示装置と比較して、画像信号線36,37が省かれるので、画素電極部の開口率が向上する。

なお、本発明のドットマトリクス型表示装置は、上記実施の形態に限定されるものではなく、適宜の設計的な変更、改良を含んでいてもよい。

また、本発明のドットマトリクス型表示装置は各種の電子機器に適用できる。その電子機器としては、スマートウォッチ等のデジタル表示式腕時計、自動車経路誘導システム（カーナビゲーションシステム）、船舶経路誘導システム、航空機経路誘導システム、スマートフォン端末、携帯電話、タブレット端末、パーソナルデジタルアシスタント（PDA）、ビデオカメラ、デジタルスチルカメラ、電子手帳、電子書籍、電子辞書、パーソナルコンピュータ、複写機、ゲーム機器の端末装置、テレビジョン、商品表示タグ、価格表示タグ、産業用のプログラマブル表示装置、カーオーディオ、デジタルオーディオプレイヤー、ファクシミリ、プリンター、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などがある。

１ TFT素子
２共通電圧線
３ゲート信号線駆動回路
４画素選択信号線駆動回路
10 表示部
11 LCDパネル
21,31 インバータ
22,32 NORの論理ゲート回路
23 昇圧回路（レベルシフタ）
24,34 インバータ
33 昇圧回路（レベルシフタ）
35 ｎチャンネルTFT素子
41,51 ｐチャンネルTFT素子
42,52 ｎチャンネルTFT素子
43,53 インバータ
44,54 一方のトランスファゲート回路
45,55 他方のトランスファゲート回路
61 入力部
61a ゲート信号側のｎチャンネルTFT素子
61b 画素選択信号側のｎチャンネルTFT素子
62 保持回路
62a 第１のインバータ
62b 第２のインバータ
63 画素電極制御回路
64 駆動選択回路
81 第１の２値選択回路
81a ｐチャンネルTFT素子
81b ｎチャンネルTFT素子
82 第２の２値選択回路
82a ｐチャンネルTFT素子
82b ｎチャンネルTFT素子
91 時間を表示させる表示領域
92 分を表示させる表示領域
93 秒を表示させる表示領域
94 静止画を表示させる表示領域

Claims

基板上の第１の方向に形成された複数本のゲート信号線と、前記第１の方向に交差する第２の方向に前記ゲート信号線と交差させて形成された複数本の画素選択信号線と、前記ゲート信号線と前記画素選択信号線の交差部に形成された、書き換え駆動と静止画駆動のいずれかを選択する駆動選択回路を含む画素電極部と、それぞれの前記画素電極部に共通電圧を供給する共通電圧線と、複数本の前記ゲート信号線の一本を任意に選択してオンするゲート信号線駆動回路と、複数本の前記画素選択信号線の一本を任意に選択してオンする画素選択信号線駆動回路と、を有しており、前記駆動選択回路は、書き換え駆動の入力線が前記共通電圧線に接続されていることによって、オン状態の前記ゲート信号線とオン状態の前記画素選択信号線との交差部にある選択された画素電極部を前記共通電圧のハイ／ローによって書き換えるとともに、非選択の画素電極部を静止画駆動するドットマトリクス型表示装置。
前記書き換え駆動を適用する表示領域が書き換え周期を相違させて複数設けられている請求項１に記載のドットマトリクス型表示装置。
相違する前記書き換え周期の比が１０倍以上とされている請求項２に記載のドットマトリクス型表示装置。
前記表示領域の前記書き換え周期に対応する書き換え期間は、書き換えを実行する動作期間及びそれ以外の書き換え休止期間を含んでおり、前記書き換え休止期間が前記動作期間よりも長い請求項２または請求項３に記載のドットマトリクス型表示装置。
前記静止画駆動が適用される表示領域において、前記共通電圧のハイ／ローが定期的に反転される請求項１乃至請求項４のいずれかに記載のドットマトリクス型表示装置。