JP6813342B2

JP6813342B2 - 液晶表示装置

Info

Publication number: JP6813342B2
Application number: JP2016231947A
Authority: JP
Inventors: 早田　祐二; 祐二早田
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2016-11-30
Filing date: 2016-11-30
Publication date: 2021-01-13
Anticipated expiration: 2036-11-30
Also published as: JP2018087933A

Description

本発明は、基板上に薄膜トランジスタ(Thin Film Transistor :TFT)を含む画素が多数形成されている液晶表示装置に関する。

従来、液晶表示装置(Liquid Crystal Display :LCD)は、TFTを含む画素が多数形成されたTFTアレイ側基板と、カラーフィルタ及びブラックマトリクスが形成されたカラーフィルタ側基板とを互いに対向させて、それらの基板を所定の間隔でもって貼り合わせ、それらの基板間に液晶を充填、封入させることによって作製される。

以下に、保持回路（記憶回路）等の画素内回路を有する従来のLCDの一例について説明する（例えば、特許文献１を参照）。図５は、LCD１の基本構成のブロック回路図であり、液晶表示パネル11は16384ドット(縦128ドット×横128ドット)の画素数を有する白黒表示のものである。LCD1は、アレイ側基板上の所定方向（例えば行方向）に配置された複数本のゲート信号線GL1〜GL128と、ゲート信号線GL1〜GL128と交差する方向（例えば列方向）に配置された複数本の画像信号線DL1〜DL128と、ゲート信号線GL1〜GL128と画像信号線DL1〜DL128の交差部に対応して配置された、画像信号入力用のスイッチング素子としてのTFT1a，1bと、画素電極電圧を制御する画素内回路５と、画素内回路５に接続された画素電極６（PE11〜PEmn）と、カラーフィルタ側基板の液晶側の面上に配置された共通電極と、を有している構成である。また、LCDパネル11の一方の横側にゲート信号線駆動回路３が設けられ、LCDパネル11の下側に画像信号(ソース信号)線駆動回路４が設けられている。なお、符号２は共通電圧Vcomを共通電極に供給する共通電圧線、符号10は表示部、符号７は画素（P11〜Pmn）、符号SL1〜SL128は画像信号線選択線を示す。TFT1a，1bは、例えば、アモルファスシリコン（a-Si）等から成る半導体膜を有し、ゲート電極部、ソース電極部、ドレイン電極部の３端子部を有する。そして、ゲート電極部に所定電位の電圧(例えば、３Ｖ，６Ｖ)を印加することにより、ソース電極部とドレイン電極部の間の半導体膜（チャネル）に電流を流す、スイッチング素子（ゲートトランスファ素子）として機能する。また、画素電極６は、一般に酸化インジウムスズ(Indium Tin Oxide :ITO)等から成る透明導電体層から成る。

また、カラーフィルタ側基板は、共通電極及び共通電圧線が形成された面またはそれと反対側の面に、各画素７に対応する赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラーフィルタが形成されており、各画素７を通過する光が相互に干渉することを防ぐブラックマトリクスがカラーフィルタの外周を囲むように形成されている。尚、カラーフィルタ及びブラックマトリクスは、カラー表示を行わない場合はない。また、透過型LCDの場合はバックライトが設けられており、反射型LCDの場合バックライトはない。

図６は、ゲート信号線駆動回路３の詳細な構成を示す回路図である。ゲート信号線駆動回路３は、ゲート選択信号線GS1〜GS7、ゲート選択信号線GS1〜GS7のそれぞれの反転信号を生成するCMOSインバータ等から成るインバータ21からの反転出力を伝送する反転ゲート選択信号線iGS1〜iGS7（図７では符号に上付きバーの反転記号を付している）、ゲート選択信号線GS1〜GS7及び反転ゲート選択信号線iGS1〜iGS7から成る１４個の信号のうち７個の信号が入力される論理和否定(NOR)の論理ゲート回路22、論理ゲート回路22の出力の電圧振幅を昇圧させて画素のゲート信号線39（GLn）（図１０）側の第２のｎチャネルTFT61b（図１０）を動作させるための昇圧回路(レベルシフタ(Level/Shifter :Ｌ／Ｓ))23、昇圧回路23の出力を反転させるCMOSインバータ等から成るインバータ24、を有している。

ゲート信号線駆動回路３において、論理ゲート回路22は、それに入力される７個の信号の全てがロー(「Ｌ」で表し、例えば０Ｖの信号)である場合に、ハイ(「Ｈ」で表し、例えば３Ｖの信号)を出力する。そして、論理ゲート回路22に入力される、ゲート選択信号線GS1〜GS7及び反転ゲート選択信号線iGS1〜iGS7の配線の組合せは２⁷＝128通りあり、ゲート選択信号線GS1〜GS7に入力する７個で１組の信号によって、１つの論理ゲート回路22を選択する。これにより、ゲート信号線GL1〜GL128のうちの１本を任意に選択してオンすることができる。尚、ゲート選択信号線GS1〜GS7に入力する７個で１組の信号の制御は、LCDパネル11上または外部に設けられた制御LSI(Large Scale lntegrated circuit)等によって行う。

図７は、画像信号線駆動回路４の詳細な構成を示す回路図である。画像信号線駆動回路４は、画像選択信号線SS1〜SS7、画像選択信号線SS1〜SS7のそれぞれの反転信号を生成するCMOSインバータ等から成るインバータ31、インバータ31からの反転出力を伝送する反転画像選択信号線iSS1〜iSS7、画像選択信号線SS1〜SS7及び反転画像選択信号線iSS1〜iSS7から成る１４個の信号のうち７個の信号が入力される論理和否定(NOR)の論理ゲート回路32、論理ゲート回路32の出力の電圧振幅を昇圧させて画素の画像信号線37（DLn）（図１０）側の第１のｎチャネルTFT61a（図１０）を動作させるための昇圧回路（Ｌ／Ｓ)33、昇圧回路33の出力を反転させるCMOSインバータ等から成るインバータ34、を有している。さらに、画像信号(Data)（１ビット）を伝送させる画像信号線36、インバータ34からの出力によってオンされ、画像信号線36からの画像信号Dataを画素に出力するトランスファゲート素子である第４のｎチャネルTFT35、を有している。

画像信号線駆動回路４において、論理ゲート回路32は、それに入力される７個の信号の全てがＬ(例えば０Ｖの信号)である場合に、Ｈ(例えば３Ｖの信号)を出力する。そして、論理ゲート回路32に入力される、画像選択信号線SS1〜SS7及び反転画像選択信号線iSS1〜iSS7の配線の組合せは２⁷＝128通りあり、画像選択信号線SS1〜SS7に入力する７個で１組の信号によって、１つの論理ゲート回路32を選択する。これにより、画像信号線選択線SL1〜SL128のうちの１本を任意に選択してオンすることができる。尚、画像選択信号線SS1〜SS7に入力する７個で１組の信号の制御は、LCDパネル11上または外部に設けられた制御LSI等によって行う。さらに、任意に選択された１本の画像信号線選択線SLnが１個の第４のｎチャネルTFT35をオンし、その第４のｎチャネルTFT35が１つの画像信号Dataを画像信号線37（DLn）上を伝送させて画素に伝達させる。このような画像信号Dataの入力の制御は、制御LSI等によって行う。

図８（ａ），（ｂ）は、ゲート信号線駆動回路３における１本のゲート信号線GL128をオンオフさせる駆動回路部の例を示す回路図である。反転ゲート選択信号線iGS1〜iGS6(図８（ａ），（ｂ）では符号に上付きバーの反転記号を付している)及びゲート選択信号線GS7のそれぞれに、ｐチャネルTFT41とｎチャネルTFT42とから成るインバータが接続されている。これらの７個のインバータは、それぞれのゲート共通接続点は、反転ゲート選択信号線iGS1〜iGS6及びゲート選択信号線GS7の１本々に接続され、７つのドレイン共通接続点は、共通接続されている。これにより、反転ゲート選択信号線iGS1〜iGS6及びゲート選択信号線GS7の全てにＬの信号が入力されたときにのみ、共通接続された７つのドレイン共通接続点からＨの信号が出力される。即ち、論理和否定(NOR)の論理ゲート回路22として機能する。

NORの論理ゲート回路22の出力(Ｈの信号)は、インバータ43と、ｐチャネルTFTとｎチャネルTFTをドレイン電極部を共通接続して直列的に接続したトランスファゲート回路44と、ｐチャネルTFTとｎチャネルTFTをドレイン電極部を共通接続して直列的に接続したトランスファゲート回路45とから成る昇圧回路(Ｌ／Ｓ)23に入力される。一方のトランスファゲート回路44のドレイン共通接続点は、他方のトランスファゲート回路45のｐチャネルTFTのゲート電極部に接続されている。また、他方のトランスファゲート回路45のドレイン共通接続点は、一方のトランスファゲート回路44のｐチャネルTFTのゲート電極部に接続されている。そして、一方のトランスファゲート回路44のｎチャネルTFTのゲート電極部にＨの信号が入力されると、ｎチャネルTFTに電流が流れて、一方のトランスファゲート回路44のドレイン共通接続点が０Ｖの電位(Ｌ)となる。この０Ｖの電位が、インバータ24のゲート共通接続点に入力される。これにより、インバータ24のドレイン共通接続点からゲート信号線GL128にＨの信号（６Ｖ）が入力される。このとき、他方のトランスファゲート回路45のｐチャネルTFTのゲート電極部に０Ｖの電位(Ｌ)が印加され、ｐチャネルTFTがオンとなり、ｐチャネルTFTのドレイン電極部が６Ｖの電位になるが、この電位はインバータ24へは伝達されない。また、他方のトランスファゲート回路45のｎチャネルTFTのゲート電極部には、インバータ43のドレイン共通接続点からＬの信号が入力されるため、そのｎチャネルTFTはオフとなる。

図９（ａ），（ｂ）は、画像信号線駆動回路４における１本の画像信号線選択線SL128をオンオフさせる駆動回路部の例を示す回路図である。反転画像選択信号線iSS1〜iSS6及び画像選択信号線SS7のそれぞれに、ｐチャネルTFT51とｎチャネルTFT52とから成るインバータが接続されている。これらの７個のインバータは、それぞれのゲート共通接続点は、反転画像選択信号線iSS1〜iSS6及び画像選択信号線SS7の１本々に接続され、７つのドレイン共通接続点は、共通接続されている。これにより、反転画像選択信号線iSS1〜iSS6及び画像選択信号線SS7の全てにＬの信号が入力されたときにのみ、共通接続された７つのドレイン共通接続点からＨの信号が出力される。即ち、論理和否定(NOR)の論理ゲート回路32として機能する。

NORの論理ゲート回路32の出力(Ｈの信号)は、インバータ53と、ｐチャネルTFTとｎチャネルTFTをドレイン電極部を共通接続して直列的に接続したトランスファゲート回路54と、ｐチャネルTFTとｎチャネルTFTをドレイン電極部を共通接続して直列的に接続したトランスファゲート回路55とから成る昇圧回路(Ｌ／Ｓ)33に入力される。一方のトランスファゲート回路54のドレイン共通接続点は、他方のトランスファゲート回路55のｐチャネルTFTのゲート電極部に接続されている。また、他方のトランスファゲート回路55のドレイン共通接続点は、一方のトランスファゲート回路54のｐチャネルTFTのゲート電極部に接続されている。そして、一方のトランスファゲート回路54のｎチャネルTFTのゲート電極部にＨの信号が入力されると、ｎチャネルTFTに電流が流れて、一方のトランスファゲート回路54のドレイン共通接続点が０Ｖの電位(Ｌ)となる。この０Ｖの電位が、インバータ34のゲート共通接続点に入力される。これにより、インバータ34のドレイン共通接続点から画像信号線選択線SL128にＨの信号（６Ｖ）が入力される。このとき、他方のトランスファゲート回路55のｐチャネルTFTのゲート電極部に０Ｖの電位(Ｌ)が印加され、ｐチャネルTFTがオンとなり、ｐチャネルTFTのドレイン電極部が６Ｖの電位になるが、この電位はインバータ34へは伝達されない。また、他方のトランスファゲート回路55のｎチャネルTFTのゲート電極部には、インバータ53のドレイン共通接続点からＬの信号が入力されるため、そのｎチャネルTFTはオフとなる。

さらに、画像信号線選択線SL128には、画像信号線選択線SL128を伝送する信号をゲート電極部への制御入力とする第４のｎチャネルTFT35が接続されており、第４のｎチャネルTFT35のソース電極部には画像信号線36が接続されている。これにより、画像信号線選択線SL128を伝送する信号がＨのときに第４のｎチャネルTFT35がオンとなり、画像信号線DL128によって画像信号Dataが画素に伝達される。

図１０（ａ），（ｂ）は、保持回路62と画素電極制御回路63を有する駆動選択回路64を含む画素の例を示す回路図である。図１０（ａ）はブロック回路図、図１０（ｂ）は各ブロック回路を構成するTFT群を措いた詳細な回路図である。駆動選択回路64は、静止画駆動と書き換え駆動のいずれかを選択する回路であり、保持回路62、画素電極制御回路63を有している。これらの図に示すように、駆動選択回路64の前段の入力部61には、第１及び第２のｎチャネルTFT61a,61bを直列的に接続させて成るトランスファゲート回路が設けられている。画像信号線37（DLn）側の第１のｎチャネルTFT61aは、そのゲート電極部に画像信号線選択線38（SLn）を伝送されてきた信号が制御入力される。その信号がＨの場合に第１のｎチャネルTFT61aはオンとなり、Ｌの場合に第１のｎチャネルTFT61aはオフとなる。ゲート信号39（GLn）側の第２のｎチャネルTFT61bは、そのゲート電極部にゲート信号線39（GLn）を伝送されてきた信号が制御入力される。その信号がＨの場合に第２のｎチャネルTFT61bはオンとなり、Ｌの場合に第２のｎチャネルTFT61bはオフとなる。従って、ゲート信号線39（GLn）を伝送されてきた信号がＨであり、かつ画像信号線選択線38（SLn）を伝送されてきた信号がＨである場合にのみ、トランスファゲート回路は等価回路的に閉(クローズ)状態となり、画像信号線37（DLn）を伝送されてきた信号が保持回路62へ伝送される。

図１０（ｂ）に保持回路62としてのスタティック型メモリの構成を示す。保持回路62は、第１及び第２のCMOSインバータ62a,62bを直列に接続し、第２（後段側）のCMOSインバータ62bのドレイン共通接続点からの出力を、第１（前段側）のCMOSインバータ62aのゲート共通接続点に帰還入力させている。これにより、第１のCMOSインバータ62aのゲート共通接続点にＨの信号が入力されると、次に第１のCMOSインバータ62aのドレイン共通接続点からＬの信号が出力され、次にそのＬの信号が第２のCMOSインバータ62bのゲート共通接続点に入力され、次に第２のCMOSインバータ62bのドレイン共通接続点からＨの信号が出力され、次にそのＨの信号が第１のCMOSインバータ62aのゲート共通接続点に帰還入力される。その結果、例えば常時Ｈ,Ｌ,Ｈの信号がループ状の伝送線上において保持される。

図１１（ａ）は、画素電極制御回路63を構成するTFT群の接続関係を描いた回路図である。画素電極制御回路63は、保持回路62の第１のCMOSインバータ62aを共用しており、画像信号Ｂの反転信号ｉＢ(図では符号に上付きバーの反転記号を付している)を出力する第１のCMOSインバータ62aと、ｐチャネルTFT81aとｎチャネルTFT81bとから成り、共通電圧Vcom（Ａ）と画像信号data（Ｂ）と第１のCMOSインバータ62aの出力(ｉＢ)が参照入力されることによって２値データを出力する第１の２値選択回路81と、ｐチャネルTFT82aとｎチャネルTFT82bとから成り、共通電圧Vcom（Ａ）と画像信号data（Ｂ）と第１のCMOSインバータ62aの出力（ｉＢ）が参照入力されることによって２値データを出力する、出力線が第１の２値選択回路81の出力線に並列的に接続されている第２の２値選択回路82と、を有している。そして、第１の２値選択回路81の出力及び第２の２値選択回路82の出力が、共通電圧Vcom（Ａ）と画像信号data（Ｂ）について排他的論理和(Exclusive OR :EXOR)の論理ゲート出力を構成している。

第１の２値選択回路81は、ｐチャネルTFT81aとｎチャネルTFT81bを、ゲート電極部を共通接続するとともにドレイン電極部を共通接続したCMOSインバータであり、画像信号data（Ｂ）がＨ（１）の信号である場合にのみ、２値データ（Ｙ）を出力する。逆に、画像信号data（Ｂ）がＬ（０）の信号である場合、第１の２値選択回路81はインバータとして機能せず、ハイインピーダンスの状態、即ち等価回路的に開(オープン)状態となり、２値データ（Ｙ）を出力しない。第２の２値選択回路82は、ｐチャネルTFT82aとｎチャネルTFT82bを、ソース電極部同士及びドレイン電極部同士を接続した４端子型のトランスファゲート回路であり、ｎチャネルTFT82bのゲート電極部に入力される第１のインバータ62aの出力（ｉＢ）を制御入力としている。そして、第１のインバータ62aの出力（ｉＢ）がＨの信号（１）である場合、即ち画像信号data（Ｂ）がＬの信号（０）である場合にのみ、２値データ（Ｙ）を出力する。逆に、第１のインバータ62aの出力（ｉＢ）がＬの信号（０）である場合、第２の２値選択回路82はトランスファゲート回路として機能せず、ハイインピーダンスの状態、即ち等価回路的に開(オープン)状態となり、２値データ（Ｙ）を出力しない。このように、第２の２値選択回路82の出力線が第１の２値選択回路81の出力線に並列的に接続されているので、第１の２値選択回路81の出力及び第２の２値選択回路82の出力が、共通電圧Vcom（Ａ）と画像信号data（Ｂ）について排他的論理和の論理ゲート出力を構成することになる。即ち、画素電極制御回路63は、共通電圧Vcom（Ａ）と画像信号data（Ｂ）について排他的論理和の論理ゲート回路となっている。

図１１（ｂ）は、共通電圧Vcom（Ａ）と画像信号data（Ｂ）を２値入力とする、排他的論理和の論理ゲート回路の出力（Ｙ）を記載した真理値表である。画像信号data（Ｂ）が画素に入力された場合、即ち画像信号data（Ｂ）がＨ(３Ｖ:「１」)の信号である場合に、画素電極電圧Pixelと共通電圧Vcom（Ａ）との間に電位差が生じて、ノーマリホワイトモードであれば黒表示、ノーマリブラックモードであれば白表示となる。このように共通電圧Vcom（Ａ）を反転駆動させても、画素電極電圧Pixelと共通電圧Vcom（Ａ）との間の電位差は保持されるので、画素における表示を保持した状態で、液晶の劣化を防ぐための、液晶に対する交流駆動が実現する。一方、画像信号data（Ｂ）が画素に入力されない場合、即ち画像信号data（Ｂ）がＬ(０Ｖ:「０」)の信号である場合に、画素電極電圧Pixelと共通電圧Vcom（Ａ）との間には電位差が生じず、ノーマリホワイトモードであれば白表示、ノーマリブラックモードであれば黒表示となる。このように共通電圧Vcom（Ａ）を反転駆動させても、画素電極電圧Pixelと共通電圧Vcom（Ａ）との間の電位差がない状態が保持されるので、画素における表示を保持した状態で、液晶の劣化を防ぐための、液晶に対する交流駆動が実現する。

また、画素における表示を書き換える場合、図１０に示す駆動選択回路64の前段の入力部61における、第１及び第２のｎチャネルTFT61a,61bを直列的に接続させて成るトランスファゲート回路をオンにする。即ち、ゲート信号線39（GLn）を伝送されてきた信号をＨとし、画像信号線選択線38（SLn）を伝送されてきた信号をＨとする。この状態で、画像信号線37（DLn）を伝送されてきた信号（data）を保持回路62へ伝送させる。例えば、信号（data）がＨである場合、保持回路62はＨの信号（data）を保持する。そして、図１１（ｂ）におけるdata（Ｂ）がＨの場合に相当する表示が画素で実行される。即ち、画素の表示は、ノーマリホワイトモードであれば黒表示、ノーマリブラックモードであれば白表示となる。一方、信号（data）がＬである場合、保持回路62はＬの信号（data）を保持する。そして、図１１（ｂ）におけるdata（Ｂ）がＬの場合に相当する表示が画素で実行される。即ち、画素の表示は、ノーマリホワイトモードであれば白表示、ノーマリブラックモードであれば黒表示となるように、書き換えられる。

上述の構成により、LCDは、表示領域における書き換え駆動を１画素（ドット）毎に行うことができ、それ以外の全ての画素を静止画駆動させることができるので、消費電力が極めて低くなる。例えば、腕時計用の白黒表示のLCDにおいて、静止画駆動及び書き換え駆動を全画面走査して行う場合に100μＷ程度の消費電力であったものが、上記のLCDにおいては10μＷ程度以下、さらには３μＷ程度以下にまで抑えることができる。これにより、複雑な表示構成のLCDであっても、例えば、１回の電池交換で駆動可能な期間を10倍以上に伸ばすことが可能となる。

図１２は、上記従来のLCDを適用したデジタル表示式腕時計の表示パネルを示す図である。図１２に示すように、例えば、表示パネルにおいて、時間を表示させる表示領域91と、分を表示させる表示領域92と、秒を表示させる表示領域93とで、書き換え周期を相違させている。秒を表示させる表示領域93では１秒毎に書き換え駆動するのに対して、分を表示させる表示領域92では１分毎に書き換え駆動し、時間を表示させる表示領域91では１時間毎に書き換え駆動する。従って、表示領域91〜93以外の表示領域は静止画の表示領域94である。

図１３（ａ），（ｂ）は、光反射性の画素電極を有する光反射部を備えたノーマリブラックの垂直配向型（Vertical Align ：ＶＡ型）であって、画素内回路を有するLCDを示す図である。ＶＡ型のLCDは、液晶分子に電圧が印加されていない初期配向が、基板の面と垂直となっている。これにより、初期配向状態における液晶分子の複屈折率（Δｎ）がほぼ０であることから、ノーマリブラックの黒表示に優れている。

図１３（ａ）は、画素内回路の回路図である。ｎチャネルTFT201a、ｎチャネルTFT201bを有する第１の入力部201は、図１０の入力部61に相当する。第１のCMOSインバータ202aと第２のCMOSインバータ202bを直列的に接続して成る保持回路202は、図１０の保持回路62に相当する。保持回路202において、第１のCMOSインバータ202aはｐチャネルTFT202a1及びｎチャネルTFT202a2から成り、第２のCMOSインバータ202bはｐチャネルTFT202b1及びｎチャネルTFT202b2から成る。また、ｐチャネルTFT203a、ｎチャネルTFT203b、ｎチャネルTFT203c、ｐチャネルTFT203d、ｐチャネルTFT203eおよびｎチャネルTFT203fを有する画素電極制御回路203は、図１０の画素電極制御回路63に相当する。ただし、排他的論理和の論理ゲート回路を構成しているのは、ｐチャネルTFT203a、ｎチャネルTFT203b、ｎチャネルTFT203c、ｐチャネルTFT203dおよびｐチャネルTFT203eであり、ｎチャネルTFT203fは、LCDの電源をオフするときに各画素の表示のリセットをするためのスイッチング素子であり、画素電極に印加される画素電極電圧（Vpixel）と共通電圧を同電位（例えば、０Ｖ等の接地電位）としてリセットするものである。画像信号線選択線SELによってオンオフ制御されるｎチャネルTFT204aと、ゲート信号線GATEによってオンオフ制御されるｎチャネルTFT204bと、を有する第２の入力部204は、保持回路202の第１のCMOSインバータ202aと第２のCMOSインバータ202bとの接続部に、反転画像信号xDATAを入力している。これにより、第１のCMOSインバータ202aおよびの第２のCMOSインバータ202bの反転動作を確実に行えるようにしている。また第２の入力部204は、画素電極制御回路203のｎチャネルTFT203bのゲート電極部と、画素電極制御回路203のｎチャネルTFT203cのソース電極部とに、排他的論理和の論理ゲート回路を構成するための反転画像信号xDATAを入力している。

ゲート信号線GATEは図１０のゲート信号線39（GLn）に相当し、画像信号線選択線SELは、図１０の画像信号線選択線38（SLn）に相当し、画像信号線DATAは図１０の画像信号線37（DLn）に相当し、共通電圧線VCOMは図１０の共通電圧線Vcomに相当する。リセットゲート信号線RSTGATEは、リセット時にはｎチャネルTFT203fのゲート電極部にＬの信号を入力してそれをオンさせるとともにｐチャネルTFT203eをオフさせる。またリセットゲート信号線RSTGATEは、非リセット時にはｎチャネルTFT203fのゲート電極部にＨの信号を入力してそれをオフさせるとともにｐチャネルTFT203eをオンさせる。第１の電源線VDD（例えば、３Ｖを印加する）および第２の電源線VSS（例えば、０Ｖを印加する）は、保持回路202の第１のCMOSインバータ202aおよび第２のCMOSインバータ202bに、電源を供給する。

図１３（ｂ）は、（ａ）のＡ１−Ａ２線における模式的な断面図である。アレイ側基板241は、液晶245側の面上に、ゲート信号線220（GATE）及びリセットゲート信号線230（RSTGATE）が配置され、その上に窒化珪素等から成るゲート絶縁層242が配置され、その上に第１の入力部201、保持回路202、画素電極制御回路203及び第２の入力部204を有する画素内回路が配置され、その上にアクリル系樹脂等から成る絶縁層243が配置され、その上にＭｏ層上にＡｌ層を積層して成るとともに画素電極でもある光反射層205が配置され、その上にポリイミド等から成る第１の配向層244が配置されている。カラーフィルタ側基板247は、液晶245側の面上に、ITO等の透明導電性材料から成るベタ電極である共通電極210、第２の配向層246が配置されている。

特開２０１５−８７４３７号公報特開２０１３−１３７５５６号公報

しかしながら、図１３に示している、光反射性の画素電極を有する光反射部を備えたノーマリブラックのＶＡ型であって画素内回路を有するLCDは以下の問題点があった。まず、図１４（ａ），（ｂ）に示すように、ＶＡ型のLCDは、画素電極205にスロット状の開口s1を形成し、共通電極210にスリット状の開口s2、s3を形成することによって、電圧印加時の液晶分子245aの配向を制御することができる。すなわち、開口s1，s2，s3のある各部位には、画素電極205と共通電極210との間で、電気力線Esで表される斜め電界が生じ、液晶分子245aは電気力線Esに直交する方向に倒れる。これにより、液晶分子245aの倒れる方向を制御することができるので、液晶分子245aの配向の乱れ（ディスクリネーション）やドメインが生じにくくなり、光抜け、輝度むら等の表示不良の発生を抑えて、コントラストを改善することができる（例えば、特許文献２を参照）。

しかしながら、開口s1は入力部201、保持回路202、画素電極制御回路203を有する画素内回路に平面視で重なっているために、カラーフィルタ側基板247の側から入射した外部の光が、開口s1を通って画素内回路を構成するTFTのチャネル部に入射していた。このとき、TFTに光リーク電流が流れるために、画素を書き換え駆動するときに画素電極電圧（Vpixel）が変動するという問題点があった。すなわち、共通電圧Vcomは交流駆動されるが、それがＨの信号であるときとＬの信号であるときとで液晶245に印加される電圧が異なっていた。例えば、書き換え駆動するときに、共通電圧VcomがＬの信号（０Ｖ）である場合、画素電極電圧は３Ｖの設定であるが、光リーク電流の影響によって３Ｖよりも低い画素電極電圧３Ｖ−Δｖ（Δｖは、光リーク電流による電圧の低下分である）となる。一方、書き換え駆動するときに、共通電圧VcomがＨの信号（３Ｖ）である場合、画素電極電圧は０Ｖの設定であるが、光リーク電流による電圧の低下はなく、０Ｖのままである。その結果、フリッカーが発生していた。

従って、本発明は、上記従来の問題点に鑑みて完成されたものであり、その目的は、光反射部を備えたノーマリブラックのＶＡ型であって画素内回路を有するLCDにおいて、画素内に存在するTFT、例えば画素内回路を構成するTFTの光リーク電流に起因するフリッカーの発生を効果的に抑えることである。

本発明の液晶表示装置は、対向配置された第１の基板および第２の基板と、それらの基板によって挟持された液晶と、前記第１の基板上の所定方向に配置された複数本のゲート信号線と、前記ゲート信号線と交差させて配置された複数本の画像信号線と、前記ゲート信号線と前記画像信号線の交差部に対応して配置された第１の薄膜トランジスタと、前記第１の薄膜トランジスタに接続されているとともに、第２の薄膜トランジスタを有して画素電極電圧を制御する画素内回路と、前記画素内回路よりも前記液晶に近い位置にあるとともに、前記画素内回路に接続されている光反射性の画素電極と、前記液晶の側の前記第２の基板上に配置された共通電極と、を有している垂直配向型でノーマリブラックの液晶表示装置であって、前記画素電極は、前記第１の薄膜トランジスタのチャネル部および前記第２の薄膜トランジスタのチャネル部に平面視で重ならないとともに前記ゲート信号線に平面視で重なっている開口を有している構成である。

本発明の液晶表示装置は、好ましくは、前記開口は、帯状の開口である。

また本発明の液晶表示装置は、好ましくは、前記開口は、スロット状の開口である。

また本発明の液晶表示装置は、好ましくは、前記開口は、前記画像信号線に平面視で重なっている。

また本発明の液晶表示装置は、好ましくは、前記共通電極は、前記開口に平面視で重ならないとともに前記開口に平行な他の開口を有している。

また本発明の液晶表示装置は、好ましくは、前記共通電極は、前記開口に平面視で重ならない、Ｘ字状または円形状の開口を有している。

また本発明の液晶表示装置は、好ましくは、前記画素内回路は、書き換え駆動と静止画駆動のいずれかを選択する駆動選択回路を有しており、前記駆動選択回路は、前記書き換え駆動が選択された前記画素電極を、入力された画像信号によって書き換え駆動する画素電極制御回路と、前記書き換え駆動が非選択の前記画素電極を、保持されている前記画像信号によって静止画駆動する保持回路と、を有している。

本発明の液晶表示装置は、対向配置された第１の基板および第２の基板と、それらの基板によって挟持された液晶と、前記第１の基板上の所定方向に配置された複数本のゲート信号線と、前記ゲート信号線と交差させて配置された複数本の画像信号線と、前記ゲート信号線と前記画像信号線の交差部に対応して配置された第１の薄膜トランジスタと、前記第１の薄膜トランジスタに接続されているとともに、第２の薄膜トランジスタを有して画素電極電圧を制御する画素内回路と、前記画素内回路よりも前記液晶に近い位置にあると
ともに、前記画素内回路に接続されている光反射性の画素電極と、前記液晶の側の前記第２の基板上に配置された共通電極と、を有している垂直配向型でノーマリブラックの液晶表示装置であって、前記画素電極は、前記第１の薄膜トランジスタのチャネル部および前記第２の薄膜トランジスタのチャネル部に平面視で重ならないとともに前記ゲート信号線に平面視で重なっている開口を有している構成であることから、以下の効果を奏する。

第２の基板側から入射した外部の光が画素電極の開口を通って画素内に存在するTFT、
例えば画素内回路を構成するTFTのチャネル部に入射することを効果的に抑えることがで
きる。その結果、画素内に存在するTFTの光リーク電流に起因するフリッカーの発生を効
果的に抑えることができる。開口は、ゲート信号線に平面視で重なっていることから、開口を通った光の大部分は、光反射性を有するＡｌ，Ｍｏ等の金属から成るゲート信号線によって反射されて、入射光路とほぼ同じ光路を戻り外部へ出射されるので、画素内に存在するTFTのチャネル部に入射することをより抑えることができる。その結果、フリッカー
の発生をより抑えることができる。

本発明の液晶表示装置は、前記開口は、帯状の開口である場合、第２の基板側から入射した外部の光が開口を通って画素内に存在するTFTのチャネル部に入射することを効果的
に抑えることができるとともに、ゲート信号線に平面視で重なるのに適した形状の開口となる。

また本発明の液晶表示装置は、前記開口は、スロット状の開口である場合、画素電極が開口によって複数に分断されることがないので、画素内回路と画素電極との電気的な接続部であるコンタクトホール等を一箇所設ければよいこととなり、構成が簡易化される。

また本発明の液晶表示装置は、前記開口は、前記画像信号線に平面視で重なっている場合、開口を通った光の大部分は、光反射性を有するＡｌ，Ｍｏ等の金属から成る画像信号線によって反射されて、入射光路とほぼ同じ光路を戻り外部へ出射されるので、画素内に存在するTFTのチャネル部に入射することをより抑えることができる。その結果、フリッカーの発生をより抑えることができる。

また本発明の液晶表示装置は、前記共通電極は、前記開口に平面視で重ならないとともに前記開口に平行な他の開口を有している場合、開口と他の開口によって液晶の配向制御が容易になる。その結果、表示品質がより向上する。

また本発明の液晶表示装置は、前記共通電極は、前記開口に平面視で重ならない、Ｘ字状または円形状の開口を有している場合、開口とＸ字状または円形状の開口とによって液晶の配向制御が容易になる。その結果、表示品質がより向上する。

また本発明の液晶表示装置は、前記画素内回路は、書き換え駆動と静止画駆動のいずれかを選択する駆動選択回路を有しており、前記駆動選択回路は、前記書き換え駆動が選択された前記画素電極を、入力された画像信号によって書き換え駆動する画素電極制御回路と、前記書き換え駆動が非選択の前記画素電極を、保持されている前記画像信号によって静止画駆動する保持回路と、を有している場合、画素内回路は１０個乃至１５個程度のTFTを有しているため光リーク電流の影響を受けやすく、従って本発明の構成が有効に機能するものである。

図１は、本発明の液晶表示装置について実施の形態の一例を示す図であり、（ａ）は画素内回路及び開口を有する画素の平面図、（ｂ）は（ａ）の構成においてTFT及び回路配線を省いた構成の平面図である。図２は、本発明の液晶表示装置について実施の形態の他例を示す図であり、（ａ）は画素内回路及び開口を有する画素の平面図、（ｂ）は（ａ）の構成においてTFT及び回路配線を省いた構成の平面図である。図３は、本発明の液晶表示装置について実施の形態の他例を示す図であり、（ａ）は画素内回路及び開口を有する画素の平面図、（ｂ）は（ａ）の構成においてTFT及び回路配線を省いた構成の平面図である。図４は、本発明の液晶表示装置について実施の形態の他例を示す図であり、（ａ）は画素内回路及び開口を有する画素の平面図、（ｂ）は（ａ）の構成においてTFT及び回路配線を省いた構成の平面図である。図５は、従来の画素内回路を有する液晶表示装置の一例を示す図であり、基本構成のブロック回路図である。図６は、従来の液晶表示装置におけるゲート信号線駆動回路の構成を示す回路図である。図７は、従来の液晶表示装置における画像信号線駆動回路の構成を示す回路図である。図８の（ａ）は、従来の液晶表示装置におけるゲート信号線駆動回路について、１本のゲート信号線をオンオフさせる駆動回路部のブロック回路図、（ｂ）は（ａ）の詳細を示す回路図である。図９の（ａ）は、従来の液晶表示装置における画像信号線駆動回路について、１本の画像信号線をオンオフさせる駆動回路部のブロック回路図、（ｂ）は（ａ）の詳細を示す回路図である。図１０の（ａ）は、従来の液晶表示装置における保持回路と画素電極制御回路を有する駆動選択回路を含む画素の構成を示すブロック回路図、（ｂ）は、（ａ）の各ブロック回路を構成するTFT群の接続関係を措いた詳細な回路図である。図１１の（ａ）は、従来の液晶表示装置における画素電極制御回路を構成するTFT群の接続関係を描いた詳細な回路図、（ｂ）は、画素電極制御回路について、共通電圧Vcom（Ａ）と画像信号data（Ｂ）を２値入力とする、排他的論理和の論理ゲート回路の出力（Ｙ）を記載した真理値表である。図１２は、従来の液晶表示装置を適用したデジタル表示式腕時計の表示パネルの平面図である。図１３の（ａ）は、光反射性の画素電極を有する光反射部を備えたノーマリブラックのＶＡ型であって、画素内回路を有する液晶表示装置における画素内回路の回路図、（ｂ）は、（ａ）のＡ１−Ａ２線における断面図である。図１４の（ａ）は、図１３と同様の構成であって画素電極及び共通電極のそれぞれに配向制御用の開口を有する構成の液晶表示装置における画素内回路の回路図、（ｂ）は、（ａ）のＡ１−Ａ２線における断面図である。

以下、本発明のLCDの実施の形態について、図面を参照しながら説明する。但し、以下で参照する各図は、本発明のLCDの構成部材のうち、本発明の構成を説明するために必要な主要な部材を示している。従って、本発明に係るLCDは、各図に示されていない、配線導体、回路基板、制御IC、制御LSI等の周知の構成部材を備えていてもよい。

図１〜図４は、本発明のLCDについて実施の形態の各例を示すものである。そして、図１は、本発明のLCDについて実施の形態の一例を示す図であり、（ａ）は画素内回路及び開口を有する画素の平面図、（ｂ）は（ａ）の構成においてTFT及び回路配線を省いた構成の平面図である。なお図１（ｂ）は、開口の構成をみやすくしたものである。図１に示すように、本発明のLCDは、対向配置された第１の基板（アレイ側基板）および第２の基板（カラーフィルタ側基板）と、それらの基板によって挟持された液晶と、第１の基板上の所定方向に配置された複数本のゲート信号線と、ゲート信号線と交差させて配置された複数本の画像信号線と、ゲート信号線と画像信号線の交差部に対応して配置された第１のTFTであるTFT201a，201bと、TFT201a，201bに接続されているとともに、第２のTFTであるTFT202a1，202a2，202b1，202b2，203a〜203f，204a，204bを有して画素電極電圧を制御する画素内回路と、画素内回路よりも液晶に近い位置にあるとともに、画素内回路に接続されている光反射性の画素電極205と、液晶の側の第２の基板上に配置された共通電極210と、を有している垂直配向型でノーマリブラックのLCDであって、画素電極205は、TFT201a，201b，202a1，202a2，202b1，202b2，203a〜203f，204a，204bのチャネル部に平面視で重ならない開口205aを有している構成である。

この構成により、以下の効果を奏する。第２の基板側から入射した外部の光が画素電極205の開口205aを通って画素内に存在するTFT201a，201b，202a1，202a2，202b1，202b2，203a〜203f，204a，204bのチャネル部に入射することを効果的に抑えることができる。その結果、画素200内に存在するTFT201a，201b，202a1，202a2，202b1，202b2，203a〜203f，204a，204bの光リーク電流に起因するフリッカーの発生を効果的に抑えることができる。なお、本発明のLCDについて、図５〜図１４に示す従来のLCDと同じ部位には同じ符号を付しており、それらの詳細な説明は省く。

本発明のLCDにおいて、光反射性の画素電極205は画素内回路よりも液晶に近い位置にあるが、これは視認者側である第２の基板（カラーフィルタ側基板）の側の外部から入射した光は、画素内回路に到達する前に画素電極205に入射するからである。すなわち、光は画素内回路に到達する前に画素電極205によって反射されることとなる。また、画素電極205にある開口205aは、帯状の開口であって、スリット状の開口またはスロット状の開口として構成し得るが、スロット状の開口であることが好ましい。この場合、画素電極205が開口205aによって複数に分断されることがないので、画素内回路と画素電極205との電気的な接続部であるコンタクトホール等を一箇所設ければよいこととなり、構成が簡易化される。

本発明のLCDにおける画素電極205は、例えば、アルミニウム（Ａｌ），チタン（Ｔｉ），モリブデン（Ｍｏ），タンタル（Ｔａ），タングステン（Ｗ），クロム（Ｃｒ），銀（Ａｇ），銅（Ｃｕ），ネオジウム（Ｎｄ）等から選ばれた元素から成る金属材料、これらの元素を主成分とする合金材料を用いて形成される。画素電極205は、これら材料の単層構造、または、例えば下層がＭｏ層で上層がＡｌ層である積層構造とすることができる。積層構造とすることにより、低抵抗化を実現することができる。

また、共通電極210は、透光性を有しており、酸化インジウムスズ（ITO）、インジウム亜鉛酸化物（IZO）、酸化珪素を添加したインジウム錫酸化物（ITSO）、酸化亜鉛（ZnO）、リンやボロンが含まれるシリコン（Si）等の透光性の導電性材料を用いて形成することができる。

従って、本発明のLCDは、バックライトが不要な光反射型LCDであってよく、また光反射部及び光透過部を有する半透過型LCDであってもよい。半透過型LCDにおける光透過部は、画素電極がITO等の透明電極から成る。また半透過型LCDは、バックライトはあってもなくてもよい。ただし、TFTの光リーク電流を効果的に抑制するためには、光反射型LCDであることが好適である。

図１（ａ）の構成において、画素内回路は、書き換え駆動と静止画駆動のいずれかを選択する駆動選択回路を有している。駆動選択回路は、書き換え駆動が選択された画素電極を、入力された画像信号DATAによって書き換え駆動する画素電極制御回路203と、書き換え駆動が非選択の画素電極を、保持されている画像信号DATAによって静止画駆動する保持回路202と、を有している構成である。また画素内回路には、第１の入力部201、第２の入力部204が含まれる。従って、画素内回路は１０個乃至１５個程度のTFTを有しているため光リーク電流の影響を受けやすく、従って本発明の構成が有効に機能するものである。

画素電極制御回路203は、排他的論理和の論理ゲート回路であり、書き換え駆動時に以下のように動作する。画像信号DATAがＨの信号（「１」）であり、共通電圧VCOMがＨの信号（「１」）である場合、画像信号DATAは保持回路202を通じて、ｐチャネルTFT203a及びｎチャネルTFT203bから成る４端子型のトランスファゲート回路のｐチャネルTFT203aに入力されるが、ｐチャネルTFT203aはオフ状態となる。これにより、トランスファゲート回路がオフ状態となり、共通電圧VCOMはトランスファゲート回路を通過しない。また画像信号DATAは、保持回路202を通じてｐチャネルTFT203eのソース電極部に入力されるが、リセットゲート信号（RST GATE）が通常はＬの信号であるためにｐチャネルTFT203eはオン状態であり、ｐチャネルTFT203eを通過する。しかし、ｐチャネルTFT203dがオフ状態であるため、画像信号DATAはｐチャネルTFT203dを通過しない。ｎチャネルTFT203cはオン状態であり、反転画像信号xDATA（Ｌ：「０」）を通過させて画素電極電圧（Vpixel）は（Ｌ：「０」）となる。従って、図１１（ｂ）の真理値表の最上段の状態（１，１，０）となる。

画像信号DATAがＨの信号（「１」）であり、共通電圧VCOMがＬの信号（「０」）である場合、ｐチャネルTFT203aはオフ状態、ｎチャネルTFT203bはオフ状態、トランスファゲート回路はオフ状態、ｎチャネルTFT203cはオフ状態、ｐチャネルTFT203dはオン状態、ｐチャネルTFT203eはオン状態となる。その結果、共通電圧VCOMはトランスファゲート回路を通過せず、画像信号DATAは保持回路202、ｐチャネルTFT203e、ｐチャネルTFT203dを通じて画素電極に印加され、画素電極電圧は（Ｌ：「０」）となる。従って、図１１（ｂ）の真理値表の２段目の状態（１，０，１）となる。

画像信号DATAがＬの信号（「０」）であり、共通電圧VCOMがＨの信号（「１」）である場合、ｐチャネルTFT203aはオン状態、ｎチャネルTFT203bはオン状態、トランスファゲート回路はオン状態、ｎチャネルTFT203cはオン状態、ｐチャネルTFT203dはオフ状態、ｐチャネルTFT203eはオン状態となる。その結果、共通電圧VCOMはトランスファゲート回路を通過し、画素電極に印加され、画素電極電圧は（Ｈ：「１」）となる。画像信号DATAは保持回路202、ｐチャネルTFT203eを通過するが、ｐチャネルTFT203dを通過しない。従って、図１１（ｂ）の真理値表の３段目の状態（０，１，１）となる。

画像信号DATAがＬの信号（「０」）であり、共通電圧VCOMがＬの信号（「０」）である場合、ｐチャネルTFT203aはオン状態、ｎチャネルTFT203bはオン状態、トランスファゲート回路はオン状態、ｎチャネルTFT203cはオフ状態、ｐチャネルTFT203dはオン状態、ｐチャネルTFT203eはオン状態となる。その結果、共通電圧VCOMはトランスファゲート回路を通過し、画素電極に印加され、画素電極電圧は（Ｌ：「０」）となる。画像信号DATAは保持回路202、ｐチャネルTFT203e、ｐチャネルTFT203dを通過し、画素電極に印加され、画素電極電圧は（Ｌ：「０」）となる。従って、図１１（ｂ）の真理値表の最下段の状態（０，０，０）となる。

本発明の画素内回路は、画素電極電圧を制御するものであり、上記の構成、機能のものに限定されない。例えば、画素内回路は、画素電極電圧をオンオフする２ビット制御型に限らず、中間電圧を印加可能な３ビット以上の制御を行う多ビット制御型であってもよい。

本発明のLCDは、図１に示すように、開口205aは、第１のTFTであるTFT201a，201bおよび第２のTFTであるTFT202a1，202a2，202b1，202b2，203a〜203f，204a，204bに平面視で重ならないことが好ましい。この場合、第２の基板側から入射した外部の光が画素電極205の開口205aを通ってTFT201a，201b，202a1，202a2，202b1，202b2，203a〜203f，204a，204bのチャネル部に入射することをより抑えることができる。その結果、フリッカーの発生をより抑えることができる。

また本発明のLCDは、図１に示すように、開口205aは、ゲート信号線GATEに平面視で重
なっている。これにより、開口205aを通った光の大部分は、光反射性を有するＡｌ，Ｍｏ
等の金属から成るゲート信号線GATEによって反射されて、入射光路とほぼ同じ光路を戻り外部へ出射されるので、画素内に存在するTFT201a，201b，202a1，202a2，202b1，202b2
，203a〜203f，204a，204bのチャネル部に入射することをより抑えることができる。その結果、フリッカーの発生をより抑えることができる。開口205aは、その一部がゲート信号線GATEに平面視で重なっていてもよい。また、開口205aは、ゲート信号線GATEに平面視で平行に配置されていることがより好ましい。その場合、それらの重なる面積が大きくなり、開口205aを通った光を外部に出射させる効果が向上する。

また本発明のLCDは、図２に示すように、開口205bは、画像信号線DATAに平面視で重なっていることが好ましい。この場合、開口205bを通った光の大部分は、光反射性を有するＡｌ，Ｍｏ等の金属から成る画像信号線DATAによって反射されて、入射光路とほぼ同じ光路を戻り外部へ出射されるので、画素内に存在するTFT201a，201b，202a1，202a2，202b1，202b2，203a〜203f，204a，204bのチャネル部に入射することをより抑えることができる。その結果、フリッカーの発生をより抑えることができる。この場合、開口205bは、その一部が画像信号線DATAに平面視で重なっていてもよい。また、開口205bは、画像信号線DATAに平面視で平行に配置されていることがより好ましい。その場合、それらの重なる面積が大きくなり、開口205bを通った光を外部に出射させる効果が向上する。

また本発明のLCDは、図１に示すように、共通電極210は、開口205aに平面視で重ならないとともに開口205aに平行な他の開口210a，210bを有していることが好ましい。この場合、開口205aと他の開口210a，210bによって、液晶の配向制御が容易になる。その結果、表示品質がより向上する。すなわち、液晶分子は、平面視したときに、帯状の開口205aの周辺ではその長手方向に直交する方向（配向方向ａとする）に配向するとともに、帯状の開口210a，210bの周辺ではそれらの長手方向に直交する方向（配向方向ｂとする）に配向し、配向方向ａと配向方向ｂが同じになるためである。

共通電極210にある他の開口210a，210bは、帯状の開口であって、スリット状の開口またはスロット状の開口として構成し得る。スリット状の開口である場合、開口端は開放された構成となるが、開放端同士をバスバー等によって電気的に接続すればよい。その場合、共通電極210の一箇所に共通電圧の印加部を設ければよいこととなる。

また本発明のLCDは、図２、図３に示すように、共通電極210は、開口205bに平面視で重ならない、Ｘ字状または円形状の開口210d，210eを有していることが好ましい。この場合、開口205bと開口210dとによって液晶の配向制御が容易になる。その結果、表示品質がより向上する。すなわち、液晶分子は、平面視したときに、開口210dの周辺では開口210dを中心とした放射状に配向するのであり、開口205bの配向制御が伝わりにくい画素200の中央部等に開口210dを配置することによって、液晶の配向制御が容易になる。なお、Ｘ字状の開口210dは、その交差する２つの帯状部のそれぞれが、矩形状の画素200の対角線にほぼ平行となっている形状である。Ｘ字状の開口210dは、十字状の開口に比べて開口付近の液晶を放射状に配向させることがより容易であることが本発明者によって見出されたのであり、好適な構成である。

図２の例は、開口205aが、平面視でＬ字状の形状とされることによって、ゲート信号線GATEに平面視で重なるとともに画像信号線DATAに平面視で重なっている構成である。また、共通電極210は、画素200の周縁に近い位置に、開口205bに平面視で重ならないとともに開口205bに平行な他の開口210cを有している。さらに、共通電極210は、画素200の中央部に近い部位にＸ字状の開口210dが配置されている。図３の例は、図２と同様の構成であって、Ｘ字状の開口210dに代えて円形状の開口210eがある構成である。

図４の例は、画素電極205が、ゲート信号線GATEに平面視で重なっている開口205cを有しており、共通電極210が、開口205cに平面視で重ならないとともに、開口205cに平行な平面視形状がコ字状の他の開口210fを有している構成である。

画素電極205は、例えば平面視形状が正方形状である場合、その縦辺の長さが１５０μｍ程度、横辺の長さが１５０μｍ程度のサイズであり、画素電極205に配置される帯状の開口205a，205b，205cはそれぞれ、幅が５μｍ〜１０μｍ程度である。共通電極210に配置される帯状の開口210a，210b，210c，210fはそれぞれ、幅が５μｍ〜１０μｍ程度である。共通電極210に配置されるＸ字状の開口210dは、帯状部の幅が５μｍ〜１０μｍ程度、一つの帯状部の長さが１８μｍ〜４０μｍ程度である。共通電極210に配置される円形状の開口210eは、直径が７μｍ〜１５μｍ程度である。

また、本発明のLCDは、以下のような好適な構成を採用し得る。１つの表示パネルにおいて、書き換え周期をそれぞれに最適なものとした表示領域を複数設けることができる。この場合、ある表示領域では書き換えと次の書き換えとの間の期間を非常に長く設定し、他の表示領域では書き換えと次の書き換えとの間の期間を短く設定することにより、消費電力の制御を高い精度で行うことができる。その結果、消費電力をより低減させることができる。

さらに、書き換え駆動を適用する表示領域を書き換え周期を相違させて複数設け、相違する書き換え周期の比を10倍以上とすることが良い。この場合、ある表示領域では書き換えと次の書き換えとの間の期間を非常に長く設定し、他の表示領域では書き換えと次の書き換えとの間の期間を短く設定することにより、消費電力の制御をきめ細かく高い精度で行うことができる。その結果、消費電力をより低減させることができる。さらに、相違する書き換え周期の比を10倍以上とすることにより、消費電力をより低減させる効果が高まる。

例えば、図１２に示す例等のように、表示パネルにおいて、時間の表示領域91と、分の表示領域92と、秒の表示領域93とで、書き換え周期を大きく相違させることができる。秒の表示領域93では、１秒毎に書き換え駆動するのに対して、分の表示領域92では、１分毎に書き換え駆動し、時間の表示領域91では、１時間毎に書き換え駆動すればよい。従って、表示領域91〜93以外の表示領域は静止画の表示領域94である。好適な実施形態として、分の表示領域92と秒の表示領域93の書き換え駆動の周期の比は60倍となる。換言すれば、1/60になる。また、時間の表示領域91では、１時間毎に書き換え駆動すればよいので、秒の表示領域93と時間の表示領域91との書き換え駆動の周期の比は3600倍となる。換言すれば、1/3600になる。また、表示領域91〜93において、書き換え駆動を１画素(ドット)毎に行うことができるが、複数画素毎に書き換え駆動してもよい。また、表示領域91〜93において、全ての画素を書き換えてもよいし、書き換えに必要な画素のみを書き換えてもよい。例えば、１つの表示領域において、「５」の表示を「６」に書き換える場合、書き換え不要な画素と書き換え必要な画素を区別することができるので、書き換えが必要な画素のみを書き換えることができる。

また、携帯電話、スマートフォン、タブレット端末、パーソナルコンピュータ等からのメール着信の電波信号を腕時計で受信した際に、その腕時計のLCD等から成る表示パネルに、メール受信の表示を上述した画素選択駆動方式の書き換え駆動によって行わせることができる。このような複雑な表示機能を極めて低い消費電力でもって行うことができる。例えば、気温、湿度、高度、方位、照度、気圧、水深、水圧、天気予報、外国との時差、歩数計、潮汐時間、日の出・日没の時間、血圧、脈拍、メールの内容、ニュース速報、緊急地震速報等の告知などの表示を、それらの最適な書き換え周期または任意のタイミングでもって表示することができる。また、それらの書き換え周期または表示のタイミングを、外部から人が入力、変更等して制御することもできる。書き換え周期の変更、制御または表示のタイミングの制御は、LCDの周辺に設けられた制御LSI等によって行うことができる。

本発明のLCDにおいて、表示領域の書き換え周期に対応する書き換え期間は、書き換えを実行する動作期間及びそれ以外の書き換え休止期間を含んでおり、書き換え休止期間が動作期間よりも長いことが好ましい。この構成により、書き換えによる表示の切り換え動作が素早くなり、表示の切り換えプロセスが視認されなくなるので、表示の切り換えが見やすくなる。例えば、時計の秒の表示を書き換える場合、書き換え期間を１秒とし、書き換えを実行する動作期間を0.1〜0.3秒(10％〜30％)程度とし、それ以外の0.7〜0.9秒程度の期間を書き換え休止期間とすれば良い。

また、時計の秒を表示する表示領域のように書き換え周期が短い表示領域の画素数を、時計の分、時間を表示する表示領域のように書き換え周期が長い表示領域の画素数よりも少なくすることが好ましい。これにより、消費電力をさらに低減させることができる。例えば、好ましくは、書き換え周期が短い表示領域の画素数を、書き換え周期が長い表示領域の画素数の30％以下、より好ましくは、10％以下とすることが良い。

また、本発明のLCDは、画素電極を光反射型電極とした光反射部を有するLCDであるが、この場合、保持回路等を画素電極の下方に配置することができ、保持回路等による光反射率の低下をなくすことができる。反射型LCDは、バックライトを設ける必要がないため、消費電力の低減に有効である。また、本発明のLCDは、光反射型電極を有する光反射部と透過型電極を有する光透過部を備えた、半透過型LCDであってもよい。

また、保持回路によって保持されるビット数を１以上とすることが好ましい。このビット数を複数として多ビット化した場合、静止画表示の際に階調表示を行うことができる。また、アナログ信号を記憶する保持回路とすれば、フルカラー表示を行うこともできる。

また、画素電極制御回路203は、図１１（ｂ）の真理値表に示すように、共通電圧VcomのＨ／Ｌのいずれの信号に対しても静止画駆動と書き換え駆動を行うものとされている。即ち、共通電圧Vcom（Ａ）がＨ（３Ｖ）で画像信号data（Ｂ）がＨ（３Ｖ）である場合、共通電圧Vcom（Ａ）と画素電圧Pixel（Ｌ：０Ｖ）との間に電位差が形成され、共通電圧Vcom（Ａ）がＬ（０Ｖ）で画像信号data（Ｂ）がＨ（３Ｖ）である場合にも同様に共通電圧Vcom（Ａ）と画素電圧Pixel（Ｈ：３Ｖ）との間に電位差が形成されて、液晶が交流駆動されている。これにより、例えば、秒表示の書き換え周期に合わせて１秒毎に共通電圧Vcom（Ａ）のＨ／Ｌを反転させることができ、液晶分子の劣化を抑えることができる。即ち、液晶分子に直流電圧成分が長時間印加されることによって、液晶分子が画素電極表面で正負の電荷の偏り（微量不純物の固定化）を起こして寿命が短くなることを抑えることができる。

このように、共通電圧VcomのＨ／Ｌの反転を、書き換え周期に連動させて定期的に反転させることが好ましい。この場合、共通電圧VcomのＨ／Ｌの反転を、書き換え周期に連動させない場合と比較して、共通電圧Vcomを個別に制御するための制御回路等を付加する必要がなく、消費電力のさらなる低下に有効である。また、共通電圧VcomのＨ／Ｌの反転駆動は、液晶分子の劣化を抑制するための反転駆動と、排他的論理和（EXOR）の論理ゲート回路を構成する画素電極制御回路203の論理回路の制御入力としての画素電圧制御信号との、２つの役割を果たしており、これによっても消費電力のさらなる低下に寄与している。

また、本発明のLCDにおいて、静止画駆動が適用される表示領域において、各画素200に供給される共通電圧のハイ／ローを定期的に反転させることが好ましい。これにより、書き換え駆動が適用される表示領域は勿論のこと静止画駆動が適用される領域においても液晶分子の劣化が抑制される。また、共通電圧Vcomの反転の定期的な周期は、制御LSI等によって、１秒毎、数十秒毎、分単位、時間単位で適宜設定することもできる。さらに、共通電圧Vcomの反転の周期をｎ秒毎（ｎは自然数）にしてもよく、その場合、秒表示の書き換え周期を共通電圧Vcomの反転の制御のベースに用いることができ、共通電圧Vcomの反転の制御が容易になる。

本発明のLCDにおいて、画素電極制御回路203と画素電極205との間に１〜３ｐＦ程度の補助容量を並列的に接続してもよい。これにより、書き換え駆動する際に、画素電極電圧が次第に低下して１フレーム期間保持されにくくなるのを抑え、画素電極電圧を１フレーム期間保持することができる。

また、低温多結晶シリコン（Low-Temperature Poly Silicon ：LTPS）を用いてｎチャネルTFT及びｐチャネルTFTを形成してもよい。この場合、CMOS回路を基礎とした駆動回路、SRAM回路、D/A変換器、画像表示部等をガラス基板上に一体的に集積化することができる。従って、音声処理回路、マイクロプロセッサを搭載したLCDをも、LTPSを用いて作製することができる。ガラス基板上に液晶表示パネルとその周辺駆動回路を一体的に形成できるので、電気的な信頼性が向上する。即ち、液晶表示パネルと駆動回路との電気的接続数を大幅に低減させることができ、振動に強く、軽量化がなされるので、携帯情報端末にとって好適なものとなる。また、電流駆動能力が高いので、高精細な画素、開口率の高い画素200を有するLCDを作製することができる。

LTPSの製造方法を以下に示す。まず、ガラス基板上に、プラズマＣＶＤ（Chemical Vapor Deposition）法によって、アモルファスシリコン膜を形成する。次に、アモルファスシリコン膜を多結晶化するために、450℃以下のガラス基板の温度でアモルファスシリコン膜にエキシマレーザ光を照射する。エキシマレーザ装置としては、例えば、ガスレーザ光源にArF（波長193nm），KrF（波長248nm）等を用いた、アモルファスシリコン膜の吸収が大きい紫外光を発振するものが使用できる。レーザ発振周波数約300Hz、レーザ光エネルギー約300Ｗ、パルス幅約20ns〜約60ns、照射エネルギー密度500mJ/cm²〜１J/cm²程度のパルスレーザ光をアモルファスシリコン膜に照射し、アモルファスシリコン膜を瞬間的に溶融し過冷却状態にした後に凝固させる。その結果、平均粒径0.3μｍ程度の結晶粒径を有する多結晶シリコンの膜に変化する。

また、本発明のLCDは各種の電子機器に適用できる。その電子機器としては、スマートウォッチ等のデジタル表示式腕時計、携帯電話、スマートフォン端末、電子手帳、電子書籍、電子辞書、複写機、商品表示タグ、価格表示タグ、ファクシミリ、プリンター、コピー機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などがある。

１液晶表示装置
1a,1b TFT
２共通電圧線
３ゲート信号線駆動回路
４画像信号線駆動回路
５画素内回路
10 表示部
11 液晶表示パネル
36,37 ソース信号線
38 ソース信号線選択線
39 ゲート信号線
61 入力部
62 保持回路
63 画素電極制御回路
64 駆動選択回路
81 第１の２値選択回路
82 第２の２値選択回路
91 時間の表示領域
92 分の表示領域
93 秒の表示領域
94 静止画の表示領域
201 第１の入力部
202 保持回路
203 画素電極制御回路
204 第２の入力部
205a,205b,205c 画素電極の開口
210a,210b,210c,210f 共通電極の他の開口
210d,210e 共通電極のＸ字状の開口、円形状の開口

Claims

対向配置された第１の基板および第２の基板と、
それらの基板によって挟持された液晶と、
前記第１の基板上の所定方向に配置された複数本のゲート信号線と、
前記ゲート信号線と交差させて配置された複数本の画像信号線と、
前記ゲート信号線と前記画像信号線の交差部に対応して配置された第１の薄膜トランジスタと、
前記第１の薄膜トランジスタに接続されているとともに、第２の薄膜トランジスタを有して画素電極電圧を制御する画素内回路と、
前記画素内回路よりも前記液晶に近い位置にあるとともに、前記画素内回路に接続されている光反射性の画素電極と、
前記液晶の側の前記第２の基板上に配置された共通電極と、を有している垂直配向型でノーマリブラックの液晶表示装置であって、
前記画素電極は、前記第１の薄膜トランジスタのチャネル部および前記第２の薄膜トランジスタのチャネル部に平面視で重ならないとともに前記ゲート信号線に平面視で重なっている開口を有している液晶表示装置。
前記開口は、帯状の開口である請求項１に記載の液晶表示装置。
前記開口は、スロット状の開口である請求項２に記載の液晶表示装置。
前記開口は、前記画像信号線に平面視で重なっている請求項１乃至請求項３のいずれか１項に記載の液晶表示装置。
前記共通電極は、前記開口に平面視で重ならないとともに前記開口に平行な他の開口を有している請求項１乃至請求項４のいずれか１項に記載の液晶表示装置。
前記共通電極は、前記開口に平面視で重ならない、Ｘ字状または円形状の開口を有している請求項１乃至請求項５のいずれか１項に記載の液晶表示装置。
前記画素内回路は、書き換え駆動と静止画駆動のいずれかを選択する駆動選択回路を有しており、
前記駆動選択回路は、前記書き換え駆動が選択された前記画素電極を、入力された画像信号によって書き換え駆動する画素電極制御回路と、
前記書き換え駆動が非選択の前記画素電極を、保持されている前記画像信号によって静止画駆動する保持回路と、を有している請求項１乃至請求項６のいずれか１項に記載の液晶表示装置。