JP2002090777A - アクティブマトリクス型表示装置 - Google Patents

アクティブマトリクス型表示装置

Info

Publication number
JP2002090777A
JP2002090777A JP2000282169A JP2000282169A JP2002090777A JP 2002090777 A JP2002090777 A JP 2002090777A JP 2000282169 A JP2000282169 A JP 2000282169A JP 2000282169 A JP2000282169 A JP 2000282169A JP 2002090777 A JP2002090777 A JP 2002090777A
Authority
JP
Japan
Prior art keywords
pixel
circuit
electrode
display device
holding circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000282169A
Other languages
English (en)
Inventor
Hisao Uehara
久夫 上原
Kiyoshi Yoneda
清 米田
Koji Miyajima
康志 宮島
Ryoichi Yokoyama
良一 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2000282169A priority Critical patent/JP2002090777A/ja
Priority to TW090122538A priority patent/TW594329B/zh
Priority to US09/953,236 priority patent/US7095389B2/en
Priority to KR10-2001-0057103A priority patent/KR100469192B1/ko
Priority to CNB011331739A priority patent/CN1249489C/zh
Priority to EP01122309A priority patent/EP1205787A3/en
Publication of JP2002090777A publication Critical patent/JP2002090777A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】 【課題】 アクティブマトリクス型表示装置の低消費電
力化と同時に回路の高集積化を図る。 【解決手段】 各画素毎に映像信号を保持する保持回路
110を配置し、通常動作モードとメモリ動作モードを
切り換えて表示する。保持回路110を画素電極17に
重畳して配置することによって、回路配置のスペース効
率を向上し、保持回路110の回路面積を縮小する。特
に反射型LCDにおいて保持回路110を、反射表示電
極17に重畳して配置することで、保持回路による開口
率の低下がなく、より高開口率の表示装置とすることが
できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、アクティブマトリ
クス型表示装置に関するものであり、特に画素に対応し
て複数の保持回路が設けられたアクティブマトリクス型
表示装置に関するものである。
【0002】
【従来の技術】近年、表示装置は携帯可能な表示装置、
例えば携帯テレビ、携帯電話等が市場ニーズとして要求
されている。かかる要求に応じて表示装置の小型化、軽
量化、省消費電力化に対応すべく研究開発が盛んに行わ
れている。
【0003】図5に従来例に係る液晶表示装置(Liquid
Crystal Display;LCD)の一表示画素の回路構成図
を示す。絶縁性基板(不図示)上に、ゲート信号線5
1、ドレイン信号線61とが交差して形成されており、
その交差部近傍に両信号線51、61に接続された選択
画素選択TFT65が設けられている。選択画素選択T
FT65のソース65sは液晶21の画素電極17に接
続されている。
【0004】また、画素電極17の電圧を1フィールド
期間、保持するための補助容量85が設けられており、
この補助容量85の一方の端子86は選択画素選択TF
T65のソース65sに接続され、他方の電極87には
各表示画素に共通の電位が印加されている。
【0005】ここで、ゲート信号線51にゲート信号が
印加されると、選択画素選択TFT65はオン状態とな
り、ドレイン信号線61からアナログ映像信号が画素電
極17に伝達されると共に、補助容量85に保持され
る。画素電極17に印加された映像信号電圧が液晶21
に印加され、その電圧に応じて液晶21が配向する。こ
のような表示画素をマトリクス状に配置することにより
LCDを得ることができる。
【0006】従来のLCDは、動画像、静止画像に関係
なく表示を得ることができる。かかるLCDに静止画像
を表示する場合、例えば携帯電話の液晶表示部の一部に
携帯電話を駆動するためのバッテリの残量表示として、
乾電池の画像を表示することになる。
【0007】しかしながら、上述した構成の液晶表示装
置においては、静止画像を表示する場合であっても、動
画像を表示する場合と同様に、ゲート信号で選択画素選
択TFT65をオン状態にして、映像信号を各表示画素
に再書き込みする必要が生じていた。
【0008】そのため、ゲート信号及び映像信号等の駆
動信号を発生するためのドライバ回路、及びドライバ回
路の動作タイミングを制御するための各種信号を発生す
る外部LSIは常時動作するため、常に大きな電力を消
費していた。このため、限られた電源しか備えていない
携帯電話等では、その使用可能時間が短くなるという欠
点があった。
【0009】これに対して、各表示画素にスタティック
型メモリを備えた液晶表示装置が特開平8−19420
5号に開示されている。同公報の一部を引用して説明す
る。図6は特開平8−194205号に開示されている
保持回路付きアクティブマトリクス型表示装置の平面回
路構成図である。ゲート線51と参照線52が行方向
に、ドレイン信号線61が列方向に、それぞれ複数配置
されている。そして、保持回路54と画素電極17間に
はTFT53が設けられている。保持回路54に保持さ
れたデータに基づいて表示を行うことにより、ゲートド
ライバ50、ドレインドライバ60を停止して消費電力
を低減するものである。
【0010】図7はこの液晶表示装置の一画素を示す回
路構成図である。基板上に画素電極がマトリクス状に配
置されており、画素電極17間には紙面左右方向にゲー
ト線51が、上下方向にドレイン信号線61が配置され
ている。そしてゲート線51と平行に参照線52が配置
され、ゲート線51とドレイン信号線61の交差部に保
持回路54が設けられ、保持回路54と画素電極17間
にはスイッチ素子53が設けられている。保持回路54
は2段インバータ55,56を正帰還させた形のメモ
リ、即ちスタティック型メモリ(Static Random Access
Memory;SRAM)をデジタル映像信号の保持回路と
して用いる。特にSRAMは、DRAMと異なり、デー
タの保持にリフレッシュを必要としないので好適であ
る。
【0011】ここで、スタティック型メモリに保持され
た2値デジタル信号に応じて、スイッチ素子53は参照
線Vrefと画素電極17との間の抵抗値を、保持回路
54の出力に応じて制御し、液晶21のバイアス状態を
調整している。一方、共通電極には交流信号Vcomを
入力する。本装置は理想上、静止画像のように表示画像
に変化がなければ、メモリへのリフレッシュは不要であ
る。
【0012】
【発明が解決しようとする課題】しかしながら、保持回
路54にスタティックRAMを用いると、保持回路を構
成するトランジスタの数は4つもしくは6つと多く、回
路面積が大きい。そのようなスタティックRAMを画素
電極17の間に配置すると、画素電極17の面積が小さ
くなって液晶表示装置の開口率が低下するか、一つの画
素サイズを大きくせざるをえずに高精細化が困難である
という問題があった。
【0013】そこで、本発明は、保持回路を有する表示
装置において、より高精細、もしくはより開口率を向上
させることを目的とする。
【0014】
【課題を解決するための手段】本発明は上記課題を解決
するために成されたものであり、マトリクス状に配置さ
れた複数の画素電極と、この画素電極に対向する対向電
極と、画素電極に対応して配置され、対応する画素の画
素電圧に応じたデータを記憶する保持回路とを有し、画
素電極と対向電極との間に所定の画素電圧を印加して表
示する通常動作モードと、保持回路が記憶したデータに
応じて表示するメモリ動作モードとを有するアクティブ
マトリクス型表示装置において、保持回路は、画素電極
に重畳して配置されているアクティブマトリクス型表示
装置である。
【0015】また、マトリクス状に配置され、光を反射
する複数の反射表示電極が形成された第1の基板と、複
数の反射表示電極に対向する対向電極が形成された第2
の基板と、第1及び第2の基板間に封入された液晶層
と、画素電極に対応して配置され、対応する画素の画素
電圧に応じたデータを記憶する保持回路とを有し、画素
電極と対向電極との間に所定の画素電圧を印加して液晶
層を駆動して表示する通常動作モードと、保持回路が記
憶したデータに応じて表示するメモリ動作モードとを有
するアクティブマトリクス型表示装置において、保持回
路は、反射表示電極に重畳して配置されているアクティ
ブマトリクス型表示装置である。
【0016】更に、保持回路は、反射表示電極と第1の
基板との間に配置されている。
【0017】
【発明の実施の形態】次に、本発明の実施形態に係る表
示装置について説明する。図1に本発明の表示装置を液
晶表示装置に応用した場合の回路構成図を示す。
【0018】液晶表示パネル100には、絶縁基板10
上に複数の画素電極17がマトリックス状に配置されて
いる。そして、ゲート信号を供給するゲートドライバ5
0に接続された複数のゲート信号線51が一方向に配置
されており、これらのゲート信号線51と交差する方向
に複数のドレイン信号線61が配置されている。
【0019】ドレイン信号線61には、ドレインドライ
バ60から出力されるサンプリングパルスのタイミング
に応じて、サンプリングトランジスタSP1,SP2,
…,SPnがオンし、データ信号線62のデータ信号
(アナログ映像信号又はデジタル映像信号)が供給され
る。
【0020】ゲートドライバ50は、あるゲート信号線
51を選択し、これにゲート信号を供給する。選択され
た行の画素電極17にはドレイン信号線61からデータ
信号が供給される。
【0021】以下、各画素の詳細な構成について説明す
る。ゲート信号線51とドレイン信号線61の交差部近
傍には、Pチャネル型回路選択TFT41及びNチャネ
ル型回路選択TFT42から成る回路選択回路40が設
けられている。回路選択TFT41,42の両ドレイン
はドレイン信号線61に接続されると共に、それらの両
ゲートは回路選択信号線88に接続されている。回路選
択TFT41,42は、選択信号線88からの選択信号
に応じていずれか一方がオンする。また、後述するよう
に回路選択回路40と対を成して、回路選択回路43が
設けられている。
【0022】これにより、後述する通常動作モードであ
るアナログ映像信号表示(フルカラー動画像対応)とメ
モリ動作モードであるデジタル映像表示(低消費電力、
静止画像対応)とを選択して切換えることが可能とな
る。また、回路選択回路40に隣接して、Nチャネル型
画素選択TFT71及びNチャネル型TFT72から成
る画素選択回路70が配置されている。画素選択TFT
71,72はそれぞれ回路選択回路40の回路選択TF
T41,42と縦列に接続されると共に、それらのゲー
トにはゲート信号線51が接続されている。画素選択T
FT71,72はゲート信号線51からのゲート信号に
応じて両方が同時にオンするように構成されている。
【0023】また、アナログ映像信号を保持するための
補助容量85が設けられている。補助容量85の一方の
電極は画素選択TFT71のソースに接続されている。
他方の電極は共通の補助容量線87に接続され、バイア
ス電圧Vscが供給されている。また、画素選択TFT
71のソースは回路選択TFT44及びコンタクト16
を介して画素電極17に接続されている。ゲート信号に
よって画素選択回路70の各TFTのゲートが開くと、
ドレイン信号線61から供給されるアナログ映像信号は
コンタクト16を介して画素電極17に入力され、画素
電圧として液晶を駆動する。画素電圧は画素選択TFT
71の選択が解除され、次に再び選択されるまでの1フ
ィールド期間保持されなければならないが、液晶の容量
のみでは、画素電圧は時間経過とともに次第に低下して
しまい、1フィールド期間十分に保持されない。そうす
ると、その画素電圧の低下が表示むらとして現れてしま
い良好な表示が得られなくなる。そこで画素電圧を1フ
ィールド期間保持するために補助容量85を設けてい
る。
【0024】この補助容量85と画素電極17との間に
は、回路選択回路43のPチャネル型TFT44が設け
られ、回路選択回路43の回路選択TFT41と同時に
オンオフするように構成されている。回路選択TFT4
1がオンし、アナログ信号を随時供給して液晶を駆動す
る動作モードを通常動作モード、もしくはアナログ動作
モードと呼ぶ。
【0025】また、画素選択回路70のTFT72と画
素電極17との間には、保持回路110が設けられてい
る。保持回路110は、正帰還された2つのインバータ
回路と信号選択回路120から成り、デジタル2値を保
持するスタティック型メモリを構成している。
【0026】また、信号選択回路120は、2つのイン
バータからの信号に応じて信号を選択する回路であっ
て、2つのNチャネル型TFT121、122で構成さ
れている。TFT121、122のゲートには2つのイ
ンバータからの相補的な出力信号がそれぞれ印加されて
いるので、TFT121、122は相補的にオンオフす
る。
【0027】ここで、TFT122がオンすると交流駆
動信号VCOM(信号B)が選択され、TFT121がオ
ンするとその対向電極信号VCOMと等しい交流駆動信号
(信号A)が選択され、回路選択回路43のTFT45
を介して、液晶21の画素電極17に供給される。回路
選択TFT42がオンし、保持回路110に保持された
データに基づいて表示をする動作モードをメモリモード
もしくはデジタル動作モードと呼ぶ。
【0028】上述した構成を要約すれば、画素選択素子
である画素選択TFT71及びアナログ映像信号を保持
する補助容量85から成る回路(アナログ表示回路)
と、画素選択素子であるTFT72、2値のデジタル映
像信号を保持する保持回路110から成る回路(デジタ
ル表示回路)とが1つの表示画素内に設けられ、更に、
これら2つの回路を選択するための回路選択回路40,
43が設けられている。
【0029】次に、液晶パネル100の周辺回路につい
て説明する。液晶パネル100の絶縁性基板10とは別
基板の外付け回路基板90には、パネル駆動用LSI9
1が設けられている。この外付け回路基板90のパネル
駆動用LSI91から垂直スタート信号STVがゲート
ドライバ50に入力され、水平スタート信号STHがド
レインドライバ60に入力される。また映像信号がデー
タ線62に入力される。
【0030】次に、上述した構成の表示装置の駆動方法
について説明する。 (1)通常動作モード(アナログ動作モード)の場合 モード信号に応じて、アナログ表示モードが選択される
と、LSI91はデータ信号線62にアナログ信号を供
給する状態に設定されると共に、回路選択信号線88の
電位が「L」となり、回路選択回路40,43の回路選
択TFT41,43がオンし、回路選択TFT42、4
5がオフする。
【0031】また、水平スタート信号STHに基づくサ
ンプリング信号に応じてサンプリングトランジスタSP
が順次オンしデータ信号線62のアナログ映像信号がド
レイン信号線61に供給される。
【0032】また、垂直スタート信号STVに基づい
て、ゲート信号がゲート信号線51に供給される。ゲー
ト信号に応じて、画素選択TFT71がオンすると、ド
レイン信号線61からアナログ映像信号An.Sigが
画素電極17に伝達されると共に、補助容量85に保持
される。画素電極17に印加された映像信号電圧が液晶
21に印加され、その電圧に応じて液晶21が配向する
ことにより液晶表示を得ることができる。
【0033】このアナログ表示モードでは、随時入力さ
れるアナログ信号に応じて随時液晶を駆動するので、フ
ルカラーの動画像を表示するのに好適である。ただし、
外付け回路基板90のLSI91、各ドライバ50,6
0にはそれらを駆動するために、絶えず電力が消費され
ている。 (2)メモリ動作モード(デジタル表示モード)の場合 モード信号に応じて、デジタル表示モードが選択される
と、LSI91は映像信号をデジタル変換して上位1ビ
ットを抽出したデジタルデータをデータ信号線62に出
力する状態に設定されると共に、回路選択信号線88の
電位が「H」となり、保持回路110が有効な状態にな
る。また、回路選択回路40,43の回路選択TFT4
1,44がオフすると共に、回路選択TFT42,45
がオンする。
【0034】また、外付け回路基板90のパネル駆動用
LSI91から、ゲートドライバ50及びドレインドラ
イバ60にスタート信号STHが入力される。それに応
じてサンプリング信号が順次発生し、それぞれのサンプ
リング信号に応じてサンプリングトランジスタSP1,
SP2,…,SPnが順にオンしてデジタル映像信号
D.Sigをサンプリングして各ドレイン信号線61に
供給する。
【0035】ここで第1行、即ちゲート信号G1が印加
されるゲートドレイン信号線61について説明する。ま
ず、ゲート信号G1によってゲートドレイン信号線61
に接続された各表示画素の各画素選択TFT72が1水
平走査期間オンする。第1行第1列の表示画素に注目す
ると、サンプリング信号SP1によってサンプリングし
たデジタル映像信号S11がドレイン信号線61に入力
される。そして選択画素選択TFT72がゲート信号に
よってオン状態になるとそのデジタル信号D.Sigが
保持回路110に入力され、2つのインバータによって
保持される。
【0036】このインバータで保持された信号は、信号
選択回路120に入力されて、この信号選択回路120
で信号A又は信号Bを選択して、その選択した信号が画
素電極17に印加され、その電圧が液晶21に印加され
る。
【0037】こうして1行目のゲート信号線から最終行
のゲート信号線まで走査することにより、1画面分(1
フィールド期間)のスキャン、即ち全ドットスキャンが
終了し1画面が表示される。
【0038】ここで、1画面が表示されると、ゲートド
ライバ50並びにドレインドライバ60及び外付けのパ
ネル駆動用LSI91への電圧供給を停止しそれらの駆
動を止める。保持回路110には常に電圧VDD,VSSを
供給して駆動し、また対向電極電圧を対向電極32に、
各信号A及びBを選択回路120に供給する。
【0039】即ち、保持回路110にこの保持回路を駆
動するためのVDD、VSSを供給し、対向電極には直流電
圧の対向電極電圧VCOM(信号A)を印加し、液晶表示
パネル100がノーマリーホワイト(NW)の場合に
は、信号Aには対向電極32と同じ電位の電圧を印加
し、信号Bには液晶を駆動するための交流電圧(例えば
60Hz)を印加するのみである。そうすることによ
り、1画面分を保持して静止画像として表示することが
できる。また他のゲートドライバ50、ドレインドライ
バ60及び外付けLSI91には電圧が印加されていな
い状態である。
【0040】このとき、ドレイン信号線61にデジタル
映像信号で「H(ハイ)」が保持回路110に入力され
た場合には、信号選択回路120において第1のTFT
121には「L」が入力されることになるので第1のT
FT121はオフとなり、他方の第2のTFT122に
は「H」が入力されることになるので第2のTFT12
2はオンとなる。そうすると、信号Bが選択されて液晶
には信号Bの電圧が印加される。即ち、信号Bの交流電
圧が印加され、液晶が電界によって立ち上がるため、N
Wの表示パネルでは表示としては黒表示として観察でき
る。
【0041】ドレイン信号線61にデジタル映像信号で
「L」が保持回路110に入力された場合には、信号選
択回路120において第1のTFT121には「H」が
入力されることになるので第1のTFT121はオンと
なり、他方の第2のTFT122には「L」が入力され
ることになるので第2のTFT122はオフとなる。そ
うすると、信号Aが選択されて液晶には信号Aの電圧が
印加される。即ち、対向電極32と同じ電圧が印加され
るため、電界が発生せず液晶は立ち上がらないため、N
Wの表示パネルでは表示としては白表示として観察でき
る。
【0042】このように、1画面分を書き込みそれを保
持することにより静止画像として表示できるが、その場
合には、各ドライバ50,60及びLSI91の駆動を
停止するので、その分低消費電力化することができる。
【0043】上記実施形態では、保持回路110は1ビ
ットのみを保持するが、もちろん保持回路110を多ビ
ット化すれば、メモリ動作モードで階調表示を行うこと
もできるし、保持回路110をアナログ値を記憶するメ
モリとすれば、メモリ動作モードでのフルカラー表示も
できる。
【0044】上述したように、本発明の実施形態によれ
ば、1つの液晶表示パネル100でフルカラーの動画像
表示(アナログ表示モードの場合)と、低消費電力のデ
ジタル階調表示(デジタル表示モードの場合)という2
種類の表示に対応することができる。
【0045】次に、本実施形態のレイアウトについて、
図2を用いて説明する。図2は本実施形態のレイアウト
を示す概念図である。回路選択回路のPチャネル回路選
択TFT41、Nチャネル回路選択TFT42、画素選
択回路のNチャネル画素選択TFT71、回路選択回路
のPチャネルTFT44が直列に接続され、画素電極1
7にコンタクト16を介して接続されているとともに補
助容量85に接続されている。また、保持回路110、
回路選択回路のNチャネルTFT45がコンタクト16
を介して画素電極17に接続されている。以上の構成は
いずれも画素電極17に重畳して配置されている。特
に、多くの面積を必要とする保持回路110を画素電極
17間に配置せず、画素電極17に重畳するので、画素
電極17を最大の面積にすることができる。逆に言え
ば、一つの画素に必要な面積が最小となるので、高精細
なLCDとすることができる。
【0046】ところで、本実施形態のLCDは反射型L
CDである。本実施形態の反射型LCDの図2A−A’
線断面図を図3に示す。一方の絶縁性基板10上に、多
結晶シリコンから成り島化された半導体層11が配置さ
れ、その上をゲート絶縁膜12が覆って配置されてい
る。半導体層11の上方であってゲート絶縁膜12上に
はゲート電極13が配置され、このゲート電極13の両
側に位置する下層の半導体層11には、ソース及びドレ
インが形成されている。ゲート電極13及びゲート絶縁
膜12上にはこれらを覆って層間絶縁膜14が形成され
ている。そしてそのドレイン及びソースに対応した位置
にはコンタクトが形成されており、そのコンタクトを介
してドレインは画素選択TFT71に、ソースはコンタ
クト16を介して画素電極17に、それぞれ接続されて
いる。平坦化絶縁膜15上に形成された各表示電極17
はアルミニウム(Al)等の反射材料から成っている。
各表示電極17及び平坦化絶縁膜15上には液晶21を
配向するポリイミド等から成る配向膜20が形成されて
いる。
【0047】他方の絶縁性基板30上には、赤(R)、
緑(G)、青(B)の各色を呈するカラーフィルタ3
1、ITO(Indium Tin Oxide)等の透明導電性膜から
成る対向電極32、及び液晶21を配向する配向膜33
が順に形成されている。もちろんカラー表示としない場
合には、カラーフィルタ31は不要である。
【0048】こうして形成された一対の絶縁性基板1
0,30の周辺を接着性シール材によって接着し、それ
によって形成された空隙に液晶21が充填されている。
【0049】反射型LCDでは、図中点線矢印で示すよ
うに、絶縁性基板30側から入射した外光が表示電極1
7によって反射されて、観察者1側に出射し、表示を観
察することができる。
【0050】反射型LCDは画素電極17を光が透過し
ないので画素電極17の下にどのような素子が配置され
ていても開口率に影響を及ぼさない。そして、大きい面
積を必要とする保持回路110を画素電極17の下に配
置することによって、画素の間隔を通常のLCDと同等
にすることもできる。また、本実施形態のように全ての
構成を画素電極の下に配置する必要はなく、一部の構成
を画素電極間に配置してもよい。
【0051】次に本発明の第2の実施形態について説明
する。本実施形態はRGB各色の画素が整列して配置さ
れたストライプ配列であって、それぞれの画素電極17
にはRGBのいずれかのカラーフィルタが対応して配置
されており、それを17R、17G、17Bとして示
す。RGBそれぞれの画素は、図2と同様の回路を有
し、それぞれの画素でその画素のデータを保持回路11
0に保持することができるようになっている。
【0052】本実施形態で特徴的な点は、画素電極17
のレイアウトと、保持回路や選択回路、補助容量などの
回路レイアウトが一致していない点である。この点につ
いて、以下により詳細に述べる。まず画素電極17Rに
着目する。画素電極17Rは図面左端に配置され、上下
方向に長い矩形状である。画素電極17Rとその回路と
を接続するコンタクトは16Rで示されている。そし
て、回路選択TFT41R、44R、画素選択TFT7
1Rが直列に接続され、その一部は隣接画素である画素
電極17Gにまで延在している。同様に補助容量85
R、保持回路110Rも画素電極17Gに延在してい
る。そして、画素電極17Gは、コンタクト16Gを介
して対応する回路に接続されており、回路選択TFT4
1G、画素選択TFT71G、補助容量85G、保持回
路110Gは、隣接画素である画素電極17Rに重畳し
て配置されている。
【0053】そして、画素電極17R、Gに対応する回
路はゲート線を共有し、ゲート線上の一点を中心として
互いに点対称に配置されている。以下、同様に、画素電
極17Bに対応する回路は、更にその隣の図示しない画
素電極に延在する。この画素を画素電極17R’とする
と、画素電極17R’に対応する回路は、逆に画素電極
17Bに重畳する。
【0054】このように配置することのメリットについ
て以下に説明する。例えばRGB3色を一つの絵素とし
て、この絵素をほぼ正方形に使用とすると、RGB個々
の画素は3:1で縦長の長方形となる。一般的にストラ
イプ配列のRGB個々の画素は一方向に長い矩形とな
る。そのような細長い矩形の画素電極17の下に、レイ
アウトをあわせて保持回路110等を配置しようとする
と、回路の設計が困難になる。それに対して本実施形態
であれば、画素電極17のレイアウトと回路のレイアウ
トが異なるので、よけいな配線の迂回などが不要となっ
てスペース効率が上がり、保持回路が必要とする面積を
より小さくすることができる。保持回路付きLCDの場
合、1画素の最小面積は、主に保持回路の占める面積が
支配的であるので、保持回路を縮小することは、LCD
の高精細化に直結すると言える。
【0055】次に、回路をゲート線を挟んで対称に配置
することのメリットについて以下に説明する。回路レイ
アウトを点対称にせず、平行に移動したとすると、隣接
画素同士のゲート線は、互いに離れて配置する必要が生
じ、ゲート線を各行2本配置する必要が生じる。これに
対し、本実施形態では、回路を対称に配置しているの
で、ゲート線は各行1本でよく、増やす必要がない。ま
た、保持回路110がSRAMであれば、高低2種類の
電源線(VDD、VSS)、高低2種類の参照電源線(信号
A、信号B)、合計4本の電源線が必要である。これら
は全画素で共通に用いられる電源である。これらの電源
線も、回路を対称に配置することで列方向に隣接する画
素同士で共有することができる。このように、各種配線
を複数画素で共有することによって回路面積を縮小し、
より高精細なLCDとすることができる。
【0056】上記実施形態では、反射型LCDを用いて
説明したが、もちろん透過型LCDに適用し、透明な画
素電極と保持回路とを重畳して配置することも可能であ
る。しかし透過型LCDでは、金属配線が配置されてい
るところは遮光されるので、開口率の低下が避けられな
い。また、透過型LCDで画素電極の下に保持回路を配
置すると、透過する光によって保持回路や選択回路のト
ランジスタが誤動作する恐れがあるため、全てのトラン
ジスタのゲート上に遮光膜を儲ける必要がある。従っ
て、透過型LCDでは開口率を高くすることが困難であ
る。これに対し、反射型LCDは、画素電極下にどのよ
うな回路が配置されても開口率に影響を与えることはな
い。更に、透過型の液晶表示装置のように、観察者側と
反対側にいわゆるバックライトを用いる必要が無いた
め、バックライトを点灯させるための電力を必要としな
い。保持回路付きLCDのそもそもの目的が消費電力の
削減であるから、本発明の表示装置としては、バックラ
イト不要で低消費電力化に適した反射型LCDであるこ
とが好ましい。
【0057】また、上記実施形態は、液晶表示装置を用
いて説明したが、本発明はこれにとらわれるものではな
く、有機EL表示装置や、LED表示装置など、様々な
表示装置に適用することができる。
【0058】
【発明の効果】以上に説明したように、本発明のアクテ
ィブマトリクス型表示装置は、保持回路が画素電極に重
畳して配置されているので、より高精細な表示装置とす
ることができる。さらに、保持回路を含む各回路のレイ
アウトの自由度が大幅に増し、回路配置のスペース利用
効率がよくなるため、回路自体の面積を縮小することが
できるため、更に高精細な表示装置とすることができ
る。
【0059】特に保持回路が、反射表示電極に重畳して
配置されているので、保持回路による開口率の低下がな
く、より高開口率の表示装置とすることができる。ま
た、保持回路の各トランジスタに遮光膜を設ける必要が
ないので、製造工程が少なく、製造コストを低減できる
とともに、製造歩留まりを高めることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態を示す回路図である。
【図2】本発明の第1の実施形態の平面レイアウトを示
す概念図である。
【図3】本発明の実施形態の断面図である。
【図4】本発明の第2の実施形態の平面レイアウトを示
す概念図である。
【図5】液晶表示装置の1画素を示す回路図である。
【図6】従来の保持回路付き表示装置を示す回路図であ
る。
【図7】従来の保持回路付き液晶表示装置の1画素を示
す回路図である。
【符号の説明】
17 画素電極 40、43 回路選択回路 70 画素選択回路 85 補助容量 110 保持回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮島 康志 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 (72)発明者 横山 良一 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 Fターム(参考) 2H092 HA05 JA24 JA38 JA42 JB13 JB23 JB32 JB38 JB42 NA25 PA06 QA07 2H093 NA16 NA80 NC13 NC22 NC23 NC26 NC34 NC35 NC59 NC90 ND39 NE06 NE07 NF05 5C094 AA05 AA42 AA43 AA44 BA03 BA43 CA19 CA24 DA14 DA15 DB04 EA04 EA06 EA07 EB02

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 マトリクス状に配置された複数の画素電
    極と、前記複数の画素電極に対向する対向電極と、前記
    画素電極に対応して配置され、対応する画素の画素電圧
    に応じたデータを記憶する保持回路とを有し、随時入力
    される映像信号に応じた画素電圧を随時印加して表示す
    る通常動作モードと、前記保持回路が記憶したデータに
    応じて表示するメモリ動作モードとを有するアクティブ
    マトリクス型表示装置において、前記保持回路は、前記
    画素電極に重畳して配置されていることを特徴とするア
    クティブマトリクス型表示装置。
  2. 【請求項2】 マトリクス状に配置され、光を反射する
    複数の反射表示電極が形成された第1の基板と、前記複
    数の画素電極に対向する対向電極が形成された第2の基
    板と、前記第1及び第2の基板間に封入された液晶層
    と、前記画素電極に対応して配置され、対応する画素の
    画素電圧に応じたデータを記憶する保持回路とを有し、
    前記画素電極と前記対向電極との間に映像信号に応じた
    所定の画素電圧を印加して前記液晶層を駆動して表示す
    る通常動作モードと、前記保持回路が記憶したデータに
    応じて表示するメモリ動作モードとを有するアクティブ
    マトリクス型表示装置において、前記保持回路は、前記
    反射表示電極に重畳して配置されていることを特徴とす
    るアクティブマトリクス型表示装置。
  3. 【請求項3】 マトリクス状に配置された複数の画素電
    極と、前記複数の画素電極に対向する対向電極と、前記
    画素電極に対応して配置され、対応する画素の画素電圧
    に応じたデータを記憶する保持回路とを有し、前記保持
    回路が記憶したデータに応じて表示するアクティブマト
    リクス型表示装置において、前記保持回路は、前記画素
    電極に重畳して配置されていることを特徴とするアクテ
    ィブマトリクス型表示装置。
  4. 【請求項4】 マトリクス状に配置され、光を反射する
    複数の反射表示電極が形成された第1の基板と、前記複
    数の画素電極に対向する対向電極が形成された第2の基
    板と、前記第1及び第2の基板間に封入された液晶層
    と、前記画素電極に対応して配置され、対応する画素の
    画素電圧に応じたデータを記憶する保持回路とを有し、
    前記保持回路が記憶したデータに応じて表示するアクテ
    ィブマトリクス型表示装置において、前記保持回路は、
    前記反射表示電極に重畳して配置されていることを特徴
    とするアクティブマトリクス型表示装置。
  5. 【請求項5】 前記保持回路は、前記反射表示電極と前
    記第1の基板との間に配置されていることを特徴とする
    請求項2または請求項4に記載のアクティブマトリクス
    型表示装置。
JP2000282169A 2000-09-18 2000-09-18 アクティブマトリクス型表示装置 Pending JP2002090777A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000282169A JP2002090777A (ja) 2000-09-18 2000-09-18 アクティブマトリクス型表示装置
TW090122538A TW594329B (en) 2000-09-18 2001-09-12 Active matrix type display device
US09/953,236 US7095389B2 (en) 2000-09-18 2001-09-17 Active matrix display device
KR10-2001-0057103A KR100469192B1 (ko) 2000-09-18 2001-09-17 액티브 매트릭스형 표시 장치
CNB011331739A CN1249489C (zh) 2000-09-18 2001-09-18 有源矩阵型显示装置
EP01122309A EP1205787A3 (en) 2000-09-18 2001-09-18 Active matrix display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000282169A JP2002090777A (ja) 2000-09-18 2000-09-18 アクティブマトリクス型表示装置

Publications (1)

Publication Number Publication Date
JP2002090777A true JP2002090777A (ja) 2002-03-27

Family

ID=18766722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000282169A Pending JP2002090777A (ja) 2000-09-18 2000-09-18 アクティブマトリクス型表示装置

Country Status (1)

Country Link
JP (1) JP2002090777A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016080237A1 (ja) * 2014-11-17 2016-05-26 シャープ株式会社 液晶表示装置
JP2019159206A (ja) * 2018-03-15 2019-09-19 株式会社ジャパンディスプレイ 表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016080237A1 (ja) * 2014-11-17 2016-05-26 シャープ株式会社 液晶表示装置
JP2019159206A (ja) * 2018-03-15 2019-09-19 株式会社ジャパンディスプレイ 表示装置
JP7015193B2 (ja) 2018-03-15 2022-02-02 株式会社ジャパンディスプレイ 表示装置

Similar Documents

Publication Publication Date Title
US6853371B2 (en) Display device
US7948461B2 (en) Image display device
US7389476B2 (en) Display including a plurality of display panels
US6825834B2 (en) Active matrix display device
US20070001956A1 (en) Pixel structure for vertical emissive- reflective display
JP4017371B2 (ja) アクティブマトリクス型表示装置
US7173589B2 (en) Display device
JP3982992B2 (ja) アクティブマトリクス型表示装置
JP3723443B2 (ja) アクティブマトリクス型表示装置
JP4709532B2 (ja) 液晶表示装置
US7095389B2 (en) Active matrix display device
JP2002090777A (ja) アクティブマトリクス型表示装置
JP3668115B2 (ja) 表示装置
JP2002162947A (ja) 表示装置
JP3711006B2 (ja) 表示装置
JP2002091365A (ja) アクティブマトリクス型表示装置
JPH08146384A (ja) アクティブマトリックス型液晶表示素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040421

RD01 Notification of change of attorney

Effective date: 20051227

Free format text: JAPANESE INTERMEDIATE CODE: A7421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060606