JP2005523464A - エレクトロルミネッセント・ディスプレイ - Google Patents

Abstract

エレクトロルミネッセント・ディスプレイを提供する。ディスプレイの駆動回路は、ディスプレイ素子（２２）を駆動する回路内に、２トランジスタ・インバータ（１４，３０）を有している。ディスプレイ素子は、有機発光ダイオードとすることができる。実施例は、入力ノード（２８）へのフィードバックを含む。

Description

本発明は、例えば高分子系ＬＥＤのような有機ＬＥＤデバイスを用いるエレクトロルミネッセント・ディスプレイ装置に関する。

エレクトロルミネッセント発光ディスプレイ素子を用いるマトリクス・ディスプレイ装置は、周知である。ディスプレイ素子は、例えば高分子材料を用いる有機薄膜エレクトロルミネッセント素子、または通常のＩＩＩ−Ｖ族半導体化合物を用いる発光ダイオード（ＬＥＤ）を有することができる。有機エレクトロルミネッセント材料、特に高分子材料の最近の発展は、特にビデオ・ディスプレイ装置に用いられるべき機能を示してきた。これらの材料は、１対の電極間に挟まれた半導体複合高分子より構成される１つ以上の層を典型的に有している。前記１対の電極のうちの一方の電極は透明であり、他方の電極は、高分子層にホールまたは電子を注入するのに適した材料により構成される。有機材料は、ＣＶＤプロセスを用いて、または可溶性複合高分子の溶液を用いるスピン・コーティング方法によって簡単に作製することができる。有機エレクトロルミネッセント材料は、ダイオードのようなＩ−Ｖ特性を示すので、ディスプレイ機能およびスイッチング機能の両方を与えることができ、したがってパッシブ・タイプのディスプレイに用いることができる。あるいはまた、有機エレクトロルミネッセント材料は、アクティブ・マトリクス・ディスプレイ装置に用いることができる。アクティブ・マトリクス・ディスプレイ装置では、各画素は、ディスプレイ素子と、ディスプレイ素子に流れる電流を制御するスイッチング・デバイスとを有している。

有機エレクトロルミネッセント材料は、非常に優れており、比較的低い（ＤＣ）駆動電圧を必要とする点で利点を与える。さらに、従来のＬＣＤとは対照的に、バックライトを必要としない。

この種のディスプレイ装置は、電流アドレスされるディスプレイ素子を有しているので、通常のアナログ駆動方式は、制御可能な電流をディスプレイ素子に供給することを含んでいる。画素構造の一部として、電流源トランジスタを設け、電流源トランジスタに供給されるゲート電圧で、ディスプレイ素子を流れる電流を決定することは知られている。ストレージ・キャパシタは、アドレシング後にゲート電圧を保持する。同様に、電流源トランジスタを、単一の（高）電流レベルに設定することによって、または電流源トランジスタを非導通にして流れる電流を阻止することによって、デジタル的にアドレスされるディスプレイ装置を実現することができる。

このように、ディスプレイ素子はアクティブ・マトリクスに集積される。各ディスプレイ素子は、関連するスイッチング回路を有しており、スイッチング回路は、ディスプレイ素子へ駆動電流を供給して、ディスプレイ素子の光出力を、行アドレス期間よりもかなり長い期間保持するように動作する。したがって例えば、各ディスプレイ素子回路は、各行アドレス期間内で１フィールド周期あたり１回、アナログ（ディスプレイ・データ）駆動信号が負荷される。この駆動信号は、記憶され、当該ディスプレイ素子の行が次にアドレスされるまで、１フィールド周期の間、ディスプレイ素子に流れる必要駆動電流を保持するのに有効である。

このようなアクティブ・マトリクス・アドレス・エレクトロルミネッセント・ディスプレイ装置の一例が、欧州特許公開ＥＰ−Ａ−０７１７４４６号公報に開示されている。ＬＣＤに用いられる従来の種類のアクティブ・マトリクス回路は、エレクトロルミネッセント・ディスプレイ素子には用いることができない。というのは、このようなエレクトロルミネッセント・ディスプレイ素子は、光を発生させるためには連続的に電流を流す必要があるが、ＬＣディスプレイ素子は、キャパシティブであり、したがってほとんど電流を流さず、駆動信号電圧が全フィールド周期の間、キャパシタンスに記憶されることを可能にするからである。ＥＰ−Ａ−０７１７４４６号公開公報では、各スイッチング回路は、２個のＴＦＴ（薄膜トランジスタ）と１個のストレージ・キャパシタとを備えている。ディスプレイ素子のアノードは、第２のＴＦＴのドレインに接続され、第１のＴＦＴは第２のＴＦＴのゲートに接続され、第２のＴＦＴは、また、キャパシタの一方のサイドに接続されている。行アドレス期間中、第１のＴＦＴは、行選択（ゲーティング）信号によってターンオンされ、駆動（データ）信号は、このＴＦＴを経てキャパシタに送られる。データ信号は、実際には、アナログまたはデジタルのいずれかとすることができる。

選択信号が除去された後、第１のＴＦＴがターンオフし、キャパシタに記憶された電圧（第２のＴＦＴのゲート電圧を構成する）は、ディスプレイ素子に電流を供給するように構成されている第２のＴＦＴを動作させる。第１のＴＦＴのゲートは、同一行内のすべてのディスプレイ素子に共通のゲート・ライン（行導体）へ接続され、第１のＴＦＴのソースは、同一列内のすべてのディスプレイ素子に共通のソース・ライン（列導体）へ接続される。第２のＴＦＴのドレイン電極およびソース電極は、ディスプレイ素子のアノードと、グランド・ラインとに接続される。グランド・ラインは、ソース・ラインに平行に延び、同一列内のすべてのディスプレイ素子に共通である。キャパシタの他方のサイドは、また、このグラウンド・ラインに接続される。

アクティブ・マトリクス構造は、ＡＭＬＣＤの製造に用いられるのと同様の薄膜付着および製造方法を用いて、例えばガラスよりなる適切な透明絶縁支持体上に作製される。

この構成によれば、発光ダイオード・ディスプレイ素子の駆動電流は、第２のＴＦＴのゲートに供給される電圧によって決定される。したがって、この電流は、第２のＴＦＴの特性に強く依存する。ＴＦＴのスレショルド電圧、移動度、寸法の変動は、ディスプレイ素子電流、したがって光出力に不所望な変化を生じさせる。例えば製造プロセスに起因する、アレイの領域にわたる、あるいは異なるアレイ間のディスプレイ素子に関連した第２ＴＦＴのこのような変動は、ディスプレイ素子からの光出力の不均一性につながる。

この問題を解決するためには、デジタル駆動オプションが提案されてきた。これによれば、画素は、与えられる駆動電圧に対する最大値（デジタル“オン”）に輝度を設定することによって、または、電流が流れるのを阻止する（デジタル“オフ”）ことによって、動作される。グレーレベルは、従来技術で知られている時間比法または面積比法を用いることによって、典型的に生成される。

しかし、既知のデジタル画素回路は、電圧を記憶するメモリ素子として働くストレージ・キャパシタを依然として必要とする。画素における漏洩の故に、記憶された電圧値は、ドリフトする傾向にあり、これは回路の性能を低下させる。

さらに、ストレージ・キャパシタは、大きくなり、画素の開口を小さくする傾向にある。

さらに、電流サンプリング動作の結果、記憶されたゲート電圧は、ＴＦＴ寄生キャパシタンスにより、変動を受ける。この影響は、“キックバック（ｋｉｃｋ ｂａｃｋ）”として知られている。

従来技術の画素に対するさらなる問題は、ストレージ。キャパシタを充電するのに長い時間がかかり、画素の急速アドレッシングを妨げることである。このことは。時間比グレースケールを成巧裡に適用することを困難にする。というのは、短いアドレッシング時間を実現するのが難しいからである。

したがって、これらの問題のいくつか、あるいはすべてを解決する改善されたディスプレイ装置に対する要求が存在している。

本発明の第１の態様によれば、定電流で駆動されるときに可視出力を生成するディスプレイ素子と、画素を流れるほぼ一定の電流を制御可能に駆動し、インバータ入力端子と共通ノード出力端子とを有する２個のトランジスタ・インバータを含む駆動回路とを備え、インバータの共通ノード出力端子は、直接的または間接的に接続されて、対応するディスプレイ素子を流れる電流を供給または制御する、アクティブ・マトリクス・ディスプレイが提供される。

1対のトランジスタを有するインバータを設けることによって、共通ノード出力端子の電圧を、１対のトランジスタの一方によって、各状態に保持し、共通ノードは、電圧の発振を生じない。このことは、キックバックをかなり低減させる。

ディスプレイ素子は、好適には、有機発光ダイオードとすることができる。

ディスプレイは、デジタル信号を搬送する複数本のデータ・ラインと、複数本のアドレス・ラインとを備えることができ、各画素の駆動回路は、入力ノードと、この入力ノードにデジタル信号を入力するアドレス・トランジスタとを有し、アドレス・トランジスタは、複数本のアドレス・ラインの１本と、複数本のデータ・ラインの１本と、入力ノードとに接続することができる。したがって、ディスプレイは、デジタル的にアドレスできる。

本発明の他の様態によれば、行および列に配列された画素のアレイを備え、各画素は、駆動ノードに接続された有機発光ダイオード・ディスプレイ素子と、データ・ラインと入力ノードとの間に接続され、アドレス・ラインに接続された制御端子を有するアドレス・トランジスタと、第１の電源ラインと駆動ノードとの間に接続され、有機発光ダイオードを駆動し、入力ノードによる動作を反転させるように制御される駆動トランジスタと、駆動ノードに接続された入力端子および入力ノードに接続された出力端子を有するフィードバック・インバータとを備える、アクティブ・マトリクス・ディスプレイが提供される。

このように、駆動回路は、リフレッシュの必要なく、データを保持するメモリとして働く。したがって、データが変更されるまで、リフレッシュ・サイクルを必要としない。これにより、電力を節約できる。

フィードバック・ループは、安定性を保証する。また、フィードバック・ループは、メモリ機能を与えるので、ストレージ・キャパシタを省略できる。このことは、画素内の回路に必要とされる回路領域の低減を可能にする。ディスプレイは、さらに、駆動ノードと第２の電源ラインとの間に接続され、駆動トランジスタとは反対導電形の放電トランジスタを備える。放電キャパシタと駆動トランジスタとは、インバータを形成する。このような構成では、キックバックは、ほとんど零である。

フィードバック・インバータは、第１の電源ラインと共通ノードとの間に接続された充電トランジスタと、共通ノードと第２の電源ラインとの間に接続され、充電トランジスタとは反対導電形の放電トランジスタとによって、好適に形成される。

単一の共通ラインは、１つの行の電力ラインと、隣接する行のアドレス・ラインとを、好適に形成する。２つの機能を有するように１本のラインを共用することは、ディスプレイの開口を増大させ、ディスプレイに要求される行ラインの数を減らすことによって、製造を容易にする。

アドレス・トランジスタは、Ｐ形トランジスタとすることができ、共通ラインは、１つの行の高電源ラインおよび隣接する行のアドレス・ラインとすることができる。あるいはまた、アドレス・トランジスタは、ｎ形トランジスタとすることができ、共通ラインは、１つの行の低電源ラインおよび隣接する行のアドレス・ラインとすることができる。

発明を実施する最良の形態

本発明の実施例を、図面に基づいて、一例として説明する。

これら図面を通して、同一または類似の要素を示すために、同一の参照番号を用いる。

図１は、本は発明による高分子系発光ダイオード・アレイの単一画素２を示す。

画素は、電源ライン４およびグランド・ライン６とによって給電される。また、アドレス・ライン８とデータ・ライン１０とが、画素に、アドレスおよびデータを供給する。

駆動回路は、アドレス薄膜トランジスタ（ＴＦＴ）１２を有している。このトランジスタは、アドレッシング素子として働き、これがオンにスイッチされると、データ・ライン１０から画素にデータが入力される。図示の実施例では、アドレスＴＦＴ１２は、ｐ形トランジスタであるが、当業者であれば、ｎ形トランジスタをも使用できることはわかるであろう。

２トランジスタ・インバータ１４は、２個のＴＦＴ、すなわち電源ライン４とグランド・ライン６との間に直列に接続された充電ＴＦＴ１６と放電ＴＦＴ１８とによって構成される。充電ＴＦＴ１６は、正の電源ライン４と駆動ノード２０との間に接続されたｐ形ＴＦＴであり、放電ＴＦＴ１８は、駆動ノード２０とグランド・ライン６との間に接続されたｎ形ＴＦＴである。ＴＦＴ１６および１８のゲート２４は、入力ノード２８に共通に接続され、入力ノード２８はアドレッシングＴＦＴ１２の出力端子に接続される。

高分子系発光ダイオード（ＰＬＥＤ）２２ディスプレイ素子は、駆動ノード２０とグランド２１との間に接続される。

使用時には、駆動回路は、“オン（ｏｎ）”モードと“オフ（ｏｆｆ）”モードとの間を切換える。“オン”モードでは、ＰＬＥＤ２２は駆動回路によって定電流で駆動され、ＰＬＥＤをオンに切換えて発光させる。

より詳細には、アドレス・ライン８はローにされ、アドレッシングＴＦＴ１２がオンに切換えられ、データ・ライン１０上の信号がインバータ１４の入力端子２８に送られる。入力端子２８がハイになると、放電ＴＦＴ１８がオンに切換えられ、ノード２０がローにされ、ＰＬＥＤ２２をオフに切換える。逆に、入力端子２８がローになると、放電ＴＦＴ１８がオフに切換えられ、ノード２０がハイにされ、ＰＬＥＤ２２を駆動する。

データ信号は、アドレス・ライン８がハイになった後にも、インバータＴＦＴ１６，１８のゲート２４の寄生キャパシタンスに記憶される。寄生キャパシタンスは、画素が再びアドレスされるまで、インバータの状態を保持するほどに、十分大きい。

画素駆動インバータに要求される領域は、キャパシタに通常必要とされる領域よりも十分に小さい。

図２は、図１に示した構成とは、以下の点で異なる第２の実施例を示す。すなわち、ストレージ・キャパシタ２６が、アドレスＴＦＴ１２の入力ノード２８と、電力ライン４との間に設けられている。この構成では、ストレージ・キャパシタ２６は、ストレージ・キャパシタのみが、ＬＥＤを駆動する単一トランジスタを駆動しなければならない従来の構成におけるよりも十分に小さくすることができる。

図３は、充電ＴＦＴ３２と放電ＴＦＴ３４とを有する第２の２トランジスタ・フィードバック・インバータ３０を付加する基本構成のさらなる実施例を示す。第２のインバータの入力端子は、駆動ノード２０に接続され、出力端子はノード２８に接続され、入力端子は第１のインバータに接続される。したがって、第２のインバータ３０は、フィードバック・デバイスとして働く。

使用中、２個のインバータ１４，３０は、画素の状態をアクティブに保持するので、画素は無限にその状態に留まる。この構成では、キックバックはほとんどない。

画素安定性は、データを記憶するためにキャパシタンスを単純に用いる従来の手法よりも、強化されている。

駆動回路は、充電する大きなキャパシタンスがないので、非常に高速である。したがって、駆動回路は、画素を種々のオン／オフ時間比で駆動して、種々のグレー値、特に低グレー値を与えるには、極めて適切である。これらの駆動方式では、画素を駆動するのに必要な電力を、低減できる。

図４は、第１の放電トランジスタ１８が除かれていること以外は、図３の構成と類似する、さらなる変形例を示す。第１段は、ＰＬＥＤ２２を完全にオフに切換えるための放電ＴＦＴ１８をもはや有していない。図４の構成では、この効果は、放電トランジスタ３４によって実現される。フィードバック・インバータ３０の放電ＴＦＴ３４は、入力ノード２８をプルダウンし、駆動ＴＦＴ１６をオフに切換える。

上述したすべての実施例の特徴は、ＰＬＥＤグランド２１が、そのインバータまたは複数のインバータのための低電源として働くように利用できないが故に、各画素に別個の電源ラインおよびグランド・ラインを設けることの必要性であることがわかるであろう。図５および図６は、本発明の第５および第６の実施例を示す。これら実施例では、アドレス・ラインは、隣接行のインバータ電源ラインと共用され、したがって、行ラインの数を１本減らしている。

図５において、共通ライン５０は、行５２のインバータ１４，３０のための電源４として接続される。共通ラインは、また、前行５４のｐ形アドレスＴＦＴ１２のゲートに接続される。

使用中、共通ライン５０は、画素の１行５２のための電源ライン、および前行５４のためのアドレス・ラインとして働く。したがって、共通ライン５０は、ハイのとき、行５２のインバータ１４，３０に電源を供給する電源ラインとして働くが、ローのとき、前行５４のＴＦＴ１２をオンに切換えて、その行を選択する。隣接する行は同時に選択されないので、共通ライン５０の２つの役割の間に競合は存在しない。

図６は、ｎ形アドレッシング方式における類似の構成を示す。この場合、共通ライン６０は、行５２のインバータ１４，３０のための低電源６として接続される。共通ラインは、また、前行５４のｎ形アドレスＴＦＴ１２のゲートに接続される。

使用中、共通ライン６０は、画素の１行５２のための電源ライン、および前行５４のためのアドレス・ラインとして働く。したがって、共通ライン６０は、ローのとき、行５２のインバータ１４，３０に電源を供給する低電源ラインとして働くが、ハイのとき、前行５４のＴＦＴ１２をオンに切換えて、その行を選択する。

図７に示すように、複数の画素２が、複数の行７０および複数の列７２で配列されて、完全なアクティブ・マトリクス・エレクトロルミネッセント・ディスプレイを形成している。データ・ライン１０は、列方向に延びている。

図７の例は、図５の実施例による完全なエレクトロルミネッセント・ディスプレイの構成を示している。その構成では、電源およびアドレス共通ライン５０、および低電源ライン６は、行方向に延びている。列ドライバ７４は、データ・ライン１０を駆動し、行ドライバ７６は、アドレス・ライン５０，６を駆動する。行方向に延びる、別個の高電源ライン４および低電源ライン６とアドレス・ライン８とを設けることによって、実施例１〜４の構成を用いて、同様の完全なディスプレイを作製できることは、容易にわかるであろう。

この明細書を読めば、当業者には他の変形および変更は明らかであろう。このような変形および変更は、ディスプレイの設計，製造，使用において既知であり、ここで説明した特徴に加えて、あるいはその代わりに用いることのできる、同様の特徴および他の特徴を含むことができる。

例えば、当業者には周知のように、高分子系発光ダイオードを、他の有機発光ダイオードで置き換えることができる。さらに、動作期間の間にほぼ一定の電流を供給する画素回路の原理で働く他のアクティブ・マトリクス・ディスプレイを、本発明の駆動回路を用いて、有利に駆動できる。このようなディスプレイの原理の例は、電界放出ディスプレイ，エレクトロクロミック・ディスプレイ，スイッチング・ミラー・ディスプレイ，ローカル画素オシレータを有するディスプレイなどである。

本発明の第１の実施例の単一画素の回路図である。 本発明の第２の実施例の単一画素の回路図である。 本発明の第３の実施例の単一画素の回路図である。 本発明の第４の実施例の単一画素の回路図である。 本発明の第５の実施例の単一画素の回路図である。 本発明の第６の実施例の単一画素の回路図である。 完全なディスプレイの概略図である。

Claims (10)

1. 行および列に配列された画素のアレイを備えるアクティブ・マトリクス・ディスプレイであって、
   各画素は、
   定電流で駆動されるときに可視出力を生成するディスプレイ素子と、
   前記画素を流れるほぼ一定の電流を制御可能に駆動し、インバータ入力端子と共通ノード出力端子とを有する２個のトランジスタ・インバータを含む駆動回路とを備え、
   前記インバータの共通ノード出力端子は、直接的または間接的に接続されて、対応するディスプレイ素子を流れる電流を供給または制御する、アクティブ・マトリクス・ディスプレイ。
2. 請求項１に記載のアクティブ・マトリクス・ディスプレイであって、
   前記ディスプレイ素子は、有機発光ダイオードである、アクティブ・マトリクス・ディスプレイ。
3. 請求項１または２に記載のアクティブ・マトリクス・ディスプレイであって、
   デジタル信号を搬送する複数本のデータ・ラインと、
   複数本のアドレス・ラインとをさらに備え、
   各画素の前記駆動回路は、入力ノードと、デジタル信号を前記入力ノードに入力するアドレス・トランジスタとを有し、前記アドレス・トランジスタは、前記複数本のアドレス・ラインの１本と、前記複数本のデータ・ラインの１本と、前記入力ノードとに接続されている、アクティブ・マトリクス・ディスプレイ。
4. 請求項３に記載のアクティブ・マトリクス・ディスプレイであって、
   前記駆動回路は、第１の電源ラインと駆動ノードとの間に接続された駆動トランジスタを有し、前記駆動トランジスタは、前記入力ノードによる動作を反転させるように制御され、
   前記インバータは、前記駆動ノードに接続された入力端子と、前記入力ノードに接続された共通ノード出力端子を有するフィードバック・インバータである、アクティブ・マトリクス・ディスプレイ。
5. 請求項４に記載のアクティブ・マトリクス・ディスプレイであって、
   前記駆動ノードと第２の電源ラインとの間に接続され、前記駆動トランジスタとは反対導電形の放電トランジスタをさらに備え、前記放電トランジスタと前記駆動トランジスタとはインバータを形成する、アクティブ・マトリクス・ディスプレイ。
6. 請求項３，４または５に記載のアクティブ・マトリクス・ディスプレイであって、
   前記共通ノードは、前記ディスプレイ素子を駆動するために接続され、前記インバータの入力端子は、前記入力ノードに接続されている、アクティブ・マトリクス・ディスプレイ。
7. 請求項３，４，５または６に記載のアクティブ・マトリクス・ディスプレイであって、
   単一共通ラインが、１つの行の電源ラインと、隣接する行のアドレス・ラインとを構成する、アクティブ・マトリクス・ディスプレイ。
8. 請求項７に記載のアクティブ・マトリクス・ディスプレイであって、
   前記アドレス・トランジスタは、ｐ形トランジスタであり、前記共通ラインは、１つの行の高電源ラインと、隣接する行のアドレス・ラインとである、アクティブ・マトリクス・ディスプレイ。
9. 請求項３に記載のアクティブ・マトリクス・ディスプレイであって、
   前記アドレス・トランジスタは、ｎ形トランジスタであり、前記共通ラインは、１つの行の低電源ラインと、隣接する行のアドレス・ラインとである、アクティブ・マトリクス・ディスプレイ。
10. 複数の画素を有し、各画素は、駆動トランジスタおよびインバータを含む駆動回路と、ディスプレイ素子とを有するアクティブ・マトリクス・ディスプレイを駆動する方法であって、
    前記画素を順次アドレスするステップと、
    デジタル・データを、アドレスされた画素に与えるステップと、
    入力ノード上の信号で、駆動トランジスタの反転動作を制御して、前記ディスプレイ素子を流れる制御可能な一定電流を駆動するステップと、
    インバータによってディスプレイ素子を駆動する電圧を、前記入力ノードにフィードバックするステップと、
    を含む駆動方法。

Images