JP5484575B2

JP5484575B2 - 表示装置

Info

Publication number: JP5484575B2
Application number: JP2012522501A
Authority: JP
Inventors: 真横山; 英二松田; 尚宏山口; 修司西; 卓也鉢田; 誠二郎業天
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2010-06-30
Filing date: 2011-05-11
Publication date: 2014-05-07
Anticipated expiration: 2031-05-11
Also published as: JPWO2012002042A1; CN102934152A; WO2012002042A1; US20130094166A1

Description

本発明は、複数の表示パネルを備えた表示装置に関する。

従来、携帯電話機などの電子機器において、小型・軽量化を図るべく、１つの基板上に複数の表示パネルを設ける技術が提案されている（特許文献１等）。

図１７は、特許文献１における液晶表示装置の構成を示す平面図である。この液晶表示装置では、同一のガラス基板１２０上の異なる領域に、第１表示パネル（メインパネル１３０）と、第２表示パネル（サブパネル１４０）とが形成されている。また、当該液晶表示装置では、ドレイン線（データ信号線）、ソースドライバ（データ信号線駆動回路）、ゲートドライバ（走査信号線駆動回路）等が、メインパネル１３０及びサブパネル１４０に共通に設けられている。

上記の構成によれば、メインパネル１３０及びサブパネル１４０に、互いに異なる画像を表示することができるとともに、液晶表示装置及びこれを備える電子機器の小型化を実現することができる。

日本国公開特許公報「特開２００４−７０２１８号公報（公開日：２００４年３月４日）」

ところが、上記従来の技術では、メインパネル１３０及びサブパネル１４０に対して、共通のゲートドライバが設けられているため、無駄な電力を消費してしまうという問題がある。

例えば、メインパネル１３０のみに画像を表示させ、サブパネル１４０を非表示にするような場合でも、ゲートドライバを構成する各シフトレジスタは順次動作が行われるため、サブパネル１４０に対応する部分のシフトレジスタについて、その動作に消費される電力が無駄となる。

また、ソースドライバ及びドレイン線もメインパネル１３０及びサブパネル１４０に対して共通に設けられているため、例えば両パネルにおいて駆動方法を異ならせるようなことはできず、設計自由度が低いという問題がある。

本発明は、上記問題点に鑑み、同一基板上に複数の表示パネルを備えた表示装置において、消費電力の削減を図るとともに、設計自由度を高めることを目的とする。

本発明に係る表示装置は、上記課題を解決するために、
データ信号線及び走査信号線を備えた表示パネルを備えた表示装置であって、
同一基板上に、複数の表示パネルと、外部から入力された入力信号を各表示パネルに供給するための複数の入力信号線とが形成され、
上記表示パネルごとに、複数のデータ信号線及び走査信号線と、該データ信号線及び走査信号線それぞれを駆動する、データ信号線駆動回路及び走査信号線駆動回路とが、個別に設けられており、
平面的に視て、上記複数の入力信号線は、互いに交差しないように配されていることを特徴とする。

上記の構成によれば、同一基板上の異なる領域に、表示パネルが設けられ、それぞれに対応して駆動回路及び信号線が個別に設けられているため、各表示パネルを独立して駆動することができる。例えば、２つの表示パネルＡ・Ｂが設けられている場合に、（１）表示パネルＡ・Ｂをともに駆動する、（２）表示パネルＡを駆動し、表示パネルＢの駆動を停止する、（３）表示パネルＡの駆動を停止し、表示パネルＢを駆動する、（４）表示パネルＡ・Ｂの駆動をともに停止する、など使用状況に応じて駆動を制御することができる。よって、消費電力を削減することができるとともに、設計自由度を高めることができる。

また、上記の構成によれば、表示パネルＡに対応する入力信号線群と、表示パネルＢに対応する入力信号線群とによるクロストークの影響を抑えることができる。そのため、表示パネルＡ・Ｂで異なる駆動を行う場合に、特に好適である。

以上のように、本発明に係る表示装置では、同一基板上に、複数の表示パネルと、外部から入力された入力信号を各表示パネルに供給するための複数の入力信号線とが形成され、上記表示パネルごとに、複数のデータ信号線及び走査信号線と、該データ信号線及び走査信号線それぞれを駆動する、データ信号線駆動回路及び走査信号線駆動回路とが、個別に設けられており、平面的に視て、上記複数の入力信号線は、互いに交差しないように配されている構成である。

これにより、同一基板上に複数の表示パネルを備えた表示装置において、消費電力の削減を図るとともに、設計自由度を高めることができる。

実施の形態１における液晶表示装置の全体構成を示すブロック図である。（ａ）は実施の形態１における液晶表示装置における表示パネル１０Ａの１画素の電気的構成を示す等価回路図であり、（ｂ）は実施の形態１における液晶表示装置における表示パネル１０Ｂの１画素の電気的構成を示す等価回路図である。（ａ）は、表示パネル１０Ａにおける入力信号のタイミングチャートであり、（ｂ）は、表示パネル１０Ｂにおける入力信号のタイミングチャートである。（ａ）は、表示パネル１０Ａにおける電源電圧の範囲を示す図であり、（ｂ）は、表示パネル１０Ｂにおける電源電圧の範囲を示す図である。図１のＸ−Ｙ矢視を模式的に示す断面図である。実施の形態１における液晶表示装置の駆動方法を説明するためのブロック図である。構成例１に係る液晶表示装置における表示パネル１０Ａ・１０Ｂの一部を示す等価回路図である。構成例２に係る液晶表示装置における表示パネル１０Ａ・１０Ｂの一部を示す等価回路図である。構成例３に係る液晶表示装置における表示パネル１０Ａ・１０Ｂの一部を示す等価回路図である。実施の形態２における液晶表示装置の全体構成を示すブロック図である。図９のＸ−Ｙ矢視を模式的に示す断面図である。（ａ）は、実施の形態２の液晶表示装置における対向電極１６Ａに供給する電圧の波形（対向ＤＣ駆動）および対向電極１６Ｂに供給する電圧の波形（対向ＡＣ駆動）を示し、（ｂ）は、実施の形態２の液晶表示装置における対向電極１６Ａに供給する電圧の波形（対向ＡＣ駆動）および対向電極１６Ｂに供給する電圧の波形（対向ＡＣ駆動）を示している。構成例４に係る液晶表示装置の全体構成を示すブロック図である。構成例５に係る液晶表示装置の全体構成を示すブロック図である。構成例６に係る液晶表示装置の全体構成を示すブロック図である。構成例７に係る液晶表示装置の全体構成を示すブロック図である。従来の表示装置の構成を示すブロック図である。

〔実施の形態１〕
本発明に係る実施の形態１について、図面を用いて説明すれば、以下のとおりである。なお、説明の便宜のため、以下ではデータ信号線の延伸方向を列方向、走査信号線の延伸方向を行方向とする。ただし、本液晶表示装置（あるいはこれに用いられる表示パネルやアクティブマトリクス基板）の利用（視聴）状態において、その走査信号線が横方向に延伸していても縦方向に延伸していてもよいことはいうまでもない。また、アクティブマトリクス基板の１つの画素領域は、表示パネルの１つの画素に対応している。

まず、図１及び図２に基づいて本発明の表示装置に相当する液晶表示装置１００の構成について説明する。なお、図１は、液晶表示装置１００の全体構成を示すブロック図であり、図２の（ａ）は、液晶表示装置１００における表示パネル１０Ａの１画素の電気的構成を示す等価回路図であり、図２の（ｂ）は、液晶表示装置１００における表示パネル１０Ｂの１画素の電気的構成を示す等価回路図である。

液晶表示装置１００は、表示パネル１０Ａ・１０Ｂ、データ信号線駆動回路２０Ａ・２０Ｂ、走査信号線駆動回路３０Ａ・３０Ｂ、保持容量配線駆動回路４０Ａ・４０Ｂ、及び、表示制御回路５０を備えている。

表示パネル１０Ａ・１０Ｂは、同一のガラス基板２上の異なる領域に、個別に形成されている。表示パネル１０Ａには、データ信号線１１Ａ、走査信号線１２Ａ、トランジスタ１３Ａ、画素電極１４Ａ、及び保持容量配線１５Ａがそれぞれ設けられ、データ信号線１１Ａ及び走査信号線１２Ａの各交差部に対応して画素ＰＡが設けられている。表示パネル１０Ｂには、データ信号線１１Ｂ、走査信号線１２Ｂ、トランジスタ１３Ｂ、画素電極１４Ｂ、及び保持容量配線１５Ｂがそれぞれ設けられ、データ信号線１１Ｂ及び走査信号線１２Ｂの各交差部に対応して画素ＰＢが設けられている。なお、対向基板３（図５参照）上には、表示パネル１０Ａ・１０Ｂに共通する対向電極（共通電極）１６が設けられ、対向電極１６には一定の電位（ｃｏｍ）が供給される。

表示パネル１０Ａでは、データ信号線１１Ａは、列方向（縦方向、図中上下方向））に互いに平行となるように各列に１本ずつ形成されており、走査信号線１２Ａは、行方向（横方向、図中左右方向）に互いに平行となるように各行に１本ずつ形成されている。また、保持容量配線１５Ａが、行方向に互いに平行となるように各行に１本ずつ形成され、走査信号線１２Ａと対をなすように配置されている。トランジスタ１３Ａ及び画素電極１４Ａは、データ信号線１１Ａと走査信号線１２Ａとの各交差部に対応してそれぞれ形成されており、トランジスタ１３Ａのソース電極ｓがデータ信号線１１Ａに接続され、ゲート電極ｇが走査信号線１２Ａに接続され、ドレイン電極ｄが画素電極１４Ａに接続されている。また、画素電極１４Ａは、対向電極１６との間に液晶を介して液晶容量ＣｌＡが形成され、保持容量配線１５Ａとの間に保持容量ＣｈＡが形成されている（図２の（ａ）参照）。

これにより、走査信号線１２Ａに供給されるゲート信号（走査信号）によってトランジスタ１３Ａのゲートがオンし、データ信号線１１Ａからのソース信号（データ信号）が画素電極１４Ａに書き込まれると、画素電極１４Ａに上記ソース信号に応じた電位が付与される。この結果、画素電極１４Ａと対向電極１６との間に介在する液晶に対して上記ソース信号に応じた電圧が印加されることによって、上記ソース信号に応じた階調表示を実現することができる。

表示パネル１０Ｂでは、データ信号線１１Ｂは、列方向に互いに平行となるように各列に１本ずつ形成されており、走査信号線１２Ｂは、行方向に互いに平行となるように各行に１本ずつ形成されている。また、保持容量配線１５Ｂが、行方向に互いに平行となるように各行に１本ずつ形成され、走査信号線１２Ｂと対をなすように配置されている。トランジスタ１３Ｂ及び画素電極１４Ｂは、データ信号線１１Ｂと走査信号線１２Ｂとの各交差部に対応してそれぞれ形成されており、トランジスタ１３Ｂのソース電極ｓがデータ信号線１１Ｂに接続され、ゲート電極ｇが走査信号線１２Ｂに接続され、ドレイン電極ｄが画素電極１４Ｂに接続されている。また、画素電極１４Ｂは、対向電極１６との間に液晶を介して液晶容量ＣｌＢが形成され、保持容量配線１５Ｂとの間に保持容量ＣｈＢが形成されている（図２の（ｂ）参照）。

これにより、走査信号線１２Ｂに供給されるゲート信号（走査信号）によってトランジスタ１３Ｂのゲートがオンし、データ信号線１１Ｂからのソース信号（データ信号）が画素電極１４Ｂに書き込まれると、画素電極１４Ｂに上記ソース信号に応じた電位が付与される。この結果、画素電極１４Ｂと対向電極１６との間に介在する液晶に対して上記ソース信号に応じた電圧が印加されることによって、上記ソース信号に応じた階調表示を実現することができる。

上記のように構成される表示パネル１０Ａは、データ信号線駆動回路２０Ａ、走査信号線駆動回路３０Ａ、及び保持容量配線駆動回路４０Ａによって駆動され、表示パネル１０Ｂは、データ信号線駆動回路２０Ｂ、走査信号線駆動回路３０Ｂ、及び保持容量配線駆動回路４０Ｂによって駆動される。また、表示制御回路５０は、データ信号線駆動回路２０Ａ・２０Ｂ、走査信号線駆動回路３０Ａ・３０Ｂ、及び、保持容量配線駆動回路４０Ａ・４０Ｂに、表示パネル１０Ａ・１０Ｂの駆動に必要な各種の信号を供給する。なお、表示制御回路５０は、各駆動回路とは異なる外部領域に設けられていても良く、また、各駆動回路と同一基板２上に設けられていても良い。

本液晶表示装置１００では、周期的に繰り返される垂直走査期間におけるアクティブ期間（有効走査期間）において、各行の水平走査期間を順次割り当て、各行を順次走査していく。そのため、表示パネル１０Ａでは、走査信号線駆動回路３０Ａが、トランジスタ１３Ａをオンするためのゲート信号を各行の水平走査期間に同期して当該行の走査信号線１２Ａに対して順次出力し、表示パネル１０Ｂでは、走査信号線駆動回路３０Ｂが、トランジスタ１３Ｂをオンするためのゲート信号を各行の水平走査期間に同期して当該行の走査信号線１２Ｂに対して順次出力する。

また、表示パネル１０Ａでは、データ信号線駆動回路２０Ａが、各データ信号線１１Ａに対してソース信号を出力し、表示パネル１０Ｂでは、データ信号線駆動回路２０Ｂが、各データ信号線１１Ｂに対してソース信号を出力する。このソース信号は、液晶表示装置１００の外部から表示制御回路５０を介してデータ信号線駆動回路２０Ａ・２０Ｂに供給された映像信号を、データ信号線駆動回路２０Ａ・２０Ｂにおいて各列に割り当て、昇圧等を施した信号である。

さらに、表示パネル１０Ａでは、保持容量配線駆動回路４０Ａが、各保持容量配線１５Ａに対してＣＳ信号を出力し、表示パネル１０Ｂでは、保持容量配線駆動回路４０Ｂが、各保持容量配線１５Ｂに対してＣＳ信号を出力する。このＣＳ信号は、例えば一定の電位（ｃｏｍ）に設定されている。

表示制御回路５０は、上述したデータ信号線駆動回路２０Ａ・２０Ｂ、走査信号線駆動回路３０Ａ・３０Ｂ、保持容量配線駆動回路４０Ａ・４０Ｂを制御することにより、これら各回路から各種の信号を出力させる。なお、具体的な駆動方法については後述する。

上記のとおり、本液晶表示装置１００では、同一基板２上の異なる領域に、表示パネル１０Ａ・１０Ｂが設けられ、それぞれに対応して駆動回路及び信号線が個別に設けられているため、表示パネル１０Ａ・１０Ｂを独立して駆動することができる。

そのため、表示パネル１０Ａ・１０Ｂは、互いに異なる駆動方法を採用することもできる。

図３の（ａ）は、表示パネル１０Ａにおける入力信号（Ｓｉｇ（Ａ−１）、Ｓｉｇ（Ａ−２）、Ｓｉｇ（Ａ−３））のタイミングチャートを示し、（ｂ）は、表示パネル１０Ｂにおける入力信号（Ｓｉｇ（Ｂ−１）、Ｓｉｇ（Ｂ−２）、Ｓｉｇ（Ｂ−３））のタイミングチャートを示している。この図に示すように、表示パネル１０Ａ・１０Ｂそれぞれの入力信号の周波数、周期（例えば、Ｔ（Ａ）、Ｔ（Ｂ））、デューティ比を互いに異ならせることができる。

また、図４の（ａ）は、表示パネル１０Ａに供給される電源電圧の範囲を示し、（ｂ）は、表示パネル１０Ｂに供給される電源電圧の範囲を示している。この図に示すように、例えば、表示パネル１０Ａの高電位側電源電圧ＶＨＡを、表示パネル１０Ｂの高電位側電源電圧ＶＨＢよりも大きくなるように設定し、表示パネル１０Ａの低電位側電源電圧ＶＬＡを、表示パネル１０Ｂの低電位側電源電圧ＶＬＢよりも小さくなるように設定することができる。これにより、表示パネル１０Ａの入力電圧の範囲を、表示パネル１０Ｂの入力電圧の範囲よりも大きくすることができる。具体的には、例えば、ＶＨＡ＝１０Ｖ、ＶＬＡ＝−５Ｖ、ＶＨＢ＝５Ｖ、ＶＬＢ＝０Ｖ、に設定することができる。

上記のように各種信号を表示パネル１０Ａ・１０Ｂそれぞれに応じて設定することができるため、例えば、表示パネル１０Ａでは、１ライン（１Ｈ）反転駆動を行い、表示パネル１０Ｂでは、２ライン（２Ｈ）反転駆動を行う構成とすることもできる。この場合、データ信号線駆動回路２０Ａは、出力するソース信号の極性を、同一行の全ての画素について極性を同一にし、かつ１ラインごとに逆転するように設定する。また、データ信号線駆動回路２０Ｂは、出力するソース信号の極性を、同一行の全ての画素について極性が同一にし、かつ２ラインごとに逆転するように設定する。

また、表示パネル１０Ａ・１０Ｂが、互いに異なる解像度で表示する構成とすることもできる。例えば、表示パネル１０Ａでは、等倍表示を行い、表示パネル１０Ｂでは、２倍角表示を行うこともできる。この場合、データ信号線駆動回路２０Ａは、映像信号の解像度を行列方向に２倍に変換して表示を行うために、第１行に出力されるソース信号と、第２行に出力されるソース信号との電圧極性および階調を互いに等しくし、第３行に出力されるソース信号と、第４行に出力されるソース信号との電圧極性および階調を互いに等しくする。

本液晶表示装置１００は、これらの駆動方法に限定されるものではなく、様々な駆動方法を適用することができる。

また、本液晶表示装置１００では、表示パネル１０Ａ・１０Ｂを独立して制御することができるため、例えば、（１）表示パネル１０Ａ・１０Ｂをともに駆動する、（２）表示パネル１０Ａを駆動し、表示パネル１０Ｂの駆動を停止する、（３）表示パネル１０Ａの駆動を停止し、表示パネル１０Ｂを駆動する、（４）表示パネル１０Ａ・１０Ｂの駆動をともに停止する、など使用状況に応じて駆動を制御することができる。

ここで、例えば上記（３）表示パネル１０Ａの駆動を停止し、表示パネル１０Ｂを駆動する構成では、表示パネル１０Ａの駆動信号及び電源電圧をＧＮＤに設定することによって、データ信号線駆動回路２０Ａ・走査信号線駆動回路３０Ａを停止状態とすることができる。また、駆動信号をＧＮＤに設定し、電源電圧を通常通りの電圧に設定することによって、データ信号線駆動回路２０Ａ・走査信号線駆動回路３０Ａをスタンバイ状態とすることができる。

上記の構成によれば、一方の表示パネルの駆動を完全に停止することができるため、消費電力を削減することができる。

さらに、本液晶表示装置１００では、同一基板２上において、表示制御回路５０から端子部８０を介して入力される信号を表示パネル１０Ａに供給するための入力信号線群１７Ａと、表示制御回路５０から端子部８０を介して入力される信号を表示パネル１０Ｂに供給するための入力信号線群１７Ｂとが互いに交差しないように配されている。具体的には、図１では、表示制御回路５０から端子部８０を介して入力される信号を表示パネル１０Ｂに供給するための入力信号線群１７Ｂが、表示制御回路５０から端子部８０を介して入力される信号を表示パネル１０Ａに供給するための入力信号線群１７Ａの外側に配されている。この構成によれば、入力信号線群１７Ａ及び入力信号線群１７Ｂによるクロストークの影響を抑えることができる。そのため、表示パネル１０Ａ・１０Ｂで異なる駆動を行う場合に、特に好適である。なお、外側に配される入力信号線群１７Ｂは、例えばＡｌのような低抵抗なメタル配線を用いることが好ましい。これにより、配線幅を小さくすることができるため、表示パネルの額縁を狭くすることができる。

ここで、本液晶表示装置１００の断面構成について説明する。図５は図１のＸ−Ｙ矢視を模式的に示す断面図である。なお、同図では、各信号線および各絶縁膜は、周知の構成であるため省略している。

同図に示すように、本表示パネル１０Ａ・１０Ｂは、アクティブマトリクス基板４と、これに対向するカラーフィルタ基板５と、両基板４・５間に配される液晶層６とで構成される。アクティブマトリクス基板４では、ガラス基板（基板）２上の、表示パネル１０Ａの領域に走査信号線１２Ａ及び保持容量配線１５Ａ（図示せず）が形成され、表示パネル１０Ｂの領域に走査信号線１２Ｂ及び保持容量配線１５Ｂ（図示せず）が形成され、これらを覆うようにゲート絶縁膜（図示せず）が形成されている。ゲート絶縁膜の上層には、表示パネル１０Ａの領域にデータ信号線１１Ａ（図示せず）が形成され、表示パネル１０Ｂの領域にデータ信号線１１Ｂ（図示せず）が形成されている。なお、ゲート絶縁膜の上層には、表示パネル１０Ａ・１０Ｂそれぞれの領域に対応して、各トランジスタ１３Ａ・１３Ｂ（図示せず）の半導体層（ｉ層及びｎ＋層）と、ｎ＋層に接するソース電極及びドレイン電極が形成されている。さらに、各データ信号線を含むメタル層を覆うように無機層間絶縁膜（図示せず）が形成され、無機層間絶縁膜上に、これよりも厚い有機層間絶縁膜（図示せず）が形成されている。有機層間絶縁膜上には、表示パネル１０Ａの領域に画素電極１４Ａが形成され、表示パネル１０Ｂの領域に画素電極１４Ｂが形成され、さらに、これら画素電極を覆うように配向膜が形成されている。

一方、カラーフィルタ基板５では、ガラス基板（対向基板）３上にブラックマトリクス及び着色層（カラーフィルタ層）（図示せず）が形成され、その上層に、表示パネル１０Ａ・１０Ｂそれぞれの領域に共通する対向電極１６が形成され、さらにこれを覆うように配向膜が形成されている。

次に、上記の構成を有する本表示パネル１０Ａ・１０Ｂの製造方法について説明する。表示パネル１０Ａ・１０Ｂの製造方法には、アクティブマトリクス基板４の製造工程と、カラーフィルタ基板５の製造工程と、両基板を貼り合わせて液晶を充填する組み立て工程とが含まれる。

まず、ガラス、プラスチックなどの基板（図５ではガラス基板２）上に、チタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅などの金属膜、それらの合金膜、または、それらの積層膜（厚さ１０００Å〜３０００Å）をスパッタリング法により成膜し、その後、フォトリソグラフィー技術（Photo Engraving Process、以下、「ＰＥＰ技術」と称し、これにはエッチング工程が含まれるものとする）によりパターニングを行い、走査信号線１２Ａ・１２Ｂ（各トランジスタ１３Ａ・１３Ｂのゲート電極）及び保持容量配線１５Ａ・１５Ｂを形成する。

次いで、走査信号線１２Ａ・１２Ｂ及び保持容量配線１５Ａ・１５Ｂが形成された基板全体に、ＣＶＤ（Chemical Vapor Deposition）法により窒化シリコンや酸化シリコンなどの無機絶縁膜（厚さ３０００Å〜５０００Å程度）を成膜し、フォトレジストの除去を行い、ゲート絶縁膜を形成する。

続いて、ゲート絶縁膜上（基板全体）に、ＣＶＤ法により真性アモルファスシリコン膜（厚さ１０００Å〜３０００Å）と、リンがドープされたｎ＋アモルファスシリコン膜（厚さ４００Å〜７００Å）とを連続して成膜し、その後、ＰＥＰ技術によってパターニングを行い、フォトレジストを除去することにより、ゲート電極上に、真性アモルファスシリコン層とｎ＋アモルファスシリコン層とからなるシリコン積層体を島状に形成する。

続いて、シリコン積層体が形成された基板全体に、チタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅などの金属膜、それらの合金膜、または、それらの積層膜（厚さ１０００Å〜３０００Å）をスパッタリング法により成膜し、その後、ＰＥＰ技術によりパターニングを行い、データ信号線１１Ａ・１１Ｂ、トランジスタ１３Ａ・１３Ｂのソース電極・ドレイン電極、ドレイン引き出し電極、容量電極、及び延伸配線を形成する（メタル層の形成）。ここでは必要に応じてレジストを除去する。

さらに、上記メタル配線形成時のフォトレジスト、またはソース電極及びドレイン電極をマスクとして、シリコン積層体を構成するｎ＋アモルファスシリコン層をエッチング除去し、フォトレジストを除去することにより、トランジスタのチャネルを形成する。ここで、半導体層は、上記のようにアモルファスシリコン膜により形成させてもよいが、ポリシリコン膜を成膜させてもよく、また、アモルファスシリコン膜及びポリシリコン膜にレーザアニール処理を行って結晶性を向上させてもよい。これにより、半導体層内の電子の移動速度が速くなり、トランジスタ（ＴＦＴ）の特性を向上させることができる。

次いで、データ信号線１１Ａ・１１Ｂなどが形成された基板全体に層間絶縁膜を形成する。具体的には、ＳｉＨ_４ガスとＮＨ_３ガスとＮ_２ガスとの混合ガスを用い、基板全面を覆うように、厚さ約３０００ÅのＳｉＮｘからなる無機層間絶縁膜（パッシベーション膜）をＣＶＤにて形成し、さらに、厚さ約３μｍのポジ型感光性アクリル樹脂からなる有機層間絶縁膜をスピンコートやダイコートにて形成する。

その後、ＰＥＰ技術により有機層間絶縁膜にコンタクトホールのパターニングを行い、その後有機層間絶縁膜を焼成する。さらに、有機層間絶縁膜のパターンを用いて、無機層間絶縁膜あるいは無機層間絶縁膜とゲート絶縁膜をエッチング除去してコンタクトホールを形成する。

続いて、コンタクトホールが形成された層間絶縁膜上の基板全体に、ＩＴＯ（Indium Tin Oxide）、ＩＺＯ（Indium Zinc Oxide）、酸化亜鉛、酸化スズなどからなる透明導電膜（厚さ１０００Å〜２０００Å）をスパッタリング法により成膜し、その後、ＰＥＰ技術によりパターニングを行い、レジストを除去して各画素電極１４Ａ・１４Ｂを形成する。

最後に、画素電極１４Ａ・１４Ｂ上の基板全体に、ポリイミド樹脂を厚さ５００Å〜１０００Åで印刷し、その後、焼成して、回転布にて一方向にラビング処理を行って、配向膜を形成する。以上のようにして、アクティブマトリクス基板４が製造される。

以下に、カラーフィルタ基板５の製造工程について説明する。

まず、ガラス、プラスチックなどの基板上（対向基板全体）に、クロム薄膜、または黒色顔料を含有する樹脂を成膜した後にＰＥＰ技術によってパターニングを行い、ブラックマトリクスを形成する。次いで、ブラックマトリクスの間隙に、顔料分散法などを用いて、赤、緑及び青のカラーフィルタ層（厚さ２μｍ程度）をパターン形成する。

続いて、カラーフィルタ層上の基板全体に、ＩＴＯ、ＩＺＯ、酸化亜鉛、酸化スズなどからなる透明導電膜（厚さ１０００Å程度）を成膜し、対向電極１６（ｃｏｍ）を形成する。

最後に、対向電極１６上の基板全体に、ポリイミド樹脂を厚さ５００Å〜１０００Åで印刷し、その後、焼成して、回転布にて一方向にラビング処理を行って、配向膜を形成する。上記のようにして、カラーフィルタ基板を製造することができる。

以下に、組み立て工程について、説明する。

まず、アクティブマトリクス基板４及びカラーフィルタ基板５の一方に、スクリーン印刷により、熱硬化性エポキシ樹脂などからなるシール材料を液晶注入口の部分を欠いた枠状パターンに塗布し、他方の基板に液晶層の厚さに相当する直径を持ち、プラスチックまたはシリカからなる球状のスペーサーを散布する。なお、スペーサーを散布する代わりに、ＰＥＰ技術によりカラーフィルタ基板５のブラックマトリクス上あるいはアクティブマトリクス基板４のメタル配線上にスペーサーを形成してもよい。

次いで、アクティブマトリクス基板４とカラーフィルタ基板５とを貼り合わせ、シール材料を硬化させる。

最後に、アクティブマトリクス基板４及びカラーフィルタ基板５並びにシール材料で囲まれる空間に、減圧法により液晶材料を注入した後、液晶注入口にＵＶ硬化樹脂を塗布し、ＵＶ照射によって液晶材料を封止することで液晶層６を形成する。

以上のようにして、表示パネル１０Ａ・１０Ｂは、同一の製造工程において、同一の基板上の異なる領域に製造される。

次に、本液晶表示装置１００の基本的な駆動方法の一例を説明する。ここでは、便宜上、保持容量配線駆動回路１５Ａ・１５Ｂは省略する。なお、表示パネル１０Ａ・１０Ｂは互いに独立して駆動することができるものであるため、ここでは、表示パネル１０Ａを例に挙げて説明する。図６は、液晶表示装置１００の駆動方法を説明するためのブロック面図である。

表示制御回路５０は、外部の信号源（例えばチューナ）から、表示すべき画像を表すデジタルビデオ信号Ｄｖと、当該デジタルビデオ信号Ｄｖに対応する水平同期信号ＨＳＹおよび垂直同期信号ＶＳＹと、表示動作を制御するための制御信号Ｄｃとを受け取る。また、表示制御回路５０は、受け取ったこれらの信号Ｄｖ，ＨＳＹ，ＶＳＹ，Ｄｃに基づき、そのデジタルビデオ信号Ｄｖの表す画像を表示部に表示させるための信号として、データスタートパルス信号ＳＳＰと、データクロック信号ＳＣＫと、チャージシェア信号ｓｈと、表示すべき画像を表すデジタル画像信号ＤＡ（ビデオ信号Ｄｖに対応する信号）と、ゲートスタートパルス信号ＧＳＰと、ゲートクロック信号ＧＣＫと、ゲートドライバ出力制御信号（走査信号出力制御信号）ＧＯＥとを生成し、これらを出力する。

より詳しくは、ビデオ信号Ｄｖを内部メモリで必要に応じてタイミング調整等を行った後に、デジタル画像信号ＤＡとして表示制御回路５０から出力し、そのデジタル画像信号ＤＡの表す画像の各画素に対応するパルスからなる信号としてデータクロック信号ＳＣＫを生成し、水平同期信号ＨＳＹに基づき１水平走査期間毎に所定期間だけハイレベル（Ｈレベル）となる信号としてデータスタートパルス信号ＳＳＰを生成し、垂直同期信号ＶＳＹに基づき１フレーム期間（１垂直走査期間）毎に所定期間だけＨレベルとなる信号としてゲートスタートパルス信号ＧＳＰを生成し、水平同期信号ＨＳＹに基づきゲートクロック信号ＧＣＫを生成し、水平同期信号ＨＳＹおよび制御信号Ｄｃに基づきチャージシェア信号ｓｈ、ならびにゲートドライバ出力制御信号ＧＯＥを生成する。

上記のようにして表示制御回路５０において生成された信号のうち、デジタル画像信号ＤＡ、チャージシェア信号ｓｈ、信号電位（データ信号電位）の極性を制御する信号ＰＯＬ、データスタートパルス信号ＳＳＰ、およびデータクロック信号ＳＣＫは、データ信号線駆動回路２０Ａに入力され、ゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫとゲートドライバ出力制御信号ＧＯＥとは、走査信号線駆動回路３０Ａに入力される。

データ信号線駆動回路２０Ａは、デジタル画像信号ＤＡ、データクロック信号ＳＣＫ、チャージシェア信号ｓｈ、データスタートパルス信号ＳＳＰ、および極性反転信号ＰＯＬに基づき、デジタル画像信号ＤＡの表す画像の各走査信号線１２Ａにおける画素値に相当するアナログ電位（信号電位）を１水平走査期間毎に順次生成し、これらのデータ信号をデータ信号線１１Ａに出力する。

走査信号線駆動回路３０Ａは、ゲートスタートパルス信号ＧＳＰおよびゲートクロック信号ＧＣＫと、ゲートドライバ出力制御信号ＧＯＥとに基づき、ゲートオンパルス信号を生成し、これらを走査信号線１２Ａに出力し、これによって走査信号線１２Ａを選択的に駆動する。

上記のようにデータ信号線駆動回路２０Ａおよび走査信号線駆動回路３０Ａにより表示パネル１０Ａのデータ信号線１１Ａおよび走査信号線１２Ａが駆動されることで、選択された走査信号線１２Ａに接続されたトランジスタ１３Ａを介して、データ信号線１１Ａから画素電極１４Ａに信号電位が書き込まれる。これにより各画素ＰＡの液晶層６に電圧が印加され、これによってバックライトからの光の透過量が制御され、デジタルビデオ信号Ｄｖの示す画像が各画素ＰＡに表示される。

次に、本実施の形態１における液晶表示装置１００の構成例について説明する。図７は、構成例１に係る液晶表示装置１００における表示パネル１０Ａ・１０Ｂの一部を示す等価回路図である。同図に示すように、構成例１の液晶表示装置１００では、表示パネル１０Ａ・１０Ｂが互いに同一の構成を有している。なお、便宜上、表示パネル１０Ａ・１０Ｂを紙面の横方向に並べて図示しているが、両パネルの並びの方向は限定されるものではない。

表示パネル１０Ａでは、列方向に延伸するデータ信号線１１Ａが順に並べられ、行方向に延伸する走査信号線１２Ａが順に並べられ、走査信号線１２Ａと対をなすように行方向に延伸する保持容量配線１５Ａが順に並べられている。データ信号線１１Ａ及び走査信号線１２Ａの交差部に対応して画素ＰＡが配されている。また、各画素ＰＡには１つずつ画素電極１４Ａが設けられ、画素電極１４Ａは、走査信号線１２Ａに繋がるトランジスタ１３Ａを介してデータ信号線１１Ａに接続されている。上記の構成において、画素電極１４Ａ及び保持容量配線１５Ａ間に保持容量ＣｈＡが形成され、画素電極１４Ａおよび対向電極（ｃｏｍ）間に液晶容量ＣｌＡが形成されている。

同様に、表示パネル１０Ｂでは、列方向に延伸するデータ信号線１１Ｂが順に並べられ、行方向に延伸する走査信号線１２Ｂが順に並べられ、走査信号線１２Ｂと対をなすように行方向に延伸する保持容量配線１５Ｂが順に並べられている。データ信号線１１Ｂ及び走査信号線１２Ｂの交差部に対応して画素ＰＢが配されている。また、各画素ＰＢには１つずつ画素電極１４Ｂが設けられ、画素電極１４Ｂは、走査信号線１２Ｂに繋がるトランジスタ１３Ｂを介してデータ信号線１１Ｂに接続されている。上記の構成において、画素電極１４Ｂ及び保持容量配線１５Ｂ間に保持容量ＣｈＢが形成され、画素電極１４Ｂおよび対向電極（ｃｏｍ）間に液晶容量ＣｌＢが形成されている。

図８は、構成例２に係る液晶表示装置１００における表示パネル１０Ａ・１０Ｂの一部を示す等価回路図である。同図に示すように、構成例２の液晶表示装置１００では、表示パネル１０Ａにおけるデータ信号線１１Ａ、走査信号線１２Ａ、トランジスタ１３Ａ、画素電極１４Ａ、及び保持容量配線１５Ａの配列と、表示パネル１０Ｂにおけるデータ信号線１１Ｂ、走査信号線１２Ｂ、トランジスタ１３Ｂ、画素電極１４Ｂ、及び保持容量配線１５Ｂの配列とが互いに異なっている。

表示パネル１０Ａでは、１つの画素列に対応して２本ずつデータ信号線１１Ａが設けられ、列方向に隣り合う２つの画素に対応して１本ずつ走査信号線１２Ａ及び保持容量配線１５Ａが設けられている。また、各画素列α・βにおいて、列方向に隣り合う２つの画素ＰＡの一方に含まれる画素電極１４Ａがトランジスタ１３Ａを介して接続されるデータ信号線１１Ａと、上記隣り合う２つの画素ＰＡの他方に含まれる画素電極１４Ａがトランジスタ１３Ａを介して接続されるデータ信号線１１Ａとが、互いに異なっている。そして、画素電極１４Ａ及び保持容量配線１５Ａ間に保持容量ＣｈＡが形成され、画素電極１４Ａおよび対向電極（ｃｏｍ）間に液晶容量ＣｌＡが形成されている。

上記の構成によれば、隣接する２つの画素に同時にデータ信号電位を書き込むことができるため、画面の書き換え速度を高めることができ、各画素の充電時間を増加させることができる。

これに対して、表示パネル１０Ｂでは、各画素ＰＢに２つの画素電極（主画素電極１４Ｂｍ、副画素電極１４Ｂｓ）が設けられ、主画素電極１４Ｂｍは、走査信号線１２Ｂに繋がるトランジスタ１３Ｂを介してデータ信号線１１Ｂに接続され、副画素電極１４Ｂｓは、容量ＣＢを介して主画素電極１４Ｂｍに接続（容量結合）されている。そして、主画素電極１４Ｂｍ及び副画素電極１４Ｂｓと、保持容量配線１５Ｂとの間に保持容量ＣｈＢｍ・ＣｈＢｓが形成され、主画素電極１４Ｂｍ及び副画素電極１４Ｂｓと、対向電極（ｃｏｍ）間に液晶容量ＣｌＢｍ・ＣｌＢｓが形成され、主画素電極１４Ｂｍ及び副画素電極１４Ｂｓ間に結合容量ＣＢが形成されている。

上記の構成によれば、主画素電極１４Ｂｍを含む副画素を明副画素とし、副画素電極１４Ｂｓを含む副画素を暗副画素とすることができ、明・暗副画素によって中間調を表示することができるため、視野角特性を高めることができる。なお、１つの画素ＰＢに３つ以上の画素電極が設けられていても良い。

表示パネル１０Ａ・１０Ｂの画素構成を互いに異ならせる形態について、他の構成（構成例３）として、ＤＲＡＭ及びＳＲＡＭを併用する形態が挙げられる。構成例３の液晶表示装置１００では、例えば、表示パネル１０Ａについては、図７に示すようなＤＲＡＭ型の画素構成とし、表示パネル１０Ｂについては、図９に示すようなＳＲＡＭ型の画素構成とすることができる。以下では、表示パネル１０Ｂに適用するＳＲＡＭ型の画素構成について説明する。図９には、１つの画素ＰＢの電気的構成を概略的に示している。同図において、符号１２Ｂ１・１２Ｂ２は、何れも走査信号線を示し、走査信号線１２Ｂ２には、走査信号線１２Ｂ１に入力されるデータの反転信号が入力される。また、符号ＳＷ１〜ＳＷ４はスイッチ回路を示し、符号ＩＮＶ１・ＩＮＶ２はインバータを示し、符号Ｍ１・Ｍ２はメモリ信号を示し、符号Ｖ１・Ｖ２は画素電極用信号を示している。

スイッチ回路ＳＷ１及びスイッチ回路ＳＷ２は、相反する動作を行い、例えばスイッチ回路ＳＷ１がオン（開）のときは、スイッチ回路ＳＷ２はオフ（閉）となり、スイッチ回路ＳＷ１がオフ（閉）のときは、スイッチ回路ＳＷ２はオン（開）となる。

走査信号線１２Ｂ２には、走査信号線１２Ｂ１に入力されるデータの反転信号が入力されるため、例えば、走査信号線１２Ｂ１がハイレベルのときは、走査信号線１２Ｂ２はローレベルとなり、走査信号線１２Ｂ１がローレベルのときは、走査信号線１２Ｂ２はハイレベルとなる。

ここで、走査信号線１２Ｂ１がハイレベル（走査信号線１２Ｂ２がローレベル）になると、スイッチ回路ＳＷ１がオン（開）し、データ信号線１１Ｂのデータが、スイッチ回路ＳＷ１を通過し、メモリ信号Ｍ１に書き込まれる。

次に、走査信号線１２Ｂ１がローレベル（走査信号線１２Ｂ２がハイレベル）になると、スイッチ回路ＳＷ２がオン（開）し、メモリ信号Ｍ１に書き込まれたデータが、インバータＩＮＶ１、メモリ信号Ｍ２、インバータＩＮＶ２、スイッチ回路ＳＷ２、メモリ信号Ｍ１の経路で保持（記憶）される。

なお、このときのスイッチ回路ＳＷ１はオフ（閉）状態のため、たとえ走査信号線１１Ｂのデータ（レベル）が変化しても、メモリ信号Ｍ１のデータは、影響を受けることなく電位レベルは保持（記憶）される。

ここで、メモリ信号Ｍ２のレベルは、メモリ信号Ｍ１の反転レベルとなる。また、スイッチ回路ＳＷ３及びスイッチ回路ＳＷ４は、相反する動作を行い、例えばスイッチ回路ＳＷ３がオン（開）のときは、スイッチ回路ＳＷ４はオフ（閉）となり、スイッチ回路ＳＷ３がオフ（閉）のときは、スイッチ回路ＳＷ４はオン（開）となる。

これにより、メモリ信号Ｍ１がハイレベル（メモリ信号Ｍ２がローレベル）のときは、スイッチ回路ＳＷ３がオン（開）し、画素電極用信号Ｖ１が、画素電極１４Ｂに書き込まれる。

一方、メモリ信号Ｍ１がローレベル（メモリ信号Ｍ２がハイレベル）のときは、スイッチ回路ＳＷ４がオン（開）し、画素電極用信号Ｖ２が、画素電極１４Ｂに書き込まれる。

なお、画素電極用信号Ｖ１・Ｖ２は、画素電極の電位（レベル）を設定するものであり、例えば、画素電極用信号Ｖ１が黒に相当するレベルであり、画素電極用信号Ｖ２が白に相当するレベルである。

これにより、メモリ信号Ｍ１に記憶されたデータのレベルに応じて、画素電極用信号Ｖ１または画素電極用信号Ｖ２の何れかが画素電極１４Ｂに書き込まれる。

なお、表示パネル１０Ａ・１０Ｂは、上記の構成例に限定されるものではなく、様々な形態を組み合わせて構成することができる。

〔実施の形態２〕
本発明の実施の形態２に係る液晶表示装置２００について、以下に説明する。なお、説明の便宜上、実施の形態１において示した部材と同一の機能を有する部材には同一の符号を付し、その説明を省略する。また、実施の形態１において定義した用語については、特に断らない限り実施の形態２においてもその定義に則って用いるものとする。

上述した実施の形態１に係る液晶表示装置１００では、対向電極１６が、表示パネル１０Ａ・１０Ｂに共通して設けられているが、本液晶表示装置２００では、対向電極が表示パネル１０Ａ・１０Ｂそれぞれに対応して個別に設けられている。

図１０は、液晶表示装置２００の全体構成を示すブロック図である。同図に示すように、表示パネル１０Ａに対向電極１６Ａが設けられ、表示パネル１０Ｂに対向電極１６Ｂが設けられている。それぞれの対向電極１６Ａ・１６Ｂには、表示制御回路５０から個別に対向電極電位ＣＯＭ_Ａ・ＣＯＭ_Ｂが供給される。

図１１は図１０のＸ−Ｙ矢視を模式的に示す断面図である。アクティブマトリクス基板４側は、図５に示す実施の形態１に係る液晶表示装置１００と同様の構成であるが、カラーフィルタ基板５側では、ガラス基板（対向基板）３上にブラックマトリクス及び着色層（カラーフィルタ層）（図示せず）が形成され、その上層において、表示パネル１０Ａの領域に対向電極１６Ａが形成され、表示パネル１０Ｂの領域に対向電極１６Ｂが形成され、さらにこれらを覆うように配向膜が形成されている。

このように、本液晶表示装置２００では、同一基板１上の異なる領域に、表示パネル１０Ａ・１０Ｂが設けられ、それぞれに対応して駆動回路、信号線及び対向電極が個別に設けられているため、液晶表示装置の駆動方法の設計自由度をさらに向上させることができる。例えば、図１２の（ａ）に示すように、対向電極１６Ａに供給する電圧を直流電圧に設定し、対向電極１６Ｂに供給する電圧を交流電圧に設定することにより、表示パネル１０ＡをＤＣ駆動とし、表示パネル１０ＢをＡＣ駆動とすることができる。また、図１２の（ｂ）に示すように、対向電極１６Ａ・１６Ｂに供給する電圧を何れも交流電圧に設定するとともに、互いの周期（周波数）を異ならせて、表示パネル１０Ａ・１０Ｂの駆動タイミングを異ならせることもできる。

ここで、本実施の形態２に係る液晶表示装置２００は、以下の構成としても良い。図１３は、構成例４に係る液晶表示装置２００の全体構成を示すブロック図である。同図に示すように、構成例４に係る液晶表示装置２００では、表示パネル１０Ｂに対応する対向電極駆動回路６０Ｂが設けられている。対向電極駆動回路６０Ｂは、外部から入力された信号に基づいて対向電極電位ＣＯＭ_Ｂを生成し、対向電極１６Ｂに供給する。

なお、本構成例４では、対向電極１６Ａに印加する対向電極電位ＣＯＭ_Ａについては、表示制御回路５０から供給する構成としているが、これに限定されるものではなく、表示パネル１０Ｂと同様に、対向電極駆動回路６０Ａ（図示せず）を設け、対向電極駆動回路６０Ａが、対向電極電位ＣＯＭ_Ａを生成し、対向電極１６Ａに供給する構成としても良い。

なお、本実施の形態２に係る液晶表示装置２００では、上記実施の形態１において示した各駆動方法及び製造方法を適用することができる。また、本液晶表示装置２００における表示パネル１０Ａ・１０Ｂは、上記実施の形態１における構成例１〜３の表示パネル１０Ａ・１０Ｂの形態を適用することができることは言うまでもない。

〔実施の形態３〕
本発明の実施の形態３に係る液晶表示装置３００について、以下に説明する。なお、説明の便宜上、実施の形態１及び２において示した部材と同一の機能を有する部材には同一の符号を付し、その説明を省略する。また、実施の形態１及び２において定義した用語については、特に断らない限り実施の形態３においてもその定義に則って用いるものとする。

本実施の形態３に係る液晶表示装置３００では、同一基板２上において、表示制御回路５０から端子部８０を介して入力される信号を表示パネル１０Ａに供給するための入力信号線群１７Ａと、表示制御回路５０から端子部８０を介して入力される信号を表示パネル１０Ｂに供給するための入力信号線群１７Ｂとが互いに交差しないように配され、かつ、入力信号線群１７Ａと入力信号線群１７Ｂとの間に、表示パネル１０Ａに対応する電源線１８Ａ、及び、表示パネル１０Ｂに対応する電源線１８Ｂが配されている。なお、電源線１８Ａ及び電源線１８Ｂは共通の電源線であっても良い。

図１４は、構成例５に係る液晶表示装置３００の全体構成を示すブロック図である。この図に示す液晶表示装置３００では、表示制御回路５０から端子部８０を介して入力される信号を表示パネル１０Ｂに供給するための入力信号線群１７Ｂが、表示制御回路５０から端子部８０を介して入力される信号を表示パネル１０Ａに供給するための入力信号線群１７Ａの外側に配されているとともに、入力信号線群１７Ａと入力信号線群１７Ｂとの間に、電源線１８Ａ及び電源線１８Ｂが配されている。このように、入力信号線群１７Ａ及び入力信号線群１７Ｂの間に、電源線１８Ａ及び電源線１８Ｂを介在させることによって、クロストークの影響を、図１に示す液晶表示装置１００よりもさらに抑えることができる。

ここで、本液晶表示装置は、図１５に示すように、表示パネル１０Ａ・１０Ｂの並ぶ方向と、表示制御回路５０から端子部８０を介して信号が入力される方向とが互いに異なるように構成されていても良い。この構成（構成例６）に係る液晶表示装置４００では、中央部分に電源線１８Ａ・１８Ｂを配することにより、上記と同様の効果が得られる。なお、図１５に示す、表示パネル１０Ａ・１０Ｂの並ぶ方向と、表示制御回路５０から端子部８０を介して信号が入力される方向とが互いに異なる構成は、上記実施の形態１，２に示した各液晶表示装置に適用することができる。

図１６は、構成例７に係る液晶表示装置５００の全体構成を示すブロック図である。同図に示すように、構成例７に係る液晶表示装置５００では、表示パネル１０Ａでは、両サイドに走査信号線駆動回路３１Ａ・３２Ａが設けられ、表示パネル１０Ｂでは、一方サイドに走査信号線駆動回路３０Ｂが設けられ、他方サイドに保護回路７０Ｂが設けられ、下側に駆動制御回路９０Ｂ（データ信号線駆動回路、タイミングジェネレータ、共通電極駆動回路等）が設けられている。ここで、入力信号線群１７Ｂ１には、端子付近の内部負荷容量が比較的小さいためにＥＳＤ破壊が懸念される、保護回路７０Ｂが必要な信号線を割り当てる。また、入力信号線群１７Ｂ２には、内部負荷容量が大きく、保護回路７０Ｂの必要がない信号線群を割り当てる。入力信号線群１７Ｂ１に入力された信号は、保護回路７０Ｂを通ったあと、タイミングジェネレータに入力され、タイミングジェネレータで生成されたタイミング信号が、走査信号線駆動回路３０Ｂあるいはデータ信号線駆動回路に入力される。なお、保護回路７０Ｂは、各駆動回路内部に設けられていても良い。

表示パネル１０Ａの走査信号線駆動回路３１Ａ・３２Ａ、及び、データ信号線駆動回路２０Ａには、入力信号線群１７Ａを介して各制御信号が入力される。

なお、表示パネル１０Ｂの走査信号線駆動回路３０Ｂは、表示パネル１０Ｂの列方向片側に設けられていても良く、また、データ信号線駆動回路、タイミングジェネレータ、共通電極駆動回路等は、表示パネル１０Ｂの行方向に設けられていても良い。

上記の構成によれば、表示パネル１０Ａ・１０Ｂの額縁を小さくすることができる。また、表示パネル１０Ａ・１０Ｂそれぞれを、単体で動作させる場合と同等の動作が可能となるため、効率的な配置が可能となる。さらに、表示パネル１０Ｂの３辺に全ての回路を配置することができるため、表示パネル１０Ａと表示パネル１０Ｂの間に回路を配置することなく全体パネルを構成することができる。

なお、本実施の形態３に係る液晶表示装置５００では、上記実施の形態１において示した各駆動方法及び製造方法を適用することができる。また、本液晶表示装置５００における表示パネル１０Ａ・１０Ｂは、上述した各構成例の表示パネル１０Ａ・１０Ｂの形態を適用することができることは言うまでもない。

また、以上説明した液晶表示装置１００・２００・３００・４００・５００では、１つの基板上に２つの表示パネル１０Ａ・１０Ｂが形成されている構成であるが、本発明の液晶表示装置はこれに限定されるものではなく、１つの基板上に３つ以上の表示パネルが形成され、それぞれの表示パネルに対応する駆動回路（データ信号線駆動回路、走査信号線駆動回路等）が個別に設けられている構成であっても良い。

以上のように、本発明に係る表示装置は、
データ信号線及び走査信号線を備えた表示パネルを備えた表示装置であって、
同一基板上に、複数の表示パネルと、外部から入力された入力信号を各表示パネルに供給するための複数の入力信号線とが形成され、
上記表示パネルごとに、複数のデータ信号線及び走査信号線と、該データ信号線及び走査信号線それぞれを駆動する、データ信号線駆動回路及び走査信号線駆動回路とが、個別に設けられており、
平面的に視て、上記複数の入力信号線は、互いに交差しないように配されていることを特徴とする。

上記表示装置では、平面的に視て、上記入力信号の入力側とは反対側に設けられた上記表示パネルに対応する入力信号線は、上記入力信号の入力側に設けられた上記表示パネルに対応する入力信号線の外側に配されている構成とすることもできる。

上記表示装置では、隣り合う２つの上記表示パネルにおいて、一方の表示パネルに対応する上記複数の入力信号線と、他方の表示パネルに対応する上記複数の入力信号線との間には、各表示パネルに対応する電源線が配されている構成とすることもできる。

これにより、表示パネルＡに対応する入力信号線群と、表示パネルＢに対応する入力信号線群とによるクロストークの影響をさらに抑えることができる。

上記表示装置では、さらに、上記表示パネルごとに対向電極が個別に設けられている構成とすることもできる。

上記表示装置では、上記各対向電極には、互いに異なる電位が供給される構成とすることもできる。

上記表示装置では、
上記複数の表示パネルは、上記対向電極に直流電圧が供給される表示パネルと、上記対向電極に交流電圧が供給される表示パネルとで構成されていてもよい。

上記の構成によれば、対向電極が表示パネルごとに個別に設けられているため、液晶表示装置の駆動方法の設計自由度をさらに向上させることができる。例えば、一方の対向電極に供給する電圧を直流電圧に設定することにより、対応する表示パネルをＤＣ駆動とし、他方の対向電極に供給する電圧を交流電圧に設定することにより、対応する表示パネルをＡＣ駆動とすることができる。

上記表示装置では、
さらに、上記複数の表示パネルに共通する対向電極が設けられ、
上記対向電極には、一定の電位が供給される構成とすることもできる。

これにより、表示装置の構成を簡略することができるとともに、消費電力を削減することもできる。

上記表示装置では、
上記表示パネルごとに、データ信号線及び走査信号線の本数が異なっている構成とすることもできる。

本発明は上記の実施の形態に限定されるものではなく、上記実施の形態を技術常識に基づいて適宜変更したものやそれらを組み合わせて得られるものも本発明の実施の形態に含まれる。

本発明の表示装置は、複数の表示部を備える電子機器に好適である。

２、３ガラス基板（基板）
１０Ａ、１０Ｂ表示パネル
２０Ａ、２０Ｂデータ信号線駆動回路
３０Ａ、３０Ｂ走査信号線駆動回路
４０Ａ、４０Ｂ保持容量配線駆動回路
５０表示制御回路
６０Ａ、６０Ｂ対向電極駆動回路
７０Ｂ保護回路
８０端子部
９０Ｂ駆動制御回路
１１Ａ、１１Ｂデータ信号線
１２Ａ、１２Ｂ走査信号線
１３Ａ、１３Ｂトランジスタ
１４Ａ、１４Ｂ画素電極
１５Ａ、１５Ｂ対向電極
１６Ａ、１６Ｂ保持容量配線
１７Ａ、１７Ｂ入力信号線群
１００、２００、３００、４００、５００液晶表示装置（表示装置）
ＰＡ、ＰＢ画素

Claims

データ信号線及び走査信号線を備えた表示パネルを備えた表示装置であって、
同一基板上に、複数の表示パネルと、外部から入力された入力信号を各表示パネルに供給するための複数の入力信号線とが形成され、
上記表示パネルごとに、複数のデータ信号線及び走査信号線と、該データ信号線及び走査信号線それぞれを駆動する、データ信号線駆動回路及び走査信号線駆動回路とが、個別に設けられており、
平面的に視て、上記複数の入力信号線は、互いに交差しないように配されており、
上記複数の表示パネルのうち、２つの上記表示パネルにおいて、一方の表示パネルに対応する上記複数の入力信号線と、他方の表示パネルに対応する上記複数の入力信号線との間には、各表示パネルに対応する電源線が配されていることを特徴とする表示装置。
平面的に視て、上記入力信号の入力側とは反対側に設けられた上記表示パネルに対応する入力信号線は、上記入力信号の入力側に設けられた上記表示パネルに対応する入力信号線の外側に配されていることを特徴とする請求項１に記載の表示装置。
上記一方の表示パネルと、上記他方の表示パネルとは、互いに隣り合う２つの表示パネルであることを特徴とする請求項１に記載の表示装置。
さらに、上記表示パネルごとに対向電極が個別に設けられていることを特徴とする請求項１に記載の表示装置。
上記各対向電極には、互いに異なる電位が供給されることを特徴とする請求項４に記載の表示装置。
上記複数の表示パネルは、上記対向電極に直流電圧が供給される表示パネルと、上記対向電極に交流電圧が供給される表示パネルとで構成されていることを特徴とする請求項４に記載の表示装置。
さらに、上記複数の表示パネルに共通する対向電極が設けられ、
上記対向電極には、一定の電位が供給されることを特徴とする請求項１に記載の表示装置。
上記表示パネルごとに、データ信号線及び走査信号線の本数が異なっていることを特徴とする請求項１に記載の表示装置。