KR20110075468A - 액정표시장치 및 그의 제조방법 - Google Patents

액정표시장치 및 그의 제조방법 Download PDF

Info

Publication number
KR20110075468A
KR20110075468A KR1020090131923A KR20090131923A KR20110075468A KR 20110075468 A KR20110075468 A KR 20110075468A KR 1020090131923 A KR1020090131923 A KR 1020090131923A KR 20090131923 A KR20090131923 A KR 20090131923A KR 20110075468 A KR20110075468 A KR 20110075468A
Authority
KR
South Korea
Prior art keywords
electrode
layer
common voltage
gate
voltage supply
Prior art date
Application number
KR1020090131923A
Other languages
English (en)
Other versions
KR101654324B1 (ko
Inventor
오재영
이재균
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090131923A priority Critical patent/KR101654324B1/ko
Publication of KR20110075468A publication Critical patent/KR20110075468A/ko
Application granted granted Critical
Publication of KR101654324B1 publication Critical patent/KR101654324B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

액정표시장치 및 그의 제조방법이 개시된다.
본 발명에 따른 액정표시장치는 다수의 게이트라인과 다수의 데이터라인이 배열되어 다수의 화소영역을 정의하며, 상기 다수의 화소영역 각각에는 상기 데이터라인과 평행하는 제1 및 제2 공통전압 공급라인이 배열된 액정표시패널과, 상기 다수의 게이트라인으로 스캔신호를 제공하는 게이트 드라이버와, 상기 액정표시패널의 인버젼 구동방식에 대응되게 상기 다수의 데이터라인으로 데이터 신호를 제공하는 데이터 드라이버와, 상기 게이트 드라이버 및 데이터 드라이버를 제어하는 타이밍 컨트롤러와, 상이한 레벨의 제1 및 제2 공통전압을 생성하여 상기 제1 및 제2 공통전압 공급라인으로 1 수평구간마다 번갈아가며 상기 제1 및 제2 공통전압을 제공하는 공통전압 생성부를 포함하고, 상기 액정표시패널은 반사형 모드로 구동된다.
엠보 층, 반사 전극, 소비전력, 공통전압(Vcom) 스윙(Swing)

Description

액정표시장치 및 그의 제조방법{Liquid Crystal Display device and Fabricating Method thereof}
본 발명은 액정표시장치에 관한 것으로, 특히 소비 전력을 감소시킬 수 있는 구조로 이루어진 액정표시장치 및 그의 제조방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점등하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display) 등 여러가지 평판표시장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시장치로 활용되고 있다.
그 중에 현재 화질이 우수하고 경량, 박형, 저소비전력의 장점으로 인하여 이동형 화상 표시장치의 용도로 CRT(Cathode Ray Tube)를 대체하는 액정표시장치가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송신호를 수신하여 디스플레이하는 텔레비전 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
이와 같이 액정표시장치가 여러 분야에서 화면 표시장치로서의 역할을 하기 위해 여러가지 기술적인 발전이 이루어졌음에도 불구하고 화면 표시장치로서 화상 의 품질을 높이는 작업은 상기 장점과 배치되는 면이 많이 있다.
따라서, 액정표시장치가 일반적인 화면 표시장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저소비전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고품위 화상을 얼마나 구현할 수 있는가에 발전의 관건이 걸려 있다고 할 수 있다.
이러한 액정표시장치는 영상을 표시하는 액정표시패널과, 상기 액정표시패널을 구동하는 구동부 및 상기 액정표시패널에 광을 조사하는 백라이트 유닛으로 구성된다.
상기 구동부는 상기 액정표시패널을 구동하기 위한 각종 제어신호 및 각종 구동전압을 생성하는데, 상기 각종 구동전압 중 전원전압(Vdd)의 레벨은 14 ~ 16V 정도가 된다. 상기 구동부에서 생성된 전압의 레벨이 클수록 소비전력이 증가하게 된다. 또한, 상기 백라이트 유닛은 지속적으로 상기 액정표시패널로 광을 조사하기 때문에 소비전력이 증가하게 된다.
상기 구동부에서 전원 전압(Vdd)을 생성할 때의 소비 전력은 상기 구동부 전체에서 80% 정도를 차지하고, 상기 광원부에서의 소비 전력은 전체의 60% 정도를 차지한다.
최근 들어, 저소비전력과 Green 상품을 요구하는 고객들의 증가 경향으로 인해 저소비전력의 액정표시장치가 요구되고 있다.
본 발명은 액정표시패널의 구조를 변경하여 소비 전력을 감소시킬 수 있는 액정표시장치 및 그의 제조방법을 제공함에 그 목적이 있다.
본 발명의 실시예에 따른 액정표시장치는 다수의 게이트라인과 다수의 데이터라인이 배열되어 다수의 화소영역을 정의하며, 상기 다수의 화소영역 각각에는 상기 데이터라인과 평행하는 제1 및 제2 공통전압 공급라인이 배열된 액정표시패널과, 상기 다수의 게이트라인으로 스캔신호를 제공하는 게이트 드라이버와, 상기 액정표시패널의 인버젼 구동방식에 대응되게 상기 다수의 데이터라인으로 데이터 신호를 제공하는 데이터 드라이버와, 상기 게이트 드라이버 및 데이터 드라이버를 제어하는 타이밍 컨트롤러와, 상이한 레벨의 제1 및 제2 공통전압을 생성하여 상기 제1 및 제2 공통전압 공급라인으로 1 수평구간마다 번갈아가며 상기 제1 및 제2 공통전압을 제공하는 공통전압 생성부를 포함하고, 상기 액정표시패널은 반사형 모드로 구동된다.
본 발명의 실시예에 따른 액정표시장치의 제조방법은 다수의 게이트라인과 다수의 데이터라인이 배열되어 다수의 화소영역을 정의하며, 상기 다수의 화소영역 각각에는 상기 데이터라인과 평행하는 제1 및 제2 공통전압 공급라인이 배열된 액정표시패널을 포함하는 액정표시장치의 제조방법에 있어서, 절연 기판 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극이 형성된 절연 기판 전면에 게이트 절 연층을 형성하고, 상기 게이트 절연층 상에 상기 게이트 전극과 대응되도록 반도체층을 형성하는 단계와, 상기 반도체층 상에 일정간격 이격된 소스 및 드레인 전극과, 상기 드레인 전극과 일정 간격 이격된 제1 및 제2 공통전압 공급라인을 형성하는 단계와, 상기 소스 및 드레인 전극과 상기 제1 및 제2 공통전압 공급라인 상에 버퍼층을 형성하는 단계와, 상기 버퍼층 상에 크기가 서로 상이한 엠보 패턴을 구비한 엠보 층을 형성하는 단계와, 상기 엠보층이 형성된 절연 기판 전면에 보호층을 형성하는 단계와, 상기 드레인 전극의 일부를 노출시키는 제1 컨택홀 및 상기 제1 및 제2 공통전압 공급라인 중 어느 하나의 공통전압 공급라인의 일부를 노출시키는 제2 컨택홀을 포함하도록 상기 보호층 및 엠보 층을 패터닝 하는 단계와, 상기 제1 및 제2 컨택홀을 포함하는 보호층 전면에 반사 전극을 형성하는 단계와, 상기 반사 전극이 형성된 절연 기판 전면에 상기 제1 컨택홀에 의해 상기 노출된 드레인 전극과 전기적으로 접속된 반사 전극이 노출되도록 패터닝된 평탄화 층을 형성하는 단계와, 상기 평탄화층 상에 상기 노출된 어느 하나의 공통전압 공급라인과 전기적으로 접속되는 공통전극을 형성하는 단계와, 상기 공통전극이 형성된 절연 기판 전면에 상기 노출된 드레인 전극과 전기적으로 접속된 반사 전극이 노출되도록 절연층을 형성하는 단계 및 상기 절연층이 형성된 절연 기판 상에 상기 노출된 드레인 전극과 전기적으로 접속된 반사 전극과 전기적으로 접속되는 화소 전극을 형성하는 단계를 포함하고, 상기 제1 및 제2 공통전압 공급라인에는 상이한 레벨의 제1 및 제2 공통전압이 1 수평구간을 번갈아가며 공급된다.
본 발명에 따른 액정표시장치는 백라이트 유닛 없이 구동 가능하도록 액정표시패널의 구조를 변경하고 공통전압(Vcom) 스윙(Swing) 기술을 적용하여 전원 전압(Vdd)을 1/2 레벨로 줄여 소비 전력을 감소시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 설명하기로 한다.
도 1은 본 발명에 따른 액정표시장치를 개략적으로 나타낸 도면이다.
도 1에 도시된 바와 같이, 본 발명에 따른 액정표시장치는 다수의 게이트라인(GL1 ~ GLn)과 다수의 데이터라인(DL1 ~ DLm)이 교차되며 그 교차부에 액정셀(Clc)을 구동하기 위한 박막트랜지스터(TFT)가 형성된 액정표시패널(100)과, 상기 게이트라인(GL1 ~ GLn)에 스캔신호를 공급하기 위한 게이트 드라이버(110)와, 상기 데이터라인(DL1 ~ DLm)에 데이터를 공급하기 위한 데이터 드라이버(120)와, 상기 게이트 드라이버(110) 및 데이터 드라이버(120)를 제어하는 타이밍 컨트롤러(130) 및 상기 액정표시패널(100)로 공통전압(Vcom)을 공급하는 공통전압 생성부(140)를 포함한다.
상기 액정표시패널(100)은 두 장의 유리기판 사이에 액정이 형성되며, 그 하부 유리기판 상에는 다수의 게이트라인(GL1 ~ GLn)과 다수의 데이터라인(DL1 ~ DLm)이 상호 교차하도록 형성된다. 상기 다수의 게이트라인(GL1 ~ GLn)과 다수의 데이터라인(DL1 ~ DLm)의 교차부에 형성된 박막트랜지스터(TFT)는 게이트라인(GL1 ~ GLn)으로부터의 스캔 신호에 응답하여 데이터라인(DL1 ~ DLm)으로부터의 데이터를 액정셀(Clc)에 공급한다.
이를 위하여, 상기 박막트랜지스터(TFT)의 게이트 전극은 게이트라인(GL1 ~ GLn)에 접속되며, 소스 전극은 데이터라인(DL1 ~ DLm)에 접속된다. 상기 박막트랜지스터(TFT)의 드레인 전극은 액정셀(Clc)의 화소전극에 접속된다.
또한, 상기 액정표시패널(100)의 하부 유리기판 상에는 액정셀(Clc)의 전압을 유지시키기 위한 스토리지 캐패시터(Cst)가 형성된다. 상기 스토리지 캐패시터(Cst)는 액정셀(Clc)과 전단 게이트라인 사이에 형성될 수도 있으며, 상기 액정셀(Clc)과 별도의 공통라인 사이에 형성될 수도 있다.
상기 액정표시패널(100)의 상부 유리기판 상에는 상기 박막트랜지스터(TFT)가 형성된 각 화소 영역에 대응되는 R, G, B 컬러의 컬러필터와, 이들 각각을 테두리하여 상기 게이트라인(GL1 ~ GLn)과, 데이터라인(DL1 ~ DLm) 및 박막트랜지스터(TFT) 등을 가리는 블랙 매트릭스와, 이들 모두를 덮는 공통전극을 포함한다.
상기 게이트 드라이버(110)는 상기 타이밍 컨트롤러(130)로부터의 게이트 제어신호(GCS)에 응답하여, 다수의 게이트라인(GL1 ~ GLn)에 다수의 스캔 신호들을 대응되게 공급한다. 이들 다수의 스캔 신호들은 다수의 게이트라인(GL1 ~ GLn)이 순차적으로 1 수평동기신호의 기간씩 인에이블 되게 한다. 상기 게이트 드라이버(110)는 다수의 게이트 드라이버 집적회로를 포함할 수 있다.
상기 데이터 드라이버(120)는 상기 타이밍 컨트롤러(130)로부터의 데이터 제어신호(DCS)들에 응답하여, 다수의 게이트라인(GL1 ~ GLn) 중 어느 하나가 인에이블 될 때마다 다수의 화소 데이터 전압을 발생하여 상기 액정표시패널(100) 상의 다수의 데이터라인(DL1 ~ DLm)에 각각 공급한다. 상기 데이터 드라이버(120)는 다 수의 데이터 드라이버 집적회로를 포함할 수 있다.
상기 타이밍 컨트롤러(130)는 외부의 시스템(예를 들면, 컴퓨터의 시스템의 그래픽 모듈 또는 텔레비전 수신 시스템의 영상 복조 모듈, 도시하지 않음)으로부터 공급된 동기신호들(Vsync, Hsync)과, 데이터 인에이블(DE) 신호 및 클럭신호(CLK)를 이용하여 상기 게이트 드라이버(110)를 제어하는 게이트 제어신호(GCS)와 상기 데이터 드라이버(120)를 제어하는 데이터 제어신호(DCS)를 생성한다.
또한, 상기 타이밍 컨트롤러(130)는 외부의 시스템으로부터 입력된 영상 데이터(Data)를 정렬하여 정렬된 데이터를 상기 데이터 드라이버(120)로 공급한다.
상기 공통전압 생성부(140)는 도시하지 않은 전원 공급부로부터 인가된 전원 전압(Vdd)을 이용하여 서로 상이한 레벨을 갖는 제1 및 제2 공통전압(Vcom-1, Vcom-2)을 생성하여 상기 액정표시패널(100)의 공통전극으로 상기 제1 및 제2 공통전압(Vcom-1, Vcom-2)을 공급한다.
이때, 상기 제1 및 제2 공통전압(Vcom-1, Vcom-2)은 1 수평구간(H1) 동안 상기 액정표시패널(100)의 공통전압 공급라인(도시하지 않음)으로 번갈아가며 공급된다.
상기 액정표시패널(100)은 도 2에 도시된 바와 같이, 다수의 게이트라인(GL)과 다수의 데이터라인(DL)으로 정의된 다수의 화소영역(P)을 포함한다. 또한, 상기 액정표시패널(100)은 상기 다수의 데이터라인(DL)과 평행하게 형성된 제1 및 제2 공통전압 공급라인(VL-1, VL-2)을 포함한다.
상기 화소영역(P) 각각은 제1 및 제2 박막트랜지스터(TFT-1, TFT-2)를 포함 한다.
상기 제1 박막트랜지스터(TFT-1)는 상기 화소영역(P) 내에서 게이트라인(GL)과 데이터라인(DL)에 전기적으로 연결되며, 상기 제2 박막트랜지스터(TFT-2)는 상기 화소영역(P) 내에서 게이트라인(GL)과 제1 및 제2 공통전압 공급라인(VL-1, VL-2) 중 어느 하나의 공통전압 공급라인과 전기적으로 연결된다.
상기 제1 및 제2 박막트랜지스터(TFT-1, TFT-2)는 상기 게이트라인(GL)에 접속되어 상기 게이트라인(GL)으로 공급된 스캔신호에 의해 턴-온(turn-on) 된다.
편의를 위해 액정표시패널(100)에는 4개의 게이트라인(GL1 ~ GL4)과 상기 4개의 게이트라인(GL1 ~ GL4)에 교차된 3개의 데이터라인(DL1 ~ DL3)을 도시하여 설명하기로 한다.
제1 게이트라인(GL1)과 제1 내지 제3 데이터라인(DL1 ~ DL3)에 의해 형성된 화소영역(P)에는 각각 제1 및 제2 박막트랜지스터(TFT-1, TFT-2)가 형성된다. 상기 제1 박막트랜지스터(TFT-1)는 인접하는 데이터라인(DL1 ~ DL3)과 전기적으로 접속되어 있으며 제2 박막트랜지스터(TFT-2)는 각각 제1 공통전압 공급라인(VL-1)과 전기적으로 연결되어 있다.
제2 게이트라인(GL2)과 제1 내지 제3 데이터라인(DL1 ~ DL3)에 의해 형성된 화소영역(P)에도 제1 및 제2 박막트랜지스터(TFT-1, TFT-2)가 형성된다. 상기 제1 박막트랜지스터(TFT-1)는 인접하는 데이터라인(DL1 ~ DL3)과 전기적으로 접속되어 있으며 제2 박막트랜지스터(TFT-2)는 각각 제1 공통전압 공급라인(VL-1)과 전기적으로 연결되어 있다.
제3 게이트라인(GL3)과 제1 내지 제3 데이터라인(DL1 ~ DL3)에 의해 형성된 화소영역(P)에도 제1 및 제2 박막트랜지스터(TFT-1, TFT-2)가 형성되는데, 상기 제1 박막트랜지스터(TFT-1)는 인접하는 데이터라인(DL1 ~ DL3)과 전기적으로 접속되어 있으며 제2 박막트랜지스터(TFT-2)는 각각 제2 공통전압 공급라인(VL-2)과 전기적으로 연결되어 있다.
제4 게이트라인(GL4)과 제1 내지 제3 데이터라인(DL1 ~ DL3)에 의해 형성된 화소영역(P)에도 제1 및 제2 박막트랜지스터(TFT-1, TFT-2)가 형성되는데, 상기 제1 박막트랜지스터(TFT-1)는 인접하는 데이터라인(DL1 ~ DL3)과 전기적으로 접속되어 있으며 제2 박막트랜지스터(TFT-2)는 각각 제2 공통전압 공급라인(VL-2)과 전기적으로 연결되어 있다.
설명의 편의를 위해, 상기 제1 내지 제4 게이트라인(GL1 ~ GL4) 및 제1 데이터라인(DL1)에 의해 정의되는 화소영역들(P)을 제1 화소영역(P1)이라고 하고, 상기 제1 내지 제4 게이트라인(GL1 ~ GL4) 및 제2 데이터라인(DL2)에 의해 정의되는 화소영역들(P)을 제2 화소영역(P2)이라 하며, 상기 제1 내지 제4 게이트라인(GL1 ~ GL4) 및 제3 데이터라인(DL3)에 의해 정의되는 화소영역들(P)을 제3 화소영역(P3)이라 하자.
상기 제1 화소영역(P1)과 상기 제3 화소영역(P3)에 형성된 제1 공통전압 공급라인(VL-1) 및 상기 제2 화소영역(P2)에 형성된 제2 공통전압 공급라인(VL-2)은 제1 공통전압 연결라인(Vcom-1)을 통해 전기적으로 연결된다.
상기 제1 화소영역(P1)과 상기 제3 화소영역(P3)에 형성된 제2 공통전압 공 급라인(VL-2) 및 상기 제2 화소영역(P2)에 형성된 제1 공통전압 공급라인(VL-1)은 제2 공통전압 연결라인(Vcom-2)을 통해 전기적으로 접속된다.
상기 제1 공통전압 연결라인(Vcom-1) 및 제2 공통전압 연결라인(Vcom-2)에 상기 공통전압 생성부(도 1의 140)에서 생성된 제1 및 제2 공통전압(Vcom-1, Vcom-2)이 공급된다.
구체적으로, 1 수평 구간(H1)에 상기 제1 공통전압 연결라인(Vcom-1)으로 하이(High) 레벨의 제1 공통전압(Vcom-1)이 공급되면, 상기 제2 공통전압 연결라인(Vcom-2)으로는 로우(Low) 레벨의 제2 공통전압(Vcom-2)이 공급된다. 다음 1 수평구간(H2)에 상기 제1 공통전압 연결라인(Vcom-1)으로 로우(Low) 레벨의 제2 공통전압(Vcom-2)이 공급되고, 상기 제2 공통전압 연결라인(Vcom-2)으로 하이(High) 레벨의 제1 공통전압(Vcom-1)이 공급된다.
이로 인해, 상기 제1 및 제2 공통전압 연결라인(Vcom-1, Vcom-2)으로 제공된 제1 및 제2 공통전압(Vcom-1, Vcom-2)은 스윙(Swing)을 하게 된다.
상기 액정표시패널(100)은 수직 2 도트 인버젼 방식으로 구동되기 때문에 수직 방향으로 2 라인을 기준으로 화소영역(P)에 포함된 제1 및 제2 박막트랜지스터(TFT-1, TFT-2)의 위치가 서로 상이하다.
예를 들어, 상기 제1 화소영역(P) 중에서 제1 및 제2 게이트라인(GL1, GL2)과 전기적으로 접속된 제1 및 제2 박막트랜지스터(TFT-1, TFT-2)의 위치는 상기 제1 화소영역(P) 중에서 제3 및 제4 게이트라인(GL3, GL4)과 전기적으로 접속된 제1 및 제2 박막트랜지스터(TFT-1, TFT-2)의 위치와 서로 상이하다.
이러한 액정표시패널(100)의 구조로 인해, 데이터 드라이버(도 1의 120)에서 컬럼 인버젼 방식으로 데이터 신호를 상기 액정표시패널(100)의 데이터라인(DL1 ~ DLm)으로 공급하게 되면, 상기 데이터라인(DL1 ~ DLm)에는 인접한 화소영역마다 서로 상이한 극성을 갖는 데이터 신호가 제공된다.
도 3은 도 2의 화소영역의 일부분을 개략적으로 나타낸 평면도이다.
도 2 및 도 3에 도시된 바와 같이, 화소영역(P)에는 게이트라인(GL)과, 상기 게이트라인(GL)에 수직방향으로 교차하는 데이터라인(DL)과, 상기 데이터라인(DL)과 평행하는 제1 및 제2 공통전압 공급라인(VL-1, VL-2)이 형성된다.
상기 게이트라인(GL)과 데이터라인(DL)의 교차부에는 제1 박막트랜지스터(도 2의 TFT-1)가 형성되고, 상기 게이트라인(GL)과 상기 제 공통전압 공급라인(VL-1)의 교차부에는 제2 박막트랜지스터(도 2의 TFT-2)가 형성된다.
상기 제1 및 제2 박막트랜지스터(TFT-1, TFT-2)는 게이트라인(GL)으로부터 연장된 게이트 전극(151)과, 상기 게이트 전극(151) 상에 형성된 반도체층(154)과, 상기 반도체층(154) 상에 형성되어 서로 일정 간격 이격된 소스 및 드레인 전극(155, 156)으로 이루어진다.
상기 화소영역에는 상기 제1 공통전압 공급라인(VL-1)과 전기적으로 연결된 공통전극(도시하지 않음)과, 상기 공통전극 상에 형성된 화소전극(163)이 형성된다.
도 4는 도 3의 액정표시패널의 화소영역의 단면을 나타낸 도면이다.
도 3 및 도 4에 도시된 바와 같이, 액정표시패널(도 1의 100)의 기판(150) 상에는 게이트 전극(151)이 형성되고, 상기 게이트 전극(151) 상에는 게이트 절연층(152)이 형성되고, 상기 게이트 절연층(152) 상에 상기 게이트 전극(151)과 대응되도록 형성된 반도체층(154)이 형성되며, 상기 반도체층(154) 상에 상기 일정간격 이격된 소스 및 드레인 전극(155, 156)이 형성된다. 상기 소스 및 드레인 전극(155, 156)이 형성되는 것과 동시에, 상기 기판(150) 상에는 제1 및 제2 공통전압 공급라인(VL-1, VL-2)이 형성된다.
상기 소스 및 드레인 전극(155, 156)과 상기 제1 및 제2 공통전압 공급라인(VL-1, VL-2)이 형성된 기판(150) 상에는 버퍼층(153)이 형성되고, 상기 버퍼층(153) 상에는 엠보 패턴(164)을 구비한 엠보 층(157)이 형성되고, 상기 엠보 층(157) 상에는 보호층(158)이 형성된다.
상기 보호층(158)이 형성된 기판(150) 상에는 반사 전극(159)이 형성되고, 상기 반사 전극(159)이 형성된 기판(150) 전면에는 평탄화층(160)이 형성되고, 상기 평탄화층(160) 상에는 공통전극(161)이 형성된다. 상기 공통전극(161)이 형성된 기판(150) 전면에는 절연막(162)이 형성되고, 상기 절연막(162) 상에는 제1 컨택홀(H1)을 통해 상기 드레인 전극(156)과 접속되며 제2 컨택홀(H2)을 통해 상기 제1 공통전압 공급라인(VL-1)과 전기적으로 접속된 화소전극(163)이 형성된다.
상기 게이트 전극(151)과 반도체층(154)과 소스 및 드레인 전극(155, 156)은 채널부(A)에서 제1 박막트랜지스터(TFT-1)를 구성한다. 이때, 상기 채널부(A)를 제외한 영역은 어레이 영역(B)이 된다.
도 5a 내지 도 5h는 본 발명에 따른 액정표시장치의 제조방법을 나타낸 공정 단면도이다.
도 5a에 도시된 바와 같이, 절연 기판(150)의 채널부(A) 상에 게이트라인(도 1의 GL)으로부터 연장된 게이트 전극(151)이 형성된다. 이어, 도 5b에 도시된 바와 같이, 절연 기판(150) 전면에 게이트 절연층(152)이 형성된다. 상기 게이트 절연층(152)은 질화 실리콘 또는 산화 실리콘 등의 무기 절연물질 또는 아크릴계의 유기화합물, 테프론(Teflon), BCB(Benzocyclobutene) 등의 유전상수가 작은 유기절연물로 형성할 수 있다. 상기 게이트 절연층(152)이 형성된 절연 기판(150)의 채널부(A)에는 상기 게이트 전극(151)과 대응되는 반도체층(154)이 형성된다.
이어, 도 5c에 도시된 바와 같이, 상기 절연 기판(150)의 채널부(A)에는 상기 반도체층(154) 상에서 일정 간격 이격된 소스 및 드레인 전극(155, 156)이 형성되고, 상기 절연 기판(150)의 어레이 영역(B)에는 상기 소스 및 드레인 전극(155, 156)과 동일한 재질의 제1 및 제2 공통전압 공급라인(VL-1, VL-2)이 형성된다.
상기 소스 및 드레인 전극(155, 156)과 상기 제1 및 제2 공통전압 공급라인(VL-1, VL-2)이 형성된 절연 기판(150) 전면에는 도 5d에 도시된 바와 같이, 버퍼층(153)이 형성된다. 상기 버퍼층(153)은 질화 실리콘 또는 산화 실리콘 등의 무기 절연물질로 형성될 수 있다.
상기 버퍼층(153)이 형성된 절연 기판(150) 전면에 도 5e에 도시된 바와 같이, 엠보 패턴(164)을 구비한 엠보 층(157)이 형성되며, 상기 엠보층(157)이 형성된 절연 기판(150) 전면에는 보호층(158)이 형성된다. 상기 보호층은 질화 실리콘 또는 산화 실리콘 등의 무기 절연물질로 형성될 수 있다. 상기 엠보 층(157)은 포 토 아크릴계열 재질로 이루어질 수 있으며, 추후에 형성될 반사전극(도시하지 않음)의 난반사 및 시야각 확보를 위해 다양한 크기의 엠보 패턴(164)을 구비한다.
이어, 상기 보호층(158) 및 상기 엠보 층(157)에는 상기 채널부(A)의 드레인 전극(156)의 일부를 노출시키는 제1 컨택홀(H1)이 형성된다. 마찬가지로, 상기 보호층(158) 및 상기 엠보 층(157)에는 상기 어레이 영역(B)의 제1 공통전압 공급라인(VL-1)의 일부를 노출시키는 제2 컨택홀(H2)이 형성된다.
연속하여, 도 5f에 도시된 바와 같이, 상기 제1 및 제2 컨택홀(H1, H2)을 포함하는 보호층(158) 전면에 알루미늄(Al) 또는 알루미늄 합금(AlNd)으로 이루어진 반사 전극(159)을 형성한다. 이때, 상기 반사 전극(159)은 상기 제1 및 제2 컨택홀(H1, H2)에 의해 노출되어 있는 드레인 전극(156)과 제1 공통전압 공급라인(VL-1) 상에도 형성된다. 상기 반사 전극(159)이 형성된 절연 기판(150) 전면에 평탄화층(160)을 형성한다.
상기 평탄화층(160)은 아크릴계열의 재질, 질화 실리콘 또는 산화 실리콘 등의 무기 절연물질로 형성될 수 있다. 상기 평탄화층(160) 상에 투명한 금속 재질인 ITO, IZO로 구성된 공통전극(161)이 형성된다.
이때, 상기 공통전극(161)은 상기 제1 컨택홀(H1)에는 형성되지 않고 상기 제2 컨택홀(H2)을 통해 상기 제1 공통전압 공급라인(VL-1)과 전기적으로 접속되도록 패터닝된다.
상기 공통전극(161)이 형성된 절연 기판(150) 전면에는 도 5g에 도시된 바와 같이, 절연층(162)이 형성된다. 상기 절연층(162)은 질화 실리콘 또는 산화 실리콘 등의 무기 절연물질로 형성될 수 있다. 이때, 상기 절연층(162)은 상기 드레인 전극(156)과 전기적으로 접속된 반사 전극(159)이 노출되도록 상기 제1 컨택홀(H1) 상에 형성되지 않도록 패터닝된다.
이어, 상기 절연층(162)이 형성된 절연 기판(150) 상에는 도 5h에 도시된 바와 같이, 화소 전극(163)이 형성된다. 상기 화소 전극(163)은 ITO, IZO와 같은 투명한 재질의 도전성 금속으로 이루어지며 상기 제1 컨택홀(H1)을 통해 상기 드레인 전극(156) 상에 형성된 반사 전극(159)과 전기적으로 접속된다.
상기 화소 전극(163)은 상기 절연층(162) 상에서 일정간격 이격되도록 형성되며 상기 평탄화층(160) 상에 형성된 공통전극(161)과 전계를 형성한다.
상기 공통전극(161)은 상기 제1 공통전압 공급라인(VL-1)과 전기적으로 접속되어 상기 제1 공통전압 공급라인(VL-1)으로 제공된 제1 및 제2 공통전압(Vcom-1, Vcom-2) 중 어느 하나의 공통전압이 제공된다.
본 발명에 따른 액정표시장치는 상기 엠보 층(157) 상에 형성된 반사 전극(159)을 이용하여 반사형 모드로 액정표시장치를 구동함에 따라 백라이트 유닛이 불필요해진다. 이로 인해, 본 발명에 따른 액정표시장치는 소비 전력을 감소시킬 수 있다.
또한, 본 발명에 따른 액정표시장치는 화소영역(P)에 제1 및 제2 공통전압 공급라인(VL-1, VL-2)을 형성하여 상기 제1 및 제2 공통전압 공급라인(VL-1, VL-2)으로 1 수평구간(1H) 동안 번갈아가며 레벨이 상이한 제1 및 제2 공통전압(Vcom-1, Vcom-2)을 공급하는 스윙(Swing)을 통해 데이터 전압의 천이(Transition) 폭을 감 소시킬 수 있다. 이로 인해, 본 발명에 따른 액정표시장치는 소비 전력을 감소시킬 수 있다.
또한, 본 발명에 따른 액정표시장치는 데이터 드라이버(120)를 컬럼 인버젼 방식으로 구동함에 따라 소비 전력을 감소시킬 수 있다.
이상에서 살펴본 바와 같이, 본 발명에 따른 액정표시장치는 백라이트 유닛 없이 구동 가능하도록 액정표시패널의 구조를 변경하고 공통전압(Vcom) 스윙(Swing) 기술을 적용하여 전원 전압(Vdd)을 줄여 소비 전력을 감소시킬 수 있다.
본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
도 1은 본 발명에 따른 액정표시장치를 개략적으로 나타낸 도면.
도 2는 도 1의 액정표시패널을 상세히 나타낸 도면.
도 3은 도 2의 화소영역의 일부분을 개략적으로 나타낸 평면도.
도 4는 도 3의 액정표시패널의 화소영역의 단면을 나타낸 도면.
도 5a 내지 도 5h는 본 발명에 따른 액정표시장치의 제조방법을 나타낸 공정 단면도.
<도면의 주요부분에 대한 간단한 설명>
100:액정표시패널 110:게이트 드라이버
120:데이터 드라이버 130:타이밍 컨트롤러
140:공통전압 생성부 150:절연 기판
151:게이트 전극 152:게이트 절연층
153:버퍼층 154:반도체층
155:소스 전극 156:드레인 전극
157:엠보 층 158:보호층
159:반사 전극 160:평탄화층
161:공통전극 162:절연층
163:화소전극 164:엠보 패턴

Claims (9)

  1. 다수의 게이트라인과 다수의 데이터라인이 배열되어 다수의 화소영역을 정의하며, 상기 다수의 화소영역 각각에는 상기 데이터라인과 평행하는 제1 및 제2 공통전압 공급라인이 배열된 액정표시패널;
    상기 다수의 게이트라인으로 스캔신호를 제공하는 게이트 드라이버;
    상기 액정표시패널의 인버젼 구동방식에 대응되게 상기 다수의 데이터라인으로 데이터 신호를 제공하는 데이터 드라이버;
    상기 게이트 드라이버 및 데이터 드라이버를 제어하는 타이밍 컨트롤러;
    상이한 레벨의 제1 및 제2 공통전압을 생성하여 상기 제1 및 제2 공통전압 공급라인으로 1 수평구간마다 번갈아가며 상기 제1 및 제2 공통전압을 제공하는 공통전압 생성부;를 포함하고,
    상기 액정표시패널은 반사형 모드로 구동되는 것을 특징으로 하는 액정표시장치.
  2. 제1 항에 있어서,
    상기 액정표시패널은 상기 화소 영역내에서 상기 게이트라인과 데이터라인에 전기적으로 접속된 제1 박막트랜지스터와 상기 게이트라인과 상기 제1 및 제2 공통전압 공급라인 중 어느 하나의 공통전압 공급라인과 전기적으로 접속된 제2 박막트랜지스터를 더 포함하는 것을 특징으로 하는 액정표시장치.
  3. 제1 항에 있어서,
    상기 액정표시패널은,
    절연 기판 상에 형성된 게이트 전극과, 상기 게이트 전극 상에 형성된 게이트 절연층;
    상기 게이트 절연층 상에 상기 게이트 전극과 대응된 반도체층;
    상기 반도체층 상에 일정간격 이격된 소스 및 드레인 전극과, 상기 드레인 전극과 일정간격 이격된 제1 및 제2 공통전압 공급라인;
    상기 소스 및 드레인 전극과 상기 제1 및 제2 공통전압 공급라인이 형성된 절연 기판 상에 형성된 버퍼층;
    상기 버퍼층 상에 형성된 엠보 층;
    상기 엠보 층 상에 보호층을 사이에 두고 형성된 반사 전극;
    상기 반사 전극 상에 형성되어 상기 제1 및 제2 공통전압 공급라인 중 어느 하나의 공통전압 공통라인의 일부가 노출되게 패터닝된 평탄화층;
    상기 평탄화층 상에 형성되어 상기 노출된 어느 하나의 공통전압 공급라인과 전기적을 접속된 공통전극;
    상기 공통전극 상에 형성되어 상기 드레인 전극의 일부분을 노출되게 패터닝된 절연층; 및
    상기 절연층 상에 형성되어 상기 노출된 드레인 전극과 전기적으로 접속된 화소전극;을 포함하는 것을 특징으로 하는 액정표시장치.
  4. 제3 항에 있어서,
    상기 엠보 층은 상기 반사 전극이 난반사가 되도록 하기 위해 서로 상이한 크기를 갖는 엠보 패턴을 포함하는 것을 특징으로 하는 액정표시장치.
  5. 제3 항에 있어서,
    상기 엠보 층은 포토 아크릴계열의 재질로 형성되고, 상기 반사 전극은 알루미늄계열, Ag, TiO2 및 Mg0 계열의 금속으로 형성되는 것을 특징으로 하는 액정표시장치.
  6. 다수의 게이트라인과 다수의 데이터라인이 배열되어 다수의 화소영역을 정의하며, 상기 다수의 화소영역 각각에는 상기 데이터라인과 평행하는 제1 및 제2 공통전압 공급라인이 배열된 액정표시패널을 포함하는 액정표시장치의 제조방법에 있어서,
    절연 기판 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극이 형성된 절연 기판 전면에 게이트 절연층을 형성하고, 상기 게이트 절연층 상에 상기 게이트 전극과 대응되도록 반도체층을 형성하는 단계;
    상기 반도체층 상에 일정간격 이격된 소스 및 드레인 전극과, 상기 드레인 전극과 일정 간격 이격된 제1 및 제2 공통전압 공급라인을 형성하는 단계;
    상기 소스 및 드레인 전극과 상기 제1 및 제2 공통전압 공급라인 상에 버퍼 층을 형성하는 단계;
    상기 버퍼층 상에 크기가 서로 상이한 엠보 패턴을 구비한 엠보 층을 형성하는 단계;
    상기 엠보층이 형성된 절연 기판 전면에 보호층을 형성하는 단계;
    상기 드레인 전극의 일부를 노출시키는 제1 컨택홀 및 상기 제1 및 제2 공통전압 공급라인 중 어느 하나의 공통전압 공급라인의 일부를 노출시키는 제2 컨택홀을 포함하도록 상기 보호층 및 엠보 층을 패터닝 하는 단계;
    상기 제1 및 제2 컨택홀을 포함하는 보호층 전면에 반사 전극을 형성하는 단계;
    상기 반사 전극이 형성된 절연 기판 전면에 상기 제1 컨택홀에 의해 상기 노출된 드레인 전극과 전기적으로 접속된 반사 전극이 노출되도록 패터닝된 평탄화 층을 형성하는 단계;
    상기 평탄화층 상에 상기 노출된 어느 하나의 공통전압 공급라인과 전기적으로 접속되는 공통전극을 형성하는 단계;
    상기 공통전극이 형성된 절연 기판 전면에 상기 노출된 드레인 전극과 전기적으로 접속된 반사 전극이 노출되도록 절연층을 형성하는 단계; 및
    상기 절연층이 형성된 절연 기판 상에 상기 노출된 드레인 전극과 전기적으로 접속된 반사 전극과 전기적으로 접속되는 화소 전극을 형성하는 단계를 포함하고,
    상기 제1 및 제2 공통전압 공급라인에는 상이한 레벨의 제1 및 제2 공통전압 이 1 수평구간을 번갈아가며 공급되는 것을 특징으로 하는 액정표시장치의 제조방법.
  7. 제6 항에 있어서,
    상기 액정표시패널은 상기 화소 영역내에서 상기 게이트라인과 데이터라인에 전기적으로 접속된 제1 박막트랜지스터와 상기 게이트라인과 상기 제1 및 제2 공통전압 공급라인 중 어느 하나의 공통전압 공급라인과 전기적으로 접속된 제2 박막트랜지스터를 더 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  8. 제6 항에 있어서,
    상기 엠보 층은 상기 반사 전극이 난반사가 되도록 하기 위해 서로 상이한 크기를 갖는 엠보 패턴을 포함하도록 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
  9. 제6 항에 있어서,
    상기 엠보 층은 포토 아크릴계열의 재질로 형성되고, 상기 반사 전극은 알루미늄계열의 재질의 금속으로 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
KR1020090131923A 2009-12-28 2009-12-28 액정표시장치 및 그의 제조방법 KR101654324B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090131923A KR101654324B1 (ko) 2009-12-28 2009-12-28 액정표시장치 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090131923A KR101654324B1 (ko) 2009-12-28 2009-12-28 액정표시장치 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20110075468A true KR20110075468A (ko) 2011-07-06
KR101654324B1 KR101654324B1 (ko) 2016-09-09

Family

ID=44915460

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090131923A KR101654324B1 (ko) 2009-12-28 2009-12-28 액정표시장치 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR101654324B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140006588A (ko) * 2012-07-06 2014-01-16 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR20140079089A (ko) * 2012-12-18 2014-06-26 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR20140104752A (ko) * 2013-02-21 2014-08-29 엘지디스플레이 주식회사 평판 표시 장치 및 이의 제조 방법
US9477125B2 (en) 2014-02-21 2016-10-25 Samsung Display Co., Ltd. Liquid crystal display device
US9704888B2 (en) 2014-01-08 2017-07-11 Apple Inc. Display circuitry with reduced metal routing resistance

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030039886A (ko) * 2001-11-16 2003-05-22 삼성전자주식회사 반사-투과형 액정표시장치 및 그 제조방법
KR20070024187A (ko) * 2005-08-26 2007-03-02 엘지.필립스 엘시디 주식회사 브이에이 모드 액정표시장치 및 그 구동방법
KR20080054658A (ko) * 2006-12-13 2008-06-19 엘지디스플레이 주식회사 액정 표시장치의 구동장치와 그 구동방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030039886A (ko) * 2001-11-16 2003-05-22 삼성전자주식회사 반사-투과형 액정표시장치 및 그 제조방법
KR20070024187A (ko) * 2005-08-26 2007-03-02 엘지.필립스 엘시디 주식회사 브이에이 모드 액정표시장치 및 그 구동방법
KR20080054658A (ko) * 2006-12-13 2008-06-19 엘지디스플레이 주식회사 액정 표시장치의 구동장치와 그 구동방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140006588A (ko) * 2012-07-06 2014-01-16 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
US8896801B2 (en) 2012-07-06 2014-11-25 Samsung Display Co., Ltd. Liquid crystal display and manufacturing method thereof
KR20140079089A (ko) * 2012-12-18 2014-06-26 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR20140104752A (ko) * 2013-02-21 2014-08-29 엘지디스플레이 주식회사 평판 표시 장치 및 이의 제조 방법
US9704888B2 (en) 2014-01-08 2017-07-11 Apple Inc. Display circuitry with reduced metal routing resistance
US9477125B2 (en) 2014-02-21 2016-10-25 Samsung Display Co., Ltd. Liquid crystal display device

Also Published As

Publication number Publication date
KR101654324B1 (ko) 2016-09-09

Similar Documents

Publication Publication Date Title
US10670930B2 (en) Liquid crystal display capable of preventing display defect and rubbing failure
JP5414974B2 (ja) 液晶表示装置
US7907106B2 (en) Liquid crystal display and driving method thereof
KR100704817B1 (ko) 액정 패널 및 액정 표시 장치
US20040085503A1 (en) In-plane switching mode liquid crystal display device
US10008163B1 (en) Driver structure for RGBW four-color panel
KR20110077899A (ko) 표시 장치
KR102020938B1 (ko) 액정표시장치
TWI420213B (zh) 液晶顯示面板
CN107966835B (zh) 阵列基板和液晶显示装置及驱动方法
US10901273B2 (en) Display apparatus
KR102577246B1 (ko) 표시 장치
JP5484575B2 (ja) 表示装置
US20100001988A1 (en) Liquid crystal display with improved aperture ratio and resolution
KR101654324B1 (ko) 액정표시장치 및 그의 제조방법
US9001101B2 (en) Liquid crystal display device and method of driving the same
US8319930B2 (en) Liquid-crystal display apparatus comprising display pixels and vision-angle control pixels having a vision-angle control circuit
CN105372884A (zh) 液晶显示面板及应用该液晶显示面板的电子装置
WO2011104947A1 (ja) 液晶表示装置、テレビジョン受像機、液晶表示装置の表示方法
KR20060077870A (ko) 횡전계방식 액정표시소자
JP2006011399A (ja) 液晶表示装置
US20180143472A1 (en) Array substrate and display panel
KR101221295B1 (ko) 액정 표시 장치용 어레이 기판 및 그 구동 방법
KR100430086B1 (ko) 액정패널 및 그 제조방법
KR20120130475A (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190723

Year of fee payment: 4