JP2018205439A - 表示装置 - Google Patents

Abstract

【課題】 基板の額縁部の幅をできるだけ小さくするとともに切断線の影響がない大きさの幅とし、さらに基板の辺部によっては側面導体、貫通導体、周辺回路等を配置するためのスペースを確保できる幅とすること。【解決手段】 第１の基準辺Ｈａとそれに最も近い第１の画素部１５１（Ｐ５１）との離隔幅Ｌ１が、第１の基準辺Ｈａと対向する基板１の第１の対向辺Ｈｃとそれに最も近い第２の画素部１５２（Ｐ５ｎ）との離隔幅Ｌ２よりも大きく、第１の画素部１５１および第２の画素部１５２は、発光制御部２２が平面視で発光素子１４よりも基板１の内側の部位に配置されることによって、基板１の外側の部位にスペースを有しており、第１の画素部１５１と第２の画素部１５２の間にある中間の画素部１５（Ｐ５２，Ｐ５３〜）は、発光制御部２２と発光素子１４の配置構成が、第１の画素部１５１および第２の画素部１５２のいずれか一方の配置構成と異なっている。【選択図】 図１

Description

本発明は、発光ダイオード（Light Emitting Diode：ＬＥＤ）等の発光素子を有する表示装置に関するものである。

従来、ＬＥＤ等の発光素子を複数有する、バックライト装置が不要な自発光型の表示装置が知られている。そのような表示装置の基本構成のブロック回路図を図８に示す。また、図８の構成の表示装置の下面図を図９に示し、図８のＡ１−Ａ２線における断面図を図１０に示す。表示装置は、ガラス基板等から成る基板１と、基板１上の所定の方向（例えば、行方向）に配置された走査信号線２と、走査信号線２と交差させて配置された発光制御信号線３と、走査信号線２と発光制御信号線３によって区分けされた画素部（Ｐｍｎ）の複数から構成された表示部１１と、表示部１１を覆う絶縁層上に配置された複数の発光領域（Ｌｍｎ）と、を有する構成である。走査信号線２および発光制御信号線３は、基板１の側面に配置された側面導体１ｓを介して基板１の裏面にある裏面配線９に接続される。裏面配線９は、基板１の裏面に設置されたＩＣ，ＬＳＩ等の駆動素子６に接続される。すなわち、表示装置は基板１の裏面にある駆動素子６によって表示が駆動制御される。駆動素子６は、例えば、基板１の裏面側にＣＯＧ（Chip On Glass）方式等の手段によって搭載される。また、基板１の裏面側には、駆動素子６との間で引き出し線を介して駆動信号、制御信号等を入出力するためのＦＰＣが設置される場合がある。また側面導体１ｓに替えてスルーホール等の貫通導体を用いる場合がある。

それぞれの画素部（Ｐｍｎ）には、発光領域（Ｌｍｎ）にある発光素子１４（ＬＤｍｎ）の発光、非発光、発光強度等を制御するための発光制御部２２が配置されている。この発光制御部２２は、発光素子１４のそれぞれに発光信号を入力するためのスイッチ素子としての薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）１２（図１２に示す）と、発光制御信号（発光制御信号線３を伝達する信号）のレベル（電圧）に応じた、正電圧（アノード電圧：３〜５Ｖ程度）と負電圧（カソード電圧：−３Ｖ〜０Ｖ程度）の電位差（発光信号）から発光素子１４を電流駆動するための駆動素子としてのＴＦＴ１３（図１２に示す）と、を含む。

発光素子１４は、表示部１１を覆う絶縁層４１（図１０に示す）を貫通するスルーホール等の貫通導体２３ａ，２３ｂを介して、発光制御部２２、正電圧入力線１６、負電圧入力線１７に電気的に接続されている。すなわち、発光素子１４の正電極は、貫通導体２３ａおよび発光制御部２２を介して正電圧入力線１６に接続されており、発光素子１４の負電極は、貫通導体２３ｂを介して負電圧入力線１７に接続されている。

また図１１のブロック回路図に示すように、場合によっては、基板１上の発光制御信号線３の入力端部には発光制御信号線駆動回路５が配置され、基板１上の走査信号線２の入力端部には走査信号線駆動回路７が配置される。そして表示装置は、平面視において、表示部１１と基板１の端１ｔとの間に額縁部１ｇがあり、この額縁部１ｇに発光制御信号線駆動回路５、走査信号線駆動回路７が配置される。

図１２の詳細なブロック回路図に示すように、表示装置は、基板１上に、第１の方向（例えば、行方向）に形成された複数本の走査信号線２（ＧＬ１，ＧＬ２，ＧＬ３）と、第１の方向と交差する第２の方向（例えば、列方向）に走査信号線２と交差させて形成された複数本の発光制御信号線３（ＳＬ１，ＳＬ２，ＳＬ３）と、走査信号線２と発光制御信号線３の各交差部に対応して形成された画素部１５と、を有している。なお、基板１上の第１の方向（行方向）に３個、第２の方向（列方向）に３個の計９個の画素部１５（Ｐ１１，Ｐ１２，Ｐ１３〜Ｐ３３）および発光素子１４が配置されているが、これらの画素部１５は全体の一部であり、他の画素部１５は省略している。それぞれの画素部１５には発光制御部２２が配置されており、発光制御部２２を構成するＴＦＴ１２，１３はｐチャネル型ＴＦＴであり、それらのゲート電極にロー信号（Ｌ信号）が入力されることによって、ソース−ドレイン間が導通しオン状態となり電流が流れる。そして、ＴＦＴ１３は、そのゲート電極に発光制御信号が入力されており、その発光制御信号のレベルに応じた電位差（発光信号）が発光素子１４の正電極と負電極に印加される。発光素子１４の正電極には正電圧入力線１６を介して正電圧が入力され、発光素子１４の負電極には負電圧入力線１７を介して負電圧が入力される。正電圧入力線１６の入力端部および負電圧入力線１７の入力端部は、それぞれ側面導体１ｓおよび裏面配線９を介して駆動素子６に接続される。

またＴＦＴ１３は、ゲート電極にロー信号が入力されている間オン状態となり、発光素子１４に電流を流す。ＴＦＴ１３のゲート電極とソース電極とを接続する接続線上には容量素子が配置されており、容量素子はＴＦＴ１３のゲート電極に入力された発光制御信号の電圧を次の書き換えまでの期間（１フレームの期間）保持する保持容量として機能する。ＴＦＴ１２，１３は、例えば、アモルファスシリコン(ａ−Ｓｉ)、低温多結晶シリコン（Low-Temperature Poly Silicon：ＬＴＰＳ）等から成る半導体膜を有し、ゲート電極、ソース電極、ドレイン電極の３端子を有する構成である。そして、ゲート電極に所定電位の電圧を印加することにより、ソース電極とドレイン電極の間の半導体膜（チャネル）に電流を流す、スイッチング素子(ゲートトランスファ素子)として機能する。基板１がガラス基板から成り、駆動素子６、発光制御信号線駆動回路５、走査信号線駆動回路７は、ＬＴＰＳから成る半導体膜を有するＴＦＴを用いて構成されている場合、基板１上にＴＦＴをＣＶＤ（Chemical Vapor Deposition）法等の薄膜形成法によって直接的に形成することができる。

そして、発光制御信号（Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３）は、発光制御信号線駆動回路５から発光制御信号線３（ＳＬ１，ＳＬ２，ＳＬ３）を介して画素部１５に入力される。発光制御信号線３のそれぞれの入力端部には、ＣＭＯＳトランスファゲート素子ＴＧ１，ＴＧ２，ＴＧ３がそれぞれ接続されており、ＣＭＯＳトランスファゲート素子ＴＧ１，ＴＧ２，ＴＧ３の各ソース電極は、駆動素子６の信号入力端子に共通接続されている。また、ＣＭＯＳトランスファゲート素子ＴＧ１，ＴＧ２，ＴＧ３の各ドレイン電極は、それぞれ発光制御信号線ＳＬ１，ＳＬ２，ＳＬ３に接続されている。ＣＭＯＳトランスファゲート素子ＴＧ１，ＴＧ２，ＴＧ３はそれぞれ、ｐチャネル型ＴＦＴとｎチャネル型ＴＦＴが、それらのソース電極とドレイン電極が共通接続されて成り、ｐチャネル型ＴＦＴのゲート電極とｎチャネル型ＴＦＴのゲート電極が制御入力電極とされている。即ち、ｐチャネル型ＴＦＴのゲート電極にロー（Ｌ）の信号が入力されるとともにｎチャネル型ＴＦＴのゲート電極にハイ（Ｈ）の信号が入力されたときに、ソース電極とドレイン電極との間に電流が流れて発光制御信号が入力される。

また、ＭＵＸ１，ＸＭＵＸ１，ＭＵＸ２，ＸＭＵＸ２，ＭＵＸ３，ＸＭＵＸ３は、発光制御信号線ＳＬ１，ＳＬ２，ＳＬ３を時分割駆動するための時分割信号入力線である。時分割信号入力線ＭＵＸ１は、ＣＭＯＳトランスファゲート素子ＴＧ１のｎチャネルＴＦＴのゲート電極に接続され、時分割信号入力線ＸＭＵＸ１（ＭＵＸ１の反転信号線）はＣＭＯＳトランスファゲート素子ＴＧ１のｐチャネルＴＦＴのゲート電極に接続されており、時分割信号入力線ＭＵＸ１にＨの信号が入力されるとともに時分割信号入力線ＸＭＵＸ１にＬの信号が入力されたときに、駆動素子６から入力された発光制御信号Ｓｉｇ１が、発光制御信号線ＳＬ１を伝送される。このとき、ゲート信号線ＧＬ１が選択されていれば、発光素子１４（ＬＤ１１）に発光制御信号Ｓｉｇ１が入力される。同様に、走査信号線ＧＬ２が選択されていれば、発光素子１４（ＬＤ２１）に発光制御信号Ｓｉｇ１が入力され、走査信号線ＧＬ３が選択されていれば、発光素子１４（ＬＤ３１）に発光制御信号Ｓｉｇ１が入力される。

上記と同様の動作が、時分割信号入力線ＭＵＸ２，ＸＭＵＸ２とＣＭＯＳトランスファゲート素子ＴＧ２と発光制御信号線ＳＬ２とから成る組について、発光制御信号Ｓｉｇ２を用いて行われる。そして、走査信号線ＧＬ１の選択時に発光素子１４（ＬＤ１２）に発光制御信号Ｓｉｇ２が入力され、走査信号線ＧＬ２の選択時に発光素子１４（ＬＤ２２）に発光制御信号Ｓｉｇ２が入力され、走査信号線ＧＬ３の選択時に発光素子１４（ＬＤ３２）に発光制御信号Ｓｉｇ２が入力される。また、上記と同様の動作が、時分割信号入力線ＭＵＸ３，ＸＭＵＸ３とＣＭＯＳトランスファゲート素子ＴＧ３と発光制御信号線ＳＬ３とから成る組について、発光制御信号Ｓｉｇ３を用いて行われる。そして、走査信号線ＧＬ１の選択時に発光素子１４（ＬＤ１３）に発光制御信号Ｓｉｇ３が入力され、走査信号線ＧＬ２の選択時に発光素子１４（ＬＤ２３）に発光制御信号Ｓｉｇ３が入力され、走査信号線ＧＬ３の選択時に発光素子１４（ＬＤ３３）に発光制御信号Ｓｉｇ３が入力される。なお、時分割信号入力線ＭＵＸ１，ＸＭＵＸ１，ＭＵＸ２，ＸＭＵＸ２，ＭＵＸ３，ＸＭＵＸ３は、例えば側面導体あるいは貫通導体を介して駆動素子６に電気的に接続される。

なお、画素部１５は、それぞれが赤色発光用の副画素部、緑色発光用の副画素部、青色発光用の副画素部から成る場合がある。赤色発光用の副画素部は赤色ＬＥＤ等から成る赤色発光素子を有し、緑色発光用の副画素部は緑色ＬＥＤ等から成る緑色発光素子を有し、青色発光用の副画素部は青色ＬＥＤ等から成る青色発光素子を有している。例えば、これらの副画素部は、行方向あるいは列方向に並んでいる。

特開２００１−７５５１１号公報

しかしながら、図８〜図１２に示す上記従来の表示装置においては、以下の問題点があった。基板１を平面視したときに、表示部１１の周囲に表示に寄与しない額縁部１ｇがあるために、従来額縁部１ｇをブラックマトリクス等の遮光部材によって目立たなくしたり、額縁部１ｇを覆う枠体（ベゼル）等を設ける必要があった。また、複数の発光素子１４を搭載した基板１の複数を、同じ面上において縦横に配置するとともにそれらの側面同士を接着材等によって結合（タイリング）させることによって、複合型かつ大型の表示装置、所謂マルチディスプレイを作製する場合、額縁部１ｇがあると、タイリングの継ぎ目が目立ちやすくなるという問題点があった。この額縁部１ｇをできるだけ小さくするために、発光制御信号線駆動回路５および走査信号線駆動回路７を、ＬＴＰＳから成る半導体膜を有するＴＦＴを用いて小面積なものとして構成する手段、表示部１１に走査信号線駆動回路７を構成するシフトレジスタ等を配置する手段等があるが、これらの手段を採用しても額縁部１ｇを完全になくすことはきわめて困難であった。

また、基板１の表面側（発光素子搭載面側）において、側面導体１ｓが配置されている側面に接する辺部は、側面導体１ｓ、貫通導体等を配置するために、場合によっては発光制御信号線駆動回路５、走査信号線駆動回路７を配置するために、ある程度の幅のスペースが必要になる。さらに、一般に、一枚の母基板を切断して複数枚の基板１を切り出すことが行われているが、切断線の位置が例えば５０μｍ程度以下の範囲内でずれるために、５０μｍを超える幅のスペースが、基板１の辺部に必要となる。

このように、基板１の額縁部１ｇの幅をできるだけ小さくするとともに切断線の影響がない大きさの幅とし、さらに基板１の辺部によっては側面導体、貫通導体、周辺回路を配置できるスペースを確保できる幅とすることは、きわめて困難であるという問題点があった。

また、特許文献１には、信号配線と走査配線とが直交配列され、信号配線と走査配線との各交差点近傍にアクティブ素子及び画素電極が形成されてなるアクティブマトリクス基板を複数枚配置し、アクティブマトリクス基板の側面同士をそれぞれ接続して構成される基板において、アクティブマトリクス基板上の接続辺に沿って形成される信号配線あるいは走査配線と画素電極のうち、画素電極の方がアクティブマトリクス基板上の接続領域側に形成されている基板が開示されている。しかしながら、特許文献１に開示された構成は、基板の接続領域側の辺を切断すること、画素電極とアクティブ素子の配置関係が全体として一様であることを前提としているために、基板の非接続領域側では画素電極よりも信号配線、走査配線が基板の辺に近くなる。そのため、基板の非接続領域側の辺を切断する場合の問題点および解決手段については何等記載されていない。

本発明は、上記の問題点に鑑みて完成されたものであり、その目的は、基板の額縁部の幅をできるだけ小さくするとともに切断線の影響がない大きさの幅とし、さらに基板の辺部によっては側面導体、貫通導体、周辺回路等を配置するためのスペースを確保できる幅とすることである。

本発明の表示装置は、第１の基準辺を有する矩形状の基板と、前記基板上に前記第１の基準辺に沿った所定の方向に配置された複数の発光制御信号線と、前記複数の発光制御信号線と交差させて配置された走査信号線と、前記発光制御信号線と前記走査信号線によって区分けされ、前記走査信号線に沿って配列された複数の画素部と、前記画素部に含まれる、発光制御部およびそれに接続される発光部と、を有する表示装置であって、前記第１の基準辺とそれに最も近い第１の画素部との離隔幅Ｌ１が、前記第１の基準辺と対向する前記基板の第１の対向辺とそれに最も近い第２の画素部との離隔幅Ｌ２よりも大きく、前記第１の画素部および前記第２の画素部は、前記発光制御部が平面視で前記発光部よりも前記基板の内側の部位に配置されることによって、前記基板の外側の部位にスペースを有しており、前記第１の画素部と前記第２の画素部の間にある画素部は、前記発光制御部と前記発光部の配置構成が、前記第１の画素部および前記第２の画素部のいずれか一方の前記配置構成と異なっている構成である。

本発明の表示装置は、好ましくは、前記第１の画素部および前記第２の画素部は、前記発光部と前記発光制御部が平面視で重なっていない。

また本発明の表示装置は、好ましくは、前記第１の画素部と前記第２の画素部の間にある画素部は、その中心部に前記発光制御部が配置されており、前記発光部が絶縁層を介して前記発光制御部の上に平面視で重ねて配置されている。

また本発明の表示装置は、好ましくは、前記基板は、前記第１の基準辺に隣接する第２の基準辺を有しており、前記走査信号線は、複数配置されており、前記第２の基準辺とそれに最も近い第３の画素部との離隔幅Ｌ３が、前記第２の基準辺と対向する前記基板の第２の対向辺とそれに最も近い第４の画素部との離隔幅Ｌ４よりも大きく、前記第３の画素部および前記第４の画素部は、前記発光制御部が平面視で前記発光部よりも前記基板の内側の部位に配置されることによって、前記基板の外側の部位にスペースを有しており、前記第３の画素部と前記第４の画素部の間の画素部は、前記発光制御部と前記発光部の配置構成が、前記第３の画素部および前記第４の画素部のいずれか一方の前記配置構成と異なっている。

また本発明の表示装置は、好ましくは、前記第１の基準辺に接している前記基板の側面に、前記走査信号線に接続される第１の側面導体が配置されており、前記第２の基準辺に接している前記基板の側面に、前記発光制御信号線に接続される第２の側面導体が配置されている。

本発明の発光装置は、第１の基準辺を有する矩形状の基板と、前記基板上に前記第１の基準辺に沿った所定の方向に配置された複数の発光制御信号線と、前記複数の発光制御信号線と交差させて配置された走査信号線と、前記発光制御信号線と前記走査信号線によって区分けされ、前記走査信号線に沿って配列された複数の画素部と、前記画素部に含まれる、発光制御部およびそれに接続される発光部と、を有する表示装置であって、前記第１の基準辺とそれに最も近い第１の画素部との離隔幅Ｌ１が、前記第１の基準辺と対向する前記基板の第１の対向辺とそれに最も近い第２の画素部との離隔幅Ｌ２よりも大きく、前記第１の画素部および前記第２の画素部は、前記発光制御部が平面視で前記発光部よりも前記基板の内側の部位に配置されることによって、前記基板の外側の部位にスペースを有しており、前記第１の画素部と前記第２の画素部の間にある画素部は、前記発光制御部と前記発光部の配置構成が、前記第１の画素部および前記第２の画素部のいずれか一方の前記配置構成と異なっている構成であることから、以下の効果を奏する。

第１の基準辺とそれに最も近い第１の画素部との離隔幅Ｌ１が、第１の基準辺と対向する基板の第１の対向辺とそれに最も近い第２の画素部との離隔幅Ｌ２よりも大きいために、第１の基準辺の額縁部の幅を側面導体、貫通導体、周辺回路等を配置するためのスペースを確保できる幅とすることができる。また、第１の画素部および第２の画素部は、発光制御部が平面視で発光部よりも基板の内側の部位に配置されることによって、基板の外側の部位にスペースを有していることから、第１の基準辺の額縁部の幅および第１の対向辺の額縁部の幅をできるだけ小さくするとともに切断線の影響がない大きさの幅とすることができる。もし切断線が第１の画素部および第２の画素部に入り込んだとしても、スペースがあるために切断線の影響がないものとすることができる。さらに、第１の画素部と第２の画素部の間にある中間の画素部は、発光制御部と発光部の配置構成が、第１の画素部および第２の画素部のいずれか一方の配置構成と異なっていることから、中間の画素部における発光制御部、配線等の配置の自由度が向上する。すなわち、中間の画素部にシフトレジスタ、時分割回路（マルチプレクサ）等の周辺回路を配置することが容易となり、周辺回路と発光制御部とを接続する配線を配置することも容易となる。

本発明の表示装置は、前記第１の画素部および前記第２の画素部は、前記発光部と前記発光制御部が平面視で重なっていない場合、発光制御部が平面視で発光部よりも基板のより内側の部位に配置されるので、発光制御部に対する切断線の影響をより確実に防ぐことができる。

本発明の表示装置は、前記第１の画素部と前記第２の画素部の間にある中間の画素部は、その中心部に前記発光制御部が配置されており、前記発光部が絶縁層を介して前記発光制御部の上に平面視で重ねて配置されている場合、中間の画素部において発光制御部の周囲にスペースができることから、そのスペースに周辺回路を配置したり周辺回路と発光制御部とを接続する配線を配置することができる。

また本発明の表示装置は、前記基板は、前記第１の基準辺に隣接する第２の基準辺を有しており、前記走査信号線は、複数配置されており、前記第２の基準辺とそれに最も近い第３の画素部との離隔幅Ｌ３が、前記第２の基準辺と対向する前記基板の第２の対向辺とそれに最も近い第４の画素部との離隔幅Ｌ４よりも大きく、前記第３の画素部および前記第４の画素部は、前記発光制御部が平面視で前記発光部よりも前記基板の内側の部位に配置されることによって、前記基板の外側の部位にスペースを有しており、前記第３の画素部と前記第４の画素部の間の画素部は、前記発光制御部と前記発光部の配置構成が、前記第３の画素部および前記第４の画素部のいずれか一方の前記配置構成と異なっている場合、第２の基準辺とそれに最も近い第３の画素部との離隔幅Ｌ３が、第２の基準辺と対向する基板の第２の対向辺とそれに最も近い第４の画素部との離隔幅Ｌ４よりも大きいために、第２の基準辺の額縁部の幅を側面導体、貫通導体、周辺回路等を配置するためのスペースを確保できる幅とすることができる。また、第３の画素部および第４の画素部は、発光制御部が平面視で発光部よりも基板の内側の部位に配置されることによって、基板の外側の部位にスペースを有していることから、第２の基準辺の額縁部の幅および第２の対向辺の額縁部の幅をできるだけ小さくするとともに切断線の影響がない大きさの幅とすることができる。もし切断線が第３の画素部および第４の画素部に入り込んだとしても、スペースがあるために切断線の影響がないものとすることができる。さらに、第３の画素部と第４の画素部の間にある中間の画素部は、発光制御部と発光部の配置構成が、第３の画素部および第４の画素部のいずれか一方の配置構成と異なっていることから、中間の画素部における発光制御部、配線等の配置の自由度が向上する。すなわち、中間の画素部にシフトレジスタ、時分割回路（マルチプレクサ）等の周辺回路を配置することが容易となり、周辺回路と発光制御部とを接続する配線を配置することも容易となる。

また本発明の表示装置は、前記第１の基準辺に接している前記基板の側面に、前記走査信号線に接続される第１の側面導体が配置されており、前記第２の基準辺に接している前記基板の側面に、前記発光制御信号線に接続される第２の側面導体が配置されている場合、貫通導体と比較して第１の基準辺の額縁部の幅および第２の基準辺の額縁部の幅を小さくすることができる。

図１は、本発明の表示装置について実施の形態の１例を示す図であり、表示装置の基本構成のブロック回路図である。 図２（ａ），（ｂ）は、図１の表示装置における一部の画素部を拡大して示す平面図である。 図３は、図１の表示装置の構成を概念的に示すブロック回路図である。 図４は、本発明の表示装置について実施の形態の他例を示す図であり、表示装置の構成を概念的に示すブロック回路図である。 図５は、本発明の表示装置について実施の形態の他例を示す図であり、表示装置の構成を概念的に示すブロック回路図である。 図６は、本発明の表示装置について実施の形態の他例を示す図であり、表示装置の構成を概念的に示すブロック回路図である。 図７は、本発明の表示装置について実施の形態の他例を示す図であり、表示装置の構成を概念的に示すブロック回路図である。 図８は、従来の表示装置の一例を示す図であり、表示装置の基本構成のブロック回路図である。 図９は、図８の表示装置の下面図である。 図１０は、図８の表示装置のＡ１−Ａ２線における断面図である。 図１１は、図８の表示装置において額縁部に周辺回路を設けた構成のブロック回路図である。 図１２は、図１１の表示装置のより詳細な構成を示すブロック回路図である。

以下、本発明の表示装置の実施の形態について、図面を参照しながら説明する。但し、以下で参照する各図は、本発明の表示装置の実施の形態における構成部材のうち、本発明の表示装置を説明するための主要部を示している。従って、本発明に係る表示装置は、図に示されていない回路基板、配線導体、制御ＩＣ，ＬＳＩ等の周知の構成部材を備えていてもよい。なお、本発明の表示装置の実施の形態を示す図１〜図７において、図８〜図１２と同じ部位には同じ符号を付しており、それらの詳細な説明は省く。

図１〜図７は、本発明の表示装置について実施の形態の各種例を示す図である。これらの図に示すように、本発明の表示装置は、ガラス基板等から成る第１の基準辺Ｈａを有する基板１と、基板１上に第１の基準辺Ｈａに沿った所定の方向に配置された複数の発光制御信号線３と、複数の発光制御信号線３と交差させて配置された走査信号線２と、発光制御信号線３と走査信号線２によって区分けされ、走査信号線２に沿って配列された複数の画素部１５と、画素部１５に含まれる、発光制御部２２およびそれに接続される発光部としての発光素子１４と、を有する表示装置であって、第１の基準辺Ｈａとそれに最も近い第１の画素部１５１（例えば、Ｐ５１）との離隔幅Ｌ１が、第１の基準辺Ｈａと対向する基板１の第１の対向辺Ｈｃとそれに最も近い第２の画素部１５２（例えば、Ｐ５ｎ）との離隔幅Ｌ２よりも大きく、第１の画素部１５１および第２の画素部１５２は、発光制御部２２が平面視で発光素子１４よりも基板１の内側の部位に配置されることによって、基板１の外側の部位にスペースを有しており、第１の画素部１５１と第２の画素部１５２の間にある中間の画素部１５（例えば、Ｐ５２，Ｐ５３〜）は、発光制御部２２と発光素子１４の配置構成が、第１の画素部１５１および第２の画素部１５２のいずれか一方の配置構成と異なっている構成である。この構成により以下の効果を奏する。なお、スペースとは、配線、ＴＦＴ等の構成部材が配置されていない構成部材の非配置部である。

第１の基準辺Ｈａとそれに最も近い第１の画素部１５１との離隔幅Ｌ１が、第１の基準辺Ｈａと対向する基板１の第１の対向辺Ｈｃとそれに最も近い第２の画素部１５２との離隔幅Ｌ２よりも大きいために、第１の基準辺Ｈａの額縁部１ｇａの幅を側面導体１ｓ、貫通導体、周辺回路等を配置するためのスペースを確保できる幅とすることができる。また、第１の画素部１５１および第２の画素部１５２は、発光制御部２２が平面視で発光素子１４よりも基板１の内側の部位に配置されることによって、基板１の外側の部位にスペースｓａ，ｓｃを有していることから、第１の基準辺Ｈａの額縁部１ｇａの幅および第１の対向辺Ｈｃの額縁部１ｇｃの幅をできるだけ小さくするとともに切断線の影響がない大きさの幅とすることができる。もし切断線が第１の画素部１５１および第２の画素部１５２に入り込んだとしても、スペースｓａ，ｓｃがあるために切断線の影響がないものとすることができる。さらに、第１の画素部１５１と第２の画素部１５２の間にある中間の画素部１５は、発光制御部２２と発光素子１４の配置構成が、第１の画素部１５２および第２の画素部１５２のいずれか一方の配置構成と異なっていることから、中間の画素部１５における発光制御部２２、配線等の配置の自由度が向上する。すなわち、中間の画素部１５にシフトレジスタ、時分割回路（マルチプレクサ）等の周辺回路を配置することが容易となり、周辺回路と発光制御部２２とを接続する配線を配置することも容易となる。

本発明の表示装置において、発光部としては、マイクロチップ型の発光ダイオード（ＬＥＤ）、モノリシック型の発光ダイオード、有機ＥＬ、無機ＥＬ、半導体レーザ素子等の自発光型のものであれば採用し得る。

発光制御部２２は、発光素子１４のそれぞれに発光信号を入力するためのＴＦＴ等から成るスイッチ素子を少なくとも１つ有する。発光制御部２２は、例えば図２に示すように、発光素子１４のそれぞれに発光信号を入力するためのスイッチ素子としてのＴＦＴ１２と、発光制御信号（発光制御信号線３を伝達する信号）のレベル（電圧）に応じた、正電圧（アノード電圧：３〜５Ｖ程度）と負電圧（カソード電圧：−３Ｖ〜０Ｖ程度）の電位差（発光信号）から発光素子１４を電流駆動するための駆動素子としてのＴＦＴ１３と、を含む。ＴＦＴ１３のゲート電極とソース電極とを接続する接続線上には容量素子が配置されており、容量素子はＴＦＴ１３のゲート電極に入力された発光制御信号の電圧を次の書き換えまでの期間（１フレームの期間）保持する保持容量として機能する。

本発明の表示装置において、第１の基準辺Ｈａと第１の画素部１５１との離隔幅Ｌ１が、第１の対向辺Ｈｃと第２の画素部１５２との離隔幅Ｌ２よりも大きい。一例として、額縁部１ｇａの幅は、切断線の最大ずれ量である５０μｍに、側面導体１ｓ、貫通導体、周辺回路を配置するのに適した６０μｍ〜２００μｍ程度の幅を加えた長さ１１０μｍ〜２５０μｍ程度である。ただし、複数の表示装置をタイリングした場合に、継ぎ目を見えにくくするためには、額縁部１ｇａの幅は７０μｍ程度以下であることが良い。

また、スペースｓａの幅、スペースｓｃの幅は同程度であり、１００μｍ〜３００μｍ程度である。額縁部１ｇｃの幅は、切断線のずれ量を考慮して２０μｍ〜５０μｍ程度である。

離隔幅Ｌ１は額縁部１ｇａの幅にほぼ等しく、離隔幅Ｌ２は額縁部１ｇｃの幅にほぼ等しい。額縁部１ｇａの幅にスペースｓａの幅を加えた幅は１２０μｍ〜３５０μｍ程度であり、額縁部１ｇｃの幅にスペースｓｃの幅を加えた幅は１００μｍ〜２００μｍ程度である。

図２（ａ）は、表示部１１の最外郭に配置された第１の画素部１５１（Ｐ１１，Ｐ２１）の拡大平面図であり、（ｂ）は第１の画素部１５１（Ｐ１１）の発光制御部２２の詳細な構成を示す拡大平面図である。発光制御部２２の周囲には、走査信号線２と接続するための配線２４ａ、発光制御信号線３と接続するための配線２４ｂ、正電圧入力線１６と接続するための配線２４ｃ、発光素子１４と接続するための配線２４ｄ、負電圧入力線１７と発光素子１４を接続するための配線２４ｅが配置されており、これらを含む発光制御回路３０が平面視で発光素子１４よりも基板１の内側の部位に配置されることが好ましい。この場合、配線２４ａ〜２４ｅが切断線にかかることを確実に防ぐことができる。

また図１、図２に示すように、第１の画素部１５１および第２の画素部１５２は、発光素子１４と発光制御部２２が平面視で重なっていないことが好ましい。この場合、発光制御部２２が平面視で発光素子１４よりも基板１のより内側の部位に配置されるので、発光制御部２２に対する切断線の影響をより確実に防ぐことができる。

また、走査信号線２が複数ある場合、それらのうち両端にある走査信号線２は、それぞれ平面視で発光素子１４よりも基板１の内側の部位に配置されていることが好ましい。この場合、両端にある走査信号線２が切断線にかかることを確実に防ぐことができる。また、複数の発光制御信号線３のうち両端にある発光制御信号線３は、それぞれ平面視で発光素子１４よりも基板１の内側の部位に配置されていることが好ましい。この場合、両端にある発光制御信号線３が切断線にかかることを確実に防ぐことができる。

また中間の画素部１５は、発光制御部２２と発光素子１４の配置構成が、第１の画素部１５１および第２の画素部１５２のいずれか一方の配置構成と異なっている。例えば図１、図３に示すように、中間の画素部１５は、一様に、平面視で発光素子１４の右上方に発光制御部２２が配置された構成である。このように、基板１の中央部にある中間の画素部１５は、第１の画素部１５１および第２の画素部１５２のように発光制御部２２と発光素子１４の相対的な配置関係を、発光制御部２２が平面視で発光素子１４よりも基板１の内側の部位に配置されるように調整し設定する必要がない。すなわち、発光装置の設計、製造のし易さに資する構成となっている。また、中間の画素部１５における発光制御部２２、配線等の配置の自由度が向上する。すなわち、中間の画素部１５において、表示部１１にシフトレジスタ、時分割回路（マルチプレクサ）等の周辺回路およびその配線を配置するために、レイアウトを自在に変更し得る。

また本発明の表示装置は、図４に示すように、中間の画素部１５は、その中心部に発光制御部２２が配置されており、発光素子１４が絶縁層を介して発光制御部２２の上に平面視で重なって配置されていることが好ましい。この場合、中間の画素部１５において発光制御部２２の周囲にスペースができることから、そのスペースに周辺回路を配置したり周辺回路と発光制御部２２とを接続する配線を配置することができる。絶縁層は、無機材料又は有機材料から構成される。無機材料としては、酸化珪素（ＳｉＯ₂），窒化珪素（ＳｉＮ_x）等を用いることができる。有機材料としては、アクリル樹脂，ポリイミド，ポリアミド，ポリイミドアミド，ベンゾシクロブテン，ポリシロキサン，ポリシラザン等を用いることができる。絶縁層は、ＣＶＤ（Chemical Vapor Deposition）法等によって形成され得る。

また本発明の表示装置は、基板１は、第１の基準辺Ｈａに隣接する第２の基準辺Ｈｂを有しており、走査信号線２は、複数配置されており、第２の基準辺Ｈｂとそれに最も近い第３の画素部１５３（例えば、Ｐｍ３）との離隔幅Ｌ３が、第２の基準辺Ｈｂと対向する基板１の第２の対向辺Ｈｄとそれに最も近い第４の画素部１５４（例えば、Ｐ１３）との離隔幅Ｌ４よりも大きく、第３の画素部１５３および第４の画素部１５４は、発光制御部２２が平面視で発光素子１４よりも基板１の内側の部位に配置されることによって、基板１の外側の部位にスペースを有しており、第３の画素部１５３と第４の画素部１５４の間の中間の画素部１５は、発光制御部２２と発光素子１４の配置構成が、第３の画素部１５３および第４の画素部１５４のいずれか一方の配置構成と異なっていることが好ましい。この場合、以下の効果を奏する。

第２の基準辺Ｈｂとそれに最も近い第３の画素部１５３との離隔幅Ｌ３が、第２の基準辺Ｈｂと対向する基板１の第２の対向辺Ｈｄとそれに最も近い第４の画素部１５４との離隔幅Ｌ４よりも大きいために、第２の基準辺Ｈｂの額縁部１ｇｂの幅を側面導体１ｓ、貫通導体、周辺回路等を配置するためのスペースを確保できる幅とすることができる。また、第３の画素部１５３および第４の画素部１５４は、発光制御部２２が平面視で発光素子１４よりも基板１の内側の部位に配置されることによって、基板１の外側の部位にスペースｓｂ，ｓｄを有していることから、第２の基準辺Ｈｂの額縁部１ｇｂの幅および第２の対向辺Ｈｄの額縁部１ｇｄの幅をできるだけ小さくするとともに切断線の影響がない大きさの幅とすることができる。もし切断線が第３の画素部１５３および第４の画素部１５４に入り込んだとしても、スペースｓｂ，ｓｄがあるために切断線の影響がないものとすることができる。さらに、第３の画素部１５３と第４の画素部１５４の間にある中間の画素部１５は、発光制御部２２と発光素子１４の配置構成が、第３の画素部１５３および第４の画素部１５４のいずれか一方の配置構成と異なっていることから、中間の画素部１５における発光制御部２２、配線等の配置の自由度が向上する。すなわち、中間の画素部１５にシフトレジスタ、時分割回路（マルチプレクサ）等の周辺回路を配置することが容易となり、周辺回路と発光制御部２２とを接続する配線を配置することも容易となる。

一例として、額縁部１ｇｂの幅は、切断線の最大ずれ量である５０μｍに、側面導体１ｓ、貫通導体、周辺回路を配置するのに適した６０μｍ〜２００μｍ程度の幅を加えた長さ１１０μｍ〜２５０μｍ程度である。ただし、複数の表示装置をタイリングした場合に、継ぎ目を見えにくくするためには、額縁部１ｇｂの幅は７０μｍ程度以下であることが良い。

また、スペースｓｂの幅、スペースｓｄの幅は同程度であり、１００μｍ〜３００μｍ程度である。額縁部１ｇｄの幅は、切断線のずれ量を考慮して２０μｍ〜５０μｍ程度である。

離隔幅Ｌ３は額縁部１ｇｂの幅にほぼ等しく、離隔幅Ｌ４は額縁部１ｇｄの幅にほぼ等しい。額縁部１ｇｂの幅にスペースｓｂの幅を加えた幅は１２０μｍ〜３５０μｍ程度であり、額縁部１ｇｄの幅にスペースｓｄの幅を加えた幅は１００μｍ〜２００μｍ程度である。

また本発明の表示装置は、走査信号線２が複数ある場合、奇数番目の走査信号線２とその次段の偶数番目の走査信号線２が近接して配置されており、奇数番目の走査信号線２に接続される発光制御部２２および発光素子１４は、平面視で奇数番目の走査信号線２の上側に配置され、偶数番目の走査信号線２に接続される発光制御部２２および発光素子１４は、平面視で偶数番目の走査信号線２の下側に配置されていることが好ましい。この場合、奇数番目の走査信号線２とその次段の偶数番目の走査信号線２を１組とした場合、組と組との間にスペースを設けることが容易になる。そして、そのスペースに周辺回路とその配線を配置することができる。

また本発明の表示装置は、第１の基準辺Ｈａに接している基板１の側面に、走査信号線２に接続される第１の側面導体１ｓ１が配置されており、第２の基準辺Ｈｂに接している基板１の側面に、発光制御信号線３に接続される第２の側面導体１ｓ２が配置されていることが好ましい。場合、貫通導体と比較して第１の基準辺Ｈａの額縁部１ｇａの幅および第２の基準辺Ｈｂの額縁部１ｇｂの幅を小さくすることができる。

図５は、本発明の表示装置について実施の形態の他例を示す図であり、表示装置の構成を概念的に示すブロック回路図である。図５の表示装置は、中間の画素部１５は、その中心部に発光制御部２２が配置されており、発光素子１４が絶縁層を介して発光制御部２２の上に平面視で重なって配置されている。また、複数の走査信号線２は、上端にある１番目の走査信号線２と２番目の走査信号線２が近接して配置されており、１番目の走査信号線２に接続される発光制御部２２および発光素子１４は、平面視で１番目の走査信号線２の上側に配置され、２番目の走査信号線２に接続される発光制御部２２および発光素子１４は、平面視で２番目の走査信号線２の下側に配置されている。また、３番目以降の走査信号線２は、走査信号線２に接続される発光制御部２２および発光素子１４は、平面視で走査信号線２の下側に配置されている。この構成により、表示部１１の最上部に配置された第４の画素部１５４が、発光制御部２２が平面視で発光素子１４よりも基板１の内側の部位に配置される構成となることが容易になる。

図６は、本発明の表示装置について実施の形態の他例を示す図であり、表示装置の構成を概念的に示すブロック回路図である。図６の表示装置は、図４の構成において、第１の基準辺Ｈａの額縁部１ｇａにシフトレジスタ等を含む走査信号線駆動回路７が配置されており、第２の基準辺Ｈｂの額縁部１ｇｂにマルチプレクサ等を含む発光制御信号線駆動回路５が配置されている構成である。

図７は、本発明の表示装置について実施の形態の他例を示す図であり、表示装置の構成を概念的に示すブロック回路図である。図７の表示装置は、図４の構成において、表示部１１に走査信号線駆動回路７および発光制御信号線駆動回路５が配置されている構成である。この場合、額縁部１ｇａ，１ｇｂの各幅を小さくすることができる。またこの場合、奇数番面の走査信号線２とそれに接続された画素部１５のグループと、次段の偶数番面の走査信号線２とそれに接続された画素部１５のグループとから構成される組と、次の組との間のスペースに、走査信号線駆動回路７および発光制御信号線駆動回路５を配置することもできる。

本発明の表示装置は、複数の発光素子１４を搭載した基板１の複数を、同じ面上において縦横に配置するとともにそれらの側面同士を接着材等によって結合（タイリング）させることによって、複合型かつ大型の表示装置、所謂マルチディスプレイとすることができる。この場合、額縁部１ｇａ〜１ｇｄの各幅が小さい表示装置であるので、タイリングの継ぎ目が目立ちにくくなる。

本発明の表示装置において、一つの画素部１５に、異なる発光波長（発光色）の複数の発光部が配置されており、それぞれに接続される発光制御部がある構成であってもよい。例えば、一つの画素部１５に、赤色ＬＥＤ（ＲＬＥＤ）等から成る赤色発光素子と緑色ＬＥＤ（ＧＬＥＤ）等から成る緑色発光素子と青色ＬＥＤ（ＢＬＥＤ）等から成る青色発光素子と、が配置されており、それぞれに接続される発光制御部（Ｒドライバ、Ｇドライバ、Ｂドライバ）がある構成であってもよい。この場合、例えば、画素部１５の中心部にＲＬＥＤ、ＧＬＥＤ、ＢＬＥＤが集約的に正三角形の各頂点に位置するように配置されており、ＲドライバとＧドライバとＢドライバが、ＲＬＥＤとＧＬＥＤとＢＬＥＤよりも基板１の内側に配置される構成とし得る。また、画素部１５の中心部にＲＬＥＤ、ＧＬＥＤ、ＢＬＥＤが、走査信号線２または発光制御信号線３に平行な一直線上に配列された構成とすることもできる。

なお、本発明の表示装置は、上記実施の形態に限定されるものではなく、適宜の変更、改良を含んでいてもよい。例えば、基板１は透明なガラス基板であってもよいが、不透明なものであってもよい。基板１が不透明なものである場合、基板１は着色されたガラス基板、摺りガラスから成るガラス基板、プラスチック基板、セラミック基板、金属基板、あるいはそれらの基板を積層した複合基板であってもよい。

本発明の表示装置は、ＬＥＤ表示装置、有機ＥＬ表示装置等の表示装置として構成し得る。また本発明の表示装置は、各種の電子機器に適用できる。その電子機器としては、複合型かつ大型の表示装置（マルチディスプレイ）、自動車経路誘導システム（カーナビゲーションシステム）、船舶経路誘導システム、航空機経路誘導システム、スマートフォン端末、携帯電話、タブレット端末、パーソナルデジタルアシスタント（ＰＤＡ）、ビデオカメラ、デジタルスチルカメラ、電子手帳、電子書籍、電子辞書、パーソナルコンピュータ、複写機、ゲーム機器の端末装置、テレビジョン、商品表示タグ、価格表示タグ、産業用のプログラマブル表示装置、カーオーディオ、デジタルオーディオプレイヤー、ファクシミリ、プリンター、現金自動預け入れ払い機（ＡＴＭ）、自動販売機、ヘッドマウントディスプレイ（ＨＭＤ）、デジタル表示式腕時計、スマートウォッチなどがある。

１ 基板
１ｇａ，１ｇｂ，１ｇｃ，１ｇｄ 額縁部
１ｓ１ 第１の側面導体
１ｓ２ 第２の側面導体
２ 走査信号線
３ 発光制御信号線
５ 発光制御信号線駆動回路
７ 走査信号線駆動回路
１１ 表示部
１２，１３ ＴＦＴ
１４ 発光素子
２２ 発光制御部
１５１ 第１の画素部
１５２ 第２の画素部
１５３ 第３の画素部
１５４ 第４の画素部
Ｌ１，Ｌ２，Ｌ３，Ｌ４ 離隔幅
ｓａ，ｓｂ，ｓｃ，ｓｄ スペース

Claims (5)

1. 第１の基準辺を有する矩形状の基板と、
   前記基板上に前記第１の基準辺に沿った所定の方向に配置された複数の発光制御信号線と、
   前記複数の発光制御信号線と交差させて配置された走査信号線と、
   前記発光制御信号線と前記走査信号線によって区分けされ、前記走査信号線に沿って配列された複数の画素部と、
   前記画素部に含まれる、発光制御部およびそれに接続される発光部と、を有する表示装置であって、
   前記第１の基準辺とそれに最も近い第１の画素部との離隔幅Ｌ１が、前記第１の基準辺と対向する前記基板の第１の対向辺とそれに最も近い第２の画素部との離隔幅Ｌ２よりも大きく、
   前記第１の画素部および前記第２の画素部は、前記発光制御部が平面視で前記発光部よりも前記基板の内側の部位に配置されることによって、前記基板の外側の部位にスペースを有しており、
   前記第１の画素部と前記第２の画素部の間にある画素部は、前記発光制御部と前記発光部の配置構成が、前記第１の画素部および前記第２の画素部のいずれか一方の前記配置構成と異なっている表示装置。
2. 前記第１の画素部および前記第２の画素部は、前記発光部と前記発光制御部が平面視で重なっていない請求項１に記載の表示装置。
3. 前記第１の画素部と前記第２の画素部の間にある画素部は、その中心部に前記発光制御部が配置されており、前記発光部が絶縁層を介して前記発光制御部の上に平面視で重ねて配置されている請求項１に記載の表示装置。
4. 前記基板は、前記第１の基準辺に隣接する第２の基準辺を有しており、
   前記走査信号線は、複数配置されており、
   前記第２の基準辺とそれに最も近い第３の画素部との離隔幅Ｌ３が、前記第２の基準辺と対向する前記基板の第２の対向辺とそれに最も近い第４の画素部との離隔幅Ｌ４よりも大きく、
   前記第３の画素部および前記第４の画素部は、前記発光制御部が平面視で前記発光部よりも前記基板の内側の部位に配置されることによって、前記基板の外側の部位にスペースを有しており、
   前記第３の画素部と前記第４の画素部の間の画素部は、前記発光制御部と前記発光部の配置構成が、前記第３の画素部および前記第４の画素部のいずれか一方の前記配置構成と異なっている請求項１乃至請求項３のいずれか１項に記載の表示装置。
5. 前記第１の基準辺に接している前記基板の側面に、前記走査信号線に接続される第１の側面導体が配置されており、
   前記第２の基準辺に接している前記基板の側面に、前記発光制御信号線に接続される第２の側面導体が配置されている請求項１乃至請求項４のいずれか１項に記載の表示装置。