KR20010031885A - 액정 패널용 기판, 액정 패널 및 이것을 사용한 전자기기및 액정 패널용 기판의 제조 방법 - Google Patents

액정 패널용 기판, 액정 패널 및 이것을 사용한 전자기기및 액정 패널용 기판의 제조 방법 Download PDF

Info

Publication number
KR20010031885A
KR20010031885A KR1020007004978A KR20007004978A KR20010031885A KR 20010031885 A KR20010031885 A KR 20010031885A KR 1020007004978 A KR1020007004978 A KR 1020007004978A KR 20007004978 A KR20007004978 A KR 20007004978A KR 20010031885 A KR20010031885 A KR 20010031885A
Authority
KR
South Korea
Prior art keywords
liquid crystal
substrate
film
crystal panel
reflective electrode
Prior art date
Application number
KR1020007004978A
Other languages
English (en)
Other versions
KR100533802B1 (ko
Inventor
카타야마시제노리
이시이리오
Original Assignee
야스카와 히데아키
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야스카와 히데아키, 세이코 엡슨 가부시키가이샤 filed Critical 야스카와 히데아키
Publication of KR20010031885A publication Critical patent/KR20010031885A/ko
Application granted granted Critical
Publication of KR100533802B1 publication Critical patent/KR100533802B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/02—Function characteristic reflective

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

반사형 액정 패널에 있어서, 반사 전극에 가장 적합한 반사 특성을 부여함으로써, 시야각이 넓으며 동시에 밝게 고품질의 반사형 표시를 가능하게 하기 위해, 액정 패널용 기판은 기판(1) 상에, 트랜지스터와, 트랜지스터에 접속된 반사 전극(13)을 구비한다. 반사 전극(13)의 하방에는 층간 절연막을 통해 반사 전극(13)에 대응하는 영역에 적층되는 동시에 다수의 구멍이 개공됨으로써 요철형상으로 형성된 제 2 도전층(10a)을 구비한다. 제 2 도전층에서는 평면적으로 보아 반사 전극(13)의 간극에 덮는 차광막도 형성되어 있고, 이 차광막 부분에는 구멍이 개공되어 있지 않은 것을 특징으로 한다.

Description

액정 패널용 기판, 액정 패널 및 이것을 사용한 전자기기 및 액정 패널용 기판의 제조 방법{Substrate for liquid crystal panel, liquid crystal panel, electronic apparatus comprising the panel, and method for manufacturing substrate for liquid crystal panel}
최근, 휴대 전화나 휴대 정보 단말과 같은 휴대 기기 등의 정보 표시 디바이스로서 액정 패널이 사용되고 있다. 표시하는 정보의 내용은 캐릭터 표시 정도인 것으로부터, 한번에 많은 정보를 표시하기 위해 도트 매트릭스형 액정 패널이 사용되고, 화소수도 점차로 많아져 고듀티비로 되어지고 있다. 이러한 휴대 기기에는 표시 디바이스로서 단순 매트릭스형 액정 패널이 사용되고 있었지만, 단순 매트릭스형 액정 패널에서는 멀티플렉스 구동을 행할 때에 행 주사선의 선택 신호로서 고듀티로 될수록 높은 전압이 필요하게 되며 조금이라도 소비 전력을 절감하고자 하는 요구가 강한 배터리 구동을 행하는 휴대 기기에 있어서는 큰 문제가 된다.
따라서, 본원 출원인은 특원평10-211293호에 있어서, 액정 패널의 기판을 반도체 기판으로 하여, 반도체 기판에 메모리 회로를 화소마다 형성하고, 메모리 회로의 유지 데이터에 근거하여 표시 제어를 행하는 스태틱 구동형 반사형 액정 패널을 제안하고 있다. 이러한 반사형 액정 패널에 의하면, 외부에서 입사한 광을 반사시키어 표시를 행하므로, 광원인 백 라이트가 불필요하기 때문에 소비 전력이 낮고, 박형이며 경량화가 가능하게 된다.
그렇지만, 상술한 본원 출원인에 의해 제안되어 있는 반사형 액정 패널 또는 이것을 사용한 전자 기기에 의하면, 콘트라스트가 높고, 응답 속도가 비교적 빠르며, 구동 전압이 낮고, 계조 표시가 용이한 것 등, 디스플레이로서 기본적으로 필요하게 되는 여러가지 특성을 균형 있게 구비하고 있지만, 한편에서는 원리적으로 시야각이 좁고, 밝은 표시에 적합하지 않는 등의 문제점을 가지고 있다.
본 발명은 상술의 문제점을 감안하여 이루어진 것으로, 시야각이 넓으며 동시에 밝게 고품질의 반사형 표시를 가능케 하는 반사형 액정 패널용 기판, 해당 액정 패널용 기판을 사용한 액정 패널, 해당 액정 패널을 사용한 전자 기기 및 상기액정 패널용 기판의 제조 방법을 제공하는 것을 과제로 한다.
본 발명은 반사형 액정 패널을 구성하는 반사 전극측의 액정 패널용 기판의 구조, 그 액정 패널용 기판을 사용하여 구성되는 액정 패널 및 그 액정 패널을 사용하여 구성되는 전자기기 및 이러한 액정 패널용 기판의 제조 방법의 기술 분야에 속한다.
도 1은 본 발명을 적용한 반사형 액정 패널을 구성하는 반사 전극측의 액정패널용 기판의 제 1 실시예의 화소 영역에서의 단면도이다.
도 2는 본 발명을 적용한 반사형 액정 패널을 구성하는 반사 전극측의 액정 패널용 기판의 제 2 실시예의 화소 영역에서의 단면도이다.
도 3은 본 발명을 적용한 반사형 액정 패널을 구성하는 반사 전극측의 액정패널용 기판의 제 3 실시예의 화소 영역에서의 단면도이다.
도 4는 본 발명을 적용한 반사형 액정 패널을 구성하는 반사 전극측의 액정 패널용 기판의 제 4 실시예의 화소 영역에서의 단면도이다.
도 5는 제 1, 제 2 및 제 4 실시예에서의 화소 영역의 오목부 및 차광층의 배선을 도시한 평면도(도 5a) 및 그중 반사 전극의 간극 부분을 확대하여 도시한 평면도(도 5b)이다.
도 6은 제 3 실시예에서의 화소 영역의 오목부 및 차광층의 배치를 도시한 평면도이다.
도 7은 각 실시예의 액정 패널용 기판을 사용하여 구성된 액정 패널의 화소
및 그 구동 회로 등의 일예를 도시한 블록도이다.
도 8은 도 7에 의한 구동 회로를 CMOS 트랜지스터로 구성한 회로도이다.
도 9는 컬러 액정 패널의 경우의 각 실시예에서의 화소 영역의 구동 회로의 구성예를 도시한 회로도이다.
도 10은 도 9의 구동 회로에 포함되는 1개의 액정 화소 구동 회로의 기호도(도 10a) 및 이것에 대응하는 구체적인 회로 구성을 도시한 회로도(도 10b)이다.
도 11은 도 9의 구동 회로의 레이아웃 패턴을 도시한 평면도이다.
도 12는 도 11의 구동 회로의 레이아웃 패턴 중 1개의 액정 화소 구동 회로에 따른 부분을 확대하여 도시한 평면도이다.
도 13은 각 실시예의 액정 패널용 기판을 사용하여 구성되는 반사형 액정 패널의 평면도이다.
도 14는 도 13의 A-A' 단면도이다.
도 15는 각 실시예의 반사형 액정 패널을 사용한 휴대 전화의 사시도(도 15
a), 손목 시계형 텔레비전의 사시도(도 15b) 및 퍼스널 컴퓨터의 사시도(도 15c)이다.
본 발명의 액정 패널용 기판은 상기 과제를 해결하기 위해, 기판상에 트랜지스터와, 상기 트랜지스터에 접속된 차광막과, 상기 차광막에 접속된 반사 전극과, 상기 반사 전극의 하방에 층간 절연막을 통해 상기 반사 전극에 대응하는 영역에 적층되는 동시에 요철형상으로 형성된 요철막을 구비하는 것을 특징으로 한다.
본 발명의 액정 패널용 기판에 의하면, 요철막에서의 요철 형상에 대응하여, 그 상방에 층간 절연막을 통해 형성되는 반사 전극의 표면(즉 반사면)도, 요철형상으로 형성된다. 따라서, 반사 전극의 표면에서의 요철도에 따라, 반사광의 산란도를 높일 수 있다. 이 결과, 해당 액정 패널용 기판을 사용하여 직시형의 반사형 액정 장치를 구성하면, 모든 각도로부터의 입사광에 대하여도 표시 화면에 수직인 방향으로 산란하는 광의 강도를 증가시키는 것이 가능한 가장 적합한 반사 특성을 갖는 반사 전극에 의해, 시야각이 넓으며 동시에 자연스러운 하지면상에서의 밝은 고품질의 반사형 표시를 행할 수 있다.
본 발명의 액정 패널용 기판의 하나의 양태에서는 상기 차광막은 상기 기판에 수직인 방향에서 보아 상기 반사 전극의 간극을 차광함과 동시에, 상기 요철막과 동일막으로 형성되어 있는 것을 특징으로 한다.
이 양태에 의하면, 요철막은 예를 들면 Al 막 등으로 이루어지고, 이것과 동일막으로부터 반사 전극의 간극을 차광하는 차광막이 형성되어 있다. 따라서, 반사 전극 및 요철막의 하방에 트랜지스터를 배치하면, 이 차광막에 의해, 반사 전극의 간극을 통해 입사하는 광을 차광할 수 있으므로, 이 광이 트랜지스터를 구성하는 반도체층에 들어가서 광 리크를 일으키는 사태를 피할 수 있다. 그리고, 요철막과 차광막의 양쪽을 동일막으로 형성함으로써, 적층 구조에 있어서의 층수를 과도하게 증가시키지 않고, 액정 패널용 기판에서의 장치 구성 및 제조 프로세스의 단순화를 꾀하는 것이 가능하게 된다. 더욱이, 요철막이 투명한 막이라도 요철형상으로 형성되어 있으면, 반사 전극에 요철을 부여하는 기본적 기능은 유지되기 때문에, 본 발명에의 반사 전극에 의한 반사광의 산란도를 높이는 효과를 얻게 된다.
본 발명의 액정 패널용 기판의 다른 양태에서는 상기 요철막은 하나의 도전막으로 이루어지고, 상기 하나의 도전막과 동일막으로 형성된 배선을 또한 갖는다.
이 양태에 의하면, 요철막은 예를 들면, Al 막 등의 하나의 도전막으로 이루어지며, 예를 들면 반사 전극과 트랜지스터를 연결하는 중계 배선 등의 배선이, 이러한 하나의 도전막으로 형성된다. 즉, 요철막과 배선의 양쪽을 동일막으로 형성함으로써, 적층 구조에서의 층수를 과도하게 증가시키지 않게 되며, 액정 패널용 기판에서의 장치 구성 및 제조 프로세스의 단순화를 꾀하는 것이 가능하게 된다. 또한, 요철막은 절연막이라도 요철형상으로 형성되어 있는 한, 반사 전극에 요철을 부여하는 기본적 기능은 유지되기 때문에, 본 발명에서의 반사 전극에 의한 반사광의 산란도를 높이는 효과를 얻게 된다.
이 양태에서는 상기 하나의 도전막과 상기 기판 사이에는 층간 절연막을 통해 다른 도전막이 또한 적층되어 있고, 상기 다른 도전막의 존재 및 비존재에 따라해당 다른 도전막의 상방에 위치하는 상기 하나의 도전막 부분으로 이루어진 상기 요철막에 단차가 생기도록 구성하여도 된다.
이와 같이 구성하면, 예를 들면 단순히 평탄막으로 개공된 관통 구멍을 오목부로 하는 요철막인 경우에 그 표면에 2개의 레벨 밖에 없는 것과 비교하여, 요철막의 하방에 위치하는 다른 도전막의 존재 및 비존재에 따라, 요철막의 표면에는 3개 이상의 레벨이 존재하도록 할 수 있다. 이로써, 효율성 있는 반사광의 산란도를 높이는 것이 가능하게 된다. 이 경우, 다른 도전막에 대해서는 요철막의 일면에 미세한 단차가 생기도록 적극적으로 패터닝하여도 되고, 또는 다른 도전막으로 형성되는 배선 등의 패턴을 그대로 이용하여 단차가 생기도록 구성하여도 된다.
본 발명의 액정 패널용 기판의 다른 양태에서는 상기 요철막은 평탄막에 다수의 미세 구멍이 불규칙하게 형성됨으로써 요철형상으로 형성되어 있다.
이 양태에 의하면, 평탄막을 형성한 후에, 에칭에 의해 구멍을 개공하면 요철막을 형성할 수 있으므로, 비교적 용이하게 요철막을 형성할 수 있다. 특히, 해당 요철막과 동일막으로부터 배선이나 차광막을 형성하는 경우에는 이들의 배선이나 차광막을 포토리소그라피 및 에칭에 의해 패터닝하는 것과 동시에 이러한 구멍을 개공 가능하게 되므로, 제조 프로세스를 간략화하는 데에 있어서 유리하다.
또한, 구멍을 대신하여 미세한 돌기형 부분을 형성함으로써 요철막을 형성하는 것, 즉 오목부가 아니라 볼록부를 가지도록 요철막을 형성하는 것도 가능하다. 이 경우에도, 해당 요철막과 동일막으로부터 배선이나 차광막을 형성하는 경우에는 이들의 배선이나 차광막을 포토리소그라피 및 에칭에 의해 패터닝하는 것과 동시에 형성가능하게 되므로, 제조 프로세스를 간략화하는 데에 있어서 유리하다.
본 발명의 액정 패널용 기판의 다른 양태에서는 상기 기판은 반도체 기판으로 이루어진 것을 특징으로 한다.
이 양태에 의하면, 반도체 기판상에 반사 전극의 스위칭 제어용 트랜지스터를 형성할 수 있다.
이 양태에서는 상기 기판은 단결정 실리콘으로 형성되어 있어도 된다.
본 발명의 액정 패널용 기판의 다른 양태에서는 상기 기판은 투명 기판으로 이루어진다.
이 양태에 의하면, SOG 막을 개재하여 축적된 요철막을 사용하여 반사 전극의 표면을 요철형상으로 할 수 있으며, SOG막 상에 SOG 기술을 이용하여 트랜지스터를 형성하는 것도 가능하게 된다.
이 양태에서는 상기 기판은 유리로 형성되어도 된다.
본 발명의 액정 패널용 기판의 다른 양태에서는 상기 층간 절연막에는 SOG 막이 포함되어 있다.
이 양태에 의하면, SOG 막을 통해 적층된 요철막을 사용하여 반사 전극의 표면을 요철형상으로 할 수 있으며어, S0G 막상에 S0G 기술을 이용하여 트랜지스터를 형성하는 것도 가능하다.
이 양태에서는 상기 SOG 막은 에치백되어도 된다.
이와 같이 S0G 막을 에치백하면, 그 상방에 형성되는 반사 전극에, 보다 양호한 반사 특성을 갖게 하는 것이 가능하게 된다.
본 발명의 액정 패널은 상기 과제를 해결하기 위해, 상술한 본 발명의 액정패널용 기판과 투명한 대향 기판 사이에 액정이 삽입되어 구성되는 것을 특징으로 한다.
본 발명의 액정 패널에 의하면, 상술한 본 발명의 액정 패널용 기판을 구비하고 있으므로, 해당 액정 패널을 사용하여 직시형의 반사형 액정 장치를 구성하면, 가장 적합한 반사 특성을 갖는 반사 전극에 의해, 시야각이 넓으며 동시에 자연스러운 하지면상에서의 밝은 고품질의 반사형 표시를 행할 수 있다.
본 발명의 전자기기는 상기 과제를 해결하기 위해, 상술한 본 발명의 액정 패널을 구비하는 것을 특징으로 한다.
본 발명의 전자기기에 의하면, 상술한 본 발명의 액정 패널을 구비하고 있으므로, 해당 액정 패널을 사용하여 구성된 직시형의 반사형 표시부에 의해, 시야각이 넓으며 동시에 자연스러운 하지면상에서의 밝은 고품질의 반사형 표시를 행할 수 있다.
본 발명의 액정 패널용 기판의 제조 방법은 상기 과제를 해결하기 위해, 기판상에 복수의 주사선 및 복수의 데이터 선과, 상기 주사선 및 상기 데이터 선에 접속된 트랜지스터와, 상기 트랜지스터에 접속된 반사 전극을 갖는 액정 패널용 기판의 제조 방법으로서, 상기 기판상에서의 상기 반사 전극에 대응할 예정의 영역에, 요철형상의 요철막을 형성하는 공정과, 해당 요철막상에 층간 절연막을 개재하여 상기 반사 전극을 형성하는 공정을 구비한 것을 특징으로 한다.
본 발명의 액정 패널용 기판의 제조 방법에 의하면, 우선 기판상에서의 반사 전극에 대응한 예정인 영역에, 요철형상의 요철막이 형성된다. 이 공정은 예를 들면, 평탄막을 형성한 후에, 에칭에 의해 다수의 미세한 구멍을 개공함으로써 비교적 용이하게 행하여진다. 다음에, 해당 요철막 상에, 층간 절연막을 개재하여 반사 전극이 형성된다. 따라서, 상술한 본 발명의 액정 패널용 기판을 비교적 용이하게 또한 재현성 있게 제조할 수 있다.
본 발명의 액정 패널용 기판은 기판에, 서로 교차하는 복수의 행 주사선 및 복수의 열 주사선과, 상기 열 주사선에 따라 배열된 복수의 데이터 선과, 전압 신호를 공급하는 전압 신호선과, 상기 행 주사선과 상기 열 주사선의 교차에 대응하여 배치되는 복수의 화소 구동 회로를 구비하며,
상기 화소 구동 회로는 화소 전극과, 상기 행 주사선의 선택시에 도통 상태가 되며, 상기 행 주사선과 상기 열 주사선의 적어도 한쪽의 비선택시에는 비도통 상태로 되는 스위칭 회로와, 상기 스위칭 회로가 도통 상태 시에 상기 데이터 선의 데이터 신호를 받아들여, 상기 스위칭 회로가 비도통 상태 시에 데이터 신호를 유지하는 메모리 회로와, 상기 메모리 회로에 유지된 데이터 신호가 제 1 레벨일 경우는 상기 화소 전극에 상기 전압 신호선으로부터 제 1 상기 전압 신호를 출력하고, 제 2 레벨일 경우는 상기 화소 전극에 상기 전압 신호선으로부터 제 2 상기 전압 신호를 출력하는 화소 드라이버를 구비하며, 상기 화소 드라이버는 차광막을 거쳐 반사 전극에 접속되어 구성되고, 상기 반사 전극의 하방에, 층간 절연막을 통해 상기 차광막에 대응하는 영역에 적층되는 동시에 요철형상으로 형성된 상기 차광막과 동일막으로 이루어진 요철막을 갖는 것을 특징으로 한다.
본 발명의 이러한 구성에 의하면, 반사 전극은 차광막을 통해 화소 드라이버에 접속되기 때문에, 반사 전극의 간극부에 대응하는 영역에서는 입사하는 광이 화소 드라이버에 들어가서 화소 드라이버가 광 리크하지 않고 차광하도록 설정할 수 있다. 또한, 차광막과 동일막에 의해, 반사 전극에 대응하는 영역에 요철막을 형성하고, 요철막에 있어서의 요철형상에 대응하여, 그 상방에 층간 절연막을 통해 형성되는 반사 전극의 표면(즉 반사면)도, 요철형상으로 형성된다. 이 때문에, 반사 전극의 표면에서의 요철도에 따라, 반사광의 산란도를 높일 수 있다. 이 결과, 해당 액정 패널용 기판을 사용하여 직시형의 반사형 액정 장치를 구성하면, 모든 각도로부터의 입사광에 대하여도 표시 화면에 수직인 방향으로 산란하는 광의 강도를 증가시키는 것이 가능한 가장 적합한 반사 특성을 갖는 반사 전극에 의해, 시야각이 넓으며 동시에 자연스러운 하지면상에서의 밝은 고품질의 반사형 표시를 행할 수 있다.
본 발명의 이러한 작용 및 다른 이득은 다음에 설명하는 실시예로부터 분명해진다.
이하, 본 발명의 적합한 실시예를 도면을 참조하여 설명한다.
(액정 패널의 개요 구성과 본 발명의 액정 패널용 기판의 제 1 실시예)
처음으로, 본 발명의 액정 패널용 기판을 구비하여 구성되는 액정 패널 전체의 개요 구성과, 본 발명의 액정 패널용 기판의 제 1 실시예의 구성에 대해서, 도 1 및 도 5 및 도 13 및 도 14를 참조하여 설명한다. 여기에, 도 1은 본 발명의 제 1실시예에서의 반사 전극측의 액정 패널용 기판의 화소 영역의 단면도이고, 도 5a는 상기 화소 영역의 평면도이며, 도 5b는 도 5a에서의 반사 전극의 간극부를 확대하여 도시한 평면도이다. 또한, 도 13은 액정 패널 전체의 평면도이고, 도 14는 그 A-A' 단면도이다.
본 발명에서의 반사 전극측의 액정 패널용 기판에서는 도 1에 도시된 바와 같이, 기판(1)으로서 반도체 기판을 사용하고 있다. 또한, 이 기판(1)의 재료는 본 실시예에 한정되는 것이 아니다. 예를 들면 유리 기판과 같은 투명 기판을 사용하여도 된다.
여기서 우선, 본 발명의 반사형 액정 패널의 전체 구성의 개요에 대해서 도 13 및 도 14을 참조하여 설명한다.
도 13 및 도 14에 도시된 바와 같이, 반사 전극측(도 14에 하측)의 기판(1)의 중앙부에는 화상 표시 영역(20)이 형성되고, 화상 표시 영역(20)에는 후술의 행 주사선과 열 주사선이 매트릭스 형상으로 배치되어 있다. 행 주사선과 열 주사선과의 교점에 따라 각 화소가 배치되고, 각 화소에는 반사 전극(13)이 형성되며, 또한 각 반사 전극(13)하에서의 기판(1) 상에는 후술하는 바와 같이 액정 화소 구동 회로가 형성되어 있다. 화상 표시 영역(20)의 주변 영역에는 행 주사선에 행 주사 신호를 공급하는 행 주사선 구동 회로(111), 열 주사선에 열 주사 신호를 공급하는 열 주사선 구동 회로(113) 및 패드 영역(26)을 통해 외부로부터 입력 데이터를 받아들이는 입력 데이터 선(22)이 배치되어 있다. 기판(1)과, 이것에 대향 배치되는 동시에 내면에 공통 전극(33)이 형성된 예를 들면, 유리로 구성된 투명한 대향 기판(35)과는 시일재(36)에 의해 실선과 일점 쇄선으로 삽입된 영역에서 접착 고정되어 있고, 그 간극에 액정(37)이 밀봉되어 액정 패널(3O)이 구성되어 있다. 또한, 기판(1) 상에서의 화상 표시 영역(20)의 주위에 점선으로 삽입된 해칭 영역에는 행 주사선 구동 회로(111), 열 주사선 구동 회로(113) 및 입력 데이터 선(22)에 광이 입사하는 것을 방지하는 동시에 화상 표시 영역(20)의 틀 테두리를 규정하는 차광막(25)이 형성되어 있다.
다음에, 액정 패널용 기판의 제 1 실시예의 단면 구조에 대해서 도 1을 참조하여 상세히 설명한다.
도 1에 있어서, 기판(1)은 예를 들면 단결정 실리콘과 같은 P형 반도체 기판(또는 N형 반도체 기판)으로 이루어지고, 기판(1)의 표면에는 기판(1)보다 불순물 농도가 높은 N형 웰 영역(2)(또는 P형 웰 영역)이 형성되어 있다. 이 웰 영역(2)은 도 13에 도시된 열 주사선 구동 회로(113)나 행 주사선 구동 회로(111), 입력 데이터 선(22) 등의 주변 회로를 구성하는 소자가 형성되는 부분의 웰 영역과는 분리하여 형성하여도 된다.
웰 영역(2)상에는 기판(1)상에 형성되는 소자 분리용 필드 산화막(소위 LOCOS)(3)이 형성되어 있다. 필드 산화막(3)은 예를 들면 선택 열 산화에 의해 형성된다. 필드 산화막(3)에 개구부가 형성되고, 이 개구부의 내측 중앙에, 실리콘기판 표면의 열 산화에 의해 형성되는 게이트 산화막을 통해 폴리실리콘 또는 메탈실리사이드 등으로 이루어진 게이트 전극(5)이 형성되고, 이 게이트 전극(5)의 양측의 웰 영역(2)의 표면에는 불순물 층(이하, 도핑층이라 한다)으로 이루어진 소스·드레인 영역(6a, 6b)이 형성되고, 전계 효과 트랜지스터(이하, FET라 한다)가 구축되어 있다. 그리고, 소스·드레인 영역(6a 및 6b)의 상방에는 예를 들면 BPSG(Boron Phosphorus Silica Grass)막으로 이루어진 제 1 층간 절연막(7)을 통해, 기판(1)측에서 세어 1층째인 제 1 도전층(8a, 8b)이 형성되어 있다. 이 제 1 도전층(8a, 8b)은 예를 들면 알루미늄층 또는 탄탈층을 스퍼터법으로 500nm 퇴적시킴으로써 형성된다. 제 1 도전층(8a)은 제 1 층간 절연막(7)에 형성된 콘택트 홀을 통해 소스 영역(또는 드레인 영역)(6a)과 전기적으로 접속되어, FET의 소스 전극(또는 드레인 전극)을 구성한다. 또한, 제 1 도전층(8b)은 제 1 층간 절연막(7)에 형성된 콘택트 홀을 통해 드레인 영역(또는 소스 영역)(6b)에 전기적으로 접속되어, FET의 드레인 전극(또는 소스 전극)을 구성한다.
제 1 도전층(8a, 8b)의 상방에는 예를 들면 실리콘 산화막으로 이루어진 제 2 층간 절연막(9)이 형성되고, 제 2 층간 절연막(9)에는 콘택트 홀(9b)이 개공되어있다. 또한 그 상방에는 기판(1)측에서 세어 2층째인 제 2 도전층(10a, 10b)이 형성되어 있다. 이 제 2 도전층(10a, 10b)은 예를 들면, 알루미늄 층 또는 탄탈 층을 스퍼터법으로 500nm 퇴적시킴으로써 형성된다. 제 1 도전층(8b)과 제 2 도전층(10b)은 콘택트 홀(9b)을 통해 전기적으로 접속되어 있다. 또한, 제 2 층간 절연막(9)은 예를 들면 스퍼터법 또는 TEOS(테트라에틸옥소실리케이트)를 사용한 플라즈마 CVD법에 의해 형성할 수 있다. 본 실시예에서는 예를 들면 실리콘 산화막을 TEOS의 플라즈마 CVD에 의해 1100nm 퇴적시킴으로써, 제 2 층간 절연막(9)이 형성되어 있다.
제 2 도전층(10a)은 한쪽에서 반사 전극(13)의 간극부에 대응하는 영역에 있어서는 입사하는 광이 기판(1)상의 반도체 층측(웰 영역(2))에 들어가서 FET가 광 리크하지 않도록, 차광하는 기능을 갖는다. 즉 이 영역에서는 특히 오목부가 형성되지 않고(즉 미세한 구멍이 개공되지 않고), 반사 전극(13)의 간극을 덮도록 평면 레이아웃되어 있다. 한편, 제 2 도전층(10a)은 반사 전극(13)에 대응하는 영역에 있어서는 둥지 구멍 모양으로 구멍이 불규칙하게 배치된 오목부가 형성되어 있다. 또한, 이 구멍의 직경은 O.5 내지 10μm가 바람직하고, 이 범위의 임의의 사이즈 또는 여러 종류의 사이즈로도 가능하다. 또한, 구멍의 형상은 본 실시예에 한정되는 것이 아니다. 예를 들면 정8각형과 같은 다각형을 적용하여도 된다.
또한, 이러한 구멍을 형성하는 공정은 제 2 도전층(10a, 10b)으로부터 배선이나 차광막을 포토리소그라피 및 에칭에 의해 패터닝하는 공정과 동시에 행할 수 있으므로 제조 프로세스상 유리하다.
또한, 본 실시예에서는 제 2 도전층(10b)은 콘택트 홀(9b)을 통해 제 1 도전층(8b)에 직접 접속하였지만, 텅스텐 등의 고융점 금속으로 이루어진 접속 플러그를 사용하여 접속하여도 된다.
또한, 제 2 도전층(10a, 10b)의 상방에는 3층 구조를 가지는 제 3 층간 절연막(11a, 11b, 11c)이 형성되어 있다. 본 실시예에서는 제 3 층간 절연막(11a)은 예를 들면 TEOS의 플라즈마 CVD에 의한 막두께 600nm의 실리콘 산화막으로 형성되고, 제 3 층간 절연막(11b)은 예를 들면 SOG(Spin 0n Glass) 막에 의한 막두께 320nm의 실리콘 산화막으로 형성된다. 또, S0G 막의 두께는 본 실시예에 한정되는 것이 아니지만, 반사 전극(13)에 대응하는 영역에 적당한 오목부를 형성하기 위해서는 100 내지 500nm 정도인 것이 바람직하다. 또한 SOG 막으로부터 제 3 층간 절연막(11b)을 형성한 후, 이 S0G 막과 제 3 층간 절연막(11a)을, 선택성이 없는 조건 또는 임의의 조건으로 에칭하여도 된다. 본 실시예에서는 SOG 막으로 이루어진 제 3 층간 절연막(11b 및 11a)을, 선택성이 없는 조건으로 500nm 에칭한다. 또, 이 때의 에칭량은 본 실시예에 한정되는 것이 아니라, 100 내지 500nm 정도인 것이 바람직하다. 또, 제 3 층간 절연막(11c)은 제 3 층간 절연막(11a)과 동일하게, 예를 들면 TEOS의 플라즈마 CVD에 의한 막두께 5O0nm의 실리콘 산화막으로 형성한다. 이와 같이 하여 반사 전극(13)에 대응하는 제 3 층간 절연막(11a, 11b, 11c)의 표면에 형성되는 오목부의 테이퍼는 완만한 곡선 형상으로 되기 때문에, 이 위에 양호한 반사 특성을 갖는 반사 전극(13)이 형성된다.
제 2 도전층(10a)과 동시에 형성되는 제 2 도전층(10b)과 반사 전극(13)의 접속은 제 3 층간 절연막(11a, 11b, 11c)에 개구된 콘택트 홀에, 텅스텐 등의 고융점 금속으로 이루어진 접속 플러그(12)를 CVD법 등으로 매립 형성하여 행하여진다.
접속 플러그(12)를 형성한 후, 반사 전극(13)으로서, 기판(1)측에서 세어 3층째인 제 3 도전층이, 예를 들면 저온 스퍼터법에 의해 알루미늄으로 형성된다. 이로써, 90% 이상의 고반사율을 갖는 반사 전극(13)이 형성 가능하다.
이상에 의해, 제조 프로세스를 증가시키지 않고, 가장 적합한 반사 특성을 갖는 반사 전극을 용이하게 또한 재현성 양호하게 작성할 수 있으며, 시야각이 넓고 또한 자연스러운 하지면상에서의 밝은 고품질의 반사형 표시를 행할 수 있는 반사형 액정 패널을 제공할 수 있다.
또한, 본 실시예에서는 특히, 도 1에 도시된 바와 같이, 제 1 도전층(8a, 8b)의 존재 및 비존재에 의해, 제 1 도전층(8a, 8b) 막의 상방에 위치하는 제 2 도전층(10a)에 단차가 발생되어 있고, 이 단차에 의해 최종적으로 반사 전극(13)에도 단차가 생기도록 구성되어 있다. 이 때문에, 가령 평탄한 제 2 도전층(10a)에 오목부가 형성되어 있는 경우와 비교하여, 반사 전극(13)의 표면에는 대체로 4개의 레벨이 존재하도록 할 수 있다. 따라서, 효율성 있는 반사광의 산란도를 높이는 것이 가능하게 된다. 특히, 가령 평탄한 도전층(10a)에 오목부가 형성되어 있는 경우에 생길 수 있는 2중 찍힘 등의 불량을 피할 수 있다. 또한, 본 실시예에서는 제 1 도전막(8a, 8b)으로 형성되는 배선 등의 패턴을 그대로 이용하여 단차가 생기도록 구성되어 있지만, 후술의 제 2 실시예와 같이, 제 1 도전막(8a, 8b)에 대해서도, 제 2 도전층(10a)의 일면에 걸쳐 미세한 단차가 생기도록, 다수의 미소한 요철부를 갖도록 적극적으로 패터닝하여도 된다.
다음에, 도 1에 도시되어 있는 액정 패널용 기판에서의 화소 영역의 오목부 및 차광층의 배치에 대해서 도 5를 참조하여 설명한다.
도 5a에 있어서, 제 1 실시예의 액정 패널용 기판의 화소 영역에는 다수의 오목부가 형성된 제 2 도전층(10a) 상에, 다수의 매끄러운 요철부를 갖는 반사 전극(13)이 형성되어 있고, 오목부가 형성되어 있지 않은 제 2 도전층(10a)이 반사 전극(13)의 간극을 덮도록 형성되어 있다. 또한, 각 반사 전극(13)의 중앙에는 상술과 같이 드레인 전극(또는 소스 전극)(8b)과 제 2 도전층(10b)의 접속부가 되는 콘택트 홀(9b)이 형성되어 있고, 이것에 인접하여 제 2 도전층(10b)과 반사 전극(13)을 접속하기 위한 접속 플러그(12)가 형성되어 있다.
도 5b에 확대하여 도시한 바와 같이, 제 2 도전층(10a)은 반사 전극(13)에 대응하는 영역(B)에서는 둥지구멍모양으로 구멍이 불규칙하게 배치된 오목부가 형성되어 있고, 이 영역(B)을 제외한 반사 전극(13)의 간극부에 대응하는 영역에서는 입사하는 광이 기판(1)상의 반도체 층측에 들어가서 FET가 광 리크하지 않도록, 오목부가 형성되어 있지 않다. 본 실시예에서는 구멍의 모양에는 원형을 적용하고 있다. 또, 구멍의 직경은 O.5 내지 5μm가 바람직하고, 이 범위의 임의의 사이즈 또는 수종류의 사이즈도 가능하다. 또한, 구멍의 모양은 본 실시예에 한정되는 것이 아니다. 예를 들면 정8각형과 같은 다각형을 적용하여도 된다.
또한, 도 5b에 있어서, 반사 전극(13)의 단부로부터 오목부 영역의 단부까지의 거리(A)는 특별히 한정되는 것이 아니지만, 차광 기능을 갖기 위해서는 약 3μm 이상인 것이 바람직하다.
(본 발명의 액정 패널용 기판의 제 2 실시예)
다음에, 본 발명의 액정 패널용 기판의 제 2 실시예에 대해서 도 2 및 도 5를 참조하여 설명한다. 여기에, 도 2는 본 발명을 적용한 반사형 액정 패널의 반사 전극측의 액정 패널용 기판의 제 2 실시예의 단면도이다. 또한, 도 2에서는 도 1에 도시한 구성 요소와 같은 구성 요소에 대해서는 같은 참조 부호를 붙이고, 그 설명은 생략한다.
도 2에 도시한 바와 같이, 제 2 실시예에서는 제 1 실시예와 같이 접속 플러그(12)를 사용하지 않고, 제 2 도전층(10b)과 반사 전극(13)을 콘택트 홀을 통해 직접 접속하고 있다. 이로 인해, 본 실시예는 공정 프로세스의 간략화라는 점에있어서, 대단히 유효하다. 또한, 제 2 실시예에서는 제 1 도전층(8a, 8b)에 부가하여, 제 1 도전층(8c)이 형성되어 있다. 제 1 도전층(8c)은 제 2 도전층(10a)의 일면에 걸쳐 미세한 단차가 생기도록, 다수의 미소한 오목부가 개공된 부분을 갖도록 패터닝되어 있다. 이로써, 예를 들면 평탄한 제 2 도전층(10a)에 오목부가 형성되어 있는 경우와 비교하여, 반사 전극(13)의 표면 전체에 걸쳐 대략 4개의 레벨이 존재하게 되며, 효율성 있는 반사광의 산란도를 높이는 것이 가능하게 된다. 그 밖의 구성에 대해서는 도 1에 도시된 제 1 실시예의 경우와 마찬가지이다. 특히, 제 2 실시예에서의 화소 영역의 오목부 및 차광층의 배치에 대해서도, 도 5에 도시된 제 1 실시예의 경우와 같다.
(본 발명의 액정 패널용 기판의 제 3 실시예)
다음에, 본 발명의 액정 패널용 기판의 제 3 실시예에 대해서 도 3 및 도 6을 참조하여 설명한다. 여기에, 도 3은 본 발명을 적용한 반사형 액정 패널의 반사 전극측의 액정 패널용 기판의 제 3 실시예의 단면도이다. 또한, 도 3에서는 도 1에 도시된 구성 요소와 같은 구성 요소에 대해서는 같은 참조 부호를 붙이고, 그 설명은 생략한다.
도 3에 도시된 바와 같이, 제 3 실시예에서는 제 1 실시예와 같이 중계 배선으로서의 제 2 도전층(10b)을 사용하지 않고, 드레인 전극(또는 소스 전극)(8b)과 반사 전극(13)을, 접속 플러그(12)에 의해 전기적으로 접속하고 있다. 접속 플러그(12)에는 텅스텐 등의 고융점 금속을 사용한다.
이 때, 도 6에 도시된 바와 같이, 제 2 도전층(10a)의 둥지 구멍 모양으로 구멍이불규칙하게 배치된 오목부는 각 화소에서의 접속 플러그(12)가 형성되는 콘택트 홀의 주위와 반사 전극(13)의 간극부를 제외하고, 화소 표시 영역(20)의 전역에 걸쳐 형성할 수 있기 때문에, 보다 적합한 반사 특성을 갖는 반사 전극을 형성하는 것이 가능하게 된다.
또한, 제 3 실시예에서는 도 3에 도시된 바와 같이, 층간 절연막(9)에 평탄화 처리가 실시되어 있다. 이와 같이 평탄화 처리를 행하면, 제 2 도전층(10a)의 하지에서의 단차나 요철에 의하지 않고, 제 2 도전층(10a)에 형성된 오목부에 의해 반사 전극(13)의 표면을 요철형상으로 할 수 있으므로, 반사 전극(13)의 일면을 균일한 요철형상으로 할 수 있다. 그 밖의 구성에 대해서는 도 1에 도시된 제 1 실시예의 경우와 마찬가지이다.
(본 발명의 액정 패널용 기판의 제 4 실시예)
다음에, 본 발명의 액정 패널용 기판의 제 4 실시예에 대해서 도 4 및 도 5를 참조하여 설명한다. 여기에서, 도 4는 본 발명을 적용한 반사형 액정 패널의 반사 전극측의 액정 패널용 기판의 제 4 실시예의 단면도이다. 또한, 도 4에서는 도 1에 도시한 구성 요소와 같은 구성 요소에 대해서는 같은 참조 부호를 붙이고, 그 설명은 생략한다.
도 4에 도시된 바와 같이, 제 4 실시예에서는 제 1 실시예의 경우와 달리, 기판(1')은 석영이나 무알칼리성의 유리 기판으로 이루어지고, 이 기판(1') 상에는 단결정 또는 다결정 또는 아몰퍼스의 실리콘막(소스·드레인 영역(6a', 6b')의 형성층)이 형성되어 있고, 이 실리콘막 상에는 예를 들면 열산화하여 형성한 산화 실리콘막과 CVD법으로 퇴적한 질화 실리콘의 2층 구조로 이루어진 절연막으로 이루어진 게이트 절연막이 형성되어 있다. 또한, 이 실리콘막에는 N형 불순물(또는 P형불순물)이 도핑되어, TFT의 소스·드레인 영역(6a', 6b')이 형성되며, 게이트 절연막상에는 TFT의 게이트 전극(5)이 폴리실리콘 또는 메탈실리사이드 등에 의해 형성되어 있다. 그 밖의 구성에 대해서는 제 1 실시예의 경우와 마찬가지로, 특히 게이트 전극(5) 상에는 제 1 실시예의 경우와 같이, 제 1 층간 절연막(7), 제 1 도전층(8a, 8b), 제 2 층간 절연막(9), 제 2 도전층(10a, 10b), 제 3 층간 절연막(11a, 11b, 11c) 및 반사 전극(13)이, 이러한 순서로 적층 형성되어 있다. 또한, 제 4 실시예에서의 화소 영역의 오목부 및 차광층의 배치에 대해서도, 도 5에 도시된 제 1 실시예의 경우와 마찬가지이다.
또한, 도 4에서는 게이트 전극(5)이 채널보다 상방에 위치하는 톱 게이트 타입이지만, 게이트 전극을 먼저 형성하고, 게이트 절연막을 개재한 후에 채널이 되는 실리콘 막을 배치하는 보텀 게이트 타입으로 하여도 무방하다.
또한 이상 설명한 제 1 내지 제 4 실시예에서는 제 2 도전층(10a)에 구멍을 개공함으로써, 즉 오목부를 형성함으로써 제 2 도전층(10a)을 요철형상으로 형성하였지만(도 1 내지 도 4 참조), 제 2 도전층에 볼록부를 형성함으로써 또는 제 2 도전층을 미세한 다수의 돌기형상으로 형성함으로써, 제 2 도전층(10a)을 요철형상으로 형성하여도 된다. 이 경우에도, 제 2 도전층(10b)을 형성하는 공정과 동시에 포토리소그라피 및 에칭에 의해 제 2 도전층을 요철형상으로 형성하는 것이 가능하다.
(본 발명의 액정 패널의 화소 및 그 구동 회로의 설명)
다음에, 상술한 각 실시예와 동일하게 구성된 반사 전극을 화소 전극으로서 화소마다 구동하도록 구성된 각 화소에 형성되는 구동 회로의 일례에 대해서 도 7 및 도 8을 참조하여 설명한다. 여기에, 도 7은 본 발명의 액정 패널의 화소 및 그 구동 회로 등의 일례를 도시한 블록도이고, 도 8은 도 7의 구동 회로를 CMOS 트랜지스터로 구성한 경우의 회로도이다.
도 7에 있어서, 화상 표시 영역에는 행 주사선(110- n)(n은 행 주사선의 행을 나타내는 자연수)과 열 주사선(112-m)(m은 열 주사선의 열을 나타내는 자연수)이 매트릭스 형상으로 배치되고, 서로의 주사선의 교차점에 각 화소의 구동 회로가 배치되어 있다. 또한, 화상 표시 영역에는 열 주사선(112-m)을 따라 입력 데이터 선(114)으로부터 분기된 열데이터 선(115-d)(d는 열 데이터 선의 열을 나타내는 자연수)도 배치된다. 화상 표시 영역의 행측의 주변 영역에는 행 주사선 구동 회로(111)가 배치되고, 화상 표시 영역의 열측의 주변 영역에는 열 주사선 구동 회로(113)가 배치되어 있다.
행 주사선 구동 회로용 제어 신호(120)에 의해 행 주사선 구동 회로(111)가 제어되고, 선택된 행 주사선(110-n)에는 선택 신호가 출력된다. 선택되지 않은 행 주사선은 비선택 전위에 설정된다. 마찬가지로, 열 주사선 구동 회로용 제어 신호(121)에 의해 열 주사선 구동 회로(113)가 제어되고, 선택된 열 주사선(112-m)에 선택 신호가 출력되며, 비선택의 열 주사선은 비선택 전위에 설정된다. 어느 것의 행 주사선 및 어느 것의 열 주사선을 선택할 것인가는 제어 신호(120, 121)에 의해 결정된다. 즉, 제어 신호(120, 121)는 선택 화소를 지정하는 어드레스 신호이다.
선택된 행 주사선(110-n)과 선택된 열 주사선(112-m)의 교차점 근방에 배치되는 스위칭 제어 회로(109)는 양 주사선의 선택 신호를 받아 온 신호를 출력하고, 행 주사선(110-n)과 열 주사선(112-m)의 적어도 한쪽이 비선택되면 오프 신호를 출력한다. 즉, 선택된 행 주사선과 열 주사선의 교차점에 위치하는 화소의 스위칭 제어 회로(109)에서만 온 신호가 출력되며, 다른 스위칭 제어 회로(109)로부터는 오프 신호가 출력된다. 본 실시예에서는 이 스위칭 제어 회로(109)의 온, 오프 신호에 의해 액정 화소 구동 회로(101)를 제어한다.
다음에, 액정 화소 구동 회로(101)의 구성 및 동작에 대해서 도 7을 참조하여 설명한다.
도 7에 도시된 바와 같이, 액정 화소 구동 회로(101)는 스위칭 회로(102), 메모리 회로(103) 및 액정 화소 드라이버(104)를 구비하여 구성되어 있다.
스위칭 회로(102)는 스위칭 제어 회로(109)의 온 신호에 의해 도통 상태가 되며, 오프 신호에 의해 비도통 상태가 된다. 스위칭 회로(102)는 도통 상태로 되면, 거기에 접속되어 있는 데이터 선(115-d)의 데이터 신호를 스위칭 회로(102)를 통해 메모리 회로(103)에 기록된다. 한편, 스위칭 회로(1O2)는 스위칭 제어 회로(109)의 오프 신호에 의해 비도통 상태로 되어, 메모리 회로(103)에 기록된 데이터 신호를 유지한다.
메모리 회로(103)에 유지된 데이터 신호는 화소마다 배치되는 액정 화소 드라이버(104)에 공급된다. 액정 화소 드라이버(104)는 공급된 데이터 신호의 레벨에 따라, 제 1 전압 신호선(118)에 공급되는 제 1 전압(116), 또는 제 2 전압 신호선(119)에 공급되는 제 2 전압(117) 중 어느 하나를 액정 화소(105)의 반사 전극(13)에 공급한다. 제 1 전압(116)은 액정 패널이 노멀리 화이트 표시인 경우에, 액정 화소(105)를 흑 표시 상태로 하는 전압이며, 한편 제 2 전압(117)은 액정 화소(105)를 백 표시 상태로 하는 전압이다.
메모리 회로(103)에 유지된 데이터 신호가 H 레벨일 경우는 액정 화소 드라이버(104)에 있어서, 노멀리 화이트 표시인 경우 액정을 흑 표시시키는 제 1 전압 신호선(118)에 접속되는 게이트가 도통 상태가 되며, 각 화소에서의 반사 전극(13)에 제 1 전압(116)이 공급되고, 대향 전극(108)에 공급되는 기준 전압(122)의 전위차에 의해 액정 화소(105)가 흑 표시 상태가 된다. 마찬가지로, 유지된 데이터 신호가 L 레벨일 경우는 액정 화소 드라이버(104)에 있어서 제 2 전압 신호선(119)에 접속되는 게이트가 도통 상태가 되고, 반사 전극(13)에 제 2 전압(117)이 공급되어 액정 화소(105)가 백 표시 상태가 된다.
이상의 구성에 의해, 전원 전압, 제 1 전압(116), 제 2 전압(117) 및 기준 전압(122) 모두 논리 전압 정도로 구동되며, 또한 화면 표시의 재기록이 필요 없는경우는 메모리 회로(103)의 데이터 유지 기능에 의해 표시 상태를 유지할 수 있으므로 거의 전류가 흐르지 않는다.
또, 액정 화소(105)는 유지된 데이터 신호에 따라 액정 화소 드라이버(104)로부터 출력된 제 1 전압(116) 또는 제 2 전압(117) 중 어느 한쪽이 선택되어 공급되는 반사 전극(13)이 화소마다 형성되고, 이 반사 전극(13)과 대향 전극(108) 사이에 개재하는 액정층(107)에 양 전극의 전위차가 인가되며, 이 전위차에 따른 액정 분자의 배향 변화에 따라 흑 표시 상태(온 표시 상태)와 백 표시 상태(오프 표시 상태)가 된다. 액정 패널은 상술과 같이 반도체 기판 등의 기판(1)과 유리 등의 기판(35) 사이에 액정(37)을 밀봉하여 삽입 지지하고(도 14 참조), 기판(1)상에, 매트릭스 형상으로 반사 전극(13)을 배치하며, 그 반사 전극(13)의 하방에 액정 화소 구동 회로(101), 행 주사선(110-n), 열 주사선(112-m), 열 데이터 선(115-d), 행 주사선 구동 회로(111), 열 주사선 구동 회로(113) 등을 형성하여 구성되어 있다(도 13 참조). 각 화소는 반사 전극(13)과, 대향 전극(33) 사이에 화소마다 전압을 인가하여, 그 사이에 개재되는 화소 마다의 액정층(37)에 전압 공급하여, 액정 분자의 배향을 각 화소마다 변화시킨다.
다음에, 상술과 같이 구성되는 액정 화소 구동 회로 등의 구체적인 회로 구성의 일례에 대해서 설명한다.
도 8에 도시된 바와 같이, 본 실시예에 있어서, 스위칭 제어 회로(109)는 CM0S 트랜지스터 구성의 NOR 게이트 회로(109-1)와 CMOS 트랜지스터 구성의 인버터(109-2)의 논리 회로에 의해 구성할 수 있다. NOR 게이트 회로(109-1)는 2입력 모두 부논리의 선택 신호가 입력되었을 때에 정논리의 온 신호를 출력하고, 인버터(109-2)에 의해 부논리의 온 신호를 출력한다. 또한, 스위칭 회로(102)는 CMOS 트랜지스터 구성의 트랜스미션 게이트(102-1)에 의해 구성할 수 있다. 트랜스미션 게이트(102-1)는 스위칭 제어 회로(109)의 온 신호에 의해 도통해서 열데이터 선(115)과 메모리 회로(103)를 연결하고, 오프 신호에 의해 비도통으로 된다. 메모리 회로(103)는 CM0S 트랜지스터 구성의 클록드 인버터(103-1)와 CMOS 트랜지스터 구성의 인버터(103-2)를 귀환 접속한 구성으로 할 수 있다. 데이터 신호는 스위칭 제어 회로(109)의 온 신호에 의해 스위칭 회로(102)로부터 메모리 회로(103)에 받아들여, 인버터(103-2)에 의해 반전되며, 스위칭 제어 회로(109)의 오프 신호에 의해 동작하는 클록드 인버터(103-1)에 의해 출력을 귀환하여 데이터 신호를 유지한다. 액정 화소 드라이버(104)는 2개의 CMOS 트랜지스터 구성의 트랜스미션 게이트(104-1 및 104-2)에 의해 구성할 수 있다. 메모리 회로(103)에 유지된 데이터 신호가 H 레벨일 경우는 액정 화소 드라이버(104)에 있어서, 노멀리 화이트 표시인 경우 액정을 흑 표시시키는 제 1 전압 신호선(118)에 접속되는 트랜스미션 게이트(104-1)가 도통 상태가 되며, 반사 전극(13)에 제 1 전압(116)이 공급되어, 대향 전극(108)에 공급되는 기준 전압(122)의 전위차에 의해 액정 화소(105)가 흑 표시 상태가 된다. 마찬가지로, 유지된 데이터 신호가 L레벨일 경우는 제 2 전압 신호선(119)에 접속되는 트랜스미션 게이트(104-2)가 도통 상태가 되며, 반사 전극(13)에 제 2 전압(117)이 공급되어 액정 화소(105)가 백 표시 상태가 된다.
다음에, 상술한 각 실시예과 같이 구성된 반사 전극을 화소 전극으로서 화소마다 구동하도록 구성된 각 화소에 형성되는 구동 회로의 다른 예에 대해서 도 9 내지 도 12를 참조하여 설명한다. 여기에, 도 9는 본 발명의 액정 패널의 화소 및 그 구동 회로 등의 다른 예를 도시하는 회로도이고, 도 10은 이 중 1개의 액정화소 구동 회로의 상세한 구성을 도시한 회로도이며, 도 11은 그 레이아웃 패턴을 도시한 평면도이며, 도 12는 이 중 1개의 액정 화소 구동 회로에 따른 부분을 확대하여 도시한 평면도이다. 또한, 도 9 내지 도 12에서는 도 7 및 도 8에 도시된 구성 요소와 같은 구성 요소에는 동일한 참조 부호를 붙이고, 그 설명은 적당히 생략한다.
도 9에 도시한 구동 회로의 구성예는 특히 컬러 액정 패널에 적합하며, 한 개의 스위칭 제어 회로(109')에는 순차로 R, G, B, R, G, B용으로 행 방향으로 배열된 6개의 액정 화소 구동 회로(101')가 접속되어 있다. 그리고, 이들 6개의 액정 화소 구동 회로(101')에는 각각 별개의 입력 데이터 선(114')을 통해, 직병렬 변환된 6개(순차로 R, G, B, R, G, B용)의 화상 신호가 동일 스위칭 제어 회로(109') 에 의한 제어하에(즉, 동일 어드레스의 구동 회로), 각각 동시에 입력되도록 구성되어 있다. 각 액정 화소 구동 회로(101')에 접속된 반사 전극(13)에는 기판(1)상 또는 기판(2) 상의 대향 위치에 각각의 색(R, G 또는 B)의 컬러 필터가 형성되어 있고, 6개의 액정 화소 구동 회로에 의해 각 화소에서의 컬러 화상신호에 따른 색의 표시가 가능하게 된다.
또한, 이 구성예에서는 스위칭 제어 회로(109')는 도 8에 도시된 것과 동일하게, CMOS 트랜지스터 구성의 NOR 게이트 회로 및 CM0S 트랜지스터 구성의 인버터로 이루어지고, 클록 신호선(125)을 통해 6개의 액정 화소 구동 회로(101')의 클록 입력 단자에 클록 신호(CK)를 공급하는 동시에 반전 클록드 신호선(126)을 통해 6개의 액정 화소 구동 회로(101')의 반전 클록 입력 단자에 반전 클록 신호(CK)를 공급하도록 구성되어 있다.
또한, 도 9에 도시된 회로 중, 1개의 액정 화소 구동 회로(101')는 도 10a의 기호도에 도시된 바와 같고, 이에 대응하는 구체적인 회로 구성은 예를 들면 도 10b에 도시된 바와 같이, 도 8에 도시된 것과 마찬가지로, CM0S 트랜지스터 구성의 트랜스미션 게이트, CMOS 트랜지스터 구성의 클록드 인버터 및 인버터로 구성되고, 클록 신호(CK)의 타이밍으로 입력 데이터 선(114')으로부터 공급 유지된 데이터(DATA)에 따라 제 1 전압(116) 또는 제 2 전압(117)을 반사 전극(13)에 인가하도록 구성되어 있다.
따라서, 도 9에 도시된 구동 회로의 동작에 대해서는 복수의 반사 전극(13)을 동시에 구동하는 점을 제외하고, 도 7 및 도 8에 도시된 경우와 동일하다.
여기서, 도 9에 도시된 구동 회로의 구체적인 평면 레이아웃 패턴의 일례를 도 11에 도시하고, 이 중 1개의 액정 화소 구동 회로(101')에 따른 부분을 도 12에 확대하여 도시한다.
도 11 및 도 12에 도시된 바와 같이, 각 화소 전극(13) 하에 액정 화소 구동 회로(101') 및 이에 접속된 각종 배선이 배치되어 있다. 특히, 도 12에 있어서, 입력 데이터 선(114'), 행 주사선(110), 열 주사선(112), 클록 신호선(125), 반전 클록 신호선(126), 접지 라인(GND), 소정 전원 라인(Vcc), 제 1 전압 신호선(118),제 2 전압 신호선(119) 등의 각종 배선에서의 대부분이, 제 1 도전층(도면 중, 사선으로 나타낸 영역에 형성되어 있는 층)으로 형성되어 있다. 또한, 이들의 배선이 교차할 필요가 있는 부분에서는 주로 게이트 전극과 동일 도전성 폴리실리콘 막(도면 중, 비사선으로 나타내어진 영역에 형성되어 있는 막)으로 중계 배선부가 형성되어 있다. 또한, 도면 중, 다른 도전층이나 반도체층 사이를 전기적 접속하는 콘택트 홀은 각각 흑 사각으로 나타내어져 있고, 각 콘택트 홀에는 접속 플래그가 배치되어도 배치되지 않아도 무방하다. 또한 각 트랜지스터에 있어서는 P형 또는 N형 반도체막(도면 중, 사선으로 나타내어져 있는 영역에 형성되어 있는 막)에 도전성 폴리실리콘 막으로 이루어진 게이트 전극이 도시되지 않은 절연막을 개재하여 대향 배치되어 있다. 더우기 반사 전극(135)의 거의 중앙에는 도 5에 도시된 바와 같이, 제 2 도전층(10b) 및 접속 플러그(12)에 의해 제 1 도전층(드레인 또는 소스 전극)과 반사 전극(13)이 접속되어 있다.
도 11 및 도 12에서 알 수 있는 바와 같이, 제 2 도전층(10b)은 평면적으로 보아 약간의 영역에 형성되어 있으면 충분하므로, 제 2 도전층을 기판상 대부분의 영역에 확대하여 형성 가능하게 되며, 도 11 및 도 12에는 도시되어 있지 않은 제 2 도전층(10a)(도 1 내지 도 6 참조)을 요철형상으로 형성함으로써, 기판상의 대부분의 영역에서, 반사 전극(13)에 양호한 반사 특성을 부여하는 것이 가능하다. 더우기, 제 1 도전층을 사용하여 각종 배선이 형성되어 있기 때문에, 상술된 바와 같이 제 1 도전층(8a)의 존재 및 비존재를 이용하여 제 2 도전층(10a)을 통해 반사 전극(13)의 표면에 단차를 부여할 수 있으며, 그 반사 특성을 더욱 향상시키는 것이 가능하게 되는 것이다. 또한, 도 12에 있어서, 제 1 도전층(8a)이 형성되어 있지 않은 평면 영역(즉, 배선이 형성되어 있지 않은 영역)을 이용하여, 상술한 제 2 실시예와 동일하게 제 1 도전층(8c)을 적극적으로 패터닝함으로써(도 2참조), 제 2 도전층(10a)에 빠짐없이 미세한 단차를 부여할 수 있는 것이다.
(본 발명의 액정 패널의 구조의 설명)
다음에, 상술한 각 실시예의 액정 패널용 기판을 구비하여 구성되는 액정 패널 전체의 구조를 다시 도 13 및 도 14를 참조하여 보다 상세히 설명한다. 여기에, 도 13은 액정 패널 전체의 평면도이고, 도 14는 A-A' 단면도이다.
도 13에 도시된 바와 같이 액정 패널(30)에 있어서는 화소를 구동하는 회로로서, 우선 차광막(25)으로 덮어진 틀 테두리 영역에, 상술된 바와 같이 행 주사선 구동 회로(111), 열 주사선 구동 회로(113) 및 입력 데이터 선(22)이 형성되어 있고, 더우기 화상 표시 영역(20) 중(반사 전극(13)) 하에는 상술과 같이, 스위칭 제어 회로(109), 스위칭 회로(102), 메모리 회로(103) 및 액정 화소 드라이버(104)가 형성되어 있다. 차광막(25)은 도 1에 도시되어 있는 반사 전극(13)과 동일 공정으로 형성되는 제 3 도전층으로 구성되고, LC 공통 전극 전위 등의 소정 전위가 인가되도록 구성되어 있다. 또한, 패드 영역(26)에는 전원 전압을 공급하기 위해 사용되는 패드 또는 단자가 형성되어 있다.
도 14에 도시된 바와 같이, 기판(1)에는 그 이면에 유리 또는 세라믹 등으로 이루어진 기판(32)이 접착제에 의해 접착되어 있다. 이와 함께, 기판(1)의 표면측에는 LC 공통 전극 전위가 인가되는 투명 도전막(ITO)으로 이루어진 대향 전극(33)을 구비하는 입사측의 유리 기판(35)이 적당한 간격을 두고 배치되며, 주위를 도 6의 시일재 형성 영역(36)에 형성한 시일재(36)로 접착된 간극 내에, 액정(37)으로서 주지의 TN(Twisted Nematic)형 액정 또는 전압 무인가 상태로 액정 분자가 거의 수직 배향된 SH(Super Homeotropic)형 액정 등이 충전되어 액정 패널(3O)로서 구성되어 있다. 또, 외부로부터 신호를 입력하기 위해 패드 영역(26)은 시일재(36)의 외측에 오도록, 시일재(36)를 형성하는 위치가 설정되어 있다.
주변 회로 상의 차광막(25)은 액정(37)을 통해 대향 전극(33)과 대향되도록 구성되어 있다. 그리고, 차광막(25)에 LC 공통 전극 전위를 인가하면, 대향 전극(33)에는 LC 공통 전극 전위가 인가되므로, 그 사이에 개재하는 액정 부분에는 직류 전압이 인가되지 않게 된다. 따라서 TN형 액정이면 항상 액정 분자가 거의 90도 뒤틀린 채로 되며, SH형 액정이면 항상 수직 배향된 상태로 액정 분자가 유지된다. 즉 차광막(25)에 대향하는 영역에 있어서 차광막(25)의 전위 변동에 의해 액정(37)이 온 오프 하기도 하고, 백 누락하거나 하지 않는다. 보다 일반적으로는 시일재(37)로 둘러싸인 영역내에 배치되어, 액정(37)에 대향하는 제 1, 제 2 또는 제 3 도전층으로 이루어진 차광막(즉, 배선용이 아니라 차광용으로 형성된 어느 하나의 도전층)에 대해서는 노멀리 블랙 모드나 노멀리 화이트 모드 별, 프레임 반전 구동, 행 반전 구동, 열 반전 구동, 도트 반전 구동 등의 반전 구동 방식 별 등에 따라, 예를 들면, 대향 전극(33)등과 동 전위 혹은 소정 전원(D) 전위와 동 전위로 함으로써, 액정(37)이 백 누락되지 않고 콘트라스트가 되도록, 대향하는 액정(37) 부분을 정상적으로 흑 또는 백으로 고정하는 것이 바람직하며, 동시에 직류 전류의 인가에 의해 액정(37)을 열화시키지 않도록 하는 것이 바람직하다.
이 실시예에 있어서는 특히, 반도체 기판으로 이루어진 기판(1)은 그 이면에 유리 또는 세라믹 등으로 이루어진 기판(32)이 접착제에 의해 접합되어 있기 때문에, 그 강도가 현저하게 높아진다. 그 결과, 기판(1)에 기판(32)을 접합시키고 나서 대향 기판(유리 기판(35))의 접합을 행하도록 하면, 패널 전체에 걸쳐 액정층의 갭이 균일하게 되는 이점이 있다.
이상 도 1 내지 도 14를 참조하여 설명한 각 실시예에서의 액정 패널(3O)의
기판(1) 상에는 또한, 화상 신호를 소정 타이밍으로 샘플링하는 샘플링 회로, 화상신호의 데이터 선에 대한 기록 부하 경감을 위해 각 데이터 선에 대해 화상 신호에 선행하는 타이밍으로 소정 전위의 프리챠지 신호를 받아들이는 프리챠지 회로, 제조 도중이나 출하 시의 해당 액정 장치의 품질, 결함 등을 검사하기 위한 검사 회로 등의 각종 회로를, 화소를 구동하는 방식에 따라 추가적으로 형성하여도 된다.
이상 도 1 내지 도 14를 참조하여 설명한 각 실시예에서는 대향 기판(35)의 외측에, 예를 들면, TN(Twisted Nematic) 모드, VA(VerticAlly Aligned) 모드, PDLC(Polymer Dispersed Liquid Crystal) 모드 등의 동작 모드나, 노멀리 화이트 모드/노멀리 블랙 모드 별에 따라, 편광 필름, 위상차 필름, 편광판 등이 소정의 방향에 배치된다. 또한, 반사 전극(13)에 대향하는 소정 영역에 RGB의 컬러 필터를 그 보호막과 함께, 대향 기판(35) 상에 형성하여도 된다. 또는, 기판(1)상의 RGB에 대응하는 반사 전극(13) 상에 컬러 레지스터 등으로 컬러 필터 층을 형성하는 것도 가능하다. 이와 같이 하면, 직시형이나 반사형의 컬러 액정 텔레비전 등의 컬러 액정 장치에 각 실시예의 액정 패널을 적용할 수 있다. 더욱이, 대향 기판(35) 상에, 어떤 층의 굴절율이 상위한 간섭층을 퇴적하는 것으로, 광의 간섭을 이용하여, RGB 색을 만들어내는 다이클로익 필터를 형성하여도 된다. 이 다이클로익 필터 첨부 대향 기판에 의하면, 보다 밝은 컬러 액정 장치가 실현된다.
(본 발명의 액정 패널을 사용한 전자기기의 설명)
다음에, 본 발명의 반사형 액정 패널을 표시장치로서 사용한 전자기기의 예를 설명한다.
도 15a는 휴대 전화를 도시한 사시도이다. 휴대 전화(100O)에는 본 발명의 반사형 액정 패널을 사용한 액정 표시부(1001)가 구비되어 있다.
도 15b는 손목 시계형 전자기기를 도시한 사시도이다. 시계(1100)에는 본 발명의 반사형 액정 패널을 사용한 액정 표시부(1101)가 구비되어 있다. 이 액정 패널은 종래의 시계 표시부에 비해 고세밀의 화소를 구비하므로, 텔레비전 화상 표시도 가능하게 할 수 있으며, 손목 시계형 텔레비전을 실현할 수 있다.
도 15c는 워드프로세서, 퍼스널 컴퓨터 등의 휴대형 정보 처리 장치를 도시한 사시도이다. 정보 처리 장치(1200)에는 키보드 등의 입력부(1202), 본 발명의 반사형 액정 패널을 사용한 액정 표시부(1206) 및 정보 처리 장치 본체(1204)가 구비되어 있다.
각각의 전자기기는 전지에 의해 구동되는 전자기기이므로, 광원 램프를 갖지 않는 반사형 액정 패널을 사용하면, 전지 수명을 연장시킬 수 있다. 또한, 본 발명과 같이, 주변 회로를 패널 기판에 내장할 수 있으므로, 부품 점수가 대폭 절감되어, 보다 경량화·소형화할 수 있다.
이상 도 15에 도시된 전자기기 이 외에도, 액정 텔레비전, 뷰파인더형 또는 모니터 직시형 비디오 테이프 레코더, 컬러 네비게이션 장치, 전자 수첩, 전자계산기, 워드프로세서, 엔지니어링·워크 스테이션(EWS), 텔레비전 전화, POS 단말, 터치 패널을 구비한 장치 등등의 전자 기기에도, 제 1 내지 제 4 실시예의 액정 패널용 기판을 사용한 액정 패널을 적용가능하다.
또한, 본 발명은 이상 설명한 실시예에 한정되는 것이 아니라, 본 발명의 요지를 이탈하지 범위에서 실시예를 적절히 변경하여 실시할 수 있다.

Claims (15)

  1. 기판상에,
    트랜지스터와,
    상기 트랜지스터에 접속된 차광막과,
    상기 차광막에 접속된 반사 전극과,
    상기 반사 전극의 하방에, 층간 절연막을 통하여 상기 반사 전극에 대응하는 영역에 적층되는 동시에 요철 형상으로 형성된 요철막을 갖는 것을 특징으로 하는 액정 패널용 기판.
  2. 제 1 항에 있어서,
    상기 차광막은, 상기 기판에 수직인 방향에서 보아 상기 반사 전극의 간극을 차광함과 동시에, 상기 요철막과 동일막으로 형성되어 있는 것을 특징으로 하는 액정 패널용 기판.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 요철막은, 하나의 도전막으로 이루어지며,
    해당 하나의 도전막과 동일한 막으로 형성된 배선을 또한 갖는 것을 특징으로 하는 액정 패널용 기판.
  4. 제 3 항에 있어서,
    상기 하나의 도전막과 상기 기판 사이에는, 층간 절연막을 통하여 다른 도전막이 또한 적층되어 있고, 해당 다른 도전막의 존재 및 비존재에 따라 해당 다른 도전막의 상방에 위치하는 상기 하나의 도전막 부분으로 이루어지는 상기 요철막에 단차가 발생되어 있는 것을 특징으로 하는 액정 패널용 기판.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 요철막은, 평탄막에 다수의 미세공이 불규칙하게 형성됨으로써 요철
    형상으로 형성되어 있는 것을 특징으로 하는 액정 패널용 기판.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 기판은, 반도체 기판으로 이루어지는 것을 특징으로 하는 액정 패널용 기판.
  7. 제 6 항에 있어서, 상기 기판은, 단결정 실리콘으로 형성되어 있는 것을 특징으로 하는 액정 패널용 기판.
  8. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 기판은, 투명 기판으로 이루어지는 것을 특징으로 하는 액정 패널용 기판.
  9. 제 8 항에 있어서,
    상기 기판은, 유리로 형성되어 있는 것을 특징으로 하는 액정 패널용 기판.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 층간 절연막에는, SOG(Silicon 0n Glass) 막이 포함되어 있는 것을 특징으로 하는 액정 패널용 기판.
  11. 제 10 항에 있어서, 상기 SOG 막은, 에치백되는 것을 특징으로 하는 액정 패널용 기판.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 따른 액정 패널용 기판과 투명한 대향 기판 사이에 액정이 삽입 지지되어 구성되는 것을 특징으로 하는 액정 패널.
  13. 제 12 항에 기재된 액정 패널을 구비하는 것을 특징으로 하는 전자기기.
  14. 기판상에 복수의 주사선 및 복수의 데이터 선과, 상기 주사선 및 상기 데이터 선에 접속된 트랜지스터와, 상기 트랜지스터에 접속된 반사 전극을 갖는 액정 패널용 기판의 제조 방법에 있어서,
    상기 기판 상에서의 상기 반사 전극에 대응할 예정의 영역에, 요철 형상의 요철막을 형성하는 공정과,
    해당 요철막상에 층간 절연막을 통하여 상기 반사 전극을 형성하는 공정을 구비한 것을 특징으로 하는 액정 패널용 기판의 제조 방법.
  15. 기판에, 서로 교차하는 복수의 행 주사선 및 복수의 열 주사선과, 상기 열 주사선에 따라 배열된 복수의 데이터 선과, 전압 신호를 공급하는 전압 신호선과, 상기 행 주사선과 상기 열 주사선의 교차에 대응하여 배치되는 복수의 화소 구동 회로를 갖고,
    상기 화소 구동 회로는, 화소 전극과, 상기 행 주사선의 선택시에 도통 상태로 되며, 상기 행 주사선과 상기 열 주사선 중 적어도 한쪽의 비선택시에는 비도통 상태가 되는 스위칭 회로와, 상기 스위칭 회로가 도통 상태의 시에 상기 데이터 선의 데이터 신호를 받아들이고, 상기 스위칭 회로가 비도통 상태의 시에 데이터 신호를 유지하는 메모리 회로와, 상기 메모리 회로에 유지된 데이터 신호가 제 1 레벨의 경우는 상기 화소 전극에 상기 전압 신호선으로부터 제 1 상기 전압 신호를 출력하고, 제 2 레벨의 경우는 상기 화소 전극에 상기 전압 신호선으로부터 제 2 상기 전압 신호를 출력하는 화소 드라이버를 구비하며, 상기 화소 드라이버는 차광막을 통하여 반사 전극에 접속되어 구성되며, 상기 반사 전극의 하방에, 층간 절연막을 통하여 상기 반사 전극에 대응하는 영역에 적층되는 동시에 요철 형상으로 형성된 상기 차광막과 동일한 막으로 이루어지는 요철막을 갖는 것을 특징으로 하는 표시 패널용 기판.
KR10-2000-7004978A 1998-09-10 1999-09-08 액정 패널용 기판, 액정 패널 및 이것을 사용한 전자기기및 액정 패널용 기판의 제조 방법 KR100533802B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP98-257290 1998-09-10
JP25729098 1998-09-10

Publications (2)

Publication Number Publication Date
KR20010031885A true KR20010031885A (ko) 2001-04-16
KR100533802B1 KR100533802B1 (ko) 2005-12-06

Family

ID=17304328

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-7004978A KR100533802B1 (ko) 1998-09-10 1999-09-08 액정 패널용 기판, 액정 패널 및 이것을 사용한 전자기기및 액정 패널용 기판의 제조 방법

Country Status (5)

Country Link
US (1) US6750836B1 (ko)
JP (2) JP3321807B2 (ko)
KR (1) KR100533802B1 (ko)
TW (1) TW442690B (ko)
WO (1) WO2000016153A1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100461092B1 (ko) * 2001-11-08 2004-12-09 에이유 오프트로닉스 코퍼레이션 거친 확산기를 갖는 반사형 ｔｆｔ-ｌｃｄ의 제조 방법
KR100803566B1 (ko) * 2001-07-25 2008-02-15 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100951129B1 (ko) * 2002-03-01 2010-04-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시장치 및 그의 제조방법
US7768603B2 (en) 2004-06-03 2010-08-03 Fujitsu Limited Liquid crystal display device and method of manufacturing the same
KR101044882B1 (ko) * 2008-07-31 2011-06-28 시트로닉스 테크놀로지 코퍼레이션 도트 반전 시스템의 극성 스위칭 부재
US9057920B2 (en) 2002-03-01 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW522374B (en) * 2000-08-08 2003-03-01 Semiconductor Energy Lab Electro-optical device and driving method of the same
US6992652B2 (en) * 2000-08-08 2006-01-31 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and driving method thereof
US7180496B2 (en) 2000-08-18 2007-02-20 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of driving the same
US6987496B2 (en) * 2000-08-18 2006-01-17 Semiconductor Energy Laboratory Co., Ltd. Electronic device and method of driving the same
TW518552B (en) * 2000-08-18 2003-01-21 Semiconductor Energy Lab Liquid crystal display device, method of driving the same, and method of driving a portable information device having the liquid crystal display device
TW514854B (en) * 2000-08-23 2002-12-21 Semiconductor Energy Lab Portable information apparatus and method of driving the same
US7184014B2 (en) * 2000-10-05 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US6747623B2 (en) * 2001-02-09 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of driving the same
TWI273539B (en) 2001-11-29 2007-02-11 Semiconductor Energy Lab Display device and display system using the same
JP3913534B2 (ja) * 2001-11-30 2007-05-09 株式会社半導体エネルギー研究所 表示装置及びこれを用いた表示システム
JP4101533B2 (ja) * 2002-03-01 2008-06-18 株式会社半導体エネルギー研究所 半透過型の液晶表示装置の作製方法
JP4067878B2 (ja) * 2002-06-06 2008-03-26 株式会社半導体エネルギー研究所 発光装置及びそれを用いた電気器具
US6982727B2 (en) * 2002-07-23 2006-01-03 Broadcom Corporation System and method for providing graphics using graphical engine
JP4742851B2 (ja) * 2005-12-22 2011-08-10 エプソンイメージングデバイス株式会社 電気光学装置及び電子機器
US7528907B2 (en) * 2006-01-26 2009-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming mirror layers and structures thereof
TWI322374B (en) * 2006-04-14 2010-03-21 Ritdisplay Corp Light transmission touch panel and manufacturing method thereof
TWI329232B (en) * 2006-11-10 2010-08-21 Au Optronics Corp Pixel structure and fabrication method thereof
JP5019859B2 (ja) * 2006-12-05 2012-09-05 ソニーモバイルディスプレイ株式会社 液晶装置および電子機器
KR100876234B1 (ko) * 2007-06-28 2008-12-26 삼성모바일디스플레이주식회사 액정 표시 장치
KR100876235B1 (ko) * 2007-06-28 2008-12-26 삼성모바일디스플레이주식회사 액정 표시 장치
KR100914978B1 (ko) 2007-09-10 2009-09-02 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법
JP5290307B2 (ja) * 2008-09-24 2013-09-18 シャープ株式会社 液晶表示装置、アクティブマトリクス基板、電子機器
JP2010091612A (ja) * 2008-10-03 2010-04-22 Seiko Epson Corp 電気泳動表示装置、電子機器及び電気泳動表示装置の駆動方法
KR101540341B1 (ko) * 2008-10-17 2015-07-30 삼성전자주식회사 패널 구조체, 패널 구조체를 포함하는 표시장치 및 이들의 제조방법
US20120075270A1 (en) * 2009-06-03 2012-03-29 Sharp Kabushiki Kaisha Liquid crystal display device
US9224759B2 (en) 2010-12-20 2015-12-29 Japan Display Inc. Pixel array substrate structure, method of manufacturing pixel array substrate structure, display device, and electronic apparatus

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5766472A (en) 1980-10-13 1982-04-22 Suwa Seikosha Kk Liquid crystal indicator unit
DE69220643T2 (de) * 1991-09-10 1998-01-22 Sharp Kk Flüssigkristall-Anzeigegerät vom Reflexionstyp und Verfahren zu dessen Herstellung
DE69332960T2 (de) * 1992-01-28 2004-05-13 Canon K.K. Halbleiteranordnung
JPH05241127A (ja) * 1992-02-28 1993-09-21 Canon Inc 液晶表示装置
JP2771392B2 (ja) * 1992-06-26 1998-07-02 シャープ株式会社 反射型液晶表示装置
JPH0675237A (ja) * 1992-08-28 1994-03-18 Sharp Corp 反射型液晶表示装置
JP2768313B2 (ja) * 1995-06-13 1998-06-25 日本電気株式会社 反射型液晶表示装置
JP3316115B2 (ja) * 1995-09-01 2002-08-19 パイオニアビデオ株式会社 反射型液晶表示装置
US5945972A (en) * 1995-11-30 1999-08-31 Kabushiki Kaisha Toshiba Display device
JP3249077B2 (ja) * 1996-10-18 2002-01-21 キヤノン株式会社 マトリクス基板と液晶装置
JP2952343B2 (ja) 1997-01-31 1999-09-27 工業技術院長 上層階からの降下装置
JP3270821B2 (ja) * 1997-03-12 2002-04-02 シャープ株式会社 反射型液晶表示装置およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100803566B1 (ko) * 2001-07-25 2008-02-15 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100461092B1 (ko) * 2001-11-08 2004-12-09 에이유 오프트로닉스 코퍼레이션 거친 확산기를 갖는 반사형 ｔｆｔ-ｌｃｄ의 제조 방법
KR100951129B1 (ko) * 2002-03-01 2010-04-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시장치 및 그의 제조방법
US9057920B2 (en) 2002-03-01 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US7768603B2 (en) 2004-06-03 2010-08-03 Fujitsu Limited Liquid crystal display device and method of manufacturing the same
KR101044882B1 (ko) * 2008-07-31 2011-06-28 시트로닉스 테크놀로지 코퍼레이션 도트 반전 시스템의 극성 스위칭 부재

Also Published As

Publication number Publication date
TW442690B (en) 2001-06-23
KR100533802B1 (ko) 2005-12-06
JP3321807B2 (ja) 2002-09-09
JP2000352716A (ja) 2000-12-19
JP3982148B2 (ja) 2007-09-26
US6750836B1 (en) 2004-06-15
WO2000016153A1 (fr) 2000-03-23

Similar Documents

Publication Publication Date Title
KR100533802B1 (ko) 액정 패널용 기판, 액정 패널 및 이것을 사용한 전자기기및 액정 패널용 기판의 제조 방법
KR20210060408A (ko) 액정표시장치
KR100426980B1 (ko) 전기 광학 장치, 그 제조 방법 및 전자 기기
US7576818B2 (en) Liquid crystal display device and electronic apparatus
JP3617458B2 (ja) 表示装置用基板、液晶装置及び電子機器
JP3714244B2 (ja) 半透過・反射型電気光学装置の製造方法、半透過・反射型電気光学装置、および電子機器
TWI224699B (en) Liquid crystal display and electronic device
US6636286B1 (en) Transflective liquid crystal display device having reflective and transparent pixel electrodes
US6927817B2 (en) Liquid crystal display device, method for manufacturing the same, and electronic apparatus
US6900864B2 (en) Transflective electro-optical device and electronic apparatus
JP2003344836A (ja) 半透過反射型液晶装置、およびそれを用いた電子機器
JP2003344838A (ja) 半透過反射型液晶装置、およびそれを用いた電子機器
JP3775071B2 (ja) 電気光学装置用基板、電気光学装置及び電気光学装置の製造方法、ならびに電気光学装置を用いた電子機器
KR20030025865A (ko) 전기 광학 장치 및 그 제조 방법
JP2004157148A (ja) 液晶表示装置及び電子機器
KR20040063789A (ko) 액정 표시 장치
JP4534411B2 (ja) 半透過反射型液晶装置、およびそれを用いた電子機器
JP4035992B2 (ja) 電気光学装置、電子機器、および電気光学装置の製造方法
KR100975461B1 (ko) 액정 표시 장치
JP2009080303A (ja) 液晶装置および電子機器
JP4078928B2 (ja) 電気光学装置および電子機器
JP3951694B2 (ja) 半透過・反射型電気光学装置、電子機器、および半透過・反射型電気光学装置の製造方法
JP2004020610A (ja) 液晶表示装置
JP3979077B2 (ja) 電気光学装置および電子機器
JP2003344840A (ja) 液晶装置、およびそれを用いた電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121114

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131101

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141104

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151102

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171107

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 14

EXPY Expiration of term