JP3775071B2 - 電気光学装置用基板、電気光学装置及び電気光学装置の製造方法、ならびに電気光学装置を用いた電子機器 - Google Patents
電気光学装置用基板、電気光学装置及び電気光学装置の製造方法、ならびに電気光学装置を用いた電子機器 Download PDFInfo
- Publication number
- JP3775071B2 JP3775071B2 JP28710298A JP28710298A JP3775071B2 JP 3775071 B2 JP3775071 B2 JP 3775071B2 JP 28710298 A JP28710298 A JP 28710298A JP 28710298 A JP28710298 A JP 28710298A JP 3775071 B2 JP3775071 B2 JP 3775071B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- conductive layer
- electro
- optical device
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、反射型液晶パネルを構成する電気光学装置用基板の構造、及びその基板を用いて構成される電気光学装置に関し、さらにはその電気光学装置を用いた電子機器に関する。
【０００２】
【従来の技術】
近年、携帯電話や携帯情報端末といった携帯機器等の情報表示デバイスとして電気光学装置の一例として液晶パネルが用いられている。表示する情報の内容は、キャラクタ表示程度だったものから、一度に多くの情報を表示するためにドットマトリクス型の液晶パネルが用いられ、画素数も次第に多くなり高デューティとなってきた。
【０００３】
従来、上記のような携帯機器には表示デバイスとして単純マトリクス型液晶パネルが用いられていたが、単純マトリクス型液晶パネルではマルチプレックス駆動を行う際に行走査線の選択信号として高デューティになるほど高い電圧が必要となり、少しでも消費電力を減らしたいという要求の強いバッテリー駆動を行う携帯機器においては大きな問題となっていた。
【０００４】
上述の問題を解決するために、液晶パネルの基板を半導体基板とし、半導体基板にメモリ回路を画素毎に形成し、メモリ回路の保持データに基づいて表示制御を行うスタティック駆動型の反射型液晶パネルが提案されている。
【０００５】
こうした外部から入射した光を反射させて表示を行う反射型液晶パネルは、光源であるバックライトが不要であるため消費電力が低く、薄型であり軽量化が可能となることで注目されている。
【０００６】
【発明が解決しようとする課題】
液晶パネルまたそれを用いた電子機器は、コントラストが高い，応答速度が比較的速い，駆動電圧が低い，階調表示が容易であるなど、ディスプレイとして基本的に必要とされる諸特性をバランス良く具備しているが、一方では、原理的に視野角が狭い，明るい表示に適さないなどの難点を有している。
【０００７】
視野角が広い，明るい表示を得るためには、あらゆる角度からの入射光に対し、表示画面に垂直な方向へ散乱する光の強度を増加させる必要がある。そのためには、最適な反射特性を有する反射電極を作成することが必要となる。
【０００８】
この発明の目的は、反射型液晶パネルにおいて、上述の問題を解決し、最適な反射特性を有する反射電極を容易に、かつ再現性良く作成することができ、表示品位が向上する反射型液晶パネルを提供することにある。
【０００９】
【課題を解決するための手段】
本発明の電気光学装置用基板は、上記の目的を達成するため、反射電極の下方に、一方の絶縁膜を介して遮光層が形成され、前記遮光層の下方に、他方の絶縁膜を介して形成された導電層が、スイッチング制御回路および液晶画素駆動回路を構成する領域には、ソース・ドレイン電極等の配線として形成し、ソース・ドレイン電極等の配線以外の領域には、不規則に配置された凸部を形成するようにしたものである。
【００１０】
請求項１に係わる発明は、基板上に複数の列走査線および前記列走査線と交差する複数の行走査線と、前記複数の列走査線と行走査線の交点毎に設けられ画素電極となる複数の反射電極と、各反射電極に対応して設けられたトランジスタと、を具備した電気光学装置用基板において、前記トランジスタに接続された配線部分と、前記配線部分が形成されていない領域に不規則に配置された複数の凸部とを含む第１の導電層と、前記第１の導電層の上層に第１の絶縁膜を介して設けられた第２の導電層と、前記第２の導電層と同層で当該第２の導電層が形成されない領域に設けられた遮光層と、を有し、前記第２の導電層及び前記遮光層は前記複数の反射電極の下層に第２の絶縁膜を介して設けられ、前記第２の導電層は、前記第１の導電層の配線部分と第１のコンタクトホールを介して接続されるとともに、前記反射電極と第２のコンタクトホールを介して接続され、前記複数の凸部と前記遮光層と前記反射電極とは平面的に見て互いに重なっており、前記複数の凸部により、前記遮光層及び前記反射電極の表面に凹凸が付与されていることを特徴とすることを特徴とする。このため、前記導電層を凸状に設けた上に絶縁膜を介して前記反射電極を形成することにより、前記導電層の凹凸に沿って前記反射電極も凹凸を有するようになるため、光を拡散させることができ、プロセスを増加させることなく、最適な反射特性を有する反射電極を容易に、かつ再現性良く作成することができ、表示品位が向上する反射型液晶パネルを提供することができる。
【００１１】
請求項２に係わる発明は、請求項１において、前記基板は半導体基板からなることを特徴とする。請求項３に係わる発明は、請求項２において、前記基板は単結晶シリコンで形成されていることを特徴とする。請求項４に係わる発明は、請求項１において、前記基板は透明基板からなることを特徴とする。請求項５に係わる発明は、請求項４において、前記基板はガラスで形成されていることを特徴とする。請求項６に係わる発明は、請求項１において、前記他方の絶縁膜にはＳＯＧ膜が含まれていることを特徴とする。請求項７に係わる発明は、請求項６において、前記ＳＯＧ膜はエッチバックされることを特徴とする。このため、良好な反射特性を有する反射電極が形成される。請求項８に係わる発明は、請求項１乃至７のいずれかに記載の電気光学装置用基板と、入射側の透明基板とが間隙を有して配置されるとともに、前記電気光学装置用基板と前記透明基板との間隙内に液晶が挟持されて構成される電気光学装置を提供する。請求項９に係わる発明は、請求項８に記載の電気光学装置を用いた電子機器を提供する。
【００１２】
請求項１０に記載の電気光学装置の製造方法は、基板上に複数の列走査線および前記列走査線と交差する複数の行走査線と、前記複数の列走査線と行走査線の交点毎に設けられ画素電極となる反射電極と、各画素電極に対応して設けられたトランジスタと、を具備した電気光学装置の製造方法であって、前記トランジスタに接続された配線部分と、前記配線部分以外の領域に不規則に配置される複数の凸部とを含む第１の導電層を形成する工程と、前記第１の導電層の上層に第１のコンタクトホールが形成された第１の絶縁膜を介して、当該第１のコンタクトホールにおいて前記第１の導電層に接続された第２の導電層を形成するとともに、前記第２の導電層と同層で当該第２の導電層が形成されない領域に遮光層を形成する工程と、前記第２の導電層及び遮光層の上層に第２のコンタクトホールが形成された第２の絶縁膜を介して、当該第２のコンタクトホールにおいて前記第２の導電層に接続された前記反射電極を設ける工程と、を有し、前記複数の凸部と前記遮光層と前記反射電極とを平面的に見て互いに重なるように形成することで、前記複数の凸部により、前記遮光層及び前記反射電極の表面に凹凸を付与することを特徴とする。このため、プロセスを増加させることなく、最適な反射特性を有する反射電極を容易に、かつ再現性良く作成することができ、表示品位が向上する電気光学装置を提供することができる。
【００１３】
【発明の実施の形態】
以下、本発明の好適な実施の形態を図面に基づいて説明する。尚、本実施の形態では、電気光学装置の一例として液晶パネルを用いて説明する。
【００１４】
（液晶パネルの全体構成と本発明の反射電極側基板の構成の説明）
図１は、本発明を適用した反射型液晶パネルの反射電極側基板の第１の実施の形態の断面図を示す。
【００１５】
本発明における液晶パネル用基板は図１に示されるように、基板１には半導体基板を用いている。なお、この基板１の材料は本実施の形態に限定されるものではない。例えばガラス基板のような透明基板を用いてもよい。まず、本発明の反射型液晶パネルの全体構成についてその概要を説明する。
【００１６】
図９および１０に示されるように、基板１（３２）の中央部には画素領域２０が設けられ、画素領域には行走査線と列走査線がマトリックス状に配置される。行走査線と列走査線の交点に応じて各画素が配置され、各画素には後述するように、反射電極１３と液晶画素駆動回路１０１が設けられている。画素領域２０の周辺領域には、行走査線に行走査信号を供給する行走査線駆動回路２３、列走査線に列走査信号を供給する列走査線駆動回路２１、パッド領域２６を介して外部から入力データを取り込む入力データ線２２が配置される。基板１（３１）は、内面に共通電極３３が形成されたガラスからなる対向基板３５とをシール材３６により領域（実線と一点鎖線で挟まれた領域）３６にて接着固定し、その間隙に液晶３７封入されて液晶パネルが構成される。なお、点線にて挟まれた領域２５は画素領域周辺を遮光する遮光膜を示す。
【００１７】
図１に基づき基板１の断面構造について詳細に説明する。図１において、１は単結晶シリコンのようなＰ型半導体基板（Ｎ型半導体基板でもよい）、２はこの基板１の表面に形成され、基板より不純物濃度の高いＮ型ウェル領域である。図６の液晶パネル平面図に示される列走査線駆動回路２１や行走査線駆動回路２３、入力データ線２２等の周辺回路を構成する素子が形成される部分のウェル領域とは分離して形成してもよい。
【００１８】
Phosphorus Silica Grass）膜のような第１層間絶縁膜７を介して一層目のアルミニウム層あるいはタンタル層からなる第１の導電層８ａ，８ｂ，８ｃを形成した。このアルミニウム層あるいはタンタル層は、本実施の形態ではスパッタ法で５００ｎｍ堆積させた。第１の導電層８ａは上記絶縁膜７に形成されたコンタクトホールを介してソース領域（またはドレイン領域）６ａと電気的に接続され、ＦＥＴのソース電極（またはドレイン電極）を構成する。また、第１の導電層８ｂは上記絶縁膜７に形成されたコンタクトホールにてＦＥＴのドレイン領域（またはソース領域）６ｂに電気的に接続され、ドレイン電極（またはソース電極）を構成する。ソース電極（またはドレイン電極）８ａおよびドレイン電極（またはソース電極）８ｂ以外の領域には、不規則に配置された凸部８ｃを形成した。なお、凸部８ｃの直径は０．５〜１０μｍが望ましく、この範囲の任意のサイズあるいは数種類のサイズであっても良い。また、凸部８ｃの形状は本実施の形態に限定されるものではない。例えば正八角形のような多角形を適用しても良い。
【００１９】
上記第１の導電層８ａ，８ｂ，８ｃの上方にはシリコン酸化膜からなる第２層間絶縁膜９ａ，９ｂ，９ｃが形成され、第２層間絶縁膜９ａ，９ｂ，９ｃにはコンタクトホール９ｄが形成される。本実施の形態では、９ａはＴＥＯＳのプラズマＣＶＤによる６００ｎｍのシリコン酸化膜とし、９ｂはＳＯＧ(Spin On Glass)膜による３２０ｎｍのシリコン酸化膜とした。なお、ＳＯＧ膜の厚さは、本実施の形態に限定されるものではない。ソース・ドレイン電極等の配線以外の領域に適当な凸部を形成するためには、１００〜５００ｎｍであることが望ましい。またＳＯＧ膜である第２層間絶縁膜９ｂを形成した後、このＳＯＧ膜と第２層間３は基板１の表面に形成された素子分離用のフィールド酸化膜（いわゆるＬＯＣＯＳ）である。フィールド酸化膜３は選択熱酸化によって形成される。フィールド酸化膜３に開口部が形成され、この開口部の内側中央に、シリコン基板表面の熱酸化により形成されるゲート酸化膜を介してポリシリコンまたはメタルシリサイド等からなるゲート電極５が形成され、このゲート電極５の両側の基板表面には不純物層（以下、ドーピング層という）からなるソース・ドレイン領域６ａ，６ｂが形成され、電界効果トランジスタ（以下、ＦＥＴという）が構成される。そして、上記ソース・ドレイン領域６ａ、６ｂの上方には、ＢＰＳＧ（Boron 絶縁膜９ａを、選択性のない条件あるいは任意の条件でエッチングしても良い。本実施の形態では、ＳＯＧ膜である第２層間絶縁膜９ｂと９ａを、選択性のない条件で５００ｎｍエッチングした。なお、このときのエッチ量は、本実施の形態に限定されるものではなく、１００〜５００ｎｍであることが望ましい。このとき、ソース・ドレイン電極等の配線以外の領域に形成された凸部のテーパは、なだらかな曲線形状となり、良好な反射特性を有する反射電極を形成することが可能となる。９ｃは９ａと同様に、ＴＥＯＳのプラズマＣＶＤによる５００ｎｍのシリコン酸化膜とした。さらにその上方にはアルミニウム層あるいはタンタル層からなる第２の導電層１０ａおよび１０ｂを形成した。このアルミニウム層あるいはタンタル層は、本実施の形態ではスパッタ法で５００ｎｍ堆積させた。第１の導電層８ｂと第２の導電層１０ｂは、コンタクトホール９ｄを介して電気的に接続されている。
【００２０】
また、第２の導電層１０ｂと同時に形成された第２の導電層１０ａは、入射する光が基板の半導体層側に入り込んでＦＥＴが光リークしないように、ドレイン電極８ｂと反射電極１３の接続部である１０ｂを除いた、画素領域のほぼ全域を遮光することができる。
【００２１】
なお、本実施の形態では、上記第２の導電層１０ｂは、コンタクトホール９ｄを介して上記第１の導電層８ｂに直接接続したが、タングステン等の高融点金属からなる接続プラグを用いて接続しても良い。
【００２２】
第２の導電層１０ａと同時に形成された第２の導電層１０ｂと反射電極１３の接続は、第３層間絶縁膜１１に開口されたコンタクトホールに、タングステン等の高融点金属からなる接続プラグ１２をＣＶＤ法等で埋め込み形成して行われる。
【００２３】
上記接続プラグ１２を形成後、反射電極１３には第３の導電層からなるアルミニウムを低温スパッタ法により形成した。
【００２４】
以上のプロセスにより、第１の導電層を凸状に設けた上に絶縁膜を介して反射電極を形成することにより、導電層の凹凸に沿って反射電極も凹凸を有するようになる。このため、光を拡散させることができ、プロセスを増加させることなく、最適な反射特性を有する反射電極を容易に、かつ再現性良く作成することができ、表示品位が向上する反射型液晶パネルを提供することができた。
【００２５】
図５を参照して、本発明を適用した反射型液晶パネルの反射電極側基板の第１，第２および第４の実施の形態を示す平面図を説明する。
【００２６】
９ｄはドレイン電極（またはソース電極）８ｂと第２の導電層１０ｂの接続部となるコンタクトホールであり、１２は第２の導電層１０ｂと反射電極１３を接続するための接続プラグである。
【００２７】
図７は、本発明を適用した反射型液晶パネルの反射電極側基板の第１の導電層の構成例を示す平面図である。第１の導電層８ｃは、ソース・ドレイン電極等の配線以外の領域には、不規則に配置された凸部を形成しており、ソース・ドレイン電極等の配線の領域には、凸部を形成していない。本実施の形態では、凸部の形状には円を適用した。なお、穴の直径は０．５〜５μｍが望ましく、この範囲の任意のサイズあるいは数種類のサイズであっても良い。また、凸部の形状は本実施の形態に限定されるものではない。例えば正八角形のような多角形を適用しても良い。
【００２８】
尚、上述の構成は、導電層により前記スイッチング制御回路及び液晶画素駆動回路に接続されたソース電極８ａ、ドレイン電極８ｂとソース・ドレイン電極以外の領域に不規則に凸部８ｃとを同時に形成し、ソース・ドレイン電極８ａ、８ｂと凸部８ｃ上に第２層間絶縁膜９ａ、９ｂ、９ｃを介して第２の導電層１０ａ、１０ｂを形成し、前記第２の導電層の上に第３層間絶縁膜１１を介して反射電極１３を形成する工程によって形成されている。このため、プロセスを増加させることなく、最適な反射特性を有する反射電極を容易に、かつ再現性良く作成することができ、表示品位が向上する電気光学装置を提供することができる。
【００２９】
（本発明の反射電極側基板の画素領域の他の構成例）
図２は、本発明を適用した反射型液晶パネルの反射電極側基板の第２の実施の形態の断面図を示す。本実施の形態では、接続プラグを用いず、第二の導電層１０ｂと反射電極１３を直接接続した。本実施の形態は、工程プロセスの簡略化という点において、非常に有効である。
【００３０】
図３は、本発明を適用した反射型液晶パネルの反射電極側基板の第３の実施の形態の断面図を示す。本実施の形態では、ドレイン領域（またはソース領域）６ｂと反射電極１３を、接続プラグ１２により電気的に接続している。接続プラグにはタングステン等の高融点金属を用いた。
【００３１】
このとき、図６に示すように、第２の導電層１０ａは、各画素における接続プラグ１２の形成されるコンタクトホールの周囲を除いた画素領域全域、さらには画素領域全体にわたって形成することができるため、さらに好適な遮光機能を有する遮光層を形成することが可能となる。
【００３２】
図４は、本発明を適用した反射型液晶パネルの反射電極側基板の第４の実施の形態の断面図を示す。図４において図１、図２および図３と同一符号が付けられている箇所は、これらの図と同一機能を有する層を示す。本実施の形態においては、基板１は石英や無アルカリ性のガラス基板であり、この絶縁基板上には単結晶又は多結晶あるいはアモルファスのシリコン膜（６ａ，６ｂの形成層）が形成されており、このシリコン膜上には、例えば熱酸化して形成した二酸化シリコン膜とＣＶＤ法で堆積した窒化シリコンの二層構造からなる絶縁膜が形成される。また、シリコン膜の６ａ，６ｂの領域には、Ｎ型不純物（またはＰ型不純物）がドーピングされて、ＴＦＴ(Thin Film Transistor)のソース・ドレイン領域６ａ，６ｂが形成され、絶縁膜上には、ＴＦＴのゲート電極５がポリシリコンまたはメタルシリサイド等により形成される。また、ゲート電極５上には二酸化シリコンにより形成される第１層間絶縁膜７が形成され、第１層間絶縁膜７の上方には、一層目のアルミニウム層あるいはタンタル層からなる第１の導電層８ａ，８ｂ，８ｃが形成され、第１の導電層８ａは上記絶縁膜７に形成されたコンタクトホールを介してソース領域（またはドレイン領域）６ａと電気的に接続され、ＦＥＴのソース電極（またはドレイン電極）を構成する。また、第１の導電層８ｂは上記絶縁膜７に形成されたコンタクトホールにてＦＥＴのドレイン領域（またはソース領域）６ｂに電気的に接続され、ドレイン電極（またはソース電極）を構成する。ソース電極（またはドレイン電極）８ａおよびドレイン電極（またはソース電極）８ｂ以外の領域には、不規則に配置された凸部８ｃを形成した。なお、凸部８ｃの直径は０．５〜１０μｍが望ましく、この範囲の任意のサイズあるいは数種類のサイズであっても良い。また、凸部８ｃの形状は本実施の形態に限定されるものではない。例えば正八角形のような多角形を適用しても良い。
【００３３】
また、上記第１の導電層８ａ，８ｂの上方にはシリコン酸化膜からなる第２層間絶縁膜９ａ，９ｂ，９ｃが形成され、第２層間絶縁膜９ａ，９ｂ，９ｃにはコンタクトホール９ｄが形成される。さらにその上方にはアルミニウム層あるいはタンタル層からなる第２の導電層１０ａおよび１０ｂを形成した。第１の導電層８ｂと第２の導電層１０ｂは、第１の導電層８ｂと第２の導電層１０ｂはコンタクトホール９ｄを介して電気的に接続されている。第２の導電層１０ａは、入射する光が基板の半導体層側に入り込んでＦＥＴが光リークしないように、遮光する機能を有している。また、本実施の形態では、上記第２の導電層１０ｂは、コンタクトホール９ｄを介して上記第１の導電層８ｂに直接接続したが、タングステン等の高融点金属からなる接続プラグを用いて接続しても良い。第２の導電層１０ｂの上方には第３層間絶縁膜１１を形成する。第２の導電層１０ａと同時に形成された第２の導電層１０ｂと反射電極１３の接続は、第３層間絶縁膜１１に開口されたコンタクトホールに、タングステン等の高融点金属からなる接続プラグ１２をＣＶＤ法等で埋め込み形成して行われる。
【００３４】
上記接続プラグ１２を形成後、反射電極１３には第３の導電層からなるアルミニウムを低温スパッタ法により形成した。以上のプロセスにより、９０％以上の高反射率を有する反射電極１３を形成した。
【００３５】
また、図ではゲート電極がチャネルより上方に位置するトップゲートタイプであるが、ゲート電極を先に形成し、ゲート絶縁膜を介した上にチャネルとなるシリコン膜を配置するボトムゲートタイプにしてもよい。
【００３６】
（本発明の液晶パネルの画素及びその駆動回路の説明）
図８は、本発明の液晶パネルの画素及びその駆動回路などの一例を示すブロック図である。図９は図８の詳細な回路図である。
【００３７】
図８において、画素領域には、行走査線１１０−ｎ（ｎは行走査線の行を示す自然数）と列走査線１１２−ｍ（ｍは列走査線の列を示す自然数）がマトリクス状に配置され、互いの走査線の交差点に各画素の駆動回路が構成される。また、画素領域には列走査線１１２−ｍに沿って入力データ線１１４から分岐した列データ線１１５−ｄ（ｄは列データ線の列を示す自然数）も配置される。画素領域の行側の周辺領域には行走査線駆動回路１１１が配置され、画素領域の列側の周辺領域には列走査線駆動回路１１３が配置される。
【００３８】
行走査線駆動回路用制御信号１２０により行走査線駆動回路１１１が制御され、選択された行走査線１１０−ｎには選択信号が出力される。選択されない行走査線は非選択電位に設定される。同様に、列走査線駆動回路用制御信号１２１により列走査線駆動回路１１３が制御され、選択された列走査線１１２−ｍに選択信号が出力され、非選択の列走査線は非選択電位に設定される。いずれの行走査線及びいずれの列走査線を選択するかは制御信号１２０，１２１により決められる。つまり、制御信号１２０，１２１は選択画素を指定するアドレス信号である。
【００３９】
選択された行走査線１１０−ｎと選択された列走査線１１２−ｍの交差点近傍に配置されるスイッチング制御回路１０９は、両走査線の選択信号を受けてオン信号を出力し、行走査線１１０−ｎと列走査線１１２−ｍの少なくとも一方が非選択となるとオフ信号を出力する。すなわち、選択された行走査線と列走査線の交差点に位置する画素のスイッチング制御回路１０９のみからオン信号が出力され、他のスイッチング制御回路からはオフ信号が出力される。本実施の形態では、このスイッチング制御回路１０９のオン、オフ信号により液晶画素駆動回路１０１を制御する。
【００４０】
次に、液晶画素駆動回路１０１の構成および動作を説明する。
【００４１】
スイッチング回路１０２はスイッチング制御回路１０９のオン信号により導通状態となり、オフ信号により非導通状態となる。スイッチング回路１０２は導通状態となると、そこに接続されている列データ線１１５−ｄのデータ信号をスイッチング回路１０２を介してメモリ回路１０３に書き込む。一方、スイッチング回路１０２はスイッチング制御回路１０９のオフ信号により非導通状態となりメモリ回路１０３に書き込まれたデータ信号を保持する。
【００４２】
メモリ回路１０３に保持されたデータ信号は、画素毎に配置される液晶画素ドライバ１０４に供給される。液晶画素ドライバ１０４は供給されたデータ信号のレベルに応じて、第１の電圧信号線１１８に供給される第１の電圧１１６、又は第２の電圧信号線１１９に供給される第２の電圧１１７のいずれかを液晶画素１０５の画素電極１０６に供給する。第１の電圧１１６は、液晶パネルがノーマリーホワイト表示の場合に、液晶画素１０５を黒表示状態とする電圧であり、一方第２の電圧１１７は液晶画素１０５を白表示状態とする電圧である。
【００４３】
メモリ回路１０３に保持されたデータ信号がＨレベルの場合は、液晶画素ドライバ１０４において、ノーマリーホワイト表示の場合液晶を黒表示させる第１の電圧信号線１１８に接続されるゲートが導通状態となり、画素電極１０６に第１の電圧１１６が供給され、対向電極１０８に供給される基準電圧１２２との電位差により液晶画素１０５が黒表示状態となる。同様に、保持されたデータ信号がＬレベルの場合は、液晶画素ドライバ１０４において第２の電圧信号線１１９に接続されるゲートが導通状態となり、画素電極１０６に第２の電圧１１７が供給され液晶画素１０５が白表示状態となる。
【００４４】
以上の構成により、電源電圧、第１、第２の電圧信号および基準電圧ともロジック電圧程度で駆動でき、かつ画面表示の書き換えが必要ない場合はメモリ回路のデータ保持機能により表示状態を保持できるのでほとんど電流が流れない。
【００４５】
なお、液晶画素１０５は、保持されたデータ信号に応じて液晶画素ドライバ１０４から出力された第１の電圧１１６或いは第２の電圧１１７のいずれか一方が選択されて供給される画素電極１０６が画素毎に設けられ、この画素電極１０６と対向電極１０８との間に介在する液晶層１０７に両電極の電位差が印加され、この電位差に応じた液晶分子の配向変化に応じて黒表示状態（オン表示状態ともいう）と白表示状態（オフ表示状態ともいう）となる。液晶パネルは、上述のように、半導体基板とガラス等の光透過性基板との間に液晶を封入して挟持し、半導体基板に、マトリクス状に画素電極を配置し、その画素電極の下方に上記液晶画素駆動回路、行走査線、列走査線、データ線、行走査線駆動回路、列走査線駆動回路などを形成する。各画素は、画素電極１０６と、対向する光透過性基板の内面に形成された対向電極１０８との間に画素毎に電圧を印加して、その間に介在される画素毎の液晶層１０７に電圧供給し、液晶分子の配向を各画素毎に変化させる。
【００４６】
なお、図９に示すように本実施の形態において、スイッチング制御回路１０９はＣＭＯＳトランジスタ構成のＮＯＲゲート回路１０９−１とＣＭＯＳトランジスタ構成のインバータ１０９−２の論理回路により構成することができる。ＮＯＲゲート回路１０９−１は２入力とも負論理の選択信号が入力された時に正論理のオン信号を出力し、インバータ１０９−２により負論理のオン信号を出力する。また、スイッチング回路１０２はＣＭＯＳトランジスタ構成のトランスミッションゲート１０２−１により構成することができる。トランスミッションゲート１０２−１はスイッチング制御回路１０９のオン信号に基づいて導通して列データ線１１５とメモリ回路１０３を繋ぎ、オフ信号に基づいて非導通となる。メモリ回路１０３はＣＭＯＳトランジスタ構成のクロックドインバータ１０３−１とＣＭＯＳトランジスタ構成のインバータ１０３−２を帰還接続した構成とすることができる。データ信号はスイッチング制御回路１０６のオン信号によりスイッチング回路１０２からメモリ回路１０３に取り込まれ、インバータ１０３−２により反転され、スイッチング制御回路１０６のオフ信号により動作するクロックドインバータ１０３−１により出力を帰還してデータ信号を保持する。液晶画素ドライバ１０４は２個のＣＭＯＳトランジスタ構成のトランスミッションゲート１０４−１、１０４−２により構成することができる。メモリ回路１０３に保持されたデータ信号がＨレベルの場合は、液晶画素ドライバ１０４において、ノーマリーホワイト表示の場合液晶を黒表示させる第１の電圧信号線１１８に接続されるトランスミッションゲート１０４−１が導通状態となり、画素電極１０６に第１の電圧１１６が供給され、対向電極１０８に供給される基準電圧１２２との電位差により液晶画素１０５が黒表示状態となる。同様に、保持されたデータ信号がＬレベルの場合は、第２の電圧信号線１１９に接続されるトランスミッションゲート１０４−２が導通状態となり、画素電極１０６に第２の電圧１１７が供給され液晶画素１０５が白表示状態となる。
【００４７】
（本発明の液晶パネルの構造の説明）
図１０は上記第１および第２の実施の形態を適用した液晶パネル用基板（反射電極側基板）１の全体の平面図を示す。
【００４８】
図１０に示されているように、この実施の形態においては、基板の周縁部に設けられている周辺回路に光が入射するのを防止する遮光膜２５が設けられている。画素を駆動する回路は、上記画素電極がマトリックス状に配置された画素領域２０の周辺および画素領域中に設けられ、上記列走査線８ａに列走査信号を供給する列走査線駆動回路２１や行走査線５に行走査信号を供給する行走査線駆動回路２３、パッド領域２６を介して外部から入力データを取り込む入力データ線２２、これらの回路はスイッチング制御回路１０９およびスイッチング回路１０２のスイッチング素子とし、これにメモリ回路１０３と液晶画素ドライバ１０４を組み合わせることで構成される。なお、３６は対向するガラス基板との接着固定を行うシール材の形成領域である。
【００４９】
この実施の形態においては、上記遮光膜２５は、図１に示されている反射電極１３同一工程で形成される第３の導電層で構成され、ＬＣ共通電極電位等の所定電位が印加されるように構成されている。２６は電源電圧を供給するために使用されるパッドもしくは端子が形成されたパッド領域である。
【００５０】
図１１は上記液晶パネル用基板１を適用した反射型液晶パネルの断面構成を示す。図１０および１１に示すように、上記液晶パネル基板３１（１）は、その裏面にガラスもしくはセラミック等からなる基板３２が接着剤により接着されている。これとともに、その表面側には、ＬＣ共通電極電位が印加される透明導電膜（ＩＴＯ）からなる対向電極（共通電極ともいう）３３を有する入射側のガラス基板３５が適当な間隔をおいて配置され、周囲を図６のシール材形成領域３６に形成したシール材３６で接着された間隙内に周知のＴＮ（Twisted Nematic）型液晶または電圧無印加状態で液晶分子がほぼ垂直配向されたＳＨ（Super Homeotropic）型液晶３７などが充填されて液晶パネル３０として構成されている。なお、外部から信号を入力したり、パッド領域２６は上記シール材３６の外側に来るようにシール材を設ける位置が設定されている。
【００５１】
周辺回路上の遮光膜２５は、液晶３７を介在して対向電極３３と対向されるように構成されている。そして、遮光膜２５にＬＣ共通電極電位を印加すれば、対向電極３３にはＬＣ共通電極電位が印加されるので、その間に介在する液晶には直流電圧が印加されなくなる。よってＴＮ型液晶であれば常に液晶分子がほぼ９０°ねじれたままとなり、ＳＨ型液晶であれば常に垂直配向された状態に液晶分子が保たれる。
【００５２】
この実施の形態においては、半導体基板からなる上記液晶パネル基板３１は、その裏面にガラスもしくはセラミック等からなる基板が接着剤により接合されているため、その強度が著しく高められる。その結果、液晶パネル基板３１に基板３２を接合させてから対向基板との貼り合わせを行うようにすると、パネル全体にわたって液晶層のギャップが均一になるという利点がある。
【００５３】
（本発明の液晶パネルを用いた電子機器の説明）
次に、本発明の反射型液晶パネルを表示装置として用いた電子機器の例を説明する。
【００５４】
図１２（Ａ）は携帯電話を示す斜視図である。１０００は携帯電話本体を示し、そのうちの１００１は本発明の反射型液晶パネルを用いた液晶表示部である。
【００５５】
図１２（Ｂ）は、腕時計型電子機器を示す図である。１１００は時計本体を示す斜視図である。１１０１は本発明の反射型液晶パネルを用いた液晶表示部である。この液晶パネルは、従来の時計表示部に比べて高精細の画素を有するので、テレビ画像表示も可能とすることができ、腕時計型テレビを実現できる。
【００５６】
図１２（Ｃ）は、ワープロ、パソコン等の携帯型情報処理装置を示す図である。１２００は情報処理装置を示し、１２０２はキーボード等の入力部、１２０６は本発明の反射型液晶パネルを用いた表示部、１２０４は情報処理装置本体を示す。各々の電子機器は電池により駆動される電子機器であるので、光源ランプを持たない反射型液晶パネルを使えば、電池寿命を延ばすことが出来る。また、本発明のように、周辺回路をパネル基板に内蔵できるので、部品点数が大幅に減り、より軽量化・小型化できる。
【００５７】
尚、上述の実施の形態では、液晶装置を例として説明したが、これにかぎられるものではなく、エレクトロルミネッセンス等の電気光学装置にも適用可能である。
【００５８】
【発明の効果】
このように本発明による電気光学装置用基板は、反射電極の下方には、一方の絶縁膜を介して遮光層が形成され、前記遮光層の下方には、他方の絶縁膜を介して導電層が形成され、前記導電層は、スイッチング制御回路および液晶画素駆動回路を構成する領域には、ソース・ドレイン電極等の配線として形成し、前記ソース・ドレイン電極等の配線以外の領域には、不規則に配置された凸部を形成するようにしたものである。このため、本発明の電気光学装置用基板を用いれば、最適な反射特性を有する反射電極を容易に、かつ再現性良く作成することができ、表示品位が向上する反射型電気光学装置を提供することができる。
【図面の簡単な説明】
【図１】本発明を適用した反射型液晶パネルの反射電極側基板の第１の実施の形態の断面図である。
【図２】本発明を適用した反射型液晶パネルの反射電極側基板の第２の実施の形態の断面図である。
【図３】本発明を適用した反射型液晶パネルの反射電極側基板の第３の実施の形態の断面図である。
【図４】本発明を適用した反射型液晶パネルの反射電極側基板の第４の実施の形態の断面図である。
【図５】本発明を適用した反射型液晶パネルの反射電極側基板の第１，第２および第４の実施の形態を示す平面図である。
【図６】本発明を適用した反射型液晶パネルの反射電極側基板の第３の実施の形態を示す平面図である。
【図７】本発明を適用した反射型液晶パネルの反射電極側基板の第１の導電層の構成例を示す平面図である。
【図８】液晶パネルの画素及びその駆動回路などの一例を示すブロック図である。
【図９】図８の詳細な回路図である。
【図１０】実施の形態の反射型液晶パネルの反射電極基板のレイアウト構成例を示す平面図である。
【図１１】実施の形態の液晶パネル用基板を適用した反射型液晶パネルの一例を示す断面図である。
【図１２】（Ａ）実施の形態の反射型液晶パネルを用いた携帯電話、（Ｂ）腕時計型テレビ、（Ｃ）パーソナルコンピュータの外観図である。
【符号の説明】
１ 基板
２ ウェル領域
３ フィールド酸化膜
５ ゲート電極
６ａ，６ｂ ソース・ドレイン領域
７ 第１層間絶縁膜
８ａ，８ｂ 第１の導電層（ソース・ドレイン電極）
８ｃ 第１の導電層（凸部）
９ａ，９ｂ，９ｃ 第２層間絶縁膜
９ｄ コンタクトホール
１０ａ，１０ｂ 第２の導電層
１１ 第３層間絶縁膜
１２ 接続プラグ
１３ 第３の導電層（反射電極）
２０ 画素領域
２１ 列走査線駆動回路
２２ 入力データ線
２３ 行走査線駆動回路
２５ 遮光膜（第３の導電層）
２６ パッド領域
３１ 液晶パネル基板
３２ 基板
３３ 対向電極
３５ 入射側のガラス基板
３６ シール材
３７ 液晶
１０１ 液晶画素駆動回路
１０２ スイッチング回路
１０３ メモリ回路
１０４ 液晶画素ドライバ
１０５ 液晶画素
１０６ 画素電極
１０７ 液晶層
１０８ 対向電極
１０９ スイッチング制御回路
１１０ 行走査線
１１１ 行走査線駆動回路
１１２ 列走査線
１１３ 列走査線駆動回路
１１４ 入力データ線
１１５ 列データ線
１１６ 第１の電圧
１１７ 第２の電圧
１１８ 第１の電圧信号線
１１９ 第２の電圧信号線
１２０ 行走査線駆動回路用制御信号
１２１ 列走査線駆動回路用制御信号
１２２ 基準電圧
１０００ 携帯電話
１００１ 本発明の反射型液晶パネルを用いた液晶表示部
１１００ 時計
１１０１ 本発明の反射型液晶パネルを用いた液晶表示部
１２００ 情報処理装置
１２０２ キーボード等の入力部
１２０４ 情報処理装置
１２０６ 本発明の反射型液晶パネルを用いた表示部
【発明の属する技術分野】
本発明は、反射型液晶パネルを構成する電気光学装置用基板の構造、及びその基板を用いて構成される電気光学装置に関し、さらにはその電気光学装置を用いた電子機器に関する。
【０００２】
【従来の技術】
近年、携帯電話や携帯情報端末といった携帯機器等の情報表示デバイスとして電気光学装置の一例として液晶パネルが用いられている。表示する情報の内容は、キャラクタ表示程度だったものから、一度に多くの情報を表示するためにドットマトリクス型の液晶パネルが用いられ、画素数も次第に多くなり高デューティとなってきた。
【０００３】
従来、上記のような携帯機器には表示デバイスとして単純マトリクス型液晶パネルが用いられていたが、単純マトリクス型液晶パネルではマルチプレックス駆動を行う際に行走査線の選択信号として高デューティになるほど高い電圧が必要となり、少しでも消費電力を減らしたいという要求の強いバッテリー駆動を行う携帯機器においては大きな問題となっていた。
【０００４】
上述の問題を解決するために、液晶パネルの基板を半導体基板とし、半導体基板にメモリ回路を画素毎に形成し、メモリ回路の保持データに基づいて表示制御を行うスタティック駆動型の反射型液晶パネルが提案されている。
【０００５】
こうした外部から入射した光を反射させて表示を行う反射型液晶パネルは、光源であるバックライトが不要であるため消費電力が低く、薄型であり軽量化が可能となることで注目されている。
【０００６】
【発明が解決しようとする課題】
液晶パネルまたそれを用いた電子機器は、コントラストが高い，応答速度が比較的速い，駆動電圧が低い，階調表示が容易であるなど、ディスプレイとして基本的に必要とされる諸特性をバランス良く具備しているが、一方では、原理的に視野角が狭い，明るい表示に適さないなどの難点を有している。
【０００７】
視野角が広い，明るい表示を得るためには、あらゆる角度からの入射光に対し、表示画面に垂直な方向へ散乱する光の強度を増加させる必要がある。そのためには、最適な反射特性を有する反射電極を作成することが必要となる。
【０００８】
この発明の目的は、反射型液晶パネルにおいて、上述の問題を解決し、最適な反射特性を有する反射電極を容易に、かつ再現性良く作成することができ、表示品位が向上する反射型液晶パネルを提供することにある。
【０００９】
【課題を解決するための手段】
本発明の電気光学装置用基板は、上記の目的を達成するため、反射電極の下方に、一方の絶縁膜を介して遮光層が形成され、前記遮光層の下方に、他方の絶縁膜を介して形成された導電層が、スイッチング制御回路および液晶画素駆動回路を構成する領域には、ソース・ドレイン電極等の配線として形成し、ソース・ドレイン電極等の配線以外の領域には、不規則に配置された凸部を形成するようにしたものである。
【００１０】
請求項１に係わる発明は、基板上に複数の列走査線および前記列走査線と交差する複数の行走査線と、前記複数の列走査線と行走査線の交点毎に設けられ画素電極となる複数の反射電極と、各反射電極に対応して設けられたトランジスタと、を具備した電気光学装置用基板において、前記トランジスタに接続された配線部分と、前記配線部分が形成されていない領域に不規則に配置された複数の凸部とを含む第１の導電層と、前記第１の導電層の上層に第１の絶縁膜を介して設けられた第２の導電層と、前記第２の導電層と同層で当該第２の導電層が形成されない領域に設けられた遮光層と、を有し、前記第２の導電層及び前記遮光層は前記複数の反射電極の下層に第２の絶縁膜を介して設けられ、前記第２の導電層は、前記第１の導電層の配線部分と第１のコンタクトホールを介して接続されるとともに、前記反射電極と第２のコンタクトホールを介して接続され、前記複数の凸部と前記遮光層と前記反射電極とは平面的に見て互いに重なっており、前記複数の凸部により、前記遮光層及び前記反射電極の表面に凹凸が付与されていることを特徴とすることを特徴とする。このため、前記導電層を凸状に設けた上に絶縁膜を介して前記反射電極を形成することにより、前記導電層の凹凸に沿って前記反射電極も凹凸を有するようになるため、光を拡散させることができ、プロセスを増加させることなく、最適な反射特性を有する反射電極を容易に、かつ再現性良く作成することができ、表示品位が向上する反射型液晶パネルを提供することができる。
【００１１】
請求項２に係わる発明は、請求項１において、前記基板は半導体基板からなることを特徴とする。請求項３に係わる発明は、請求項２において、前記基板は単結晶シリコンで形成されていることを特徴とする。請求項４に係わる発明は、請求項１において、前記基板は透明基板からなることを特徴とする。請求項５に係わる発明は、請求項４において、前記基板はガラスで形成されていることを特徴とする。請求項６に係わる発明は、請求項１において、前記他方の絶縁膜にはＳＯＧ膜が含まれていることを特徴とする。請求項７に係わる発明は、請求項６において、前記ＳＯＧ膜はエッチバックされることを特徴とする。このため、良好な反射特性を有する反射電極が形成される。請求項８に係わる発明は、請求項１乃至７のいずれかに記載の電気光学装置用基板と、入射側の透明基板とが間隙を有して配置されるとともに、前記電気光学装置用基板と前記透明基板との間隙内に液晶が挟持されて構成される電気光学装置を提供する。請求項９に係わる発明は、請求項８に記載の電気光学装置を用いた電子機器を提供する。
【００１２】
請求項１０に記載の電気光学装置の製造方法は、基板上に複数の列走査線および前記列走査線と交差する複数の行走査線と、前記複数の列走査線と行走査線の交点毎に設けられ画素電極となる反射電極と、各画素電極に対応して設けられたトランジスタと、を具備した電気光学装置の製造方法であって、前記トランジスタに接続された配線部分と、前記配線部分以外の領域に不規則に配置される複数の凸部とを含む第１の導電層を形成する工程と、前記第１の導電層の上層に第１のコンタクトホールが形成された第１の絶縁膜を介して、当該第１のコンタクトホールにおいて前記第１の導電層に接続された第２の導電層を形成するとともに、前記第２の導電層と同層で当該第２の導電層が形成されない領域に遮光層を形成する工程と、前記第２の導電層及び遮光層の上層に第２のコンタクトホールが形成された第２の絶縁膜を介して、当該第２のコンタクトホールにおいて前記第２の導電層に接続された前記反射電極を設ける工程と、を有し、前記複数の凸部と前記遮光層と前記反射電極とを平面的に見て互いに重なるように形成することで、前記複数の凸部により、前記遮光層及び前記反射電極の表面に凹凸を付与することを特徴とする。このため、プロセスを増加させることなく、最適な反射特性を有する反射電極を容易に、かつ再現性良く作成することができ、表示品位が向上する電気光学装置を提供することができる。
【００１３】
【発明の実施の形態】
以下、本発明の好適な実施の形態を図面に基づいて説明する。尚、本実施の形態では、電気光学装置の一例として液晶パネルを用いて説明する。
【００１４】
（液晶パネルの全体構成と本発明の反射電極側基板の構成の説明）
図１は、本発明を適用した反射型液晶パネルの反射電極側基板の第１の実施の形態の断面図を示す。
【００１５】
本発明における液晶パネル用基板は図１に示されるように、基板１には半導体基板を用いている。なお、この基板１の材料は本実施の形態に限定されるものではない。例えばガラス基板のような透明基板を用いてもよい。まず、本発明の反射型液晶パネルの全体構成についてその概要を説明する。
【００１６】
図９および１０に示されるように、基板１（３２）の中央部には画素領域２０が設けられ、画素領域には行走査線と列走査線がマトリックス状に配置される。行走査線と列走査線の交点に応じて各画素が配置され、各画素には後述するように、反射電極１３と液晶画素駆動回路１０１が設けられている。画素領域２０の周辺領域には、行走査線に行走査信号を供給する行走査線駆動回路２３、列走査線に列走査信号を供給する列走査線駆動回路２１、パッド領域２６を介して外部から入力データを取り込む入力データ線２２が配置される。基板１（３１）は、内面に共通電極３３が形成されたガラスからなる対向基板３５とをシール材３６により領域（実線と一点鎖線で挟まれた領域）３６にて接着固定し、その間隙に液晶３７封入されて液晶パネルが構成される。なお、点線にて挟まれた領域２５は画素領域周辺を遮光する遮光膜を示す。
【００１７】
図１に基づき基板１の断面構造について詳細に説明する。図１において、１は単結晶シリコンのようなＰ型半導体基板（Ｎ型半導体基板でもよい）、２はこの基板１の表面に形成され、基板より不純物濃度の高いＮ型ウェル領域である。図６の液晶パネル平面図に示される列走査線駆動回路２１や行走査線駆動回路２３、入力データ線２２等の周辺回路を構成する素子が形成される部分のウェル領域とは分離して形成してもよい。
【００１８】
Phosphorus Silica Grass）膜のような第１層間絶縁膜７を介して一層目のアルミニウム層あるいはタンタル層からなる第１の導電層８ａ，８ｂ，８ｃを形成した。このアルミニウム層あるいはタンタル層は、本実施の形態ではスパッタ法で５００ｎｍ堆積させた。第１の導電層８ａは上記絶縁膜７に形成されたコンタクトホールを介してソース領域（またはドレイン領域）６ａと電気的に接続され、ＦＥＴのソース電極（またはドレイン電極）を構成する。また、第１の導電層８ｂは上記絶縁膜７に形成されたコンタクトホールにてＦＥＴのドレイン領域（またはソース領域）６ｂに電気的に接続され、ドレイン電極（またはソース電極）を構成する。ソース電極（またはドレイン電極）８ａおよびドレイン電極（またはソース電極）８ｂ以外の領域には、不規則に配置された凸部８ｃを形成した。なお、凸部８ｃの直径は０．５〜１０μｍが望ましく、この範囲の任意のサイズあるいは数種類のサイズであっても良い。また、凸部８ｃの形状は本実施の形態に限定されるものではない。例えば正八角形のような多角形を適用しても良い。
【００１９】
上記第１の導電層８ａ，８ｂ，８ｃの上方にはシリコン酸化膜からなる第２層間絶縁膜９ａ，９ｂ，９ｃが形成され、第２層間絶縁膜９ａ，９ｂ，９ｃにはコンタクトホール９ｄが形成される。本実施の形態では、９ａはＴＥＯＳのプラズマＣＶＤによる６００ｎｍのシリコン酸化膜とし、９ｂはＳＯＧ(Spin On Glass)膜による３２０ｎｍのシリコン酸化膜とした。なお、ＳＯＧ膜の厚さは、本実施の形態に限定されるものではない。ソース・ドレイン電極等の配線以外の領域に適当な凸部を形成するためには、１００〜５００ｎｍであることが望ましい。またＳＯＧ膜である第２層間絶縁膜９ｂを形成した後、このＳＯＧ膜と第２層間３は基板１の表面に形成された素子分離用のフィールド酸化膜（いわゆるＬＯＣＯＳ）である。フィールド酸化膜３は選択熱酸化によって形成される。フィールド酸化膜３に開口部が形成され、この開口部の内側中央に、シリコン基板表面の熱酸化により形成されるゲート酸化膜を介してポリシリコンまたはメタルシリサイド等からなるゲート電極５が形成され、このゲート電極５の両側の基板表面には不純物層（以下、ドーピング層という）からなるソース・ドレイン領域６ａ，６ｂが形成され、電界効果トランジスタ（以下、ＦＥＴという）が構成される。そして、上記ソース・ドレイン領域６ａ、６ｂの上方には、ＢＰＳＧ（Boron 絶縁膜９ａを、選択性のない条件あるいは任意の条件でエッチングしても良い。本実施の形態では、ＳＯＧ膜である第２層間絶縁膜９ｂと９ａを、選択性のない条件で５００ｎｍエッチングした。なお、このときのエッチ量は、本実施の形態に限定されるものではなく、１００〜５００ｎｍであることが望ましい。このとき、ソース・ドレイン電極等の配線以外の領域に形成された凸部のテーパは、なだらかな曲線形状となり、良好な反射特性を有する反射電極を形成することが可能となる。９ｃは９ａと同様に、ＴＥＯＳのプラズマＣＶＤによる５００ｎｍのシリコン酸化膜とした。さらにその上方にはアルミニウム層あるいはタンタル層からなる第２の導電層１０ａおよび１０ｂを形成した。このアルミニウム層あるいはタンタル層は、本実施の形態ではスパッタ法で５００ｎｍ堆積させた。第１の導電層８ｂと第２の導電層１０ｂは、コンタクトホール９ｄを介して電気的に接続されている。
【００２０】
また、第２の導電層１０ｂと同時に形成された第２の導電層１０ａは、入射する光が基板の半導体層側に入り込んでＦＥＴが光リークしないように、ドレイン電極８ｂと反射電極１３の接続部である１０ｂを除いた、画素領域のほぼ全域を遮光することができる。
【００２１】
なお、本実施の形態では、上記第２の導電層１０ｂは、コンタクトホール９ｄを介して上記第１の導電層８ｂに直接接続したが、タングステン等の高融点金属からなる接続プラグを用いて接続しても良い。
【００２２】
第２の導電層１０ａと同時に形成された第２の導電層１０ｂと反射電極１３の接続は、第３層間絶縁膜１１に開口されたコンタクトホールに、タングステン等の高融点金属からなる接続プラグ１２をＣＶＤ法等で埋め込み形成して行われる。
【００２３】
上記接続プラグ１２を形成後、反射電極１３には第３の導電層からなるアルミニウムを低温スパッタ法により形成した。
【００２４】
以上のプロセスにより、第１の導電層を凸状に設けた上に絶縁膜を介して反射電極を形成することにより、導電層の凹凸に沿って反射電極も凹凸を有するようになる。このため、光を拡散させることができ、プロセスを増加させることなく、最適な反射特性を有する反射電極を容易に、かつ再現性良く作成することができ、表示品位が向上する反射型液晶パネルを提供することができた。
【００２５】
図５を参照して、本発明を適用した反射型液晶パネルの反射電極側基板の第１，第２および第４の実施の形態を示す平面図を説明する。
【００２６】
９ｄはドレイン電極（またはソース電極）８ｂと第２の導電層１０ｂの接続部となるコンタクトホールであり、１２は第２の導電層１０ｂと反射電極１３を接続するための接続プラグである。
【００２７】
図７は、本発明を適用した反射型液晶パネルの反射電極側基板の第１の導電層の構成例を示す平面図である。第１の導電層８ｃは、ソース・ドレイン電極等の配線以外の領域には、不規則に配置された凸部を形成しており、ソース・ドレイン電極等の配線の領域には、凸部を形成していない。本実施の形態では、凸部の形状には円を適用した。なお、穴の直径は０．５〜５μｍが望ましく、この範囲の任意のサイズあるいは数種類のサイズであっても良い。また、凸部の形状は本実施の形態に限定されるものではない。例えば正八角形のような多角形を適用しても良い。
【００２８】
尚、上述の構成は、導電層により前記スイッチング制御回路及び液晶画素駆動回路に接続されたソース電極８ａ、ドレイン電極８ｂとソース・ドレイン電極以外の領域に不規則に凸部８ｃとを同時に形成し、ソース・ドレイン電極８ａ、８ｂと凸部８ｃ上に第２層間絶縁膜９ａ、９ｂ、９ｃを介して第２の導電層１０ａ、１０ｂを形成し、前記第２の導電層の上に第３層間絶縁膜１１を介して反射電極１３を形成する工程によって形成されている。このため、プロセスを増加させることなく、最適な反射特性を有する反射電極を容易に、かつ再現性良く作成することができ、表示品位が向上する電気光学装置を提供することができる。
【００２９】
（本発明の反射電極側基板の画素領域の他の構成例）
図２は、本発明を適用した反射型液晶パネルの反射電極側基板の第２の実施の形態の断面図を示す。本実施の形態では、接続プラグを用いず、第二の導電層１０ｂと反射電極１３を直接接続した。本実施の形態は、工程プロセスの簡略化という点において、非常に有効である。
【００３０】
図３は、本発明を適用した反射型液晶パネルの反射電極側基板の第３の実施の形態の断面図を示す。本実施の形態では、ドレイン領域（またはソース領域）６ｂと反射電極１３を、接続プラグ１２により電気的に接続している。接続プラグにはタングステン等の高融点金属を用いた。
【００３１】
このとき、図６に示すように、第２の導電層１０ａは、各画素における接続プラグ１２の形成されるコンタクトホールの周囲を除いた画素領域全域、さらには画素領域全体にわたって形成することができるため、さらに好適な遮光機能を有する遮光層を形成することが可能となる。
【００３２】
図４は、本発明を適用した反射型液晶パネルの反射電極側基板の第４の実施の形態の断面図を示す。図４において図１、図２および図３と同一符号が付けられている箇所は、これらの図と同一機能を有する層を示す。本実施の形態においては、基板１は石英や無アルカリ性のガラス基板であり、この絶縁基板上には単結晶又は多結晶あるいはアモルファスのシリコン膜（６ａ，６ｂの形成層）が形成されており、このシリコン膜上には、例えば熱酸化して形成した二酸化シリコン膜とＣＶＤ法で堆積した窒化シリコンの二層構造からなる絶縁膜が形成される。また、シリコン膜の６ａ，６ｂの領域には、Ｎ型不純物（またはＰ型不純物）がドーピングされて、ＴＦＴ(Thin Film Transistor)のソース・ドレイン領域６ａ，６ｂが形成され、絶縁膜上には、ＴＦＴのゲート電極５がポリシリコンまたはメタルシリサイド等により形成される。また、ゲート電極５上には二酸化シリコンにより形成される第１層間絶縁膜７が形成され、第１層間絶縁膜７の上方には、一層目のアルミニウム層あるいはタンタル層からなる第１の導電層８ａ，８ｂ，８ｃが形成され、第１の導電層８ａは上記絶縁膜７に形成されたコンタクトホールを介してソース領域（またはドレイン領域）６ａと電気的に接続され、ＦＥＴのソース電極（またはドレイン電極）を構成する。また、第１の導電層８ｂは上記絶縁膜７に形成されたコンタクトホールにてＦＥＴのドレイン領域（またはソース領域）６ｂに電気的に接続され、ドレイン電極（またはソース電極）を構成する。ソース電極（またはドレイン電極）８ａおよびドレイン電極（またはソース電極）８ｂ以外の領域には、不規則に配置された凸部８ｃを形成した。なお、凸部８ｃの直径は０．５〜１０μｍが望ましく、この範囲の任意のサイズあるいは数種類のサイズであっても良い。また、凸部８ｃの形状は本実施の形態に限定されるものではない。例えば正八角形のような多角形を適用しても良い。
【００３３】
また、上記第１の導電層８ａ，８ｂの上方にはシリコン酸化膜からなる第２層間絶縁膜９ａ，９ｂ，９ｃが形成され、第２層間絶縁膜９ａ，９ｂ，９ｃにはコンタクトホール９ｄが形成される。さらにその上方にはアルミニウム層あるいはタンタル層からなる第２の導電層１０ａおよび１０ｂを形成した。第１の導電層８ｂと第２の導電層１０ｂは、第１の導電層８ｂと第２の導電層１０ｂはコンタクトホール９ｄを介して電気的に接続されている。第２の導電層１０ａは、入射する光が基板の半導体層側に入り込んでＦＥＴが光リークしないように、遮光する機能を有している。また、本実施の形態では、上記第２の導電層１０ｂは、コンタクトホール９ｄを介して上記第１の導電層８ｂに直接接続したが、タングステン等の高融点金属からなる接続プラグを用いて接続しても良い。第２の導電層１０ｂの上方には第３層間絶縁膜１１を形成する。第２の導電層１０ａと同時に形成された第２の導電層１０ｂと反射電極１３の接続は、第３層間絶縁膜１１に開口されたコンタクトホールに、タングステン等の高融点金属からなる接続プラグ１２をＣＶＤ法等で埋め込み形成して行われる。
【００３４】
上記接続プラグ１２を形成後、反射電極１３には第３の導電層からなるアルミニウムを低温スパッタ法により形成した。以上のプロセスにより、９０％以上の高反射率を有する反射電極１３を形成した。
【００３５】
また、図ではゲート電極がチャネルより上方に位置するトップゲートタイプであるが、ゲート電極を先に形成し、ゲート絶縁膜を介した上にチャネルとなるシリコン膜を配置するボトムゲートタイプにしてもよい。
【００３６】
（本発明の液晶パネルの画素及びその駆動回路の説明）
図８は、本発明の液晶パネルの画素及びその駆動回路などの一例を示すブロック図である。図９は図８の詳細な回路図である。
【００３７】
図８において、画素領域には、行走査線１１０−ｎ（ｎは行走査線の行を示す自然数）と列走査線１１２−ｍ（ｍは列走査線の列を示す自然数）がマトリクス状に配置され、互いの走査線の交差点に各画素の駆動回路が構成される。また、画素領域には列走査線１１２−ｍに沿って入力データ線１１４から分岐した列データ線１１５−ｄ（ｄは列データ線の列を示す自然数）も配置される。画素領域の行側の周辺領域には行走査線駆動回路１１１が配置され、画素領域の列側の周辺領域には列走査線駆動回路１１３が配置される。
【００３８】
行走査線駆動回路用制御信号１２０により行走査線駆動回路１１１が制御され、選択された行走査線１１０−ｎには選択信号が出力される。選択されない行走査線は非選択電位に設定される。同様に、列走査線駆動回路用制御信号１２１により列走査線駆動回路１１３が制御され、選択された列走査線１１２−ｍに選択信号が出力され、非選択の列走査線は非選択電位に設定される。いずれの行走査線及びいずれの列走査線を選択するかは制御信号１２０，１２１により決められる。つまり、制御信号１２０，１２１は選択画素を指定するアドレス信号である。
【００３９】
選択された行走査線１１０−ｎと選択された列走査線１１２−ｍの交差点近傍に配置されるスイッチング制御回路１０９は、両走査線の選択信号を受けてオン信号を出力し、行走査線１１０−ｎと列走査線１１２−ｍの少なくとも一方が非選択となるとオフ信号を出力する。すなわち、選択された行走査線と列走査線の交差点に位置する画素のスイッチング制御回路１０９のみからオン信号が出力され、他のスイッチング制御回路からはオフ信号が出力される。本実施の形態では、このスイッチング制御回路１０９のオン、オフ信号により液晶画素駆動回路１０１を制御する。
【００４０】
次に、液晶画素駆動回路１０１の構成および動作を説明する。
【００４１】
スイッチング回路１０２はスイッチング制御回路１０９のオン信号により導通状態となり、オフ信号により非導通状態となる。スイッチング回路１０２は導通状態となると、そこに接続されている列データ線１１５−ｄのデータ信号をスイッチング回路１０２を介してメモリ回路１０３に書き込む。一方、スイッチング回路１０２はスイッチング制御回路１０９のオフ信号により非導通状態となりメモリ回路１０３に書き込まれたデータ信号を保持する。
【００４２】
メモリ回路１０３に保持されたデータ信号は、画素毎に配置される液晶画素ドライバ１０４に供給される。液晶画素ドライバ１０４は供給されたデータ信号のレベルに応じて、第１の電圧信号線１１８に供給される第１の電圧１１６、又は第２の電圧信号線１１９に供給される第２の電圧１１７のいずれかを液晶画素１０５の画素電極１０６に供給する。第１の電圧１１６は、液晶パネルがノーマリーホワイト表示の場合に、液晶画素１０５を黒表示状態とする電圧であり、一方第２の電圧１１７は液晶画素１０５を白表示状態とする電圧である。
【００４３】
メモリ回路１０３に保持されたデータ信号がＨレベルの場合は、液晶画素ドライバ１０４において、ノーマリーホワイト表示の場合液晶を黒表示させる第１の電圧信号線１１８に接続されるゲートが導通状態となり、画素電極１０６に第１の電圧１１６が供給され、対向電極１０８に供給される基準電圧１２２との電位差により液晶画素１０５が黒表示状態となる。同様に、保持されたデータ信号がＬレベルの場合は、液晶画素ドライバ１０４において第２の電圧信号線１１９に接続されるゲートが導通状態となり、画素電極１０６に第２の電圧１１７が供給され液晶画素１０５が白表示状態となる。
【００４４】
以上の構成により、電源電圧、第１、第２の電圧信号および基準電圧ともロジック電圧程度で駆動でき、かつ画面表示の書き換えが必要ない場合はメモリ回路のデータ保持機能により表示状態を保持できるのでほとんど電流が流れない。
【００４５】
なお、液晶画素１０５は、保持されたデータ信号に応じて液晶画素ドライバ１０４から出力された第１の電圧１１６或いは第２の電圧１１７のいずれか一方が選択されて供給される画素電極１０６が画素毎に設けられ、この画素電極１０６と対向電極１０８との間に介在する液晶層１０７に両電極の電位差が印加され、この電位差に応じた液晶分子の配向変化に応じて黒表示状態（オン表示状態ともいう）と白表示状態（オフ表示状態ともいう）となる。液晶パネルは、上述のように、半導体基板とガラス等の光透過性基板との間に液晶を封入して挟持し、半導体基板に、マトリクス状に画素電極を配置し、その画素電極の下方に上記液晶画素駆動回路、行走査線、列走査線、データ線、行走査線駆動回路、列走査線駆動回路などを形成する。各画素は、画素電極１０６と、対向する光透過性基板の内面に形成された対向電極１０８との間に画素毎に電圧を印加して、その間に介在される画素毎の液晶層１０７に電圧供給し、液晶分子の配向を各画素毎に変化させる。
【００４６】
なお、図９に示すように本実施の形態において、スイッチング制御回路１０９はＣＭＯＳトランジスタ構成のＮＯＲゲート回路１０９−１とＣＭＯＳトランジスタ構成のインバータ１０９−２の論理回路により構成することができる。ＮＯＲゲート回路１０９−１は２入力とも負論理の選択信号が入力された時に正論理のオン信号を出力し、インバータ１０９−２により負論理のオン信号を出力する。また、スイッチング回路１０２はＣＭＯＳトランジスタ構成のトランスミッションゲート１０２−１により構成することができる。トランスミッションゲート１０２−１はスイッチング制御回路１０９のオン信号に基づいて導通して列データ線１１５とメモリ回路１０３を繋ぎ、オフ信号に基づいて非導通となる。メモリ回路１０３はＣＭＯＳトランジスタ構成のクロックドインバータ１０３−１とＣＭＯＳトランジスタ構成のインバータ１０３−２を帰還接続した構成とすることができる。データ信号はスイッチング制御回路１０６のオン信号によりスイッチング回路１０２からメモリ回路１０３に取り込まれ、インバータ１０３−２により反転され、スイッチング制御回路１０６のオフ信号により動作するクロックドインバータ１０３−１により出力を帰還してデータ信号を保持する。液晶画素ドライバ１０４は２個のＣＭＯＳトランジスタ構成のトランスミッションゲート１０４−１、１０４−２により構成することができる。メモリ回路１０３に保持されたデータ信号がＨレベルの場合は、液晶画素ドライバ１０４において、ノーマリーホワイト表示の場合液晶を黒表示させる第１の電圧信号線１１８に接続されるトランスミッションゲート１０４−１が導通状態となり、画素電極１０６に第１の電圧１１６が供給され、対向電極１０８に供給される基準電圧１２２との電位差により液晶画素１０５が黒表示状態となる。同様に、保持されたデータ信号がＬレベルの場合は、第２の電圧信号線１１９に接続されるトランスミッションゲート１０４−２が導通状態となり、画素電極１０６に第２の電圧１１７が供給され液晶画素１０５が白表示状態となる。
【００４７】
（本発明の液晶パネルの構造の説明）
図１０は上記第１および第２の実施の形態を適用した液晶パネル用基板（反射電極側基板）１の全体の平面図を示す。
【００４８】
図１０に示されているように、この実施の形態においては、基板の周縁部に設けられている周辺回路に光が入射するのを防止する遮光膜２５が設けられている。画素を駆動する回路は、上記画素電極がマトリックス状に配置された画素領域２０の周辺および画素領域中に設けられ、上記列走査線８ａに列走査信号を供給する列走査線駆動回路２１や行走査線５に行走査信号を供給する行走査線駆動回路２３、パッド領域２６を介して外部から入力データを取り込む入力データ線２２、これらの回路はスイッチング制御回路１０９およびスイッチング回路１０２のスイッチング素子とし、これにメモリ回路１０３と液晶画素ドライバ１０４を組み合わせることで構成される。なお、３６は対向するガラス基板との接着固定を行うシール材の形成領域である。
【００４９】
この実施の形態においては、上記遮光膜２５は、図１に示されている反射電極１３同一工程で形成される第３の導電層で構成され、ＬＣ共通電極電位等の所定電位が印加されるように構成されている。２６は電源電圧を供給するために使用されるパッドもしくは端子が形成されたパッド領域である。
【００５０】
図１１は上記液晶パネル用基板１を適用した反射型液晶パネルの断面構成を示す。図１０および１１に示すように、上記液晶パネル基板３１（１）は、その裏面にガラスもしくはセラミック等からなる基板３２が接着剤により接着されている。これとともに、その表面側には、ＬＣ共通電極電位が印加される透明導電膜（ＩＴＯ）からなる対向電極（共通電極ともいう）３３を有する入射側のガラス基板３５が適当な間隔をおいて配置され、周囲を図６のシール材形成領域３６に形成したシール材３６で接着された間隙内に周知のＴＮ（Twisted Nematic）型液晶または電圧無印加状態で液晶分子がほぼ垂直配向されたＳＨ（Super Homeotropic）型液晶３７などが充填されて液晶パネル３０として構成されている。なお、外部から信号を入力したり、パッド領域２６は上記シール材３６の外側に来るようにシール材を設ける位置が設定されている。
【００５１】
周辺回路上の遮光膜２５は、液晶３７を介在して対向電極３３と対向されるように構成されている。そして、遮光膜２５にＬＣ共通電極電位を印加すれば、対向電極３３にはＬＣ共通電極電位が印加されるので、その間に介在する液晶には直流電圧が印加されなくなる。よってＴＮ型液晶であれば常に液晶分子がほぼ９０°ねじれたままとなり、ＳＨ型液晶であれば常に垂直配向された状態に液晶分子が保たれる。
【００５２】
この実施の形態においては、半導体基板からなる上記液晶パネル基板３１は、その裏面にガラスもしくはセラミック等からなる基板が接着剤により接合されているため、その強度が著しく高められる。その結果、液晶パネル基板３１に基板３２を接合させてから対向基板との貼り合わせを行うようにすると、パネル全体にわたって液晶層のギャップが均一になるという利点がある。
【００５３】
（本発明の液晶パネルを用いた電子機器の説明）
次に、本発明の反射型液晶パネルを表示装置として用いた電子機器の例を説明する。
【００５４】
図１２（Ａ）は携帯電話を示す斜視図である。１０００は携帯電話本体を示し、そのうちの１００１は本発明の反射型液晶パネルを用いた液晶表示部である。
【００５５】
図１２（Ｂ）は、腕時計型電子機器を示す図である。１１００は時計本体を示す斜視図である。１１０１は本発明の反射型液晶パネルを用いた液晶表示部である。この液晶パネルは、従来の時計表示部に比べて高精細の画素を有するので、テレビ画像表示も可能とすることができ、腕時計型テレビを実現できる。
【００５６】
図１２（Ｃ）は、ワープロ、パソコン等の携帯型情報処理装置を示す図である。１２００は情報処理装置を示し、１２０２はキーボード等の入力部、１２０６は本発明の反射型液晶パネルを用いた表示部、１２０４は情報処理装置本体を示す。各々の電子機器は電池により駆動される電子機器であるので、光源ランプを持たない反射型液晶パネルを使えば、電池寿命を延ばすことが出来る。また、本発明のように、周辺回路をパネル基板に内蔵できるので、部品点数が大幅に減り、より軽量化・小型化できる。
【００５７】
尚、上述の実施の形態では、液晶装置を例として説明したが、これにかぎられるものではなく、エレクトロルミネッセンス等の電気光学装置にも適用可能である。
【００５８】
【発明の効果】
このように本発明による電気光学装置用基板は、反射電極の下方には、一方の絶縁膜を介して遮光層が形成され、前記遮光層の下方には、他方の絶縁膜を介して導電層が形成され、前記導電層は、スイッチング制御回路および液晶画素駆動回路を構成する領域には、ソース・ドレイン電極等の配線として形成し、前記ソース・ドレイン電極等の配線以外の領域には、不規則に配置された凸部を形成するようにしたものである。このため、本発明の電気光学装置用基板を用いれば、最適な反射特性を有する反射電極を容易に、かつ再現性良く作成することができ、表示品位が向上する反射型電気光学装置を提供することができる。
【図面の簡単な説明】
【図１】本発明を適用した反射型液晶パネルの反射電極側基板の第１の実施の形態の断面図である。
【図２】本発明を適用した反射型液晶パネルの反射電極側基板の第２の実施の形態の断面図である。
【図３】本発明を適用した反射型液晶パネルの反射電極側基板の第３の実施の形態の断面図である。
【図４】本発明を適用した反射型液晶パネルの反射電極側基板の第４の実施の形態の断面図である。
【図５】本発明を適用した反射型液晶パネルの反射電極側基板の第１，第２および第４の実施の形態を示す平面図である。
【図６】本発明を適用した反射型液晶パネルの反射電極側基板の第３の実施の形態を示す平面図である。
【図７】本発明を適用した反射型液晶パネルの反射電極側基板の第１の導電層の構成例を示す平面図である。
【図８】液晶パネルの画素及びその駆動回路などの一例を示すブロック図である。
【図９】図８の詳細な回路図である。
【図１０】実施の形態の反射型液晶パネルの反射電極基板のレイアウト構成例を示す平面図である。
【図１１】実施の形態の液晶パネル用基板を適用した反射型液晶パネルの一例を示す断面図である。
【図１２】（Ａ）実施の形態の反射型液晶パネルを用いた携帯電話、（Ｂ）腕時計型テレビ、（Ｃ）パーソナルコンピュータの外観図である。
【符号の説明】
１ 基板
２ ウェル領域
３ フィールド酸化膜
５ ゲート電極
６ａ，６ｂ ソース・ドレイン領域
７ 第１層間絶縁膜
８ａ，８ｂ 第１の導電層（ソース・ドレイン電極）
８ｃ 第１の導電層（凸部）
９ａ，９ｂ，９ｃ 第２層間絶縁膜
９ｄ コンタクトホール
１０ａ，１０ｂ 第２の導電層
１１ 第３層間絶縁膜
１２ 接続プラグ
１３ 第３の導電層（反射電極）
２０ 画素領域
２１ 列走査線駆動回路
２２ 入力データ線
２３ 行走査線駆動回路
２５ 遮光膜（第３の導電層）
２６ パッド領域
３１ 液晶パネル基板
３２ 基板
３３ 対向電極
３５ 入射側のガラス基板
３６ シール材
３７ 液晶
１０１ 液晶画素駆動回路
１０２ スイッチング回路
１０３ メモリ回路
１０４ 液晶画素ドライバ
１０５ 液晶画素
１０６ 画素電極
１０７ 液晶層
１０８ 対向電極
１０９ スイッチング制御回路
１１０ 行走査線
１１１ 行走査線駆動回路
１１２ 列走査線
１１３ 列走査線駆動回路
１１４ 入力データ線
１１５ 列データ線
１１６ 第１の電圧
１１７ 第２の電圧
１１８ 第１の電圧信号線
１１９ 第２の電圧信号線
１２０ 行走査線駆動回路用制御信号
１２１ 列走査線駆動回路用制御信号
１２２ 基準電圧
１０００ 携帯電話
１００１ 本発明の反射型液晶パネルを用いた液晶表示部
１１００ 時計
１１０１ 本発明の反射型液晶パネルを用いた液晶表示部
１２００ 情報処理装置
１２０２ キーボード等の入力部
１２０４ 情報処理装置
１２０６ 本発明の反射型液晶パネルを用いた表示部
Claims (8)
- 基板上に複数の列走査線および前記列走査線と交差する複数の行走査線と、前記複数の列走査線と行走査線の交点毎に設けられ画素電極となる複数の反射電極と、
各反射電極に対応して設けられたトランジスタと、を具備した電気光学装置用基板において、
前記トランジスタに接続された配線部分と、前記配線部分が形成されていない領域に不規則に配置された複数の凸部とを含む第１の導電層と、
前記第１の導電層の上層に第１の絶縁膜を介して設けられた第２の導電層と、
前記第２の導電層と同層で当該第２の導電層が形成されない領域に設けられた遮光層と、
を有し、
前記第２の導電層及び前記遮光層は前記複数の反射電極の下層に第２の絶縁膜を介して設けられ、
前記第２の導電層は、前記第１の導電層の配線部分と第１のコンタクトホールを介して接続されるとともに、前記反射電極と第２のコンタクトホールを介して接続され、
前記複数の凸部と前記遮光層と前記反射電極とは平面的に見て互いに重なっており、
前記複数の凸部により、前記遮光層及び前記反射電極の表面に凹凸が付与されていることを特徴とする電気光学装置用基板。 - 請求項１に記載の基板は半導体基板からなることを特徴とする電気光学装置用基板。
- 請求項２に記載の基板は単結晶シリコンで形成されていることを特徴とする電気光学装置用基板。
- 請求項１に記載の基板は透明基板からなることを特徴とする電気光学装置用基板。
- 請求項４に記載の基板はガラスで形成されていることを特徴とする電気光学装置用基板。
- 請求項１乃至５のいずれかに記載の電気光学装置用基板と、入射側の透明基板とが間隙を有して配置されるとともに、前記電気光学装置用基板と前記透明基板との間隙内に液晶が挟持されて構成されることを特徴とする電気光学装置。
- 請求項６に記載の電気光学装置を用いたことを特徴とする電子機器。
- 基板上に複数の列走査線および前記列走査線と交差する複数の行走査線と、前記複数の列走査線と行走査線の交点毎に設けられ画素電極となる反射電極と、各画素電極に対応して設けられたトランジスタと、を具備した電気光学装置の製造方法であって、
前記トランジスタに接続された配線部分と、前記配線部分以外の領域に不規則に配置される複数の凸部とを含む第１の導電層を形成する工程と、
前記第１の導電層の上層に第１のコンタクトホールが形成された第１の絶縁膜を介して、当該第１のコンタクトホールにおいて前記第１の導電層に接続された第２の導電層を形成するとともに、前記第２の導電層と同層で当該第２の導電層が形成されない領域に遮光層を形成する工程と、
前記第２の導電層及び遮光層の上層に第２のコンタクトホールが形成された第２の絶縁膜を介して、当該第２のコンタクトホールにおいて前記第２の導電層に接続された前記反射電極を設ける工程と、
を有し、
前記複数の凸部と前記遮光層と前記反射電極とを平面的に見て互いに重なるように形成することで、前記複数の凸部により、前記遮光層及び前記反射電極の表面に凹凸を付与する
ことを特徴とする電気光学装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28710298A JP3775071B2 (ja) | 1998-10-08 | 1998-10-08 | 電気光学装置用基板、電気光学装置及び電気光学装置の製造方法、ならびに電気光学装置を用いた電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28710298A JP3775071B2 (ja) | 1998-10-08 | 1998-10-08 | 電気光学装置用基板、電気光学装置及び電気光学装置の製造方法、ならびに電気光学装置を用いた電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000111901A JP2000111901A (ja) | 2000-04-21 |
| JP3775071B2 true JP3775071B2 (ja) | 2006-05-17 |
Family
ID=17713093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28710298A Expired - Lifetime JP3775071B2 (ja) | 1998-10-08 | 1998-10-08 | 電気光学装置用基板、電気光学装置及び電気光学装置の製造方法、ならびに電気光学装置を用いた電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3775071B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4118484B2 (ja) | 2000-03-06 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2001257350A (ja) | 2000-03-08 | 2001-09-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP4683688B2 (ja) | 2000-03-16 | 2011-05-18 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| JP4393662B2 (ja) | 2000-03-17 | 2010-01-06 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| JP4785229B2 (ja) | 2000-05-09 | 2011-10-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4255681B2 (ja) * | 2001-11-30 | 2009-04-15 | 株式会社半導体エネルギー研究所 | パッシブマトリクス型表示装置 |
| US8937580B2 (en) * | 2003-08-08 | 2015-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Driving method of light emitting device and light emitting device |
| JP4845531B2 (ja) * | 2006-02-28 | 2011-12-28 | 三菱電機株式会社 | 画像表示装置 |
| CN106353937B (zh) * | 2016-11-28 | 2020-11-24 | 京东方科技集团股份有限公司 | 阵列基板、阵列基板的制造方法和显示装置 |
| JP7463872B2 (ja) | 2020-06-17 | 2024-04-09 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
-
1998
- 1998-10-08 JP JP28710298A patent/JP3775071B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000111901A (ja) | 2000-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3982148B2 (ja) | 液晶パネル用基板、液晶パネル及びそれを用いた電子機器 | |
| JP3920630B2 (ja) | 液晶表示装置 | |
| KR100426980B1 (ko) | 전기 광학 장치, 그 제조 방법 및 전자 기기 | |
| JP2001051303A (ja) | 液晶表示装置及びその製造方法 | |
| KR20030003041A (ko) | 액정 표시 장치 | |
| JP2005018081A (ja) | 薄膜トランジスタ表示板 | |
| KR20010048251A (ko) | 반사투과형 액정 표시장치 | |
| JP3775071B2 (ja) | 電気光学装置用基板、電気光学装置及び電気光学装置の製造方法、ならびに電気光学装置を用いた電子機器 | |
| JP4873882B2 (ja) | 液晶表示装置 | |
| US20020008796A1 (en) | TFTLCD for recycling electrical power | |
| KR100613438B1 (ko) | 반사투과형 액정 표시장치 및 그의 제조방법 | |
| CN112965307A (zh) | 双面反射显示面板 | |
| JP2004126199A (ja) | 液晶ディスプレイのディスプレイ回路構造 | |
| JP3864636B2 (ja) | 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに液晶パネル用基板の製造方法 | |
| JP2000047259A (ja) | 液晶表示装置 | |
| KR100914782B1 (ko) | 박막트랜지스터 기판과 이를 이용한 액정표시장치 | |
| JP3740868B2 (ja) | 電気光学装置用基板及びその製造方法、電気光学装置並びにそれを用いた電子機器 | |
| JP4035992B2 (ja) | 電気光学装置、電子機器、および電気光学装置の製造方法 | |
| JP2002297060A (ja) | アクティブマトリクス型表示装置 | |
| JP2001184000A (ja) | 表示装置 | |
| JPH10206872A (ja) | 液晶表示装置 | |
| JP2002296619A (ja) | アクティブマトリクス型表示装置 | |
| JP3979077B2 (ja) | 電気光学装置および電子機器 | |
| KR20040082269A (ko) | 액정 표시 장치 | |
| JP2002297058A (ja) | アクティブマトリクス型表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050304 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050621 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050817 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051012 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051206 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060116 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060131 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060213 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090303 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140303 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |