KR20030003041A - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR20030003041A
KR20030003041A KR1020020036269A KR20020036269A KR20030003041A KR 20030003041 A KR20030003041 A KR 20030003041A KR 1020020036269 A KR1020020036269 A KR 1020020036269A KR 20020036269 A KR20020036269 A KR 20020036269A KR 20030003041 A KR20030003041 A KR 20030003041A
Authority
KR
South Korea
Prior art keywords
signal line
switching element
electrode
liquid crystal
reference voltage
Prior art date
Application number
KR1020020036269A
Other languages
English (en)
Other versions
KR100492210B1 (ko
Inventor
가와찌겐시로
사또히데오
미야자와도시오
미까미요시로
곤도가쯔미
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20030003041A publication Critical patent/KR20030003041A/ko
Application granted granted Critical
Publication of KR100492210B1 publication Critical patent/KR100492210B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

저소비 전력으로 고화질의 액정 표시 장치를 실현한다. 액정을 사이에 두고 배치되는 각 기판 중 한쪽 기판의 액정측의 화소 영역에 게이트 신호선으로부터의 주사 신호에 의해 작동되는 제1 스위칭 소자 및 제2 스위칭 소자와, 상기 제1 스위칭 소자를 통해 드레인 신호선으로부터의 영상 신호가 공급되는 화소 전극과, 상기 제2 스위칭 소자를 통해 기준 전압 신호선으로부터의 기준 전압 신호가 공급되는 대향 전극을 구비하고, 상기 화소 전극 및 상기 대향 전극은 각각 띠 형상의 투광성 도전층으로 형성되어 있음과 함께, 실질적인 화소 영역 내에 교대로 배열되어 있다.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 액정 표시 장치에 관한 것으로, 특히, 액티브·매트릭스형이라 불리는 액정 표시 장치에 관한 것이다.
액정 표시 장치는 박형, 경량, 저소비 전력 등의 특징을 살려, 퍼스널 컴퓨터로 대표되는 정보 기기나 휴대형 정보 단말기나 휴대 전화, 디지털 카메라나 카메라 일체형 VTR 기기 등, 비주얼 기기의 화상 정보, 문자 정보의 표시 기기로서 널리 이용되고 있다.
최근, DVD의 등장, 대용량 자기 드라이브의 급속한 진화에 의한 대용량 미디어의 보급이나 BS 디지털 방송의 개시에 따라, 퍼스널 컴퓨터와 영상 디지털 미디어의 융합이 진행되고 있으며, 이러한 용도에 대응할 수 있는 고화질의 화상 표시 장치에 대한 요구가 강해지고 있다.
인플레인 스위칭(IPS) 모드의 액정 디스플레이는 이러한 고화질에 대한 요구를 만족시킬 수 있는 표시 방식으로 인정받고 있으며, 그 화질의 또 다른 개선에 맞춰 다양한 개량이 이루어져 왔다.
여기서, IPS 모드의 액정 디스플레이는, 액정을 사이에 두고 대향 배치되는 기판 중 한쪽 기판의 액정측의 화소 영역에, 화소 전극과 이 화소 전극 사이에 전계를 발생시키는 대향 전극이 형성되고, 해당 전계 중 기판과 거의 평행한 성분에 의해 액정의 광 투과율을 제어하는 구성으로 되어 있는 것이다.
한편, 휴대 전화, 휴대 정보 단말기의 보급에 따라, 소비 전력이 매우 작은 중소형 액정 표시 장치에 대한 요구도 강해지고 있다.
IPS 모드의 액정 표시 장치에서는, 예를 들면 특개평7-36058호에 개시되어 있는 바와 같이 절연막을 통한 다른 층의 금속 전극 사이에 발생하는 횡전계에 의해 액정을 스위칭하는 방식이 가장 일반적이지만, 이러한 구조는 통상의 TN 방식의 표시 장치에 비하여, 화소 개구율을 크게 하는 것이 곤란하고, 광 이용 효율이 낮다고 하는 문제점이 있다.
이것을 보충하기 위해서, 백 라이트 휘도를 증대시켜야 하고, LCD 모듈 전체적으로 노트북 타입의 퍼스널 컴퓨터나 휴대 단말기에 요구되는 저소비 전력화는 곤란하였다(이하, 제1 종래 기술이라 함).
또한, 상기 종래의 방식의 화소 구성에서는 개구율을 크게 하기 위해서는 각각의 전극 간의 간격을 넓게 할 필요가 있지만, 전극 간격을 넓게 하면 구동 전압이 상승하여, 드라이버 LSI의 소비 전력이 증대한다. 따라서, IPS 모드 LCD의 저소비 전력화는 종래의 기술에서는 달성하기가 곤란하였다.
이러한 문제를 해결하기 위해서, 예를 들면 특개평11-316383호에서는 평면 형상의 투명 전극과, 이것과 이층화(異層化)되어 상방에 형성된 투명 전극으로 이루어지는 빗살형 전극 사이에 발생하는 프린지 전계에 의해 액정을 구동함으로써 화소 개구율을 향상시키는 방식이 알려져 있다(이하, 제2 종래 기술이라 함).
또한, 구동 전압을 저감시키는 방법으로서, 예를 들면 특개평6-148596호에서는 화소에 액정 구동 전극을 접속한 2개의 트랜지스터를 설치하여 이들을 차동 구동함으로써 구동 전압을 저감하는 방식이 개시되어 있다(이하, 제3 종래 기술이라 함).
또, 이 제3 종래 기술에서는 y행 x열의 매트릭스 형상의 화소에 대하여, y개의 게이트 신호선과, x+1개의 드레인 신호선이 형성되어 있다. 따라서, 드레인 신호선은 서로 이웃하는 2개의 열에 속하는 화소군에 공통으로 이용되고 있다.
우선, 제1 종래 기술의 문제점은, 이미 진술한 바와 같이 액정 구동 전극에 절연막을 통한 다른 층의 금속 전극을 이용하였기 때문에 개구율의 확대가 곤란하고 저소비 전력화는 달성할 수 없다.
제2 종래 기술에서는, 개구율의 향상은 분명하지만, 종래의 방식에 비하여, 잔상의 발생이 현저하고, 고화질화 달성이 곤란하였다. 또한, 공정 중에 각층의투명 전극을 형성할 필요가 있어, 공정이 복잡하게 되고 비용 저감이 곤란하다.
제3 종래 기술에서는, 액정 구동부에서는 저 구동 전압화는 달성할 수 있지만, 2개의 신호선 사이에 차동 전압을 공급하도록 드라이버 LSI의 전단에서 화상 데이터를 변환할 필요가 있어, 이를 위한 회로가 복잡하게 되어 비용 상승이 된다. 또한, 이 변환 회로 내부에서의 전압의 다이내믹 범위가 통상의 구동의 경우보다 커져, 따라서 이 부분에서 소비 전력이 커지고, 모듈 전체에서의 저소비 전력화를 달성할 수 없다.
이상과 같이 종래의 기술, 또는 그 조합에서는 저소비 전력이 요구되는 기기로의 IPS 모드 액정의 적용은 곤란하였다.
본 발명은 이러한 종래 기술의 문제점을 해결하여, 예를 들면 노트북 타입의 퍼스널 컴퓨터나 휴대 단말기에 적합한 광 시야각 액정 표시 장치를 제공하는 것을 목적으로 한다.
도 1은 본 발명에 따른 액정 표시 장치의 단위 화소의 일 실시예를 도시하는 평면도.
도 2는 도 1의 A-A', B-B', C-C'선에서의 단면도.
도 3은 화소 어레이부의 등가 회로도.
도 4는 본 발명에 따른 액정 표시 장치의 단위 화소의 다른 실시예를 도시하는 평면도.
도 5는 도 4의 A-A', B-B', C-C'선에서의 단면도.
도 6은 화소 어레이부의 등가 회로도.
도 7은 본 발명에 따른 액정 표시 장치의 단위 화소의 다른 실시예를 도시하는 평면도.
도 8은 도 7의 A-A', B-B', C-C'선에서의 단면도.
도 9는 화소 어레이부의 등가 회로도.
도 10은 본 발명에 따른 액정 표시 장치의 단위 화소의 다른 실시예를 도시하는 평면도.
도 11은 도 10의 A-A', B-B', C-C'선에서의 단면도.
도 12는 화소 어레이부의 등가 회로도.
도 13은 본 발명에 따른 액정 표시 장치의 단위 화소의 다른 실시예를 도시하는 평면도.
도 14는 도 13의 A-A', B-B', C-C'선에서의 단면도.
도 15는 본 발명에 따른 액정 표시 장치의 단위 화소의 다른 실시예를 도시하는 평면도.
도 16은 도 15의 A-A', B-B', C-C'선에서의 단면도.
도 17은 본 발명에 따른 액정 표시 장치의 단위 화소의 다른 실시예를 도시하는 평면도.
도 18은 도 17의 A-A'선에서의 단면도.
도 19는 화소 어레이부의 등가 회로도.
도 20은 본 발명에 따른 액정 표시 장치의 액정 및 대향 기판을 포함시킨 구성의 일 실시예를 도시하는 단면도로, 제1 실시예 내지 제4 실시예에 따른 투과형 액정 표시 장치의 액정 셀 단면 모식도.
도 21은 도 20에 도시한 구성에서의 인가 전압과 투과율의 관계를 도시하는 그래프.
도 22는 본 발명에 따른 액정 표시 장치의 액정 및 대향 기판을 포함시킨 구성의 다른 실시예를 도시하는 단면도로, 제6 실시예 및 제7 실시예에 다른 부분 반사·투과형 액정 표시 장치의 액정 셀 단면 모식도.
도 23은 도 22에 도시한 구성에서의 인가 전압과 투과율, 반사율의 관계를 도시하는 그래프.
도 24는 본 발명에 따른 액정 표시 장치의 전체의 구성의 일 실시예를 도시하는 등가 회로도.
도 25는 본 발명에 따른 액정 표시 장치의 전체의 구성의 다른 실시예를 도시하는 등가 회로도.
도 26은 도 24 또는 도 25에 도시한 액정 표시 장치의 사시도.
도 27은 본 발명에 따른 액정 표시 장치의 전체의 구성의 다른 실시예를 도시하는 등가 회로도.
도 28은 도 27에 도시한 액정 표시 장치의 사시도.
도 29는 본 발명에 따른 액정 표시 장치의 제조 방법의 일 실시예를 도시하는 단면도로, 그 방법의 제1 공정을 도시하는 도면.
도 30은 본 발명에 따른 액정 표시 장치의 제조 방법의 일 실시예를 도시하는 단면도로, 그 방법의 제2 공정을 도시하는 도면.
도 31은 본 발명에 따른 액정 표시 장치의 제조 방법의 일 실시예를 도시하는 단면도로, 그 방법의 제3 공정을 도시하는 도면.
도 32는 본 발명에 따른 액정 표시 장치의 제조 방법의 일 실시예를 도시하는 단면도로, 그 방법의 제4 공정을 도시하는 도면.
도 33은 본 발명에 따른 액정 표시 장치의 제조 방법의 일 실시예를 도시하는 단면도로, 그 방법의 제5 공정을 도시하는 도면.
도 34는 본 발명에 따른 액정 표시 장치의 제조 방법의 일 실시예를 도시하는 단면도로, 그 방법의 제6 공정을 도시하는 도면.
도 35는 본 발명에 따른 액정 표시 장치의 제조 방법의 일 실시예를 도시하는 단면도로, 그 방법의 제7 공정을 도시하는 도면.
도 36은 본 발명에 따른 액정 표시 장치의 제조 방법의 다른 실시예를 도시하는 단면도로, 그 방법의 제1 공정을 도시하는 도면.
도 37은 본 발명에 따른 액정 표시 장치의 제조 방법의 다른 실시예를 도시하는 단면도로, 그 방법의 제2 공정을 도시하는 도면.
도 38은 본 발명에 따른 액정 표시 장치의 제조 방법의 다른 실시예를 도시하는 단면도로, 그 방법의 제3 공정을 도시하는 도면.
도 39는 본 발명에 따른 액정 표시 장치의 제조 방법의 다른 실시예를 도시하는 단면도로, 그 방법의 제4 공정을 도시하는 도면.
도 40은 본 발명에 따른 액정 표시 장치의 제조 방법의 다른 실시예를 도시하는 단면도로, 그 방법의 제5 공정을 도시하는 도면.
도 41은 본 발명에 따른 액정 표시 장치의 제조 방법의 다른 실시예를 도시하는 단면도로, 그 방법의 제6 공정을 도시하는 도면.
도 42는 본 발명에 따른 액정 표시 장치의 제조 방법의 다른 실시예를 도시하는 단면도로, 그 방법의 제7 공정을 도시하는 도면.
도 43은 본 발명에 따른 액정 표시 장치의 제조 방법의 다른 실시예를 도시하는 단면도로, 그 방법의 제8 공정을 도시하는 도면.
도 44는 본 발명에 따른 액정 표시 장치의 제조 방법의 다른 실시예를 도시하는 단면도로, 그 방법의 제9 공정을 도시하는 도면.
도 45는 본 발명에 따른 액정 표시 장치의 수직 주사 회로의 일 실시예를 나타내는 회로도.
도 46은 도 45에 도시한 회로의 신호 파형예를을 도시하는 도면.
〈도면의 주요 부분에 대한 부호의 설명〉
1 : 유리 기판
10 : 주사 배선 전극
12 : 제1 신호 배선 전극
11 : 제2 신호 배선 전극
13 : 소스 전극
14 : 제1 화소 전극
15 : 제2 용량 전극
16 : 접속 전극
10P : P형 박막 트랜지스터의 게이트 전극
10N : N형 박막 트랜지스터의 게이트 전극
100 : 제2 주사 배선 전극
2 : Si3N4버퍼막
200 : SiO2버퍼막
20 : 게이트 절연막
21 : 층간 절연층
22 : 보호 절연막
23 : 유기 절연막
201 : 보호 절연막
300 : 진성 수소화 비정질 Si막
30 : poly-Si막
31 : 저저항 n형 poly-Si층
33 : 고저항 n형 poly-Si층
50 : TFT 액티브 매트릭스
51 : 수직 주사 회로
53 : 제1 신호측 구동 회로
52 : 제2 신호측 구동 회로
DRV1∼DRV3 : 드라이버 LSI
505 : 편광판
506 : 액정 조성물
507 : 컬러 필터
508 : 대향 기판
OC : 컬러 필터 보호막
ORI1, ORI2 : 배향막
BL : 백 라이트
522 : FPC
520 : 시일 패턴
SRH : 수평측 시프트 레지스터
L1 : 래치 회로
DAC : 디지털 아날로그 변환 회로
SW : 아날로그 스위치 회로
LS : 레벨 시프터
PR : 포토레지스트
LASER : 엑시머 레이저 광
UV : 자외 램프 광
본원에 개시되는 발명 중, 대표적인 것의 개요를 간단히 설명하면, 다음과 같다.
수단 1.
액정을 사이에 두고 배치되는 각 기판 중 한쪽 기판의 액정측의 화소 영역에 게이트 신호선으로부터의 주사 신호에 의해 작동되는 제1 스위칭 소자 및 제2 스위칭 소자와, 상기 제1 스위칭 소자를 통해 드레인 신호선으로부터의 영상 신호가 공급되는 화소 전극과, 상기 제2 스위칭 소자를 통해 기준 전압 신호선으로부터의 기준 전압 신호가 공급되는 대향 전극을 구비하고,
상기 화소 전극 및 상기 대향 전극은 각각 띠 형상의 투광성 도전층으로 형성되어 있음과 함께, 실질적 화소 영역 내에 교대로 배열되어 있다.
수단 2.
수단 1에 있어서,
상기 화소 전극 및 상기 대향 전극은 각각, 상기 제1 스위칭 소자 및 상기 제2 스위칭 소자를 피복하여 형성되는 보호막 상에 동층으로 형성되고, 상기 보호막에 형성된 관통 홀을 통해 상기 제1 스위칭 소자 및 상기 제2 스위칭 소자에 전기적으로 접속되어 있다.
수단 3.
수단 1에 있어서,
상기 보호막은 무기 재료를 포함하는 보호막과 유기 재료를 포함하는 보호막과의 순차 적층체로 이루어진다.
수단 4.
액정을 사이에 두고 배치되는 각 기판 중 한쪽 기판의 액정측의 화소 영역에 게이트 신호선으로부터의 주사 신호에 의해 작동되는 제1 스위칭 소자 및 제2 스위칭 소자와, 상기 제1 스위칭 소자를 통해 드레인 신호선으로부터의 영상 신호가 공급되는 화소 전극과, 상기 제2 스위칭 소자를 통해 기준 전압 신호선으로부터의 기준 전압 신호가 공급되는 대향 전극을 구비하고,
상기 화소 전극 및 상기 대향 전극은 각각, 상기 드레인 신호선에 거의 평행하게 배치되는 띠 형상의 투광성 도전층으로 형성되어 있음과 함께, 실질적 화소 영역 내에 교대로 배열되고,
또한, 상기 기준 전압 신호선은 상기 드레인 신호선에 거의 평행하게 배치되어 있다.
수단 5.
액정을 사이에 두고 배치되는 각 기판 중 한쪽 기판의 액정측의 화소 영역에 게이트 신호선으로부터의 주사 신호에 의해 작동되는 제1 스위칭 소자 및 제2 스위칭 소자와, 상기 제1 스위칭 소자를 통해 드레인 신호선으로부터의 영상 신호가 공급되는 화소 전극과, 상기 제2 스위칭 소자를 통해 기준 전압 신호선으로부터의 기준 전압 신호가 공급되는 대향 전극을 구비하고,
상기 화소 전극 및 상기 대향 전극은 각각, 상기 드레인 신호선에 거의 평행하게 배치되는 띠 형상의 투광성 도전층으로 형성되어 있음과 함께, 실질적 화소 영역 내에 교대로 배열되고,
또한, 상기 기준 전압 신호선은 상기 드레인 신호선에 거의 평행하게 배치되고, 상기 화소 전극 및 상기 대향 전극 중 하나의 전극과 중첩되어 배치되어 있다.
수단 6.
액정을 사이에 두고 배치되는 각 기판 중 한쪽 기판의 액정측의 화소 영역에 게이트 신호선으로부터의 주사 신호에 의해 작동되는 스위칭 소자와, 이 스위칭 소자를 통해 드레인 신호선으로부터의 영상 신호가 공급되는 화소 전극과, 기준 전압 신호선으로부터의 기준 전압 신호가 공급되는 대향 전극을 구비하고,
상기 화소 전극 및 상기 대향 전극은 각각 띠 형상의 투광성 도전층으로 형성되어 있음과 함께, 실질적 화소 영역 내에 교대로 배열되어 있다.
수단 7.
수단 6에 있어서,
상기 화소 전극 및 상기 대향 전극은 각각, 상기 스위칭 소자를 피복하여 형성되는 보호막 상에 동층으로 형성되고, 상기 보호막에 형성된 관통 홀을 통해 상기 스위칭 소자 및 상기 기준 전압 신호선에 전기적으로 접속되어 있다.
수단 8.
수단 6에 있어서,
상기 보호막은 무기 재료를 포함하는 보호막과 유기 재료를 포함하는 보호막과의 순차 적층체로 이루어진다.
수단 9.
수단 6에 있어서,
상기 스위칭 소자는 반도체층을 다결정 실리콘으로 하는 박막 트랜지스터이다.
수단 10.
액정을 사이에 두고 배치되는 각 기판 중 한쪽 기판의 액정측의 화소 영역에 게이트 신호선으로부터의 주사 신호에 의해 작동되는 스위칭 소자와, 이 스위칭 소자를 통해 드레인 신호선으로부터의 영상 신호가 공급되는 화소 전극과, 기준 전압 신호선으로부터의 기준 전압 신호가 공급되는 대향 전극을 구비하고,
상기 화소 전극 및 상기 대향 전극은 각각, 상기 드레인 신호선에 거의 평행하게 배치되는 띠 형상의 투광성 도전층으로 형성되어 있음과 함께, 실질적인 화소 영역 내에 교대로 배열되고,
또한, 상기 기준 전압 신호선은 상기 드레인 신호선에 거의 평행하게 배치되어 있다.
수단 11.
액정을 사이에 두고 배치되는 각 기판 중 한쪽 기판의 액정측의 화소 영역에 게이트 신호선으로부터의 주사 신호에 의해 작동되는 스위칭 소자와, 이 스위칭 소자를 통해 드레인 신호선으로부터의 영상 신호가 공급되는 화소 전극과, 기준 전압 신호선으로부터의 기준 전압 신호가 공급되는 대향 전극을 구비하고,
상기 화소 전극 및 상기 대향 전극은 각각, 상기 드레인 신호선에 거의 평행하게 배치되는 띠 형상의 투광성 도전층으로 형성되어 있음과 함께, 실질적 화소 영역 내에 교대로 배열되고,
또한, 상기 기준 전압 신호선은 상기 드레인 신호선에 거의 평행하게 배치되고, 상기 화소 전극 및 상기 대향 전극 중 하나의 전극과 중첩되어 배치되어 있다.
수단 12.
액정을 사이에 두고 배치되는 각 기판 중 한쪽 기판의 액정측의 화소 영역에 게이트 신호선으로부터의 주사 신호에 의해 작동되는 제1 스위칭 소자 및 제2 스위칭 소자와, 상기 제1 스위칭 소자를 통해 드레인 신호선으로부터의 영상 신호가 공급되는 화소 전극과, 상기 제2 스위칭 소자를 통해 기준 전압 신호선으로부터의 기준 전압 신호가 공급되는 대향 전극을 구비하고,
상기 화소 전극 및 상기 대향 전극은 상기 제1 스위칭 소자 및 상기 제2 스위칭 소자를 피복하여 형성되는 보호막의 상면에, 각각 띠 형상의 투광성 도전층으로 형성되어 있음과 함께, 실질적 화소 영역 내에 교대로 배열되고,
또한, 상기 보호막의 하면의 화소 영역 내의 전역에서 상기 대향 전극과 동 전위로 유지되는 반사막이 형성되어 있다.
수단 13.
수단 12에 있어서,
상기 보호막은 무기 재료를 포함하는 보호막과 유기 재료를 포함하는 보호막과의 순차 적층체로 이루어진다.
수단 14.
액정을 사이에 두고 배치되는 각 기판 중 한쪽 기판의 액정측의 화소 영역에 게이트 신호선으로부터의 주사 신호에 의해 작동되는 제1 스위칭 소자 및 제2 스위칭 소자와, 상기 제1 스위칭 소자를 통해 드레인 신호선으로부터의 영상 신호가 공급되는 화소 전극과, 상기 제2 스위칭 소자를 통해 기준 전압 신호선으로부터의 기준 전압 신호가 공급되는 대향 전극을 구비하고,
상기 화소 전극 및 상기 대향 전극은 상기 제1 스위칭 소자 및 상기 제2 스위칭 소자를 피복하여 형성되는 보호막의 상면에, 각각 띠 형상의 투광성 도전층으로 형성되어 있음과 함께, 실질적 화소 영역 내에 교대로 배열되고,
또한, 상기 보호막의 하면의 화소 영역 내의 일부에서 상기 대향 전극과 동전위로 유지되는 반사막이 형성되어 있다.
수단 15.
수단 14에 있어서,
상기 보호막은 무기 재료를 포함하는 보호막과 유기 재료를 포함하는 보호막과의 순차 적층체로 이루어진다.
수단 16.
액정을 사이에 두고 대향 배치되는 각 기판의 한쪽 기판의 액정측의 화소 영역에, 그 화소 영역을 이분하도록 하여 배치되는 기준 전압 신호선과, 이 기준 전압 신호선을 사이로 하여 그 한 측 및 다른 측에 각각 상기 기준 전압 신호선과 평행하게 배치되는 제1 및 제2 게이트 신호선이 형성되고,
상기 한쪽의 측의 화소 영역에, 상기 제1 게이트 신호선으로부터의 주사 신호에 의해 작동되는 제1 박막 트랜지스터와, 이 제1 박막 트랜지스터를 통해 영상 신호가 공급되는 제1 화소 전극과, 상기 기준 전압 신호선으로부터의 기준 전압 신호가 공급되는 제1 대향 전극이 구비되고,
상기 다른 쪽의 측의 화소 영역에, 상기 제2 게이트 신호선으로부터의 주사 신호에 의해 작동되는 제2 박막 트랜지스터와, 이 제2 박막 트랜지스터를 통해 영상 신호가 공급되는 제2 화소 전극과, 상기 기준 전압 신호선으로부터의 기준 전압 신호가 공급되는 제2 대향 전극이 구비되고,
상기 제1 및 제2 화소 전극 및 상기 제1 및 제2 대향 전극은 상기 제1 및 제2 박막 트랜지스터를 피복하여 형성되는 보호막의 상면에 각각 띠 형상의 투광성도전층으로 형성되어 있음과 함께 실질적 화소 영역 내에 교대로 배열되고,
또한, 상기 기준 전압 신호선을 사이로 하여 그 한쪽의 측 및 다른 쪽의 측 중 어느 하나의 화소 영역에서의 상기 보호막의 하면에 반사막이 형성되어 있다.
수단 17.
액정을 사이에 두고 대향 배치되는 각 기판의 한쪽 기판의 액정측의 화소 영역에, 그 화소 영역을 이분하도록 하여 배치되는 기준 전압 신호선과, 이 기준 전압 신호선을 사이로 하여 그 한 측 및 다른 측에 각각 상기 기준 전압 신호선과 평행하게 배치되는 제1 및 제2 게이트 신호선이 형성되고,
상기 한쪽의 측의 화소 영역에, 상기 제1 게이트 신호선으로부터의 주사 신호에 의해 작동되는 제1 박막 트랜지스터와 제2 박막 트랜지스터와, 상기 제1 박막 트랜지스터를 통해 영상 신호가 공급되는 제1 화소 전극과, 상기 제2 박막 트랜지스터를 통해 상기 기준 전압 신호선으로부터의 기준 전압 신호가 공급되는 제1 대향 전극이 구비되고,
상기 다른 쪽의 측의 화소 영역에, 상기 제2 게이트 신호선으로부터의 주사 신호에 의해 작동되는 제3 박막 트랜지스터와 제4 박막 트랜지스터와, 상기 제3 박막 트랜지스터를 통해 영상 신호가 공급되는 제2 화소 전극과, 상기 제4 박막 트랜지스터를 통해 상기 기준 전압 신호선으로부터의 기준 전압 신호가 공급되는 제2 대향 전극이 구비되고,
상기 제1 및 제2 화소 전극 및 상기 제1 및 제2 대향 전극은 상기 제1, 제2, 제3, 및 제4 박막 트랜지스터를 피복하여 형성되는 보호막의 상면에 각각 띠 형상의 투광성 도전층으로 형성되어 있음과 함께 실질적 화소 영역 내에 교대로 배열되고,
또한, 상기 기준 전압 신호선을 사이로 하여 그 한쪽의 측 및 다른 쪽의 측 중 어느 하나의 화소 영역에서의 상기 보호막의 하면에 반사막이 형성되어 있다.
수단 18.
수단 16 또는 수단 17에 있어서,
상기 보호막은 무기 재료를 포함하는 보호막과 유기 재료를 포함하는 보호막과의 순차 적층체로 이루어진다.
수단 19.
수단 16 또는 수단 17에 있어서,
상기 제1 게이트 신호선으로부터의 주사 신호와 상기 제2 게이트 신호선으로부터의 주사 신호는 타이밍이 다르다.
수단 20.
액정을 사이에 두고 배치되는 각 기판 중 한쪽 기판의 액정측의 화소 영역에 게이트 신호선으로부터의 주사 신호에 의해 작동되는 제1 스위칭 소자 및 제2 스위칭 소자와, 상기 제1 스위칭 소자를 통해 드레인 신호선으로부터의 영상 신호가 공급되는 화소 전극과, 상기 제2 스위칭 소자를 통해 기준 전압 신호선으로부터의 기준 전압 신호가 공급되는 대향 전극을 구비하고,
상기 기준 전압 신호선은 상기 드레인 신호선에 거의 평행하게 배치되어 있음과 함께, 이웃한 화소의 상기 화소 전극과는 상기 제1 스위칭 소자를 통해 접속되어 있지 않다.
수단 21.
액정을 사이에 두고 배치되는 각 기판 중 한쪽 기판의 액정측의 화소 영역에 게이트 신호선으로부터의 주사 신호에 의해 작동되는 제1 스위칭 소자 및 제2 스위칭 소자와, 상기 제1 스위칭 소자를 통해 제1 신호 배선 전극으로부터의 전압이 공급되는 제1 화소 전극과, 상기 제2 스위칭 소자를 통해 제2 신호 배선 전극으로부터의 전압이 공급되는 제2 화소 전극을 구비하고,
상기 제2 신호 배선 전극은 상기 제1 신호 배선 전극에 거의 평행하게 배치되어 있음과 함께, 이웃하는 화소의 상기 제1 화소 전극과는 상기 제1 스위칭 소자를 통해 접속되어 있지 않다.
본 발명의 그 밖의 특징은 이하의 실시 형태로부터 명확하게 될 것이다.
이하, 본 발명에 따른 액정 표시 장치의 실시예를 도면을 이용하여 설명을 한다.
《화소의 구성》
〈제1 실시예〉
도 1은 본 발명에 따른 액정 표시 장치의 단위 화소의 일 실시예를 도시하는 평면도이다. 액정 표시 장치의 액정 표시부는 매트릭스 형상으로 배치된 다수의 화소로 구성되고, 단위 화소는 그 중 하나의 화소가 된다. 따라서, 도 1에 도시한 단위 화소의 상하 및 좌우의 각각의 단위 화소도 마찬가지의 구성으로 되어 있다.
그리고, 도 2의 우측, 가운데, 좌측의 각 도면은, 각각 도 1의 A-A', B-B',C-C'부에서의 단면을 나타낸다. 또한, 도 3은 화소 어레이부의 등가 회로를 도시한다.
전체는 변형점이 약 670℃인 무알카리 유리 기판(1) 상에 막 두께 50㎚의 Si3N4막(200)과 막 두께 120㎚의 SiO2막(2)으로 이루어지는 버퍼 절연막 상에 형성되어 있다. 버퍼 절연막은 유리 기판(1)으로부터의 Na 등의 불순물의 확산을 방지하는 역할을 한다.
상기 SiO2막(2) 상에는 2개의 박막 트랜지스터 Q1, Q2에 대응하는 두 개의 막 두께 50㎚의 다결정 Si(이하, poly-Si라고 기재함)막(30)이 형성되고, 각각의 poly-Si(30) 상에는 SiO2로 이루어지는 게이트 절연막(20)을 통해 Mo으로 이루어지는 주사 배선 전극(10)이 형성되어 있다. 또한, 상기 주사 배선 전극(게이트 신호선)(10)과 동일한 Mo을 이용하여 제2 신호 배선 전극(기준 전압 신호선)(11)이 형성되어 있다.
상기 부재 전부를 덮도록 SiO2로 이루어지는 층간 절연막(21)이 형성되고, 층간 절연막(21)에 형성된 컨택트 관통 홀을 통해, Mo/Al/Mo의 3층 금속막으로 이루어지는 제1 신호 배선 전극(드레인 신호선)(12) 및 소스 전극(13)이 한쪽의 poly-Si층의 일부에 설치된 소스, 드레인층에 접속되어 있다.
또한, 층간 절연막(21)에 형성된 컨택트 관통 홀을 통해, Mo/Al/Mo의 3층 금속막으로 이루어지는 접속 전극(16)이 다른 쪽의 poly-Si층의 일부에 설치된 소스, 드레인층의 한쪽과 상기 제2 신호 배선 전극(11)에 접속되고, 소스, 드레인층의 다른 쪽에는 Mo/Al/Mo의 3층 금속막으로 이루어지는 제2 소스 전극(13')이 층간 절연막(21)에 형성된 컨택트 관통 홀을 통해 접속되어 있다.
Mo/Al/Mo의 3층 금속막 중, Al의 하층의 Mo막은 poly-Si막(30)과 Al 사이의 컨택트 저항을 저감시키기 위해 형성되고, Al의 상층의 Mo막은 소스 전극(13, 13')과 화소 전극(14, 15) 사이의 컨택트 저항을 저감시키기 위해 형성되어 있다.
이들 소자 전체는 막 두께 400㎚의 Si3N4로 이루어지는 보호 절연막(22)과 막 두께 2㎛의 아크릴계 수지를 주성분으로 하는 유기 절연막(유기 보호막)(23)에 의해 피복되어 있다.
또한, 한쪽의 박막 트랜지스터 Q1의 소스 전극(13)에는 보호 절연막(22) 및 유기 절연막(23)에 형성된 컨택트 관통 홀을 통해 인듐-주석 산화물(ITO)로 이루어지는 제1 화소 전극(14)이 접속되고, 다른 쪽의 박막 트랜지스터 Q2의 제2 소스 전극(13')에는 보호 절연막(22) 및 유기 절연막(23)에 형성된 컨택트 관통 홀을 통해 ITO로 이루어지는 제2 화소 전극(대향 전극)(15)이 접속되어 있다.
상기 제1 화소 전극(14)과 제2 화소 전극(15)은 도 1의 평면도에 도시한 바와 같이 상호 교합하는 두 개의 빗살형 전극으로 구성된다. 이 경우, 주사 배선 전극(게이트 신호선)(10)과 제1 신호 배선 전극(드레인 신호선)(12)으로 둘러싸이는 영역 중 실질적으로 화소 영역으로서 기능하는 것은 해당 영역의 주변을 제외한 부분(액정을 사이에 두고 대향하는 다른 기판의 액정측의 면에 형성되는 블랙 매트릭스의 개구부에 상당함)이 되기 때문에, 이 화소 영역에서 상기 제1 화소전극(14)과 제2 화소 전극(15)은 이들의 병설 방향으로 교대로 배열된 상태가 된다.
또한, 도 3에 도시한 바와 같이 상기 2개의 신호 배선 전극 중, 제1 신호 배선 전극(12)은 주사 배선 전극(10)과 교차하도록 형성되고, 제2 신호 배선 전극(11)은 주사 배선 전극(10)과 평행하게 배치되어 있다. 제1 신호 배선 전극(12)에 공급된 전압은 제1 박막 트랜지스터 Q1을 통해 상기 제1 화소 전극(14)에 인가되고, 제2 신호 배선 전극(11)에 공급된 전압은 제2 박막 트랜지스터 Q2를 통해 상기 제2 화소 전극(15)에 인가되어, 액정은 이들 두 개의 화소 전극(14, 15) 사이에 발생하는 전계에 의해 구동된다.
이와 같이 구성된 액정 표시 장치는 제1 및 제2 신호 배선 전극(12, 11)에 차동 전압을 인가함으로써, 각각의 화소 전극에 인가되는 전압을 통상의 1/2로 저감시킬 수 있다.
또한, 두 개의 화소 전극(14, 15)을 투명 전극인 ITO로 구성하고, 또한 폭 4㎛의 상호 교합하는 빗살형 전극으로 함으로써, 구동 전압을 저감시킬 수 있다.
또한, 전극이 투명하므로, 전극 상의 액정이 전극의 단부로부터 1.5∼2㎛ 내측까지 프린지 전계에 의해 구동되고, 개구부와 동등하게 기능하므로, 실효적인 개구율이 향상되어, 광 이용 효율이 향상된다.
이들 효과에 의해, LCD 모듈 전체의 소비 전력을 저감시킬 수 있다.
〈제2 실시예〉
도 4는 본 발명에 따른 액정 표시 장치의 단위 화소의 다른 실시예를 도시한평면도로, 도 1과 대응한 도면으로 되어 있다. 도 5의 우측, 가운데, 좌측의 각 도면은, 각각 도 4의 A-A', B-B', C-C'부의 단면을 도시한다. 도 6은 화소 어레이부의 등가 회로를 도시한다.
본 실시예에 있어서, 사용한 각종 막 재료 및 이들의 적층 구조는 제2 실시예의 경우와 거의 마찬가지이다. 또한, 제1 신호 배선 전극(드레인 신호선)(12)에 공급된 전압은 제1 박막 트랜지스터 Q1을 통해 상기 제1 화소 전극(14)에 인가되고, 제2 신호 배선 전극(기준 전압 신호선)(11)에 공급된 전압은 제2 박막 트랜지스터 Q2를 통해 상기 제2 화소 전극(15)에 인가되는 구성, 및 두 개의 화소 전극(14, 15)을 투명 전극인 ITO로 구성하고, 또한 폭 4㎛의 상호 교합하는 빗살형 전극으로 한 점도 마찬가지이다.
본 실시예에 있어서는, 도 6에 도시한 바와 같이 상기 제2 신호 배선 전극(11)을 제1 신호 배선 전극(12)과 대략 평행하게 배치한 점이 제1 실시예와는 다르다.
구체적으로는, 제1 실시예에 있어서의 접속 전극(16)에 해당하는 부재를 제2 신호 배선 전극(11)으로 하여, 제1 신호 배선 전극(12)과 평행한 방향으로 연장시킨 것이다. 이 때, 상기 제2 신호 배선 전극(11)은 빗살형의 제2 화소 전극(15) 내의 한 개의 전극의 하층에 배치시켰다.
이러한 배치로 함으로써, 상기 제1 실시예에서 필요하였던 제2 신호 배선 전극(11)과 접속 전극(16) 사이를 접속하는 관통 홀을 1개 배제할 수 있기 때문에, 개구율을 향상시킬 수 있었다. 또한, 상기 제2 신호 배선 전극(11)은 빗살형의제2 화소 전극(15) 내의 한 개의 전극의 하층에 배치함으로써, 불투명한 제2 신호 배선 전극(11)의 존재에 의한 개구율의 저하를 최소한으로 할 수 있다.
제2 신호 배선 전극(11)을 주사 배선 전극(10)과 평행하게 연장시킨 경우에는 제2 신호 배선 전극(11)의 용량은 제2 신호 배선 전극(11)에 접속되는 모든 화소의 전하 유지 용량과 액정층 용량의 합이 되어, 큰 값이 된다. 제2 신호 배선 전극(11)의 저항치가 충분히 작지 않은 경우, 신호 지연에 의해 가로 방향의 섀도윙이 발생하여 화질 불량이 될 가능성이 있다.
이로 인해, 제2 실시예와 같이 제2 신호 배선 전극(11)을 제1 신호 배선 전극(12)과 평행한 방향으로 연장하여 배치한 경우에는 제2 신호 배선 전극(11) 1개당 용량은 공통 전극(제2 신호 배선 전극)(11)과 주사 전극(주사 배선 전극)(10)의 교차 용량과 선택된 화소 1 개분의 전하 유지 용량과 액정층 용량의 합이 되어, 전자에 비하여 작은 값이 되므로 상기한 바와 같은 신호 지연에 의한 화질 문제는 발생하지 않는다.
〈제3 실시예〉
도 7은 본 발명에 따른 액정 표시 장치의 단위 화소의 다른 실시예를 도시한 평면도로, 도 1과 대응한 도면으로 되어 있다.
도 8의 우측, 가운데, 좌측의 각 도면은, 각각 도 7의 A-A', B-B', C-C'부의 단면을 도시한다. 도 9는 화소 어레이부의 등가 회로를 도시한다.
본 실시예에 있어서, 사용한 각종 막 재료 및 이들의 적층 구조는 상기 제1 실시예와 거의 마찬가지이다.
본 실시예에 있어서는 상기 제2 신호 배선 전극(11)과 제2 화소 전극(15)은 직접 접속되어, 이들 사이에는 박막 트랜지스터 Q2가 없는 구성으로 하였다. 이와 같이 화소 내에 구성하는 박막 트랜지스터를 1개만으로 함으로써, 박막 트랜지스터에 점유되는 면적을 축소할 수 있어 화소 개구율을 확대시킬 수 있다. 또한, 이러한 구성으로 하여도 상기 제2 신호 배선 전극(11)과 제1 신호 배선 전극(12) 사이에 차동 전압을 인가함으로써, 구동 전압을 저감시킬 수 있는 효과는 상기 제1 및 제2 실시예와 마찬가지로 얻을 수 있다.
구동 방식으로서는 1프레임 기간마다 전압 극성을 반전하는 프레임 반전 구동 또는 1주사 기간마다 전압 극성을 반전하는 라인 반전 구동 중 어느 하나를 사용할 수 있다.
또한, 두 개의 화소 전극(14, 15)을 투명 전극인 ITO로 구성하고, 또한 폭 4㎛의 상호 교합하는 빗살형 전극으로 한 점도 마찬가지이므로, 제1 실시예와 마찬가지인 개구율의 향상, 구동 전압 전원의 저감을 실현할 수 있다.
본 실시예와 같이 화소 구동 박막 트랜지스터로서, 구동 능력이 큰 poly-Si 박막 트랜지스터를 이용함으로써 박막 트랜지스터의 사이즈를 작게 할 수 있어, 화소 개구율을 향상시킬 수 있다.
〈제4 실시예〉
도 10은 본 발명에 따른 액정 표시 장치의 단위 화소의 다른 실시예를 도시한 평면도로, 도 1과 대응한 도면으로 되어 있다. 도 11의 우측, 가운데, 좌측의 각 도면은, 각각 도 10의 A-A', B-B', C-C'부의 단면을 도시한다. 도 12는 화소어레이부의 등가 회로를 도시한다.
본 실시예에 있어서, 사용한 각종 막 재료 및 이들의 적층 구조는 상기 제1 실시예와 거의 마찬가지이다.
본 실시예에 있어서, 상기 제3 실시예와 마찬가지로, 제2 신호 배선 전극(기준 전압 신호선)(11)과 제2 화소 전극(대향 전극)(15)은 직접 접속되어, 이들 사이에는 박막 트랜지스터 Q2가 없는 구성으로 하였다.
단, 이 때, 상기 제2 신호 배선 전극(11)을 제1 신호 배선 전극(12)과 대략 평행하게 배치하였다. 이러한 배치로 함으로써, 제2 신호 배선 전극(11)과 접속 전극(16) 사이를 접속하는 관통 홀을 1개 배제할 수 있기 때문에, 개구율을 향상시킬 수 있었다.
또한, 상기 제2 신호 배선 전극(11)은 빗살형의 제2 화소 전극(15) 내의 한 개의 전극의 하층에 배치함으로써, 불투명한 신호 배선 전극(11)의 존재에 의한 개구율의 저하를 최소한으로 할 수 있다. 또한, 본 실시의 형태에서는 제2 신호 배선 전극(11)과 제2 화소 전극(15) 사이의 박막 트랜지스터 Q2가 존재하지 않기 때문에, 개구율을 더욱 크게 할 수 있다.
본 실시예는, 지금까지 도시한 실시 형태 중에서는 개구율을 가장 크게 할 수 있는 구성이다.
기타, 구동 전압을 저감시킬 수 있는 효과에 대해서는 상기 제3 실시예와 마찬가지이다.
구동 방식으로서는 1프레임 기간마다 전압 극성을 반전하는 프레임 반전 구동 또는 1프레임마다 전압 극성을 반전하지만, 서로 이웃하는 제1 신호 배선 전극(12)에는 역극성의 전압을 인가하는 컬럼 반전 구동 중 어느 하나를 사용할 수 있다.
〈제5 실시예〉
도 13은 본 발명에 따른 액정 표시 장치의 단위 화소의 다른 실시예를 도시한 평면도로, 도 1과 대응한 도면으로 되어 있다. 도 14의 우측, 가운데, 좌측의 각 도면은, 각각 도 13의 A-A', B-B', C-C'부의 단면을 도시한다.
본 실시예에 있어서, 사용한 각종 막 재료 및 이들의 적층 구조는 상기 제1 실시예와 거의 마찬가지이다. 또한, 제1 신호 배선 전극(드레인 신호선)(12)에 공급된 전압은 제1 박막 트랜지스터 Q1을 통해 상기 제1 화소 전극(14)에 인가되고, 제2 신호 배선 전극(기준 전압 신호선)(11)에 공급된 전압은 제2 박막 트랜지스터 Q2를 통해 상기 제2 화소 전극(대향 전극)(15)에 인가되는 구성, 및 두 개의 화소 전극(14, 15)을 투명 전극인 ITO로 구성하고, 또한 폭 4㎛의 상호 교합하는 빗살형 전극으로 한 점도 마찬가지이다.
본 실시예에 있어서는 표시 영역을 구성하는 상호 교합하는 빗살형 전극(14, 15)의 하층에 광을 반사하는 반사 전극(13')을 배치한 점이 특징이다.
반사 전극(13')은 제1 실시예에 있어서의 제2 소스 전극(13')을 화소 영역의 전역에까지 연장시킴에 따라 형성되어 있다. 따라서, 반사 전극(13')은 제2 화소 전극(15)과 동일한 전위가 된다. 또한, 반사 부분 표면에서는 Mo/Al/Mo의 3층막으로 구성되어 있는 상기 제2 소스 전극(13') 중, 상층의 Mo만이 제거된 구성으로 되어 있다. 이와 같이 함으로써, 반사 전극(13') 표면에서의 광 반사율을 40%에서 90%로 대폭 향상시킬 수 있다.
본 실시예에서는 외광을 반사 전극(13')으로 반사함으로써 화상 표시를 얻는다.
또한, 액정은 두 개의 화소 전극(14, 15) 사이에 형성되는 횡전계와 제1 화소 전극(14)과 반사 전극(13') 사이에 형성되는 프린지 전계에 의해 구동된다.
상기 제2 종래 기술(특개평11-316383)에 있어서도, 평면 형상의 투명 전극과 이와 이층화되어 상방에 형성된 투명 전극으로 이루어지는 빗살형 전극을 이용한 횡전계 방식의 액정 표시 장치가 개시되어 있지만, 상기 종래예에서는 모든 빗살형 전극은 동일한 전위를 공급하고, 평면 전극과 빗살형 전극 사이에 발생하는 전계만을 이용하는 반면, 본 실시예에 있어서는 상호 교합하는 두 개의 빗살형 전극을 이용하여 2개의 상대하는 빗살형 전극 사이에 발생하는 전계와 빗살형 전극 중의 하나와 반사 전극 사이에 발생하는 프린지 전계의 양방에 의해 액정을 구동하는 점이 다르다.
이에 의해, 2개의 빗살 무늬형 전극의 사이에서 보다 균일한 전계를 인가할 수 있기 때문에, 양호한 표시 화상을 얻을 수 있다.
〈제6 실시예〉
도 15는 본 발명에 따른 액정 표시 장치의 단위 화소의 다른 실시예를 도시한 평면도로, 도 1과 대응한 도면으로 되어 있다.
도 16의 우측, 가운데, 좌측의 각 도면은, 각각 도 15의 A-A', B-B', C-C'부의 단면을 도시한다.
본 실시예에 있어서, 사용한 각종 막 재료 및 이들의 적층 구조는 상기 제1 실시예와 거의 마찬가지이다. 또한, 제1 신호 배선 전극(드레인 신호선)(12)에 공급된 전압은 제1 박막 트랜지스터 Q1을 통해 상기 제1 화소 전극(14)에 인가되고, 제2 신호 배선 전극(기준 전압 신호선)(11)에 공급된 전압은 제2 박막 트랜지스터 Q2를 통해 상기 제2 화소 전극(대향 전극)(15)에 인가되는 구성, 및 두 개의 화소 전극을 투명 전극인 ITO로 구성하고, 또한 폭 4㎛의 상호 교합하는 빗살형 전극으로 한 점도 마찬가지이다.
본 실시예에 있어서는 표시 영역을 구성하는 상호 교합하는 빗살형 전극(14, 15)의 하층에 부분적으로 광을 반사하는 반사 전극(13')을 배치하고, 부분 반사·투과형의 표시 장치를 구성하였다. 이 반사 전극(13')은 제5 실시예에 있어서의 그것과 층 구조가 마찬가지이며, 단지 화소 영역의 약 절반의 영역에 걸쳐 형성되어 있는 것이 다르다. 즉, 반사 전극(13')이 형성되어 있는 영역과 그 이외의 영역에서 반사 표시 영역과 투과 표시 영역을 구성하도록 되어 있다.
반사 표시 모드에서는 외광을 반사 전극(13')으로 반사함으로써, 투과 표시 모드에서는 백 라이트로부터의 광을 이용하여 화상 표시를 얻는다. 투과, 반사의 표시 원리는 지금까지 설명한 것과 마찬가지이다.
이러한 부분 반사·투과형 표시 장치는 옥외에서 사용되는 것이 많은 휴대 전화나 휴대 단말기 등의 소형 기기에 적합한 것으로, 본 발명의 화소 구조를 이용함으로써, 구동 전압을 저감시킬 수 있기 때문에 기기를 저소비 전력화할 수 있다.또한, 횡전계 구동 방식의 특징인 넓은 시야각도 얻을 수 있어, 양질의 화상 표시가 가능하다.
<제7 실시예>
도 17은 본 발명에 따른 액정 표시 장치의 단위 화소의 다른 실시예를 도시한 평면도로, 도 1과 대응한 도면으로 되어 있다. 도 18은 도 17의 A-A'부의 단면을 도시한다. 도 19는 화소 어레이부의 등가 회로를 도시한다.
본 실시예에 있어서, 사용한 각종 막 재료 및 이들의 적층 구조는 상기 제1 실시예와 거의 마찬가지이다.
본 실시예에 있어서는 우선, 제1 신호 배선 전극(드레인 신호선)(12)에 공급된 제1 전압은 제1 박막 트랜지스터 Q1을 통해 상기 제1 화소 전극(14)에 인가되고, 제2 신호 배선 전극(기준 전압 신호선)(11)에 공급된 제2 전압은 제2 박막 트랜지스터 Q2를 통해 상기 제2 화소 전극(대향 전압)(15)에 인가된다.
또한, 제1 신호 배선 전극(12)에 공급된 제3 전압은 제3 박막 트랜지스터 Q3을 통해 제3 화소 전극(140)에 인가되고, 제2 신호 배선 전극(11)에 공급된 제4 전압은 제4 박막 트랜지스터 Q4를 통해 제4 화소 전극(150)에 인가된다. 상기 제1∼제4 화소 전극(14, 15, 140, 150)은 모두 폭 4㎛의 상호 교합하는 빗살형 전극으로 구성된다.
그리고, 상기 제3 및 제4 화소 전극(140, 150)의 하층에는 반사 전극(130')이 형성되고 반사 표시 모드로 동작하는 반면, 상기 제1 및 제2 화소 전극(14, 15)으로 구성되는 표시 영역은 투과 표시 모드로 동작하고, 전체적으로 부분 반사·투과의 표시 장치로서 동작한다.
본 실시예의 특징은 반사 표시 영역과 투과 표시 영역의 각각에 한 쌍의 박막 트랜지스터 Q1∼Q4를 설치하고, 각각 다른 전압으로 구동시키는 것을 가능하게 한 점에 있다.
상기 제1 및 제2 박막 트랜지스터 Q1, Q2의 게이트 전극은 제1 주사 배선 전극(10)에 접속되고, 제3 및 제4 박막 트랜지스터 Q3, Q4의 게이트 전극은 제2 주사 배선 전극(100)에 접속되어 있으며, 각각 다른 타이밍에서 선택 게이트 펄스 전압을 인가하고, 이에 동기하여 화상 신호를 제1 신호 배선 전극(12)과 제2 신호 배선 전극(11)에 인가함으로써, 반사, 투과 각각의 화소 전극에 다른 전압을 인가할 수 있다.
이러한 구성에서는 화소 내의 박막 트랜지스터 Q1∼Q4가 4개가 되어 개구율 측면에서는 불리하게 되지만, 반사 모드와 투과 모드에서 휘도가 피크로 되는 전압치가 서로 다른 경우에 양질의 화상을 얻기 때문에 유효하다.
또, 본 실시예에서는 제2 신호 배선 전극(기준 전압 신호선)(11)과 제2 또는 제4 화소 전극(대향 전압)(15, 150) 사이에 박막 트랜지스터 Q2, Q4를 개재시킨 구성으로 한 것이지만, 이 박막 트랜지스터 Q2, Q4를 설치하지 않아도 되는 것은 물론이다.
《액정 및 대향 기판을 포함하는 구성의 일 실시예》
도 20은 본 발명의 제1 실시예 내지 제4 실시예에 따른 투과형 액정 표시 장치의 액정 셀 단면 모식도를 도시한다.
액정층(506)을 기준으로 하부의 유리 기판(1) 상에는 상술한 바와 같이 주사 배선 전극(도시 생략)과 신호 배선 전극(도시 생략)이 매트릭스 형상으로 형성되어, 그 교점 근방에 형성된 박막 트랜지스터(도시 생략)를 통해 ITO로 이루어지는 제1 화소 전극(14) 및 제2 화소 전극(15)을 구동한다.
액정층(506)을 끼워 대향하는 대향 유리 기판(508) 상에는 컬러 필터(507), 컬러 필터 보호막 OC가 형성되어 있다.
편광판(505)은 각각 한 쌍의 유리 기판(1, 508)의 외측의 표면에 형성되고, 그 편광 투과축은 직교하도록 배치되어 있다.
액정층(506)은 액정 분자의 방향을 설정하는 하부 배향막 ORI1과, 상부 배향막 ORI2 사이에 봉입되고, 유리 기판(1)과 대향 유리 기판(508)과의 고정을 도모하는 시일재(520)(도시 생략)에 의해 시일되어 있다. 하부 배향막 ORI1은 유리 기판(1)측의 유기 절연막(23)의 상부에 형성된다.
이 액정 표시 장치는 유리 기판(1)측과 대향 유리 기판(508)측의 층을 별도로 형성하고, 그 후 상하 유리 기판(1, 508)을 정합시키고, 양자 사이에 액정(506)을 봉입함으로써 조립된다.
백 라이트 BL로부터의 광의 투과를 화소 전극(14, 15) 부분에서 조절함으로써 박막 트랜지스터 구동형 컬러 액정 표시 장치가 구성된다.
액정층을, 기판면을 거의 따르는 방향의 전계에 의해 구동하면, 전계를 인가하였을 때에 액정 분자가 기판면에 대하여 구동되지 않고 기판면 내에서 회전함으로써 투과하는 광의 편광 방향을 제어하여 화상 표시를 할 수 있다.
이 때문에, 액정 분자의 복굴절성에 기인하는 콘트라스트의 시야각 의존성을 실질적으로 없앨 수 있어, 시야각이 넓은 고화질의 액정 표시 장치가 얻어진다.
도 21은 도 20에 도시한 액정 표시 소자의 전압 휘도(B-V) 특성을 도시한다. 도 21의 a가 본 발명의 표시 장치의 B-V 특성이고, 도 21의 b는 전극간 간격이 14㎛인 메탈 전극을 이용한 종래의, 소위 횡전계 방식의 액정 표시 소자의 B-V 특성이다.
본 발명의 표시 소자에서는 투과율이 피크가 되는 전압이 종래의 약 7V로부터 3.5V까지 저감시킬 수 있었다. 또한, 투과율의 피크치도 크게 향상하고 있는 것을 알 수 있다.
이들은 두 개의 화소 전극을 투명 전극인 ITO로 구성하고, 또한 폭 4㎛의 상호 교합하는 빗살형 전극으로 하는 것에 의한 것이다.
《액정 및 대향 기판을 포함하는 구성의 다른 실시예》
도 22는 본 발명의 제6 실시예 및 제7 실시예에 따른 부분 반사·투과형 액정 표시 장치의 액정 셀 단면 모식도를 도시한다.
셀의 단면 구성은 상술한 도 20과 거의 마찬가지지만, 부분 반사·투과 표시를 실현하기 위해서 빗살형 전극의 일부의 하층에 반사 전극(13')을 형성하였다.
도 23은 도 22에 도시한 액정 표시 소자의 전압 휘도 특성을 도시한다. 도 23의 c는 투과 표시 영역의 투과율의 전압 의존성을 나타내고, d는 반사 표시 영역의 반사율의 전압 의존성을 나타낸다. 반사 표시와 투과 표시로 반사율 또는 투과율이 최대가 되는 전압이 서로 다르다.
이러한 경우에는 도 17, 도 18에 도시한 구성에 의해, 반사부와 투과부의 한 쌍 화소 전극의 각각에 박막 트랜지스터를 접속하고, 각각 최적의 전압을 인가함으로써, 양호한 표시 특성을 얻을 수 있다.
《표시 장치 전체의 구성의 일 실시예》
도 24는 주변 구동 회로를 박막 트랜지스터 액티브 매트릭스와 함께 동일 기판 상에 집적한 표시 장치 전체의 등가 회로를 도시한다. 예를 들면, 도 1 및 도 2에 도시한 구성을 가지는 화소와, Y1∼Yend의 주사 배선 전극(10)과 X1R, X1G, X1B∼XendB의 제1 신호 배선 전극(12), C1∼Cend의 제2 신호 배선 전극(11)으로 이루어지는 박막 트랜지스터 액티브 매트릭스(50)와, 이것을 구동하는 수직 주사 회로(51), 제1 신호측 구동 회로(53) 및 제2 신호 배선 전극(11)에 신호를 공급하는 제2 신호측 구동 회로(52), 및 레벨 시프터 LS로 이루어진다.
본 실시예에서는 주사선 수는 600개, 신호선 수는 2400개로, 표시부의 대각 사이즈는 약 5인치이다.
박막 트랜지스터 액티브 매트릭스(50)의 형태로서는 도 25과 같이 도 4 및 도 5에 도시한 구성의 화소를 사용하여도 되고, 이 경우에는 박막 트랜지스터 액티브 매트릭스(150)는 Y1∼Yend의 주사 배선 전극(10)과 X1R, X1G, X1B∼XendB의 제1 신호 배선 전극(12), C1R∼C1end의 제2 신호 배선 전극(11)으로 구성되어, 이것을 구동하는 수직 주사 회로(51), 제1 신호측 구동 회로(53) 및 제2 신호 배선 전극에 신호(11)를 공급하는 제2 신호측 구동 회로(52), 및 레벨 시프터 LS가 주변에 배치된다. 이 경우에는 제2 신호측 구동 회로(52)는 표시부의 하변측에 배치되는 점이도 24의 형태와는 다르다.
수직 주사 회로(51)는 수직 클럭 신호에 의해 구동되는 시프트 레지스터 회로와 행 선택 전압을 공급되는 레벨 시프터로 이루어지고, 주사 배선 전극(10)으로 행 선택 펄스를 출력한다.
수평 주사 회로(제1 신호측 구동 회로)(53)는 수평 클럭 신호에 의해 구동되는 시프트 레지스터 회로 SRH와 6비트로 디지탈화된 화상 데이터 DATA(도시 생략)를 래치하기 위한 래치 회로 L1, 래치된 디지털 데이터를 아날로그 데이터로 디코드하는 디지털-아날로그 컨버터 회로 DAC, 1행분의 디지털-아날로그 컨버터 회로 DAC로부터의 출력을 일시적으로 저장하는 라인 메모리 LM(도시 생략), 및 라인 메모리 LM에 저장한 화상 데이터를 제1 신호 배선 전극(12)에 공급하기 위한 아날로그 스위치 SW로 이루어진다. 또, 디지털-아날로그 컨버터 회로 DAC에는 각 비트에 대응하여 웨이티드된 기준 전압 신호가 공급되어 있다.
이들 구동 회로는 상보형(CMOS)의 poly-Si 박막 트랜지스터 또는 N형의 poly-Si 박막 트랜지스터로 구성된다.
도 26은, 도 24 또는 도 25의 액정 표시 소자의 전체 구성도를 도시한다. 박막 트랜지스터 액티브 매트릭스, 주변 구동 회로 등을 형성한 유리 기판(1)과, 내표면에 컬러 필터가 형성된 대향 기판(508)이 시일재(520)에 의해 접합되고, 사이에 액정 조성물이 봉입되어 있으며, 유리 기판(1)과 대향 기판(508) 각각의 외표면에는 편광 투과축이 직교하도록, 편광 필름(편광판)(505)이 배치되어 있다. TFT 기판(유리 기판)(1) 상의 1변에는 접속 단자(521)가 형성되고, 이것에 접속된FPC(522)에 의해, TFT 기판(유리 기판)(1)에 표시 데이터, 제어 신호, 전원 전압 등이 공급된다.
poly-Si 박막 트랜지스터를 이용하여 디지털 아날로그 컨버터 등의 구동 회로를 기판 상에 집적하였기 때문에, 외부 접속 단자 수, 외부 부품수를 대폭 저감시킬 수 있었다. 또한, 본 발명의 화소를 이용함으로써 액정 구동 전압을 저감시킬 수 있기 때문에, 신호측 구동 회로의 출력 전압을 저감시킬 수 있어, 회로의 소비 전력을 저감시킬 수 있었다.
이에 의해, 종래 적용이 곤란하였던 소형 LCD에 IPS 모드 구동 방식을 이용하는 것이 가능하게 되었다.
《표시 장치 전체의 구성의 다른 실시예》
도 27은 주변 구동 회로의 일부를 박막 트랜지스터 액티브 매트릭스와 함께 동일 기판 상에 집적한 표시 장치 전체의 등가 회로를 도시한다. 예를 들면, 도 1 및 도 2에 도시한 구성을 갖는 화소와, Y1∼Yend의 주사 배선 전극(10)과 X1R, X1G, X1B∼XendB의 제1 신호 배선 전극(12), C1∼Cend의 제2 신호 배선 전극(11)으로 이루어지는 박막 트랜지스터 액티브 매트릭스(50)와, 이것을 구동하는 수직 주사 회로(51), 제2 신호 배선 전극(11)에 신호를 공급하는 제2 신호측 구동 회로(52), 수평측 드라이버 LSI DRV1∼DRV3, 수평측 드라이버 LSI DRV1∼DRV3의 출력을 복수의 제1 신호 배선 전극(12)으로 분류하기 위한 스위치 회로 SW 및 레벨 시프터 LS로 이루어진다. 본 실시예에서는 주사선 수는 480개, 신호선 수는 1980개로 표시부의 대각 사이즈는 약 7인치이다. 또한, 본 실시의 형태에서는 poly-Si박막 트랜지스터에 의한 구동 회로는 전부 N형 박막 트랜지스터만 이용하여 구성되어 있다.
도 45는 N형 박막 트랜지스터만 이용하여 구성한 수직 주사 회로도를 도시하고, 도 46에 동작 신호 파형예를 도시한다. 회로는 N형 박막 트랜지스터와 부트스트랩 용량 Cb로 구성되고, 기준 전위 Vss, 스타트 신호 Vin, 클럭 펄스 전압 V1 및 이와 상보적인 클럭 펄스 전압 V2에 의해 구동되는 다이내믹 회로이다. 통상 CMOS 회로에서 필요한 전원 전압 공급 배선은 없고, V1, V2의 상보 클럭 전압으로부터 공급되는 전하에 의해 동작한다. 이 때문에, 통상 N형 트랜지스터와 부하로 구성한 인버터 회로를 이용한 시프트 레지스터 회로에서 문제가 되는 전원 배선으로부터 접지 배선으로의 관통 전류가 존재하지 않는다. 이 때문에, 구동 회로의 소비 전력을 저감시킬 수 있다. 또한, N형 박막 트랜지스터만으로 회로를 구성하였기 때문에, 제조 프로세스가 CMOS 구성의 회로의 제조 프로세스에 비하여 간략하게 되어 저비용화가 가능하다.
도 28은 도 27에 도시한 액정 표시 소자의 전체의 사시 구성도를 도시한다. 박막 트랜지스터 액티브 매트릭스, 주변 구동 회로 등을 형성한 유리 기판(1)과, 내표면에 컬러 필터가 형성된 대향 기판(508)이 시일재(520)에 의해 접합되고, 사이에 액정 조성물이 봉입되어 있으며, 유리 기판(1)과 대향 기판(508) 각각의 외표면에는 편광 투과축이 직교하도록, 편광 필름(편광판)(505)이 배치되어 있다. TFT 기판(유리 기판)(1) 상의 1변에는 수평측 드라이버 LSI DRV1∼DRV3이 유리 기판(1) 상에 직접 실장되고, 드라이버 LSI에는 접속 단자(521)와 이것에 접속된 FPC(522)에 의해 디지털의 표시 데이터, 제어 신호, 전원 전압 등이 공급된다.
본 실시예에 있어서는 디지털의 표시 데이터로부터 아날로그 데이터로의 변환은 수평측 드라이버 LSI DRV1∼DRV3 내에서 행해지고, poly-Si 박막 트랜지스터 TFT로 구성한 주변 구동 회로는 수직측의 주사 회로(수직 주사 회로)(51)와, 드라이버 LSI(수평측 드라이버 LSI DRV1∼DRV3)로부터 출력되는 아날로그 데이터를 복수의 신호 배선(제1 신호 배선 전극)(12)으로 분류하는 스위치 회로 SW만으로 이루어진다. 수평 회로측의 스위치 회로에 의해 1개의 드라이버 LSI의 출력이 복수의 신호 배선으로 분류되므로, 드라이버 LSI의 출력 핀 수를 줄일 수 있다. 이에 의해, 드라이버 LSI의 소비 전력을 저감시킬 수 있다.
《제조 방법의 일 실시예》
다음으로, 상기 도 28에 도시한 바와 같이 N형 박막 트랜지스터만으로 구성한 액정 표시 소자에 이용하는 TFT 액티브 매트릭스 기판을 예로 들어, 그 제조 공정을 도 29∼도 35를 이용하여 설명한다.
두께 500㎛, 폭 750㎜, 길이 950㎜의, 변형점이 약 670℃인 무알카리 유리 기판(1) 상을 세정한 후, SiH4와 NH3와 N2의 혼합 가스를 이용한 플라즈마 CVD법에 의해 막 두께 50㎚의 Si3N4막(200)을 형성한다. 계속해서, 테트라에톡시 실란과 O2의 혼합 가스를 이용한 플라즈마 CVD법에 의해, 막 두께 120㎚의 SiO2막(2)을 형성한다. Si3N4, SiO2모두 형성 온도는 400℃이다.
다음으로, SiO2막(2) 상에 SiH4, Ar의 혼합 가스를 이용한 플라즈마 CVD법에 의해 거의 진성의 수소화 비정질 실리콘막(300)을 50㎚ 형성한다. 성막 온도는 400℃이고 성막 직후 수소량은 약 5at%이었다. 다음으로, 기판을 450℃에서 약 30분 어닐링함으로써, 수소화 비정질 실리콘막(300) 중의 수소를 방출시킨다. 어닐링 후의 수소량은 약 1at%이었다.
다음으로, 파장 308㎚의 엑시머 레이저 광 LASER를 상기 비정질 실리콘막에 플루엔스(fluence) 400mJ/㎠로 조사하고, 비정질 실리콘막을 용융 재결정화시켜, 거의 진성의 다결정 실리콘막(30)을 얻는다. 이 때, 레이저 빔은 폭 0.3㎜, 길이 200㎜의 세선 형상이고, 빔의 길이 방향과 거의 수직인 방향으로 기판을 10㎛ 피치로 이동하면서 조사하였다. 조사 시에는 질소 분위기로 한다(도 29).
통상의 포토리소그래피법에 의해 소정의 레지스트 패턴을 다결정 실리콘막(30) 상에 형성하여 CF4와 O2의 혼합 가스를 이용한 액티브 이온 에칭법에 의해 다결정 실리콘막(30)을 소정의 형상으로 가공한다.
다음으로, 테트라에톡시 실란과 산소의 혼합 가스를 이용한 플라즈마 CVD법에 의해 막 두께 100㎚의 SiO2를 형성하여 게이트 절연막(20)을 얻는다. 이 때의 테트라에톡시 실란과 O2의 혼합비는 1:50, 형성 온도는 400℃이다.
다음으로, 스퍼터링법에 의해, Mo막을 200㎚ 형성한 후, 통상의 포토리소그래피법에 의해 소정의 레지스트 패턴 PR을 Mo막 상에 형성하고, 혼합산을 이용한 웨트 에칭법에 의해 Mo막을 소정의 형상으로 가공하여 주사 배선 전극(10) 및 제2신호 배선 전극(11)을 얻는다.
에칭에 이용한 레지스트 패턴 PR을 남긴 채, 이온 주입법에 의해 P 이온을 가속 전압 60KeV, 도우즈량 1E15(㎝-2)로 주입하고, N형 박막 트랜지스터의 소스, 드레인 영역(31)을 형성한다(도 30).
다음으로, 에칭에 이용한 레지스트 패턴 PR을 제거한 후, 재차 이온 주입법에 의해 P 이온을 가속 전압 65KeV, 도우즈량 2E13(㎝-2)으로 주입하고, N형 박막 트랜지스터의 LDD 영역(32)을 형성한다(도 31).
LDD 영역(32)의 길이는 Mo을 웨트 에칭했을 때의 사이드 에칭량으로 정해진다. 본 실시예의 경우 약 0.8㎛이다. 이 길이는 Mo의 오버 에칭 시간을 변화시킴으로써 제어할 수 있다. 기판 내에서의 LDD 길이의 변동은 약 0.1㎛로 양호하였다. 이러한 공정을 이용함으로써, LDD를 형성하기 위한 마스크 패턴 형성 공정을 생략할 수 있으므로, 공정을 간략히 할 수 있다.
다음으로, 기판에 엑시머 램프 또는 메탈 할로겐 램프의 광을 조사하는 라피드 서멀 어닐링(RTA)법에 의해 주입한 불순물을 활성화한다. 엑시머 램프 또는 메탈 할로겐 램프 등의 자외 광 UV를 많이 포함하는 광을 이용하여 어닐링함으로써, poly-Si층만을 선택적으로 가열할 수 있어, 유리 기판(1)이 가열됨에 따른 손상을 회피할 수 있다. 불순물의 활성화는 기판 수축이나 굴곡 변형 등이 문제가 되지 않은 범위에서, 450℃ 정도 이상의 온도에서의 열 처리에 의해서도 가능하다(도 32).
다음으로, 테트라에톡시 실란과 산소의 혼합 가스를 이용한 플라즈마 CVD법에 의해 막 두께 500㎚의 SiO2를 형성하여 층간 절연막(21)을 얻는다. 이 때의 테트라에톡시 실란과 O2의 혼합비는 1:5, 형성 온도는 350℃이다.
다음으로, 소정의 레지스트 패턴을 형성한 후, 혼합산을 이용한 웨트 에칭법에 의해, 상기 층간 절연막(21)에 컨택트 관통 홀을 형성한다. 계속해서, 스퍼터링법에 의해, Ti를 50㎚, Al-Nd 합금을 500㎚, Ti를 50㎚, 순차적으로 적층 형성한 후, 소정의 레지스트 패턴을 형성한 후, BCl3와 Cl2의 혼합 가스를 이용하거나 액티브 이온 에칭법에 의해 일괄적으로 에칭하여, 제1 신호 배선 전극(12)과 소스 전극(13, 13')과 접속 전극(16)을 얻는다(도 33).
SiH4와 NH3와 N2의 혼합 가스를 이용한 플라즈마 CVD법에 의해 막 두께 400㎚의 Si3N4막(보호 절연막)(22)을 형성하고, 또한 스핀 도포법에 의해 아크릴계 감광성 수지를 약 3.5㎛의 막 두께로 도포하고, 소정의 마스크를 이용하여 노광, 현상하여 상기 아크릴계 수지에 관통 홀을 형성한다. 다음으로, 230℃에서 20분 베이킹함으로써, 아크릴계 수지를 소성하고, 막 두께 2.3㎛의 유기 보호막(유기 절연막)(23)을 얻는다. 계속해서, 상기 유기 보호막(유기 절연막)(23)에 형성된 관통 홀 패턴을 마스크로 하여 하층의 Si3N4막을, CF4를 이용한 엑티브 이온 에칭법에 의해 가공하여, Si3N4막에 관통 홀을 형성한다(도 34).
이와 같이 유기 보호막(23)을 마스크로 이용하여 하층의 절연막(보호 절연막)(22)을 가공함으로써, 일회의 포토리소그래피 공정으로 2층의 막을 패터닝할 수 있어, 공정을 간략화할 수 있다.
마지막으로, 스퍼터링법에 의해 ITO막을 70㎚ 형성하고, 혼합산을 이용한 웨트 에칭에 의해 소정의 형상으로 가공하여 제1 및 제2 화소 전극(14, 15)을 형성하여 액티브 매트릭스 기판이 완성한다(도 35).
《제조 방법의 다른 실시예》
다음으로, 상기 도 26에 도시한 바와 같은 CMOS 박막 트랜지스터로 구성한 내장 구동 회로를 포함하는 액정 표시 소자에 이용하는 TFT 액티브 매트릭스 기판의 제조 공정을 도 36∼도 44를 이용하여 설명한다.
두께 500㎛, 폭 750㎜, 길이 950㎜인, 변형점이약 670℃인 무알카리 유리 기판(1) 상을 세정한 후, SiH4와 NH3와 N2의 혼합 가스를 이용한 플라즈마 CVD법에 의해 막 두께 50㎚의 Si3N4막(200)을 형성한다. 계속해서, 테트라에톡시 실란과 O2의 혼합 가스를 이용한 플라즈마 CVD법에 의해, 막 두께 120㎚의 SiO2막(2)을 형성한다. Si3N4, SiO2모두 형성 온도는 400℃이다.
다음으로, SiO2막(2) 상에 SiH4, Ar의 혼합 가스를 이용한 플라즈마 CVD법에 의해 거의 진성의 수소화 비정질 실리콘막(300)을 50㎚ 형성한다. 성막 온도는 400℃이며 성막 직후 수소량은 약 5at%이었다. 다음으로, 기판을 450℃에서 약 30분 어닐링함으로써, 수소화 비정질 실리콘막(300) 중의 수소를 방출시킨다.
다음으로, 테트라에톡시 실란과 O2의 혼합 가스를 이용한 플라즈마 CVD법에 의해, 막 두께 100㎚의 SiO2막(201)을 형성하고, 다음으로 이온 주입법에 의해 붕소(B+)를 가속 전압 40KeV 도우즈량 5E12(㎝-2)로 주입한다. 붕소는 박막 트랜지스터의 임계치 전압을 조정하기 위한 것이다(도 36).
다음으로, 완충 불산에 의해 SiO2막(201)을 제거하여, 파장 308㎚의 엑시머 레이저 광 LASER를 상기 비정질 실리콘막에 플루엔스 400mJ/㎠로 조사하고, 비정질 실리콘막을 용융 재결정화시켜, P형의 다결정 실리콘막(30)을 얻는다(도 37).
다음으로, 스퍼터링법에 의해, Mo막을 200㎚ 형성한 후, 통상의 포토리소그래피법에 의해 소정의 레지스트 패턴을 Mo막 상에 형성하고, CF4를 이용한 액티브 이온 에칭법에 의해 Mo막을 소정의 형상으로 가공하여 N형 박막 트랜지스터의 게이트 전극(10N)을 얻는다.
에칭에 이용한 레지스트 패턴 PR을 남긴 채, 이온 주입법에 의해 인(P) 이온을 가속 전압 60KeV, 도우즈량 1E15(㎝-2)로 주입하여, N형 박막 트랜지스터의 소스, 드레인 영역(31)(도시 생략)을 형성한다. 이 때, P형 박막 트랜지스터(도 38좌측)는 소자 전체를 Mo막과 포토레지스트막 PR의 패턴으로 보호하여 인 이온이 주입되지 않도록 한다(도 38).
다음으로, 레지스트 패턴 PR을 남긴 채, 기판을 혼합산으로 처리하고, 가공된 Mo 전극을 사이드 에칭하여 패턴을 슬리밍하고, 레지스트를 제거한 후, 이온 주입법에 의해 P 이온을 가속 전압 65KeV, 도우즈량 2E13(㎝-2)으로 주입하여, N형 박막 트랜지스터의 LDD 영역(32)(도시 생략)을 형성한다(도 39).
앞의 예와 마찬가지로, LDD 영역(32)의 길이는 혼합산에 의한 사이드 에칭 시간에 의해 제어된다.
다음으로, 소정의 레지스트 패턴 PR을 Mo막 상에 형성하고, CF4를 이용한 액티브 이온 에칭법에 의해 P형 박막 트랜지스터의 게이트 전극(10P) 및 박막 트랜지스터 이외의 배선 패턴을 얻는다. 이 때, N형 박막 트랜지스터는 전체를 포토레지스트 패턴으로 보호하고, 에칭 가스로부터 보호한다(도 40).
다음으로, 기판에 엑시머 램프 또는 메탈 할로겐 램프의 광 UV 을 조사하는 래피드서멀어닐링(RTA)법에 의해 주입한 불순물을 활성화한다(도 41).
다음으로, 테트라에톡시 실란과 산소의 혼합 가스를 이용한 플라즈마 CVD법에 의해 막 두께 500㎚의 SiO2를 형성하여 층간 절연막(21)을 얻는다.
다음으로, 소정의 레지스트 패턴을 형성한 후, 혼합산을 이용한 웨트 에칭법에 의해, 상기 층간 절연막(21)에 컨택트 관통 홀을 형성한다. 계속해서, 스퍼터링법에 의해, Ti를 50㎚, Al-Nd 합금을 500㎚, Ti를 50㎚, 순차적으로 적층 형성한 후, 소정의 레지스트 패턴을 형성한 후, BCl3와 Cl2의 혼합 가스를 이용한 액티브 이온 에칭법에 의해 일괄적으로 에칭하여, 제1 신호 배선 전극(12)과 소스 전극(13, 13')(도시 생략), 접속 전극(16)(도시 생략)을 얻는다(도 42).
SiH4와 NH3와 N2의 혼합 가스를 이용한 플라즈마 CVD법에 의해 막 두께 400㎚의 Si3N4막(보호 절연막)(22)을 형성하고, 또한 스핀 도포법에 의해 아크릴계 감광성 수지를 약 3.5㎛의 막 두께로 도포하여, 소정의 마스크를 이용하여 노광, 현상하여 상기 아크릴계 수지에 관통 홀을 형성한다. 다음으로, 230℃에서 20분 베이킹함으로써, 아크릴계 수지를 소성하고, 막 두께 2.3㎛의 유기 보호막(23)을 얻는다. 계속해서, 상기 유기 보호막(보호 절연막)(23)에 형성한 관통 홀 패턴을 마스크로 하여 하층의 Si3N4막을 CF4을 이용한 액티브 이온 에칭법에 의해 가공하고, Si3N4막에 관통 홀을 형성한다(도 43).
마지막으로, 스퍼터링법에 의해 ITO막을 70㎚ 형성하고, 혼합산을 이용한 웨트 에칭에 의해 소정의 형상으로 가공하여 제1 및 제2 화소 전극(14, 15)을 형성하여 액티브 매트릭스 기판이 완성된다(도 44).
본 실시예에 따른 제법에 따르면, 앞의 실시예에 비하여, 불과 1매의 마스크 증가로 CMOS 회로를 갖는 TFT 액티브 매트릭스 기판을 제작할 수 있다.
이상과 같이 본 발명에 따르면, 저전력으로, 광 시야각을 가지고, 또한 밝은 액정 표시 장치를 저비용으로 실현할 수 있다.

Claims (21)

  1. 액정을 사이에 두고 배치되는 각 기판 중 한쪽 기판의 액정측의 화소 영역에 게이트 신호선으로부터의 주사 신호에 의해 작동되는 제1 스위칭 소자 및 제2 스위칭 소자와, 상기 제1 스위칭 소자를 통해 드레인 신호선으로부터의 영상 신호가 공급되는 화소 전극과, 상기 제2 스위칭 소자를 통해 기준 전압 신호선으로부터의 기준 전압 신호가 공급되는 대향 전극을 구비하고,
    상기 화소 전극 및 상기 대향 전극은 각각 띠 형상의 투광성 도전층으로 형성되어 있음과 함께, 실질적 화소 영역 내에 교대로 배열되어 있는 것을 특징으로 하는 액정 표시 장치.
  2. 제1항에 있어서,
    상기 화소 전극 및 상기 대향 전극은 각각, 상기 제1 스위칭 소자 및 상기 제2 스위칭 소자를 피복하여 형성되는 보호막 상에 동층으로 형성되고, 상기 보호막에 형성된 관통 홀을 통해 상기 제1 스위칭 소자 및 상기 제2 스위칭 소자에 전기적으로 접속되어 있는 것을 특징으로 하는 액정 표시 장치.
  3. 제1항에 있어서,
    상기 보호막은 무기 재료를 포함하는 보호막과 유기 재료를 포함하는 보호막과의 순차 적층체를 포함하는 것을 특징으로 하는 액정 표시 장치.
  4. 액정을 사이에 두고 배치되는 각 기판 중 한쪽 기판의 액정측의 화소 영역에 게이트 신호선으로부터의 주사 신호에 의해 작동되는 제1 스위칭 소자 및 제2 스위칭 소자와, 상기 제1 스위칭 소자를 통해 드레인 신호선으로부터의 영상 신호가 공급되는 화소 전극과, 상기 제2 스위칭 소자를 통해 기준 전압 신호선으로부터의 기준 전압 신호가 공급되는 대향 전극을 구비하고,
    상기 화소 전극 및 상기 대향 전극은 각각, 상기 드레인 신호선에 거의 평행하게 배치되는 띠 형상의 투광성 도전층으로 형성되어 있음과 함께, 실질적 화소 영역 내에 교대로 배열되고,
    또한, 상기 기준 전압 신호선은 상기 드레인 신호선에 거의 평행하게 배치되어 있는 것을 특징으로 하는 액정 표시 장치.
  5. 액정을 사이에 두고 배치되는 각 기판 중 한쪽 기판의 액정측의 화소 영역에 게이트 신호선으로부터의 주사 신호에 의해 작동되는 제1 스위칭 소자 및 제2 스위칭 소자와, 상기 제1 스위칭 소자를 통해 드레인 신호선으로부터의 영상 신호가 공급되는 화소 전극과, 상기 제2 스위칭 소자를 통해 기준 전압 신호선으로부터의 기준 전압 신호가 공급되는 대향 전극을 구비하고,
    상기 화소 전극 및 상기 대향 전극은 각각, 상기 드레인 신호선에 거의 평행하게 배치되는 띠 형상의 투광성 도전층으로 형성되어 있음과 함께, 실질적 화소 영역 내에 교대로 배열되고,
    또한, 상기 기준 전압 신호선은 상기 드레인 신호선에 거의 평행하게 배치되고, 상기 화소 전극 및 상기 대향 전극 중 하나의 전극과 중첩되어 배치되어 있는 것을 특징으로 하는 액정 표시 장치.
  6. 액정을 사이에 두고 배치되는 각 기판 중 한쪽 기판의 액정측의 화소 영역에 게이트 신호선으로부터의 주사 신호에 의해 작동되는 스위칭 소자와, 이 스위칭 소자를 통해 드레인 신호선으로부터의 영상 신호가 공급되는 화소 전극과, 기준 전압 신호선으로부터의 기준 전압 신호가 공급되는 대향 전극을 구비하고,
    상기 화소 전극 및 상기 대향 전극은 각각 띠 형상의 투광성 도전층으로 형성되어 있음과 함께, 실질적 화소 영역 내에 교대로 배열되어 있는 것을 특징으로 하는 액정 표시 장치.
  7. 제6항에 있어서,
    상기 화소 전극 및 상기 대향 전극은 각각, 상기 스위칭 소자를 피복하여 형성되는 보호막 상에 동층으로 형성되어, 상기 보호막에 형성된 관통 홀을 통해 상기 스위칭 소자 및 상기 기준 전압 신호선에 전기적으로 접속되어 있는 것을 특징으로 하는 액정 표시 장치.
  8. 제6항에 있어서,
    상기 보호막은 무기 재료를 포함하는 보호막과 유기 재료를 포함하는 보호막과의 순차 적층체를 포함하는 것을 특징으로 하는 액정 표시 장치.
  9. 제6항에 있어서,
    상기 스위칭 소자는 반도체층을 다결정 실리콘으로 하는 박막 트랜지스터인 것을 특징으로 하는 액정 표시 장치.
  10. 액정을 사이에 두고 배치되는 각 기판 중 한쪽 기판의 액정측의 화소 영역에 게이트 신호선으로부터의 주사 신호에 의해 작동되는 스위칭 소자와, 이 스위칭 소자를 통해 드레인 신호선으로부터의 영상 신호가 공급되는 화소 전극과, 기준 전압 신호선으로부터의 기준 전압 신호가 공급되는 대향 전극을 구비하고,
    상기 화소 전극 및 상기 대향 전극은 각각, 상기 드레인 신호선에 거의 평행하게 배치되는 띠 형상의 투광성 도전층으로 형성되어 있음과 함께, 실질적인 화소 영역 내에 교대로 배열되고,
    또한, 상기 기준 전압 신호선은 상기 드레인 신호선에 거의 평행하게 배치되어 있는 것을 특징으로 하는 액정 표시 장치.
  11. 액정을 사이에 두고 배치되는 각 기판 중 한쪽 기판의 액정측의 화소 영역에 게이트 신호선으로부터의 주사 신호에 의해 작동되는 스위칭 소자와, 이 스위칭 소자를 통해 드레인 신호선으로부터의 영상 신호가 공급되는 화소 전극과, 기준 전압 신호선으로부터의 기준 전압 신호가 공급되는 대향 전극을 구비하고,
    상기 화소 전극 및 상기 대향 전극은 각각, 상기 드레인 신호선에 거의 평행하게 배치되는 띠 형상의 투광성 도전층으로 형성되어 있음과 함께, 실질적 화소 영역 내에 교대로 배열되고,
    또한, 상기 기준 전압 신호선은 상기 드레인 신호선에 거의 평행하게 배치되고, 상기 화소 전극 및 상기 대향 전극 중 하나의 전극과 중첩되어 배치되어 있는 것을 특징으로 하는 액정 표시 장치.
  12. 액정을 사이에 두고 배치되는 각 기판 중 한쪽 기판의 액정측의 화소 영역에 게이트 신호선으로부터의 주사 신호에 의해 작동되는 제1 스위칭 소자 및 제2 스위칭 소자와, 상기 제1 스위칭 소자를 통해 드레인 신호선으로부터의 영상 신호가 공급되는 화소 전극과, 상기 제2 스위칭 소자를 통해 기준 전압 신호선으로부터의 기준 전압 신호가 공급되는 대향 전극을 구비하고,
    상기 화소 전극 및 상기 대향 전극은 상기 제1 스위칭 소자 및 상기 제2 스위칭 소자를 피복하여 형성되는 보호막의 상면에, 각각 띠 형상의 투광성 도전층으로 형성되어 있음과 함께, 실질적 화소 영역 내에 교대로 배열되고,
    또한, 상기 보호막의 하면의 화소 영역 내의 전역에서 상기 대향 전극과 동 전위로 유지되는 반사막이 형성되어 있는 것을 특징으로 하는 액정 표시 장치.
  13. 제12항에 있어서,
    상기 보호막은 무기 재료를 포함하는 보호막과 유기 재료를 포함하는 보호막과의 순차 적층체를 포함하는 것을 특징으로 하는 액정 표시 장치.
  14. 액정을 사이에 두고 배치되는 각 기판 중 한쪽 기판의 액정측의 화소 영역에 게이트 신호선으로부터의 주사 신호에 의해 작동되는 제1 스위칭 소자 및 제2 스위칭 소자와, 상기 제1 스위칭 소자를 통해 드레인 신호선으로부터의 영상 신호가 공급되는 화소 전극과, 상기 제2 스위칭 소자를 통해 기준 전압 신호선으로부터의 기준 전압 신호가 공급되는 대향 전극을 구비하고,
    상기 화소 전극 및 상기 대향 전극은 상기 제1 스위칭 소자 및 상기 제2 스위칭 소자를 피복하여 형성되는 보호막의 상면에, 각각 띠 형상의 투광성 도전층으로 형성되어 있음과 함께, 실질적 화소 영역 내에 교대로 배열되고,
    또한, 상기 보호막의 하면의 화소 영역 내의 일부에 상기 대향 전극과 동 전위로 유지되는 반사막이 형성되어 있는 것을 특징으로 하는 액정 표시 장치.
  15. 제14항에 있어서,
    상기 보호막은 무기 재료를 포함하는 보호막과 유기 재료를 포함하는 보호막과의 순차 적층체를 포함하는 것을 특징으로 하는 액정 표시 장치.
  16. 액정을 사이에 두고 대향 배치되는 각 기판의 한쪽 기판의 액정측의 화소 영역에, 그 화소 영역을 이분하도록 하여 배치되는 기준 전압 신호선과, 이 기준 전압 신호선을 사이로 하여 그 한 측 및 다른 측에 각각 상기 기준 전압 신호선과 평행하게 배치되는 제1 및 제2 게이트 신호선이 형성되고,
    상기 한쪽의 측의 화소 영역에, 상기 제1 게이트 신호선으로부터의 주사 신호에 의해 작동되는 제1 박막 트랜지스터와, 이 제1 박막 트랜지스터를 통해 영상 신호가 공급되는 제1 화소 전극과, 상기 기준 전압 신호선으로부터의 기준 전압 신호가 공급되는 제1 대향 전극이 구비되고,
    상기 다른 쪽의 측의 화소 영역에, 상기 제2 게이트 신호선으로부터의 주사 신호에 의해 작동되는 제2 박막 트랜지스터와, 이 제2 박막 트랜지스터를 통해 영상 신호가 공급되는 제2 화소 전극과, 상기 기준 전압 신호선으로부터의 기준 전압 신호가 공급되는 제2 대향 전극이 구비되고,
    상기 제1 및 제2 화소 전극 및 상기 제1 및 제2 대향 전극은 상기 제1 및 제2 박막 트랜지스터를 피복하여 형성되는 보호막의 상면에 각각 띠 형상의 투광성 도전층으로 형성되어 있음과 함께 실질적 화소 영역 내에 교대로 배열되고,
    또한, 상기 기준 전압 신호선을 사이로 하여 그 한쪽의 측 및 다른 쪽의 측 중 어느 하나의 화소 영역에서의 상기 보호막의 하면에 반사막이 형성되어 있는 것을 특징으로 하는 액정 표시 장치.
  17. 액정을 사이에 두고 대향 배치되는 각 기판의 한쪽 기판의 액정측의 화소 영역에, 그 화소 영역을 이분하도록 하여 배치되는 기준 전압 신호선과, 이 기준 전압 신호선을 사이로 하여 그 한 측 및 다른 측에 각각 상기 기준 전압 신호선과 평행하게 배치되는 제1 및 제2 게이트 신호선이 형성되고,
    상기 한쪽의 측의 화소 영역에, 상기 제1 게이트 신호선으로부터의 주사 신호에 의해 작동되는 제1 박막 트랜지스터와 제2 박막 트랜지스터와, 상기 제1 박막 트랜지스터를 통해 영상 신호가 공급되는 제1 화소 전극과, 상기 제2 박막 트랜지스터를 통해 상기 기준 전압 신호선으로부터의 기준 전압 신호가 공급되는 제1 대향 전극이 구비되고,
    상기 다른 쪽의 측의 화소 영역에, 상기 제2 게이트 신호선으로부터의 주사 신호에 의해 작동되는 제3 박막 트랜지스터와 제4 박막 트랜지스터와, 상기 제3 박막 트랜지스터를 통해 영상 신호가 공급되는 제2 화소 전극과, 상기 제4 박막 트랜지스터를 통해 상기 기준 전압 신호선으로부터의 기준 전압 신호가 공급되는 제2 대향 전극이 구비되고,
    상기 제1 및 제2 화소 전극 및 상기 제1 및 제2 대향 전극은 상기 제1, 제2, 제3, 및 제4 박막 트랜지스터를 피복하여 형성되는 보호막의 상면에 각각 띠 형상의 투광성 도전층으로 형성되어 있음과 함께 실질적 화소 영역 내에 교대로 배열되고,
    또한, 상기 기준 전압 신호선을 사이로 하여 그 한쪽의 측 및 다른 쪽의 측 중 어느 하나의 화소 영역에서의 상기 보호막의 하면에 반사막이 형성되어 있는 것을 특징으로 하는 액정 표시 장치.
  18. 제16항 또는 제17항에 있어서,
    상기 보호막은 무기 재료를 포함하는 보호막과 유기 재료를 포함하는 보호막과의 순차 적층체를 포함하는 것을 특징으로 하는 액정 표시 장치.
  19. 제16항 또는 제17항에 있어서,
    상기 제1 게이트 신호선으로부터의 주사 신호와 상기 제2 게이트 신호선으로부터의 주사 신호는 타이밍이 다른 것을 특징으로 하는 액정 표시 장치.
  20. 액정을 사이에 두고 배치되는 각 기판 중 한쪽 기판의 액정측의 화소 영역에 게이트 신호선으로부터의 주사 신호에 의해 작동되는 제1 스위칭 소자 및 제2 스위칭 소자와, 상기 제1 스위칭 소자를 통해 드레인 신호선으로부터의 영상 신호가 공급되는 화소 전극과, 상기 제2 스위칭 소자를 통해 기준 전압 신호선으로부터의 기준 전압 신호가 공급되는 대향 전극을 구비하고,
    상기 기준 전압 신호선은 상기 드레인 신호선에 거의 평행하게 배치되어 있음과 함께, 이웃한 화소의 상기 화소 전극과는 상기 제1 스위칭 소자를 통해 접속되어 있지 않는 것을 특징으로 하는 액정 표시 장치.
  21. 액정을 사이에 두고 배치되는 각 기판 중 한쪽 기판의 액정측의 화소 영역에 게이트 신호선으로부터의 주사 신호에 의해 작동되는 제1 스위칭 소자 및 제2 스위칭 소자와, 상기 제1 스위칭 소자를 통해 제1 신호 배선 전극으로부터의 전압이 공급되는 제1 화소 전극과, 상기 제2 스위칭 소자를 통해 제2 신호 배선 전극으로부터의 전압이 공급되는 제2 화소 전극을 구비하고,
    상기 제2 신호 배선 전극은 상기 제1 신호 배선 전극에 거의 평행하게 배치되어 있음과 함께, 이웃하는 화소의 상기 제1 화소 전극과는 상기 제1 스위칭 소자를 통해 접속되어 있지 않는 것을 특징으로 하는 액정 표시 장치.
KR10-2002-0036269A 2001-06-28 2002-06-27 액정 표시 장치 KR100492210B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001196019A JP4647843B2 (ja) 2001-06-28 2001-06-28 液晶表示装置
JPJP-P-2001-00196019 2001-06-28

Publications (2)

Publication Number Publication Date
KR20030003041A true KR20030003041A (ko) 2003-01-09
KR100492210B1 KR100492210B1 (ko) 2005-05-30

Family

ID=19033901

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0036269A KR100492210B1 (ko) 2001-06-28 2002-06-27 액정 표시 장치

Country Status (4)

Country Link
US (2) US20030002002A1 (ko)
JP (1) JP4647843B2 (ko)
KR (1) KR100492210B1 (ko)
TW (1) TWI249065B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100778165B1 (ko) * 2004-10-29 2007-11-22 가부시키가이샤 히타치 디스프레이즈 액정표시장치

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100765539B1 (ko) * 2001-05-18 2007-10-10 엘지.필립스 엘시디 주식회사 화학기상 증착장비
US7408196B2 (en) * 2002-12-25 2008-08-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US7425940B2 (en) 2004-02-09 2008-09-16 Advanced Lcd Technologies Development Center Co., Ltd. Liquid crystal pixel memory, liquid crystal display, and methods of driving the same
US7468719B2 (en) 2004-02-09 2008-12-23 Advanced Lcd Technologies Development Center Co., Ltd. Liquid crystal pixel memory, liquid crystal display, and methods of driving the same
JP4606103B2 (ja) * 2004-09-22 2011-01-05 株式会社 日立ディスプレイズ 液晶表示装置
KR101003623B1 (ko) * 2004-12-31 2010-12-23 엘지디스플레이 주식회사 횡전계 모드 액정표시장치
US20070085805A1 (en) * 2005-10-18 2007-04-19 Seiko Epson Corporation Electro-optical device and electronic apparatus
KR100792300B1 (ko) * 2005-11-11 2008-01-07 비오이 하이디스 테크놀로지 주식회사 반투과형 액정표시장치의 어레이기판 제조방법
JP2007218940A (ja) 2006-02-14 2007-08-30 Epson Imaging Devices Corp 液晶装置及び電子機器
TWI585498B (zh) 2006-05-16 2017-06-01 半導體能源研究所股份有限公司 液晶顯示裝置和半導體裝置
JP5170985B2 (ja) 2006-06-09 2013-03-27 株式会社ジャパンディスプレイイースト 液晶表示装置
KR101252854B1 (ko) * 2006-06-29 2013-04-09 엘지디스플레이 주식회사 액정 패널, 데이터 드라이버, 이를 구비한 액정표시장치 및그 구동 방법
JP4907245B2 (ja) * 2006-07-07 2012-03-28 株式会社 日立ディスプレイズ 半透過型液晶表示装置
JP4902284B2 (ja) * 2006-07-14 2012-03-21 株式会社 日立ディスプレイズ 半透過型液晶表示装置
JP4662494B2 (ja) * 2007-10-16 2011-03-30 東芝モバイルディスプレイ株式会社 液晶表示装置
TWI371641B (en) * 2008-06-27 2012-09-01 Au Optronics Corp Liquid crystal display panel and manufacturing method thereof
KR20100067481A (ko) * 2008-12-11 2010-06-21 삼성전자주식회사 액정 표시 장치
US8830411B2 (en) * 2009-01-16 2014-09-09 Samsung Display Co., Ltd. Array substrate and method of manufacturing the same
KR101668380B1 (ko) * 2009-05-19 2016-10-24 삼성디스플레이 주식회사 액정 표시 장치
US8259249B2 (en) * 2009-10-12 2012-09-04 Samsung Electronics Co., Ltd. Display substrate, method of manufacturing the display substrate and display device having the display substrate
KR101579272B1 (ko) * 2009-10-30 2015-12-22 삼성디스플레이 주식회사 표시장치
JP4629152B2 (ja) * 2010-03-10 2011-02-09 株式会社 日立ディスプレイズ 液晶表示装置
US20110279427A1 (en) * 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic appliance
CN101950549B (zh) * 2010-09-29 2014-03-26 友达光电股份有限公司 像素结构、液晶显示器以及液晶显示器像素驱动方法
TWI422931B (zh) * 2010-10-11 2014-01-11 Au Optronics Corp 液晶顯示面板
US9822580B2 (en) * 2011-02-22 2017-11-21 Guardian Glass, LLC Localized heating techniques incorporating tunable infrared element(s) for vacuum insulating glass units, and/or apparatuses for same
JP5695620B2 (ja) * 2012-09-19 2015-04-08 株式会社東芝 表示装置
CN103901684B (zh) * 2012-12-28 2018-02-09 上海中航光电子有限公司 一种ips模式的液晶显示器
WO2014157126A1 (en) * 2013-03-27 2014-10-02 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
CN103346160B (zh) * 2013-07-10 2016-04-06 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
AU2015266570B2 (en) 2014-05-30 2020-02-27 Applied Science, Inc. Systems and methods for managing blood donations
US10438552B2 (en) * 2017-04-01 2019-10-08 Shenzhen China Star Optoelectronics Technology Co., Ltd. Liquid crystal display panel and device
CN108153074A (zh) * 2018-01-03 2018-06-12 京东方科技集团股份有限公司 一种阵列基板及其制备、驱动方法、显示面板和显示装置

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3270112B2 (ja) * 1992-06-17 2002-04-02 株式会社東芝 液晶表示素子
JP2999271B2 (ja) * 1990-12-10 2000-01-17 株式会社半導体エネルギー研究所 表示装置
KR960010723B1 (ko) * 1990-12-20 1996-08-07 가부시끼가이샤 한도오따이 에네루기 겐큐쇼 전기광학장치
JPH06148596A (ja) 1992-10-30 1994-05-27 Hitachi Ltd アクティブマトリクス型液晶表示装置
KR960006205B1 (ko) * 1992-12-30 1996-05-09 엘지전자주식회사 티에프티-엘씨디(tft-lcd)의 구조
JPH06317812A (ja) * 1993-04-30 1994-11-15 Fuji Xerox Co Ltd アクティブマトリクス素子及びその製造方法
JP2701698B2 (ja) 1993-07-20 1998-01-21 株式会社日立製作所 液晶表示装置
JPH07199150A (ja) * 1993-12-28 1995-08-04 Canon Inc 液晶表示装置
TW354380B (en) * 1995-03-17 1999-03-11 Hitachi Ltd A liquid crystal device with a wide visual angle
JP3418653B2 (ja) * 1995-09-28 2003-06-23 シャープ株式会社 アクティブマトリクス型液晶表示装置
US6175394B1 (en) * 1996-12-03 2001-01-16 Chung-Cheng Wu Capacitively coupled field effect transistors for electrostatic discharge protection in flat panel displays
JP3481074B2 (ja) * 1997-04-25 2003-12-22 松下電器産業株式会社 液晶表示素子
US6577368B1 (en) 1997-11-03 2003-06-10 Samsung Electronics Co., Ltd. IPS-LCD having a third electrode having aperture and formed on counter substrate
JP3050191B2 (ja) * 1997-11-12 2000-06-12 日本電気株式会社 液晶表示装置
KR100462381B1 (ko) * 1997-12-29 2005-06-07 비오이 하이디스 테크놀로지 주식회사 액정표시소자의 제조 방법
JPH11271788A (ja) 1998-03-20 1999-10-08 Hitachi Ltd 液晶表示装置
US6839108B1 (en) * 1998-05-16 2005-01-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of manufacturing the same
KR100306799B1 (ko) * 1998-05-29 2001-11-30 박종섭 액정표시장치
KR100299381B1 (ko) * 1998-08-24 2002-06-20 박종섭 고개구율 및 고투과율을 갖는 액정표시장치 및 그 제조방법
US6642984B1 (en) * 1998-12-08 2003-11-04 Fujitsu Display Technologies Corporation Liquid crystal display apparatus having wide transparent electrode and stripe electrodes
JP2000206550A (ja) * 1999-01-13 2000-07-28 Hitachi Ltd 液晶表示装置
KR100318536B1 (ko) * 1999-02-23 2001-12-22 윤종용 액정 표시 장치용 박막 트랜지스터 기판
US6512504B1 (en) * 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
US6630977B1 (en) * 1999-05-20 2003-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor formed around contact hole
KR100291770B1 (ko) * 1999-06-04 2001-05-15 권오경 액정표시장치
KR100311211B1 (ko) * 1999-06-29 2001-11-02 박종섭 반사형 액정 표시 장치
JP3407698B2 (ja) * 1999-07-22 2003-05-19 株式会社日立製作所 液晶表示装置
JP4403329B2 (ja) * 1999-08-30 2010-01-27 ソニー株式会社 液晶表示装置の製造方法
KR100613437B1 (ko) * 1999-10-27 2006-08-18 엘지.필립스 엘시디 주식회사 반사투과 액정 표시장치
US6697135B1 (en) * 1999-10-27 2004-02-24 Lg. Philips Lcd Co., Ltd. Transflective liquid crystal display device having reflective and transmissive mode parity
KR100661825B1 (ko) * 1999-12-28 2006-12-27 엘지.필립스 엘시디 주식회사 반사투과형 액정 표시장치의 어레이 기판 및 그의 제조방법
JP2001235744A (ja) * 2000-02-21 2001-08-31 Seiko Epson Corp 反射型液晶装置および電子機器
US6459464B1 (en) * 2000-08-14 2002-10-01 Kabushiki Kaisha Advanced Display Liquid crystal display device with reduced weighting trace defects
KR20020044291A (ko) * 2000-12-05 2002-06-15 주식회사 현대 디스플레이 테크놀로지 대면적 액정 표시 장치의 화소 구조
TW513604B (en) * 2001-02-14 2002-12-11 Au Optronics Corp A thin film transistor liquid crystal display
JP5165169B2 (ja) * 2001-03-07 2013-03-21 株式会社ジャパンディスプレイイースト 液晶表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100778165B1 (ko) * 2004-10-29 2007-11-22 가부시키가이샤 히타치 디스프레이즈 액정표시장치
KR100835037B1 (ko) * 2004-10-29 2008-06-03 가부시키가이샤 히타치 디스프레이즈 액정표시장치

Also Published As

Publication number Publication date
JP4647843B2 (ja) 2011-03-09
US20050122302A1 (en) 2005-06-09
US7567327B2 (en) 2009-07-28
JP2003015155A (ja) 2003-01-15
US20030002002A1 (en) 2003-01-02
KR100492210B1 (ko) 2005-05-30
TWI249065B (en) 2006-02-11

Similar Documents

Publication Publication Date Title
KR100492210B1 (ko) 액정 표시 장치
KR100461485B1 (ko) 액정 표시 장치
KR100536851B1 (ko) 액정표시장치
JP3714244B2 (ja) 半透過・反射型電気光学装置の製造方法、半透過・反射型電気光学装置、および電子機器
US6774956B2 (en) Liquid crystal display device with holding capacitance
TWI403812B (zh) 薄膜電晶體陣列面板及包含該薄膜電晶體陣列面板之液晶顯示器
JP2003195330A (ja) 液晶表示装置
TW200304009A (en) Liquid crystal display device and image display device
JP2003140188A (ja) 液晶表示装置
KR20050001252A (ko) 횡전계방식 액정표시장치 및 그 제조방법
JP2005258416A (ja) 液晶画素メモリ、液晶表示装置およびこれらの駆動方法
JP2003098538A (ja) 電気光学装置及びその製造方法
JP3722116B2 (ja) 反射型電気光学装置、および電子機器
JP4154880B2 (ja) 電気光学装置及びその製造方法
JP3747828B2 (ja) 電気光学装置及びその製造方法
JP4035992B2 (ja) 電気光学装置、電子機器、および電気光学装置の製造方法
JP3951694B2 (ja) 半透過・反射型電気光学装置、電子機器、および半透過・反射型電気光学装置の製造方法
JP3979077B2 (ja) 電気光学装置および電子機器
KR100984361B1 (ko) 6색 액정 표시 장치
JP4023111B2 (ja) 電気光学装置の製造方法
JP2003195285A (ja) 反射型電気光学装置、電子機器、および反射型電気光学装置の製造方法
JP2003215317A (ja) 反射板およびその製造方法、液晶表示装置およびその製造方法、電子機器
JP3932844B2 (ja) 電気光学装置及びその製造方法
JP2003287773A (ja) 反射型電気光学装置、および電子機器
JP2003098976A (ja) 電気光学装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130503

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140502

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160419

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170420

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180417

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee