JP3270112B2 - 液晶表示素子 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、画素電極をスイッチン
グ素子によって駆動するアクティブマトリックス型の液
晶表示素子に関する。

【０００２】

【従来の技術】近年、従来のＣＲＴに代わる新しい表示
装置の開発が盛んに行われるようになってきた。その中
でも液晶表示装置は薄型で低電力動作が可能であるため
家電、ＯＡ機器の市場での期待は大きいものがある。

【０００３】特に、表示特性の優れた薄膜トランジスタ
（ＴＦＴ）をスイッチング素子に用いたアクティブマト
リクス方式の表示装置は大いに期待され有望な商品の開
発が行われている。

【０００４】しかしながらこの様なＴＦＴ液晶表示素子
では、大型化、高精細化へ進んでおり、画素数の増加、
或は画素密度の増加を招き、結果として画素欠陥の発生
率が高まるので、製造歩留まりが著しく低下することが
大きな問題となっている。

【０００５】この問題を解決する方法として従来、１画
素に画素電極と電気的に接続された第１のＴＦＴと電気
的に接続されていない予備のＴＦＴを配置し、第１のＴ
ＦＴが正常に作動しない場合にはレーザのような高エネ
ルギービームを用いて予備のＴＦＴを接続するという方
法が提案されている。図８を用いて、このレーザビーム
を照射して電気的に接続する部分（レーザコンタクト
部）の構造を説明する。図８（ａ）は重畳配列した導体
膜の平面図である。図中８０１、８０２は導体膜であ
る。図において絶縁膜は省略している。８０６はレーザ
照射部である。

【０００６】Ｄ1 Ｄ2 での断面図を図８（ｂ）に示す。
基板８０３上に導体膜８０１、絶縁膜８０４、導体膜８
０２、パッシベーション膜８０５が形成されている。基
板８０３から見てパッシベーション膜８０５側に液晶が
封入されている。

【０００７】図８（ｂ）のＥの方向からレーザを照射す
ると、先ず導体膜８０１がレーザのエネルギーを吸収し
急激に加熱され、液化あるいは気化し体積が膨張する。
その結果絶縁膜８０４、導体膜８０２、パッシベーショ
ン膜８０５が突き破られる。そのとき導体膜８０１の液
層はレーザ照射によって発生した穴の周囲に付着し、導
体膜８０２と電気的コンタクトをとる働きをする。その
結果導体膜８０１と導体膜８０２は電気的に接続され
る。この構造は一般に冗長構造と併用される事が多い。
この様な従来の薄膜トランジスタの冗長構造を図９を用
いて説明する。図９は従来のＴＦＴアレイの一つの画素
に関する基板側から見た平面構成図である。層間絶縁膜
を除去した状態を示している。

【０００８】走査線１０１はゲート電極１０２に接続さ
れており、信号線１０３はドレイン電極１０４と接続さ
れている。また、ソース電極１０５は画素電極１０６と
接続されており、ソース電極１１２は予備のＴＦＴと電
気的に接続されており導体膜１１３と絶縁膜を介して重
畳配置している。導体膜１１３は画素電極１０６と絶縁
層を介して重畳は位置している。１１０はレーザコンタ
クト部でありレーザビームを照射する事によってソース
電極１１２と導体膜１１３、画素電極１０６と導体膜１
１３を電気的に接続する事ができる。１０７はＴＦＴで
あり、１０８は予備のＴＦＴである。配線１０９は共通
電極に接続されていて、画素電極１０６と絶縁層を介し
コンデンサを形成している。

【０００９】以上のように構成されたＴＦＴアレイにお
いて信号線１０３に信号電圧、走査線１０１に走査電圧
が与えられた場合、第１のＴＦＴのスイッチングが行わ
れ画素電極１０６に信号が入力される。

【００１０】ここで、第１のＴＦＴ１０７は画素電極１
０６と接続されているが、予備のＴＦＴ１０８は待機し
た状態になっており、画素電極１０６とはレーザコンタ
クト部１１０を介して配置されている。ＴＦＴ１０７が
不良であった場合、レーザ照射により２か所のレーザコ
ンタクト部１１０を電気的に接続し、同じくレーザ照射
によってＴＦＴ１０７のソース電極１０５を１１１部分
で切断する。こうすることにより予備のＴＦＴ１０８を
画素電極１０６と電気的に接続し修復する。２個のＴＦ
Ｔの両方が不良となる確率は極めて低いため、この方法
によりＴＦＴに関する不良点欠陥画素はほぼ１００％修
復できる。

【００１１】ところがリペアしない場合レーザコンタク
ト部１１０は導体膜が絶縁膜を介して重畳した構造であ
るため、当然寄生容量を有する。この様なレーザコンタ
クト部の寄生容量は無視できない大きさであるためＬＣ
Ｄの表示特性に大きな影響を与えるという問題を有して
いる。また、リペアした場合には寄生容量はなくなるの
で、リペアした画素としない画素とではその寄生容量に
大きな差が生じてしまう。したがって画素の不均一を招
きＬＣＤの品質が大きく低下してしまうという問題を有
している。

【００１２】上述したような従来のＴＦＴアレイでは、
トランジスタのＯＦＦ時にスイッチングノイズが発生し
画素電位がシフトしてしまうことが知られている。図１
０、図１１を用いてこの画素電位のシフトについて説明
する。

【００１３】図１０はＴＦＴアレイ１画素の等価回路で
ある。第１のＴＦＴのゲート・ソース間の寄生容量４０
１、予備のＴＦＴのゲート・ソース間の寄生容量４０
２、液晶容量４０５、蓄積容量４０６、レーザコンタク
ト部の寄生容量６０１が図１０に示すように接続されて
いる。端子Ａは信号線に接続され、端子Ｂ、端子Ｃは共
通電極（コモン電極) に接続されている。

【００１４】この回路に走査線にＶｄの電圧を印加し、
端子Ａから図１１（ａ）に示すような大きさｄＶｇ１１
のパルス波を加えると、Ｄ点の電位は図１１（ｂ）のグ
ラフに示すような特性を示す。１２は突き抜け電圧と呼
ばれるものである。走査線からのパルス波の電位の変化
があるとトランジスタの寄生容量のために起こる現象で
ある。縦軸は画素電位Ｖ［Ｖ］、横軸は時間Ｔ［ｓ］で
ある。

【００１５】ここで突き抜け電圧１２をｄＶｐ、トラン
ジスタＯＦＦ時のゲート電圧のシフト量１１をｄＶｇ、
第１のＴＦＴのゲートソース間の寄生容量４０１と予備
のＴＦＴの寄生容量４０２とレーザコンタクト部の寄生
容量６０１の合成容量をＣｇｓ、液晶容量４０５をＣｌ
ｃ、蓄積容量４０６をＣｓとすると

【００１６】

【数１】 ｄＶｐ＝Ｃｇｓ／（Ｃｇｓ＋Ｃｌｃ＋Ｃｓ）×ｄＶｇ…（１） で求められる。画素の明るさは実行電圧によって決まる
ので、ｄＶｐは表示特性に大きな影響を与えることが知
られており、パネル内でｄＶｐを均一にする必要があ
る。

【００１７】しかしながら、レーザコンタクト部をレー
ザビームを照射することによって電気的に接続しさらに
第１のＴＦＴを電気的に切断するというリペアを施した
場合Ｃｇｓの容量は大きく変化してしまう。その結果リ
ペアする場合としない場合ではｄＶｐは異なることが予
想される。実際にリペアする場合としない場合でのｄＶ
ｐを測定したところ、表示特性上無視できない差が測定
された。このように予備のＴＦＴ及びレーザーコンタク
ト部は無視できない寄生容量を持つため、表示特性に大
きな影響を与えるという問題を有している。

【００１８】

【発明が解決しようとする課題】上述したように従来の
薄膜トランジスタアレイでは、トランジスタのＯＦＦ時
にスイッチングノイズによる画素電位のシフトがリペア
した画素とリペアしない画素で大きく変化してしまい画
素の不均一を招いて、表示特性上無視できない影響を与
えるという問題を有している。

【００１９】本発明は上記問題点を解決し、予備のＴＦ
Ｔとレーザコンタクト部の寄生容量の影響を皆無にし、
表示特性の良好な液晶表示素子を提供することを目的と
する。

【００２０】

【課題を解決するための手段】上記目的を達成するため
に本発明による液晶表示素子は、基板と、この基板上に
形成された画素電極と、前記基板上に形成された走査線
と、前記基板上に形成され前記画素電極に電気的に接続
され前記走査線の電位によりスイッチングする第１のス
イッチング素子と、前記基板上に形成され前記走査線の
電位によりスイッチングする予備のスイッチング素子
と、前記基板上に形成され前記画素電極に接続された第
１の導体膜と、前記第１の導体膜と絶縁層を介して重畳
配置するように形成され前記予備のＴＦＴに接続される
か或は接続可能な状態にある第２の導体膜とを具備し、
前記第１及び第２の導体膜の重畳部分にレーザビームを
照射することによって前記画素電極と前記予備のスイッ
チング素子は電気的に接続可能な状態にあり、前記第２
の導体膜は前記走査線の電位の変化時に一定電位に保つ
ようにすることを特徴とする液晶表示素子。

【００２１】

【作用】本発明の液晶表示素子によれば、リペアしない
画素において、前記第２の導体膜は前記走査線の電位の
変化時に一定電位に保つようにすることにより、走査線
の電位のＯＦＦ時に予備のＴＦＴとレーザーコンタクト
部の寄生容量による突き抜け電圧の影響を画素電極に伝
えなくすることが可能であり、その結果リペアの有無に
よる表示特性の差異を無くすことが可能となる。

【００２２】

【実施例】以下本発明の実施例を図面を用いて説明す
る。本発明の第１の実施例に係るアクティブマトリクス
型ＴＦＴ液晶表示素子について説明する。図１はＴＦＴ
アレイの一つの画素に関する基板側から見た平面構成図
で、層間絶縁膜を除去した状態を示している。

【００２３】１０７は第１のスイッチング素子であるＴ
ＦＴ、１０８は予備のスイッチング素子で走査線１０１
はゲート電極１０２に接続されており、信号線１０３は
ドレイン電極１０４と接続され、走査線１０１の電位に
より第１のＴＦＴ１０７及び予備のＴＦＴ１０８はスイ
ッチングする。また、ソース電極１０５は画素電極１０
６と接続されており、第２の導体膜１１３はソース電極
１１２と絶縁層を介して重畳配置（レーザコンタクト
部）されレーザビーム照射によって予備のＴＦＴと接続
可能な状態にある。画素電極１０６は第１の導体膜を兼
ねており、導体膜１１３と絶縁層を介して重畳配置され
レーザビーム照射によって電気的に接続可能な状態にあ
る。配線１０９は共通電極（図示せず）に接続されてい
て一定電位に保たれており、第２の導体膜１１３を一定
電位に保とうとするように機能している。またこの配線
１０９は画素電極１０６と絶縁層を介しコンデンサを形
成している。

【００２４】以上のように構成されたＴＦＴアレイにお
いて信号線１０３に信号電圧、走査線１０１に走査電圧
が与えられた場合、第１のＴＦＴのスイッチングが行わ
れ画素電極１０６に信号が入力される。

【００２５】ここで、第１のＴＦＴ１０７は画素電極１
０６と接続されているが、予備のＴＦＴ１０８は待機し
た状態になっており、画素電極１０６とはレーザコンタ
クト部１１０を介して配置されている。

【００２６】ここで第１のＴＦＴ１０７が不良であった
場合、レーザビーム照射により２か所のレーザコンタク
ト部１１０を電気的に接続し、同じくレーザビーム照射
によってＴＦＴ１０７のソース電極１０５を１１１部分
で切断し、配線１０９を１１４部分で切断する。こうす
ることにより予備のＴＦＴ１０８を画素電極１０６と電
気的に接続しする。２個のＴＦＴの両方が不良となる確
率は極めて低いため、この方法によりＴＦＴに関する不
良点欠陥画素はほぼ１００％修復できる。

【００２７】レーザーコンタクト部１１０及び第１の導
体膜を兼ねている画素電極１０６、第２の導体膜１１
３、及びソース電極１１２の構造を図２、図３を用いて
説明する。

【００２８】ソース電極１１２は予備のＴＦＴに接続さ
れている。第２の導体膜１１３は一定電位に保たれてい
る配線１０９に接続されており走査線の電位の変化によ
る影響を画素電極１０６に伝えないようにしている。従
ってリペアしない場合に問題となる予備のＴＦＴ及びレ
ーザコンタクトの寄生容量の影響を格段に抑制すること
ができる。

【００２９】ただし、予備のＴＦＴ及びレーザーコンタ
クト部１１０の寄生容量が問題となるのは、走査線の電
位に変化が生じた場合つまりＴＦＴのＯＦＦした場合で
あるので、第２の導体膜１１３は少なくとも信号の電位
変動時に一定電位に保たれていればよい。図２のＡＡ'
における断面図を基板、及び絶縁膜も含めて図３に示
す。

【００３０】基板３０１上に第２の導体膜１１３が形成
され、この第２の導体膜１１３を覆うように絶縁膜３０
２が形成されている。１０６は画素電極、１１２は予備
のＴＦＴと電気的に接続されているソース電極である。
前記画素電極１０６及びソース電極１１２を覆うように
絶縁膜３０２が形成されている。レーザコンタクト部１
０１は図のように重畳配置している。レーザコンタクト
部１０１を電気的に接続するためには、基板側からレー
ザビームを照射すればよい。図４に第１の実施例で示し
た液晶表示素子のリペアしない場合の１画素の等価回路
を示す。

【００３１】第１のＴＦＴのゲート・ソース間の寄生容
量４０１、予備のＴＦＴのゲート・ソース間の寄生容量
４０２、予備のＴＦＴ側のレーザコンタクトの寄生容量
４０３、画素電極寄りのレーザコンタクトの寄生容量４
０４、液晶容量４０５、蓄積容量４０６が図４に示すよ
うに接続されている。端子Ａは走査線、端子Ｂ及び端子
Ｃはコモン電極に接続されている。４０７は第２の導体
膜でこの部分は端子Ｃに接続されることによって一定電
位に保たれている。

【００３２】この等価回路に走査線から図４のようなパ
ルス波を入力しても第２の導体膜４０７が一定電位に保
たれているので予備のＴＦＴのゲート・ソース間の寄生
容量４０２、予備のＴＦＴ側のレーザコンタクトの寄生
容量４０３の影響による突き抜け電圧に相当する電位の
変化はソース電極の一部４０７に端子Ｃから電荷が供給
されることにより液晶容量４０５、及び蓄積容量４０６
に伝わらない。つまり、予備のＴＦＴの寄生容量４０
２、予備のＴＦＴ側のレーザコンタクト部の寄生容量４
０３及び画素電極よりのレーザコンタクト部の寄生容量
４０４は画素電極には全く影響しない。従って突き抜け
電圧による影響はリペアした画素とリペアしない画素で
変化しないので画面上での画素のばらつきはなく高品質
の液晶表示素子を歩留まり良く提供することができる。
次に、本発明の第２の実施例に係るアクティブマトリク
ス型ＴＦＴ液晶表示素子について説明する。図５はＴＦ
Ｔアレイの一つの画素に関する基板側から見た平面構成
図で、層間絶縁膜を除去した状態を示している。

【００３３】走査線１０１は第１のスイッチング素子で
ある第１のＴＦＴ１０７と予備のスイッチング素子であ
る予備のＴＦＴ１０８のゲート電極（図示せず。）と接
続されており、ＴＦＴ１０７、１０８は走査線１０１の
電位によってスイッチングする。信号線１０３はドレイ
ン電極１０４と接続されている。また、ソース電極１０
５は画素電極１０６と接続されており、ソース電極１１
２は第２の導体膜１１０と絶縁膜を介し重畳配置するよ
うに形成され、第２の導体膜１１３は予備のＴＦＴと電
気的に接続可能な状態にある。また第１の導体膜を兼ね
た画素電極１０６は第２の導体膜１１３と絶縁膜を介し
て重畳配置するように形成されお互いに接続可能な状態
にある。配線１０９はコモン電極に接続されていて一定
電位に保たれており、ソース電極１１２と絶縁膜を介し
て配置されコンデンサ５０２を形成しておりソース電極
１１２の一部を一定電位に保とうとするように機能して
いる。また、配線１０９はソース電極１０５とコンデン
サ５０１を形成している。

【００３４】以上のように構成されたＴＦＴアレイにお
いて信号線１０３に信号電圧、走査線１０１に走査電圧
が与えられた場合、第１のＴＦＴのスイッチングが行わ
れ画素電極１０６に信号が入力される。

【００３５】ここで、第１のＴＦＴ１０７は画素電極１
０６と接続されているが、予備のＴＦＴ１０８は待機し
た状態になっており、画素電極１０６とはレーザコンタ
クト部１１０を介して配置されている。

【００３６】ここで第１のＴＦＴ１０７が不良であった
場合、レーザ照射により２か所のレーザコンタクト部１
１０を電気的に接続し、同じくレーザ照射によってＴＦ
Ｔ１０７のソース電極１０５を１１１部分で切断する。
こうすることにより予備のＴＦＴ１０８を画素電極１０
６と電気的に接続し修復する。２個のＴＦＴの両方が不
良となる確率は極めて低いため、この方法によりＴＦＴ
に関する不良点欠陥画素はほぼ１００％修復できる。

【００３７】また、第一のＴＦＴに接続されたソース電
極１０５と配線１０９は絶縁層を介して配置されて補助
容量であるコンデンサ５０１を形成しており、この部分
で層間絶縁不良を生じ、前記コンデンサが容量の不良を
起こしていた場合、同様のリペアを行い、第１のＴＦＴ
及び蓄積容量であるコンデンサ５０１を予備のＴＦＴ１
０８及びコンデンサ５０２に切り替える。２個のコンデ
ンサが層間絶縁不良を起こし不良となる確率は極めて低
いため、この方法により補助容量に関する不良点欠陥画
素もほぼ１００％修復できる。

【００３８】このように、本実施例によればＴＦＴ不良
あるいは補助容量の層間絶縁不良という２種類の不良モ
ードに対してリペア箇所は同一であり、結果として複数
の不良モードに対応できる効率的な冗長構造を提供する
ことができる。図６に第２の実施例で示した液晶表示素
子のリペアしない場合の１画素に対する等価回路を示
す。

【００３９】第１のＴＦＴのゲート・ソース間の寄生容
量４０１、予備のＴＦＴのゲート・ソース間の寄生容量
４０２、予備のＴＦＴ側のレーザコンタクトの寄生容量
４０３、画素電極寄りのレーザコンタクトの寄生容量４
０４、液晶容量４０５、蓄積容量４０６、ソース電極１
１２（図５）の一部と配線１０９（図５）で形成されて
いるコンデンサ５０２が図４に示すように接続されてい
る。端子Ａは走査線、端子Ｂ及び端子Ｃはコモン電極に
接続されている。４０７は第２の導体膜１１３（図５）
を表し、６０２はソース電極１１２（図５）の一部でこ
の部分は端子Ｃとコンデンサ５０２を介して接続するこ
とによって一定電位に保たれようとしている。

【００４０】この等価回路に走査線から図６のようなパ
ルス波を入力してもソース電極の一部６０２がコンデン
サ５０２によって電荷の供給を受け、一定電位に保たれ
ようとしているので予備のＴＦＴのゲート・ソース間の
寄生容量４０２の影響による突き抜け電圧に相当する電
位の変化は第２の導体膜４０７に伝わらず、第２の導体
膜４０７は一定電位に保たれたままである。つまり、予
備のＴＦＴの寄生容量４０２、レーザコンタクト部１１
０の寄生容量４０３は画素電極には影響しない。従って
突き抜け電圧による影響はリペアした画素とリペアしな
い画素で変化しないので画面上での画素のばらつきはな
く高品質の液晶表示素子を歩留まり良く提供することが
できる。実験の結果、従来と比較して突き抜け電圧ｄＶ
ｐの差異を６分の１以下に抑えられることが分かった。

【００４１】この構造の優位性については上記効果の他
に、ＴＦＴ不良あるいは補助容量の層間絶縁不良という
２種類の不良モードに対してリペア箇所は同一であり、
結果として複数の不良モードに対応できる効率的な冗長
構造を提供することができることである。

【００４２】本発明は、コモン電極電位を走査期間ごと
に切り替え、補助容量線の電位をコモン電極の電位に応
じて変化させる、いわゆるコモン反転に対して適用でき
る。図４及び図６に示す等価回路において端子Ｃをコモ
ン電極とする。図７はこのコモン電極を周期的に変化さ
せたときの様子を示すグラフである。ここで、Ｖg ：ゲ
ート電圧、Ｖsig ：信号電圧、Ｖcs：補助容量線電圧、
Ｖcom ：コモン電圧、Ｖpixel ：画素電極電位、ＶLC：
Ｖpixel −Ｖcom 、ｄＶｐ：スイッチングノイズによる
画素電位のシフト（突き抜け電圧）を表す。

【００４３】Ｖcs、Ｖcom の電位をＶsig と逆位相で動
かす。こうすることによってＶsigの振幅が小さいにも
拘らず大きなＶLCを得ることができ、信号線ドライバＩ
Ｃは小さい電位差で信号を送れば良いので負担が低減さ
れ、低消費電力化を図ることができる。

【００４４】図７において、スイッチングノイズにより
画素電位のシフトが問題となるのはｔ＝ｔ1 の時であ
り、このときはコモン電極Ｖcom は一定に保たれてい
る。スイッチングノイズにより画素電位がシフトするの
は走査線の電位が変化する時つまり、トランジスタのＯ
ＦＦ時であるゲート電圧Ｖg の変化時であるので第２の
導体膜４０７（図４、図６）は少なくともトランジスタ
のＯＦＦ時に一定電位に保たれようとしている。従っ
て、予備のトランジスタ及びレーザコンタクト部の寄生
容量の影響を十分抑えることができる。この様なコモン
反転を用いた液晶表示素子に対しても、本発明は効果を
発揮する。

【００４５】また、冗長構造の考え方はＴＦＴに限った
ことではなく、他の構成要素に対しても適用できる。発
生頻度の高い不良モードに対応した冗長構造を組み込む
のが有効である。また、ＴＦＴは１画素あたり３個以上
あってもよい。さらにはＴＦＴ以外にも、冗長あるいは
リペアを考慮したレーザーコンタクト部に本発明を適用
することは可能である。スイッチング素子はＴＦＴに限
らずダイオード等他のスイッチング素子に対しても本発
明は有効である。その他本発明の趣旨を逸脱しないで種
々に変形することが可能である。

【００４６】

【発明の効果】以上説明したように本発明によれば、ス
イッチング素子の不良に備え１画素に複数のスイッチン
グ素子を備えたアクティブマトリックス型の液晶表示素
子において、予備のスイッチング素子の寄生容量及びレ
ーザーコンタクト部の寄生容量の影響を皆無にすること
が可能であり、その結果リペアの有無による表示特性の
差異を無くすことことが可能となる。

【図面の簡単な説明】

【図１】 本発明の第１の実施例に係る液晶表示素子の
概略構成を示す平面図。

【図２】 本発明の第１の実施例に係る液晶表示素子の
レーザコンタクト部を有する導体膜の概略構造を示す平
面図。

【図３】 本発明の第１の実施例に係る液晶表示素子の
レーザコンタクト部を有する導体膜の概略構造を示す断
面図。

【図４】 本発明の第１の実施例に係る液晶表示素子の
１画素における等価回路。

【図５】 本発明の第２の実施例に係る液晶表示素子の
概略構成を示す平面図。

【図６】 本発明の第２の実施例に係る液晶表示素子の
１画素における等価回路。

【図７】 コモン反転の様子を表すグラフ。

【図８】 従来の薄膜トランジスタアレイの冗長構造を
表す平面図。

【図９】 従来のＴＦＴアレイの一つの画素に関する基
板側から見た平面構成図。

【図１０】 従来のＴＦＴアレイ１画素の等価回路。

【図１１】 ゲート電極をＯＦＦしたときに画素電極に
現れる突き抜け電圧の様子を表す図

【符号の説明】

１０１…走査線 １０２…ゲート電極 １０３…信号線 １０４…ドレイン電極 １０５…ソース電極 １０６…画素電極 １０７…第１のＴＦＴ １０８…予備のＴＦＴ １０９…画素電極とコンデンサを形成する配線（コモン
電極） １１０…レーザコンタクト部 １１１…リペアする場合の切断部 １１２…ソース電極 １１３…第２の導体膜

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G02F 1/1362 G02F 1/1343 G02F 1/13 101

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 画素電極と、 走査線と、 信号線と、 前記信号線と一端子が接続され、他端子が前記画素電極
   と接続され、前記走査線の電位により前記一端子と前記
   他端子の間の導通が制御される第一スイッチング素子
   と、 前記信号線と一端子が接続され、前記走査線の電位によ
   り導通が制御される予備の第二スイッチング素子と、前記走査線の電位が変化する時、一定電位に固定 される
   第一導体膜と、 前記第二スイッチング素子の他端子及び前記第一導体膜
   の間に設けられ、レーザビーム照射により導通可能な絶
   縁部を有する第一畳重部と、 前記画素電極に導通する第二導体膜及び前記第一導体膜
   の間に設けられ、レーザビーム照射により導通可能な絶
   縁部を有する第二畳重部とを具備し、 選択的に、前記信号線と前記画素電極の前記第一スイッ
   チング素子を介する接続が遮断され、且つ前記第一導体
   膜が一定電位源から遮断され、且つ前記第一畳重部及び
   前記第二畳重部が電気的に接続されることを特徴とする
   液晶表示素子。
2. 【請求項２】 画素電極と、 走査線と、 信号線と、 前記信号線と一端子が接続され、他端子が前記画素電極
   と接続され、前記走査線の電位により前記一端子と前記
   他端子の間の導通が制御される第一スイッチング素子
   と、 前記信号線と一端子が接続され、前記走査線の電位によ
   り導通が制御される予備の第二スイッチング素子と、 前記第一スイッチング素子の一部上及び前記第二スイッ
   チング素子の他端子上に絶縁膜を介して重なって画素容
   量を形成し、前記走査線の電位が変化する時、一定電位
   に固定される一定電位線と、 導体膜と、 前記第二スイッチング素子の他端子と前記画素電極の間
   に設けられ、レーザビーム照射により前記導体膜と導通
   可能な絶縁部を有する畳重部とを具備し、 選択的に、前記信号線と前記画素電極の前記第一スイッ
   チング素子を介する接続が遮断され、且つ前記畳重部が
   導通することにより前記画素電極と前記第二スイッチン
   グ素子の他端子が電気的に接続されることを特徴とする
   液晶表示素子。