JP4629152B2 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP4629152B2
JP4629152B2 JP2010052523A JP2010052523A JP4629152B2 JP 4629152 B2 JP4629152 B2 JP 4629152B2 JP 2010052523 A JP2010052523 A JP 2010052523A JP 2010052523 A JP2010052523 A JP 2010052523A JP 4629152 B2 JP4629152 B2 JP 4629152B2
Authority
JP
Japan
Prior art keywords
electrode
pixel
liquid crystal
region
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010052523A
Other languages
English (en)
Other versions
JP2010122713A (ja
Inventor
長谷川  篤
敏夫 宮沢
Original Assignee
株式会社 日立ディスプレイズ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 日立ディスプレイズ filed Critical 株式会社 日立ディスプレイズ
Priority to JP2010052523A priority Critical patent/JP4629152B2/ja
Publication of JP2010122713A publication Critical patent/JP2010122713A/ja
Application granted granted Critical
Publication of JP4629152B2 publication Critical patent/JP4629152B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Description

本発明は液晶表示装置に係り、特に、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面の画素領域に画素電極と対向電極とを備える液晶表示装置に関する。
この種の液晶表示装置は、たとえば横電界方式等と称され、他の方式に比較していわゆる広視野角特性が得られるようになっている。
一方、液晶表示装置は、その液晶表示パネルの背面にバックライト等を具備させたものが通常であるが、消費電力の低減を考慮し、必要に応じてたとえば太陽等の外来光を用いて画像を認識できるようにしたものも知られるに至った。
画素領域の一部においてバックライト等からの光を透過させるいわゆる透過型領域を、余の部分において太陽等の光を反射させて前方側に戻す反射型領域を形成したものがそれであり、後者の場合、反射板あるいはその機能をもつ手段を備えるのが通常である。
このような構成からなるものとしては、下記の文献等に種々開示されている。しかし、特許文献1では、反射型領域の電極間隔が透過型領域の電極間隔よりも狭くなっており、今回の提案とは異なったものとなっている。
また、特許文献2では、画素内に具備する反射板は第2の信号配線電極11から電位が供給されており(同文献の図15ないし図16参照)、今回の提案とは異なったものとなっている。
また、特許文献3では、容量を兼ねる反射板には映像信号の電位が供給されているが、いわゆる縦電界方式を対象としたものであるため、今回の提案とは異なったものとなっている。
さらに、特許文献4では、一対の電極のそれぞれが非透光性および透光性の導電層の積層体で構成されたものであるが、該非透光性の導電層に遮光の機能をもたせたもので、反射の機能をもたせものではなく、今回の提案とは異なったものとなっている。
特開2003−207795号公報 特開2003−15155号公報 特開2001−343670号公報 特開平9−269508号公報
従来の液晶表示装置において、反射型領域から得られる画像と透過型領域から得られる画像との間に輝度の相違を有することを見出し、その対策が必要とされるに至った。
また、横電界方式の構成を前提としたとき、画素領域内の反射板をどのように構成すべきかという問題も存在する。そして、構成次第では寄生容量が問題となる場合もある。
さらに、液晶内の光の光路長は反射型領域において透過型の約2倍となり、これによる光の位相の変化が透過型領域と反射型領域とで画質に相違をもたらすことから、その対策も必要とされていた。
本発明は、このような事情に基づいてなされたものであり、その目的は、反射型領域から得られる画像と透過型領域から得られる画像との間の輝度の相違を低減させた液晶表示装置を提供することにある。
また、本発明の他の目的は、寄生容量の低減を図った液晶表示装置を提供することにある。
さらに、本発明の他の目的は、液晶内の光路長の相違に基づく画質の相違の抑制を図った液晶表示装置を提供することにある。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
(1)、第1の基板と、第2の基板と、前記第1の基板と前記第2の基板との間に挟持された液晶とを備えた液晶表示装置であって、
前記第1の基板は、画素領域内に、少なくとも1つの線状部分を有する第1の電極と、少なくとも1つの線状部分を有する第2の電極とを有し、
平面的に観たときに、前記第1の電極の線状部分と前記第2の電極の線状部分とが前記画素領域内で交互に配置され、
前記液晶は、前記第1の電極と前記第2の電極との間に発生する電界で駆動され、
前記画素領域は、背面側からの光を透過して表示を行う透過型領域と、前面側からの光を反射して表示を行う反射型領域とを有し、
平面的に観たときに、前記反射型領域における前記第1の電極の線状部分と前記第2の電極の線状部分との間の間隙が、前記透過型領域における前記第1の電極の線状部分と前記第2の電極の線状部分との間の間隙よりも大きいことを特徴とする。
(2)、第1の基板と、第2の基板と、前記第1の基板と前記第2の基板との間に挟持された液晶とを備えた液晶表示装置であって、
前記第1の基板は、画素領域内に、少なくとも1つの線状部分を有する第1の電極と、少なくとも1つの線状部分を有する第2の電極とを有し、
平面的に観たときに、前記第1の電極の線状部分と前記第2の電極の線状部分とが前記画素領域内で交互に配置され、
前記液晶は、前記第1の電極と前記第2の電極との間に発生する電界で駆動され、
前記画素領域は、背面側からの光を透過して表示を行う透過型領域と、前面側からの光を反射して表示を行う反射型領域とを有し、
前記透過型領域における前記液晶の層厚をdt、前記反射型領域における前記液晶の層厚をdrとすると、0.75dt≦dr≦1.1dtであり、
平面的に観たときに、前記反射型領域における前記第1の電極の線状部分と前記第2の電極の線状部分との間の間隙が、前記透過型領域における前記第1の電極の線状部分と前記第2の電極の線状部分との間の間隙よりも大きいことを特徴とする。
(3)、(1)または(2)において、平面的に観たときに、前記第1の電極の線状部分と前記第2の電極の線状部分とのうちの少なくとも一方は、前記反射型領域における線状部分の幅が前記透過型領域における線状部分の幅よりも小さいことを特徴とする。
(4)、第1の基板と、第2の基板と、前記第1の基板と前記第2の基板との間に挟持された液晶とを備えた液晶表示装置であって、
前記第1の基板は、画素領域内に、複数の線状部分を有する第1の電極と、面状部分を有する第2の電極とを有し、
前記液晶は、前記第1の電極と前記第2の電極との間に発生する電界で駆動され、
前記第1の電極の線状部分は、前記第2の電極の面状部分よりも上層に、絶縁膜を介して重畳して配置され、
前記画素領域は、背面側からの光を透過して表示を行う透過型領域と、前面側からの光を反射して表示を行う反射型領域とを有し、
平面的に観たときに、前記反射型領域における隣り合う前記第1の電極の線状部分の間隙が、前記透過型領域における隣り合う前記第1の電極の線状部分の間隙よりも大きいことを特徴とする。
(5)、第1の基板と、第2の基板と、前記第1の基板と前記第2の基板との間に挟持された液晶とを備えた液晶表示装置であって、
前記第1の基板は、画素領域内に、複数の線状部分を有する第1の電極と、面状部分を有する第2の電極とを有し、
前記液晶は、前記第1の電極と前記第2の電極との間に発生する電界で駆動され、
前記第1の電極の線状部分は、前記第2の電極の面状部分よりも上層に、絶縁膜を介して重畳して配置され、
前記画素領域は、背面側からの光を透過して表示を行う透過型領域と、前面側からの光を反射して表示を行う反射型領域とを有し、
前記透過型領域における前記液晶の層厚をdt、前記反射型領域における前記液晶の層厚をdrとすると、0.75dt≦dr≦1.1dtであり、
平面的に観たときに、前記反射型領域における隣り合う前記第1の電極の線状部分の間隙が、前記透過型領域における隣り合う前記第1の電極の線状部分の間隙よりも大きいことを特徴とする。
(6)、(4)または(5)において、平面的に観たときに、前記反射型領域における前記第1の電極の線状部分の幅が前記透過型領域における前記第1の電極の線状部分の幅よりも小さいことを特徴とする。
(7)、第1の基板と、第2の基板と、前記第1の基板と前記第2の基板との間に挟持された液晶とを備えた液晶表示装置であって、
前記第1の基板は、画素領域内に、映像信号が印加される画素電極と、少なくとも1つの隣の画素領域と共通の信号であって前記映像信号に対して基準となる信号が印加される対向電極とを有し、
前記液晶は、前記画素電極と前記対向電極との間に発生する電界で駆動され、
前記画素領域は、少なくとも一部に、前面側からの光を反射して反射型の表示を行う反射板を有し、
前記反射板は、少なくとも一部が絶縁膜を介して前記画素電極および前記対向電極と重畳するとともに、
前記反射板は、それぞれの画素領域毎に独立して形成されており、前記画素電極に印加される信号と同じ信号が印加されることを特徴とする。
(8)、(7)において、前記第1の基板は、走査信号が印加されるゲート信号線と、映像信号が印加されるドレイン信号線と、前記ゲート信号線に接続され前記走査信号によって駆動される薄膜トランジスタと、前記薄膜トランジスタを介して前記映像信号が印加されるソース電極とを有し、
前記反射板は前記ソース電極を延在することにより形成されていることを特徴とする。
(9)、(8)において、前記ソース電極よりも下層に、第2の絶縁膜を介して重畳する位置に形成された容量信号線を有することを特徴とする。
(10)、(7)から(9)の何れかにおいて、前記画素領域は、少なくとも一部に、背面側からの光を透過して透過型の表示を行う透過型領域を有することを特徴とする。
(11)、第1の基板と、第2の基板と、前記第1の基板と前記第2の基板との間に挟持された液晶とを備えた液晶表示装置であって、
前記第1の基板は、画素領域内に、映像信号が印加される画素電極と、少なくとも1つの隣の画素領域と共通の信号であって前記映像信号に対して基準となる信号が印加される対向電極とを有し、
前記画素電極は、少なくとも一部に、前面側からの光を反射して反射型の表示を行う反射板を有し、
前記画素電極および前記反射板は、前記対向電極よりも下層に形成されており、かつ、少なくとも一部が絶縁膜を介して前記対向電極と重畳しており、
前記反射板は、それぞれの画素領域毎に独立して形成されており、前記画素電極に印加される信号と同じ信号が印加され、
前記液晶は、前記反射板を兼ねた前記画素電極と前記対向電極との間に発生する電界で駆動されることを特徴とする。
(12)、(11)において、前記第1の基板は、走査信号が印加されるゲート信号線と、映像信号が印加されるドレイン信号線と、前記ゲート信号線に接続され前記走査信号によって駆動される薄膜トランジスタと、前記薄膜トランジスタを介して前記映像信号が印加されるソース電極とを有し、
前記反射板は前記ソース電極を延在することにより形成されていることを特徴とする。
(13)、(12)において、前記ソース電極よりも下層に、第2の絶縁膜を介して重畳する位置に形成された容量信号線を有することを特徴とする。
(14)、(11)から(13)の何れかにおいて、前記画素領域は、少なくとも一部に、背面側からの光を透過して透過型の表示を行う透過型領域を有することを特徴とする。
(15)、(11)から(14)の何れかにおいて、前記画素電極は、前記透過型領域に形成された透光性の導電層を有することを特徴とする。
(16)、第1の基板と、第2の基板と、前記第1の基板と前記第2の基板との間に挟持された液晶とを備えた液晶表示装置であって、
前記第1の基板は、画素領域内に、第1の電極と、第2の電極とを有し、
前記液晶は、前記第1の電極と前記第2の電極との間に発生する電界で駆動され、
前記第1の電極と前記第2の電極のうち少なくとも一方は、平面的に観たときに、反射性の導電層と、少なくとも前記反射性の導電層の周縁に形成された透光性の導電層とで構成されており、
前記反射性の導電層は、前面側からの光を反射して反射型の表示を行うことを特徴とする。
(17)、(16)において、前記第1の電極と前記第2の電極は、ともに、平面的に観たときに、反射性の導電層と、少なくとも前記反射性の導電層の周縁に形成された透光性の導電層とで構成されていることを特徴とする。
(18)、(16)または(17)において、前記透光性の導電層は、前記反射性の導電層を被って形成されていることを特徴とする。
(19)、(16)から(18)の何れかにおいて、前記第1の電極は、前記画素領域内に、少なくとも1つの線状部分を有し、
前記第2の電極は、前記画素領域内に、少なくとも1つの線状部分を有し、
平面的に観たときに、前記第1の電極の線状部分と前記第2の電極の線状部分とが前記画素領域内で交互に配置され、
前記第1の電極と前記第2の電極のうち少なくとも一方の線状部分は、平面的に観たときに、前記反射性の導電層と、少なくとも前記反射性の導電層の周縁に形成された前記透光性の導電層とで構成されていることを特徴とする。
なお、本発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。
本発明による液晶表示装置の画素の構成の一実施例を示す平面図である。 図1のA−A’線における断面図である。 図1のB−B’線における断面図で、本発明による液晶表示装置の画素電極と対向電極の構成を示した図である。 本発明のよる液晶表示装置の画素において透過型領域と反射型領域を備えることを示した説明図である。 本発明による液晶表示装置の画素の構成の一実施例を示す等価回路図である。 本発明による液晶表示装置の画素の構成の他の実施例を示す平面図である。 図6のA−A’線における断面図である。 本発明による液晶表示装置の画素の構成の他の実施例を示す等価回路図である。 本発明による液晶表示装置の画素の構成の他の実施例を示す平面図である。 図9のA−A’線における断面図である。 図10の構成に対する改変例を示す他の実施例を示す断面図である。 図9に示した構成の効果を説明するための比較例の構成を示す平面図である。 図12に示した構成において発生する寄生容量を示した等価回路図である。 図12に示した構成において発生する寄生容量を示した断面図である。 本発明による液晶表示装置の画素の構成の他の実施例を示す平面図である。 本発明による液晶表示装置の画素の構成の他の実施例を示す平面図である。 一対の電極の間隙が同じ場合の反射型領域と透過型領域のB−V特性(a)と、間隙が異なる場合の反射型領域と透過型領域のB−V特性(b)を示すグラフである。 本発明による液晶表示装置の画素の構成の他の実施例を示す平面図である。 図18のB−B’線における断面図である。 図18のA−A’線における断面図である。 本発明による液晶表示装置の画素の構成の他の実施例を示す平面図である。 図21のB−B’線における断面図である。 本発明による液晶表示装置の画素の構成の他の実施例を示す平面図である。 本発明による液晶表示装置の画素の構成の他の実施例を示す平面図である。 図24のB−B’線における断面図である。
以下、図面を用いて本発明による液晶表示装置の実施例を説明する。
〔実施例1〕
図5は、本発明による液晶表示装置の一画素における等価回路の一実施例を示した図で、矩形状からなる該画素の領域の上辺に相当する部分にはコモン信号線CTLが走行し、下辺に相当する部分にはゲート信号線(走査信号線)GLが走行し、左辺に相当する部分にはドレイン信号線(映像信号線)DLが走行している。
当該画素の左右上下に隣接する他の画素においても同様となっており、そのうち左右に隣接する他の画素においてはコモン信号CTLおよびゲート信号線GLが共通となっており、上下に隣接する他の画素においてはドレイン信号線DLが共通となっている。
また、ゲート信号線GLは2個のスイッチング素子TFT1、TFT2の各ゲート電極に接続され、各スイッチング素子TFT1、TFT2はゲート信号線GLから供給される走査信号によってオン動作するようになっている。
ドレイン信号線DLからの映像信号は、オン動作された各スイッチング素子TFT1、TFT2を、一方のスイッチング素子TFT1から他方のスイッチング素子TFT2へと介して、画素電極PXに供給されるようになっている。
画素電極PXは画素領域内をドレイン信号線DLの走行方向に伸張しゲート信号線GLの走行方向側に並設された複数(図では2個)の電極群として構成されている。
また、この画素電極PXとの間に電界を発生せしめる対向電極CTがあり、この対向電極CTはやはりドレイン信号線DLの走行方向に伸張しゲート信号線GLの走行方向側に並設された複数(図では3個)の電極群として構成され、それぞれの各電極は前記画素電極PXの各電極と交互に配置されている。
この対向電極CTの各電極の一端は前記コモン信号線CTLに接続され、該コモン信号線CTLを介して前記映像信号に対して基準となる信号が印加されるようになっている。
なお、上述した等価回路図ではスイッチング素子を2個用いているが、これに限定されることなく、たとえば1個であってもよいことはいうまでもない。
図1は、図5に示した等価回路を具体化した画素領域の構成を示した平面図で、該等価回路と幾何学的にほぼ同じとなっている。また、図1のA−A’線における断面図を図2に示している。なお、前記スイッチング素子TFT1、TFT2はいわゆる薄膜トランジスタTFT1、TFT2として形成されたものとなっている。
図1において、図示しない基板の主表面に、まず、薄膜トランジスタTFT1、TFT2の半導体層であるポリシリコン層PSが形成されている。上述したようにスイッチング素子は2個から構成されていることから、該ポリシリコン層PSはゲート信号線GLの形成領域を一回蛇行するように形成され、これにより該ゲート信号線GLとの交差部分が2個形成されるようになっている。尚、図示しない基板とポリシリコン層PSとの間に図示しない下地層を形成しても良い。また、本実施例では半導体層にポリシリコンを用いた例を用いて説明しているが、非晶質シリコンを用いても良い。また、シリコン以外の半導体を用いても良い。
前記基板上には該ポリシリコン層PSをも被って絶縁膜GI(図2参照)が形成されている。この絶縁膜GIは薄膜トランジスタTFT1、TFT2の形成領域においてゲート絶縁膜としても機能するものである。
絶縁膜GIの上面には、ゲート信号線GLが形成され、さらにこのゲート信号線GLをも被って第1層間絶縁膜INS1(図2参照)が形成されている。前記ゲート信号線GLの材料としてたとえばMoWが用いられている。
この第1層間絶縁膜INS1の上面にはドレイン信号線DLおよび薄膜トランジスタTFT2の第1ソース電極ST1(後述の画素電極PXと接続されるべく電極)が形成されている。
ドレイン信号線DLおよび第1ソース電極ST1は、たとえば、MoW、Al、MoWが順次積層された3層構造の導電膜として構成されている。後述で明らかとなるように、第1ソース電極ST1はポリシリコン層PSあるいは画素電極PXとの接続を図ることとなるため、少なくともその接続面においてMoW等のバッファ層を必要とするからである。このため、このバッファ層としてMoWの他にたとえばAg等も選択することができる。尚、第1ソース電極ST1に用いられている金属と、これに接続される他の導電膜とが良好なコンタクトを図れる材料を選択している場合は、バッファ層を省略しても構わない。
ドレイン信号線DLは、第1層間絶縁膜INS1および絶縁膜GIに形成されたコンタクトホールCH1を介して、一方の薄膜トランジスタTFT1のドレイン領域に接続されている。
第1ソース電極ST1は、第1層間絶縁膜INS1および絶縁膜GIに形成されたコンタクトホールCH2を介して、他方の薄膜トランジスタのTFT2のソース領域に接続されている。
第1層間絶縁膜INS1の上面には、ドレイン信号線DLおよび第1ソース電極ST1をも被って第2層間絶縁膜INS2(図2参照)が形成され、さらに該第2層間絶縁膜INS2の上面には保護膜PAS(図2参照)が形成されている。この保護膜PASはたとえば塗布により形成された有機材料層から構成されている。表面を平坦化させるためである。
この保護膜PASの一部には該保護膜PASの下層の第2層間絶縁膜INS2をも貫通するコンタクトホールCH3が形成されている。このコンタクトホールCH3は前記第1ソース電極ST1の一部を露出させるように形成され、このコンタクトホールCH3を通して後述の画素電極PXと該第1ソース電極ST1との接続を図っている。
保護膜PASの上面には、画素電極PX、対向電極CTおよびこの対向電極CTと接続されるコモン信号線CTLが形成されている。
なお、これら画素電極PX、対向電極CTおよびこの対向電極CTと接続されるコモン信号線CTLは後に詳述するように、たとえばAl、MoW、Agなどのような反射性の導電膜とITO(Indium Tin Oxide)のような透光性の導電膜とを順次積層させた2層構造によって形成されたものとなっている。
画素電極PXは少なくとも1つの線状部分を有しており、図1では画素電極PXの2つの線状部分が、薄膜トランジスタTFT1、TFT2の側の一端において互いに接続され、その接続部が前記コンタクトホールCH3を被うようにして配置され、これにより、該画素電極PXと該第1ソース電極ST1との接続が図れるようになっている。
対向電極CTは少なくとも1つの線状部分を有しており、図1では対向電極CTの3つの線状部分がコモン信号線CTLで互いに接続されている。尚、この3つの線状部分のうち、両側の2つは、隣の画素と共用しており、隣の画素領域の対向電極CTとしても機能している。対向電極CTの線状部分の各電極のうちドレイン信号線DLに近接するものにあっては、該ドレイン信号線DLを充分に被うようにして形成されている。すなわち、当該電極の中心線とドレイン信号線DLとの中心線はほぼ一致づけられようにしてそれらが配置され、かつ、該電極の幅はドレイン信号線DLのそれよりも大きく形成されている。これにより、ドレイン信号線DLからの信号による電気力線を該電極側に終端させ、画素電極PX側に終端されるのを回避し、映像のノイズ発生を防止している。
画素電極PXの線状部分と対向電極CTの線状部分は、画素領域内で交互に配置されている。
尚、画素電極PXの線状部分と対向電極CTの線状部分は、必ずしも直線である必要はない。本明細書においては、この線状部分は、直線に限られず、曲線、あるいは途中で屈曲しているものも含むものとする。
一対の基板の液晶と直接接する面には配向膜が形成されるが、図示は省略した。また、液晶表示パネルの背面側(観察者と反対側)にはバックライトが配置されているが、図示は省略した。
図3は、図1のB−B’線における対向電極CTおよび画素電極PXの断面を示す図である。
上述したように、対向電極CTおよび画素電極PXは、それぞれ、反射性の導電層と透光性の導電層とを順次積層させた2層構造によって形成されたものとなっている。
ここで、対向電極CTにおいて、反射性の導電層で形成されたものを対向電極CT1と、透光性の導電層で形成されたものを対向電極CT2と称し、画素電極PXにおいて、反射性の導電層で形成されたものを画素電極PX1と、透光性の導電層で形成されたものを画素電極PX2と称する。
透光性の導電層の材料としては、上述したITOの他に、ITZO(Indium Tin Zinc Oxide)、IZO(Indium Zinc Oxide)、SnO(酸化スズ)、In(酸化インジウム)等も選択することができる。
反射性の導電層の材料としては、Al、MoW、Agなどを用いることができる。反射率は、50%以上が望ましい。反射率が70%以上であることがさらに望ましい。例えばAlの場合は反射率が95%程度あるので、反射性の導電層として適している。
尚、Alを用いる場合は透光性の導電層との電気的なコンタクトが良好ではないため、少なくとも1箇所で図示しないバッファ層を介して透光性の導電層と接続することが望ましい。MoW、Agなどの場合は透光性の導電層との電気的なコンタクトが良好であるため、バッファ層は省略しても良い。
図3において、たとえば画素電極PX1はその各辺の側壁面が末広がり状のテーパー形状となっており、画素電極PX2は該画素電極PX1を被うようにして形成されている。
すなわち、画素電極PX1の伸張方向に沿う中心軸は画素電極PX2の中心軸とほぼ一致しており、画素電極PX2の幅は画素電極PX1の幅よりも大きく形成されている。換言すれば、画素電極PX2は画素電極PX1の周囲(周縁)から外側に張り出すように延在された構成となっている。
このような構成は、対向電極CTの場合においても同様であり、対向電極CT1はその各辺の側壁面が末広がり状のテーパー形状となっており、対向電極CT2は該対向電極CT1を被うようにして形成されている。
すなわち、対向電極CT1の伸張方向に沿う中心軸は対向電極CT2の中心軸とほぼ一致しており、対向電極CT2の幅は対向電極CT1の幅よりも大きく形成されている。換言すれば、対向電極CT2は対向電極CT1の周囲(周縁)から外側に張り出すように延在された構成となっている。
このような構成からなる画素電極PXおよび対向電極CTを備えた画素領域において、該画素領域はいわゆる反射型領域RTと透過型領域TTが形成される。反射型領域RTは対向電極CT1および画素電極PX1が形成された領域である。透過型領域TTはその余の領域であって、対向電極CT2および画素電極PX2が形成された部分も含むものである。
画素領域を平面的に観た場合、画素電極PXおよび対向電極CTが形成された層面において、反射性の導電層が形成された領域が反射型領域RTとして機能し、該領域を除いた領域であって、透光性の導電層が形成された領域および該透光性の導電層が形成されていない領域が透過型領域TTとして機能することになる。
次に、本実施例の効果について説明する。
図4は、対向電極CTおよび画素電極PXとの間に電界(あるいは電気力線)が発生し、液晶LCが該電界に応じて挙動した状態での、該液晶LC内を通過する透過光路TLPと反射光路RLPとを示した図である。
透過光路TLPは対向電極CT1と画素電極PX1との間を透過する経路で示され、反射光路RLPは対向電極CT1または画素電極PX1に照射される光が該対向電極CT1または画素電極PX1によって反射される経路で示されている。
この場合、反射光の液晶を通過する光路長は、往復するため、透過光の光路長の約2倍となる。仮に、電界によって液晶を駆動した時に、透過型領域TTと反射型領域RTとで液晶の挙動が同じ程度であれば、液晶を通過する時に光に与える影響(位相ずれなど)が反射型領域RTでは透過型領域TTの約2倍になってしまうため、透過型領域TTと反射型領域RTとの間で輝度が異なるという問題が生じる。
しかしながら、上述した構成とすることにより、このような問題を抑制することができる効果を奏する。
すなわち、図4に示す電気力線の分布からも明らかなように、対向電極CTと画素電極PXの直上のうち、中心付近(対向電極CT1および画素電極PX1の直上)の箇所においては、基板とほぼ平行な成分の電界が少なく、液晶の挙動はその周囲近傍の液晶の挙動よりも約半分程度に抑えられてしまうことになる。
このため、液晶中において光路長の長い反射光に、その光路長に応じて位相ずれがなされても、結果として、その位相ずれの程度は光路長の短い透過光における光の位相ずれとほぼ等しくなってしまうからである。
これにより、透過光および反射光による各画像の表示において、それらが異なってしまうという問題を低減できるようになる。
また、対向電極CTおよび画素電極PXを、反射性の導電層のみで構成するのではなく、反射性の導電層と透光性の導電層との順次二層構造とするとともに、透光性の導電層を反射性の導電層よりも外側に張り出させるように構成していることにより以下の効果を奏するようになる。
すなわち、仮に、対向電極CTおよび画素電極PXを、反射性の導電層のみ(対向電極CT1、画素電極PX1のみ)で構成した場合、これら各電極の形成領域は全て反射領域として構成され、当該電極とその電極と隣接する他の電極との距離が大きくなってしまう。この場合、各電極間の電界が弱まり、透過型領域TTにおける表示が良好でなくなってしまうことになる。
この問題の対策として、対向電極CT1と画素電極PX1との間隔を狭めることも考えられるが、そのようにした場合、画素領域における電極の数を増加させねばならず、透過領域TTの占める面積が小さくなってしまう。
これに対して、反射性の導電層と透光性の導電層との順次二層構造とするとともに、透光性の導電層を反射性の導電層よりも外側に張り出させるように構成していることにより、各電極(この場合、対向電極CT2および画素電極PX2)の間隙の距離を適切な値にして透過型領域TTにおける電界の強度を維持しつつも、透過領域TTの占める面積を充分確保することができる。さらに、液晶LCの分子は、対向電極CTおよび画素電極PXの周縁の部分(対向電極CT2、画素電極PX2が張り出した部分)において、中心部分(対向電極CT1、画素電極PX1の直上)よりもその挙動の度合いが大きいため、反射型の表示に使用するとこの部分の光の位相ずれが大きくなりすぎるという問題が生じる。しかしながら、この部分ではある程度大きな液晶の挙動は得られているため、透過型の表示に使用できる程度の光の位相ずれは得られる。したがって、この部分を透過領域TTとして用いることで先ほどの問題の影響を低減しつつ、透過領域TTの輝度をさらに向上できる。
以上のように、本発明によれば、全体的に反射率、透過率のバランスがとれ、かつ、明るい表示が可能となる。
また、本実施例では、金属層で形成される反射性の導電層(CT1、PX1)を透光性の導電層(CT2、PX2)で充分に被った構成となっており、これにより反射性の導電層の液晶との直接あるいは図示しない配向膜を介した接触を回避させることができる効果を奏する。仮に、反射性の導電層が液晶と接触すると該導電層から溶出される物質により液晶の比抵抗が変化し、画質へ悪影響を及ぼすからである。
したがって、画素電極PXおよび対向電極CTの上層において、例えば絶縁膜を形成するなどして溶出物質の液晶への侵入を阻止するバリア層等を設けた場合には、必ずしも反射性の導電層(CT1、PX1)を透光性の導電層(CT2、PX2)で充分に被う構成としなくてもよいことはもちろんである。反射性の導電層と透光性の導電層とを、それらの間に絶縁膜を介して重畳させても良い。
なお、本実施例では、反射性の導電層と透光性の導電層との順次積層体をコモン信号線CTLにおいても適用させている。一般に透光性の導電層は電気的抵抗が大きいことから、これを低抵抗の反射性の導電層と接続することで電気的抵抗の低減を図った構成としている。
尚、図1では画素電極PXと対向電極CTの両方とも反射性の導電層と透光性の導電層との順次積層体としているが、画素電極PXと対向電極CTのうちの何れか一方のみに適用しても良い。
〔実施例2〕
図6は、本発明による液晶表示装置の他の実施例を示す平面図で、図1に対応した図で、その等価回路は図5と同様となっている。また、図7は図6のA−A’線における断面図を示している。
図1の場合と比較して異なる構成は、まず、対向電極CTおよび画素電極PXにおける上述した一層目の金属層(CT1、PX1)として、たとえばMoW(図中符号PX11で示す)、Al(図中符号PX12で示す)を順次積層させた二層構造として形成した点である。
Alはその反射率が高く(95%程度)、これを形成した領域を反射型領域RTとするのに好都合であるからである。
これにより、たとえば画素電極PXは最上層の画素電極PX2を含めて三層構造として形成され、その最下層からMoW、Al、ITOからなる導電層が順次積層された構成となっている。
そして、薄膜トランジスタTFTの第1ソース電極ST1は、MoW(図中符号ST11で示す)、Al(図中符号ST12で示す)を順次積層させた二層構造として形成されたものとなっている。
この場合、コンタクトホールCH3において第1ソース電極ST1と画素電極PXとの接続は、第1ソース電極ST1のAlと画素電極PXのMoWとが当接されるため、その電気的接続は良好となる。
しかし、画素電極PXにおいては、その最上層のITOとその下層のAlとの電気的接続は比較的良好でないことから、前記コンタクトホールCH3の近傍において該AlにコンタクトホールCH4を形成し、ITOと最下層のMoWとの電気的接続を図っている。ITOとMoWとの接続は電気的接続を良好にできるからである。
尚、本実施例で例示した材料はあくまで一例であり、適宜変更可能である。例えば、Alは反射性の導電層であれば他の材料に置換え可能であり、ITOは透光性の導電層であれば他の材料に置換え可能であり、MoWは2つの導電層の電気的接続の際のバッファ層として機能すれば他の材料に置換え可能である。
〔実施例3〕
なお、上述した実施例は、画素電極PXおよび対向電極CTとして機能する部分において、反射性の導電層からなる画素電極PX1および対向電極CT1を備えたものとなっている。換言すれば、実質的な画素領域(たとえばブラックマトリックスの開口領域)内においてほぼ均質に透過型領域と反射型領域とが配置されるように構成されたものとなっている。
しかし、透過型領域を反射型領域よりも充分に大きな面積で確保したい場合は、画素領域を仮想的に分割し、一方は反射型領域RTと透過型領域TTの両方を有する構成とし、他方は反射型領域RTを設けずに透過型領域TTのみを形成するようにしてもよいことはもちろんである。
図15は、このように構成した画素領域の平面図で、図1と対応した図となっている。
図15から明らかとなるように、画素領域のほぼ中央を通り、ゲート信号線GLに平行な仮想の線分を境にし、その薄膜トランジスタTFT側の領域における画素電極PXおよび対向電極CTは、透光性の導電層からなる画素電極PX2および対向電極CT2のみから形成され、反射性の導電層からなる画素電極PX1および対向電極CT1は形成されていないものとなっている。
したがって、前記仮想の線分に対し、薄膜トランジスタTFTと反対側の領域における画素電極PXおよび対向電極CT(およびコモン信号線CTL)のみが、反射性の導電層および透光性の導電層の順次積層体で構成されたものとなっている。
しかし、このような構成はあくまで一例であり、透過型領域RTと反射型領域TTとの面積割合を自由に設定して構成することを示すもので、それらの区分の態様は任意のものとすることができることはいうまでもない。
〔実施例4〕
図8は、本発明による液晶表示装置の画素の構成の他の実施例を示す等価回路図であり、図5と対応した図となっている。
図5の場合と比較して異なる構成は、容量信号線CDLを備え、この容量信号線CDLは画素電極PXまたはそれと同じ電位を有する電極(第1ソース電極ST1など)との間に容量素子Cstが形成されていることにある。画素電極PXに供給された映像信号を長く蓄積させるためである。尚、容量信号線CDLは、左右に隣接する画素にも共通に形成される。容量信号線CDLには、所定の電位(例えば対向電極CTと同じ電位)が与えられる。
図9は、図8に示した等価回路を画素の構成に適用させた場合の平面図である。また、図9のA−A’線における断面図を図10に示している。尚、これまでに説明した実施例との相違点を中心に説明することとし、これまでに説明した実施例と共通する部分は説明を省略する。
絶縁膜GIの上面には、ゲート信号線GLおよび容量信号線CDLが形成されている。ゲート信号線GLおよび容量信号線CDLは同一の工程で形成され、その材料としてはたとえばMoWが選択されている。
さらにこのゲート信号線GLおよび容量信号線CDLをも被って第1層間絶縁膜INS1(図10参照)が形成されている。
この第1層間絶縁膜INS1の上面にはドレイン信号線DLおよび薄膜トランジスタTFT2の第1ソース電極ST1が形成されている。
ドレイン信号線DLおよび第1ソース電極ST1は、たとえば、MoW、Al、MoWが順次積層された3層構造の導電膜として構成されている。この中で、MoWはバッファ層として形成したものであるため、他の材料を使うことも可能である。また、必要なければ省略可能である。
ここで、この第1ソース電極ST1は、画素の反射型領域における反射板を兼ねた構成となっている。すなわち、当該画素の領域のほぼ中央を通ってゲート信号線GLとほぼ平行な仮想の線分を境にし、その薄膜トランジスタTFTが形成されている側の領域においてほぼ全域にわたるように形成され、この形成箇所において前記反射板を構成するようになっている。尚、この反射板の大きさ、形状、位置などは図示したものに限定されるものではなく、反射型領域と透過型領域の割合に応じて任意に変更が可能である。
なお、この反射板を兼ねる第1ソース電極ST1の下層において第1層間絶縁膜INS1を介して前記容量信号線CDLが形成され、これら重畳部において該第1層間絶縁膜INSを誘電体膜とする容量Cstが構成されるようになっている。
さらに、図示したように、ポリシリコン層PSを容量信号線CDLと重畳する位置まで拡大し、絶縁膜GIを誘電体層とする第2の容量を形成することもできる。
保護膜PASの上面には、画素電極PX、対向電極CTおよびこの対向電極CTと接続されるコモン信号線CTLが形成されている。
なお、これら画素電極PX、対向電極CTおよびこの対向電極CTと接続されるコモン信号線CTLはITO(Indium Tin Oxide)のような透光性の導電膜(本実施例では1層のみ)によって形成されたものとなっている。
このようにして、画素領域は、少なくとも一部に、前面側からの光を反射して反射型の表示を行う反射板が形成されている。そして、この反射板は、少なくとも一部が絶縁膜(例えば保護膜PAS等)を介して画素電極PXおよび対向電極CTと重畳するようになっている。
コンタクトホールCH3の部分においては、たとえばMoW等からなるバッファ層BLが介在され、画素電極PXと第1ソース電極ST1との接続において信頼性ある電気的接続を図るようになっている。
尚、本実施例では、バッファ層BLまたはバッファ層として機能する第1ソース電極ST1の最上層のMoWはどちらか一方を省略しても構わない。尚、第1ソース電極ST1を反射板として機能させることを考慮すると、第1ソース電極の最上層のMoWを無くし、Alを露出させた方が反射率が高くなるので好ましい。
図11は、上述した構成の一部改変例を示す他の実施例を示す断面図で、図10と対応した図となっている。
図10と異なる構成は、反射板を兼ねる第1ソース電極ST1はMoW(図中、符号ST11で示す)、Al(図中、符号ST12で示す)の順次積層体で構成し、その表面のコンタクトホールCH3の形成領域およびその近傍においてバッファ層BLであるMoWを選択的に形成していることにある。これにより、Alが露出しているので、反射板としての反射率が高くなる。
そして、このコンタクトホールCH3にて、該第1ソース電極ST1と接続されるべく画素電極PXは1層からなるITOで構成されたものとなっている。
次に、図9から図11で説明した実施例の効果について図12から図14の比較例と対比しながら説明する。
図9から図11で説明した実施例では、薄膜トランジスタTFTの第1ソース電極ST1を延在させ、その面積を大きく構成することにより、反射型領域における反射板を兼ねるようにしたものである。この反射板は、各画素領域毎に独立して形成されている。そして、ソース電極でもあるため、画素電極PXと同じ映像信号が印加されている。このようにすることにより、ドレイン信号線DLあるいはゲート信号線GLとの間の寄生容量を低減した反射板を実現できる。
たとえば、反射板のバリエーションとしては、比較例として、図12から図14で説明するようなコモン信号線CTL’に反射板を兼ねさせる構成とすることが考えられる。なお、このコモン信号線CTL’はコモン信号線CTLとは別個のもので反射率の高い金属層等で形成されたものである。
図12は、このように反射板を兼ねたコモン信号線CTL’を備える画素の構成を示した平面図である。該コモン信号線CTL’はたとえば第2層間絶縁膜INS2と保護膜PASとの間に形成され、反射型領域を占めるようにして形成されるためその線幅は比較的大きく形成されている。
そして、コモン信号線CTL’は隣接する画素と共通に形成する必要があるため、ドレイン信号線DLあるいはゲート信号線GLと交差して走行するように形成する必要がある(図12ではドレイン信号線DLと交差している)。
このため、図12の場合には、コモン信号線CTL’とドレイン信号線DLとの間に発生する寄生容量Caが無視し得ないほど大きくなるという不都合が生じる。このことは、ゲート信号線GLと交差するようにして配置させた場合も同様である。
図13は、図12に示す画素の構成の等価回路における寄生容量Caを、図14は、図12のB−B’線における断面図におけるドレイン信号線DLとコモン信号線CTL’との間に発生する寄生容量Caをそれぞれ示している。
反射板を兼ねたコモン信号線CTL’には、所定の電位(例えば対向電極CTと同じ電位)が印加されているが、他の画素に映像信号を書き込むためにドレイン信号線DLの電位が変化すると、寄生容量Caの影響でコモン信号線CTL’の電位も変化してしまい、それにつられて反射型領域における表示も変化してしまうという問題が生じる。
これに対して、本発明では反射板がドレイン信号線DLやゲート信号線GLと交差しないため、寄生容量を低減できるという効果がある。
また、本発明は、容量信号線CDLと組み合わせて用いることができる。この場合、第1ソース電極ST1を容量Cstの一方の電極として構成することができる。但し、この容量信号線CDLとの組合せは付加的事項であるため、組み合わせるかどうかは任意である。
尚、この容量信号線CDLについては、実施例1から実施例3や、実施例5以降の発明に適用することも可能である。図9等を参考にすれば容易に実施例1等を変形して適用できるため、図示および詳しい説明は省略する。
〔実施例5〕
図16は、本発明による液晶表示装置の画素の構成の他の実施例を示す平面図であり、図9に対応した図となっている。尚、これまでに説明した実施例との相違点を中心に説明することとし、これまでに説明した実施例と共通する部分は説明を省略する。
図9と比較した場合に異なる構成は、まず、反射型領域おける画素電極PXおよび対向電極CTは、透過型領域におけるそれらよりも、幅が小さく形成されていることにある。
これにより、反射型領域における画素電極PXと対向電極CTの間隙幅は透過型領域における画素電極PXと対向電極CTの間隙幅よりも大きく構成されることになる。
より具体的には、平面的に観たときに、反射型領域における対向電極CTの線状部分と画素電極PXの線状部分との間の間隙が、透過型領域における対向電極CTの線状部分と画素電極PXの線状部分との間の間隙よりも大きい。
これを実現するために、平面的に観たときに、対向電極CTの線状部分と画素電極PXの線状部分とのうちの少なくとも一方(図16の場合は両方)は、反射型領域における線状部分の幅が透過型領域における線状部分の幅よりも小さく形成されている。
なお、図16においては、容量信号線CDLがない構成を示しているが、容量信号線CDLを設けても良い。
図17(a)は、図16に示した構成において、対向電極CTおよび画素電極PXの幅を透過型および反射型の各領域において等しくし、これにより対向電極CTおよび画素電極PXの離間距離を透過型および反射型の各領域において等しくした場合において、対向電極と画素電極との間の電位差(V)とそれによる画素の輝度(B)を示した特性を透過型TTと反射型RTとで示している。
この図17(a)から明らかとなるように、透過型のB−V特性と反射型のB−V特性とは大きく異なり、透過型の場合、電位差の上昇に応じて輝度が向上するのに対し、反射型の場合、少ない電位差で輝度が向上しその後に電位差を上昇させると輝度が低下するという特性を示す。
これに対し、図17(b)は、図16に示したように、反射型の領域において対向電極CTと画素電極PXとの離間距離を透過型の領域におけるそれよりも大さく構成した場合の特性である。図17(b)では、反射型のB−V特性(RT)は、電位差を大幅に上昇させると輝度が低下する範囲が存在するのは図17(a)の場合と同様であるが、それまでは透過型のB−V特性(TT)とほぼ等しく追随している。したがって、比較的大きな電位差変化の範囲内で互いのB−V特性をほぼ等しくできて、特性が改善されていることが判る。
このように、反射型領域で電極間隙を広げることにより透過型領域よりも電界を弱めて反射型領域におけるB−V特性をVの方向に引き伸ばすことにより、両者のB−V特性を概略そろえることが実現できる。
したがって、図16に示したように構成することにより、反射型あるいは透過型のいずれのモードにおいても、その画質の差を低減できる効果を奏する。
尚、このような改善の効果は、透過型領域における液晶の層厚と反射型領域における液晶の層厚とが近いほど効果が高い。具体的には、透過型領域における液晶の層厚をdt、反射型領域における液晶の層厚をdrとすると、0.75dt≦dr≦1.1dt程度であることが望ましい。0.9dt≦dr≦1.1dt程度であることがさらに望ましい。但し、厳密にこの範囲であることを要求するものではなく、これ以外の範囲のときに適用することを妨げるものではない。
尚、この数値範囲は、本実施例で説明した反射型領域における電極間隙に関する発明に対して説明したものであるため、他の発明に対してはこの数値範囲に限定されない。
また、透過型領域における液晶の層厚dtと反射型領域における液晶の層厚drの上述した関係は、反射型領域において対向電極CTと画素電極PXとの離間距離を透過型の領域におけるそれよりも大さく構成した場合、たとえば、液晶を介在する各基板の液晶側の面に形成される層構造において、基板に対する高さを透過型領域と反射型領域とで大きな差を設ける必要がなくなることを意味する。
透過型領域と反射型領域における光の光路長の差を従来では前記層構造の段差によって低減するという試みがなされていることに対し、本実施例では、該段差の低減によって液晶と当接する面をほぼ平坦化できる効果を奏する。このことは、たとえば配向膜の形成においてそのラビング処理を信頼性よく行い得るという効果等を奏する。
このことから、透過型領域における液晶の層厚dtと反射型領域における液晶の層厚drの上述した関係は、反射型領域において対向電極CTと画素電極PXとの離間距離を透過型の領域におけるそれよりも大きく構成した場合に得られる効果として把握することができ、必ずしも本実施例の構成要素として把握する必要のないものとなる。
〔実施例6〕
図18は、上述のように画素電極PXまたは対向電極CTの幅を透過型領域と反射型領域とで異ならしめた場合の画素の構成の他の実施例を示す平面図である。また、図18のB−B’線における断面図を図19に、A−A’線における断面図を図20に示している。尚、これまでに説明した実施例との相違点を中心に説明することとし、これまでに説明した実施例と共通する部分は説明を省略する。
第1層間絶縁膜INS1の上面にはドレイン信号線DLおよび薄膜トランジスタTFT2の第1ソース電極ST1が形成されている。
ドレイン信号線DLおよび第1ソース電極ST1は、たとえば、MoW、Al、MoWが順次積層された3層構造の導電膜として構成されている。第1ソース電極ST1はポリシリコン層PSあるいは画素電極PXとの接続を図ることとなるため、少なくともその接続面においてMoW等のバッファ層を必要とするからである。このため、このバッファ層としてMoWの他にたとえばAg等も選択することができる。
ここで、この第1ソース電極ST1は、画素の反射型領域における反射板を兼ねた構成となっている。
また、少なくとも画素の透過型領域にはたとえばITOからなる画素電極PXが形成され、この画素電極PXは前記第1ソース電極ST1に接続されて形成されている。このため、第1ソース電極ST1の上面の全域あるいは一部に前記画素電極PXを重畳させて形成し、この画素電極PXを該透過型領域にまで延在するように形成するようにしてもよい。
この実施例では、前記画素電極PXを第1ソース電極ST1に対して上層に設けるものであるが、これに限らず、下層に設けるようにしても同様の効果が得られる。
また、絶縁膜を介して画素電極PXと第1ソース電極ST1とを重畳させても良い。この場合、絶縁膜にコンタクトホール等を形成することで画素電極PXと第1ソース電極ST1とを電気的接続することができる。
第1層間絶縁膜INS1の上面には、ドレイン信号線DLおよび第1ソース電極ST1、画素電極PXをも被って第2層間絶縁膜INS2(図19、図20参照)が形成され、さらに該第2層間絶縁膜INS2の上面には保護膜PAS(図19、図20参照)が形成されている。この保護膜PASはたとえば塗布により形成された有機材料層から構成されている。
保護膜PASの上面には、対向電極CTおよびこの対向電極CTと接続されるコモン信号線CTLが形成されている。
なお、対向電極CTおよびこの対向電極CTと接続されるコモン信号線CTLはITO(Indium Tin Oxide)のような透光性の導電膜(本実施例では1層のみ)によって形成されたものとなっている。
対向電極CTは、たとえばドレイン信号線DLの方向に沿って延在された複数の電極から構成され、このうち反射型領域に位置付けられるものは透過型領域に位置付けられるものと比較して電極幅が小さくなっていることは上述した通りである。
本実施例も横電界方式の一種であり、画素電極PXと対向電極CTとの間で電界を発生させて液晶を駆動する。
本実施例では、一方の電極が線状部分を有し、他方の電極は面状部分を有し、両者の少なくとも一部が絶縁膜を介して重畳した構成となっている。
〔実施例7〕
図21は、図18の構成を改変した他の実施例を示す平面図である。図18の場合と比較して異なる構成は対向電極CTにある。図22は、図21のB−B’線における断面図である。
図18に示した対向電極CTがコモン信号線CTLを基部とした櫛歯状のパターンをなすのに対し、本実施例では、該櫛歯の先端部においても共通に接続されたパターンとしたことにある。換言すれば、対向電極CTの一部がスリット状に開口したパターンとなっている。尚、本実施例のように2つのスリットで挟まれた部分についても線状部分の一種とみなせる。
このため、コンタクトホールCH2の部分においても、対向電極CTと同材料からなる導電層によって被われて構成されるようになる。但し、コンタクトホールCH2を被うことは必須ではない。
尚、実施例6、7は、実施例4の変形例でもある。第1ソース電極ST1が反射板をかねているからである。また、実施例6、7は、画素電極PXおよび反射板は、対向電極CTよりも下層に形成されており、かつ、少なくとも一部が絶縁膜(保護膜PAS等)を介して対向電極CTと重畳している。反射板は、ソース電極でもあるため、それぞれの画素領域毎に独立して形成されており、画素電極PXに印加される信号と同じ信号が印加されている。したがって、反射板は画素電極PXの役割をも兼ねている。そして、液晶は、反射板を兼ねた画素電極PXと対向電極CTとの間に発生する電界で駆動される。
〔実施例8〕
図23は、上述した図12に示す構成において、本発明を適用した場合の他の実施例を示す平面図である。
反射性の導電層で形成されるコモン信号線CTL’を反射板として機能させたため、画素領域のうち該コモン信号線CTL’が走行する箇所において反射型領域として構成される。
そして、この反射型領域内に配置される画素電極PXおよび対向電極CTのそれぞれの幅を透過型領域内に配置される画素電極PXおよび対向電極CTのそれぞれの幅よりも狭めて構成してある。
〔実施例9〕
図24は、図18の構成を改変した他の実施例を示す平面図である。図18の場合と比較して異なる構成は対向電極CTと画素電極PXの構成を逆にしたことである。図25は、図24のB−B’線における断面図である。
本実施例では、対向電極CTが面状部分を有する電極となっており、画素電極PXは線状部分を有する電極であり、両者が絶縁膜INSを介して少なくとも一部が重畳した構成となっている。
本実施例も横電界方式の一種であり、画素電極PXと対向電極CTとの間で電界を発生させて液晶を駆動する。
画素領域の一部には反射板METが形成されており、反射板METは対向電極CTに接続されている。
本実施例では、反射型領域における画素電極PX同士の間隙が透過型領域における画素電極PX同士の間隙よりも大きくなっている。そして、反射型領域における画素電極PXの幅が透過型領域における画素電極PXの幅よりも小さくなっている。
なお、この図24では、ゲート信号線GLによって駆動される薄膜トランジスタTFT1、TFT2、これら薄膜トランジスタTFT1、TFT2を介してドレイン信号線DLからの映像信号を前記画素電極PXへ供給させるための第1ソース電極ST1、および該第1ソース電極ST1と画素電極PXとの接続に要するコンタクトホールCH2(あるいはコンタクトホールCH3)等はその図示を省略している。しかし、これらは上述した各実施例で示したように、あるいは適宜変更して具備されるものであることはいうまでもない。画素内において本実施例の構成の特徴が図24に示した構成の部分にあり、この部分を中心に説明することで、画素全体の構成も容易に把握できるからである。
〔実施例10〕
図18、図21の対向電極CT、あるいは、図24の画素電極PXを、実施例1で説明したような反射性の導電層と透光性の導電層の順次積層で構成することも可能である。尚、実施例1の効果のみに着目すれば、実施例5で説明した電極間隙の発明を採用するか否かは任意である。
上述した各実施例はそれぞれ単独に、あるいは組み合わせて用いても良い。それぞれの実施例での効果を単独であるいは相乗して奏することができるからである。
GL……ゲート信号線、DL……ドレイン信号線、PX……画素電極、CT……対向電極、PX1……画素電極(反射性の導電層)、CT1……対向電極(反射性の導電層)、PX2……画素電極(透光性の導電層)、CT2……対向電極(透光性の導電層)、TFT……薄膜トランジスタ、PS……ポリシリコン層、ST1……第1ソース電極、CH……コンタクトホール、GI……絶縁膜、INS1……第1層間絶縁膜、INS2……第2層間絶縁膜、PAS……保護膜、CTL……コモン信号線、CDL……容量信号線。

Claims (5)

  1. 第1の基板と、第2の基板と、前記第1の基板と前記第2の基板との間に挟持された液晶とを備えた液晶表示装置であって、
    前記第1の基板は、走査信号が印加されるゲート信号線と、映像信号が印加されるドレイン信号線と、前記ゲート信号線に接続され前記走査信号によって駆動される薄膜トランジスタと、前記薄膜トランジスタを介して前記映像信号が印加されるソース電極とを有し、
    前記第1の基板の画素領域内に前記映像信号が前記ソース電極を介して印加される画素電極と、少なくとも1つの隣の画素領域と共通の信号であって前記映像信号に対して基準となる信号が印加される対向電極とを有し、
    前記液晶は、前記画素電極と前記対向電極との間に発生する電界で駆動され、
    前記画素領域は、少なくとも一部に、前面側からの光を反射して反射型の表示を行う反射板を有し、
    前記反射板は、少なくとも一部が絶縁膜を介して前記画素電極および前記対向電極と重畳するとともに、
    前記反射板は、それぞれの画素領域毎に独立して形成されており、且つ前記ソース電極を延在することにより形成されていることを特徴とする液晶表示装置。
  2. 前記ソース電極よりも下層に、第2の絶縁膜を介して重畳する位置に形成された容量信号線を有し、
    前記容量信号線は、前記薄膜トランジスタの半導体層と重畳することを特徴とする請求項に記載の液晶表示装置。
  3. 前記画素領域は、少なくとも一部に、背面側からの光を透過して透過型の表示を行う透過型領域を有することを特徴とする請求項1又は2の何れかに記載の液晶表示装置。
  4. 第1の基板と、第2の基板と、前記第1の基板と前記第2の基板との間に挟持された液晶とを備えた液晶表示装置であって、
    前記第1の基板は、走査信号が印加されるゲート信号線と、映像信号が印加されるドレイン信号線と、前記ゲート信号線に接続され前記走査信号によって駆動される薄膜トランジスタと、前記薄膜トランジスタを介して前記映像信号が印加されるソース電極とを有し、
    前記第1の基板の画素領域内に前記映像信号が前記ソース電極を介して印加される画素電極と、少なくとも1つの隣の画素領域と共通の信号であって前記映像信号に対して基準となる信号が印加される対向電極とを有し、
    前記画素領域は、少なくとも一部に、前面側からの光を反射して反射型の表示を行う反射板を有し、
    前記画素電極および前記反射板は、前記対向電極よりも下層に形成されており、かつ、前記画素電極の少なくとも一部および前記反射板の少なくとも一部が絶縁膜を介して前記対向電極と重畳しており、
    前記反射板は、それぞれの画素領域毎に独立して形成されており、且つ前記ソース電極を延在することにより形成され、
    前記画素領域は、少なくとも一部に、背面側からの光を透過して透過型の表示を行う透過型領域を有し、
    前記画素電極は、前記透過型領域に形成された透光性の導電層を有し、
    前記透過型領域では、前記画素電極の前記透光性の導電層が、前記対向電極よりも下層に形成されており、かつ、少なくとも一部が絶縁膜を介して前記対向電極と重畳しており、
    前記液晶は、反射型領域で前記反射板を兼ねた前記画素電極と前記対向電極との間に発生する電界で駆動されるとともに、前記透過型領域では、前記画素電極の前記透光性の導電層と前記対向電極との間に発生する電界で前記液晶が駆動されることを特徴とする液晶表示装置。
  5. 前記ソース電極よりも下層に、第2の絶縁膜を介して重畳する位置に形成された容量信号線を有し、
    前記容量信号線は、前記薄膜トランジスタの半導体層と重畳することを特徴とする請求項に記載の液晶表示装置。
JP2010052523A 2010-03-10 2010-03-10 液晶表示装置 Expired - Fee Related JP4629152B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010052523A JP4629152B2 (ja) 2010-03-10 2010-03-10 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010052523A JP4629152B2 (ja) 2010-03-10 2010-03-10 液晶表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004316250A Division JP4550551B2 (ja) 2004-10-29 2004-10-29 液晶表示装置

Publications (2)

Publication Number Publication Date
JP2010122713A JP2010122713A (ja) 2010-06-03
JP4629152B2 true JP4629152B2 (ja) 2011-02-09

Family

ID=42324030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010052523A Expired - Fee Related JP4629152B2 (ja) 2010-03-10 2010-03-10 液晶表示装置

Country Status (1)

Country Link
JP (1) JP4629152B2 (ja)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11352504A (ja) * 1998-05-29 1999-12-24 Sharp Corp 液晶デバイス
JP2000171831A (ja) * 1998-12-08 2000-06-23 Fujitsu Ltd 液晶表示パネル
JP2003015155A (ja) * 2001-06-28 2003-01-15 Hitachi Ltd 液晶表示装置
JP2003149664A (ja) * 2001-11-16 2003-05-21 Hitachi Ltd 液晶表示装置
JP2003207795A (ja) * 2002-01-15 2003-07-25 Hitachi Ltd 液晶表示装置
JP2003344837A (ja) * 2002-05-24 2003-12-03 Nec Corp 半透過型液晶表示装置
WO2005006068A1 (ja) * 2003-07-14 2005-01-20 Hitachi Displays, Ltd. 表示装置
JP2005258417A (ja) * 2004-02-09 2005-09-22 Advanced Lcd Technologies Development Center Co Ltd 液晶画素メモリ、液晶表示装置およびこれらの駆動方法
JP2005257904A (ja) * 2004-03-10 2005-09-22 Mitsubishi Electric Corp 液晶表示装置
JP2005338264A (ja) * 2004-05-25 2005-12-08 Hitachi Displays Ltd 液晶表示装置
JP2005338256A (ja) * 2004-05-25 2005-12-08 Hitachi Displays Ltd 液晶表示装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11352504A (ja) * 1998-05-29 1999-12-24 Sharp Corp 液晶デバイス
JP2000171831A (ja) * 1998-12-08 2000-06-23 Fujitsu Ltd 液晶表示パネル
JP2003015155A (ja) * 2001-06-28 2003-01-15 Hitachi Ltd 液晶表示装置
JP2003149664A (ja) * 2001-11-16 2003-05-21 Hitachi Ltd 液晶表示装置
JP2003207795A (ja) * 2002-01-15 2003-07-25 Hitachi Ltd 液晶表示装置
JP2003344837A (ja) * 2002-05-24 2003-12-03 Nec Corp 半透過型液晶表示装置
WO2005006068A1 (ja) * 2003-07-14 2005-01-20 Hitachi Displays, Ltd. 表示装置
JP2005258417A (ja) * 2004-02-09 2005-09-22 Advanced Lcd Technologies Development Center Co Ltd 液晶画素メモリ、液晶表示装置およびこれらの駆動方法
JP2005257904A (ja) * 2004-03-10 2005-09-22 Mitsubishi Electric Corp 液晶表示装置
JP2005338264A (ja) * 2004-05-25 2005-12-08 Hitachi Displays Ltd 液晶表示装置
JP2005338256A (ja) * 2004-05-25 2005-12-08 Hitachi Displays Ltd 液晶表示装置

Also Published As

Publication number Publication date
JP2010122713A (ja) 2010-06-03

Similar Documents

Publication Publication Date Title
JP4550551B2 (ja) 液晶表示装置
JP3971778B2 (ja) 表示装置
US8427607B2 (en) Array substrate for transflective liquid crystal display device and method of fabricating the same
TWI338173B (en) Liquid crystal device
JP2003207795A (ja) 液晶表示装置
US10078407B2 (en) Display device
US11994780B2 (en) Display device
US20230194933A1 (en) Display device
JP2019082536A (ja) 位置入力機能付き表示装置
JP6450580B2 (ja) カラーフィルタ基板及び表示装置
US10042221B2 (en) Liquid crystal display device
JP4923847B2 (ja) 液晶表示パネル
US7525169B2 (en) Transflective LCD panel, transmissive LCD panel, and reflective LCD panel
JP2009192883A (ja) 液晶表示装置
JP2010175790A (ja) 液晶表示装置
JP4363473B2 (ja) 半透過型液晶表示パネル及び電子機器
JP4629152B2 (ja) 液晶表示装置
JP2010122714A (ja) 液晶表示装置
KR20170130660A (ko) 표시 장치
JP4711439B2 (ja) 表示装置
KR20120116574A (ko) 횡전계형 액정표시장치용 어레이 기판

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100810

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101109

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101110

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4629152

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313121

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees