JP2002098990A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2002098990A JP2002098990A JP2000287568A JP2000287568A JP2002098990A JP 2002098990 A JP2002098990 A JP 2002098990A JP 2000287568 A JP2000287568 A JP 2000287568A JP 2000287568 A JP2000287568 A JP 2000287568A JP 2002098990 A JP2002098990 A JP 2002098990A
- Authority
- JP
- Japan
- Prior art keywords
- region
- drain region
- source region
- liquid crystal
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 アクティブマトリクス型の液晶表示装置にお
いて、パネル内の各画素の液晶層に印加される実効電圧
の差を最小限とし、フリッカや輝度ムラなどの表示不良
を低減して、良好な画像品質を得る。 【解決手段】 走査線方向に沿って並ぶＴＦＴにおい
て、給電側ではソース領域の抵抗ｒｓを小さく、ドレイ
ン領域の抵抗ｒｄを大きくし、また終端側ではソース領
域の抵抗ｒｓを大きく、ドレイン領域の抵抗ｒｄを小さ
くすることにより、各ＴＦＴにより生じる突き抜け電圧
を均一にして、パネル内の各画素の液晶層に印加される
実効電圧に差が生じないようにした。
いて、パネル内の各画素の液晶層に印加される実効電圧
の差を最小限とし、フリッカや輝度ムラなどの表示不良
を低減して、良好な画像品質を得る。 【解決手段】 走査線方向に沿って並ぶＴＦＴにおい
て、給電側ではソース領域の抵抗ｒｓを小さく、ドレイ
ン領域の抵抗ｒｄを大きくし、また終端側ではソース領
域の抵抗ｒｓを大きく、ドレイン領域の抵抗ｒｄを小さ
くすることにより、各ＴＦＴにより生じる突き抜け電圧
を均一にして、パネル内の各画素の液晶層に印加される
実効電圧に差が生じないようにした。
Description
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
クス型の液晶表示装置に係り、特に表示不良を低減させ
るため、液晶層に印加される実効電圧をパネル内で均一
にする技術に関する。
クス型の液晶表示装置に係り、特に表示不良を低減させ
るため、液晶層に印加される実効電圧をパネル内で均一
にする技術に関する。
【０００２】
【従来の技術】従来より、アクティブマトリクス型の液
晶表示装置は信号線と走査線の交差部に薄膜トランジス
タ（Thin Film Transistor：以下、ＴＦＴ）からなるス
イッチング素子を介して画素（液晶素子）が接続され、
これら画素がマトリックス状に配置された構造を有して
いる。
晶表示装置は信号線と走査線の交差部に薄膜トランジス
タ（Thin Film Transistor：以下、ＴＦＴ）からなるス
イッチング素子を介して画素（液晶素子）が接続され、
これら画素がマトリックス状に配置された構造を有して
いる。
【０００３】図７は、上記ＴＦＴの一般的な回路構成を
示す概略平面図である。図７において、ソース電極１１
とゲート電極１２の間はソース領域２１であり、ドレイ
ン電極１３とゲート電極１２の間はドレイン領域２２で
ある。ソース領域２１の幅Ｗｓとドレイン領域２２の幅
Ｗｄは同一であり、また各領域２１、２２の抵抗値はパ
ネル内の全てのＴＦＴで一定となっている。
示す概略平面図である。図７において、ソース電極１１
とゲート電極１２の間はソース領域２１であり、ドレイ
ン電極１３とゲート電極１２の間はドレイン領域２２で
ある。ソース領域２１の幅Ｗｓとドレイン領域２２の幅
Ｗｄは同一であり、また各領域２１、２２の抵抗値はパ
ネル内の全てのＴＦＴで一定となっている。
【０００４】
【発明が解決しようとする課題】上述したように、図７
に示すような一般的なＴＦＴの構造では、ソース領域２
１の幅Ｗｓとドレイン領域２２の幅Ｗｄが同一であり、
また各領域２１、２２の抵抗値はパネル内全てのＴＦＴ
において一定であるため、各ＴＦＴに供給されるゲート
信号の遅延によって、パネル内の各ＴＦＴでは突き抜け
電圧に差が生じることになる。ここで、突き抜け電圧と
は、液晶層に印加される電圧のうち、ＴＦＴのゲートが
オフした瞬間の電荷の再配分により、若干下がってしま
う分の電圧をいう。
に示すような一般的なＴＦＴの構造では、ソース領域２
１の幅Ｗｓとドレイン領域２２の幅Ｗｄが同一であり、
また各領域２１、２２の抵抗値はパネル内全てのＴＦＴ
において一定であるため、各ＴＦＴに供給されるゲート
信号の遅延によって、パネル内の各ＴＦＴでは突き抜け
電圧に差が生じることになる。ここで、突き抜け電圧と
は、液晶層に印加される電圧のうち、ＴＦＴのゲートが
オフした瞬間の電荷の再配分により、若干下がってしま
う分の電圧をいう。
【０００５】すなわち、各ＴＦＴに供給されるゲート信
号の電圧は走査線負荷により給電側から終端側に向って
遅延が生じるため、この遅延により走査線方向に沿って
画素の突き抜け電圧にも差が生じることになる。これに
よれば、図８の（１）に示すように、給電側では画素に
印加される実効電圧は大きく、終端側では画素に印加さ
れる実効電圧が小さくなって、パネル内での実効電圧が
不均一になる。このため、フリッカや輝度ムラ（例えば
ノーマリーホワイトだと終端側の輝度が給電側より明る
くなる）などの表示不良が発生するという問題があっ
た。
号の電圧は走査線負荷により給電側から終端側に向って
遅延が生じるため、この遅延により走査線方向に沿って
画素の突き抜け電圧にも差が生じることになる。これに
よれば、図８の（１）に示すように、給電側では画素に
印加される実効電圧は大きく、終端側では画素に印加さ
れる実効電圧が小さくなって、パネル内での実効電圧が
不均一になる。このため、フリッカや輝度ムラ（例えば
ノーマリーホワイトだと終端側の輝度が給電側より明る
くなる）などの表示不良が発生するという問題があっ
た。
【０００６】本発明の目的は、パネル内の各画素の液晶
層に印加される実効電圧の差を最小限とすることによ
り、フリッカや輝度ムラなどの表示不良を低減して、良
好な画像品質を得ることができる液晶表示装置を提供す
ることにある。
層に印加される実効電圧の差を最小限とすることによ
り、フリッカや輝度ムラなどの表示不良を低減して、良
好な画像品質を得ることができる液晶表示装置を提供す
ることにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、請求項１の発明は、格子状に配置された複数の信号
線と複数の走査線と、これら両線の各交差部に配置され
た画素電極と、前記走査線に供給されるゲート信号によ
りオン／オフ制御され、オン時に前記信号線と前記画素
電極間を導通させて前記信号線に供給されたデータ信号
を前記画素電極に書き込むスイッチング素子と、前記画
素電極に対し液晶層を介して対向配置された共通電極と
から構成される表示パネルを備えた液晶表示装置におい
て、前記走査線方向に沿って並ぶ前記スイッチング素子
であるＴＦＴのソース領域とソース領域側のＬＤＤ領域
及びドレイン領域とドレイン領域側のＬＤＤ領域の少な
くとも一方の抵抗値を前記ゲート信号が給電側から終端
側へ伝搬する際の遅延に対応して設定したことを特徴と
する。
に、請求項１の発明は、格子状に配置された複数の信号
線と複数の走査線と、これら両線の各交差部に配置され
た画素電極と、前記走査線に供給されるゲート信号によ
りオン／オフ制御され、オン時に前記信号線と前記画素
電極間を導通させて前記信号線に供給されたデータ信号
を前記画素電極に書き込むスイッチング素子と、前記画
素電極に対し液晶層を介して対向配置された共通電極と
から構成される表示パネルを備えた液晶表示装置におい
て、前記走査線方向に沿って並ぶ前記スイッチング素子
であるＴＦＴのソース領域とソース領域側のＬＤＤ領域
及びドレイン領域とドレイン領域側のＬＤＤ領域の少な
くとも一方の抵抗値を前記ゲート信号が給電側から終端
側へ伝搬する際の遅延に対応して設定したことを特徴と
する。
【０００８】請求項２の発明は、請求項１において、前
記ＴＦＴのソース領域とソース領域側のＬＤＤ領域及び
ドレイン領域とドレイン領域側のＬＤＤ領域の少なくと
も一方の抵抗値を、前記走査線方向に沿って連続的又は
段階的に変化させ、前記ゲート信号の給電側から終端側
にかけて抵抗値分布を持たせたことを特徴とする。
記ＴＦＴのソース領域とソース領域側のＬＤＤ領域及び
ドレイン領域とドレイン領域側のＬＤＤ領域の少なくと
も一方の抵抗値を、前記走査線方向に沿って連続的又は
段階的に変化させ、前記ゲート信号の給電側から終端側
にかけて抵抗値分布を持たせたことを特徴とする。
【０００９】請求項３の発明は、請求項１において、前
記ＴＦＴのソース領域とソース領域側のＬＤＤ領域及び
ドレイン領域とドレイン領域側のＬＤＤ領域の少なくと
も一方の抵抗値が、同一信号線上の他のＴＦＴの抵抗値
と異なるように配置したことを特徴とする。
記ＴＦＴのソース領域とソース領域側のＬＤＤ領域及び
ドレイン領域とドレイン領域側のＬＤＤ領域の少なくと
も一方の抵抗値が、同一信号線上の他のＴＦＴの抵抗値
と異なるように配置したことを特徴とする。
【００１０】請求項４の発明は、請求項１において、前
記ＴＦＴのソース領域とソース領域側のＬＤＤ領域及び
ドレイン領域とドレイン領域側のＬＤＤ領域の少なくと
も一方の抵抗値は、ソース領域またはドレイン領域の少
なくとも一方の幅を変えることにより設定することを特
徴とする。
記ＴＦＴのソース領域とソース領域側のＬＤＤ領域及び
ドレイン領域とドレイン領域側のＬＤＤ領域の少なくと
も一方の抵抗値は、ソース領域またはドレイン領域の少
なくとも一方の幅を変えることにより設定することを特
徴とする。
【００１１】請求項５の発明は、請求項１において、前
記ＴＦＴのソース領域とソース領域側のＬＤＤ領域及び
ドレイン領域とドレイン領域側のＬＤＤ領域の少なくと
も一方の抵抗値は、ソース領域またはドレイン領域の少
なくとも一方の長さを変えることにより設定することを
特徴とする。
記ＴＦＴのソース領域とソース領域側のＬＤＤ領域及び
ドレイン領域とドレイン領域側のＬＤＤ領域の少なくと
も一方の抵抗値は、ソース領域またはドレイン領域の少
なくとも一方の長さを変えることにより設定することを
特徴とする。
【００１２】請求項６の発明は、請求項１において、前
記ＴＦＴのソース領域とソース領域側のＬＤＤ領域及び
ドレイン領域とドレイン領域側のＬＤＤ領域の少なくと
も一方の抵抗値は、ソース領域を折り曲げて、ソース電
極の下側に延長し、このソース電極の下側部分のソース
領域の長さを変えることにより設定することを特徴とす
る。
記ＴＦＴのソース領域とソース領域側のＬＤＤ領域及び
ドレイン領域とドレイン領域側のＬＤＤ領域の少なくと
も一方の抵抗値は、ソース領域を折り曲げて、ソース電
極の下側に延長し、このソース電極の下側部分のソース
領域の長さを変えることにより設定することを特徴とす
る。
【００１３】請求項７の発明は、請求項１において、前
記ＴＦＴのソース領域とソース領域側のＬＤＤ領域及び
ドレイン領域とドレイン領域側のＬＤＤ領域の少なくと
も一方の抵抗値は、ゲート電極をソース電極側又はドレ
イン電極側に移動することにより設定することを特徴と
する。
記ＴＦＴのソース領域とソース領域側のＬＤＤ領域及び
ドレイン領域とドレイン領域側のＬＤＤ領域の少なくと
も一方の抵抗値は、ゲート電極をソース電極側又はドレ
イン電極側に移動することにより設定することを特徴と
する。
【００１４】請求項８の発明は、請求項１において、前
記ＴＦＴのソース領域とソース領域側のＬＤＤ領域及び
ドレイン領域とドレイン領域側のＬＤＤ領域の少なくと
も一方の抵抗値は、ソース領域側のＬＤＤ領域とドレイ
ン領域側のＬＤＤ領域の少なくとも一方のＬＤＤ領域の
幅を変えることにより設定することを特徴とする。
記ＴＦＴのソース領域とソース領域側のＬＤＤ領域及び
ドレイン領域とドレイン領域側のＬＤＤ領域の少なくと
も一方の抵抗値は、ソース領域側のＬＤＤ領域とドレイ
ン領域側のＬＤＤ領域の少なくとも一方のＬＤＤ領域の
幅を変えることにより設定することを特徴とする。
【００１５】請求項９の発明は、請求項１において、前
記ＴＦＴのソース領域とソース領域側のＬＤＤ領域及び
ドレイン領域とドレイン領域側のＬＤＤ領域の少なくと
も一方の抵抗値は、ソース領域側のＬＤＤ領域とドレイ
ン領域側のＬＤＤ領域の少なくとも一方のＬＤＤ領域の
イオンドープ量を変えることにより設定することを特徴
とする。
記ＴＦＴのソース領域とソース領域側のＬＤＤ領域及び
ドレイン領域とドレイン領域側のＬＤＤ領域の少なくと
も一方の抵抗値は、ソース領域側のＬＤＤ領域とドレイ
ン領域側のＬＤＤ領域の少なくとも一方のＬＤＤ領域の
イオンドープ量を変えることにより設定することを特徴
とする。
【００１６】請求項１０の発明は、請求項１において、
前記ＴＦＴのソース領域とソース領域側のＬＤＤ領域及
びドレイン領域とドレイン領域側のＬＤＤ領域の少なく
とも一方の抵抗値は、前記ＴＦＴのソース領域とドレイ
ン領域の少なくとも一方のイオンドープ量を変えること
により設定することを特徴とする。
前記ＴＦＴのソース領域とソース領域側のＬＤＤ領域及
びドレイン領域とドレイン領域側のＬＤＤ領域の少なく
とも一方の抵抗値は、前記ＴＦＴのソース領域とドレイ
ン領域の少なくとも一方のイオンドープ量を変えること
により設定することを特徴とする。
【００１７】
【発明の実施の形態】以下、本発明の実施形態を図面を
参照しながら説明する。まず、本発明の液晶表示装置の
一実施形態に係わる液晶パネルの基本的な構成を図２に
示す回路構成図により説明する。
参照しながら説明する。まず、本発明の液晶表示装置の
一実施形態に係わる液晶パネルの基本的な構成を図２に
示す回路構成図により説明する。
【００１８】図２に示す液晶パネル１０では、複数の信
号線Ｓ１〜Ｓｍ（以下、総称Ｓ）と複数の走査線Ｇ１〜
Ｇｎ（以下、総称Ｇ）とが、図示しない絶縁層を介して
格子状に配線されている。また、信号線Ｓ及び走査線Ｇ
の各交差部には、薄膜トランジスタ（ＴＦＴ）からなる
スイッチング素子ＳＷ１１〜ＳＷｎｍ（以下、総称Ｓ
Ｗ）が設けられている。
号線Ｓ１〜Ｓｍ（以下、総称Ｓ）と複数の走査線Ｇ１〜
Ｇｎ（以下、総称Ｇ）とが、図示しない絶縁層を介して
格子状に配線されている。また、信号線Ｓ及び走査線Ｇ
の各交差部には、薄膜トランジスタ（ＴＦＴ）からなる
スイッチング素子ＳＷ１１〜ＳＷｎｍ（以下、総称Ｓ
Ｗ）が設けられている。
【００１９】各スイッチング素子ＳＷのソース電極１１
は信号線Ｓに接続され、ゲート電極１２は走査線Ｇに接
続され、更にドレイン電極１３には画素電極１４及び補
助容量（Ｃｓ）１５がそれぞれ接続されている。この画
素電極１４と相対して配置された共通電極１６は、図示
しない対向基板上に形成されている。そして、画素電極
１４と共通電極１６との間には液晶層１７が挟持され、
液晶容量Ｃｌｃを形成している。以下の説明において
は、１つの画素電極１４で構成される表示単位を画素と
いう。
は信号線Ｓに接続され、ゲート電極１２は走査線Ｇに接
続され、更にドレイン電極１３には画素電極１４及び補
助容量（Ｃｓ）１５がそれぞれ接続されている。この画
素電極１４と相対して配置された共通電極１６は、図示
しない対向基板上に形成されている。そして、画素電極
１４と共通電極１６との間には液晶層１７が挟持され、
液晶容量Ｃｌｃを形成している。以下の説明において
は、１つの画素電極１４で構成される表示単位を画素と
いう。
【００２０】液晶パネル１０には、Ｘドライバ１８、Ｙ
ドライバ１９が備えられており、Ｙドライバ１９から各
走査線Ｇに供給されるゲート信号により、スイッチング
素子ＳＷがオン／オフされるタイミングに同期して、Ｘ
ドライバ１８から各信号線Ｓにデータ信号が供給される
ことで、画像表示がなされる。
ドライバ１９が備えられており、Ｙドライバ１９から各
走査線Ｇに供給されるゲート信号により、スイッチング
素子ＳＷがオン／オフされるタイミングに同期して、Ｘ
ドライバ１８から各信号線Ｓにデータ信号が供給される
ことで、画像表示がなされる。
【００２１】ところで、図２の回路構成においては、Ｙ
ドライバ１９から供給（給電）されるゲート信号は走査
線負荷により給電側から終端側に向って遅延が生じる。
この遅延により、走査線方向に沿って画素の突き抜け電
圧に差が生じ、その結果、各画素の液晶層１７に印加さ
れるデータ信号の実効電圧にも差が生じ、フリッカや輝
度ムラなどの表示不良を引き起こす。
ドライバ１９から供給（給電）されるゲート信号は走査
線負荷により給電側から終端側に向って遅延が生じる。
この遅延により、走査線方向に沿って画素の突き抜け電
圧に差が生じ、その結果、各画素の液晶層１７に印加さ
れるデータ信号の実効電圧にも差が生じ、フリッカや輝
度ムラなどの表示不良を引き起こす。
【００２２】図３は、図２に示したスイッチング素子Ｓ
Ｗを構成するＴＦＴの基本的な概略断面図である。ソー
ス領域２１ドレイン領域２２の間にＬＤＤ領域２３が存
在している。ソース領域２１とソース側のＬＤＤ領域２
３の合成抵抗をｒｓ（以下、抵抗ｒｓ）、ドレイン領域
２２とドレイン側のＬＤＤ領域２３の合成抵抗をｒｄ
（以下、抵抗ｒｄ）とすると、図３の等価回路は図４に
示すように表すことができる。即ち、抵抗ｒｓとスイッ
チＳＷと抵抗ｒｄの直列回路になる。
Ｗを構成するＴＦＴの基本的な概略断面図である。ソー
ス領域２１ドレイン領域２２の間にＬＤＤ領域２３が存
在している。ソース領域２１とソース側のＬＤＤ領域２
３の合成抵抗をｒｓ（以下、抵抗ｒｓ）、ドレイン領域
２２とドレイン側のＬＤＤ領域２３の合成抵抗をｒｄ
（以下、抵抗ｒｄ）とすると、図３の等価回路は図４に
示すように表すことができる。即ち、抵抗ｒｓとスイッ
チＳＷと抵抗ｒｄの直列回路になる。
【００２３】本発明の基本的な構成は、上記抵抗ｒｓ及
びｒｄの値を給電側と終端側で異なる値に設定すること
により、各画素の突き抜け電圧が液晶パネル内で均一に
なるようにするものである。すなわち、液晶パネル内の
突き抜け電圧の差により、実効電圧は図８の（１）に示
すように、給電側で大きく、終端側で小さくなる。そこ
で、ＴＦＴのゲート電極がオフする際に、画素電極１４
側に再配分されるチャネル内の電荷（画素のＴＦＴはｎ
−ｃｈであるため電子）が給電側で少なく、終端側で多
くなるようにすることで、各画素の液晶層１７に印加さ
れる実効電圧の差を低減することができる。
びｒｄの値を給電側と終端側で異なる値に設定すること
により、各画素の突き抜け電圧が液晶パネル内で均一に
なるようにするものである。すなわち、液晶パネル内の
突き抜け電圧の差により、実効電圧は図８の（１）に示
すように、給電側で大きく、終端側で小さくなる。そこ
で、ＴＦＴのゲート電極がオフする際に、画素電極１４
側に再配分されるチャネル内の電荷（画素のＴＦＴはｎ
−ｃｈであるため電子）が給電側で少なく、終端側で多
くなるようにすることで、各画素の液晶層１７に印加さ
れる実効電圧の差を低減することができる。
【００２４】このような電荷の再配分を行うために、給
電側ではソース領域２１の抵抗ｒｓが小さく、かつドレ
イン領域２２の抵抗ｒｄが大きくなるように設定し、ま
た終端側ではソース領域２１の抵抗ｒｓが大きく、かつ
ドレイン領域２２の抵抗ｒｄが小さくなるように設定す
る。
電側ではソース領域２１の抵抗ｒｓが小さく、かつドレ
イン領域２２の抵抗ｒｄが大きくなるように設定し、ま
た終端側ではソース領域２１の抵抗ｒｓが大きく、かつ
ドレイン領域２２の抵抗ｒｄが小さくなるように設定す
る。
【００２５】図１は、ＴＦＴの電荷の再配分の制御を実
現するための構成を示す概略平面図であり、図７と同等
部分を同一符号で示している。
現するための構成を示す概略平面図であり、図７と同等
部分を同一符号で示している。
【００２６】ＴＦＴは、ソース電極１１とゲート電極１
２の間のソース領域２１と、ドレイン電極１３とゲート
電極１２の間のドレイン領域２２を有し、ソース電極１
１とドレイン電極１３間の導通を、ゲート電極１２に印
加されるゲート信号で制御する。ここで、ソース領域２
１の信号線方向の幅をＷｓ、走査線方向の長さをＬｓ、
ソース領域２１の折り曲げた部分の幅をＷｓ１、長さを
Ｌｓ２とし、ドレイン領域２２の幅をＷｄ、長さをＬｄ
とする。ただし、Ｌｓ＝Ｌｓ１＋Ｌｓ２である。
２の間のソース領域２１と、ドレイン電極１３とゲート
電極１２の間のドレイン領域２２を有し、ソース電極１
１とドレイン電極１３間の導通を、ゲート電極１２に印
加されるゲート信号で制御する。ここで、ソース領域２
１の信号線方向の幅をＷｓ、走査線方向の長さをＬｓ、
ソース領域２１の折り曲げた部分の幅をＷｓ１、長さを
Ｌｓ２とし、ドレイン領域２２の幅をＷｄ、長さをＬｄ
とする。ただし、Ｌｓ＝Ｌｓ１＋Ｌｓ２である。
【００２７】これら各部の幅や長さ適宜に設定すること
により、上記抵抗ｒｓ及びｒｄの値を給電側と終端側で
異なる値とすることができる。以下、実施例１〜実施例
６により説明する。
により、上記抵抗ｒｓ及びｒｄの値を給電側と終端側で
異なる値とすることができる。以下、実施例１〜実施例
６により説明する。
【００２８】（実施例１）ＴＦＴの電荷の再配分の実施
例１として、給電側では図１に示した幅Ｗｓを幅Ｗｄに
比べて広くとることにより、抵抗ｒｓを小さくし、抵抗
ｒｄを大きくする。また、終端側では幅Ｗｓを幅Ｗｄに
比べ細くすることにより、抵抗ｒｓを大きくし、抵抗ｒ
ｄを小さくする。これにより、給電側と終端側で画素の
液晶層１７に印加される実効電圧の差を最小限とするこ
とができる。
例１として、給電側では図１に示した幅Ｗｓを幅Ｗｄに
比べて広くとることにより、抵抗ｒｓを小さくし、抵抗
ｒｄを大きくする。また、終端側では幅Ｗｓを幅Ｗｄに
比べ細くすることにより、抵抗ｒｓを大きくし、抵抗ｒ
ｄを小さくする。これにより、給電側と終端側で画素の
液晶層１７に印加される実効電圧の差を最小限とするこ
とができる。
【００２９】なお、幅Ｗｓ及び幅Ｗｄの可変幅の許容値
は開口率低下が１割以下となる範囲とする。
は開口率低下が１割以下となる範囲とする。
【００３０】（実施例２）ＴＦＴの電荷の再配分の実施
例２として、給電側では図１に示す長さＬｓ２を短くと
ることにより、抵抗ｒｓを小さくし、長さＬｄを長くす
ることにより、抵抗ｒｄを大きくする。また終端側で
は、図１に示す長さＬｓ２を長くとることにより、抵抗
ｒｓを大きくし、長さＬｄを短くすることにより、抵抗
ｒｄを小さくする。これにより、給電側と終端側で画素
の液晶層１７に印加される実効電圧の差を最小限とする
ことができる。
例２として、給電側では図１に示す長さＬｓ２を短くと
ることにより、抵抗ｒｓを小さくし、長さＬｄを長くす
ることにより、抵抗ｒｄを大きくする。また終端側で
は、図１に示す長さＬｓ２を長くとることにより、抵抗
ｒｓを大きくし、長さＬｄを短くすることにより、抵抗
ｒｄを小さくする。これにより、給電側と終端側で画素
の液晶層１７に印加される実効電圧の差を最小限とする
ことができる。
【００３１】（実施例３）ＴＦＴの電荷の再配分の実施
例３として、図１に示すように、終端側ではソース領域
を折り曲げて長さＬｓ１を長くとること、または幅Ｗｓ
１を細くすることで抵抗ｒｓを大きくする。また、給電
側では長さＬｓ１を短くして、抵抗ｒｓを小さくする。
これにより、上記実施例と同様に実効電圧の差を最小限
とすることができる。
例３として、図１に示すように、終端側ではソース領域
を折り曲げて長さＬｓ１を長くとること、または幅Ｗｓ
１を細くすることで抵抗ｒｓを大きくする。また、給電
側では長さＬｓ１を短くして、抵抗ｒｓを小さくする。
これにより、上記実施例と同様に実効電圧の差を最小限
とすることができる。
【００３２】本実施例は、ソース電極１１に重なるソー
ス領域２１で抵抗を制御するため、開口率低下の影響は
なく、設計の自由度が高いという利点がある。
ス領域２１で抵抗を制御するため、開口率低下の影響は
なく、設計の自由度が高いという利点がある。
【００３３】（実施例４）ＴＦＴの電荷の再配分の実施
例４として、図５に示すように、ＴＦＴのゲート電極１
２をソース又はドレイン側に移動することにより、ソー
ス領域２１及びドレイン領域２２の抵抗ｒｓ、ｒｄの値
を制御することができる。そこで、給電側ではゲート電
極１２をソース電極１１側に配置して抵抗ｒｓを小さ
く、終端側ではゲート電極１２をドレイン電極１３側に
配置して、抵抗ｒｓを大きくする。これにより、上記実
施例と同様に実効電圧の差を最小限とすることできる。
例４として、図５に示すように、ＴＦＴのゲート電極１
２をソース又はドレイン側に移動することにより、ソー
ス領域２１及びドレイン領域２２の抵抗ｒｓ、ｒｄの値
を制御することができる。そこで、給電側ではゲート電
極１２をソース電極１１側に配置して抵抗ｒｓを小さ
く、終端側ではゲート電極１２をドレイン電極１３側に
配置して、抵抗ｒｓを大きくする。これにより、上記実
施例と同様に実効電圧の差を最小限とすることできる。
【００３４】（実施例５）ＴＦＴの電荷の再配分の実施
例５として、図６に示すように、ＴＦＴのＬＤＤ領域２
３の幅を変えることにより、抵抗ｒｓ及びｒｄの抵抗値
を制御することができる。図６はＴＦＴの概略断面図で
あり、図６（ａ）は給電側の概略断面図、図６（ｂ）は
終端側の概略断面図である。
例５として、図６に示すように、ＴＦＴのＬＤＤ領域２
３の幅を変えることにより、抵抗ｒｓ及びｒｄの抵抗値
を制御することができる。図６はＴＦＴの概略断面図で
あり、図６（ａ）は給電側の概略断面図、図６（ｂ）は
終端側の概略断面図である。
【００３５】ＬＤＤ領域２３の抵抗はソース・ドレイン
領域に比べ抵抗が高いため、図６（ａ）に示すように、
給電側ではドレイン側のＬＤＤ領域２３を拡大、ソース
側を縮小して、抵抗ｒｄを大きく、抵抗ｒｓを小さくす
る。また、図６（ｂ）に示すように、終端側ではソース
側のＬＤＤ領域２３を拡大し、ドレイン側のＬＤＤ領域
を縮小して抵抗ｒｓを大きく、抵抗ｒｄを小さくするこ
とができる。これにより、上記実施例と同様に実効電圧
の差を最小限とすることができる。
領域に比べ抵抗が高いため、図６（ａ）に示すように、
給電側ではドレイン側のＬＤＤ領域２３を拡大、ソース
側を縮小して、抵抗ｒｄを大きく、抵抗ｒｓを小さくす
る。また、図６（ｂ）に示すように、終端側ではソース
側のＬＤＤ領域２３を拡大し、ドレイン側のＬＤＤ領域
を縮小して抵抗ｒｓを大きく、抵抗ｒｄを小さくするこ
とができる。これにより、上記実施例と同様に実効電圧
の差を最小限とすることができる。
【００３６】（実施例６）ＴＦＴの電荷の再配分の実施
例６として、図３に示したＬＤＤ領域２３へのイオン
（ｎ−）ドープ量を制御することにより、ＬＤＤ領域２
３の抵抗値を制御し、それにより、抵抗値ｒｓ及び抵抗
値ｒｄを上記実施例と同様に制御することができる。こ
の実施例においても、上記実施例と同様に実効電圧の差
を最小限とすることができる。
例６として、図３に示したＬＤＤ領域２３へのイオン
（ｎ−）ドープ量を制御することにより、ＬＤＤ領域２
３の抵抗値を制御し、それにより、抵抗値ｒｓ及び抵抗
値ｒｄを上記実施例と同様に制御することができる。こ
の実施例においても、上記実施例と同様に実効電圧の差
を最小限とすることができる。
【００３７】（実施例７）ＴＦＴの電荷の再配分の実施
例７として、図３に示したソース領域２１及びドレイン
領域２２へのイオン（ｎ＋）ドープ量を制御することに
より、ｎ＋抵抗を制御し、それにより抵抗ｒｓ及び抵抗
ｒｄの抵抗値を上記実施例と同様に制御することができ
る。この実施例においても、上記実施例と同様に実効電
圧の差を最小限とすることができる。
例７として、図３に示したソース領域２１及びドレイン
領域２２へのイオン（ｎ＋）ドープ量を制御することに
より、ｎ＋抵抗を制御し、それにより抵抗ｒｓ及び抵抗
ｒｄの抵抗値を上記実施例と同様に制御することができ
る。この実施例においても、上記実施例と同様に実効電
圧の差を最小限とすることができる。
【００３８】なお、上記した実施例１及び実施例２は開
口率に影響を与えるため、幅Ｗｓ，Ｗｄ及び長さＬｓ
２、Ｌｄの可変幅の許容値は開口率低下が１割以下とな
る範囲とする。これは開口率の変化が給電側と終端側で
１割以上あると、突き抜け電圧の差はなくなるが、走査
線方向に透過率差による輝度傾斜が生じるためである。
一方、実施例３から実施例７では開口率への影響はない
ため、設計の自由度が高いという利点がある。
口率に影響を与えるため、幅Ｗｓ，Ｗｄ及び長さＬｓ
２、Ｌｄの可変幅の許容値は開口率低下が１割以下とな
る範囲とする。これは開口率の変化が給電側と終端側で
１割以上あると、突き抜け電圧の差はなくなるが、走査
線方向に透過率差による輝度傾斜が生じるためである。
一方、実施例３から実施例７では開口率への影響はない
ため、設計の自由度が高いという利点がある。
【００３９】さらに、上記した実施例１〜７を適宜に組
み合わせることにより、上記した実効電圧の差をさらに
低減することができることは言うまでもない。
み合わせることにより、上記した実効電圧の差をさらに
低減することができることは言うまでもない。
【００４０】上述した各実施例のように、ＴＦＴのゲー
トがオフする際に、画素電極側に再配分されるチャネル
内の電荷（画素ＴＦＴはｎ−ｃｈであるため電子）を給
電側で少なく、終端側で多くすることによって、図８の
（２）で示すように、走査線方向に並ぶ画素の液晶層に
印加される実効電圧の差を最小限とすることができる。
これにより、フリッカや輝度ムラなどの表示不良を低減
して、画像品質を向上させることができる。
トがオフする際に、画素電極側に再配分されるチャネル
内の電荷（画素ＴＦＴはｎ−ｃｈであるため電子）を給
電側で少なく、終端側で多くすることによって、図８の
（２）で示すように、走査線方向に並ぶ画素の液晶層に
印加される実効電圧の差を最小限とすることができる。
これにより、フリッカや輝度ムラなどの表示不良を低減
して、画像品質を向上させることができる。
【００４１】また、ＴＦＴのソース領域２１やドレイン
領域２２の抵抗ｒｓ及びｒｄは、走査線方向に沿って連
続的又は段階的に変化させることで、効果的に輝度ムラ
やフリッカを低減することができる。また、抵抗ｒｓ及
びｒｄの抵抗値を上記のように連続的又は段階的に変化
させると同時に、同一抵抗値を持つＴＦＴが同一信号線
に並ばないようにグラデーション配置とすることで、輝
度ムラなどを分散し、それにより、フリッカや輝度ムラ
などが更に視認されにくくなり一層効果的である。
領域２２の抵抗ｒｓ及びｒｄは、走査線方向に沿って連
続的又は段階的に変化させることで、効果的に輝度ムラ
やフリッカを低減することができる。また、抵抗ｒｓ及
びｒｄの抵抗値を上記のように連続的又は段階的に変化
させると同時に、同一抵抗値を持つＴＦＴが同一信号線
に並ばないようにグラデーション配置とすることで、輝
度ムラなどを分散し、それにより、フリッカや輝度ムラ
などが更に視認されにくくなり一層効果的である。
【００４２】ちなみに、回路シミュレーションの手法を
用いて上述のように抵抗値を決定することにより、図８
の（２）に示すように、パネル内の最大実効電圧の差を
ΔＶ１からΔＶ２のように小さくできることが確認され
た。具体例として、１０型クラスのパネルで検討した結
果、パネル内部でのソース側抵抗ｒｓを走査線方向終端
側に向けて大きくすることにより、従来方法の面内の最
大実効電圧差ΔＶ１に対して、最大電位差ΔＶ２を１／
１０以下まで改善することができた。この際，抵抗ｒｓ
の抵抗値を大きくしたことによる画素の書込み不足は認
められなかった。
用いて上述のように抵抗値を決定することにより、図８
の（２）に示すように、パネル内の最大実効電圧の差を
ΔＶ１からΔＶ２のように小さくできることが確認され
た。具体例として、１０型クラスのパネルで検討した結
果、パネル内部でのソース側抵抗ｒｓを走査線方向終端
側に向けて大きくすることにより、従来方法の面内の最
大実効電圧差ΔＶ１に対して、最大電位差ΔＶ２を１／
１０以下まで改善することができた。この際，抵抗ｒｓ
の抵抗値を大きくしたことによる画素の書込み不足は認
められなかった。
【００４３】
【発明の効果】以上説明したように、本発明に係わる液
晶表示装置によれば、ソース・ドレイン領域及びＬＤＤ
領域の抵抗を制御することにより、パネル内の各画素の
液晶層に印加される実効電圧の差を最小限とすることが
できるため、フリッカや輝度ムラなどの表示不良が低減
され、良好な画像品質を得ることができる。
晶表示装置によれば、ソース・ドレイン領域及びＬＤＤ
領域の抵抗を制御することにより、パネル内の各画素の
液晶層に印加される実効電圧の差を最小限とすることが
できるため、フリッカや輝度ムラなどの表示不良が低減
され、良好な画像品質を得ることができる。
【図１】ＴＦＴの電荷の再配分の制御を実現するための
構成を示す概略平面図。
構成を示す概略平面図。
【図２】実施形態に係わる液晶パネルの基本的な構成を
示す回路構成図。
示す回路構成図。
【図３】図２に示したスイッチング素子ＳＷを構成する
ＴＦＴの基本的な概略断面図。
ＴＦＴの基本的な概略断面図。
【図４】図３に示すＴＦＴの等価回路図。
【図５】実施例４においてＴＦＴの電荷の再配分の制御
を実現するための構成を示す概略平面図。
を実現するための構成を示す概略平面図。
【図６】実施例５においてＴＦＴの電荷の再配分の制御
を実現するための構成を示す概略断面図。
を実現するための構成を示す概略断面図。
【図７】ＴＦＴの一般的な回路構成を示す概略平面図。
【図８】画素の液晶層に印加される実効電圧とパネル位
置との関係を示す特性図。
置との関係を示す特性図。
１０…液晶パネル、１１…ソース電極、１２…ゲート電
極、１３…ドレイン電極、１４…画素電極、１６…共通
電極、１７…液晶層、１８…Ｘドライバ、１９…Ｙドラ
イバ、２１…ソース領域、２２…ドレイン領域、２３…
ＬＤＤ領域
極、１３…ドレイン電極、１４…画素電極、１６…共通
電極、１７…液晶層、１８…Ｘドライバ、１９…Ｙドラ
イバ、２１…ソース領域、２２…ドレイン領域、２３…
ＬＤＤ領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 ６１６Ｖ
Claims (10)
- 【請求項１】 格子状に配置された複数の信号線と複数
の走査線と、これら両線の各交差部に配置された画素電
極と、前記走査線に供給されるゲート信号によりオン／
オフ制御され、オン時に前記信号線と前記画素電極間を
導通させて前記信号線に供給されたデータ信号を前記画
素電極に書き込むスイッチング素子と、前記画素電極に
対し液晶層を介して対向配置された共通電極とから構成
される表示パネルを備えた液晶表示装置において、 前記走査線方向に沿って並ぶ前記スイッチング素子であ
るＴＦＴのソース領域とソース領域側のＬＤＤ領域及び
ドレイン領域とドレイン領域側のＬＤＤ領域の少なくと
も一方の抵抗値を、前記ゲート信号が給電側から終端側
へ伝搬する際の遅延に対応して設定したことを特徴とす
る液晶表示装置。 - 【請求項２】 前記ＴＦＴのソース領域とソース領域側
のＬＤＤ領域及びドレイン領域とドレイン領域側のＬＤ
Ｄ領域の少なくとも一方の抵抗値を、前記走査線方向に
沿って連続的又は段階的に変化させ、前記ゲート信号の
給電側から終端側にかけて抵抗値分布を持たせたことを
特徴とする請求項１記載の液晶表示装置。 - 【請求項３】 前記ＴＦＴのソース領域とソース領域側
のＬＤＤ領域及びドレイン領域とドレイン領域側のＬＤ
Ｄ領域の少なくとも一方の抵抗値が、同一信号線上の他
のＴＦＴの抵抗値と異なるように配置したことを特徴と
する請求項１記載の液晶表示装置。 - 【請求項４】 前記ＴＦＴのソース領域とソース領域側
のＬＤＤ領域及びドレイン領域とドレイン領域側のＬＤ
Ｄ領域の少なくとも一方の抵抗値は、前記ソース領域ま
たはドレイン領域の少なくとも一方の幅を変えることに
より設定することを特徴とする請求項１記載の液晶表示
装置。 - 【請求項５】 前記ＴＦＴのソース領域とソース領域側
のＬＤＤ領域及びドレイン領域とドレイン領域側のＬＤ
Ｄ領域の少なくとも一方の抵抗値は、前記ソース領域ま
たはドレイン領域の少なくとも一方の長さを変えること
により設定することを特徴とする請求項１記載の液晶表
示装置。 - 【請求項６】 前記ＴＦＴのソース領域とソース領域側
のＬＤＤ領域及びドレイン領域とドレイン領域側のＬＤ
Ｄ領域の少なくとも一方の抵抗値は、前記ソース領域を
折り曲げてソース電極の下側に延長し、このソース電極
の下側部分のソース領域の長さを変えることにより設定
することを特徴とする請求項１記載の液晶表示装置。 - 【請求項７】 前記ＴＦＴのソース領域とソース領域側
のＬＤＤ領域及びドレイン領域とドレイン領域側のＬＤ
Ｄ領域の少なくとも一方の抵抗値は、前記ゲート電極を
ソース電極側又はドレイン電極側に移動することにより
設定することを特徴とする請求項１記載の液晶表示装
置。 - 【請求項８】 前記ＴＦＴのソース領域とソース領域側
のＬＤＤ領域及びドレイン領域とドレイン領域側のＬＤ
Ｄ領域の少なくとも一方の抵抗値は、前記ソース領域側
のＬＤＤ領域とドレイン領域側のＬＤＤ領域の少なくと
も一方のＬＤＤ領域の幅を変えることにより設定するこ
とを特徴とする請求項１記載の液晶表示装置。 - 【請求項９】 前記ＴＦＴのソース領域とソース領域側
のＬＤＤ領域及びドレイン領域とドレイン領域側のＬＤ
Ｄ領域の少なくとも一方の抵抗値は、前記ソース領域側
のＬＤＤ領域とドレイン領域側のＬＤＤ領域の少なくと
も一方のイオンドープ量を変えることにより設定するこ
とを特徴とする請求項１記載の液晶表示装置。 - 【請求項１０】 前記ＴＦＴのソース領域とソース領域
側のＬＤＤ領域及びドレイン領域とドレイン領域側のＬ
ＤＤ領域の少なくとも一方の抵抗値は、前記ＴＦＴのソ
ース領域とドレイン領域の少なくとも一方のイオンドー
プ量を変えることにより設定することを特徴とする請求
項１記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000287568A JP2002098990A (ja) | 2000-09-21 | 2000-09-21 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000287568A JP2002098990A (ja) | 2000-09-21 | 2000-09-21 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002098990A true JP2002098990A (ja) | 2002-04-05 |
Family
ID=18771292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000287568A Pending JP2002098990A (ja) | 2000-09-21 | 2000-09-21 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002098990A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009047718A (ja) * | 2007-08-13 | 2009-03-05 | Sony Corp | 有機エレクトロルミネッセンス表示装置、及び、有機エレクトロルミネッセンス発光部を駆動するための駆動回路、並びに、有機エレクトロルミネッセンス発光部の駆動方法 |
| WO2011074391A1 (en) * | 2009-12-18 | 2011-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
| US20120119982A1 (en) * | 2010-11-16 | 2012-05-17 | Toshiba Mobile Display Co., Ltd. | Liquid crystal display device |
| US9269725B2 (en) | 2010-01-24 | 2016-02-23 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| CN105549287A (zh) * | 2016-01-08 | 2016-05-04 | 友达光电股份有限公司 | 像素结构及显示面板 |
-
2000
- 2000-09-21 JP JP2000287568A patent/JP2002098990A/ja active Pending
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009047718A (ja) * | 2007-08-13 | 2009-03-05 | Sony Corp | 有機エレクトロルミネッセンス表示装置、及び、有機エレクトロルミネッセンス発光部を駆動するための駆動回路、並びに、有機エレクトロルミネッセンス発光部の駆動方法 |
| US8823893B2 (en) | 2009-12-18 | 2014-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device with transistor including oxide semiconductor layer and electronic device |
| JP2011237760A (ja) * | 2009-12-18 | 2011-11-24 | Semiconductor Energy Lab Co Ltd | 液晶表示装置及び電子機器 |
| US11798952B2 (en) | 2009-12-18 | 2023-10-24 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
| KR101282383B1 (ko) | 2009-12-18 | 2013-07-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시 장치 및 전자 기기 |
| TWI424240B (zh) * | 2009-12-18 | 2014-01-21 | Semiconductor Energy Lab | 液晶顯示裝置及電子裝置 |
| KR101765849B1 (ko) | 2009-12-18 | 2017-08-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시 장치 및 전자 기기 |
| TWI457677B (zh) * | 2009-12-18 | 2014-10-21 | Semiconductor Energy Lab | 液晶顯示裝置及電子裝置 |
| US11282864B2 (en) | 2009-12-18 | 2022-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
| US9244323B2 (en) | 2009-12-18 | 2016-01-26 | Semiconductor Energy Laboratory Co., Ltd | Liquid crystal display device and electronic device |
| WO2011074391A1 (en) * | 2009-12-18 | 2011-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
| US10256254B2 (en) | 2009-12-18 | 2019-04-09 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
| EP2513893A4 (en) * | 2009-12-18 | 2016-09-07 | Semiconductor Energy Lab | Liquid crystal display device and electronic device |
| US9620525B2 (en) | 2009-12-18 | 2017-04-11 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
| US9269725B2 (en) | 2010-01-24 | 2016-02-23 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US10211230B2 (en) | 2010-01-24 | 2019-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9176354B2 (en) * | 2010-11-16 | 2015-11-03 | Japan Display Inc. | Liquid crystal display device |
| US20120119982A1 (en) * | 2010-11-16 | 2012-05-17 | Toshiba Mobile Display Co., Ltd. | Liquid crystal display device |
| CN105549287B (zh) * | 2016-01-08 | 2018-09-07 | 友达光电股份有限公司 | 像素结构及显示面板 |
| CN105549287A (zh) * | 2016-01-08 | 2016-05-04 | 友达光电股份有限公司 | 像素结构及显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8878829B2 (en) | Liquid crystal display and common electrode drive circuit thereof | |
| US8248550B2 (en) | Liquid crystal display device | |
| JP5342004B2 (ja) | 液晶表示装置 | |
| US20140218347A1 (en) | Liquid crystal display and driving method thereof | |
| JP3929206B2 (ja) | 液晶表示装置 | |
| US20080158124A1 (en) | Display apparatus | |
| TWI554932B (zh) | 觸控螢幕之觸控與顯示電路及觸控與顯示控制模組，以及觸控螢幕之控制方法 | |
| US20070188432A1 (en) | Method and apparatus of driving liquid crystal display device | |
| KR20010030241A (ko) | 액티브 매트릭스형 액정 표시 소자 및 그 제조 방법 | |
| US6873378B2 (en) | Liquid crystal display panel | |
| KR20070060757A (ko) | 표시 장치 및 그 구동 장치 | |
| KR100942833B1 (ko) | 액정표시장치 및 그의 구동장치 | |
| JP3423165B2 (ja) | 液晶表示装置 | |
| WO2011013262A1 (ja) | 液晶表示素子、液晶表示装置、及び、液晶表示素子の表示方法 | |
| JP5412524B2 (ja) | 液晶表示装置 | |
| US6738106B1 (en) | Liquid crystal display device | |
| JP2002098990A (ja) | 液晶表示装置 | |
| US7428035B2 (en) | Liquid crystal display device with heating conductive lines formed substantially in parallel with gate lines and data lines | |
| KR20070035741A (ko) | 액정 표시 장치 및 그 구동 방법 | |
| US8384703B2 (en) | Liquid crystal display device | |
| JP2019536093A (ja) | 薄膜トランジスタアレイ基板及び表示パネル | |
| JPH05224235A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH1184417A (ja) | アクティブマトリックス型液晶表示素子及びその駆動方法 | |
| JP2000131713A (ja) | 液晶表示装置 | |
| US20120212463A1 (en) | Display apparatus |