JP2000147552A - 電気光学装置用基板、電気光学装置及びそれを用いた電子機器 - Google Patents

Abstract

(57)【要約】 【課題】 液晶パネルは、視野角が広い，明るい表示を
得るためには、あらゆる角度からの入射光に対し、表示
画面に垂直な方向へ散乱する光の強度を増加させる必要
があり、そのためには、最適な反射特性を有する反射電
極を作成することが必要となっていた。 【解決手段】このため液晶パネル用基板の反射電極１３
の下方に形成された絶縁膜１１ａには、液晶画素駆動回
路と反射電極１３の接続部１２を形成し、前記絶縁膜１
１ａにおける接続部１２以外の領域には不規則な配置の
凹部１１ｂを形成した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、反射型液晶パネル
を構成する反射電極側基板の構造、及びその基板を用い
て構成される電気光学装置に関し、さらにはその電気光
学装置を用いた電子機器に関する。

【０００２】

【従来の技術】近年、携帯電話や携帯情報端末といった
携帯機器等の情報表示デバイスとして電気光学装置の一
例である液晶パネルが用いられている。また、近年、表
示する情報の内容は、キャラクタ表示程度だったものか
ら、一度に多くの情報を表示するためにドットマトリク
ス型の液晶パネルが用いられ、画素数も次第に多くなり
高デューティとなってきた。

【０００３】従来、上記のような携帯機器には表示デバ
イスとして単純マトリクス型液晶パネルが用いられてい
た。しかし、単純マトリクス型液晶パネルではマルチプ
レックス駆動を行う際に、行走査線の選択信号として、
高デューティになるほど高い電圧が必要となる。従っ
て、少しでも消費電力を減らしたいという要求の強いバ
ッテリー駆動を行う携帯機器においては大きな問題とな
っていた。

【０００４】この問題を解決するために、液晶パネルの
基板を半導体基板とし、半導体基板にメモリ回路を画素
毎に形成し、メモリ回路の保持データに基づいて表示制
御を行うスタティック駆動型の反射型液晶パネルが提案
されている。

【０００５】こうした外部から入射した光を反射させて
表示を行う反射型液晶パネルは、光源であるバックライ
トが不要であるため消費電力が低く、薄型であり軽量化
が可能となることで注目されている。

【０００６】

【発明が解決しようとする課題】ところで、液晶パネル
またそれを用いた電子機器は、コントラストが高い，応
答速度が比較的速い，駆動電圧が低い，階調表示が容易
であるなど、ディスプレイとして基本的に必要とされる
諸特性をバランス良く具備しているが、一方では、原理
的に視野角が狭い，明るい表示に適さないなどの難点を
有している。

【０００７】ここで、視野角が広い，明るい表示を得る
ためには、あらゆる角度からの入射光に対し、表示画面
に垂直な方向へ散乱する光の強度を増加させる必要があ
る。そのためには、最適な反射特性を有する反射電極を
作成することが必要となる。

【０００８】この発明の目的は、反射型液晶パネルにお
いて、上述の問題を解決し、最適な反射特性を有する反
射電極を容易に、かつ再現性良く作成することができ、
表示品位が向上する反射型液晶パネルを提供することに
ある。

【０００９】

【課題を解決するための手段】本発明に係る電気光学装
置用基板は、上記の目的を達成するため、反射電極の下
方に形成された絶縁膜に、液晶画素駆動回路と反射電極
との接続部を形成するとともに、前記絶縁膜における該
接続部以外の領域には不規則な配置の凹部を形成してな
ることを主要な特徴とするものである。さらに詳細には
次の通りである。

【００１０】まず、本発明は、基板上に複数の列走査線
およびこの列走査線と直交する複数の行走査線が配置さ
れ、前記複数の列走査線と行走査線の交点毎に画素電極
となる反射電極が配置され、各反射電極にはスイッチン
グ制御回路および液晶画素駆動回路を具備した電気光学
装置用基板において、前記反射電極の下方に形成された
絶縁膜には、液晶画素駆動回路と反射電極との接続部が
形成され、該絶縁膜における該接続部以外の領域には不
規則な配置の凹部が形成されてなることを特徴とする電
気光学装置用基板を提供するものである。

【００１１】かかる電気光学装置用基板によれば、前記
凹部の形成された絶縁膜に反射電極が形成されているた
め、前記絶縁膜の凹凸に沿って反射電極も凹凸を有する
ようになる。従って、この凹凸により光を拡散すること
ができ、プロセスを増加させることなく、最適な反射特
性を有する反射電極を容易に、かつ再現性良く作成する
ことができ、表示品位が向上することができる。

【００１２】この電気光学装置用基板において、液晶画
素駆動回路と反射電極との接続部と、この接続部以外の
領域に形成された不規則な配置の凹部は、異なるマスク
を使用して形成してもよい。

【００１３】また、基板は半導体基板からなるもの、例
えば単結晶シリコンにより構成することが出来る。

【００１４】また、基板は透明基板からなるもの、例え
ばガラスにより構成する事もできる。

【００１５】前記絶縁膜にはＳＯＧ膜を塗布してもよ
い。また、このＳＯＧ膜はエッチバックしてもよい。こ
のようにすることで、良好な反射特性を有する反射電極
が形成される。

【００１６】また、この発明は、以上説明した各電気光
学装置用基板のいずれかと、入射側の透明基板とが間隙
を有して配置されるとともに、前記液晶パネル用基板と
前記透明基板との間隙内に液晶が挟持されて構成される
電気光学装置を提供するものである。

【００１７】さらに、この発明は、上記電気光学装置を
用いた電子機器を提供するものである。

【００１８】

【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。尚、本実施形態では、電気光学装置
の一例として液晶パネルを用いて説明する。

【００１９】Ａ．液晶パネルの全体構成と本発明の反射
電極側基板の構成 図１は、本発明を適用した反射型液晶パネルの反射電極
側基板の画素領域の第１の実施形態の断面図を示す。

【００２０】本発明における反射電極側基板は、図１に
示されるように、基板１上に各種の層を形成してなるも
のである。本実施形態では、この基板１として、半導体
基板を用いている。なお、この基板１の材料は本実施形
態に限定されるものではなく、例えばガラス基板のよう
な透明基板を用いてもよい。

【００２１】ここで、反射電極側基板の具体的な構成の
理解を容易にするため、その説明に先立って、まず、本
発明が適用される反射型液晶パネルの全体構成について
その概要を説明する。

【００２２】図９および図１０に示されるように、この
反射型液晶パネルにおいては、反射電極側の基板１（３
２）の中央部に画素領域２０が設けられ、この画素領域
２０に行走査線と列走査線がマトリックス状に配置され
ている。そして、行走査線と列走査線との各交点に対応
して各画素が配置され、各画素には、後述するように、
反射電極１３と液晶画素駆動回路１０１（図７および図
８参照）が設けられている。

【００２３】一方、画素領域２０の周辺領域には、行走
査線に行走査信号を供給する行走査線駆動回路２３、列
走査線に列走査信号を供給する列走査線駆動回路２１、
パッド領域２６を介して外部から入力データを取り込む
入力データ線２２が配置される。

【００２４】以上が反射電極側基板１（３２）の構成の
概略である。

【００２５】この反射電極側基板１（３２）には、内面
に共通電極３３が形成されたガラスからなる対向基板３
５が、シール材３６により領域（実線と一点鎖線で挟ま
れた領域）３６にて接着固定されている。そして、反対
電極側基板１（３２）と対向基板３５との間隙に液晶３
７が封入されて液晶パネルが構成されている。なお、点
線にて挟まれた領域２５は画素領域周辺を遮光する遮光
膜を示す。

【００２６】次に図１に戻り、基板１の断面構造につい
て説明する。この図１では、図面の煩雑化を防ぐため、
上記画素領域２０内の一部の領域に対応した断面構造が
示されている。図１において、基板１は単結晶シリコン
のようなＰ型半導体基板（Ｎ型半導体基板でもよい）で
ある。Ｎ型ウェル領域２は、基板１の表面に形成され、
基板より不純物濃度の高い領域である。このＮ型ウェル
領域２は、図９の液晶パネル平面図に示される列走査線
駆動回路２１や行走査線駆動回路２３、入力データ線２
２等の周辺回路を構成する素子が形成される部分のウェ
ル領域とは分離して形成してもよい。

【００２７】３は基板１の表面に形成された素子分離用
のフィールド酸化膜（いわゆるＬＯＣＯＳ）である。こ
のフィールド酸化膜３は選択熱酸化によって形成され
る。そして、フィールド酸化膜３には開口部が形成され
ており、この開口部の内側中央には、シリコン基板表面
の熱酸化により形成されるゲート酸化膜を介してポリシ
リコンまたはメタルシリサイド等からなるゲート電極５
が形成され、このゲート電極５の両側の基板表面には不
純物層（以下、ドーピング層という）からなるソース・
ドレイン領域６ａ，６ｂが形成され、電界効果トランジ
スタ（以下、ＦＥＴという）が構成されている。このＦ
ＥＴが、上述した液晶画素駆動回路１０１を構成する各
ＦＥＴの中の１つである。

【００２８】そして、上記ソース・ドレイン領域６ａ、
６ｂの上方には、ＢＰＳＧ（BoronPhosphorus Silica G
rass）膜のような第１層間絶縁膜７を介してアルミニウ
ム層あるいはタンタル層からなる第１の導電層８ａ，８
ｂが形成されている。このアルミニウム層あるいはタン
タル層は、本実施形態ではスパッタ法で５００ｎｍ堆積
させた。

【００２９】第１の導電層８ａは、上記絶縁膜７に形成
されたコンタクトホールを介してソース領域（またはド
レイン領域）６ａと電気的に接続され、ＦＥＴのソース
電極（またはドレイン電極）を構成している。また、第
１の導電層８ｂは、上記絶縁膜７に形成されたコンタク
トホールにてＦＥＴのドレイン領域（またはソース領
域）６ｂに電気的に接続され、ドレイン電極（またはソ
ース電極）を構成している。

【００３０】また、上記第１の導電層８ａ，８ｂの上方
には、シリコン酸化膜からなる第２層間絶縁膜９が形成
されている。この第２層間絶縁膜９は、例えばスパッタ
法、あるいはＴＥＯＳ（テトラエチルオルソシリケー
ト）を用いたプラズマＣＶＤ法により形成できる。本実
施形態においては、シリコン酸化膜をＴＥＯＳのプラズ
マＣＶＤにより１１００ｎｍ堆積させた。

【００３１】そして、この第２層間絶縁膜９にはコンタ
クトホール９ｂが形成され、さらにその上方にはアルミ
ニウム層あるいはタンタル層からなる第２の導電層１０
ａおよび１０ｂが形成されている。このアルミニウム層
あるいはタンタル層は、本実施形態ではスパッタ法で５
００ｎｍ堆積させた。この第２の導電層１０ａおよび１
０ｂのうち導電層１０ｂは、コンタクトホール９ｂを介
して第１の導電層８ｂと電気的に接続されている。

【００３２】ここで、第２の導電層１０ｂと同時に形成
される第２の導電層１０ａは、ドレイン電極８ｂと反射
電極１３の接続部である第２の導電層１０ｂを除いた、
画素領域のほぼ全域を遮光するように形成されている。
これは、入射する光が基板の半導体層側に入り込んでＦ
ＥＴが光リークしないようにするためである。

【００３３】なお、本実施形態では、上記第２の導電層
１０ｂは、コンタクトホール９ｂを介して上記第１の導
電層８ｂに直接接続したが、タングステン等の高融点金
属からなる接続プラグを用いて接続しても良い。

【００３４】上記第２の導電層１０ｂの上方には、第３
層間絶縁膜１１ａが形成されている。本実施形態におい
て、この第３層間絶縁膜１１ａは、ＴＥＯＳのプラズマ
ＣＶＤによる１１００ｎｍのシリコン酸化膜とした。こ
の第３層間絶縁膜１１ａを形成した後、上記第２の導電
層１０ｂと反射電極１３の接続部以外の領域に不規則に
配置された凹部１１ｂをドライエッチングにより形成し
た。そして、この凹部１１ｂを形成した後、ＳＯＧ膜１
１ｃを厚さ３２０ｎｍ堆積させた。なお、ＳＯＧ膜１１
ｃの厚さは、本実施形態に限定されるものではない。た
だし、第２の導電層１０ｂと反射電極１３の接続部以外
の領域に適当な凹部を形成するためには、ＳＯＧ膜１１
ｃの厚さは、１００〜５００ｎｍであることが望まし
い。また、ＳＯＧ膜１１ｃを形成した後、このＳＯＧ膜
１１ｃと第３層間絶縁膜１１ａを、選択性のない条件あ
るいは任意の条件でエッチングしても良い。本実施形態
では、ＳＯＧ膜１１ｃと第３層間絶縁膜１１ａを、選択
性のない条件で５００ｎｍエッチングした。なお、この
ときのエッチ量は、本実施形態に限定されるものではな
いが、１００〜５００ｎｍであることが望ましい。この
とき、第２の導電層１０ｂと反射電極１３の接続部以外
の領域に形成された凹部のテーパは、なだらかな曲線形
状となり、良好な反射特性を有する反射電極が形成され
る。

【００３５】また、本実施形態では、凹部１１ｂの形状
には円を適用した。穴の直径は０．５〜５μｍが望まし
く、この範囲の任意のサイズあるいは数種類のサイズで
あっても良い。また、凹部の形状は本実施形態に限定さ
れるものではない。例えば正八角形のような多角形を適
用しても良い。

【００３６】第２の導電層１０ａと同時に形成された第
２の導電層１０ｂと反射電極１３との接続は、第３層間
絶縁膜１１ａ，およびＳＯＧ膜１１ｃに開口されたコン
タクトホールに、タングステン等の高融点金属からなる
接続プラグ１２をＣＶＤ法等で埋め込み形成して行われ
る。

【００３７】上記接続プラグ１２を形成後、反射電極１
３には第３の導電層からなるアルミニウムを低温スパッ
タ法により形成した。

【００３８】以上のプロセスにより、第３層間絶縁膜を
凹状に設けた上に反射電極を形成することにより、第３
層間絶縁膜の凹凸に沿って反射電極も凹凸を有するよう
になる。このため、光を拡散することができ、プロセス
を増加させることなく、最適な反射特性を有する反射電
極を容易に、かつ再現性良く作成することができ、表示
品位が向上する反射型液晶パネルを提供することができ
た。

【００３９】次に、図５を参照して図１に示されている
反射型液晶パネルの反射電極側基板における画素領域の
凹部ならびに遮光層の配置を説明する。

【００４０】図５（ａ）は、本発明を適用した反射型液
晶パネルの反射電極側基板における画素領域の凹部の配
置を示す。この図５（ａ）において、凹部１１ｂは、第
２の導電層１０ｂと反射電極１３の接続部以外の領域に
不規則に配置されている。また、接続プラグ１２は、第
２の導電層１０ｂと反射電極１３とを接続している。ま
た、凹部１１ｂは、この図５（ａ）に示すように、第２
の導電層１０ｂと反射電極１３の接続部以外のほぼ全域
に配置することができ、これにより、最適な反射特性を
有する反射電極を容易に、かつ再現性良く作成すること
ができる。

【００４１】図５（ｂ）は、本発明を適用した反射型液
晶パネルの遮光層の第１の構成例を示す平面図である。
この図５（ｂ）に示すように、第１の導電層８ｂと反射
電極１３の接続部となる第２の導電層１０ｂを除いたほ
ぼ全域にわたって遮光層として第２の導電層１０ａを形
成することができる。

【００４２】Ｂ．本発明の反射電極側基板の画素領域の
他の構成例 図２は、本発明を適用した反射型液晶パネルの反射電極
側基板の画素領域の第２の実施形態の断面図を示す。本
実施形態では、接続プラグを用いず、第二の導電層１０
ｂと反射電極１３を直接接続した。本実施形態は、工程
プロセスの簡略化という点において、非常に有効であ
る。

【００４３】図３は、本発明を適用した反射型液晶パネ
ルの反射電極側基板の画素領域の第３の実施形態の断面
図を示す。本実施形態では、ドレイン領域（またはソー
ス領域）６ｂと反射電極１３を、接続プラグ１２により
電気的に接続している。接続プラグにはタングステン等
の高融点金属を用いた。

【００４４】このとき、図６に示すように、第２の導電
層１０ａは、各画素における接続プラグ１２の形成され
るコンタクトホールの周囲を除き、画素領域全域、さら
には画素領域全体にわたって形成することができるた
め、さらに好適な遮光機能を有する遮光層を形成するこ
とが可能となる。

【００４５】図４は、本発明を適用した反射型液晶パネ
ルの反射電極側基板の画素領域の第４の実施形態の断面
図を示す。図４において図１、図２および図３と同一符
号が付けられている箇所は、これらの図と同一機能を有
する層を示す。

【００４６】本実施形態においては、基板１は石英や無
アルカリ性のガラス基板であり、この絶縁基板上には単
結晶又は多結晶あるいはアモルファスのシリコン膜（６
ａ，６ｂの形成層）が形成されており、このシリコン膜
上には、例えば熱酸化して形成した酸化シリコン膜とＣ
ＶＤ法で堆積した窒化シリコンの二層構造からなる絶縁
膜が形成される。

【００４７】また、シリコン膜の６ａ，６ｂの領域に
は、Ｎ型不純物（またはＰ型不純物）がドーピングされ
て、ＴＦＴのソース・ドレイン領域６ａ，６ｂが形成さ
れ、絶縁膜上には、ＴＦＴのゲート電極５がポリシリコ
ンまたはメタルシリサイド等により形成される。

【００４８】また、ゲート電極５上には酸化シリコンに
より形成される第１層間絶縁膜７が形成され、第１層間
絶縁膜７の上方には、一層目のアルミニウム層あるいは
タンタル層からなる第１の導電層８ａ，８ｂが形成さ
れ、第１の導電層８ａは上記絶縁膜７に形成されたコン
タクトホールを介してソース領域（またはドレイン領
域）６ａと電気的に接続され、ＦＥＴのソース電極（ま
たはドレイン電極）を構成する。また、第１の導電層８
ｂは上記絶縁膜７に形成されたコンタクトホールにてＦ
ＥＴのドレイン領域（またはソース領域）６ｂに電気的
に接続され、ドレイン電極（またはソース電極）を構成
する。

【００４９】また、上記第１の導電層８ａ，８ｂの上方
にはシリコン酸化膜からなる第２層間絶縁膜９が形成さ
れ、第２層間絶縁膜９にはコンタクトホール９ｂが形成
される。さらにその上方にはアルミニウム層あるいはタ
ンタル層からなる第２の導電層１０ａおよび１０ｂを形
成した。第１の導電層８ｂと第２の導電層１０ｂはコン
タクトホール９ｂを介して電気的に接続されている。

【００５０】第２の導電層１０ａは、入射する光が基板
の半導体層側に入り込んでＦＥＴが光リークしないよう
に、遮光する機能を有している。また、本実施形態で
は、上記第２の導電層１０ｂは、コンタクトホール９ｂ
を介して上記第１の導電層８ｂに直接接続したが、タン
グステン等の高融点金属からなる接続プラグを用いて接
続しても良い。

【００５１】第２の導電層１０ｂの上方には第３層間絶
縁膜１１ａを形成する。第３層間絶縁膜１１ａには、第
２の導電層１０ｂと反射電極１３の接続部以外の領域に
不規則に配置された凹部１１ｂをドライエッチングによ
り形成した。前記凹部１１ｂを形成した後、ＳＯＧ膜１
１ｃを厚さ３２０ｎｍ堆積させた。なお、前記ＳＯＧ膜
１１ｃの厚さは、本実施形態に限定されるものではな
い。ただし、第２の導電層１０ｂと反射電極１３の接続
部以外の領域に適当な凹部を形成するためには、ＳＯＧ
膜１１ｃの厚さは、１００〜５００ｎｍであることが望
ましい。また、ＳＯＧ膜１１ｃを形成した後、このＳＯ
Ｇ膜１１ｃと第３層間絶縁膜１１ａを、選択性のない条
件あるいは任意の条件でエッチングしても良い。本実施
形態では、ＳＯＧ膜１１ｃと第３層間絶縁膜１１ａを、
選択性のない条件で５００ｎｍエッチングした。なお、
このときのエッチ量は、本実施形態に限定されるもので
はなく、１００〜５００ｎｍであることが望ましい。こ
のとき、第２の導電層１０ｂと反射電極１３の接続部以
外の領域に形成された凹部のテーパは、なだらかな曲線
形状となり、良好な反射特性を有する反射電極が形成さ
れる。

【００５２】また、本実施形態では、凹部１１ｂの形状
には円を適用した。穴の直径は０．５〜５μｍが望まし
く、この範囲の任意のサイズあるいは数種類のサイズで
あっても良い。また、凹部の形状は本実施形態に限定さ
れるものではない。例えば正八角形のような多角形を適
用しても良い。

【００５３】第２の導電層１０ａと同時に形成された第
２の導電層１０ｂと反射電極１３の接続は、第３層間絶
縁膜１１ａ，およびＳＯＧ膜１１ｃに開口されたコンタ
クトホールに、タングステン等の高融点金属からなる接
続プラグ１２をＣＶＤ法等で埋め込み形成して行われ
る。

【００５４】上記接続プラグ１２を形成後、反射電極１
３には第３の導電層からなるアルミニウムを低温スパッ
タ法により形成した。

【００５５】以上のプロセスにより、第３層間絶縁膜を
凹状に設けた上に反射電極を形成することにより、第３
層間絶縁膜の凹凸に沿って反射電極も凹凸を有するよう
になる。このため、光を拡散することができ、プロセス
を増加させることなく、最適な反射特性を有する反射電
極を容易に、かつ再現性良く作成することができ、表示
品位が向上する反射型液晶パネルを提供することができ
る。

【００５６】また、図ではゲート電極がチャネルより上
方に位置するトップゲートタイプであるが、ゲート電極
を先に形成し、ゲート絶縁膜を介した上にチャネルとな
るシリコン膜を配置するボトムゲートタイプにしてもよ
い。

【００５７】Ｃ．本発明の液晶パネルの画素及びその駆
動回路の説明 図７は、本発明の液晶パネルの画素及びその駆動回路な
どの一例を示すブロック図である。

【００５８】図７において、画素領域には、行走査線１
１０−ｎ（ｎは行走査線の行を示す自然数）と列走査線
１１２−ｍ（ｍは列走査線の列を示す自然数）がマトリ
クス状に配置され、互いの走査線の交差点に各画素の駆
動回路が構成される。また、画素領域には列走査線１１
２−ｍに沿って入力データ線１１４から分岐した列デー
タ線１１５−ｄ（ｄは列データ線の列を示す自然数）も
配置される。画素領域の行側の周辺領域には行走査線駆
動回路１１１が配置され、画素領域の列側の周辺領域に
は列走査線駆動回路１１３が配置される。

【００５９】行走査線駆動回路用制御信号１２０により
行走査線駆動回路１１１が制御され、選択された行走査
線１１０−ｎには選択信号が出力される。選択されない
行走査線は非選択電位に設定される。同様に、列走査線
駆動回路用制御信号１２１により列走査線駆動回路１１
３が制御され、選択された列走査線１１２−ｍに選択信
号が出力され、非選択の列走査線は非選択電位に設定さ
れる。いずれの行走査線及びいずれの列走査線を選択す
るかは制御信号１２０，１２１により決められる。つま
り、制御信号１２０，１２１は選択画素を指定するアド
レス信号である。

【００６０】選択された行走査線１１０−ｎと選択され
た列走査線１１２−ｍの交差点近傍に配置されるスイッ
チング制御回路１０９は、両走査線の選択信号を受けて
オン信号を出力し、行走査線１１０−ｎと列走査線１１
２−ｍの少なくとも一方が非選択となるとオフ信号を出
力する。すなわち、選択された行走査線と列走査線の交
差点に位置する画素のスイッチング制御回路１０９のみ
からオン信号が出力され、他のスイッチング制御回路か
らはオフ信号が出力される。本実施形態では、このスイ
ッチング制御回路１０９のオン、オフ信号により液晶画
素駆動回路１０１を制御する。

【００６１】次に、液晶画素駆動回路１０１の構成およ
び動作を説明する。

【００６２】スイッチング回路１０２はスイッチング制
御回路１０９のオン信号により導通状態となり、オフ信
号により非導通状態となる。スイッチング回路１０２は
導通状態となると、そこに接続されている列データ線１
１５−ｄのデータ信号をスイッチング回路１０２を介し
てメモリ回路１０３に書き込む。一方、スイッチング回
路１０２はスイッチング制御回路１０９のオフ信号によ
り非導通状態となりメモリ回路１０３に書き込まれたデ
ータ信号を保持する。

【００６３】メモリ回路１０３に保持されたデータ信号
は、画素毎に配置される液晶画素ドライバ１０４に供給
される。液晶画素ドライバ１０４は供給されたデータ信
号のレベルに応じて、第１の電圧信号線１１８に供給さ
れる第１の電圧１１６、又は第２の電圧信号線１１９に
供給される第２の電圧１１７のいずれかを液晶画素１０
５の画素電極１０６に供給する。第１の電圧１１６は、
液晶パネルがノーマリーホワイト表示の場合に、液晶画
素１０５を黒表示状態とする電圧であり、一方第２の電
圧１１７は液晶画素１０５を白表示状態とする電圧であ
る。

【００６４】メモリ回路１０３に保持されたデータ信号
がＨレベルの場合は、液晶画素ドライバ１０４におい
て、ノーマリーホワイト表示の場合液晶を黒表示させる
第１の電圧信号線１１８に接続されるゲートが導通状態
となり、画素電極１０６に第１の電圧１１６が供給さ
れ、対向電極１０８に供給される基準電圧１２２との電
位差により液晶画素１０５が黒表示状態となる。同様
に、保持されたデータ信号がＬレベルの場合は、液晶画
素ドライバ１０４において第２の電圧信号線１１９に接
続されるゲートが導通状態となり、画素電極１０６に第
２の電圧１１７が供給され液晶画素１０５が白表示状態
となる。

【００６５】以上の構成により、電源電圧、第１、第２
の電圧信号および基準電圧ともロジック電圧程度で駆動
でき、かつ画面表示の書き換えが必要ない場合はメモリ
回路のデータ保持機能により表示状態を保持できるので
ほとんど電流が流れない。

【００６６】なお、液晶画素１０５は、保持されたデー
タ信号に応じて液晶画素ドライバ１０４から出力された
第１の電圧１１６或いは第２の電圧１１７のいずれか一
方が選択されて供給される画素電極１０６が画素毎に設
けられ、この画素電極１０６と対向電極１０８との間に
介在する液晶層１０７に両電極の電位差が印加され、こ
の電位差に応じた液晶分子の配向変化に応じて黒表示状
態（オン表示状態ともいう）と白表示状態（オフ表示状
態ともいう）となる。液晶パネルは、上述のように、半
導体基板とガラス等の光透過性基板との間に液晶を封入
して挟持し、半導体基板に、マトリクス状に画素電極を
配置し、その画素電極の下方に上記液晶画素駆動回路、
行走査線、列走査線、データ線、行走査線駆動回路、列
走査線駆動回路などを形成する。各画素は、画素電極１
０６と、対向する光透過性基板の内面に形成された対向
電極１０８との間に画素毎に電圧を印加して、その間に
介在される画素毎の液晶層１０７に電圧供給し、液晶分
子の配向を各画素毎に変化させる。

【００６７】なお、図８に示すように本実施の形態にお
いて、スイッチング制御回路１０９はＣＭＯＳトランジ
スタ構成のＮＯＲゲート回路１０９−１とＣＭＯＳトラ
ンジスタ構成のインバータ１０９−２の論理回路により
構成することができる。ＮＯＲゲート回路１０９−１は
２入力とも負論理の選択信号が入力された時に正論理の
オン信号を出力し、インバータ１０９−２により負論理
のオン信号を出力する。また、スイッチング回路１０２
はＣＭＯＳトランジスタ構成のトランスミッションゲー
ト１０２−１により構成することができる。トランスミ
ッションゲート１０２−１はスイッチング制御回路１０
９のオン信号に基づいて導通して列データ線１１５とメ
モリ回路１０３を繋ぎ、オフ信号に基づいて非導通とな
る。メモリ回路１０３はＣＭＯＳトランジスタ構成のク
ロックドインバータ１０３−１とＣＭＯＳトランジスタ
構成のインバータ１０３−２を帰還接続した構成とする
ことができる。データ信号はスイッチング制御回路１０
６のオン信号によりスイッチング回路１０２からメモリ
回路１０３に取り込まれ、インバータ１０３−２により
反転され、スイッチング制御回路１０６のオフ信号によ
り動作するクロックドインバータ１０３−１により出力
を帰還してデータ信号を保持する。液晶画素ドライバ１
０４は２個のＣＭＯＳトランジスタ構成のトランスミッ
ションゲート１０４−１、１０４−２により構成するこ
とができる。メモリ回路１０３に保持されたデータ信号
がＨレベルの場合は、液晶画素ドライバ１０４におい
て、ノーマリーホワイト表示の場合液晶を黒表示させる
第１の電圧信号線１１８に接続されるトランスミッショ
ンゲート１０４−１が導通状態となり、画素電極１０６
に第１の電圧１１６が供給され、対向電極１０８に供給
される基準電圧１２２との電位差により液晶画素１０５
が黒表示状態となる。同様に、保持されたデータ信号が
Ｌレベルの場合は、第２の電圧信号線１１９に接続され
るトランスミッションゲート１０４−２が導通状態とな
り、画素電極１０６に第２の電圧１１７が供給され液晶
画素１０５が白表示状態となる。

【００６８】Ｄ．本発明の液晶パネルの構造の説明 図９は上記第１および第２の実施形態を適用した液晶パ
ネル用基板（反射電極側基板）１の全体の平面図を示
す。

【００６９】図９に示されているように、この実施形態
においては、基板の周縁部に設けられている周辺回路に
光が入射するのを防止する遮光膜２５が設けられてい
る。画素を駆動する回路は、上記画素電極がマトリック
ス状に配置された画素領域２０の周辺および画素領域中
に設けられ、上記列走査線８ａに列走査信号を供給する
列走査線駆動回路２１や行走査線５に行走査信号を供給
する行走査線駆動回路２３、パッド領域２６を介して外
部から入力データを取り込む入力データ線２２、これら
の回路はスイッチング制御回路１０９およびスイッチン
グ回路１０２のスイッチング素子とし、これにメモリ回
路１０３と液晶画素ドライバ１０４を組み合わせること
で構成される。なお、３６は対向するガラス基板との接
着固定を行うシール材の形成領域である。

【００７０】この実施形態においては、上記遮光膜２５
は、図１に示されている反射電極１３同一工程で形成さ
れる第３の導電層で構成され、ＬＣ共通電極電位等の所
定電位が印加されるように構成されている。２６は電源
電圧を供給するために使用されるパッドもしくは端子が
形成されたパッド領域である。

【００７１】図１０は上記液晶パネル用基板１を適用し
た反射型液晶パネルの断面構成を示す。図９および図１
０に示すように、上記液晶パネル基板３１（１）は、そ
の裏面にガラスもしくはセラミック等からなる基板３２
が接着剤により接着されている。これとともに、その表
面側には、ＬＣ共通電極電位が印加される透明導電膜
（ＩＴＯ）からなる対向電極（共通電極ともいう）３３
を有する入射側のガラス基板３５が適当な間隔をおいて
配置され、周囲を図６のシール材形成領域３６に形成し
たシール材３６で接着された間隙内に周知のＴＮ（Twis
ted Nematic）型液晶または電圧無印加状態で液晶分子
がほぼ垂直配向されたＳＨ（Super Homeotropic）型液
晶３７などが充填されて液晶パネル３０として構成され
ている。なお、外部から信号を入力したり、パッド領域
２６は上記シール材３６の外側に来るようにシール材を
設ける位置が設定されている。

【００７２】周辺回路上の遮光膜２５は、液晶３７を介
在して対向電極３３と対向されるように構成されてい
る。そして、遮光膜２５にＬＣ共通電極電位を印加すれ
ば、対向電極３３にはＬＣ共通電極電位が印加されるの
で、その間に介在する液晶には直流電圧が印加されなく
なる。よってＴＮ型液晶であれば常に液晶分子がほぼ９
０°ねじれたままとなり、ＳＨ型液晶であれば常に垂直
配向された状態に液晶分子が保たれる。

【００７３】この実施形態においては、半導体基板から
なる上記液晶パネル基板３１は、その裏面にガラスもし
くはセラミック等からなる基板が接着剤により接合され
ているため、その強度が著しく高められる。その結果、
液晶パネル基板３１に基板３２を接合させてから対向基
板との貼り合わせを行うようにすると、パネル全体にわ
たって液晶層のギャップが均一になるという利点があ
る。

【００７４】Ｅ．本発明の液晶パネルを用いた電子機器
の説明 次に、本発明の反射型液晶パネルを表示装置として用い
た電子機器の例を説明する。

【００７５】図１１（Ａ）は携帯電話を示す斜視図であ
る。１０００は携帯電話本体を示し、そのうちの１００
１は本発明の反射型液晶パネルを用いた液晶表示部であ
る。

【００７６】図１１（Ｂ）は、腕時計型電子機器を示す
図である。１１００は時計本体を示す斜視図である。１
１０１は本発明の反射型液晶パネルを用いた液晶表示部
である。この液晶パネルは、従来の時計表示部に比べて
高精細の画素を有するので、テレビ画像表示も可能とす
ることができ、腕時計型テレビを実現できる。

【００７７】図１１（Ｃ）は、ワープロ、パソコン等の
携帯型情報処理装置を示す図である。１２００は情報処
理装置を示し、１２０２はキーボード等の入力部、１２
０６は本発明の反射型液晶パネルを用いた表示部、１２
０４は情報処理装置本体を示す。各々の電子機器は電池
により駆動される電子機器であるので、光源ランプを持
たない反射型液晶パネルを使えば、電池寿命を延ばすこ
とが出来る。また、本発明のように、周辺回路をパネル
基板に内蔵できるので、部品点数が大幅に減り、より軽
量化・小型化できる。

【００７８】

【発明の効果】以上説明したように、本発明による電気
光学装置用基板は、反射電極の下方に形成された絶縁膜
に、液晶画素駆動回路と反射電極の接続部が形成され、
前記絶縁膜における該接続部以外の領域には不規則な配
置の凹部が形成されている。このため、本発明の電気光
学装置用基板によれば、最適な反射特性を有する反射電
極を容易に、かつ再現性良く作成することができ、表示
品位が向上する反射型液晶パネルを提供することができ
る。

【図面の簡単な説明】

【図１】本発明を適用した反射型液晶パネルの反射電極
側基板の第１の実施の形態の断面図である。

【図２】本発明を適用した反射型液晶パネルの反射電極
側基板の第２の実施の形態の断面図である。

【図３】本発明を適用した反射型液晶パネルの反射電極
側基板の第３の実施の形態の断面図である。

【図４】本発明を適用した反射型液晶パネルの反射電極
側基板の第４の実施の形態の断面図である。

【図５】本発明を適用した反射型液晶パネルの反射電極
側基板の第１，第２および第４の実施の形態を示す平面
図（ａ）および本発明を適用した反射型液晶パネルの反
射電極側基板の第１，第２および第４の実施形態におけ
る第２の導電層の構成例を示す平面図（ｂ）である。

【図６】本発明を適用した反射型液晶パネルの反射電極
側基板の第３の実施形態における第２の導電層の構成例
を示す平面図である。

【図７】液晶パネルの画素及びその駆動回路などの一例
を示すブロック図である。

【図８】図７の詳細な回路図である。

【図９】本発明の実施形態の液晶パネル用基板を適用し
た反射型液晶パネルの一例を示す平面図である。

【図１０】本発明の実施形態の液晶パネル用基板を適用
した反射型液晶パネルの一例を示す断面図である。

【図１１】本実施形態の反射型液晶パネルを用いた携帯
電話を示す図（Ａ）、腕時計型テレビを示す図（Ｂ）お
よびパーソナルコンピュータの外観図（Ｃ）である。

【符号の説明】

１ 基板 ２ ウェル領域 ３ フィールド酸化膜 ５ ゲート電極 ６ａ，６ｂ ソース・ドレイン領域（またはソース領
域） ７ 第１層間絶縁膜 ８ａ，８ｂ 第１の導電層（ソース・ドレイン電極） ９ 第２層間絶縁膜 ９ｂ コンタクトホール １０ａ，１０ｂ 第２の導電層 １１ａ 第３層間絶縁膜 １１ｂ 凹部 １１ｃ ＳＯＧ膜 １２ 接続プラグ １３ 第３の導電層（反射電極） ２０ 画素領域 ２１ 列走査線駆動回路 ２２ 入力データ線 ２３ 行走査線駆動回路 ２５ 遮光膜（第３の導電層） ２６ パッド領域 ３１ 液晶パネル基板 ３２ 基板 ３３ 対向電極 ３５ 入射側のガラス基板 ３６ シール材 ３７ 液晶 １０１ 液晶画素駆動回路 １０２ スイッチング回路 １０３ メモリ回路 １０４ 液晶画素ドライバ １０５ 液晶画素 １０６ 画素電極 １０７ 液晶層 １０８ 対向電極 １０９ スイッチング制御回路 １１０ 行走査線 １１１ 行走査線駆動回路 １１２ 列走査線 １１３ 列走査線駆動回路 １１４ 入力データ線 １１５ 列データ線 １１６ 第１の電圧 １１７ 第２の電圧 １１８ 第１の電圧信号線 １１９ 第２の電圧信号線 １２０ 行走査線駆動回路用制御信号 １２１ 列走査線駆動回路用制御信号 １２２ 基準電圧 １０００ 携帯電話 １００１ 本発明の反射型液晶パネルを用いた液晶表示
部 １１００ 時計 １１０１ 本発明の反射型液晶パネルを用いた液晶表示
部 １２００ 情報処理装置 １２０２ キーボード等の入力部 １２０４ 情報処理装置 １２０６ 本発明の反射型液晶パネルを用いた表示部

フロントページの続き Ｆターム(参考） 2H090 HA03 HA05 HB03X HB06X HC03 HC09 HD03 JA16 JB02 JB04 JD13 KA05 LA01 LA04 LA20 2H091 FA14Z FA35X FA35Y FB08 FC02 FC26 FD02 FD06 GA01 GA02 GA07 GA11 GA13 HA07 2H092 JA23 JA25 JA26 JA34 JA37 JA41 JB07 JB22 JB31 JB51 KA03 KA12 KA18 KA24 KB04 KB22 KB25 MA05 MA07 MA17 PA01 PA06 PA12 QA07 5F110 BB01 BB02 CC02 CC08 DD02 DD03 DD05 EE05 EE09 FF02 FF03 FF09 FF23 FF29 GG02 GG12 GG13 GG15 HL03 HL04 NN02 NN03 NN22 NN23 NN36 NN44 NN46 NN47 NN62 NN66 NN72 QQ04 QQ25

Claims (10)

【特許請求の範囲】
1. 【請求項１】 基板上に複数の列走査線およびこの列走
   査線と交差する複数の行走査線が配置され、前記複数の
   列走査線と行走査線の交点毎に画素電極となる反射電極
   が配置され、各画素電極にはスイッチング制御回路およ
   び液晶画素駆動回路を具備した電気光学装置用基板にお
   いて、 前記反射電極の下方に形成された絶縁膜には、前記液晶
   画素駆動回路と反射電極の接続部が形成され、該絶縁膜
   における該接続部以外の領域には不規則な配置の凹部が
   形成されてなることを特徴とする電気光学装置用基板。
2. 【請求項２】 前記液晶画素駆動回路と反射電極との接
   続部と、前記液晶画素駆動回路と反射電極との接続部以
   外の領域に不規則に配置された凹部が、異なるマスクを
   使用して形成されてなることを特徴とする請求項１に記
   載の電気光学装置用基板。
3. 【請求項３】 前記基板が半導体基板であることを特徴
   とする請求項１に記載の電気光学装置用基板。
4. 【請求項４】 前記半導体基板が単結晶シリコンにより
   構成されていることを特徴とする請求項３に記載の電気
   光学装置用基板。
5. 【請求項５】 前記基板が透明基板からなることを特徴
   とする請求項１に記載の電気光学装置用基板。
6. 【請求項６】 前記透明基板がガラスにより構成されて
   いることを特徴とする請求項５に記載の電気光学装置用
   基板。
7. 【請求項７】 前記絶縁膜における前記ソースドレイン
   電極と反射電極との接続部以外の領域に形成された不規
   則な配置の凹部にＳＯＧが塗布されてなることを特徴と
   する請求項１に記載の電気光学装置用基板。
8. 【請求項８】 前記ＳＯＧ膜がエッチバックされてなる
   ことを特徴とする請求項７に記載の電気光学装置用基
   板。
9. 【請求項９】 請求項１〜８のいずれか１の請求項に記
   載の電気光学装置用基板と、入射側の透明基板とが間隙
   を有して配置されるとともに、前記電気光学装置用基板
   と前記透明基板との間隙内に液晶が挟持されて構成され
   ることを特徴とする電気光学装置。
10. 【請求項１０】 請求項９に記載の電気光学装置を用い
    たことを特徴とする電子機器。