KR102454275B1 - 표시장치 및 그의 제조방법 - Google Patents

표시장치 및 그의 제조방법 Download PDF

Info

Publication number
KR102454275B1
KR102454275B1 KR1020170174980A KR20170174980A KR102454275B1 KR 102454275 B1 KR102454275 B1 KR 102454275B1 KR 1020170174980 A KR1020170174980 A KR 1020170174980A KR 20170174980 A KR20170174980 A KR 20170174980A KR 102454275 B1 KR102454275 B1 KR 102454275B1
Authority
KR
South Korea
Prior art keywords
layer
panel identification
panel
passivation layer
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020170174980A
Other languages
English (en)
Other versions
KR20190073810A (ko
Inventor
강설아
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170174980A priority Critical patent/KR102454275B1/ko
Priority to US15/997,956 priority patent/US10580802B2/en
Publication of KR20190073810A publication Critical patent/KR20190073810A/ko
Application granted granted Critical
Publication of KR102454275B1 publication Critical patent/KR102454275B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H01L51/5253—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133308—Support structures for LCD panels, e.g. frames or bezels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G02F1/133602—Direct backlight
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H01L27/3248—
    • H01L27/3262—
    • H01L51/524—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133357—Planarisation layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133388—Constructional arrangements; Manufacturing methods with constructional differences between the display region and the peripheral region
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

본 명세서는 OCR을 이용하여 패널 ID를 인식할 때 발생하는 인식 오류를 줄일 수 있는 표시장치와 그의 제조방법에 관한 것이다. 본 명세서의 일 실시예에 따른 표시장치는 기판, 기판 상에서 화소들을 포함하는 표시영역에 배치된 게이트 전극 및 비표시영역의 패널 식별 영역에 배치된 패널 식별층, 게이트 전극 상에 배치된 게이트 절연막, 게이트 절연막 상에 배치된 제1 보호막, 제1 보호막 상에 배치된 평탄화막, 및 평탄화막 상에 배치된 제2 보호막을 구비한다. 패널 식별 영역에서는 제2 보호막과 평탄화막이 제거되어 제1 보호막이 노출된다.

Description

표시장치 및 그의 제조방법{DISPLAY DEVICE AND METHOD FOR FABRICATING THE SAME}
본 명세서는 표시장치 및 그의 제조방법에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 표시장치로는 액정표시장치(LCD: Liquid Crystal Display), 발광 표시장치(LED: Light Emitting Display)와 같은 여러가지 표시장치가 활용되고 있다. 이들 중에서 발광 표시장치는 발광소자(light emitting element)로서 유기발광 다이오드(organic light emitting diode)를 이용하는 유기발광 표시장치, 발광소자로서 마이크로 발광 다이오드(micro light emitting diode)를 이용하는 발광 다이오드 표시장치 등으로 구분될 수 있다.
표시장치는 데이터라인들, 스캔 라인들, 데이터 라인들과 스캔 라인들에 접속된 복수의 화소들을 포함하는 표시패널, 스캔 라인들에 스캔 신호들을 공급하는 스캔 구동부, 및 데이터 라인들에 데이터 전압들을 공급하는 데이터 구동부를 구비한다.
표시패널의 공정 이력 추적을 용이하게 하기 위해, 표시패널에는 고유의 패널 식별 수단(identification, 이하 "패널 ID"라 칭함)이 형성될 수 있다. 표시패널의 패널 ID는 공정 이력 관리를 위해 스크라이빙 공정과 점등 검사 공정이 끝난 후와 모듈 공정 시작 전에 OCR(Optical Character Reader)을 이용하여 인식된다.
하지만, OCR을 이용한 패널 ID 인식 오류가 발생할 수 있으며, 패널 ID 인식 오류 발생시 패널 ID를 재인식하기 위해 공정 지연이 발생할 수 있다. 또한, 패널 ID가 오인식한 경우 공정 이력 추적에 오류가 발생하거나 공정 이력 추적이 불가할 수 있다.
OCR을 이용한 패널 ID 인식률을 높이기 위해 레이저 파워(power)를 높여 패널 ID를 형성할 수 있으나, 이 경우 보호막이 게이트 절연막으로부터 박리되는 등의 문제가 발생할 수 있다.
본 명세서는 OCR을 이용하여 패널 ID를 인식할 때 발생하는 인식 오류를 줄일 수 있는 표시장치와 그의 제조방법을 제공하기 위한 것이다.
본 명세서의 실시예에 따른 해결 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 명세서의 일 실시예에 따른 표시장치는 기판, 기판 상에서 화소들을 포함하는 표시영역에 배치된 게이트 전극 및 비표시영역의 패널 식별 영역에 배치된 패널 식별층, 게이트 전극 상에 배치된 게이트 절연막, 게이트 절연막 상에 배치된 제1 보호막, 제1 보호막 상에 배치된 평탄화막, 및 평탄화막 상에 배치된 제2 보호막을 구비한다. 패널 식별 영역에서는 제2 보호막과 평탄화막이 제거되어 제1 보호막이 노출된다.
본 명세서의 일 실시예에 따른 표시장치의 제조방법은 기판 상에서 화소들을 포함하는 표시영역에 게이트 전극을 형성하고 비표시영역의 패널 식별 영역에 패널 식별층을 형성하는 단계, 게이트 전극 상에 게이트 절연막을 형성하는 단계, 게이트 절연막 상에 제1 보호막을 형성하는 단계, 제1 보호막 상에 평탄화막을 형성하고, 패널 식별 영역에서 평탄화막을 제거하는 단계, 표시영역의 평탄화막 상에 화소 전극을 형성하고 패널 식별 영역의 제1 보호막과 평탄화막 상에 식각 방지층을 형성하는 단계, 화소 전극과 식각 방지층 상에 제2 보호막을 형성하는 단계, 패널 식별 영역에 형성된 제2 보호막을 제거하는 단계, 및 제2 보호막 상에 공통 전극을 형성하고 식각 방지층을 제거하는 단게를 포함한다.
본 명세서의 실시예들은 패널 식별 영역에서 평탄화막과 제2 보호막을 제거함으로써, 유무기막의 두께를 최소화할 수 있다. 그 결과, 본 명세서의 일 실시예는 OCR을 이용하여 패널 ID를 인식할 때 발생하는 인식 오류를 줄일 수 있다.
또한, 본 명세서의 일 실시예는 레이저의 파워를 높이지 않고도 OCR을 이용하여 패널 ID를 인식할 때 발생하는 인식 오류를 줄일 수 있으므로, 보호막이 게이트 절연막으로부터 박리되는 등의 문제가 발생하는 것을 방지할 수 있다.
또한, 본 명세서의 실시예들은 패널 ID가 형성되는 패널 식별층이 적어도 게이트 절연막에 의해 보호되므로, 패널 식별층이 손상되거나 부식되는 것을 방지할 수 있다.
도 1은 본 명세서의 일 실시예에 따른 표시장치를 포함하는 휴대용 전자 장치를 보여주는 사시도이다.
도 2는 본 명세서의 일 실시예에 따른 표시장치를 보여주는 분해 사시도이다.
도 3은 도 2의 표시패널의 하부 기판을 보여주는 평면도이다.
도 4는 도 3의 패널 식별 영역이 형성된 하부 기판을 상세히 보여주는 확대 평면도이다.
도 5는 도 3의 I-I'와 도 4의 Ⅱ-Ⅱ'의 일 예를 보여주는 단면도이다.
도 6은 도 3의 I-I'와 도 4의 Ⅱ-Ⅱ'의 또 다른 예를 보여주는 단면도이다.
도 7은 도 3의 I-I'와 도 4의 Ⅱ-Ⅱ'의 또 다른 예를 보여주는 단면도이다.
도 8은 도 3의 I-I'와 도 4의 Ⅱ-Ⅱ'의 또 다른 예를 보여주는 단면도이다.
도 9는 본 명세서의 일 실시예에 따른 표시장치의 제조방법을 보여주는 흐름도이다.
도 10a 내지 도 10i는 본 명세서의 일 실시예에 따른 표시장치의 제조방법을 설명하기 위한 단면도들이다.
명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 또한, 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것일 수 있는 것으로서, 실제 제품의 부품 명칭과는 상이할 수 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다.
도 1은 본 명세서의 일 실시예에 따른 표시장치를 포함하는 휴대용 전자 장치를 보여주는 사시도이다.
도 1을 참조하면, 본 명세서의 일 실시예에 따른 휴대용 전자 장치(PED)는 스마트폰(smart phone)인 것을 예시하였으나, 이에 한정되지 않는다. 즉, 본 명세서의 일 실시예에 따른 휴대용 전자 장치는 태블릿(tablet) 또는 노트북 컴퓨터(notebook computer)일 수 있다. 또한, 본 명세서의 일 실시예에 따른 표시장치(DIS)는 휴대용 전자 장치(PED)뿐만 아니라 모니터(monitor), TV 등과 같은 다양한 전자 장치에 적용될 수 있다.
휴대용 전자 장치(PED)는 외관을 이루는 케이스(CS), 표시 장치(DIS), 음향출력 모듈(SOM), 이미지 센서(CAM), 조도 센서(IS), 스피커(SPK), 마이크(MIC), 이어폰 포트(EP), 및 충전 포트(CP)를 포함한다.
케이스(CS)는 휴대용 전자 장치(PED)의 전면(前面), 측면(側面), 및 배면(背面)을 커버하도록 형성될 수 있다. 케이스(CS)는 플라스틱으로 형성될 수 있다. 케이스(CS)의 전면(前面)에는 표시 장치(DIS), 음향 출력 모듈(SOM), 카메라(CAM), 및 조도 센서(IS)가 배치될 수 있다. 케이스(CS)의 일 측면에는 마이크(MIC), 이어폰 포트(EP), 및 충전 포트(CP)가 배치될 수 있다.
표시장치(DIS)는 휴대용 전자 장치(PED)의 전면(前面)의 대부분을 차지한다. 표시장치(DIS)에 대한 자세한 설명은 도 2를 결부하여 후술한다.
음향출력 모듈(SOM)은 상대방과 통화 시 상대방의 음성을 출력하는 수신 장치이다. 이미지 센서(CAM)는 휴대용 전자 장치(PED)의 전면(前面)에 보이는 이미지를 촬영하기 위한 장치로, 휴대용 전자 장치(PED)의 배면(背面)에는 다른 이미지 센서가 추가로 배치될 수 있다. 조도 센서(IS)는 입사되는 빛의 양을 감지하여 표시 장치(DIS)의 휘도를 조정하기 위한 장치이다. 마이크(MIC)는 상대방과 통화시 사용자의 음성의 음파를 전기신호로 변환하여 전송하기 위한 송신 장치이다. 스피커(SPK)는 휴대용 전자 장치(PED)에서 수행되는 기능 또는 어플리케이션과 관련된 음향 신호를 출력한다. 이어폰 포트(EP)는 이어폰을 꽂는 경우, 스피커(SPK)를 대신하여 이어폰으로 음향 신호를 출력하는 포트이다. 충전 포트(CP)는 휴대용 전자 장치(PED)의 배터리를 충전하기 위한 충전기가 연결되는 포트이다.
도 2는 본 명세서의 일 실시예에 따른 표시장치를 보여주는 분해 사시도이다.
도 2에서는 본 명세서의 일 실시예에 따른 표시장치가 액정표시장치인 것을 중심으로 설명하였으나, 본 명세서의 실시예들은 이에 한정되지 않는다. 예를 들어, 본 명세서의 일 실시예에 따른 표시장치는 발광소자(light emitting element)로서 유기발광 다이오드(organic light emitting diode)를 이용하는 유기발광 표시장치, 및 발광소자로서 마이크로 발광 다이오드(micro light emitting diode)를 이용하는 마이크로 발광 표시장치 등으로 형성될 수 있다.
도 2를 참조하면, 본 명세서의 일 실시예에 따른 표시장치는 표시 패널(100), 표시 패널(100)을 구동하기 위한 구동회로부, 백라이트 유닛(300), 및 케이스 부재(400)를 포함한다.
표시패널(100)은 하부 기판(110), 상부 기판(120), 및 하부 기판(110)과 상부 기판(120) 사이에 개재된 액정층을 포함한다. 하부 기판(110)과 상부 기판(120)은 유리(glass) 또는 플라스틱(plastic)으로 형성될 수 있다.
하부 기판(110)의 크기는 상부 기판(120)의 크기보다 크게 형성될 수 있다. 이로 인해, 상부 기판(120)에 의해 덮이지 않는 하부 기판(110)의 상면의 일 측 가장자리에는 통합 구동회로(210)가 COG 방식 또는 COP 방식으로 부착되고, 연성 회로보드(220)가 부착될 수 있다. 하부 기판(110)의 상면은 상부 기판(120)과 마주보는 면에 해당한다.
표시패널(100)의 하부 기판(110)의 상면에는 신호라인들과 화소들이 마련된다. 신호라인들은 서로 교차되는 데이터 라인들과 게이트 라인들, 공통전극들에 공통전압을 공급하기 위한 공통라인, 게이트 구동회로에 제어신호로서 공급되는 게이트 제어신호 라인들 등을 포함할 수 있다. 하부 기판(110)에 대한 자세한 설명은 도 3을 결부하여 후술한다.
표시패널(100)의 상부 기판(120)의 하면에는 블랙매트릭스 및 컬러필터가 마련될 수 있다. 상부 기판(120)의 하면은 하부 기판(110)과 마주보는 면에 해당한다. 하지만, 표시패널(100)이 COT(color filter on TFT array) 방식으로 형성되는 경우에는 블랙매트릭스 및 컬러필터는 하부 기판(110)의 상면에 마련될 수 있다. 공통전극은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 상부 기판(120)의 하면에 마련되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 하부 기판(110)의 상면에 마련될 수 있다. 또한, 표시패널(100)의 하부 기판(110)의 상면과 상부 기판(120)의 하면에는 액정의 프리틸트각을 설정하기 위한 배향막이 형성될 수 있다.
표시패널(100)의 하부 기판(110)의 하면에는 하부 편광판이 부착될 수 있다. 표시패널(100)의 상부 기판(120)의 상면 전체에는 투명 전극이 형성되고, 투명 전극 상에는 상부 편광판이 부착될 수 있다. 투명 전극은 표시패널(100)의 상부 기판(120)에 인가되는 정전기를 방전하기 위해 그라운드(ground)에 연결될 수 있다.
구동 회로부는 통합 구동회로(210), 연성 회로보드(220), 게이트 구동회로(도 3의 230), 및 광원 구동부(240)를 포함한다.
통합 구동회로(210)는 데이터 구동회로, 타이밍 제어회로, 전원 공급회로, 및 감마전압 회로가 통합된 구동회로일 수 있다. 데이터 구동회로는 감마전압 회로의 감마전압들을 이용하여 데이터 전압들을 생성하고 표시패널(110)의 데이터 라인들에 데이터 전압들을 공급하기 위한 회로이고, 타이밍 제어회로는 데이터 구동회로와 표시패널(110)에 형성된 게이트 구동회로의 동작 타이밍들을 제어하기 위한 회로이다. 또한, 전원 공급회로는 데이터 구동회로, 타이밍 제어회로, 감마전압 회로, 및 게이트 구동회로에 필요한 구동 전압들을 생성하여 공급하기 위한 회로이다. 또한, 감마전압 회로는 데이터 구동회로에 감마전압들을 공급하기 위한 회로이다.
통합 구동회로(210)는 집적회로(integrated circuit, IC)와 같이 칩 형태로 형성되어 COG(chip on glass) 방식 또는 COP(chip on plastic) 방식으로 하부 기판(110)의 상면에 직접 부착될 수 있다. 이 경우, 통합 구동회로(210)와 연성 회로보드(220)는 상부 기판(120)에 의해 덮이지 않는 하부 기판(110)의 상면의 일 측 가장자리에 부착될 수 있다. 또는, 통합 구동회로(210)는 COF(chip on film) 방식으로 소스 연성필름 상에 부착될 수 있으며, 소스 연성필름들은 상부 기판(120)에 의해 덮이지 않는 하부 기판(110)의 상면의 일 측 가장자리에 부착될 수 있다.
게이트 구동회로(230)는 도 3과 같이 게이트 신호들을 하부 기판(110)의 게이트 라인들에 공급한다. 게이트 구동회로(230)에 대한 자세한 설명은 도 3을 결부하여 후술한다.
광원 구동부(240)는 광원 구동회로(241)와 광원 회로보드(242)를 포함한다. 광원 구동회로(240)은 광원(310)들을 발광시키기 위해 구동전류들을 광원(310)들에 공급한다. 광원 구동회로(240)는 광원 회로보드(242)상에 실장될 수 있다.
백라이트 유닛(300)은 광원(310)들, 광원 회로보드(320), 도광판(330), 반사시트(340), 및 광학시트들(350) 등을 구비한다. 백라이트 유닛(300)은 광원(310)들로부터의 빛을 도광판(330)과 광학 시트들(350)을 통해 균일한 면광원으로 변환하여 표시패널(100)에 빛을 조사한다. 도 2에서는 백라이트 유닛(330)이 에지형으로 형성된 것을 예시하였으나, 본 명세서의 실시예들은 이에 한정되지 않는다. 예를 들어, 백라이트 유닛(330)은 직하형으로 형성될 수 있다.
광원(310)들은 발광 다이오드(light emitting diode)로 구현될 수 있다. 광원(310)들은 도광판(330)의 적어도 하나의 측면에 배치되어 도광판(330)의 측면에 빛을 조사한다. 광원(310)들은 광원 회로보드(320)상에 실장되고, 광원 구동회로(241)로부터 구동전류를 공급받아 점등 및 소등된다. 광원 회로보드(320)는 광원 구동부(240)에 연결된다.
도광판(330)은 광원(310)들로부터 빛을 면광원으로 변환하여 표시패널(100)에 조사한다. 반사시트(340)는 도광판(330)의 하면에 배치되어 도광판(330)으로부터 도광판(330)의 아래로 향하는 빛을 도광판(330) 쪽으로 반사시킨다.
도광판(330)과 표시패널(100) 사이에는 광학 시트들(350)이 배치된다. 광학 시트들(350)은 1 매 이상의 프리즘 시트와 1 매 이상의 확산시트를 포함하여 도광판(330)으로부터 입사되는 빛을 확산하고 표시패널(100)의 광입사면에 실질적으로 수직인 각도로 빛이 입사되도록 빛의 진행경로를 굴절시킨다. 또한, 광학시트들(350)은 휘도강화필름(dual brightness enhancement film)을 포함할 수도 있다.
케이스 부재(400)는 보텀 커버(bottom cover, 410), 지지 프레임(support frame, 420), 및 상부 케이스(top case, 430)를 포함한다.
보텀 커버(410)는 사각 프레임의 금속으로 제작되어 도 3과 같이 백라이트 유닛(300)의 측면과 하면을 감싼다. 보텀 커버(410)는 고강도 강판으로 제작될 수 있으며, 예를 들어 전기아연도금강판(EGI), 스테인레스(SUS), 갈바륨(SGLC), 알루미늄도금강판(일명 ALCOSTA), 주석도금강판(SPTE) 등으로 제작될 수 있다.
지지 프레임(420)은 표시패널(100)의 하부 기판(110)의 하면을 지지한다. 지지 프레임(420)은 보텀 커버(410)와 고정 부재에 의해 결합됨으로써 고정될 수 있다. 지지 프레임(420)은 폴리카보네이트(polycabonate) 등의 합성수지 내에 유리섬유가 혼입된 사각 프레임, 플라스틱 등으로 제작되거나, 스테인리스 스틸(Steel Use Stainless, SUS)로 제작될 수 있다.
상부 케이스(430)는 표시패널(100)의 가장자리, 지지 프레임(420)의 상면과 측면, 및 보텀 커버(410)의 측면을 감싼다. 상부 케이스(430)는 전기아연도금강판(EGI), 스테인리스 스틸(SUS) 등으로 제작될 수 있다. 상부 케이스(430)는 지지 프레임(420)에 후크 또는 스크류로 고정될 수 있다.
도 3은 도 2의 표시패널의 하부 기판을 보여주는 평면도이다.
도 3을 참조하면, 표시패널(100)의 하부 기판(110)의 상면에는 화소들이 형성되어 화상을 표시하는 표시영역(PA), 게이트 구동회로(230), 패널 식별 영역(PIA)이 형성될 수 있다. 또한, 표시패널(100)의 하부 기판(110)의 상면 상에는 통합 구동회로(210)가 부착될 수 있다.
표시영역(PA)은 화소들에 의해 화상을 표시하는 영역이다. 표시영역(PA)에는 데이터 라인들, 데이터 라인들과 교차하는 게이트 라인들, 데이터 라인들과 게이트 라인들의 교차 영역들에 형성되는 화소들이 형성된다. 화소들 각각은 박막 트랜지스터, 화소전극, 및 공통전극을 포함할 수 있다. 박막 트랜지스터는 게이트 라인의 게이트신호에 응답하여 데이터 라인의 데이터전압을 화소전극에 공급한다. 화소전극에 공급된 데이터전압과 공통전극에 공급된 공통전압의 전위차에 의해 발생되는 전계에 의해 액정층의 액정이 구동되며, 이로 인해 백라이트 유닛으로부터 입사되는 빛의 투과량이 조정될 수 있다.
게이트 구동회로(230)는 게이트 신호들을 게이트 라인들에 공급한다. 게이트 구동회로(230)는 GIP(gate driver in panel) 방식으로 하부 기판(110)의 상면에 직접 형성될 수 있다. 이 경우, 게이트 구동회로(230)는 표시영역(PA)을 제외한 비표시영역에 형성될 수 있다. 도 3에서는 게이트 구동회로(230)가 표시영역(PA)의 양 측 바깥쪽에 배치된 것을 예시하였으나, 본 명세서의 실시예들은 이에 한정되지 않는다. 예를 들어, 게이트 구동회로(230)는 표시영역(PA)의 일 측 바깥쪽에 배치될 수 있다. 또는, 게이트 구동회로는 집적회로와 같이 칩 형태로 형성되어 COF(chip on film) 방식으로 게이트 연성필름 상에 부착될 수 있으며, 게이트 연성필름들은 상부 기판(120)에 의해 덮이지 않는 하부 기판(110)의 상면의 가장자리에 부착될 수 있다.
통합 구동회로(210)는 도 2에서 설명한 바와 같이 집적회로와 같이 칩 형태로 형성되어 COG 방식 또는 COP 방식으로 하부 기판(110)의 상면에 직접 부착될 수 있다. 통합 구동회로(210)는 하부 기판(110)의 상면 상에서 비표시영역에 형성된 데이터 링크 라인들, 게이트 제어신호 라인들, 및 공통전압 공급 라인들과 같은 여러 신호라인들에 연결될 수 있다. 데이터 링크 라인들은 통합 구동회로(210)와 표시영역(PA)의 데이터 라인들을 연결하며, 게이트 제어신호 라인들은 통합 구동회로(210)와 게이트 구동회로(230)를 연결하고, 공통전압 공급 라인들은 통합 구동회로(210)와 표시영역(PA)의 공통라인들을 연결한다.
패널 식별 영역(PIA)은 도 2와 같이 표시영역(PA)을 제외한 비표시영역에 형성될 수 있다. 도 3에서는 패널 식별 영역(PIA)이 통합 구동회로(210)가 부착된 하부 기판(110)의 제1 측 가장자리에 배치된 것을 예시하였으나, 본 명세서의 실시예들은 이에 한정되지 않는다. 예를 들어, 패널 식별 영역(PIA)은 하부 기판(110)의 제1 측의 반대편인 제2 측 가장자리에 배치될 수 있다. 또는, 패널 식별 영역(PIA)은 게이트 구동회로(230)가 형성되는 하부 기판(110)의 제3 측 가장자리 또는 제4 측 가장자리에 배치될 수 있다.
패널 식별 영역(PIA)은 레이저를 이용하여 하부 기판(110)에 형성된 패널 식별층에 패널 식별 수단(panel identification, 이하에서는 "패널 ID"라 칭함)을 패터닝하므로, 비표시영역에 형성된 신호라인들과 중첩되지 않는 것이 바람직하다. 따라서, 패널 식별 영역(PIA)은 비표시영역에 형성된 신호라인들과 중첩되지 않는다면 하부 기판(110)의 상면 상에서 비표시영역 중 어느 곳에도 형성될 수 있다.
도 4는 도 3의 패널 식별 영역이 형성된 하부 기판을 상세히 보여주는 확대 평면도이다.
도 4를 참조하면, 패널 식별 영역(PIA)은 패널 식별층(PIL)과 패널 ID(PID)를 포함한다.
패널 식별층(PIL)은 도 4와 같이 패널 식별 영역(PIA) 전체에 형성될 수 있다. 패널 식별 영역(PIA)은 패널 식별층(PIL)이 형성된 영역으로 정의될 수 있다. 패널 식별층(PIL)은 패널 ID(PID)가 패턴될 수 있는 금속층으로 형성될 수 있다. 예를 들어, 패널 식별층(PIL)은 도 5와 같이 게이트 전극과 동일한 금속층으로 형성될 수 있다.
패널 ID(PID)는 표시패널(110)마다 상이한 값을 갖는 고유의 패널 식별 수단에 해당한다. 패널 ID(PID)는 도 4와 같이 문자, 숫자, 및 기호 중 어느 하나 또는이들의 조합으로 이루어질 수 있다. 도 4에서는 패널 ID(PID)가 문자와 숫자의 조합으로 이루어진 것을 예시하였다.
패널 ID(PID)는 패널 식별층(PIL)에 패턴 형성된다. 구체적으로, 패널 ID(PID)는 레이저를 이용하여 패널 식별층(PIL)에 음각 패턴으로 형성될 수 있다. 패널 ID(PID)는 패널 식별층(PIL)에 비해 음각으로 형성된다. 그러므로, OCR(Optical Character Reader)을 이용하여 패널 ID(PID)를 인식하는 경우, 패널 ID(PID)는 패널 식별층(PIL)과 광학적으로 구분될 수 있다. 따라서, OCR을 이용하여 패널 ID(PID)를 인식할 수 있다.
도 5는 도 3의 I-I'와 도 4의 Ⅱ-Ⅱ'의 일 예를 보여주는 단면도이다.
도 5에 도시된 I-I'의 단면도는 표시영역(PA)의 화소의 일부를 보여주는 단면도이고, Ⅱ-Ⅱ'의 단면도는 패널 식별 영역(PIA)의 일부를 보여주는 단면도이다.
도 5를 참조하면, 하부 기판(110)은 유리 또는 플라스틱일 수 있다. 하부 기판(110)은 박막 트랜지스터들이 형성되는 박막 트랜지스터 어레이 기판이다.
하부 기판(110) 상에는 박막 트랜지스터(1130)들이 형성된다. 박막 트랜지스터(1130)들 각각은 게이트 전극(1131), 반도체층(1132), 소스 전극(1133), 및 드레인 전극(1134)을 포함한다. 도 5에서는 박막 트랜지스터(1130)가 게이트 전극(1131)이 반도체층(1132)의 하부에 위치하는 하부 게이트(bottom gate) 방식으로 형성된 것을 예시하였으나, 본 명세서의 실시예들은 이에 한정되지 않는다. 예를 들어, 본 명세서의 실시예들에서 박막 트랜지스터(1130)는 게이트 전극(1131)이 반도체층(1132)의 상부에 위치하는 상부 게이트(top gate) 방식 또는 게이트전극(1131)이 반도체층(132)의 상부와 하부 모두에 위치하는 더블 게이트(double gate) 방식으로 형성될 수 있다.
또한, 도 5에서는 박막 트랜지스터(1130)가 BCE(back channel etched) 공정을 이용한 역 스태거드(inverted staggered) 구조로 형성된 것을 예시하였으나, 본 명세서의 실시예들은 이에 한정되지 않는다. 예를 들어, 본 명세서의 실시예들에서 박막 트랜지스터(1130)는 코플라나(coplanar) 구조로 형성될 수 있다. 역 스태거드 구조는 게이트 전극(1131)이 반도체층(1132)의 하부에 형성된 하부 게이트 구조를 갖는다. 코플라나 구조는 게이트 전극(1131)이 반도체층(1132)의 상부에 형성된 상부 게이트 구조를 갖는다.
하부 기판(110) 상에는 게이트 라인, 게이트 전극(1131), 및 패널 식별층(1120)을 포함하는 게이트 금속층이 형성된다. 즉, 게이트 라인, 게이트 전극(1131), 및 패널 식별층(1120)은 동일한 층에 동일한 물질로 형성될 수 있다. 따라서, 패널 식별층(1120)을 형성하기 위해 별도의 금속층을 형성할 필요가 없으므로, 제조비용이 상승하는 것을 방지할 수 있다.
게이트 라인, 및 게이트 전극(1131)은 표시영역(DA)에 형성되고, 패널 식별층(1120)은 비표시영역의 패널 식별 영역(PIA)에 형성될 수 있다. 게이트 금속층은 몰리브덴(Mo), 티타늄(Ti), 알루미늄(Al), 구리(Cu), 및 크롬(Cr) 중 어느 하나 또는 이들의 합금으로 형성될 수 있다.
게이트 금속층 상에는 게이트 절연막(1140)이 형성된다. 게이트 절연막(1140)은 산화 실리콘(SiO2) 또는 질화 실리콘(SiNx)의 단일막으로 형성되거나 산화 실리콘(SiO2)과 질화 실리콘(SiNx)의 복합막으로 형성될 수 있다.
게이트 절연막(1140)상에는 반도체층(1132)이 형성된다. 반도체층(1132)은 게이트 전극(1131)과 중첩되게 형성된다. 반도체층(1132)은 실리콘계 반도체 물질 또는 산화물계 반도체 물질로 형성될 수 있다. 실리콘계 반도체 물질로는 비정질실리콘(Amorphous Silicon) 또는 비정질 실리콘보다 우수한 이동도(Mobility)를 가져서 에너지 소비 전력이 낮고 신뢰성이 우수한 다결정실리콘(Polycrystalline Silicon)이 이용될 수 있다.
반도체층(1132)상에는 반도체층(1132)의 일 측에 접속되는 소스 전극(1133), 타 측에 접속되는 드레인 전극(1134), 및 데이터 라인을 포함하는 소스/드레인 금속층이 형성된다. 소스/드레인 금속층은 몰리브덴(Mo), 티타늄(Ti), 알루미늄(Al), 구리(Cu), 및 크롬(Cr) 중 어느 하나 또는 이들의 합금으로 형성될 수 있다.
반도체층(1132) 및 소스/드레인 금속층 상에는 제1 보호막(1150)이 형성된다. 제1 보호막(1150)은 산화 실리콘(SiO2) 또는 질화 실리콘(SiNx)의 단일막으로 형성되거나 산화 실리콘(SiO2)과 질화 실리콘(SiNx)의 복합막으로 형성될 수 있다.
제1 보호막(1150) 상에는 평탄화막(1160)이 형성된다. 제1 보호막(1150)과 평탄화막(1160)에는 보호막(1150)과 평탄화막(1160)을 관통하여 드레인 전극(1134)을 노출하는 제1 콘택홀(CNT1)이 형성될 수 있다. 또한, 패널 식별 영역(PIA)에서는 평탄화막(1160)이 제거됨으로써 패널 식별층(1120) 상에 배치된 제1 보호막(1150)이 노출될 수 있다. 평탄화막(1160)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다. 예를 들어, 평탄화막(1160)은 포토 공정이 가능한 포토 아크릴로 형성될 수 있다.
평탄화막(1160) 상에는 화소 전극(1170)과 식각 방지층(1171)이 형성된다. 화소 전극(1170)은 제1 콘택홀(CNT1)을 통해 드레인 전극(1134)와 접속될 수 있다. 식각 방지층(1171)은 패널 식별 영역(PIA)의 주변에 형성될 수 있다. 식각 방지층(1171)은 패널 식별 영역(PIA)의 제1 보호막(1150)이 제거되는 것을 방지하기 위해 패널 식별 영역(PIA)의 제1 보호막(1150)과 평탄화막(1160) 상에 형성되었다가 완전히 제거되지 않고 잔존한 것이다. 식각 방지층(1171)에 대한 자세한 설명은 도 9를 결부하여 후술한다. 화소 전극(1170)과 식각 방지층(1171)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material)로 형성될 수 있다.
또한, 평탄화막(1160) 상에는 공통 라인(1200)이 형성된다. 공통 라인(1200)은 화소 전극(1170) 및 식각 방지층(1171)과 동일한 층에 형성될 수 있다. 공통 라인(1200)은 저항을 낮추기 위해 화소 전극(1170) 및 식각 방지층(1171)과 다른 물질로 형성되는 것이 바람직하다. 예를 들어, 공통 라인(1200)은 몰리브덴(Mo), 티타늄(Ti), 알루미늄(Al), 구리(Cu), 및 크롬(Cr) 중 어느 하나 또는 이들의 합금으로 형성될 수 있다.
공통 라인(1200)은 공통 전극(1190)에 공통전압을 공급하기 위한 라인이다. 또한, 표시장치가 인-셀 터치 표시장치로 구현되는 경우, 공통 라인(1200)은 터치 구동 신호를 공통 전극(1190)에 전송하는 역할을 할 수 있다.
화소 전극(1170), 식각 방지층(1171), 및 공통 라인(1200) 상에는 제2 보호막(1180)이 형성된다. 제2 보호막(1180)은 패널 식별 영역(PIA)에 형성되지 않는다. 또한, 제2 보호막(1180)에는 제2 보호막(1180)을 관통하여 공통 라인(1200)을 노출시키는 제2 콘택홀(CNT2)이 형성된다. 제2 보호막(1180)은 산화 실리콘(SiO2) 또는 질화 실리콘(SiNx)의 단일막으로 형성되거나 산화 실리콘(SiO2)과 질화 실리콘(SiNx)의 복합막으로 형성될 수 있다.
제2 보호막(1180) 상에는 공통 전극(1190)이 형성된다. 공통 전극(1190)은 제2 콘택홀(CNT2)을 통해 공통 라인(1200)과 접속될 수 있다. 또한, 화소 전극(1170)이 도 5와 같이 면 전극으로 형성되는 경우, 프린지 필드(fringe field)를 형성하기 위해 공통 전극(1190)은 소정 간격으로 이격되도록 패터닝될 수 있다. 공통 전극(1190)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material)로 형성될 수 있다.
제2 보호막(1180)과 공통 전극(1190) 상에는 배향막이 형성될 수 있다. 하부 기판(110)의 배향막과 상부 기판(120)의 배향막 사이에는 액정층이 형성될 수 있다.
패널 식별 영역(PIA)에는 제1 보호막(1150), 게이트 절연막(1140)을 관통하고, 패널 식별층(1120)의 적어도 일부가 제거된 제1 홀(H1)이 형성될 수 있다. 제1 홀(H1)은 패널 ID(PID)를 형성하기 위해 레이저를 이용하여 패널 식별층(1120)에 형성된 음각 패턴에 해당한다. 레이저를 이용하여 제1 홀(H1)을 형성하므로, 도 5와 같이 제1 홀(H1)에서 패널 식별층(1120)은 관통되고 기판(110)의 상면 일부는 제거될 수도 있다.
또한, 패널 식별층(1120)은 전기적으로 플로팅될 수 있으며, 이 경우 비표시영역에 형성된 어떠한 신호라인에도 연결되지 않는다. 또는, 패널 식별층(1120)은 배선 저항을 줄이기 위해 비표시영역에 형성된 신호라인들 중 어느 하나에 연결될 수 있다.
한편, 유무기막의 두께가 두꺼울수록 OCR을 이용하여 패널 ID(PID)를 인식할 때 인식 오류 발생률이 높다. 하지만, 본 명세서의 일 실시예는 패널 식별 영역(PIA)에서 평탄화막(1160)과 제2 보호막(1180)을 제거함으로써, 유무기막의 두께를 최소화할 수 있다. 그 결과, 본 명세서의 일 실시예는 OCR을 이용하여 패널 ID를 인식할 때 발생하는 인식 오류를 줄일 수 있다.
또한, 본 명세서의 일 실시예는 레이저의 파워를 높이지 않고도 OCR을 이용하여 패널 ID(PID)를 인식할 때 발생하는 인식 오류를 줄일 수 있으므로, 제1 보호막(1150)이 게이트 절연막(1140)으로부터 박리되는 등의 문제가 발생하는 것을 방지할 수 있다.
또한, 본 명세서의 일 실시예는 패널 식별층(1120)이 게이트 절연막(1140)과 제1 보호막(1150)에 의해 보호되므로, 패널 식별층(1120)이 손상되거나 부식되는 것을 방지할 수 있다.
도 5에서는 패널 식별 영역(PIA)에서 평탄화막(1160)과 제2 보호막(1180)이 제거된 것을 예시하였으나, 본 명세서의 실시예들은 이에 한정되지 않는다. 예를 들어, 본 명세서의 실시예들에서는 도 6과 같이 패널 식별 영역(PIA)에서는 평탄화막(1160)과 제2 보호막(1180)뿐만 아니라, 제1 보호막(1150)이 함께 제거될 수 있다. 제1 보호막(1150)이 제거되더라도, 패널 식별층(1120)은 게이트 절연막(1140)에 의해 보호될 수 있으므로, 패널 식별층(1120)이 손상되거나 부식되는 것을 방지할 수 있다.
또한, 본 명세서의 실시예들에서는 도 7과 같이 패널 식별 영역(PIA)에서 평탄화막(1160)의 경사면(1161) 상에 제2 보호막(1180)이 제거되지 않고 남아 있을 수 있다. 이 경우, 도 7에서는 식각 방지층(1171)이 평탄화막(1160)의 경사면(1161) 상에 잔존할 수 있다.
또한, 도 5에서는 패널 식별층(1120)이 게이트 라인 및 게이트 전극(1131)과 함께 게이트 금속층으로 형성되는 것을 예시하였으나, 본 명세서의 실시예들은 이에 한정되지 않는다. 예를 들어, 본 명세서의 실시예들에서는 도 8과 같이 패널 식별층(1120)이 소스 전극(1133), 드레인 전극(1134) 및 데이터 라인과 함께 소스/드레인 금속층으로 형성될 수 있다. 또는, 패널 식별층(1120)은 반도체층(1132)과 함께 게이트 절연막(1140) 상에 형성될 수 있다. 이 경우, 게이트 절연막(1140)의 적어도 일부는 도 8과 같이 제1 홀(H1)에서 잔존할 수 있다.
도 8은 본 명세서의 일 실시예에 따른 표시장치의 제조방법을 보여주는 흐름도이다. 도 9a 내지 도 9j는 본 명세서의 일 실시예에 따른 표시장치의 제조방법을 설명하기 위한 단면도들이다.
첫 번째로, 도 9a와 같이 하부 기판(110) 상에 게이트 전극(1131), 게이트 라인, 및 패널 식별층(1120)을 형성한다. (도 8의 S101)
구체적으로, 스퍼터링법 또는 MOCVD법 등을 이용하여 하부 기판(110) 상의 전면(全面)에 제1 금속층을 형성할 수 있다. 그 다음, 포토 레지스트 패턴을 이용한 마스크 공정으로 제1 금속층을 패터닝하여 게이트 전극(1131), 게이트 라인, 및 패널 식별층(1120)을 형성할 수 있다. 즉, 게이트 라인, 게이트 전극(1131), 및 패널 식별층(1120)은 동일한 층에 동일한 물질로 형성될 수 있다. 게이트 라인, 및 게이트 전극(1131)은 표시영역(DA)에 형성되고, 패널 식별층(1120)은 비표시영역의 패널 식별 영역(PIA)에 형성될 수 있다. 게이트 라인, 게이트 전극(1131), 및 패널 식별층(1120)은 몰리브덴(Mo), 티타늄(Ti), 알루미늄(Al), 구리(Cu), 및 크롬(Cr) 중 어느 하나 또는 이들의 합금으로 형성될 수 있다.
두 번째로, 도 9b와 같이 게이트 전극(1131), 게이트 라인, 및 패널 식별층(1120) 상에 게이트 절연막(1140)을 형성하고, 게이트 절연막(1140) 상에 반도체층(1132), 소스 전극(1133), 및 드레인 전극(1134)을 형성한다. (도 8의 S102)
구체적으로, 게이트 전극(1131), 게이트 라인, 및 패널 식별층(1120) 상에 게이트 절연막(1140)을 형성한다. 게이트 절연막(1140)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
그리고 나서, 스퍼터링법(Sputtering) 또는 MOCVD법(Metal Organic Chemical Vapor Deposition) 등을 이용하여 게이트 절연막(1140) 상의 전면(全面)에 반도체 금속층을 형성할 수 있다. 또한, 스퍼터링법 또는 MOCVD법 등을 이용하여 반도체 금속층 상의 전면에 제2 금속층을 형성할 수 있다. 그 다음, 포토 레지스트 패턴을 이용한 마스크 공정으로 반도체 금속층과 제2 금속층을 패터닝하여 반도체층(1132), 소스 전극(1133), 및 드레인 전극(1134), 및 데이터 라인들을 동시에 형성할 수 있다.
반도체층(1132)은 실리콘계 반도체 물질 또는 산화물계 반도체 물질로 형성될 수 있다. 반도체층(1132)은 실리콘계 반도체 물질 또는 산화물계 반도체 물질로 형성될 수 있다. 실리콘계 반도체 물질로는 비정질실리콘(Amorphous Silicon) 또는 비정질 실리콘보다 우수한 이동도(Mobility)를 가져서 에너지 소비 전력이 낮고 신뢰성이 우수한 다결정실리콘(Polycrystalline Silicon)이 이용될 수 있다.
소스 전극(1133), 및 드레인 전극(1134), 및 데이터 라인들은 몰리브덴(Mo), 티타늄(Ti), 알루미늄(Al), 구리(Cu), 및 크롬(Cr) 중 어느 하나 또는 이들의 합금으로 형성될 수 있다.
세 번째로, 도 9c와 같이 반도체층(1132), 소스 전극(1133), 및 드레인 전극(1134) 상에 제1 보호막(1150)을 형성하고, 제1 보호막(1150) 상에 평탄화막(1160)을 형성한다. (도 8의 S103)
제1 보호막(1150)은 산화 실리콘(SiO2) 또는 질화 실리콘(SiNx)의 단일막으로 형성되거나 산화 실리콘(SiO2)과 질화 실리콘(SiNx)의 복합막으로 형성될 수 있다.
평탄화막(1160)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다. 예를 들어, 평탄화막(1160)은 포토 공정이 가능한 포토 아크릴로 형성될 수 있다.
네 번째로, 도 9d와 같이 표시영역(DA)에서 제1 보호막(1150)과 평탄화막(1160)을 관통하여 드레인 전극(1134)을 노출하는 제1 콘택홀(CNT1)을 형성하고, 패널 식별 영역(PIA)에서 평탄화막(1160)을 제거하여 제1 보호막(1150)을 노출시킨다. (도 8의 S104)
구체적으로, 평탄화막(1160) 상에 마스크를 배치한 후 노광 공정과 현상 공정을 통해 표시영역(DA)의 드레인 전극(1134) 상에 배치된 평탄화막(1160)과 패널 식별 영역(PIA)에 배치된 평탄화막(1160)을 제거할 수 있다.
그리고 나서, 포토 레지스트 패턴을 이용한 마스크 공정으로 표시영역(DA)의 드레인 전극(1134) 상에 배치된 제1 보호막(1150)을 제거하여 제1 콘택홀(CNT1)을 형성할 수 있다. 제1 보호막(1150)은 건식 식각 공정에 의해 제거될 수 있다.
다섯 번째로, 도 9e와 같이 평탄화막(1160) 상에 화소 전극(1170)과 식각 방지층(1171)을 형성한다. (도 8의 S105)
구체적으로, 스퍼터링법(Sputtering) 또는 MOCVD법(Metal Organic Chemical Vapor Deposition) 등을 이용하여 평탄화막(1160) 상의 전면(全面)에 제3 금속층을 형성할 수 있다. 그 다음, 포토 레지스트 패턴을 이용한 마스크 공정으로 제3 금속층을 패터닝하여 화소 전극(1170)과 식각 방지층(1171)을 형성할 수 있다. 즉, 화소 전극(1170)과 식각 방지층(1171)은 동일한 층에 동일한 물질로 형성될 수 있다. 화소 전극(1170)과 식각 방지층(1171)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material)로 형성될 수 있다.
화소 전극(1170)은 제1 콘택홀(CNT1)을 통해 드레인 전극에 접속되도록 형성될 수 있다. 식각 방지층(1171)은 패널 식별 영역(PIA)의 제1 보호막(1150)과 평탄화막(1160) 상에 형성될 수 있다. 식각 방지층(1171)은 패널 식별 영역(PIA)의 주변에서 평탄화막(1160) 상에 형성될 수 있다.
화소 전극(1170)과 식각 방지층(1171)을 형성한 이후에 공통 라인(1200)이 평탄화막(1160) 상에 형성될 수 있다. 공통 라인(1200)은 화소 전극(1170) 및 식각 방지층(1171)과 동일한 층에 형성될 수 있다. 공통 라인(1200)은 저항을 낮추기 위해 화소 전극(1170) 및 식각 방지층(1171)과 다른 물질로 형성될 수 있다. 예를 들어, 공통 라인(1200)은 몰리브덴(Mo), 티타늄(Ti), 알루미늄(Al), 구리(Cu), 및 크롬(Cr) 중 어느 하나 또는 이들의 합금으로 형성될 수 있다.
여섯 번째로, 도 9f와 같이 화소 전극(1170)과 식각 방지층(1171) 상에 제2 보호막(1180)을 형성한다. (도 8의 S106)
제2 보호막(1180)은 산화 실리콘(SiO2) 또는 질화 실리콘(SiNx)의 단일막으로 형성되거나 산화 실리콘(SiO2)과 질화 실리콘(SiNx)의 복합막으로 형성될 수 있다.
일곱 번째로, 도 9g와 같이 패널 식별 영역(PIA)에 형성된 제2 보호막(1180을 제거한다. (도 8의 S107)
구체적으로, 포토 레지스트 패턴을 이용한 마스크 공정으로 패널 식별 영역(PIA)에 형성된 제2 보호막(1180)을 제거할 수 있다. 예를 들어, 포토 레지스트 패턴을 패널 식별 영역(PIA)을 제외한 영역에서 제2 보호막(1180) 상에 형성하고, 건식 식각 공정으로 포토 레지스트 패턴에 의해 덮이지 않은 제2 보호막(1180)을 제거할 수 있다.
여덟 번째로, 도 9h와 같이 제2 보호막(1180) 상에 공통 전극(1190)을 형성하고, 패널 식별 영역(PIA)에 형성된 식각 방지층(1171)을 제거한다. (도 8의 S108)
구체적으로, 스퍼터링법(Sputtering) 또는 MOCVD법(Metal Organic Chemical Vapor Deposition) 등을 이용하여 제2 보호막(1180) 상의 전면(全面)에 제4 금속층을 형성할 수 있다. 그 다음, 포토 레지스트 패턴을 이용한 마스크 공정으로 제4 금속층을 패터닝하여 공통 전극(1190)을 형성할 수 있다.
또한, 패널 식별 영역(PIA)의 식각 방지층(1171)은 공통 전극(1190) 패터닝과 동시에 제거될 수 있다. 따라서, 식각 방지층(1171)을 제거하기 위해 별도의 식각 공정이 필요 없으므로, 제조비용이 상승하는 것을 방지할 수 있다.
패널 식별 영역(PIA)의 식각 방지층(1171)과 공통 전극(1190)의 패터닝은 습식 식각 공정을 통해 이루어질 수 있다. 이 경우, 습식 식각액은 식각 방지층(1171)과 공통 전극(1190)에만 반응하며, 게이트 절연막(1140), 제1 보호막(1150), 평탄화막(1160), 및 제2 보호막(1180)에는 반응하지 않는 것을 이용할 수 있다. 따라서, 패널 식별 영역(PIA)에서 제1 보호막(1150)과 게이트 절연막(1140)은 제거되지 않고 남아 있게 된다. 또한, 패널 식별 영역(PIA) 주변에서 제2 보호막(1180)에 의해 덮여 있는 식각 방지층(1171)은 제거되지 않고 남아 있을 수 있다.
공통 전극(1190)은 제2 보호막(1180)을 관통하여 공통 라인(1200)을 노출시키는 제2 콘택홀(CNT2)을 통해 공통 라인(1200)에 접속될 수 있다. 공통 전극(1190)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material)로 형성될 수 있다.
아홉 번째로, 도 9i와 같이 레이저를 이용하여 패널 식별 영역(PIA)에서 제1 보호막(1150), 게이트 절연막(1140), 및 패널 식별층(1120)을 관통하는 제1 홀(H1)을 형성한다. 이로 인해, 패널 ID(PID)는 패널 식별층(1120)에 형성될 수 있다. (도 8의 S109)
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시패널 110: 하부 기판
111: 패널 식별 영역 PID: 패널 식별 수단, 패널 ID
120: 상부 기판 210: 통합 구동회로
220: 연성 회로보드 230: 게이트 구동회로
240: 광원 구둥부 241: 광원 구동회로
242: 광원 회로보드 310: 광원
320: 광원 회로보드 330: 도광판
340: 반사 시트 350: 광학시트들
410: 보텀 커버 420: 지지 프레임
430: 상부 케이스 1120: 패널 식별층
1130: 박막 트랜지스터 1131: 게이트 전극
1132: 반도체층 1133: 소스 전극
1134: 드레인 전극 1140: 게이트 절연막
1150: 제1 보호막 1160: 평탄화막
1170: 화소 전극 1180: 제2 보호막
1190: 공통 전극 1200: 공통 라인

Claims (17)

  1. 기판;
    상기 기판 상에서 화소들을 포함하는 표시영역에 배치된 게이트 전극 및 비표시영역의 패널 식별 영역에 배치된 패널 식별층;
    상기 게이트 전극 상에 배치된 게이트 절연막;
    상기 게이트 절연막 상에 배치된 제1 보호막;
    상기 제1 보호막 상에 배치된 평탄화막; 및
    상기 평탄화막 상에 배치된 제2 보호막을 구비하고,
    상기 패널 식별 영역에서는 상기 제2 보호막과 상기 평탄화막이 제거되어 상기 제1 보호막이 노출된 표시장치.
  2. 제 1 항에 있어서,
    상기 게이트 전극과 상기 패널 식별층은 동일한 층에 배치되며, 동일한 물질로 이루어진 표시장치.
  3. 제 1 항에 있어서,
    상기 패널 식별 영역에서 상기 제1 보호막과 상기 게이트 절연막을 관통하고, 상기 패널 식별층의 적어도 일부가 제거된 제1 홀을 더 구비하는 표시장치.
  4. 제 3 항에 있어서,
    상기 제1 홀은 상기 패널 식별층을 관통하고, 상기 기판의 일부가 제거된 표시장치.
  5. 제 1 항에 있어서,
    상기 평탄화막과 상기 제2 보호막 사이에 배치된 화소 전극; 및
    상기 제2 보호막 상에 배치된 공통 전극을 더 구비하는 표시장치.
  6. 제 5 항에 있어서,
    상기 패널 식별 영역의 주변에서 상기 평탄화막 상에 배치된 식각 방지층을 더 구비하는 표시장치.
  7. 제 6 항에 있어서,
    상기 화소 전극과 상기 식각 방지층은 동일한 층에 배치되며, 동일한 물질로 이루어진 표시장치.
  8. 제 6 항에 있어서,
    상기 제2 보호막은 상기 화소 전극과 상기 식각 방지층 상에 배치된 표시장치.
  9. 제 1 항에 있어서,
    상기 제2 보호막은 상기 패널 식별 영역에서 상기 평탄화막의 경사면 상에 배치된 표시장치.
  10. 제 9 항에 있어서,
    상기 패널 식별 영역에서 상기 평탄화막의 경사면과 상기 제2 보호막 사이에 배치된 식각 방지층을 더 구비하는 표시장치.
  11. 기판 상에서 화소들을 포함하는 표시영역에 게이트 전극을 형성하고, 비표시영역의 패널 식별 영역에 패널 식별층을 형성하는 단계;
    상기 게이트 전극 상에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 제1 보호막을 형성하는 단계;
    상기 제1 보호막 상에 평탄화막을 형성하고, 상기 패널 식별 영역에서 상기 평탄화막을 제거하는 단계;
    상기 표시영역의 상기 평탄화막 상에 화소 전극을 형성하고, 상기 패널 식별 영역의 상기 제1 보호막과 상기 평탄화막 상에 식각 방지층을 형성하는 단계;
    상기 화소 전극과 상기 식각 방지층 상에 제2 보호막을 형성하는 단계;
    상기 패널 식별 영역에 형성된 제2 보호막을 제거하는 단계; 및
    상기 제2 보호막 상에 공통 전극을 형성하고 상기 식각 방지층을 제거하는 단계를 포함하는 표시장치의 제조방법.
  12. 제 11 항에 있어서,
    상기 기판 상에서 상기 표시영역에 상기 게이트 전극을 형성하고, 상기 비표시영역의 상기 패널 식별 영역에 패널 식별층을 형성하는 단계는,
    상기 기판 상에 상기 게이트 전극과 상기 패널 식별층을 동일한 물질로 동시에 형성하는 표시장치의 제조방법.
  13. 제 11 항에 있어서,
    상기 표시영역의 상기 평탄화막 상에 화소 전극을 형성하고, 상기 패널 식별 영역의 상기 제1 보호막 상과 상기 평탄화막 상에 식각 방지층을 형성하는 단계는,
    상기 화소 전극과 상기 식각 방지층을 동일한 물질로 동시에 형성하는 표시장치의 제조방법.
  14. 제 11 항에 있어서,
    상기 패널 식별 영역에 형성된 제2 보호막을 제거하는 단계는,
    상기 패널 식별 영역 주변에 형성된 식각 방지층은 잔존하는 표시장치의 제조방법.
  15. 제 11 항에 있어서,
    상기 제2 보호막 상에 공통 전극을 형성하고 상기 식각 방지층을 제거하는 단계는,
    상기 제2 보호막 상에 공통 금속층을 형성하는 단계; 및
    습식 식각 공정으로 상기 공통 금속층을 식각하여 공통 전극을 패터닝함과 동시에 상기 식각 방지층을 식각하는 단계를 포함하는 표시장치의 제조방법.
  16. 제 11 항에 있어서,
    레이저를 이용하여 상기 패널 식별 영역에서 상기 제1 보호막과 상기 게이트 절연막을 관통하고, 상기 패널 식별층의 적어도 일부를 제거하여 제1 홀을 형성함으로써 상기 패널 식별층에 패널 식별 수단을 형성하는 단계를 더 포함하는 표시장치의 제조방법.
  17. 제 16 항에 있어서,
    상기 제1 홀은 상기 패널 식별층을 관통하고, 상기 기판의 일부가 제거된 표시장치의 제조방법.
KR1020170174980A 2017-12-19 2017-12-19 표시장치 및 그의 제조방법 Active KR102454275B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170174980A KR102454275B1 (ko) 2017-12-19 2017-12-19 표시장치 및 그의 제조방법
US15/997,956 US10580802B2 (en) 2017-12-19 2018-06-05 Display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170174980A KR102454275B1 (ko) 2017-12-19 2017-12-19 표시장치 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20190073810A KR20190073810A (ko) 2019-06-27
KR102454275B1 true KR102454275B1 (ko) 2022-10-12

Family

ID=66816357

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170174980A Active KR102454275B1 (ko) 2017-12-19 2017-12-19 표시장치 및 그의 제조방법

Country Status (2)

Country Link
US (1) US10580802B2 (ko)
KR (1) KR102454275B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102796783B1 (ko) * 2019-03-07 2025-04-16 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20210079614A (ko) * 2019-12-20 2021-06-30 엘지디스플레이 주식회사 유기발광 표시장치
CN111367109B (zh) * 2020-04-09 2021-07-27 苏州华星光电技术有限公司 一种显示面板以及显示装置
KR102795968B1 (ko) * 2020-11-02 2025-04-17 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN117270267A (zh) * 2022-06-15 2023-12-22 瀚宇彩晶股份有限公司 显示面板及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100504534B1 (ko) 2001-12-29 2005-08-01 엘지.필립스 엘시디 주식회사 이중 마킹패드를 구비한 액정패널

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013041320A (ja) * 2011-08-11 2013-02-28 Panasonic Corp タッチパネル用入力装置およびこれを備えたタッチパネルシステム
US10325937B2 (en) * 2014-02-24 2019-06-18 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
KR102380331B1 (ko) * 2015-11-30 2022-04-01 엘지디스플레이 주식회사 초고투과율을 갖는 수평 전계 액정 표시장치
US10025130B2 (en) * 2015-12-18 2018-07-17 Lg Display Co., Ltd. Display device with capping layer
KR102498616B1 (ko) * 2016-06-08 2023-02-10 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법
CN106783871B (zh) * 2016-11-18 2019-11-08 上海天马微电子有限公司 一种阵列基板、显示面板及制作方法
JP2019086628A (ja) * 2017-11-06 2019-06-06 株式会社ジャパンディスプレイ 表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100504534B1 (ko) 2001-12-29 2005-08-01 엘지.필립스 엘시디 주식회사 이중 마킹패드를 구비한 액정패널

Also Published As

Publication number Publication date
KR20190073810A (ko) 2019-06-27
US20190189636A1 (en) 2019-06-20
US10580802B2 (en) 2020-03-03

Similar Documents

Publication Publication Date Title
KR102454275B1 (ko) 표시장치 및 그의 제조방법
JP4561729B2 (ja) 電気光学装置及び電子機器
KR100731571B1 (ko) 전기 광학 장치, 전자 기기, 및 전기 광학 장치의 제조 방법
US10672858B2 (en) Display apparatus and multi-screen display apparatus including the same
US20160275830A1 (en) Back Plate Member for Flexible Display, Display Apparatus Including the Same, and Method of Manufacturing the Same
CN103576380B (zh) 液晶显示装置
US10495803B2 (en) Display device
CN108205970A (zh) 显示装置和包括该显示装置的多屏幕显示装置
US9530801B2 (en) Display circuitry with improved transmittance and reduced coupling capacitance
JP2008122645A (ja) 電気光学装置、照明装置、電気光学装置の製造方法、及び電子機器
EP3754455B1 (en) Display device and method for fabricating the display device
WO2016074369A1 (zh) 触摸显示模组和电子显示产品
JP2011059149A (ja) 電子機器
US11227138B2 (en) Liquid crystal display device having fingerprint sensor
US20160231774A1 (en) Display module
CN108089360B (zh) 液晶显示装置
KR102205868B1 (ko) 양방향 표시 장치
JP2003066418A (ja) 電気光学装置及び電子機器
JP2009186971A (ja) 電気光学装置及び電子機器
JP2006201216A (ja) 電気光学装置、電気光学装置の製造方法、電子機器
TW200516320A (en) Liquid crystal display device
RU2011110872A (ru) Подложка активной матрицы, жидкокристаллическая панель, жидкокристаллическое устройство отображения, жидкокристаллический модуль отображения и телевизионный приемник
US20170005116A1 (en) Displays Having Substrate Ledge Support
JP2008058760A (ja) 電気光学装置、電気光学装置の製造方法、及び電子機器
KR102211702B1 (ko) 표시 패널 및 이를 포함하는 표시 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20171219

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20201209

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20171219

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20220331

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20220924

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20221007

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20221007

End annual number: 3

Start annual number: 1

PG1601 Publication of registration