KR100504534B1 - 이중 마킹패드를 구비한 액정패널 - Google Patents
이중 마킹패드를 구비한 액정패널 Download PDFInfo
- Publication number
- KR100504534B1 KR100504534B1 KR10-2001-0088468A KR20010088468A KR100504534B1 KR 100504534 B1 KR100504534 B1 KR 100504534B1 KR 20010088468 A KR20010088468 A KR 20010088468A KR 100504534 B1 KR100504534 B1 KR 100504534B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- pad
- pads
- thin film
- film transistor
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000010408 film Substances 0.000 claims abstract description 19
- 239000010409 thin film Substances 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 230000001681 protective effect Effects 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 13
- 230000009977 dual effect Effects 0.000 claims 1
- 239000000463 material Substances 0.000 description 8
- 238000002161 passivation Methods 0.000 description 5
- 239000000047 product Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000013067 intermediate product Substances 0.000 description 1
- 238000010330 laser marking Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
- G02F1/136281—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon having a transmissive semiconductor substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
Abstract
본 발명은 기판상에 종횡으로 형성되어 화소영역을 정의하는 복수개의 게이트라인 및 데이터라인; 상기 게이트라인 및 데이터라인과 연결되어 패드영역을 정의하는 복수개의 게이트패드 및 데이터패드; 상기 게이트라인 및 데이터라인과 연결되며, 게이트전극, 게이트절연막, 반도체층, 소스/드레인 전극, 및 보호막으로 구성되는 박막트랜지스터; 상기 박막트랜지스터와 연결되며 상기 화소영역 내에 형성된 화소전극; 및 상기 패드영역 내에 형성되며, 서로 다른 두 개의 층에 이력이 기재되어 있는 이중 마킹패드를 포함하여 이루어진 액정패널에 관한 것으로서,
마킹패드를 이중으로 형성함으로써 마킹패드의 손상을 최소로하여 액정패널의 이력관리를 원할하게 하고자 한 것이다.
Description
본 발명은 액정패널에 관한 것으로, 보다 구체적으로 액정패널의 이력 관리를 위한 마킹패드에 관한 것이다.
액정패널은 일반적으로 박막트랜지스터와 화소전극이 형성되어 있는 하부기판과, 칼라필터와 공통전극이 형성되어 있는 상부기판과, 그리고 상기 양기판 사이에 형성되어 있는 액정층으로 구성되어 있다.
이와 같은 액정패널은 그 하부에 광원으로서 형성되는 백라이트 및 액정패널의 패드부와 연결되어 액정패널에 신호를 인가하는 구동회로부와 함께 하나의 중간제품인 액정모듈을 구성하게 된다. 물론, 광원으로서 외부광을 사용하는 경우는 백라이트가 형성되지 않는다.
이와 같은 액정모듈은 노트북 컴퓨터나, 컴퓨터 모니터, 휴대용 단말기 등 다양한 제품에 적용되게 되므로, 상기 액정패널을 이용하여 이와 같은 완성제품을 제작하기 위해서는 수많은 중간 공정이 수행되게 된다.
따라서, 상기 중간 공정들을 원활히 진행하기 위해서는 액정패널의 모델명, 생산연월 등의 이력관리가 중요하다.
이와 같은 액정패널의 이력관리를 위해서 종래에는 기판에 마킹패드를 형성하여 상기 마킹패드에 제품의 이력을 기재하는 방법을 사용하였는데, 이하, 첨부된 도면을 참조로 종래의 이력 기재 방법에 대해서 설명한다.
도 1은 마킹패드가 형성되어 있는 종래의 하부기판의 평면도이고, 도 2a 및 도 2b는 도 1의 A-A라인에 해당하는 일형태에 따른 단면도이다.
우선, 도 1과 같이, 하부기판(1) 상에는 복수개의 게이트라인(3)과 데이터라인(5)이 서로 교차하도록 형성되어 화소영역을 정의하고, 상기 게이트라인(3)과 데이터라인(5)의 교차점에는 게이트전극, 게이트절연막, 반도체층, 오믹콘택층, 소스/드레인 전극, 및 보호막으로 구성된 박막트랜지스터(7)가 형성되어 있으며, 상기 드레인 전극과 전기적으로 연결되며 상기 화소영역 내에 화소전극(9)이 형성되어 있다.
그리고, 상기 게이트라인(3)과 데이터라인(5)의 끝에는 액정패널을 구동회로부와 연결시키기 위한 게이트패드(4)와 데이터패드(6)가 형성되어 패드영역(빗금 영역)을 정의하고, 상기 패드영역의 일측 모서리부에는 마킹패드(10)가 형성되어 있다. 이때, 상기 패드영역(빗금 영역)은 상기 화소영역의 외곽부로부터, 상기 하부기판(1)과 그 대향기판이 합착된 후 단위셀로 절단되는 라인(12)까지의 영역을 말한다.
한편, 이와 같은 마킹패드(10)는 상기 게이트라인(3) 형성시나, 또는 데이터라인(5) 형성시에 패터닝되어 형성된다.
이때, 상기 마킹패드(10)가 게이트라인(3) 형성시 패턴 형성된 경우는 도 2a와 같이 게이트라인(3)과 동일층, 즉 보호막(16) 및 게이트절연막(14) 하부에 게이트라인(3)과 동일물질로 마킹패드(10)가 형성되게 되고, 데이터라인(5) 형성시 패턴 형성된 경우는 도 2b와 같이 데이터라인(5)과 동일층, 즉 게이트절연막(14)과 보호막(16) 사이에 데이터라인(5)과 동일물질로 마킹패드(10)가 형성되게 된다.
그후, 상기 마킹 패드(10)의 상부에 레이저 장치를 위치시키고 레이저를 조사하여 모델명, 생산연월, 로트(lot)번호등을 기재하게 된다.
그러나, 이와 같은 마킹패드(10)는 게이트라인(3) 또는 데이터라인(5)과 동일층에 형성되므로, 상기 마킹패드(10)를 패턴 형성 후에 보호막 형성공정, 보호막에 콘택홀을 형성하는 공정, 및 화소전극 형성공정 등 많은 패턴형성 공정이 행해지게 된다.
따라서, 이와 같은 마킹패드(10) 형성 공중 후에 행해지는 패턴 형성공정 중, 특히 패턴 형성시 식각액 등에 의해 상기 마킹패드(10)가 손상될 우려가 있다. 이와 같이 마킹패드(10)가 손상되면, 레이저 조사에 의한 이력 기재가 원활히 이루어지지 못하여 제품생산이 어려움이 발생되게 된다.
본 발명은 상기 문제점을 감안하여 안출된 것으로서, 본 발명은 목적은 마킹패드의 손상을 최소로하여 액정패널의 이력관리를 원할하게 하고자 하는 것이다.
상기 목적을 달성하기 위해서, 본 발명은 기판상에 종횡으로 형성되어 화소영역을 정의하는 복수개의 게이트라인 및 데이터라인; 상기 게이트라인 및 데이터라인과 연결되어 패드영역을 정의하는 복수개의 게이트패드 및 데이터패드; 상기 게이트라인 및 데이터라인과 연결되며, 게이트전극, 게이트절연막, 반도체층, 소스/드레인 전극, 및 보호막으로 구성되는 박막트랜지스터; 상기 박막트랜지스터와 연결되며 상기 화소영역 내에 형성된 화소전극; 및 상기 패드영역 내에 형성되며, 서로 다른 두 개의 층에 이력이 기재되어 있는 이중 마킹패드를 포함하여 이루어진 액정패널을 제공한다.
즉, 본 발명에 따른 액정패널은 서로 다른 두 개의 층에 이중으로 이력을 기재할 수 있도록 마킹패드를 이중으로 형성함으로써, 후 공정 중에 비록 하나의 마킹패드가 소실된다 하더라도 나머지 마킹패드에 의해 제품의 이력관리를 할 수 있도록 한 것이다.
이하, 첨부된 도면을 참조로 본 발명의 바람직한 실시예를 설명한다.
도 3a는 본 발명의 일 실시예에 따른 이중 마킹패드를 구비한 액정패널의 평면도이고, 도 3b는 도 3a의 "가" 영역의 확대도이며, 도 4a 내지 도 4c는 도 3a의 B-B라인의 일 실시예에 따른 단면도이다.
도 3a와 같이, 본 발명의 일 실시예에 따른 액정패널은 우선, 기판(100)상에 복수개의 게이트라인(130)과 데이터라인(150)이 서로 교차하도록 종횡으로 형성되어 화소영역을 정의하고 있다. 이때, 상기 게이트라인(130)은 Al, Al합금, Mo/Al, 또는 Cr/Al 등의 물질로 형성될 수 있고, 상기 데이터라인(150)은 Al, Cr, Ti, Al합금 등의 물질로 형성될 수 있다.
그리고, 상기 게이트라인(130)과 데이터라인(150)의 말단에는 액정패널을 구동회로부와 연결시키기 위한 게이트패드(140)와 데이터패드(160)가 형성되어 패드영역(빗금 영역)을 정의하고 있다.
상기 패드영역(빗금 영역)은 상기 화소영역의 외곽부로부터, 상기 기판(100)과 그 대향기판이 합착된 후 단위셀로 절단되는 라인(220)까지의 영역을 말한다.
그리고, 상기 게이트라인(130)과 데이터라인(150)의 교차점에는 게이트전극, 게이트절연막, 반도체층, 소스/드레인 전극, 및 보호막으로 구성되는 박막트랜지스터(170)가 형성되어 있고, 상기 화소영역 내에 상기 드레인 전극과 연결되는 화소전극(190)이 형성되어 있다.
이때, 상기 게이트전극은 상기 게이트라인(130) 형성시에 그와 동일물질로 형성되고, 상기 게이트절연막은 상기 기판 전면에 SiNx, 또는 SiOx로 형성되며, 상기 반도체층은 상기 게이트절연막 위에 비정질실리콘(a-Si) 또는 다결정실리콘(p-Si)으로로 형성된다. 또한, 상기 소스/드레인 전극은 상기 데이터라인(150) 형성시에 그와 동일물질로 형성되고, 상기 보호막은 기판 전면에 SiNx 또는 SiOx와 같은 무기절연막이나 BCB(Benzocyclobutene)과 같은 유기절연막으로 형성된다.
그리고, 상기 패드영역(빗금 영역) 내에는 서로 다른 두 개의 층에 이력이 기재되어 있는 이중 마킹패드(200)가 형성되어 있다.
이때, 상기 이중 마킹패드(200)는 도3b와 같이, 서로 다른 두 개의 층에 형성된 이중 마킹패드에 레이저 마킹장비를 이용하여 액정패널의 이력 사항을 식각하여 형성되게 된다.
이와 같은 이중 마킹패드(200)는 도 4a 내지 도 4c와 같이 다양한 서로 다른 두 개의 층에 형성될 수 있다.
즉, 상기 이중 마킹패드(200)는, 도 4a와 같이, 게이트절연막(240)을 사이에 두고, 게이트라인(130)과 동일층에 형성된 하나의 마킹패드(200a)와 반도체층과 동일층에 형성된 다른 하나의 마킹패드(200b)로 구성될 수도 있고, 도 4b와 같이, 게이트절연막(240)을 사이에 두고, 게이트라인(130)과 동일층에 형성된 하나의 마킹패드(200a)와 데이터라인(150)과 동일층에 형성된 다른 하나의 마킹패드(200c)로 구성될 수도 있으며, 도 4c와 같이, 반도체층과 동일층에 형성된 하나의 마킹패드(200b)와 데이터라인(150)과 동일층에 형성된 다른 하나의 마킹패드(200c)로 구성될 수 있다.
이때, 상기 설명되지 않은 도면부호 260은 보호막을 나타낸다.
상기 이중 마킹패드(200)는 상기 게이트라인(130), 상기 반도체층, 또는 상기 데이터라인(150)의 패턴형성시 그 형성물질과 동일물질로 패턴형성함으로써, 별도의 추가 공정 없이 형성될 수 있다.
또한, 상기 이중 마킹패드(200)는 각각의 마킹패드가 서로 겹쳐지도록 형성시키는 것이 바람직하고, 상기 패드 영역내에 복수개 형성시키는 것도 가능하다.
이와 같이, 이중으로 형성된 마킹패드(200)에는 레이저 조사를 통해 모델명, 생산연월, 로트(lot)번호 등이 기재됨으로써, 결국 제품의 이력이 이중으로 기재되어 있는 마킹패드가 형성된다.
상기 구성에 의한 본 발명에 따른 액정패널은 마킹패드를 이중으로 형성하여 비록 공정중 하나의 마킹패드가 소실된다 하더라도, 액정패널의 이력관리가 가능하게 된다.
도 1은 마킹패드가 형성되어 있는 종래의 하부기판의 평면도이다.
도 2a 및 도 2b는 도 1의 A-A라인에 해당하는 일형태에 따른 단면도이다.
도 3a는 본 발명의 일 실시예에 따른 이중 마킹패드를 구비한 액정패널의 평면도이다.
도 3b는 도 3a의 "가" 영역의 확대도이다.
도 4a 내지 도 4c는 도 3a의 B-B라인의 일 실시예에 따른 단면도이다.
<도면의 주요부에 대한 설명>
1, 100 : 기판 3, 130 : 게이트라인
4, 140 : 게이트패드 5, 150 : 데이터라인
6, 160 : 데이터패드 7, 170 : 박막트랜지스터
9, 190 : 화소전극 200 : 이중 마킹패드
10, 200a, 200b, 200c : 마킹패드
14, 240 : 게이트절연막 16, 260 : 보호막
Claims (6)
- 삭제
- 기판상에 종횡으로 형성되어 화소영역을 정의하는 복수개의 게이트라인 및 데이터라인;상기 게이트라인 및 데이터라인과 연결되어 패드영역을 정의하는 복수개의 게이트패드 및 데이터패드;상기 게이트라인 및 데이터라인과 연결되며, 게이트전극, 게이트절연막, 반도체층, 소스/드레인 전극, 및 보호막으로 구성되는 박막트랜지스터;상기 박막트랜지스터와 연결되며 상기 화소영역 내에 형성된 화소전극; 및상기 패드영역 내에 형성되며, 서로 다른 두 개의 층에 이력이 기재되어 있는 이중 마킹패드를 포함하여 이루어지며,상기 이중 마킹패드는 상기 게이트절연막을 사이에 두고 각각 상기 게이트라인 및 반도체층과 동일층에 형성된 두 개의 층으로 이루어진 것을 특징으로 하는 액정패널.
- 기판상에 종횡으로 형성되어 화소영역을 정의하는 복수개의 게이트라인 및 데이터라인;상기 게이트라인 및 데이터라인과 연결되어 패드영역을 정의하는 복수개의 게이트패드 및 데이터패드;상기 게이트라인 및 데이터라인과 연결되며, 게이트전극, 게이트절연막, 반도체층, 소스/드레인 전극, 및 보호막으로 구성되는 박막트랜지스터;상기 박막트랜지스터와 연결되며 상기 화소영역 내에 형성된 화소전극; 및상기 패드영역 내에 형성되며, 서로 다른 두 개의 층에 이력이 기재되어 있는 이중 마킹패드를 포함하여 이루어지며,상기 이중 마킹패드는 상기 게이트절연막을 사이에 두고 각각 상기 게이트라인 및 데이터라인과 동일층에 형성된 두 개의 층으로 이루어진 것을 특징으로 하는 액정패널.
- 기판상에 종횡으로 형성되어 화소영역을 정의하는 복수개의 게이트라인 및 데이터라인;상기 게이트라인 및 데이터라인과 연결되어 패드영역을 정의하는 복수개의 게이트패드 및 데이터패드;상기 게이트라인 및 데이터라인과 연결되며, 게이트전극, 게이트절연막, 반도체층, 소스/드레인 전극, 및 보호막으로 구성되는 박막트랜지스터;상기 박막트랜지스터와 연결되며 상기 화소영역 내에 형성된 화소전극; 및상기 패드영역 내에 형성되며, 서로 다른 두 개의 층에 이력이 기재되어 있는 이중 마킹패드를 포함하여 이루어지며,상기 이중 마킹패드는 각각 상기 반도체층 및 데이터라인과 동일층에 형성된 두 개의 층으로 이루어진 것을 특징으로 하는 액정패널.
- 제 2항 내지 제 4항 중 어느 한 항에 있어서,상기 이중 마킹패드는 상기 패드 영역 내에 복수개 형성되어 있는 것을 특징으로 하는 액정패널.
- 제 2항 내지 제 4항 중 어느 한 항에 있어서,상기 이중 마킹패드는 서로 겹쳐지도록 형성된 것을 특징으로 하는 액정패널.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0088468A KR100504534B1 (ko) | 2001-12-29 | 2001-12-29 | 이중 마킹패드를 구비한 액정패널 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0088468A KR100504534B1 (ko) | 2001-12-29 | 2001-12-29 | 이중 마킹패드를 구비한 액정패널 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030058082A KR20030058082A (ko) | 2003-07-07 |
| KR100504534B1 true KR100504534B1 (ko) | 2005-08-01 |
Family
ID=32216014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0088468A KR100504534B1 (ko) | 2001-12-29 | 2001-12-29 | 이중 마킹패드를 구비한 액정패널 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100504534B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190073810A (ko) * | 2017-12-19 | 2019-06-27 | 엘지디스플레이 주식회사 | 표시장치 및 그의 제조방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100840325B1 (ko) * | 2002-05-06 | 2008-06-20 | 삼성전자주식회사 | 액정 표시 장치용 기판 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60217659A (ja) * | 1984-04-13 | 1985-10-31 | Hitachi Ltd | 半導体装置の製造方法 |
| US5361150A (en) * | 1990-07-19 | 1994-11-01 | Nec Corporation | Active matrix liquid crystal display with identification mark in the lower opaque conductive film |
| JPH08201762A (ja) * | 1995-01-27 | 1996-08-09 | Toshiba Corp | 液晶表示装置における基板識別手段 |
| JPH09258196A (ja) * | 1996-03-27 | 1997-10-03 | Seiko Epson Corp | 液晶パネル用基板、液晶パネル及び液晶装置の製造方法 |
| JPH1144889A (ja) * | 1997-07-25 | 1999-02-16 | Seiko Epson Corp | アラインメントマーク付き液晶パネル基板、その製造方法、および液晶表示パネル |
| JP2001075119A (ja) * | 1999-09-07 | 2001-03-23 | Canon Inc | 位置合わせ用認識マーク構造及び液晶素子 |
| KR20010025863A (ko) * | 1999-09-01 | 2001-04-06 | 구본준 | 액정표시패널의 고유번호 표시부의 구조 및 그 제조방법 |
-
2001
- 2001-12-29 KR KR10-2001-0088468A patent/KR100504534B1/ko not_active IP Right Cessation
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60217659A (ja) * | 1984-04-13 | 1985-10-31 | Hitachi Ltd | 半導体装置の製造方法 |
| US5361150A (en) * | 1990-07-19 | 1994-11-01 | Nec Corporation | Active matrix liquid crystal display with identification mark in the lower opaque conductive film |
| JPH08201762A (ja) * | 1995-01-27 | 1996-08-09 | Toshiba Corp | 液晶表示装置における基板識別手段 |
| JPH09258196A (ja) * | 1996-03-27 | 1997-10-03 | Seiko Epson Corp | 液晶パネル用基板、液晶パネル及び液晶装置の製造方法 |
| JPH1144889A (ja) * | 1997-07-25 | 1999-02-16 | Seiko Epson Corp | アラインメントマーク付き液晶パネル基板、その製造方法、および液晶表示パネル |
| KR20010025863A (ko) * | 1999-09-01 | 2001-04-06 | 구본준 | 액정표시패널의 고유번호 표시부의 구조 및 그 제조방법 |
| JP2001075119A (ja) * | 1999-09-07 | 2001-03-23 | Canon Inc | 位置合わせ用認識マーク構造及び液晶素子 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190073810A (ko) * | 2017-12-19 | 2019-06-27 | 엘지디스플레이 주식회사 | 표시장치 및 그의 제조방법 |
| US10580802B2 (en) | 2017-12-19 | 2020-03-03 | Lg Display Co., Ltd. | Display device and method of manufacturing the same |
| KR102454275B1 (ko) | 2017-12-19 | 2022-10-12 | 엘지디스플레이 주식회사 | 표시장치 및 그의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030058082A (ko) | 2003-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100561646B1 (ko) | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100456151B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| US7599034B2 (en) | Thin film transistor substrate of a horizontal electric field type LCD and fabricating method thereof | |
| JP4422648B2 (ja) | 液晶表示装置およびその製造方法 | |
| US7576809B2 (en) | Array substrate for liquid crystal display device and manufacturing method thereof | |
| US20070023753A1 (en) | Fabricating method for a liquid crystal display of horizontal electric field applying type | |
| KR100499376B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR100504534B1 (ko) | 이중 마킹패드를 구비한 액정패널 | |
| KR101186023B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR20040058840A (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| KR20060021530A (ko) | 박막트랜지스터 액정표시장치의 어레이 기판 제조방법 | |
| KR20070020608A (ko) | 액정 패널 및 그의 제조방법 | |
| KR20040061195A (ko) | 액정표시패널 및 그 제조방법 | |
| KR100558713B1 (ko) | 수평 전계 인가형 액정 표시 패널 및 그 제조 방법 | |
| KR100558717B1 (ko) | 수평 전계 인가형 액정 표시 패널 및 그 제조 방법 | |
| KR20080054629A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
| US6462793B1 (en) | Liquid crystal display device and method of fabricating the same | |
| KR100558716B1 (ko) | 액정표시패널 및 그 제조 방법 | |
| KR100637061B1 (ko) | 수평 전계 인가형 액정 표시 패널 및 그 제조 방법 | |
| KR100993458B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR20070070740A (ko) | 박막 트랜지스터 기판 및 그 제조방법 | |
| KR100561645B1 (ko) | 액정표시패널 및 그 제조방법 | |
| KR100558711B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR20060045269A (ko) | 액정표시장치의 어레이 기판 제조시의 정전기 방지방법 | |
| KR20050035685A (ko) | 액정표시패널 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |