JP2010002899A - グレイトーン露光用マスク、それを用いたｔｆｔ基板の製造方法及び該ｔｆｔ基板を有する液晶表示装置 - Google Patents
グレイトーン露光用マスク、それを用いたｔｆｔ基板の製造方法及び該ｔｆｔ基板を有する液晶表示装置 Download PDFInfo
- Publication number
- JP2010002899A JP2010002899A JP2009122205A JP2009122205A JP2010002899A JP 2010002899 A JP2010002899 A JP 2010002899A JP 2009122205 A JP2009122205 A JP 2009122205A JP 2009122205 A JP2009122205 A JP 2009122205A JP 2010002899 A JP2010002899 A JP 2010002899A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- light
- mask
- gray
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 50
- 239000010408 film Substances 0.000 claims description 98
- 230000005540 biological transmission Effects 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 10
- 239000010409 thin film Substances 0.000 claims description 10
- 230000007423 decrease Effects 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 8
- 230000007547 defect Effects 0.000 abstract description 8
- 230000002829 reductive effect Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 44
- 238000000206 photolithography Methods 0.000 description 23
- 229910021417 amorphous silicon Inorganic materials 0.000 description 19
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000002184 metal Substances 0.000 description 16
- 229910004205 SiNX Inorganic materials 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 230000000903 blocking effect Effects 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 239000000956 alloy Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 238000004380 ashing Methods 0.000 description 3
- 238000005452 bending Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
【課題】ハーフ膜厚部分のレジスト膜厚の均一性を向上させ、表示不良を低減して製造歩留まりを向上することのできる露光用マスク、該露光用マスクを用いた薄膜トランジスタ基板の製造方法、該方法により製造された表示不良のない液晶表示装置を提供する。
【解決手段】透光性の基板上に遮光パターンが形成された露光用マスクであって、該遮光パターンの少なくとも一部に、露光機の限界解像度以下の幅寸法の縦長のスリット状透過パターンに挟まれた前記限界解像度以下の幅寸法の縦長の遮光パターンが形成されたグレイトーン領域を有する露光用マスクにおいて、前記グレートーン領域の遮光率が前記縦長の遮光パターンの長手方向端部から中央部に向かって漸次減少するパターンとする。
【選択図】図８
【解決手段】透光性の基板上に遮光パターンが形成された露光用マスクであって、該遮光パターンの少なくとも一部に、露光機の限界解像度以下の幅寸法の縦長のスリット状透過パターンに挟まれた前記限界解像度以下の幅寸法の縦長の遮光パターンが形成されたグレイトーン領域を有する露光用マスクにおいて、前記グレートーン領域の遮光率が前記縦長の遮光パターンの長手方向端部から中央部に向かって漸次減少するパターンとする。
【選択図】図８
Description
グレイトーン露光用マスクを用いて、ソース、ドレイン配線パターンと活性領域のアイランドパターンを、１回のフォトリソグラフィ工程で形成する液晶表示装置用アレイ基板の製造方法において、トランジスタ（以下、Ｔｒと略す）のチャネル領域（ソース、ドレイン電極間の領域）のハーフ膜厚レジストの膜厚均一性を改善し、製造歩留まりを向上させることのできるグレイトーン露光用マスク、該マスクを用いた液晶表示装置用アレイ基板（ＴＦＴ基板）の製造方法、該製造法により製造されたＴＦＴ基板を有する液晶表示装置に関する。
近年、高解像度のディスプレイとして液晶表示装置が広く用いられている。液晶表示装置は、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）等のスイッチング素子が形成されたＴＦＴ基板と、色層、ブラックマトリクスが形成されたカラーフィルタ基板との間に液晶材料を保持するものである。そして、ＴＦＴ基板とカラーフィルタ基板の各々に設けた電極間、又はＴＦＴ基板内に設けた複数の電極間に印加する電界で液晶分子の配向方向を変化させ、光の透過量を各々の画素で制御するものである。
この液晶表示装置の普及に伴い、より高機能化の要求とともにより低価格化の要求も強まっており、ＴＦＴ基板の製造歩留向上や製造方法自体に革新的な製造プロセスを導入することにより、コストダウンを実現する検討がなされている。
従来のＴＦＴ基板の製造方法としては、５回のフォトリソグラフィ工程を経るものが一般的であった。しかし、近年コストダウンの要求が強いことから、一部工程に多階調マスクを用いて中間膜厚（以下ハーフ膜厚という）部分を有するレジスト膜を１回で得る方法が採用されている。これにより工程短縮を実現し、４回のフォトリソグラフィ工程でＴＦＴアレイを完成させるプロセスが量産に用いられている。
多階調マスクには、グレイトーンマスクとハーフトーンマスクの２種類がある。グレイトーンマスクは、露光機の限界解像度以下のスリット部を作り、そのスリット部が光の一部を遮り、中間露光を実現するものである。一方、ハーフトーンマスクは、半透過の膜を利用し、中間露光を行うものである。いずれも、１回の露光で露光部分、中間露光部分、未露光部分の３つの露光レベルを表現し、現像後に２種類の厚さのレジスト膜を作ることができる。半透過の膜を用いる分、ハーフトーンマスクの方が高価となり、近年益々大型化する液晶表示装置においては、安価なグレイトーンマスクを使用することはコスト的に有利である。
グレートーンマスクを用いたフォトリソグラフィ工程を含むＴＦＴ基板の製造プロセスを図１の平面図を用いて説明する。まず、透明ガラス基板上に、Ｃｒ、Ｍｏ、Ａｌ等の金属をスパッタ法により成膜し、１回目のフォトリソグラフィ工程でゲート配線１、ゲート電極１ａ、ゲート端子（不図示）を形成する（図１（ａ））。次に、その上にゲート絶縁膜（ＳｉＮｘ）、半導体層（アモルファスシリコン、以下、ａ−Ｓｉ）、オーミックコンタクト層（ドープトアモルファスシリコン、以下、ｎ＋ａ−Ｓｉ層）、Ｃｒ、Ｍｏ、Ａｌ等の金属を、それぞれＣＶＤ法、スパッタ法等で積層成膜する。次に、グレイトーンマスクを用いた２回目のフォトリソグラフィ工程でソース電極２ｂ、ドレイン電極２ａ、ドレイン配線２、ドレイン端子（不図示）とチャネル領域となるアイランド３を順次形成する（図１（ｂ））。次に全面に層間絶縁膜を形成した後、３回目のフォトリソグラフィ工程において、後工程で形成する画素電極とソース電極２ｂとを接続するソースコンタクト４などのコンタクトホールを形成する（図１（ｃ））。最後に、全面にＩＴＯなどの透明導電材料をスパッタ法などで形成し、４回目のフォトリソグラフィ工程により画素電極５を形成する（図１（ｄ））。
この２回目のフォトリソグラフィ工程についてさらに詳しく説明する。２回目のフォトリソグラフィ工程には、グレイトーンマスクを用いる。
グレイトーンマスクとは、前述の通り、透光性の基板上に全遮光を行う遮光膜パターンと中間露光を行うスリット部が形成されるものである。ＴＦＴ基板製造用のグレイトーンマスクは、具体的には、図２に示すように、配線パターンに形成された遮光膜パターン２１のチャネルアイランドパターン位置に露光機の限界解像度以下のスリット２２（透光部）と微細パターン２１ａ（遮光部）を配置したマスクである。このマスクを用いて露光を行うと、パターンのない部分では光は全透過し、ポジ型レジストを用いた場合、レジストはその後の現像によりすべて除かれる（全透過部）。パターンのある部分（配線パターン部分）では光は全遮光され、レジストは現像後もほぼ当初の膜厚で残る。一方、限界解像度以下のスリットパターン、微細パターンを交互に配置した部分（チャネルアイランドパターン）では光は回折し、全透過部より弱い光量がレジストに到達する。この結果、露光量が全透過部に比較して少なくなることで、現像後のレジストを当初の膜厚の約半分の中間膜厚で基板上に残すことができる。この露光量の調節はスリット幅を調整することで可能である。このようにグレイトーンマスクを用いると、１回の露光で、レジストの残膜をレジストが当初の膜厚で残る部分（厚膜部）、厚膜部よりも薄い中間膜厚で残る部分（以下ハーフ膜厚部という）、全て除かれる部分の３段階にパターニングすることができる。
ＴＦＴ基板の製造において、チャネルアイランドを形成するために回折露光を行うマスクパターンでは、図２に示す通り、チャネル領域に相当する部分にグレートーン領域が配置される。例えば、一般的な露光装置の解像度限界は３．５〜４．０μｍ程度であることから、グレートーン領域の限界解像度以下のスリットパターン、微細パターンは、スリット幅（Ｗ１）／微細パターン幅（Ｗ２）／スリット幅（Ｗ３）をおおよそ１．０〜１．６μｍ／１．０〜１．６μｍ／１．０〜１．６μｍ程度とすることが望ましいとされている（図２（ａ）の部分拡大図である図２（ｂ）参照）。
このようなパターンを有する露光マスクを用いる２回目のフォトリソグラフィ工程について工程断面図を参照して説明する。
まず、図１（ａ）に示したように、ゲート電極１１を含むゲート配線をパターニングした後、ゲート絶縁膜となるＳｉＮｘ膜１２、ａ−Ｓｉ層１３、ｎ＋ａ−Ｓｉ層１４、金属層１５を順次成膜する。全面にレジストを所定の膜厚で塗布し、透光性基板１７ａ上に遮光膜パターン１７ｂを有するグレイトーンマスク１７を介して露光することで、遮光膜パターンのない部分ではレジスト膜厚全体が全露光された全露光領域１６ｂとなり、遮光膜パターンのある部分では露光されない未露光領域（厚膜部）１６ａとなる。チャネルアイランド（グレイトーン）領域Ｇｒでは、露光量が制限され、レジスト膜厚の半分程度が露光されたハーフ露光領域（ハーフ膜厚部）１６ｃとなる（図３Ａ）。これを現像することで、ソース電極、ドレイン電極、ドレイン配線、ドレイン端子となる部分には、レジストが当初の膜厚のまま残り、Ｔｒのチャネルになる部分にはハーフ膜厚のレジストが残り、それ以外の部分ではレジストが除かれ、ハーフ膜厚を有する第１のレジストパターン１６が形成される（図３Ｂ）。次に金属層１５のエッチング、ｎ＋ａ−Ｓｉ層１４及びａ−Ｓｉ層１３のエッチングを行い、ソース電極、ドレイン電極、ドレイン配線、ドレイン端子となる積層構造（１３’、１４’、１５’）を形成する（図３Ｃ）。次に、Ｏ２アッシングを行い、チャネル部のハーフ膜厚レジストを除去し、第２のレジストパターン１６’を形成する（図３Ｄ）。次に、２回目の金属層１５’のエッチングを行い、露出した金属を除去し、さらにｎ＋ａ−Ｓｉ層１４’をエッチングしてチャネル部のａ−Ｓｉ層１３’を露出する。これにより、ドレイン電極、ドレイン配線、ドレイン端子となる導電体層（１４ａ、１５ａ）とソース電極となる導電体層（１４ｂ、１５ｂ）が形成される（図３Ｅ）。最後にレジストを剥離し、２回目のフォトリソグラフィ工程を完了する。
さらに、パッシベーションＳｉＮｘ膜１８をＣＶＤ法で成膜し（図３Ｆ）、３回目のフォトリソグラフィ工程でゲート、ドレイン端子部の開口、ソース電極上のコンタクトホール１９を形成する（図３Ｇ）。最後に、ＩＴＯをスパッタ法で成膜し、４回目のフォトリソグラフィ工程で画素電極２０を形成してアレイ基板が完成する（図３Ｈ）。
しかしグレイトーンマスクを用いたプロセスは非常に精密なプロセスであり、特にハーフ膜厚部の膜厚均一性の制御は非常に困難である。
詳しく説明すると、グレイトーンマスクを用いてハーフ膜厚レジストのパターンを形成する場合、その断面プロファイルは図４のようになることが確認されている。図４（ａ）は、図２のグレイトーンマスクを用いて露光、現像されたレジストパターンの平面図（図２（ｂ）に対応する部分拡大平面図）であり、Ｂ−Ｂ’の断面図が図４（ｂ）、Ｃ−Ｃ’断面が図４（ｃ）、Ｄ−Ｄ’断面が図４（ｄ）である。すなわち、チャネル幅方向のレジスト膜厚断面（Ｂ−Ｂ’断面：図４（ｂ））で図示するように、レジストパターンの中央部分での膜厚Ｔ１と端部での膜厚Ｔ２を比較すると、Ｔ１はやや厚く、Ｔ２はやや薄くなるという課題がある。すなわち、チャネル長方向のレジスト断面であって、チャネル部端部のＣ−Ｃ’断面（図４（ｃ））と中央部のＤ−Ｄ’断面（図４（ｄ））を比較すると、Ｃ−Ｃ’断面のほうがＤ−Ｄ’断面よりもハーフ膜厚部のレジストがより薄くなっている。その理由は、端部のほうでは全透過部からの光の回り込みにより、レジストが中央部よりもより感光された状態になるからである。その結果、Ｔｒの出来上がりチャネル長にバラツキが生じ、表示上の不具合となる。このレジスト膜厚の不均一性は、チャネル幅が大きいほど大きくなる傾向がある。
液晶表示装置の製造に使用される、一般的な露光装置の解像度限界は、前述の通り、３．５〜４．０μｍ程度が一般的である。そのため、グレイトーンマスクに挿入されるスリットの幅は、１．０〜１．６μｍ程度のスリットが採用される。このようにグレイトーンマスクを用いたプロセスは、微細パターンを用いる非常に精密なプロセスであり、ハーフ膜厚部のレジスト膜厚は、マスク寸法の出来映えばらつき、フォトリソグラフィの各工程ばらつきなど様々な要因で大きくばらつくこととなる。また、表示部のＴｒと外周部の保護Ｔｒでトランジスタのサイズが異なる場合なども、ハーフ膜厚部のレジスト膜厚は各々異なったものになる場合が多い。トランジスタのチャネル長が異なれば、チャネル部に配置される微細パターン、スリットの寸法も異なるため、同一のフォトリソグラフィ条件で作成すると、ハーフ膜厚部のレジスト膜厚はそれぞれ異なったものになるからである。
前記説明したように、チャネル部のレジスト膜厚は周辺部で薄く中央部で厚い傾向にあるが、チャネル中央部のレジスト膜厚が周辺部と比較してあるレベル以上厚い場合、後述するＯ２アッシングで除かれるべきハーフ膜厚部のレジストが一部残存し、２回目の金属層エッチングでチャネル部の金属パターン４１がショートしたままとなり（図５（ａ））、点欠陥、ライン欠陥の原因となる。また、逆にハーフ膜厚部のレジストがあるレベル以上薄い場合、ハーフ膜厚部の端部で本来ハーフ膜厚レジストで被覆されるべき部分がレジストに覆われていない状態となってしまう。このレジストに覆われていない端部では、図３Ｃで説明した一回目の金属層１５のエッチング、ｎ＋ａ−Ｓｉ層１４、ａ−Ｓｉ層１３のドライエッチングにさらされ、チャネル部の半導体層４２は図５（ｂ）のようにくさびが入った形状となるか、著しい場合には図５（ｃ）に示すように断裂し、点欠陥の原因となる。
前記ハーフ膜厚部の膜厚均一性を向上させる方法として、たとえば特許文献１（特開２００２−５７３３８号公報）では、図６に示すように、全遮光部５１に挟まれたグレイトーン部のチャネル端部で透過部５２ａの面積を大きくすることでレジストハーフ膜厚部の均一性を向上できるとしている。しかしこの方法では、図４に示したように、レジスト膜厚がチャネル端部で薄く、中央部で厚くなることにより起こる不具合（図５（ａ）〜（ｃ））に対しては逆効果であり、レジスト膜厚均一性を向上させることはできない。更に、ソース、ドレイン電極を形成する全遮光部５１に切り欠きが入っているため、トランジスタの特性を決める重要なファクターであるチャネル長の最終出来映えにバラツキが生じる。全遮光部の形状は、そのままレジストが元の膜厚で残る部分の形状となり、ソース、ドレイン電極の形状となるからである。このためトランジスタの特性にバラツキが生じ、表示ムラの原因となる可能性があり好ましくない。
また、特許文献２（特開２００２−５５３６４号公報）では、グレイトーンパターンを配したチャネル部端部でレジスト膜厚が薄くなることにより起こる終端の屈曲の対策として、図７に示すように、全遮光部６１に挟まれたグレイトーン部で、チャネル部の微細パターン６１ａの上下に微細パターン６１ｂを配置する構成が提案されている。しかしこの方法では、半導体層のサイズが不必要に大きくなり開口率の低下を招くなどの不具合があり好ましくない。また、終端の屈曲の対策として、図２に示したように、微細パターン２１ａの両端部を遮光膜パターン２１より張り出した状態にすることでも対応可能であり、期待されるほどの大きな効果は余りない。
また、特許文献３（特開２００２−２６８２００号公報）は、レジストのテーパ角を小さくする目的で形成したグレイトーン用（微細）パターンに関するものであるが、これは複数本ある微細パターンを有し、外側の数本を比較的幅広にし、中央の数本を比較的細くするものである。また、ハーフ膜厚の均一性を向上させるためにレジスト膜を複数回塗布するとあるが、工程数の増加を招き好ましくない。
一方、特許文献４（特開２０００−０６６３７１号公報）では、レジストパターンの出来上がり形状の歪みを防止する目的で、透光部パターンの中央部に向かってその幅を狭くしている。しかしこれは、レジスト膜の膨張収縮による変形分をあらかじめ補正して、設計した矩形レジストパターンを得ようとするものであり、露光限界解像度以下の微細パターンを用い、中間膜厚のレジストパターンを得ようとするグレイトーンマスクとは目的、手段と効果が異なる。特許文献４では全膜厚で形成される平面方向のコンタクトホールの矩形化のため変形を補正するというもので、ハーフ膜厚のレジストの膜厚変位を解消しようとするものではない。
本発明はこれらの課題を鑑みて提案されたものであり、その目的は、ハーフ膜厚部分のレジスト膜厚の均一性を向上させ、ショートあるいは断線による表示不良を低減して製造歩留まりを向上することのできる露光用マスク、該露光用マスクを用いたＴＦＴ基板の製造方法、該方法により製造されたＴＦＴ基板を有する、表示不良のない液晶表示装置を提供することにある。
上記課題の少なくとも一つを解決する本発明は、
透光性の基板上に遮光パターンが形成された露光用マスクであって、該遮光パターンの少なくとも一部に、露光機の限界解像度以下の幅寸法の縦長のスリット状透過パターンに挟まれた前記限界解像度以下の幅寸法の縦長の遮光パターンが形成されたグレイトーン領域を有する露光用マスクにおいて、前記グレートーン領域の遮光率が前記縦長の遮光パターンの長手方向端部から中央部に向かって漸次減少する露光用マスクに関する。
透光性の基板上に遮光パターンが形成された露光用マスクであって、該遮光パターンの少なくとも一部に、露光機の限界解像度以下の幅寸法の縦長のスリット状透過パターンに挟まれた前記限界解像度以下の幅寸法の縦長の遮光パターンが形成されたグレイトーン領域を有する露光用マスクにおいて、前記グレートーン領域の遮光率が前記縦長の遮光パターンの長手方向端部から中央部に向かって漸次減少する露光用マスクに関する。
図８（ａ）に示すように、露光マスク上で、チャネル部に配置されたグレイトーンパターンのスリット状透過パターンの幅をＷ，前記縦長の遮光パターン（以下、遮光微細パターンという）の幅をＢとした時、遮光率Ｓは［Ｂ／（Ｗ＋Ｂ＋Ｗ）］×１００（％）で定義される。前記グレートーン領域の遮光率が前記遮光微細パターンの長手方向端部から中央部に向かって漸次減少するとは、例えば、図８（ｂ）に示すように、両端部から中央部に向かって直線状に減少する（線分Ａ）、曲線状に減少する（線分Ｂ）、あるいは階段状に減少する（線分Ｃ）ことを意味し、一度減少した遮光率が増加することがないことを意味する。ＳＥは端部での遮光率、ＳＣは中央部での遮光率を示し、両者の比ＳＥ／ＳＣ（以下、遮光率比という）は１より大きくなる。遮光率を中央部に向かって減少させるには、スリット状透過パターンの比率を中央部で大きくすればよい。すなわち、スリット状透過パターンに挟まれた遮光微細パターンは、遮光微細パターン長辺の中央部に向かって該長辺の両端部から長手方向に直交する幅を直線状又は曲線状に漸次狭くしたパターンとすることができ、あるいは、前記長辺の中央部を中心に両端部よりも長手方向に直交する幅を所定の幅に狭くした第１の領域を有するパターンとすることができる。さらには、グレイトーン領域の両側に位置する遮光パターンにおける前記遮光微細パターンの長手方向側面に対向する中央部が、両端部より前記遮光微細パターンから遠ざかる方向に窪んだパターンとすることもできる。また、前記遮光率を満足するため、遮光微細パターンの長手方向中央部を開口して第２の透過パターンを設けることもできる。
特に上記露光用マスクは、薄膜トランジスタ基板製造用の露光マスクであって、前記グレイトーン領域が薄膜トランジスタのチャネル領域に対応しており、前記遮光微細パターンの長手方向は、前記薄膜トランジスタのチャネル幅方向である。
また、本発明の一実施形態によれば、
基板上に、半導体層及び配線材料層を順次成膜する工程、
前記配線材料上にレジスト膜を形成し、ソース、ドレイン配線パターンとなる全膜厚パターンと、活性領域のアイランドパターンとなるハーフ膜厚パターンとを、前記レジスト膜にグレイトーンマスクを用いて一括して形成する工程、
前記パターンの形成されたレジスト膜をマスクに、配線材料層及び半導体層をエッチングする工程、
前記レジスト膜の膜厚を減膜してハーフ膜厚パターン部のレジストを除去し、該ハーフ膜厚パターン部の配線材料層を露出する工程、
残存するレジスト膜をマスクとして配線材料層をエッチングし、活性領域のアイランドとなる半導体層を露出する工程を有する薄膜トランジスタ基板の製造方法において、前記グレイトーンマスクとして上記のマスクを用いる製造方法が提供される。
基板上に、半導体層及び配線材料層を順次成膜する工程、
前記配線材料上にレジスト膜を形成し、ソース、ドレイン配線パターンとなる全膜厚パターンと、活性領域のアイランドパターンとなるハーフ膜厚パターンとを、前記レジスト膜にグレイトーンマスクを用いて一括して形成する工程、
前記パターンの形成されたレジスト膜をマスクに、配線材料層及び半導体層をエッチングする工程、
前記レジスト膜の膜厚を減膜してハーフ膜厚パターン部のレジストを除去し、該ハーフ膜厚パターン部の配線材料層を露出する工程、
残存するレジスト膜をマスクとして配線材料層をエッチングし、活性領域のアイランドとなる半導体層を露出する工程を有する薄膜トランジスタ基板の製造方法において、前記グレイトーンマスクとして上記のマスクを用いる製造方法が提供される。
前記基板は、ゲート電極を含むゲート配線層と該ゲート配線層上にゲート絶縁膜の形成された基板である。また、前記方法で形成される薄膜トランジスタは、液晶表示装置の画素トランジスタ及び周辺部の保護トランジスタの少なくとも一方とすることができる。
さらに本発明の別の実施形態によれば、上記の製造方法で作製された薄膜トランジスタ基板を有する液晶表示装置が提供される。
本発明によれば、露光マスクにおけるグレートーン領域の遮光率を微細遮光パターンの長手方向端部で中央部より大きくすることで基板内のレジストハーフ膜厚均一性を向上させ、表示不良を低減して製造歩留まりを向上させることができる。
以下、本発明について例示的な実施形態を参照して詳細に説明するが、本発明はこれらのみに限定されるものではない。
〔実施形態１〕
まず透明ガラス基板上に、例えばＣｒ、Ｍｏ、Ａｌやそれらの合金等の金属をスパッタ法により成膜し、１回目のフォトリソグラフィグラフィ工程でゲート配線１、ゲート電極１ａ、ゲート端子（図示せず）を形成する（図１（ａ））。次に、図３Ａの断面図に示すように、ゲート電極１１上にゲート絶縁膜となるＳｉＮｘ膜１２、半導体層となるａ−Ｓｉ層１３、オーミックコンタクト層となるｎ＋ａ−Ｓｉ層１４、例えばＣｒ、Ｍｏ、Ａｌやそれらの合金等の金属層１５を、それぞれＣＶＤ法、スパッタ法で積層成膜する。次に、グレイトーンマスクを用いた２回目のフォトリソグラフィ工程でソース電極、ドレイン電極、ドレイン配線、ドレイン端子（図示せず）とアイランドを順次形成する。
まず透明ガラス基板上に、例えばＣｒ、Ｍｏ、Ａｌやそれらの合金等の金属をスパッタ法により成膜し、１回目のフォトリソグラフィグラフィ工程でゲート配線１、ゲート電極１ａ、ゲート端子（図示せず）を形成する（図１（ａ））。次に、図３Ａの断面図に示すように、ゲート電極１１上にゲート絶縁膜となるＳｉＮｘ膜１２、半導体層となるａ−Ｓｉ層１３、オーミックコンタクト層となるｎ＋ａ−Ｓｉ層１４、例えばＣｒ、Ｍｏ、Ａｌやそれらの合金等の金属層１５を、それぞれＣＶＤ法、スパッタ法で積層成膜する。次に、グレイトーンマスクを用いた２回目のフォトリソグラフィ工程でソース電極、ドレイン電極、ドレイン配線、ドレイン端子（図示せず）とアイランドを順次形成する。
この２回目のフォトリソグラフィ工程について、さらに詳しく説明する。２回目のフォトリソグラフィ工程には、グレイトーンマスクを用いる。ここで用いられるグレイトーンマスクは、ソース電極、ドレイン電極の間、すなわちチャネル領域に相当する部分にグレイトーンパターンが配置されている。図８（ａ）に示すように、遮光微細パターン８１ａの両側に位置するスリット状透過パターン８２の幅（Ｗ）は、出来上がりのチャネル長を６μｍとし、露光装置の解像限界が３．５〜４．０μｍ程度である場合、おおよそ１．０〜１．６μｍ程度が望ましい。遮光微細パターン８１ａの形状は、この例では、端部が中央部より太いパターンを配置している。この遮光微細パターン８１ａの寸法は、中央のくびれ部の幅（Ｂｃ）が１．０〜１．２μｍ、両端の幅広部の幅（Ｂ）が１．２〜１．６μｍ程度が望ましい。この例の場合、例えば、端部におけるスリット状透過パターンの幅Ｗを１．４μｍ、遮光微細パターンの幅Ｂを１．４μｍとすると、端部における遮光率ＳＥは約３３％となる。中央部における遮光微細パターンの幅Ｂｃを１．０μｍとすると、中央部におけるスリット状透過パターンの幅Ｗｃは１．６μｍとなり、中央部における遮光率ＳＣは約２４％となる。また、遮光率比ＳＥ／ＳＣは約１．４となる。
グレートーン領域におけるパターン形状は、具体的には、図９の（ａ）〜（ｉ）のいずれか又はこれに類似の形状をとるとよい。図９（ａ）及び（ｂ）では、遮光微細パターンの長辺部の両端部から中央に向かって、その幅が漸次狭くなるもので、同図（ａ）では直線的に、同図（ｂ）では、所定の曲率Ｒを有する曲線的（円弧状）にその幅が狭くなっている。図９（ｃ）及び（ｄ）では、中央部付近の幅を所定の幅に狭くした第１の領域αが設けられ、両端部から第１の領域αに向かって図９（ａ）及び（ｂ）のように直線的又は曲線的に狭くなっている。図９（ｅ）では、両端部から一定の幅の第２の領域βと、所定の幅に狭くした第１の領域αを有する遮光微細パターンを設けた例を示している。さらに、図９（ｆ）では、図９（ｅ）に示すような第１の領域αと第２の領域βとの間に、図９（ａ）及び（ｂ）に示したようなその幅が漸次狭くなる第３の領域γを有する遮光微細パターンを設けた例を示している。図９（ｇ）では、遮光微細パターン中央部に穴を開けて第２の透過パターンＴＰを配置した例を示している。上記の例では、いずれも、遮光微細パターンの長手方向の中心軸に対して線対称に遮光微細パターンが形成されているが、これに限定されず、図９（ｈ）のように左右非対称に形成することも可能である。もちろん、長辺の両側を非対称に窪ませた構造としても良い。また、図９（ｉ）のように、グレイトーン領域両側の全遮光部の遮光パターン（ソース、ドレイン電極パターン）を窪ませることでチャネル部中央部で端部よりも遮光微細パターンに対するスリット状透過パターンの比率を高くすることもできる。なお、図９（ｉ）のようにソース、ドレイン電極パターン側を窪ませる場合、トランジスタの特性を決める重要なファクターであるチャネル長の最終出来映えにバラツキが生じることを抑制するため、両端部から中央部に向かって緩やに直線状あるいは曲線状に窪ませることが好ましい。また、遮光微細パターンの両端部は、配線層パターンとなる全遮光部の遮光パターンより張り出した状態とすることで、全透過部からの光の回り込みにより、チャネル部端部でレジスト膜厚が薄くなることにより起こる終端の屈曲をさらに防止することができる。遮光微細パターンの両端部の張出量は、それぞれ、０．１〜０．５μｍ程度が好ましい。
このようなマスクは、石英ガラスなどの透光性基板上に遮光性の材料、例えば、Ｃｒなどの金属膜を蒸着し、公知の方法、例えば、電子ビーム露光装置により所望のパターンに形成される。
このようなマスクを用い、基板にレジストを塗布した上で露光、現像を行うと、ソース電極、ドレイン電極、ドレイン配線、ドレイン端子となる部分には、レジストが当初の膜厚のまま残り、Ｔｒのチャネルになる部分にはハーフ膜厚のレジストが均一性よく残り、それ以外の部分ではレジストが除かれる。この時のチャネル部近傍の平面図が図１０（ａ）であり、Ｅ−Ｅ’、Ｆ−Ｆ’、Ｇ−Ｇ’での断面形状がそれぞれ図１０（ｂ），（ｃ），（ｄ）である。チャネル幅方向のレジスト膜厚断面のＥ−Ｅ’断面で図示するように、レジスト膜厚は中央部分から端部までほぼ均一である。また、チャネル長方向のレジスト断面であって、チャネル部端部のＦ−Ｆ’断面と中央部のＧ−Ｇ’断面を比較すると、どちらもほぼ同じ形状となっている。
ここで、本実施形態の効果について検証する。図１２（ａ）は、遮光率及び遮光率比の定義を説明する露光マスクの図である。図１２（ａ）は、図９（ｉ）で説明したグレイトーンパターンであり、遮光微細パターンの幅Ｂは一定であり、チャネル部端部の遮光率ＳＥは［Ｂ／（ＷＥ＋Ｂ＋ＷＥ）］×１００（％）で表され、チャネル部中央部の遮光率ＳＣは［Ｂ／（ＷＣ＋Ｂ＋ＷＣ）］×１００（％）で表される。図１２（ｂ）は、くびれ量の定義を説明するレジストパターンの図である。図中矢印であらわしている、全膜厚パターンＰＡに挟まれたハーフ膜厚パターンＰＨがパターンエッジから後退している部分の長さＬがくびれ量である。図１３は、遮光率比（ＳＥ／ＳＣ）とくびれ量（Ｌ）の関係を示すグラフである。くびれ量は、遮光率比１．００の時を１００とする相対値で示している。グレイトーン部に最適化された遮光率のパターンが配置されたマスクにおいては、最適露光量、すなわち全遮光部が設計値通りの線幅でパターニングされる露光量で露光された場合に、グレイトーン部では全領域、すなわち長手方向の端部から中央部までの全域において所望の膜厚のハーフトーンレジストパターンが得られる。遮光率比が大きくなるほど、すなわち本実施形態に従いグレイトーンパターンのチャネル部中央部でチャネル部端部よりも遮光パターンに対するスリット状透過パターンの比率が高くなるほど、くびれ量は小さくなる。遮光率比は、１．１以上であることが好ましく、１．２以上であることがより好ましい。なお、遮光率比の上限は、スリット状透過パターンと遮光微細パターンの幅寸法がいずれも露光機の解像度限界以下であり、遮光微細パターンの最小幅寸法が製造方法により限定されることから、自ずと限定される。この結果、ハーフ膜厚パターンの均一性が向上し、チャネル領域により広く十分なハーフ膜厚パターンが形成され、製造歩留が向上する。
次に、図３Ｂに示すように、ハーフ膜厚を有する第１のレジストパターン１６をマスクとして、金属層１５のエッチング、ｎ＋ａ−Ｓｉ層１４及びａ−Ｓｉ層１３のエッチングを行い、ソース電極、ドレイン電極、ドレイン配線、ドレイン端子となる積層構造（１３’、１４’、１５’）を形成する（図３Ｃ）。次に、Ｏ２アッシングを行い、チャネル部のハーフ膜厚レジストを除去し、第２のレジストパターン１６’を形成する（図３Ｄ）。次に、２回目の金属層１５’のエッチングを行い、ハーフ膜厚部分のレジストを除去して露出した金属を除去し、さらにｎ＋ａ−Ｓｉ層１４’をエッチングしてチャネル部の加工を行う（図３Ｅ）。最後にレジストを剥離し、２回目のフォトリソグラフィ工程を完了する。
さらに、パッシベーションＳｉＮｘ膜１８をＣＶＤ法で成膜し（図３Ｆ）、３回目のフォトリソグラフィ工程でゲート、ドレイン端子部の開口（図示せず）、およびソース電極上のコンタクトホール（４，１９）を形成する（図１（ｃ）及び図３Ｇ）。次に、ＩＴＯをスパッタ法で成膜し、４回目のフォトリソグラフィ工程で画素電極（５，２０）を形成してアレイ基板が完成する（図１（ｄ）及び図３Ｈ）。
〔実施形態２〕
液晶表示装置は、複数の画素電極が形成されたアクティブマトリクス基板１０１と対向電極が形成された対向基板１０２との間に液晶層を挟持して構成されている。図１１に示すように、このアクティブマトリクス基板１０１には、複数の走査線１０３（Ｇ１乃至Ｇ９、…）と複数のデータ線１０４（Ｄ１乃至Ｄ９、…）とが互いに交差するように配置され、複数の走査線１０３と複数のデータ線１０４とで囲まれる領域に複数の画素電極１０５が配列されている。走査線１０３とデータ線１０４とは実施形態１で示したような画素Ｔｒを介して画素電極１０５に接続される。
液晶表示装置は、複数の画素電極が形成されたアクティブマトリクス基板１０１と対向電極が形成された対向基板１０２との間に液晶層を挟持して構成されている。図１１に示すように、このアクティブマトリクス基板１０１には、複数の走査線１０３（Ｇ１乃至Ｇ９、…）と複数のデータ線１０４（Ｄ１乃至Ｄ９、…）とが互いに交差するように配置され、複数の走査線１０３と複数のデータ線１０４とで囲まれる領域に複数の画素電極１０５が配列されている。走査線１０３とデータ線１０４とは実施形態１で示したような画素Ｔｒを介して画素電極１０５に接続される。
さらに、アクティブマトリクス基板１０１の周辺の領域Ｐには、ＣＯＧ形式又はＣＯＦ形式で実装される駆動用ＩＣのための配線パターンが配置されている。この配線パターンは、駆動用ＩＣのための制御用信号配線及び／又は電源配線である。配線パターンは、複数の配線１０８ａ及び１０８ｂを含む。さらに、領域Ｐには、対向基板１０２の対向電極へ共通電位を与えるトランスファパッド１０６が配置されている。さらに、トランスファパッド１０６に接続された共通配線１０７が配置されている。複数の配線１０８ａ、配線１０８ｂ及び共通配線１０７は、互いに平行に配置されている。さらに、複数の配線１０８ａと共通配線１０７との間には静電保護手段の一例としての保護Ｔｒが接続されている。この保護Ｔｒは、ゲート・ソース間が共通接続された構成のもので、順方向と逆方向にそれぞれ接続されている。保護Ｔｒの詳細については、例えば、特開２００６−３０８８０３号公報を参照することができる。
領域Ｐの保護Ｔｒについても、実施形態１に示した画素Ｔｒと同様に形成されるが、その実効的なチャネル長及びチャネル幅は、画素Ｔｒとは異なることが多い。本発明の微細パターンを有するマスクを用いて、形成されるレジストのハーフ膜厚均一性のよくないエリア（例えば、領域Ｐの保護Ｔｒ領域など）にのみ、本発明になるグレイトーンパターン部を配置し、その他の部分（例えば、画素Ｔｒ領域）では従来構造のグレイトーンパターン部を配置しても良い。もちろん、保護Ｔｒと画素Ｔｒの両方の形成に、本発明になるグレイトーンパターン部を配置したマスクを用いても良い。
いうまでもないが、保護Ｔｒ領域では、図３Ｈで示したような画素電極２０は形成されない。
以上の説明では、液晶表示装置のＴＦＴ基板製造を例に説明したが、これに限定されず、ハーフ膜厚部分の均一性が要求される用途に使用可能である。
また、上記説明ではスリット状透過パターン間に１本の遮光微細パターンが挟まれた形態で説明したが、遮光微細パターンを複数本含むようにすることができる。
１ ゲート配線
１ａ ゲート電極
２ ドレイン配線
２ａ ドレイン電極
２ｂ ソース電極
３ アイランド部
４ ソースコンタクト
５ 画素電極
１１ ゲート電極
１２ ゲート絶縁膜（ＳｉＮｘ）
１３ 半導体層（ａ−Ｓｉ）
１４ オーミックコンタクト層（ｎ＋ａ−Ｓｉ）
１５ 金属層
１６ 第１のレジストマスク
１６ａ 未露光領域
１６ｂ 全露光領域
１６ｃ ハーフ露光領域（ハーフ膜厚部）
１６’ 第２のレジストマスク
１７ グレイトーンマスク
１７ａ 透光性基板
１７ｂ 遮光膜パターン
１８ パッシベーションＳｉＮｘ膜
１９ ソースコンタクトホール
２０ 画素電極
８１ 遮光膜パターン（全光線遮光部）
８１ａ 微細パターン
８２ スリット（光透過部）
１ａ ゲート電極
２ ドレイン配線
２ａ ドレイン電極
２ｂ ソース電極
３ アイランド部
４ ソースコンタクト
５ 画素電極
１１ ゲート電極
１２ ゲート絶縁膜（ＳｉＮｘ）
１３ 半導体層（ａ−Ｓｉ）
１４ オーミックコンタクト層（ｎ＋ａ−Ｓｉ）
１５ 金属層
１６ 第１のレジストマスク
１６ａ 未露光領域
１６ｂ 全露光領域
１６ｃ ハーフ露光領域（ハーフ膜厚部）
１６’ 第２のレジストマスク
１７ グレイトーンマスク
１７ａ 透光性基板
１７ｂ 遮光膜パターン
１８ パッシベーションＳｉＮｘ膜
１９ ソースコンタクトホール
２０ 画素電極
８１ 遮光膜パターン（全光線遮光部）
８１ａ 微細パターン
８２ スリット（光透過部）
Claims (9)
- 透光性の基板上に遮光パターンが形成された露光用マスクであって、該遮光パターンの少なくとも一部に、露光機の限界解像度以下の幅寸法の縦長のスリット状透過パターンに挟まれた前記限界解像度以下の幅寸法の縦長の遮光パターンが形成されたグレイトーン領域を有する露光用マスクにおいて、前記グレートーン領域の遮光率が前記縦長の遮光パターンの長手方向端部から中央部に向かって漸次減少する露光用マスク。
- 前記縦長の遮光パターンの長辺の中央部で長手方向に直交する幅を該長辺の両端部より狭くしたことを特徴とする請求項１に記載の露光用マスク。
- 前記縦長の遮光パターンは、その長辺の中央部に向かって該長辺の両端部から長手方向に直交する幅を漸次狭くしたパターンであり、左右対称であることを特徴とする請求項２に記載の露光用マスク。
- 前記スリット状透過パターンに挟まれた縦長の遮光パターンは、その長辺の中央部に向かって該長辺の両端部から長手方向に直交する幅を漸次狭くしたパターンであり、左右非対称であることを特徴とする請求項２に記載の露光用マスク。
- 前記グレイトーン領域の両側に位置する遮光パターンにおける前記縦長の遮光パターンの長手方向側面に対向する中央部が、両端部より前記縦長の遮光パターンから遠ざかる方向に窪んだパターンであることを特徴とする請求項１に記載の露光用マスク。
- 前記縦長の遮光パターンの長手方向の中央部に透過パターンを設けたことを特徴とする請求項１に記載の露光用マスク。
- 基板上に、半導体層及び配線材料層を順次成膜する工程、
前記配線材料上にレジスト膜を形成し、ソース、ドレイン配線パターンとなる全膜厚パターンと、活性領域のアイランドパターンとなるハーフ膜厚パターンとを、前記レジスト膜にグレイトーンマスクを用いて一括して形成する工程、
前記パターンの形成されたレジスト膜をマスクに、配線材料層及び半導体層をエッチングする工程、
前記レジスト膜の膜厚を減膜してハーフ膜厚パターン部のレジストを除去し、該ハーフ膜厚パターン部の配線材料層を露出する工程、
残存するレジスト膜をマスクとして配線材料層をエッチングし、活性領域のアイランドとなる半導体層を露出する工程、
を有する薄膜トランジスタ基板の製造方法において、前記グレイトーンマスクとして請求項１乃至６のいずれか１項に記載のマスクを用いることを特徴とする薄膜トランジスタ基板の製造方法。 - 前記基板は、ゲート電極を含むゲート配線層と該ゲート配線層上にゲート絶縁膜の形成された基板である請求項７に記載の薄膜トランジスタ基板の製造方法。
- 請求項７又は８に記載の製造方法で作製された薄膜トランジスタ基板を有する液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009122205A JP2010002899A (ja) | 2008-05-20 | 2009-05-20 | グレイトーン露光用マスク、それを用いたｔｆｔ基板の製造方法及び該ｔｆｔ基板を有する液晶表示装置 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008131798 | 2008-05-20 | ||
| JP2009122205A JP2010002899A (ja) | 2008-05-20 | 2009-05-20 | グレイトーン露光用マスク、それを用いたｔｆｔ基板の製造方法及び該ｔｆｔ基板を有する液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010002899A true JP2010002899A (ja) | 2010-01-07 |
Family
ID=41341421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009122205A Withdrawn JP2010002899A (ja) | 2008-05-20 | 2009-05-20 | グレイトーン露光用マスク、それを用いたｔｆｔ基板の製造方法及び該ｔｆｔ基板を有する液晶表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20090289257A1 (ja) |
| JP (1) | JP2010002899A (ja) |
| CN (1) | CN101620374A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI418903B (zh) * | 2009-09-30 | 2013-12-11 | Au Optronics Corp | 陣列基板及其製造方法 |
| US9383650B2 (en) * | 2011-12-15 | 2016-07-05 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Exposure apparatus and exposure method |
| US9053279B2 (en) | 2013-03-14 | 2015-06-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Pattern modification with a preferred position function |
| JP2015012048A (ja) * | 2013-06-27 | 2015-01-19 | 三菱電機株式会社 | アクティブマトリクス基板およびその製造方法 |
| US20180246382A1 (en) * | 2015-08-31 | 2018-08-30 | Sharp Kabushiki Kaisha | Display panel and method of producing display panel |
| CN105404093A (zh) * | 2016-01-06 | 2016-03-16 | 京东方科技集团股份有限公司 | 掩模板、显示基板及其制备方法、显示面板及显示装置 |
-
2009
- 2009-05-20 US US12/469,186 patent/US20090289257A1/en not_active Abandoned
- 2009-05-20 JP JP2009122205A patent/JP2010002899A/ja not_active Withdrawn
- 2009-05-20 CN CN200910166931A patent/CN101620374A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN101620374A (zh) | 2010-01-06 |
| US20090289257A1 (en) | 2009-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4593094B2 (ja) | 液晶表示装置及びその製造方法 | |
| USRE41632E1 (en) | Liquid crystal display device and method of manufacturing the same | |
| JP4700254B2 (ja) | 液晶表示装置用色フィルター基板及び薄膜トランジスタ基板並びにこれらの製造方法 | |
| US8134158B2 (en) | TFT-LCD pixel unit and method for manufacturing the same | |
| US7718994B2 (en) | Array substrates for use in liquid crystal displays and fabrication methods thereof | |
| US8426229B2 (en) | Method of fabricating liquid crystal display device | |
| US8836901B2 (en) | Substrate for liquid crystal display device including peripheral lines having openings and fabricating method thereof | |
| KR20010108835A (ko) | 4-마스크를 이용한 박막 트랜지스터 액정표시장치의제조시에 사용하는 할프톤 노광 공정용 포토 마스크 | |
| JP2003140189A (ja) | 液晶ディスプレイ装置用アレー基板及びその製造方法 | |
| JP2002107762A (ja) | 液晶用マトリクス基板の製造方法 | |
| JP2010002899A (ja) | グレイトーン露光用マスク、それを用いたｔｆｔ基板の製造方法及び該ｔｆｔ基板を有する液晶表示装置 | |
| US20080157086A1 (en) | Method for manufacturing thin film transistor | |
| KR20020093351A (ko) | 그레이톤 마스크 및 이를 이용한 액정디스플레이 제조방법 | |
| US7439088B2 (en) | Liquid crystal display device and fabricating method thereof | |
| JP2002098995A (ja) | 液晶用マトリクス基板の製造方法 | |
| JP3706043B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| JP3696127B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| JP4516518B2 (ja) | 薄膜トランジスタを用いた液晶表示装置及びその製造方法 | |
| JP3548711B2 (ja) | 液晶用マトリクス基板の製造方法ならびにコンタクトホール形成方法 | |
| KR20070045751A (ko) | 포토 마스크 | |
| JP2002250934A (ja) | 液晶用マトリクス基板の製造方法 | |
| JP3706033B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| US8530144B2 (en) | Photomask and method for fabricating source/drain electrode of thin film transistor | |
| JP4152396B2 (ja) | 薄膜トランジスタアレイの製造方法 | |
| KR20010109681A (ko) | 프린지 필드 구동 액정 표시장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120807 |