CN101620374A - 灰色调曝光用掩模、使用该掩模的tft基板的制造方法和具有该tft基板的液晶显示装置 - Google Patents
灰色调曝光用掩模、使用该掩模的tft基板的制造方法和具有该tft基板的液晶显示装置 Download PDFInfo
- Publication number
- CN101620374A CN101620374A CN200910166931A CN200910166931A CN101620374A CN 101620374 A CN101620374 A CN 101620374A CN 200910166931 A CN200910166931 A CN 200910166931A CN 200910166931 A CN200910166931 A CN 200910166931A CN 101620374 A CN101620374 A CN 101620374A
- Authority
- CN
- China
- Prior art keywords
- pattern
- light
- shielding pattern
- lengthwise
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 42
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000010408 film Substances 0.000 claims description 55
- 238000005530 etching Methods 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 11
- 239000010409 thin film Substances 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 claims description 5
- 230000007547 defect Effects 0.000 abstract description 7
- 230000002829 reductive effect Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 36
- 238000001459 lithography Methods 0.000 description 21
- 230000015572 biosynthetic process Effects 0.000 description 17
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000002184 metal Substances 0.000 description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 description 14
- 229910004205 SiNX Inorganic materials 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 238000004380 ashing Methods 0.000 description 3
- 238000005452 bending Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000010422 painting Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 206010070834 Sensitisation Diseases 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000008313 sensitization Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
本发明提供一种曝光用掩模、使用该曝光用掩模的薄膜晶体管基板的制造方法、和由该方法制造的显示良好的液晶显示装置，其中，该曝光用掩模可以提高半膜厚部分的抗蚀剂膜厚的均匀性，降低显示不良，并提高制造成品率。在该曝光用掩模中，在透光性的基板上形成遮光图案，在该遮光图案的至少一部分上，该曝光用掩模具有形成了由曝光机的临界分辨率以下的宽度尺寸的纵长的缝隙状透过图案夹着的所述临界分辨率以下的宽度尺寸的纵长的遮光图案的灰色调区域，所述灰色调区域的遮光率从所述纵长的遮光图案的长边方向端部朝向中央部逐渐减小。
Description
技术领域
本发明涉及灰色调(gray tone)曝光用掩模、使用该掩模的液晶显示装置用阵列基板(TFT基板)的制造方法、具有由该制造方法制造的TFT基板的液晶显示装置。其中，在采用灰色调曝光用掩模，在一次光刻步骤中形成源极、漏极布线图案和活性区域的岛图案的液晶显示装置用阵列基板的制造方法中，可以改进晶体管(下面简称为“Tr”)的沟道区域(在源电极、漏电极之间的区域)中的半膜厚抗蚀剂的膜厚均匀性，提高制造成品率。
背景技术
近年来，广泛地采用液晶显示装置作为高分辨率的显示器。在液晶显示装置中，在形成薄膜晶体管(Thin Film Transistor，TFT)等开关元件的TFT基板、和形成着色层及黑矩阵的彩色滤光片基板之间保持液晶材料。并且，通过在各TFT基板和彩色滤光片基板上设置的电极之间、或者在TFT基板内设置的多个电极之间施加的电场，使液晶分子的取向方向改变，并且控制各像素中的光透过量。
随着这种液晶显示装置的普及，强烈要求性能更高和价格更低，通过引入提高TFT基板的制造成品率和对制造方法本身革新的制造工艺，进行了实现成本下降的研究。
作为现有的TFT基板的制造方法，一般经过五次光刻步骤。但是，由于近年来成本下降的要求强烈，所以采用了在部分步骤中采用多色调(multiple tone)掩模，一次得到具有中间膜厚(下面称为半膜厚)部分的抗蚀剂膜的方法。由此，实现了步骤的缩短，而将通过四次光刻步骤完成TFT阵列的工艺用于批量生产。
多色调掩模具有灰色调掩模(gray tone mask)和半色调掩模(half tonemask)两种。在灰色调掩模中，构成在曝光机的临界分辨率以下的缝隙部，该缝隙部遮挡一部分光，从而实现中间曝光。另一方面，在半色调掩模中，利用半透过的膜进行中间曝光。任何一种都表现出由一次曝光实现曝光部分、中间曝光部分、未曝光部分三个曝光等级，在显影之后，可以构成两种厚度的抗蚀剂膜。采用半透过的膜的半色调掩模的价格昂贵，在近年来渐渐大型化的液晶显示装置中，使用便宜的灰色调掩模对于成本是有利的。
采用图1的平面图说明包含采用灰色调掩模的光刻步骤的TFT基板的制造工艺。首先，在透明玻璃基板上，通过溅射法成膜Cr、Mo、Al等金属，并且在第一次的光刻步骤中形成栅极布线1、栅电极1a、和栅极端子(未图示)(图1(a))。接下来，在其上分别通过CVD法、溅射法等层叠成膜栅极绝缘膜(SiNx)、半导体层(非晶硅，下面称为a-Si)、欧姆接触层(掺杂的非晶硅，下面称为“n+a-Si层”)、Cr、Mo、Al等金属。接下来，在采用灰色调掩模的第二次光刻步骤中，依次形成源电极2b、漏电极2a、漏极布线2、漏极端子(未图示)和构成沟道区域的岛3(图1(b))。接下来，在整个面上形成层间绝缘膜之后，在第三次的光刻步骤中，形成将在之后的步骤中形成的像素电极和源电极2b连接的源极接触部4等接触孔(图1(c))。最后，在整个面上由溅射法等形成ITO等透明导电材料，并且通过第四次光刻步骤形成像素电极5(图1(d))。
进一步详细地说明该第二次的光刻步骤。在第二次的光刻步骤中，采用灰色调掩模。
所谓的灰色调掩模如上所述，在透光性的基板上形成进行完全遮光的遮光膜图案和进行中间曝光的缝隙部。TFT基板制造用的灰色调掩模具体地如图2所示，是在形成在布线图案上的遮光膜图案21的沟道岛图案位置上，配置曝光机的临界分辨率以下的缝隙22(透光部)和微细图案21a(遮光部)的掩模。采用该掩模进行曝光时，在没有图案的部分上光全部透过，在采用阳(positive)型抗蚀剂的情况下，抗蚀剂由之后的显影全部去除(全透过部)。在有图案的一部分(布线图案部分)上，光被完全遮挡，抗蚀剂在显影之后也几乎残留初始的膜厚。另一方面，在交替配置临界分辨率以下的缝隙图案、微细图案的部分(沟道岛图案)上衍射光，使比全透过部少的光量到达抗蚀剂。结果，曝光量与全透过部相比较更少，从而显影之后的抗蚀剂可以在基板上残留其初始膜厚约一半的中间膜厚。该曝光量可以通过调整缝隙宽度而进行调节。这样，当采用灰色调掩模时，通过一次曝光，可以对抗蚀剂的残留膜按照如下三阶段来进行图案化：抗蚀剂以初始的膜厚残留的部分(厚膜部)、抗蚀剂以比厚膜部薄的中间膜厚残留的部分(下面称为半膜厚部)、和抗蚀剂全部被去除的部分。
在TFT基板的制造中，在用于形成沟道岛而进行衍射曝光的掩模图案中，如图2所示，在与沟道区域相当的部分上配置灰色调区域。例如，一般的曝光装置的分辨率界限是3.5～4.0μm左右，所以期望灰色调区域的临界分辨率以下的缝隙图案、微细图案的缝隙宽度(W1)/微细图案宽度(W2)/缝隙宽度(W3)是人约1.0～1.6μm/1.0～1.6μm/1.0～1.6μm左右(参考作为图2(a)的部分放大图的图2(b))。
参考步骤截面图说明采用具有这样的图案的曝光掩模的第二次光刻步骤。
首先，如图1(a)所示，将包含栅电极11的栅极布线图案化之后，依次成膜：构成栅极绝缘膜的SiNx膜12、a-Si层13、n+a-Si层14、和金属层15。在整个面上，涂布规定膜厚的抗蚀剂，通过在透光性基板17a上具有遮光膜图案17b的灰色调掩模17进行曝光，从而在没有遮光膜图案的部分上构成抗蚀剂膜厚整体被全部曝光的全曝光区域16b，在具有遮光膜图案的部分上构成没有曝光的未曝光区域(厚膜部)16a。在沟道岛(灰色调)区域Gr中，限制曝光量，构成将一半左右的抗蚀剂膜厚曝光的半曝光区域(半膜厚部)16c(图3A)。通过将其显影，在构成源电极、漏电极、漏极布线和漏极端子的部分上仍然残留初始膜厚的抗蚀剂，在Tr的成为沟道的部分上残留半膜厚的抗蚀剂，在除此以外的部分中去除抗蚀剂，形成具有半膜厚的第一抗蚀剂图案16(图3B)。接下来，进行金属层15的蚀刻、n+a-Si层14和a-Si层13的蚀刻，形成构成源电极、漏电极、漏极布线和漏极端子的叠层结构(13’、14’、15’)(图3C)。接下来，进行O2灰化，去除沟道部的半膜厚抗蚀剂，形成第二抗蚀剂图案16’(图3D)。接下来，进行第二次的金属层15’的蚀刻，去除露出的金属，进一步地，蚀刻n+a-Si层14’，从而露出沟道部的a-Si层13’。由此，形成构成漏电极、漏极布线和漏极端子的导电体层(14a、15a)以及构成源电极的导电体层(14b、15b)(图3E)。最后，剥离抗蚀剂，完成第二次的光刻步骤。
进一步地，由CVD法成膜钝化SiNx膜18(图3F)，在第三次的光刻步骤中形成栅极、漏极端子部的开口、源电极上的接触孔19(图3G)。最后，由溅射法成膜ITO，在第四次的光刻步骤中形成像素电极20，从而完成阵列基板(图3H)。
但是，采用灰色调掩模的工艺是非常精密的工艺，特别是半膜厚部的膜厚均匀性的控制非常困难。
详细地说明时，在采用灰色调掩模形成半膜厚抗蚀剂的图案的情况下，其截面轮廓确定为如图4所示。图4(a)是采用图2的灰色调掩模曝光、显影之后的抗蚀剂图案的平面图(与图2(b)对应的部分放大平面图)，B-B’的截面图是图4(b)，C-C’截面是图4(c)，D-D’截面是图4(d)。即，在沟道宽度方向的抗蚀剂膜厚截面(B-B’截面：图4(b))上，如图所示，将在抗蚀剂图案的中央部分上的膜厚T1和在端部上的膜厚T2进行比较时，存在T1稍厚、T2稍薄的问题。即，在沟道长边方向的抗蚀剂截面上，将沟道部端部的C-C’截面(图4(c))和中央部的D-D’截面(图4(d))进行比较时，C-C’截面的半膜厚部的抗蚀剂比D-D’截面的更薄。其理由是因为通过来自全透过部的光的返转，构成为在端部的抗蚀剂相对于中央部被进一步地感光的状态。结果，形成的Tr在沟道长度上产生偏差，使得不便于显示。存在沟道宽度越大，该抗蚀剂膜厚的不均匀性越大的倾向。
在液晶显示装置的制造中使用的一般的曝光装置的分辨率界限如上所述，一般是3.5～4.0μm左右。因此，插入灰色调掩模中的缝隙宽度采用1.0～1.6μm左右的缝隙。这样，采用灰色调掩模的工艺是采用微细图案的非常精密的上艺，在半膜厚部的抗蚀剂膜厚中，由形成的掩模尺寸偏差、光刻的各步骤偏差等各种因素而产生大的偏差。此外，在显示部的Tr和外周部的保护Tr中晶体管的尺寸不同等情况下，半膜厚部的抗蚀剂膜厚各不相同的情况多。晶体管的沟道长度如果不同，则在沟道部配置的微细图案、缝隙的尺寸也不相同，所以在同一光刻条件下完成时，半膜厚部的抗蚀剂膜厚各不相同。
如上述说明，沟道部的抗蚀剂膜厚存在周边部薄、中央部厚的倾向，但是在沟道中央部的抗蚀剂膜厚比周边部厚一定程度以上的情况下，应该由下述的O2灰化去除的半膜厚部的抗蚀剂会残留一部分，在第二次的金属层蚀刻中，沟道部的金属图案41仍然变短(图5(a))，这构成了点缺陷(point defect)、线缺陷(line defect)的原因。此外，相反地，半膜厚部的抗蚀剂在薄到一定程度以上的情况下，在半膜厚部的端部本来应该由半膜厚抗蚀剂覆盖的部分构成没有被抗蚀剂覆盖的状态。在没有被抗蚀剂覆盖的端部上，曝晒在由图3C说明的第一次的金属层15的蚀刻、n+a-Si层14、a-Si层13的干蚀刻中，沟道部的半导体层42构成如图5(b)所示的切入楔形的形状，或者在特别的情况下，如图5(c)所示断裂，构成点缺陷的原因。
作为提高所述半膜厚部的膜厚均匀性的方法，例如在专利文献1(特开2002-57338号公报)中，如图6所示，在由全遮光部51夹着的灰色调部的沟道端部上，通过将透过部52a的面积增大，可以提高抗蚀剂半膜厚部的均匀性。但是，在该方法中，如图4所示，对于由抗蚀剂膜厚在沟道端部薄、在中央部变厚引起的不便(图5(a)～(c))，起到相反的效果，不能提高抗蚀剂膜厚的均匀性。进一步地，由于在形成源电极、漏电极的全遮光部51上切入切口，所以作为决定晶体管特性的重要因素的最终形成的沟道长度产生偏差。全遮光部的形状是抗蚀剂照原样构成以原来的膜厚残留的部分的形状，并且是由于构成源电极、漏电极的形状。因此，晶体管的特性产生偏差，从而可能导致显示误差，这是不好的。
此外，在专利文献2(JP特开2002-55364号公报)中，作为由在配置灰色调图案的沟道部端部上的抗蚀剂膜厚变薄而引起的终端弯曲的应对方案，如图7所示，提出在由全遮光部61夹着的灰色调部上，在沟道部的微细图案61a的上下方配置微细图案61b的结构。但是，在该方法中，使半导体层的尺寸不必要地变大，导致数值孔径降低等不便，这是不好的。此外，作为终端弯曲的应对方案，如图2所示，对应地使微细图案21a的两端部构成由遮光膜图案21伸出的状态也是可以的，不用期待很大的效果。
此外，在专利文献3(JP特开2002-268200号公报)中，涉及以减小抗蚀剂的锥度角为目的而形成的灰色调用(微细)图案，它具有多个微细图案，使外侧的几个图案较宽，使中央的几个较细。此外，为了提高半膜厚的均匀性，多次涂布抗蚀剂膜，导致步骤数量增加，这是不好的。
另一方面，在专利文献4(JP特开2000-066371号公报)中，为了防止形成的抗蚀剂图案的形状歪曲，朝向透光部图案的中央部使其宽度变窄。但是，这是通过预先补正由抗蚀剂膜的膨胀收缩导致的变形量，而获得设计的矩形抗蚀剂图案，与采用曝光临界分辨率以下的微细图案，得到中间膜厚的抗蚀剂图案的灰色调掩模的目的、方法和效果不同。在专利文献4中，为了在整个膜厚上形成的平面方向的接触孔的矩形化而补正变形，不能消除半膜厚的抗蚀剂的膜厚变化。
专利文献
专利文献1JP特开2002-057338号公报
专利文献2JP特开2002-055364号公报
专利文献3JP特开2002-268200号公报
专利文献4JP特开2000-0066371号公报
发明内容
鉴于这些问题提出了本发明，其目的是提供一种曝光用掩模、使用该曝光用掩模的TFT基板的制造方法、具有由该方法制造的TFT基板的、显示良好的液晶显示装置，其中，该曝光用掩模可以提高半膜厚部分的抗蚀剂膜厚的均匀性，降低由短路或断线导致的显示不良，从而提高制造成品率。
解决上述问题中的至少一个的本发明涉及一种曝光用掩模，该曝光用掩模在透光性的基板上形成遮光图案，在该曝光用掩模中，在该遮光图案的至少一部分上，具有形成了由曝光机的临界分辨率以下的宽度尺寸的纵长的缝隙状透过图案夹着的所述临界分辨率以下的宽度尺寸的纵长的遮光图案的灰色调区域，所述灰色调区域的遮光率从所述纵长的遮光图案的长边方向端部朝向中央部逐渐减小。
如图8(a)所示，在曝光掩模上，当设配置在沟道部上的灰色调图案的缝隙状透过图案的宽度为W，所述纵长的遮光图案(下面称为遮光微细图案)的宽度为B时，遮光率S由[B/(W+B+W)]×100(％)定义。所述灰色调区域的遮光率从所述遮光微细图案的长边方向端部朝向中央部逐渐减小时，例如如图8(b)所示，意味着从两端部朝向中央部呈直线状减小(线段A)、呈曲线状减小(线段B)、或者呈阶梯状减小(线段C)，并且意味着一旦减小的遮光率不会增加。SE表示端部的遮光率，SC表示中央部的遮光率，两者的比值SE/SC(下面称为遮光率比)变得比1大。相对于使遮光率朝向中央部减小，优选地使缝隙状透过图案的比率在中央部变大。即，由缝隙状透过图案夹着的遮光微细图案可以构成为使与长边方向正交的宽度从遮光微细图案长边的两端部朝向该长边的中央部，呈直线状或曲线状地逐渐变窄的图案，或者可以构成为具有以所述长边的中央部为中心使与长边方向正交的宽度由两端部狭窄至规定宽度的第一区域的图案。进一步地，能够将位于灰色调区域的两侧的遮光图案中的与所述遮光微细图案的长边方向侧面相对的中央部设为由两端部向从所述遮光微细图案远离的方向凹入的图案。此外，为了满足所述遮光率，也可以将遮光微细图案的长边方向中央部开口，以设置第二透过图案。
特别地，上述曝光用掩模是薄膜晶体管基板制造用的曝光掩模，所述灰色调区域与薄膜晶体管的沟道区域相对应，所述遮光微细图案的长边方向是所述薄膜晶体管的沟道宽度方向。
此外，根据本发明的一实施方式，提供一种薄膜晶体管基板的制造方法，其具有：
在基板上依次成膜半导体层和布线材料层的步骤；
在所述布线材料上形成抗蚀剂膜，在所述抗蚀剂膜上采用灰色调掩模整体形成：构成源极、漏极布线图案的全膜厚图案，和构成活性区域的岛图案的半膜厚图案的步骤；
将形成所述图案的抗蚀剂膜作为掩模，蚀刻布线材料层和半导体层的步骤；
减小所述抗蚀剂膜的膜厚，去除半膜厚图案部的抗蚀剂，露出该半膜厚图案部的布线材料层的步骤；以及
将残留的抗蚀剂膜作为掩模，蚀刻布线材料层，露出构成活性区域的岛的半导体层的步骤，
其中，采用上述掩模作为所述灰色调掩模。
所述基板是具有包含栅电极的栅极布线层、和在该栅极布线层上形成的栅极绝缘膜的基板。此外，由所述方法形成的薄膜晶体管可以作为液晶显示装置的像素晶体管和周边部的保护晶体管中的至少一个。
进一步地，根据本发明的其他实施方式，提供具有由上述制造方法制造的薄膜晶体管基板的液晶显示装置。
根据本发明，通过使在曝光掩模中的灰色调区域的遮光率在微细遮光图案的长边方向端部比中央部大，从而可以提高基板内的抗蚀剂半膜厚均匀性，降低显示不良，并提高制造成品率。
附图说明
图1是说明本发明和现有技术的TFT基板的制造步骤的平面图。
图2是说明现有的灰色调掩模的平面图(a)和部分放大平面图(b)。
图3A是说明本发明和现有技术的TFT基板的制造步骤的步骤截面图。
图3B是说明本发明和现有技术的TFT基板的制造步骤的步骤截面图。
图3C是说明本发明和现有技术的TFT基板的制造步骤的步骤截面图。
图3D是说明本发明和现有技术的TFT基板的制造步骤的步骤截面图。
图3E是说明本发明和现有技术的TFT基板的制造步骤的步骤截面图。
图3F是说明本发明和现有技术的TFT基板的制造步骤的步骤截面图。
图3G是说明本发明和现有技术的TFT基板的制造步骤的步骤截面图。
图3H是说明本发明和现有技术的TFT基板的制造步骤的步骤截面图。
图4是说明现有技术的问题的图，(a)是沟道部附近的抗蚀剂掩模的平面图，(b)是(a)的B-B’截面图，(c)是(a)的C-C’截面图，(d)是(a)的D-D’截面图。
图5是说明现有技术的问题的平面图。
图6是说明在专利文献1中公开的灰色调掩模的平面图。
图7是说明在专利文献2中公开的灰色调掩模的平面图。
图8是说明根据本发明的灰色调掩模的遮光率的图。
图9是示例根据本发明的灰色调掩模的微细图案的形状的平面图。
图10是说明采用本发明的掩模进行曝光·显影之后的抗蚀剂掩模的形状的图，(a)是沟道部附近的抗蚀剂掩模的平面图，(b)是(a)的E-E’截面图，(c)是(a)的F-F’截面图，(d)是(a)的G-G’截面图。
图11是根据本发明的液晶显示装置的部分平面图。
图12是说明本发明的效果的图，(a)是说明遮光率的计算方法的图，(b)是说明构成问题的抗蚀剂端部的颈缩量的图。
图13是说明遮光率比和颈缩量的关系的图。
符号说明
1 栅极布线
1a 栅电极
2 漏极布线
2a 漏电极
2b 源电极
3 岛部
4 源极接触部
5 像素电极
11 栅电极
12 栅极绝缘膜(SiNx)
13 半导体层(a-Si)
14 欧姆接触层(n+a-Si)
15 金属层
16 第一抗蚀剂掩模
16a 未曝光区域
16b 全曝光区域
16c 半曝光区域(半膜厚部)
16’ 第二抗蚀剂掩模
17 灰色调掩模
17a 透光性基板
17b 遮光膜图案
18 钝化SiNx膜
19 源极接触孔
20 像素电极
81 遮光膜图案(全光线遮光部)
81a 微细图案
82 缝隙(光透过部)
具体实施方式
下面，参考示例的实施方式详细地说明本发明，但是本发明不仅限于这些实施方式。
(实施方式1)
首先，在透明玻璃基板上，通过溅射法成膜例如Cr、Mo、Al和它们的合金等的金属，在第一次的光刻步骤中形成栅极布线1、栅电极1a、和栅极端子(未图示)(图1(a))。接下来，如图3A的截面图所示，在栅电极11上分别通过CVD法、溅射法层叠成膜：构成栅极绝缘膜的SiNx膜12、构成半导体层的a-Si层13、构成欧姆接触层的n+a-Si层14，例如Cr、Mo、Al和它们的合金等的金属层15。接下来，在采用灰色调掩模的第二次光刻步骤中，依次形成源电极、漏电极、漏极布线、漏极端子(未图示)和岛。
进一步详细地说明该第二次的光刻步骤。在第二次的光刻步骤中，采用灰色调掩模。在此使用的灰色调掩模中，在源电极、漏电极之间即相当于沟道区域的部分中配置灰色调图案。如图8(a)所示，位于遮光微细图案81a的两侧上的缝隙状透过图案82的宽度(W)，在形成的沟道长度为6μm，且曝光装置的分辨率界限是3.5～4.0μm左右时，期望大致为1.0～1.6μm左右。遮光微细图案81a的形状，在本例中，配置为端部比中央部粗的图案。该遮光微细图案81a的尺寸期望是，在中央的颈缩部的宽度(Bc)为1.0～1.2μm左右，两端的较宽部的宽度(B)为1.2～1.6μm左右。在该例中，例如在端部上的缝隙状透过图案的宽度W为1.4μm，遮光微细图案的宽度B为1.4μm时，在端部上的遮光率SE为大约33％。在中央部上的遮光微细图案的宽度Bc为1.0μm时，中央部上的缝隙状透过图案的宽度Wc为1.6μm，中央部上的遮光率SC为大约24％。此外，遮光率比SE/SC为大约1.4。
在灰色调区域上的图案形状具体地可以构成为图9(a)～(i)中的任何一种或与之类似的形状。在图9(a)和(b)中，其宽度从遮光微细图案的长边部的两端部朝向中央逐渐变窄，从而其宽度在该图(a)中以直线方式，在该图(b)中以具有规定的曲率R的曲线(圆弧状)方式变窄。在图9(c)和(d)中，设置使中央部附近的宽度变窄为规定的宽度的第一区域α，如图9(a)和(b)从两端部朝向第一区域α以直线或曲线方式变窄。在图9(e)中，示出设置具有从两端部距离一定宽度的第二区域β、和变窄为规定宽度的第一区域α的遮光微细图案的例子。进一步地，在图9(f)中，示出在如图9(e)所示的第一区域α和第二区域β之间，设置具有如图9(a)和(b)所示的宽度逐渐变窄的第三区域γ的遮光微细图案的例子。在图9(g)中，示出在遮光微细图案中央部开孔而配置第二透过图案TP的例子。在上述例子中，任何一个都相对于遮光微细图案的长边方向的中心轴轴对称地形成遮光微细图案，但不限于此，也可以如图9(h)那样左右非对称地形成。当然，也可以构成为将长边的两侧非对称地凹入的结构。此外，如图9(i)，也可以通过使灰色调区域两侧的全遮光部的遮光图案(源电极、漏电极图案)凹入，从而使沟道部中央部的缝隙状透过图案相对于遮光微细图案的比率比端部更大。并且，如图9(i)，在使源电极、漏电极图案侧凹入时，为了抑制作为决定晶体管特性的重要因素的最终形成的沟道长度产生偏差，优选使从两端部朝向中央部缓缓地以直线状或曲线状凹入。此外，遮光微细图案的两端部构成为从构成布线层图案的全遮光部的遮光图案伸出的状态，从而可以进一步地防止由于来自全透过部的光的返转，由在沟道部端部上的抗蚀剂膜厚变薄而引起的终端弯曲。优选地，遮光微细图案两端部的伸出量分别为0.1～0.5μm左右。
这样的掩模，在石英玻璃等透光性基板上沉积诸如Cr等金属膜的遮光性材料，通过公知的方法，例如通过电子束曝光装置形成期望的图案。
采用这样的掩模，在基板上涂布抗蚀剂后进行曝光、显影时，在构成源电极、漏电极、漏极布线和漏极端子的部分上，抗蚀剂仍然残留初始的膜厚，在构成Tr的沟道的部分上均匀性良好地残留半膜厚的抗蚀剂，在除此以外的部分上抗蚀剂被去除。此时的沟道部附近的平面图是图10(a)，E-E’、F-F’、G-G’的截面形状分别是图10(b)、(c)、(d)。沟道宽度方向的抗蚀剂膜厚截面的E-E’截面如图所示，抗蚀剂膜厚从中央部分直到端部几乎都是均匀的。此外，在沟道长边方向上的抗蚀剂截面中，将沟道部端部的F-F’截面和中央部的G-G’截面相比较时，两者都构成几乎相同的形状。
在此，检验本实施方式的效果。图12(a)是说明遮光率和遮光率比的定义的曝光掩模的图。图12(a)是由图9(i)说明的灰色调图案，其中，遮光微细图案的宽度B是恒定的，沟道部端部的遮光率SE由[B/(WE+B+WE)]×100(％)表示，沟道部中央部的遮光率SC由[B/(WC+B+WC)]×100(％)表示。图12(b)是说明颈缩量的定义的抗蚀剂图案的图。由图中箭头指示的、由全膜厚图案PA夹着的半膜厚图案PH从图案边缘后退的部分的长度L就是颈缩量。图13是示出遮光率比(SE/SC)和颈缩量(L)的关系的图表。如图所示，遮光率比1.00时颈缩量为100的相对值。在灰色调部上配置最佳遮光率的图案的掩模中，在以最佳曝光量，即全遮光部采用以如设计值的线宽图案化的曝光量曝光的情况下，在灰色调部上，在全部区域即从长边方向的端部直到中央部的全部区域上，得到期望膜厚的半色调抗蚀剂图案。遮光率比越大，即根据本实施方式的灰色调图案的沟道部中央部相比于沟道部端部，缝隙状透过图案相对于遮光图案的比率越高，则颈缩量越小。优选地，遮光率比为1.1以上，更优选地为1.2以上。并且，由于缝隙状透过图案和遮光微细图案的宽度尺寸中任何一个都在曝光机的分辨率界限以下，且遮光微细图案的最小宽度尺寸由制造方法限定，所以自然限定遮光率比的上限。结果，提高了半膜厚图案的均匀性，通过沟道区域形成十分充足的半膜厚图案，并提高了制造成品率。
接下来，如图3B所示，将具有半膜厚的第一抗蚀剂图案16作为掩模，进行金属层15的蚀刻、n+a-Si层14和a-Si层13的蚀刻，形成构成源电极、漏电极、漏极布线和漏极端子的叠层结构(13’、14’、15’)(图3C)。接下来，进行O2灰化，去除沟道部的半膜厚抗蚀剂，形成第二抗蚀剂图案16’(图3D)。接下来，进行第二次的金属层15’的蚀刻，除去通过去除半膜厚部分的抗蚀剂而露出的金属，进一步地，蚀刻n+a-Si层14’，进行沟道部的加工(图3E)。最后，剥离抗蚀剂，完成第二次的光刻步骤。
进一步地，由CVD法成膜钝化SiNx膜18(图3F)，在第三次的光刻步骤中形成栅极、漏极端子部的开口(未图示)、和源电极上的接触孔(4，19)(图1(c)和图3G)。接下来，由溅射法成膜ITO，在第四次的光刻步骤中形成像素电极(5，20)，从而完成阵列基板(图1(d)和图3H)。
(实施方式2)
液晶显示装置通过在形成多个像素电极的有源矩阵基板101和形成对置电极的对置基板102之间夹持液晶层而构成。如图11所示，在该有源矩阵基板101上，多个扫描线103(G1至G9、...)和多个数据线104(D1至D9、...)相互交叉配置，在由多个扫描线103和多个数据线104包围的区域中排列多个像素电极105。扫描线103和数据线104通过如在实施方式1中示出的像素Tr连接到像素电极105。
进一步地，在有源矩阵基板101的周边区域P上，配置用于以COG形式或COF形式安装的驱动用IC的布线图案。该布线图案是用于驱动用IC的控制用信号布线和/或电源布线。布线图案包含多个布线108a和108b。进一步地，在区域P上，配置向对置基板102的对置电极提供共同电位的转接垫(transfer pad)106。进一步地，配置连接到转接垫106上的公共布线107。多个布线108a、布线108b和公共布线107相互平行地配置。进一步地，多个布线108a和公共布线107之间连接作为静电保护装置的一个例子的保护Tr。该保护Tr构成为公共连接在栅极·源极之间，分别沿正向和反向连接。保护Tr的详细情况可以例如参考JP特开2006-308803号公报。
区域P的保护Tr也可以与在实施方式1中示出的像素Tr相同地形成，但其有效的沟道长度和沟道宽度与像素Tr多有不同。采用本发明的具有微细图案的掩模，仅对于形成的抗蚀剂的半膜厚均匀性不好的区域(例如区域P的保护Tr区域等)，配置构成本发明的灰色调图案部，而在其他部分(例如像素Tr区域)中也可以配置现有结构的灰色调图案部。当然，保护Tr和像素Tr两个的形成都可以采用配置了构成本发明的灰色调图案部的掩模。
当然，在保护Tr区域不形成如图3H中示出的像素电极20。
工业上的可用性
虽然在以上的说明中举例说明了液晶显示装置的TFT基板制造，但是不限于此，它可以用于要求半膜厚部分的均匀性的应用领域。
此外，虽然在上述说明中，以在缝隙状透过图案之间夹着一个遮光微细图案的形式进行了说明，但是也可以包含多个遮光微细图案。
Claims (14)
1、一种曝光用掩模，在透光性的基板上形成遮光图案，且在该遮光图案的至少一部分上，具有形成了由曝光机的临界分辨率以下的宽度尺寸的纵长的缝隙状透过图案夹着的所述临界分辨率以下的宽度尺寸的纵长的遮光图案的灰色调区域，在该曝光用掩模中，所述灰色调区域的遮光率从所述纵长的遮光图案的长边方向端部朝向中央部逐渐减小。
2、根据权利要求1所述的曝光用掩模，其特征在于，
在所述纵长的遮光图案的长边的中央部，与长边方向正交的宽度比该长边的两端部窄。
3、根据权利要求2所述的曝光用掩模，其特征在于，
所述纵长的遮光图案是与长边方向正交的宽度从其长边的两端部朝向该长边的中央部逐渐变窄的图案，并且左右对称。
4、根据权利要求2所述的曝光用掩模，其特征在于，
由所述缝隙状透过图案夹着的纵长的遮光图案是与长边方向正交的宽度从其长边的两端部朝向该长边的中央部逐渐变窄的图案，并且左右不对称。
5、根据权利要求1所述的曝光用掩模，其特征在于，
是位于所述灰色调区域两侧的遮光图案中与所述纵长的遮光图案的长边方向侧面相对的中央部由两端部向从所述纵长的遮光图案远离的方向凹入的图案。
6、根据权利要求1所述的曝光用掩模，其特征在于，
在所述纵长的遮光图案的长边方向的中央部设置透过图案。
7、一种薄膜晶体管基板的制造方法，具有
在基板上依次成膜半导体层和布线材料层的步骤；
在所述布线材料上形成抗蚀剂膜，在所述抗蚀剂膜上采用灰色调掩模整体形成构成源极、漏极布线图案的全膜厚图案，和构成活性区域的岛图案的半膜厚图案的步骤；
将形成所述图案的抗蚀剂膜作为掩模，蚀刻布线材料层和半导体层的步骤；
减小所述抗蚀剂膜的膜厚，去除半膜厚图案部的抗蚀剂，露出该半膜厚图案部的布线材料层的步骤；以及
将残留的抗蚀剂膜作为掩模，蚀刻布线材料层，露出构成活性区域的岛的半导体层的步骤，
其特征在于，
采用在透光性的基板上形成遮光图案的曝光用掩模作为所述灰色调掩模，在该遮光图案的至少一部分上，该曝光用掩模具有形成了由曝光机的临界分辨率以下的宽度尺寸的纵长的缝隙状透过图案夹着的所述临界分辨率以下的宽度尺寸的纵长的遮光图案的灰色调区域，在该曝光用掩模中，所述灰色调区域的遮光率从所述纵长的遮光图案的长边方向端部朝向中央部逐渐减小。
8、根据权利要求7所述的薄膜晶体管基板的制造方法，其特征在于，
所述基板是具有包含栅电极的栅极布线层和在该栅极布线层上形成的栅极绝缘膜的基板。
9、根据权利要求7所述的薄膜晶体管基板的制造方法，其特征在于，
所述灰色调掩模在纵长的遮光图案的长边的中央部，与长边方向正交的宽度比该长边的两端部窄。
10、根据权利要求9所述的薄膜晶体管基板的制造方法，其特征在于，
所述纵长的遮光图案是与长边方向正交的宽度从其长边的两端部朝向该长边的中央部逐渐变窄的图案，并且左右对称。
11、根据权利要求9所述的薄膜晶体管基板的制造方法，其特征在于，
由所述缝隙状透过图案夹着的纵长的遮光图案是与长边方向正交的宽度从其长边的两端部朝向该长边的中央部逐渐变窄的图案，并且左右不对称。
12、根据权利要求7所述的薄膜晶体管基板的制造方法，其特征在于，
所述灰色调掩模是位于所述灰色调区域的两侧的遮光图案中与所述纵长的遮光图案的长边方向侧面相对的中央部由两端部向从所述纵长的遮光图案远离的方向凹入的图案。
13、根据权利要求7所述的薄膜晶体管基板的制造方法，其特征在于，
所述灰色调掩模在所述纵长的遮光图案的长边方向的中央部设置透过图案。
14、一种液晶显示装置，其具有由权利要求7～13中任一项所述的制造方法制造的薄膜晶体管基板。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008131798 | 2008-05-20 | ||
| JP2008131798 | 2008-05-20 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101620374A true CN101620374A (zh) | 2010-01-06 |
Family
ID=41341421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910166931A Pending CN101620374A (zh) | 2008-05-20 | 2009-05-20 | 灰色调曝光用掩模、使用该掩模的tft基板的制造方法和具有该tft基板的液晶显示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20090289257A1 (zh) |
| JP (1) | JP2010002899A (zh) |
| CN (1) | CN101620374A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105404093A (zh) * | 2016-01-06 | 2016-03-16 | 京东方科技集团股份有限公司 | 掩模板、显示基板及其制备方法、显示面板及显示装置 |
| CN107924091A (zh) * | 2015-08-31 | 2018-04-17 | 夏普株式会社 | 显示面板以及显示面板的制造方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI418903B (zh) * | 2009-09-30 | 2013-12-11 | Au Optronics Corp | 陣列基板及其製造方法 |
| US9383650B2 (en) * | 2011-12-15 | 2016-07-05 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Exposure apparatus and exposure method |
| US9501601B2 (en) | 2013-03-14 | 2016-11-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Layout optimization of a main pattern and a cut pattern |
| JP2015012048A (ja) * | 2013-06-27 | 2015-01-19 | 三菱電機株式会社 | アクティブマトリクス基板およびその製造方法 |
-
2009
- 2009-05-20 JP JP2009122205A patent/JP2010002899A/ja not_active Withdrawn
- 2009-05-20 US US12/469,186 patent/US20090289257A1/en not_active Abandoned
- 2009-05-20 CN CN200910166931A patent/CN101620374A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107924091A (zh) * | 2015-08-31 | 2018-04-17 | 夏普株式会社 | 显示面板以及显示面板的制造方法 |
| CN107924091B (zh) * | 2015-08-31 | 2020-12-25 | 夏普株式会社 | 显示面板以及显示面板的制造方法 |
| CN105404093A (zh) * | 2016-01-06 | 2016-03-16 | 京东方科技集团股份有限公司 | 掩模板、显示基板及其制备方法、显示面板及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090289257A1 (en) | 2009-11-26 |
| JP2010002899A (ja) | 2010-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6429057B1 (en) | Method for manufacturing thin film transistor array panel for liquid crystal display | |
| US8045072B2 (en) | Liquid crystal display device | |
| US6287899B1 (en) | Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same | |
| US7846618B2 (en) | Multi-tone optical mask, method of manufacturing the same and method of manufacturing thin-film transistor substrate by using the same | |
| US6531392B2 (en) | Method of forming a thin film transistor array panel using photolithography techniques | |
| US20040196427A1 (en) | Liquid crystal display and thin film transistor array panel | |
| US8836901B2 (en) | Substrate for liquid crystal display device including peripheral lines having openings and fabricating method thereof | |
| US7479419B2 (en) | Array substrate for liquid crystal display device and fabricating method of the same | |
| CN100365492C (zh) | 多区域液晶显示器及其薄膜晶体管基片 | |
| CN101620374A (zh) | 灰色调曝光用掩模、使用该掩模的tft基板的制造方法和具有该tft基板的液晶显示装置 | |
| CN100456139C (zh) | 利用三道掩膜制造液晶显示装置用下基板的方法 | |
| KR20020093351A (ko) | 그레이톤 마스크 및 이를 이용한 액정디스플레이 제조방법 | |
| US7439088B2 (en) | Liquid crystal display device and fabricating method thereof | |
| KR20040040682A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| US7605416B2 (en) | Thin film translator array panel and a method for manufacturing the panel | |
| KR100475111B1 (ko) | 액정표시장치의 제조방법 | |
| KR100646779B1 (ko) | 박막 트랜지스터 어레이 기판의 제조 방법 | |
| KR101006475B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 | |
| KR20020058269A (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| KR20020056705A (ko) | 박막트랜지스터 액정표시장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20100106 |