JPH05289109A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH05289109A JPH05289109A JP11419592A JP11419592A JPH05289109A JP H05289109 A JPH05289109 A JP H05289109A JP 11419592 A JP11419592 A JP 11419592A JP 11419592 A JP11419592 A JP 11419592A JP H05289109 A JPH05289109 A JP H05289109A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- substrate
- display device
- crystal display
- substrates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】基板の所望の領域にスペーサーを配置すること
ができ、スペーサーの存在に起因した液晶表示装置の表
示品質の低下を招くことがなく、第1及び第2の基板間
を所定の間隔に容易に且つ正確に保持することができ、
高生産性にて製造できる液晶表示装置を提供する。 【構成】液晶表示装置は、スイッチング素子16と、ス
イッチング素子16に接続された画素電極18とがマト
リックス状に形成された第1の基板10と、対向電極6
2を有し、第1の基板に対向して配された第2の基板1
2と、これらの基板の間に保持された液晶層14とを有
し、第1の基板10の表示に寄与する領域以外の領域に
形成された高分子膜20を備え、この高分子膜20によ
って第1及び第2の基板間を所定の間隔に保持すること
を特徴とする。
ができ、スペーサーの存在に起因した液晶表示装置の表
示品質の低下を招くことがなく、第1及び第2の基板間
を所定の間隔に容易に且つ正確に保持することができ、
高生産性にて製造できる液晶表示装置を提供する。 【構成】液晶表示装置は、スイッチング素子16と、ス
イッチング素子16に接続された画素電極18とがマト
リックス状に形成された第1の基板10と、対向電極6
2を有し、第1の基板に対向して配された第2の基板1
2と、これらの基板の間に保持された液晶層14とを有
し、第1の基板10の表示に寄与する領域以外の領域に
形成された高分子膜20を備え、この高分子膜20によ
って第1及び第2の基板間を所定の間隔に保持すること
を特徴とする。
Description
【0001】
【産業上の利用分野】本発明は、液晶表示装置に関す
る。
る。
【0002】
【従来の技術】液晶表示装置には、一般に、高速応答
性、高コントラスト、広い視角、高信頼性等が要求され
る。応答速度やコントラスト、視角等は、液晶層の厚さ
と密接な関係がある。従って、液晶材料の光学的特性に
合わせて液晶層の厚さを厳密に設定しなければ高いコン
トラストを得ることができない場合がある。また、液晶
層の厚さのばらつきによって表示ムラが発生し視認性が
著しく低下する場合もある。
性、高コントラスト、広い視角、高信頼性等が要求され
る。応答速度やコントラスト、視角等は、液晶層の厚さ
と密接な関係がある。従って、液晶材料の光学的特性に
合わせて液晶層の厚さを厳密に設定しなければ高いコン
トラストを得ることができない場合がある。また、液晶
層の厚さのばらつきによって表示ムラが発生し視認性が
著しく低下する場合もある。
【0003】アクティブマトリックス方式の液晶表示装
置は、通常、(A)スイッチング素子と、スイッチング
素子に接続された画素電極とがマトリックス状に形成さ
れた第1の基板と、(B)対向電極を有し、第1の基板
に対向して配された第2の基板と、(C)これらの基板
の間に保持された液晶層、から構成される。 また、単純マトリックス方式の液晶表示装置は、(a)
所定の間隔をおいて互いに平行に配列された複数本の信
号電極を有する第1の基板と、(b)互いに平行に配列
され且つ信号電極と交差的に配列された複数本の走査電
極を有し、第1の基板に対向して配された第2の基板
と、(c)これらの基板の間に保持された液晶層、から
構成される。
置は、通常、(A)スイッチング素子と、スイッチング
素子に接続された画素電極とがマトリックス状に形成さ
れた第1の基板と、(B)対向電極を有し、第1の基板
に対向して配された第2の基板と、(C)これらの基板
の間に保持された液晶層、から構成される。 また、単純マトリックス方式の液晶表示装置は、(a)
所定の間隔をおいて互いに平行に配列された複数本の信
号電極を有する第1の基板と、(b)互いに平行に配列
され且つ信号電極と交差的に配列された複数本の走査電
極を有し、第1の基板に対向して配された第2の基板
と、(c)これらの基板の間に保持された液晶層、から
構成される。
【0004】図8に、従来のアクティブマトリックス方
式の液晶表示装置の模式的な一部断面図を示す。この液
晶表示装置は、第1の基板10、第2の基板12及びこ
れらの基板の間に保持された液晶層14から成る。第1
の基板10には、薄膜トランジスタ(TFT)及び画素
電極18が形成されている。TFTは、ゲート電極領域
36、ソース領域40、ドレイン領域42から成る。図
8中、50はITO膜、34はゲート酸化膜、38はS
i3N4層、44は第1の絶縁層、46は配線、48は第
2の絶縁層、52は配向膜である。第2の基板12に
は、配向膜64、カラーフィルター60、及び対向電極
62が形成されている。また、第1に基板10と第2の
基板12の間隔はプラスチック製の球状のスペーサー7
0によって制御されている。
式の液晶表示装置の模式的な一部断面図を示す。この液
晶表示装置は、第1の基板10、第2の基板12及びこ
れらの基板の間に保持された液晶層14から成る。第1
の基板10には、薄膜トランジスタ(TFT)及び画素
電極18が形成されている。TFTは、ゲート電極領域
36、ソース領域40、ドレイン領域42から成る。図
8中、50はITO膜、34はゲート酸化膜、38はS
i3N4層、44は第1の絶縁層、46は配線、48は第
2の絶縁層、52は配向膜である。第2の基板12に
は、配向膜64、カラーフィルター60、及び対向電極
62が形成されている。また、第1に基板10と第2の
基板12の間隔はプラスチック製の球状のスペーサー7
0によって制御されている。
【0005】スペーサーを混入した液体に第1又は第2
の基板を入れた後、液体のみを蒸発させ、あるいはこれ
らのスペーサーを拡散させた気体中に第1又は第2の基
板を入れ、第1又は第2の基板にスペーサーを付着させ
る方法が、特公昭57−21691号公報に開示されて
いる。スペーサーは、金属酸化物、金属炭化物、金属窒
化物、金属ハロゲン化物、ガラス粒子、ガラスファイバ
ー又は有機物から成る。
の基板を入れた後、液体のみを蒸発させ、あるいはこれ
らのスペーサーを拡散させた気体中に第1又は第2の基
板を入れ、第1又は第2の基板にスペーサーを付着させ
る方法が、特公昭57−21691号公報に開示されて
いる。スペーサーは、金属酸化物、金属炭化物、金属窒
化物、金属ハロゲン化物、ガラス粒子、ガラスファイバ
ー又は有機物から成る。
【0006】
【発明が解決しようとする課題】液晶表示装置におい
て、ガラススペーサ、プラスチックスペーサー、シリカ
等のスペーサーを使用した場合、次のような問題があ
る。 (1) スペーサーの粒度ばらつきが大きく、第1及び
第2の基板間を所定の間隔に保持することが困難であ
る。 (2) スペーサーは液晶に対して異物であり、出来る
限り使用量を少なくすることが望ましいが、第1及び第
2の基板の間に少ない数のスペーサーを均一に分布させ
ることが困難である。 (3) スペーサーは、光の散乱や液晶配向の乱れの原
因となり、液晶表示装置の表示品質の低下を招く。 (4) スペーサーは、通常、空中散布又は液体中に分
散させて第1又は第2の基板に付着させるが、スペーサ
ーの散布条件が厳しく、液晶表示装置の生産性を悪くさ
せる。
て、ガラススペーサ、プラスチックスペーサー、シリカ
等のスペーサーを使用した場合、次のような問題があ
る。 (1) スペーサーの粒度ばらつきが大きく、第1及び
第2の基板間を所定の間隔に保持することが困難であ
る。 (2) スペーサーは液晶に対して異物であり、出来る
限り使用量を少なくすることが望ましいが、第1及び第
2の基板の間に少ない数のスペーサーを均一に分布させ
ることが困難である。 (3) スペーサーは、光の散乱や液晶配向の乱れの原
因となり、液晶表示装置の表示品質の低下を招く。 (4) スペーサーは、通常、空中散布又は液体中に分
散させて第1又は第2の基板に付着させるが、スペーサ
ーの散布条件が厳しく、液晶表示装置の生産性を悪くさ
せる。
【0007】特公昭57−21691号公報に開示され
たスペーサーの散布方法は、基板の所望の領域にスペー
サーを付着させることができない。従って、スペーサー
が画素表示部上に存在する場合、液晶表示装置の表示品
質の低下を招くという問題を有する。
たスペーサーの散布方法は、基板の所望の領域にスペー
サーを付着させることができない。従って、スペーサー
が画素表示部上に存在する場合、液晶表示装置の表示品
質の低下を招くという問題を有する。
【0008】従って、本発明の目的は、基板の所望の領
域にスペーサーを配置することができ、スペーサーの存
在に起因した液晶表示装置の表示品質の低下を招くこと
がなく、第1及び第2の基板間を所定の間隔に容易に且
つ正確に保持することができ、高生産性にて製造できる
液晶表示装置を提供することにある。
域にスペーサーを配置することができ、スペーサーの存
在に起因した液晶表示装置の表示品質の低下を招くこと
がなく、第1及び第2の基板間を所定の間隔に容易に且
つ正確に保持することができ、高生産性にて製造できる
液晶表示装置を提供することにある。
【0009】
【課題を解決するための手段】上記の目的は、本発明の
第1の態様にかかる液晶表示装置によって達成すること
ができる。この液晶表示装置は、スイッチング素子と、
スイッチング素子に接続された画素電極とがマトリック
ス状に形成された第1の基板と、対向電極を有し、第1
の基板に対向して配された第2の基板と、これらの基板
の間に保持された液晶層とを有する。そして、第1の基
板の表示に寄与する領域以外の領域に形成された高分子
膜を備え、この高分子膜によって第1及び第2の基板間
を所定の間隔に保持することを特徴とする。
第1の態様にかかる液晶表示装置によって達成すること
ができる。この液晶表示装置は、スイッチング素子と、
スイッチング素子に接続された画素電極とがマトリック
ス状に形成された第1の基板と、対向電極を有し、第1
の基板に対向して配された第2の基板と、これらの基板
の間に保持された液晶層とを有する。そして、第1の基
板の表示に寄与する領域以外の領域に形成された高分子
膜を備え、この高分子膜によって第1及び第2の基板間
を所定の間隔に保持することを特徴とする。
【0010】上記の目的は、更に、本発明の第2の態様
にかかる液晶表示装置によって達成することができる。
この液晶表示装置は、所定の間隔をおいて互いに平行に
配列された複数本の信号電極を有する第1の基板と、互
いに平行に配列され且つ信号電極と交差的に配列された
複数本の走査電極を有し、第1の基板に対向して配され
た第2の基板と、これらの基板の間に保持された液晶層
とを有する。そして、第1又は第2の基板のいずれか一
方の基板における電極の間の少なくとも一部分に形成さ
れた高分子膜を備え、この高分子膜によって第1及び第
2の基板間を所定の間隔に保持することを特徴とする。
にかかる液晶表示装置によって達成することができる。
この液晶表示装置は、所定の間隔をおいて互いに平行に
配列された複数本の信号電極を有する第1の基板と、互
いに平行に配列され且つ信号電極と交差的に配列された
複数本の走査電極を有し、第1の基板に対向して配され
た第2の基板と、これらの基板の間に保持された液晶層
とを有する。そして、第1又は第2の基板のいずれか一
方の基板における電極の間の少なくとも一部分に形成さ
れた高分子膜を備え、この高分子膜によって第1及び第
2の基板間を所定の間隔に保持することを特徴とする。
【0011】これらの液晶表示装置における好ましい態
様においては、高分子膜はポリイミド系高分子から成
る。ポリイミド系高分子を採用した場合、他の高分子材
料に比べて、ガラス転移点が高く、耐熱性、化学的安定
性、塗工性、配向制御性に優れており、また、現在配向
膜材料の主流となっているポリイミド系配向膜材料との
密着性に優れるという効果がある。しかし、本発明にお
いては、高分子膜は、ポリイミド系高分子材料に限られ
ず、アクリル系樹脂、エポキシ系樹脂等、各種高分子材
料が適用できる。
様においては、高分子膜はポリイミド系高分子から成
る。ポリイミド系高分子を採用した場合、他の高分子材
料に比べて、ガラス転移点が高く、耐熱性、化学的安定
性、塗工性、配向制御性に優れており、また、現在配向
膜材料の主流となっているポリイミド系配向膜材料との
密着性に優れるという効果がある。しかし、本発明にお
いては、高分子膜は、ポリイミド系高分子材料に限られ
ず、アクリル系樹脂、エポキシ系樹脂等、各種高分子材
料が適用できる。
【0012】
【作用】本発明の液晶表示装置においては、スペーサー
は高分子膜から成る。高分子膜は、第1の基板又は第2
の基板全面に高分子材料を成膜した後、不要な部分を除
去することによって形成することができる。高分子膜の
厚さ制御は比較的容易でありしかも正確に行うことがで
きる。従って、第1及び第2の基板間の間隔は、高分子
膜によって容易に且つ正確に制御することができる。し
かも、高分子膜は、画素表示部以外の所望の領域に形成
されるので、従来のようにスペーサーの存在に起因した
液晶表示装置の表示品質の低下を招くことがない。しか
も、従来の配向膜の形成工程と概ね同様の工程でスペー
サーとなる高分子膜を形成することができるので、液晶
表示装置を高生産性にて製造できる。
は高分子膜から成る。高分子膜は、第1の基板又は第2
の基板全面に高分子材料を成膜した後、不要な部分を除
去することによって形成することができる。高分子膜の
厚さ制御は比較的容易でありしかも正確に行うことがで
きる。従って、第1及び第2の基板間の間隔は、高分子
膜によって容易に且つ正確に制御することができる。し
かも、高分子膜は、画素表示部以外の所望の領域に形成
されるので、従来のようにスペーサーの存在に起因した
液晶表示装置の表示品質の低下を招くことがない。しか
も、従来の配向膜の形成工程と概ね同様の工程でスペー
サーとなる高分子膜を形成することができるので、液晶
表示装置を高生産性にて製造できる。
【0013】
【実施例】以下、図1乃至図7を参照して、本発明の液
晶表示装置を、実施例に基づき説明する。
晶表示装置を、実施例に基づき説明する。
【0014】(実施例−1)実施例−1は、本発明の第
1の態様にかかる液晶表示装置、即ち、所謂アクティブ
マトリックス方式の液晶表示装置に関する。図1に模式
的な断面図を示すように、この液晶表示装置1は、第1
の基板10と、この第1の基板に対向して配された第2
の基板12と、これらの基板の間に保持された液晶層1
4とから成る。
1の態様にかかる液晶表示装置、即ち、所謂アクティブ
マトリックス方式の液晶表示装置に関する。図1に模式
的な断面図を示すように、この液晶表示装置1は、第1
の基板10と、この第1の基板に対向して配された第2
の基板12と、これらの基板の間に保持された液晶層1
4とから成る。
【0015】第1の基板10上には、スイッチング素子
16と、スイッチング素子16に接続された画素電極1
8とがマトリックス状に形成されている。更に、第1の
基板の表示に寄与する領域以外の領域、例えばスイッチ
ング素子16上には高分子膜20が形成されている。ス
イッチング素子16は薄膜トランジスタ(TFT)から
成り、画素電極18はITO膜から成る。スイッチング
素子16は具体的には、ゲート電極領域36、ソース・
ドレイン領域40,42、画素電極18との接続部であ
るITO膜50から成る。
16と、スイッチング素子16に接続された画素電極1
8とがマトリックス状に形成されている。更に、第1の
基板の表示に寄与する領域以外の領域、例えばスイッチ
ング素子16上には高分子膜20が形成されている。ス
イッチング素子16は薄膜トランジスタ(TFT)から
成り、画素電極18はITO膜から成る。スイッチング
素子16は具体的には、ゲート電極領域36、ソース・
ドレイン領域40,42、画素電極18との接続部であ
るITO膜50から成る。
【0016】スイッチング素子16を、以下の工程で作
製することができる。先ず、ガラスから成る基板30の
上に、従来のプラズマCVD法によって約50nmの厚
さの第1のポリシリコン層32を形成し、その上に従来
のプラズマCVD法で約50nm厚さのゲート酸化膜3
4を形成する。更に、その上に従来のプラズマCVD法
で約400nm厚さの第2のポリシリコン層を形成す
る。次に、第2のポリシリコン層を従来の方法でパター
ニングして、ゲート電極領域36を形成する。
製することができる。先ず、ガラスから成る基板30の
上に、従来のプラズマCVD法によって約50nmの厚
さの第1のポリシリコン層32を形成し、その上に従来
のプラズマCVD法で約50nm厚さのゲート酸化膜3
4を形成する。更に、その上に従来のプラズマCVD法
で約400nm厚さの第2のポリシリコン層を形成す
る。次に、第2のポリシリコン層を従来の方法でパター
ニングして、ゲート電極領域36を形成する。
【0017】次いで、第1のポリシリコン層32にイオ
ン注入を行い、ソース・ドレイン領域40,42を形成
する。基板30の表面に、保護膜として、従来のプラズ
マCVD法及びパターン形成法によって約30nm厚さ
のSi3N4層38を形成する。その後、全面に、従来の
常圧CVD法によって、例えばPSGから成り厚さ50
0nmの第1の絶縁層44を形成する。そして、ソース
領域40上の第1の絶縁層44及びゲート酸化膜34
に、フォトリソグラフィ法及びエッチング法にて開口部
を形成する。その後、かかる開口部及び第1の絶縁層4
4上に、例えばスパッタ法で厚さ500nmのアルミニ
ウムを堆積させ、このアルミニウムをパターニングする
ことによって、配線46を形成する。
ン注入を行い、ソース・ドレイン領域40,42を形成
する。基板30の表面に、保護膜として、従来のプラズ
マCVD法及びパターン形成法によって約30nm厚さ
のSi3N4層38を形成する。その後、全面に、従来の
常圧CVD法によって、例えばPSGから成り厚さ50
0nmの第1の絶縁層44を形成する。そして、ソース
領域40上の第1の絶縁層44及びゲート酸化膜34
に、フォトリソグラフィ法及びエッチング法にて開口部
を形成する。その後、かかる開口部及び第1の絶縁層4
4上に、例えばスパッタ法で厚さ500nmのアルミニ
ウムを堆積させ、このアルミニウムをパターニングする
ことによって、配線46を形成する。
【0018】次いで、全面に、例えばPSGから成り厚
さ500nmの第2の絶縁層48を常圧CVD法で堆積
させる。そして、ドレイン領域42上の第2の絶縁膜4
8、第1の絶縁層44及びゲート酸化膜34に、フォト
リソグラフィ法及びエッチング法にて開口部を形成す
る。その後、かかる開口部及び第2の絶縁層48上に、
例えばスパッタ法で厚さ150nmのITO膜50を堆
積させ、このITO膜50をパターニングする。これに
よってITO膜から成る画素電極18が形成される。ま
た、この画素電極18は、ITO膜50によって、スイ
ッチング素子16であるTFTのドレイン領域42に接
続されている。尚、スイッチング素子と、画素電極と
は、第1の基板の上にマトリックス状に形成されてい
る。以上の工程によって、図2の(A)に模式的な一部
断面図を示す第1の基板が形成される。
さ500nmの第2の絶縁層48を常圧CVD法で堆積
させる。そして、ドレイン領域42上の第2の絶縁膜4
8、第1の絶縁層44及びゲート酸化膜34に、フォト
リソグラフィ法及びエッチング法にて開口部を形成す
る。その後、かかる開口部及び第2の絶縁層48上に、
例えばスパッタ法で厚さ150nmのITO膜50を堆
積させ、このITO膜50をパターニングする。これに
よってITO膜から成る画素電極18が形成される。ま
た、この画素電極18は、ITO膜50によって、スイ
ッチング素子16であるTFTのドレイン領域42に接
続されている。尚、スイッチング素子と、画素電極と
は、第1の基板の上にマトリックス状に形成されてい
る。以上の工程によって、図2の(A)に模式的な一部
断面図を示す第1の基板が形成される。
【0019】こうして形成されたスイッチング素子16
の上に、次に、本発明の液晶表示装置の特徴である高分
子膜20の形成を行う。高分子膜20はポリイミド系高
分子から成ることが好ましい。かかるポリイミド系高分
子材料として、例えば、日立化成工業株式会社製PI
X、PIQ、旭化成工業株式会社製パイメルを使用する
ことができる。
の上に、次に、本発明の液晶表示装置の特徴である高分
子膜20の形成を行う。高分子膜20はポリイミド系高
分子から成ることが好ましい。かかるポリイミド系高分
子材料として、例えば、日立化成工業株式会社製PI
X、PIQ、旭化成工業株式会社製パイメルを使用する
ことができる。
【0020】高分子膜20の形成は、以下の方法で行う
ことができる。即ち、スイッチング素子16、画素電極
18等が形成された第1の基板上に所定の厚さのポリイ
ミド系高分子材料20Aを塗布・乾燥した後(図2の
(B)参照)、フォトリソグラフィ法でポリイミド系高
分子材料にパターニングを施し、現像を行い、スイッチ
ング素子16上以外のポリイミド系高分子材料を除去す
る。その後、ポリイミド系高分子材料を熱硬化させるこ
とによって、スイッチング素子16上に、所定の厚さを
有する高分子膜20を形成することができる(図3参
照)。
ことができる。即ち、スイッチング素子16、画素電極
18等が形成された第1の基板上に所定の厚さのポリイ
ミド系高分子材料20Aを塗布・乾燥した後(図2の
(B)参照)、フォトリソグラフィ法でポリイミド系高
分子材料にパターニングを施し、現像を行い、スイッチ
ング素子16上以外のポリイミド系高分子材料を除去す
る。その後、ポリイミド系高分子材料を熱硬化させるこ
とによって、スイッチング素子16上に、所定の厚さを
有する高分子膜20を形成することができる(図3参
照)。
【0021】こうして得られた第1の基板の全面に配向
膜材料を塗布し、配向膜材料をラビング処理すること
で、80〜100nm厚さの配向膜52を形成する。
膜材料を塗布し、配向膜材料をラビング処理すること
で、80〜100nm厚さの配向膜52を形成する。
【0022】第2の基板12上には、カラーフィルター
60、150nm程度の厚さを有するITO膜から成る
対向電極62、及び配向処理が施された80〜100n
m程度の厚さを有する配向膜64が形成されている(図
1参照)。これらの形成は、従来の方法にて行うことが
できる。
60、150nm程度の厚さを有するITO膜から成る
対向電極62、及び配向処理が施された80〜100n
m程度の厚さを有する配向膜64が形成されている(図
1参照)。これらの形成は、従来の方法にて行うことが
できる。
【0023】第1の基板と第2の基板を重ね合わせる
と、第1の基板に形成された高分子膜20が第2の基板
と接触する(図1参照)。これによって、第1及び第2
の基板間を所定の間隔に保持することができる。かかる
所定の間隔は、高分子膜20の膜厚を制御することによ
り、容易に所望の量に設定することができる。
と、第1の基板に形成された高分子膜20が第2の基板
と接触する(図1参照)。これによって、第1及び第2
の基板間を所定の間隔に保持することができる。かかる
所定の間隔は、高分子膜20の膜厚を制御することによ
り、容易に所望の量に設定することができる。
【0024】(実施例−2)実施例−2は、本発明の第
2の態様にかかる液晶表示装置、即ち、所謂単純マトリ
ックス方式の液晶表示装置に関する。図4の(A)に模
式的な断面図を示すように、この液晶表示装置100
は、第1の基板110と、この第1の基板に対向して配
された第2の基板112と、これらの基板の間に保持さ
れた液晶層114とから成る。この液晶表示装置100
は、高分子膜120を更に具備する。
2の態様にかかる液晶表示装置、即ち、所謂単純マトリ
ックス方式の液晶表示装置に関する。図4の(A)に模
式的な断面図を示すように、この液晶表示装置100
は、第1の基板110と、この第1の基板に対向して配
された第2の基板112と、これらの基板の間に保持さ
れた液晶層114とから成る。この液晶表示装置100
は、高分子膜120を更に具備する。
【0025】図5の(A)の模式的な一部断面図に示す
ように、第1の基板110上には、所定の間隔をおいて
互いに平行に配列された複数本の信号電極130が形成
されている。信号電極130は、例えば150nm厚さ
のITO膜を従来のスパッタ法で第1の基板110上に
堆積させた後、エッチングを行うことによって形成する
ことができる。
ように、第1の基板110上には、所定の間隔をおいて
互いに平行に配列された複数本の信号電極130が形成
されている。信号電極130は、例えば150nm厚さ
のITO膜を従来のスパッタ法で第1の基板110上に
堆積させた後、エッチングを行うことによって形成する
ことができる。
【0026】図6の模式的な一部断面図に示すように、
第2の基板112には、互いに平行に配列され且つ信号
電極と交差的に配列された複数本の走査電極140が形
成されている。走査電極140は、例えば150nm厚
さのITO膜を従来のスパッタ法で第2の基板112上
に堆積させた後、エッチングを行うことによって形成す
ることができる。また、第2の基板112の全面にはラ
ビング処理が施された80〜100nm程度の厚さを有
する配向膜142が形成されている。配向膜の形成は、
従来の方法にて行うことができる。
第2の基板112には、互いに平行に配列され且つ信号
電極と交差的に配列された複数本の走査電極140が形
成されている。走査電極140は、例えば150nm厚
さのITO膜を従来のスパッタ法で第2の基板112上
に堆積させた後、エッチングを行うことによって形成す
ることができる。また、第2の基板112の全面にはラ
ビング処理が施された80〜100nm程度の厚さを有
する配向膜142が形成されている。配向膜の形成は、
従来の方法にて行うことができる。
【0027】信号電極130が形成された第1の基板1
10の上に高分子膜120を形成する。高分子膜120
は、信号電極130の間の少なくとも一部分に形成す
る。高分子膜20はポリイミド系高分子から成ることが
好ましい。かかるポリイミド系高分子材料として、例え
ば、日立化成工業株式会社製PIX、PIQ、旭化成工
業株式会社製パイメルを使用することができる。即ち、
先ず、図5の(B)に示すように、信号電極130が形
成された第1の基板110の上に、所定の厚さのポリイ
ミド系高分子材料120Aを塗布・乾燥する。その後、
フォトリソグラフィ法でポリイミド系高分子材料120
Aにパターニングを施し、現像を行い、信号電極130
上のポリイミド系高分子材料を除去する。その後、ポリ
イミド系高分子材料を熱硬化させることによって、図5
の(C)に示すように、信号電極130の間に、所定の
厚さを有する高分子膜120を形成することができる。
10の上に高分子膜120を形成する。高分子膜120
は、信号電極130の間の少なくとも一部分に形成す
る。高分子膜20はポリイミド系高分子から成ることが
好ましい。かかるポリイミド系高分子材料として、例え
ば、日立化成工業株式会社製PIX、PIQ、旭化成工
業株式会社製パイメルを使用することができる。即ち、
先ず、図5の(B)に示すように、信号電極130が形
成された第1の基板110の上に、所定の厚さのポリイ
ミド系高分子材料120Aを塗布・乾燥する。その後、
フォトリソグラフィ法でポリイミド系高分子材料120
Aにパターニングを施し、現像を行い、信号電極130
上のポリイミド系高分子材料を除去する。その後、ポリ
イミド系高分子材料を熱硬化させることによって、図5
の(C)に示すように、信号電極130の間に、所定の
厚さを有する高分子膜120を形成することができる。
【0028】こうして得られた第1の基板の全面に配向
膜材料を塗布し、配向膜材料をラビング処理すること
で、80〜100nm厚さの配向膜132を形成する
(図4の(A)参照)。
膜材料を塗布し、配向膜材料をラビング処理すること
で、80〜100nm厚さの配向膜132を形成する
(図4の(A)参照)。
【0029】走査電極140が信号電極130と交差的
に配列されるように、第1の基板110と第2の基板1
12を重ね合わせると、第1の基板に形成された高分子
膜120が第2の基板と接触する(図4の(A)参
照)。これによって、第1及び第2の基板間を所定の間
隔に保持することができる。かかる所定の間隔は、高分
子膜120の膜厚を制御することにより、容易に所望の
量に設定することができる。
に配列されるように、第1の基板110と第2の基板1
12を重ね合わせると、第1の基板に形成された高分子
膜120が第2の基板と接触する(図4の(A)参
照)。これによって、第1及び第2の基板間を所定の間
隔に保持することができる。かかる所定の間隔は、高分
子膜120の膜厚を制御することにより、容易に所望の
量に設定することができる。
【0030】以上、本発明の液晶表示装置を好ましい実
施例に基づき説明したが、本発明の液晶表示装置はこれ
らの実施例に限定されるものではない。本発明の第1の
態様に関する液晶表示装置においては、図7に模式的な
一部断面図を示すように、実施例−1における第2の絶
縁層48を省略することができる。また、高分子膜20
は、全てのスイッチング素子の上に形成する必要はな
く、一部のスイッチング素子の上に形成することができ
る。更には、高分子膜20は、必ずしもスイッチング素
子の上に形成する必要はなく、第1の基板の表示に寄与
する領域以外の領域、例えば配線の上、あるいはスイッ
チング素子及び配線の上に形成することもできる。
施例に基づき説明したが、本発明の液晶表示装置はこれ
らの実施例に限定されるものではない。本発明の第1の
態様に関する液晶表示装置においては、図7に模式的な
一部断面図を示すように、実施例−1における第2の絶
縁層48を省略することができる。また、高分子膜20
は、全てのスイッチング素子の上に形成する必要はな
く、一部のスイッチング素子の上に形成することができ
る。更には、高分子膜20は、必ずしもスイッチング素
子の上に形成する必要はなく、第1の基板の表示に寄与
する領域以外の領域、例えば配線の上、あるいはスイッ
チング素子及び配線の上に形成することもできる。
【0031】本発明の第1の態様に関する液晶表示装置
においては、走査電極140及び配向膜142が形成さ
れた第2の基板112の上の走査電極140の間に高分
子膜120を形成してもよい。また、高分子膜120
は、信号電極130あるいは走査電極140の間の全て
に形成する必要はなく、図4の(B)に示すように、一
部分であってもよい。更に、高分子膜120は、信号電
極130あるいは走査電極140の間の長手方向(図4
の紙面と垂直方向)の全てに形成する必要はなく、長手
方向の一部分に形成してもよい。
においては、走査電極140及び配向膜142が形成さ
れた第2の基板112の上の走査電極140の間に高分
子膜120を形成してもよい。また、高分子膜120
は、信号電極130あるいは走査電極140の間の全て
に形成する必要はなく、図4の(B)に示すように、一
部分であってもよい。更に、高分子膜120は、信号電
極130あるいは走査電極140の間の長手方向(図4
の紙面と垂直方向)の全てに形成する必要はなく、長手
方向の一部分に形成してもよい。
【0032】スイッチング素子として、TFT以外に、
MIM(Metal-Insulator-Metal)素子、ダイオード素
子、バリスタ等の二端子素子を挙げることができる。
MIM(Metal-Insulator-Metal)素子、ダイオード素
子、バリスタ等の二端子素子を挙げることができる。
【0033】
【発明の効果】本発明の液晶表示装置においては、スペ
ーサーは高分子膜から成り、その厚さの制御は比較的容
易に且つ正確に行うことができる。従って、第1及び第
2の基板間の間隔は、高分子膜によって正確に制御する
ことができる。第1及び第2の基板間の間隔を均一にす
ることができるので、液晶表示装置の光応答性が向上
し、視野依存性が少なくなる。また、大面積の液晶表示
装置においても、第1及び第2の基板間の間隔を均一に
することができるので、液晶表示装置の色むらが減少す
る。しかも、高分子膜は、画素表示部以外の所望の領域
に形成されるので、スペーサーの存在に起因した光の散
乱や液晶配向の乱れが生じることがなく、液晶表示装置
の表示品質の低下を招くことがない。
ーサーは高分子膜から成り、その厚さの制御は比較的容
易に且つ正確に行うことができる。従って、第1及び第
2の基板間の間隔は、高分子膜によって正確に制御する
ことができる。第1及び第2の基板間の間隔を均一にす
ることができるので、液晶表示装置の光応答性が向上
し、視野依存性が少なくなる。また、大面積の液晶表示
装置においても、第1及び第2の基板間の間隔を均一に
することができるので、液晶表示装置の色むらが減少す
る。しかも、高分子膜は、画素表示部以外の所望の領域
に形成されるので、スペーサーの存在に起因した光の散
乱や液晶配向の乱れが生じることがなく、液晶表示装置
の表示品質の低下を招くことがない。
【0034】また、スイッチング素子等の上あるいは信
号電極等の上に高分子膜が形成されているので、後の工
程で配向膜を形成するためにラビング処理を行う場合、
基板に損傷(TFTの破壊、配線の断線等)が発生する
ことを少なくすることができる。更に、高分子膜は、不
透明の材料で構成されているため、光の散乱を防止で
き、液晶表示装置における色むらが減少する。しかも、
従来の配向膜の形成工程と概ね同様の工程でスペーサー
となる高分子膜を形成することができるので、液晶表示
装置を高生産性にて製造できる。また、スペーサーの散
布工程が無くなり、しかもスペーサーが不要であるた
め、液晶表示装置の製造工程及び製造コストを低減する
ことができる。
号電極等の上に高分子膜が形成されているので、後の工
程で配向膜を形成するためにラビング処理を行う場合、
基板に損傷(TFTの破壊、配線の断線等)が発生する
ことを少なくすることができる。更に、高分子膜は、不
透明の材料で構成されているため、光の散乱を防止で
き、液晶表示装置における色むらが減少する。しかも、
従来の配向膜の形成工程と概ね同様の工程でスペーサー
となる高分子膜を形成することができるので、液晶表示
装置を高生産性にて製造できる。また、スペーサーの散
布工程が無くなり、しかもスペーサーが不要であるた
め、液晶表示装置の製造工程及び製造コストを低減する
ことができる。
【図1】本発明の第1の態様にかかる液晶表示装置の模
式的な一部断面図である。
式的な一部断面図である。
【図2】本発明の第1の態様にかかる液晶表示装置の製
造工程の一部分を説明するための、液晶表示装置の模式
的な一部断面図である。
造工程の一部分を説明するための、液晶表示装置の模式
的な一部断面図である。
【図3】図2に引き続く製造工程を説明するための、液
晶表示装置の模式的な一部断面図である。
晶表示装置の模式的な一部断面図である。
【図4】本発明の第2の態様にかかる液晶表示装置の模
式的な一部断面図である。
式的な一部断面図である。
【図5】本発明の第2の態様にかかる液晶表示装置にお
ける第1の基板の模式的な図である。
ける第1の基板の模式的な図である。
【図6】本発明の第2の態様にかかる液晶表示装置にお
ける第2の基板の模式的な一部断面図である。
ける第2の基板の模式的な一部断面図である。
【図7】図1とは別の本発明の第1の態様にかかる液晶
表示装置の模式的な一部断面図である。
表示装置の模式的な一部断面図である。
【図8】従来の液晶表示装置の模式的な一部断面図であ
る。
る。
1,100 液晶表示装置 10,110 第1の基板 12,112 第2の基板 14,114 液晶層 16 スイッチング素子 18 画素電極 20,120 高分子膜 30 基板 36 ゲート電極領域 40 ソース領域 42 ドレイン領域 44 第1の絶縁層 46 配線 48 第2の絶縁層 50 ITO膜 52,64,132,142 配向膜 60 カラーフィルター 62 対向電極 70 プラスチック製の球状スペーサー 130 信号電極 140 走査電極
Claims (3)
- 【請求項1】スイッチング素子と、このスイッチング素
子に接続された画素電極とがマトリックス状に形成され
た第1の基板と、対向電極を有し、第1の基板に対向し
て配された第2の基板と、これらの基板の間に保持され
た液晶層とを有する液晶表示装置であって、 第1の基板の表示に寄与する領域以外の領域に形成され
た高分子膜を備え、この高分子膜によって第1及び第2
の基板間を所定の間隔に保持することを特徴とする液晶
表示装置。 - 【請求項2】所定の間隔をおいて互いに平行に配列され
た複数本の信号電極を有する第1の基板と、互いに平行
に配列され且つ信号電極と交差的に配列された複数本の
走査電極を有し、第1の基板に対向して配された第2の
基板と、これらの基板の間に保持された液晶層とを有す
る液晶表示装置であって、 第1又は第2の基板のいずれか一方の基板における電極
の間の少なくとも一部分に形成された高分子膜を備え、
この高分子膜によって第1及び第2の基板間を所定の間
隔に保持することを特徴とする液晶表示装置。 - 【請求項3】前記高分子膜は、ポリイミド系高分子から
成ることを特徴とする請求項1又は請求項2に記載の液
晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11419592A JPH05289109A (ja) | 1992-04-08 | 1992-04-08 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11419592A JPH05289109A (ja) | 1992-04-08 | 1992-04-08 | 液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05289109A true JPH05289109A (ja) | 1993-11-05 |
Family
ID=14631585
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11419592A Pending JPH05289109A (ja) | 1992-04-08 | 1992-04-08 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05289109A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11311795A (ja) * | 1998-02-24 | 1999-11-09 | Toray Ind Inc | 液晶表示装置用基板及び液晶表示装置 |
JP2001077373A (ja) * | 1999-07-06 | 2001-03-23 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2001222000A (ja) * | 1999-11-30 | 2001-08-17 | Semiconductor Energy Lab Co Ltd | 液晶パネル及び液晶プロジェクター |
KR100709708B1 (ko) * | 2000-08-14 | 2007-04-19 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
JP2013015840A (ja) * | 2000-03-08 | 2013-01-24 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
JP2013190825A (ja) * | 1999-07-06 | 2013-09-26 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2014150262A (ja) * | 2000-09-29 | 2014-08-21 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2016208043A (ja) * | 1999-05-14 | 2016-12-08 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
JP2019139248A (ja) * | 1999-07-22 | 2019-08-22 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
1992
- 1992-04-08 JP JP11419592A patent/JPH05289109A/ja active Pending
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11311795A (ja) * | 1998-02-24 | 1999-11-09 | Toray Ind Inc | 液晶表示装置用基板及び液晶表示装置 |
JP2016208043A (ja) * | 1999-05-14 | 2016-12-08 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
US8859353B2 (en) | 1999-07-06 | 2014-10-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
JP2001077373A (ja) * | 1999-07-06 | 2001-03-23 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP4666723B2 (ja) * | 1999-07-06 | 2011-04-06 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2019133180A (ja) * | 1999-07-06 | 2019-08-08 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
JP2013190825A (ja) * | 1999-07-06 | 2013-09-26 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US9786787B2 (en) | 1999-07-06 | 2017-10-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
US9395584B2 (en) | 1999-07-06 | 2016-07-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
US9343570B2 (en) | 1999-07-06 | 2016-05-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
US9069215B2 (en) | 1999-07-06 | 2015-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
US9052551B2 (en) | 1999-07-06 | 2015-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
JP2019139248A (ja) * | 1999-07-22 | 2019-08-22 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2001222000A (ja) * | 1999-11-30 | 2001-08-17 | Semiconductor Energy Lab Co Ltd | 液晶パネル及び液晶プロジェクター |
JP2013236091A (ja) * | 2000-03-08 | 2013-11-21 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
JP2013015840A (ja) * | 2000-03-08 | 2013-01-24 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
KR100709708B1 (ko) * | 2000-08-14 | 2007-04-19 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
JP2014157357A (ja) * | 2000-09-29 | 2014-08-28 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2014150262A (ja) * | 2000-09-29 | 2014-08-21 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2017161924A (ja) * | 2000-09-29 | 2017-09-14 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7292304B2 (en) | Liquid crystal display panel and method for fabricating the same comprising a dummy column spacer to regulate a liquid crystal flow and a supplemental dummy column spacer formed substantially parallel and along the dummy column spacer | |
US6819391B2 (en) | Liquid crystal display panel having dummy column spacer with opened portion | |
JP4362882B2 (ja) | 液晶パネル、液晶パネルの製造方法および液晶表示装置 | |
US20060066799A1 (en) | Vertical alignment active matrix liquid crystal display device | |
JPH10142610A (ja) | 液晶装置及びその製造方法 | |
JP2001021894A (ja) | 液晶表示装置 | |
US6597420B2 (en) | Liquid crystal display device having color film on a first substrate and a method for manufacturing the same | |
JP2001264785A (ja) | 液晶表示装置及びそれに用いられる薄膜トランジスタ基板 | |
US6738124B2 (en) | Method for fabricating liquid crystal display panel | |
JPH05289109A (ja) | 液晶表示装置 | |
US6906772B2 (en) | Liquid crystal display device and fabrication method thereof | |
US6307611B1 (en) | Method for manufacturing pixel electrodes of liquid crystal display | |
KR100731032B1 (ko) | 액정표시장치 | |
KR100603669B1 (ko) | 액정표시장치 및 그 제조방법 | |
KR100462376B1 (ko) | 반사형 액정표시장치 및 그 제조방법 | |
KR100502806B1 (ko) | 액정표시장치및그제조방법 | |
JPH10239680A (ja) | 液晶表示装置用電極板及びその製造方法 | |
JP2818985B2 (ja) | 光弁装置とその製造方法 | |
JP3895447B2 (ja) | 液晶表示素子およびその製造方法 | |
KR100543020B1 (ko) | 균일한기판간격및높은대비비를갖는액정표시장치및그제조방법 | |
KR100686233B1 (ko) | 액정 표시 장치용 색 필터 기판의 제조 방법 | |
KR20000039271A (ko) | 액정표시소자 | |
JPH0437720A (ja) | 液晶表示装置 | |
JP5232321B2 (ja) | 表示装置の作製方法 | |
KR100268302B1 (ko) | 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조방법 |