JP2001044439A - トランジスタ及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 液晶ディスプレイの低価格化を実現するため
に、薄膜トランジスタアレイの製造工程の低コスト化が
要求されている。 【解決手段】 現在、一般に逆スタガ型薄膜トランジス
タアレイを製造するためには、少なくとも５回のフォト
リソグラフィー工程を必要としている。１回のフォトリ
ソグラフィー工程で、レジストの膜厚を基板内で選択的
に変化させることによりドレイン配線と画素電極の両方
を形成するプロセス、及び基板内のアレイ周辺の端子部
に絶縁膜や半導体膜が堆積しないように、アレイの周辺
部をマスクで覆いながら行う成膜プロセスを用いること
で、３回のフォトリソグラフィー工程でアレイの製造を
可能にした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、トランジスタアレ
イ形成に適したトランジスタ及びその製造方法に関し、
特には、アクティブマトリックス型液晶ディスプレイに
使用される薄膜トランジスタ及びその製造方法に関す
る。

【０００２】

【従来技術】近年、液晶フラットパネルディスプレイの
各画素の駆動用デバイスとして用いられる薄膜トランジ
スタの研究開発が盛んに行われている。ノート型パソコ
ンの普及に伴い液晶ディスプレイの需要が急増し、更に
大型モニター用ディスプレイとしての需要も相まって、
その生産性の向上・高性能化等が要求されている。液晶
ディスプレイ製造の生産性を律速しているのは薄膜トラ
ンジスタアレイ基板製造工程であり、また液晶ディスプ
レイの性能（精細度等）を決定する重要な要素の一つが
薄膜トランジスタアレイの素子性能である。従って、高
性能薄膜トランジスタアレイをいかに生産性良く製造す
るかが今後重要になってくる。

【０００３】画素の駆動用トランジスタとして現在一般
的に用いられている構造は、逆スタガード型構造であ
り、そのなかでもチャネルエッチ型構造は比較的簡単な
プロセスで形成できるため、最もよく用いられている構
造である。

【０００４】図１６（Ａ）〜図１７（Ｆ）に、従来のチ
ャネルエッチ型構造を用いた薄膜トランジスタアレイの
製造方法を示す。

【０００５】まず初めに、図１６（Ａ）に示すように、
透明絶縁性基板１上にゲート配線用金属を成膜し、所望
の形状にパターニングする（第１フォトリソグラフィー
工程）ことによりゲート配線２を形成する。

【０００６】その後、図１６（Ｂ）に示すように、この
上にゲート絶縁膜である窒化シリコン膜３、非晶質シリ
コン膜４、ｎ型化した非晶質シリコン膜５をプラズマＣ
ＶＤ法等で順次成膜する。

【０００７】更に図１６（Ｃ）に示すように、ｎ型化し
た非晶質シリコン膜５及び非晶質シリコン膜４を薄膜ト
ランジスタを構成する部分のみにアイランド形状にパタ
ーニングする（第２フォトリソグラフィー工程）。

【０００８】更にドレイン配線・ソース電極用金属を成
膜し、図１６（Ｄ）に示すように、所望の形状にパター
ニングする（第３フォトリソグラフィー工程）ことによ
りドレイン配線７及びソース電極１８を形成し、続い
て、薄膜トランジスタのチャネル上のｎ型化した非晶質
シリコン膜をエッチング除去する。

【０００９】その後、図１７（Ｅ）に示すように、保護
絶縁膜である窒化シリコン膜１１を成膜し、ドレイン配
線端部の端子部及びソース電極部及びゲート配線端部の
端子部にコンタクトホールを所望の形状に形成する（第
４フォトリソグラフィー工程）。

【００１０】最後に、図１７（Ｆ）に示すように、透明
導電膜であるＩＴＯ膜を成膜し、所望の形状に画素電極
１０、ゲート配線端子１２、ドレイン配線端子１３をパ
ターニングする（第５フォトリソグラフィー工程）こと
により薄膜トランジスタアレイが完成する。

【００１１】しかしながら、このような従来の方法で
は、上述のように薄膜トランジスタアレイを完成させる
ために５回のフォトリソグラフィー（ＰＲ）工程が必要
となる。１回のフォトリソグラフィー（ＰＲ）工程は、
レジスト塗布・ベーキング・露光・現像・レジスト剥離
等の多数のプロセスから成り、薄膜トランジスタアレイ
基板作成の時間がかかる結果その製造コストも高くなる
大きな原因となっている。

【００１２】又、特開平１０−２６８３５３号公報、及
び特許第２７８０６８８１号公報には、ＰＲ工程を短縮
する方法に付いて開示されているが、本発明の様に一つ
のＰＲ工程中で、異なるエッチング処理を行う技術に関
しては開示がない。

【００１３】

【発明が解決しようとする課題】従って、本発明の目的
は、上記した従来技術の欠点を改良し、従来必要とされ
ていたフォトリソグラフィー工程の回数を大幅に低減さ
せる事によって、トランジスタの製造期間を短縮すると
共に、当該トランジスタの製造コストも大幅に低減させ
る技術を提供するものであり、より具体例な目標として
は、従来必要とされていた５回のフォトリソグラフィー
工程に対して、３回のフォトリソグラフィー工程を実行
する事によって、必要なトランジスタ、例えば液晶ディ
スプレイ等で使用される薄膜トランジスタを製造し、そ
の薄膜トランジスタアレイを完成させる事によって薄膜
トランジスタの製造コストを低減させる事が可能な薄膜
トランジスタの構成及び当該薄膜トランジスタの製造方
法を提供するものである。

【００１４】

【課題を解決するための手段】本発明は上記した目的を
達成する為、以下に示す様な基本的な技術構成を採用す
るものである。即ち、本発明に係る第１の態様として
は、透明絶縁基板表面に形成されたゲート配線上にゲー
ト絶縁膜を介して配置されているチャネル部と当該チャ
ネル部のコンタクト部に接続されているドレイン電極及
び画素電極とから構成されているトランジスタであっ
て、当該画素電極は透明導電膜で構成されると共に当該
ドレイン電極は、当該透明導電膜と金属膜の積層体で構
成されているトランジスタであり、又、本発明に於ける
第２の態様としては、基板表面に形成されたゲート配線
上にゲート絶縁膜を介して配置されているチャネル部と
当該チャネル部に接続されているドレイン電極及びソー
ス電極とから構成されているトランジスタを製造するに
際し、当該基板上に所定のパターンで当該ゲート配線を
形成した後、当該ゲート配線上にゲート絶縁膜を介して
所定のアイランド形状のチャネル部を形成し、次いで当
該ゲート絶縁膜と当該アイランド形状チャネル部上に、
電極膜層を形成した後、当該電極膜をパターニングする
に際して、当該電極膜層の第１の部位に形成されるレジ
ストの厚みと当該電極膜層の第２の部位に形成されるレ
ジストの厚みを異ならせ、次いでレジストの形成されて
いない電極膜を除去した後に、少なくとも当該厚みが薄
いレジストが完全に除去される第１の条件でエッチング
処理を実行した後、当該厚みの厚いレジストが完全に除
去される第２の条件でエッチング処理を実行する事によ
って、当該第１の部位と当該第２の部位に所定のパター
ンを有する電極を形成する様に構成されたトランジスタ
の製造方法である。

【００１５】

【発明の実施の形態】本発明に係るトランジスタ及びト
ランジスタの製造方法は、上記した構成を採用している
ので、半導体装置であるトランジスタの製造工程に於い
て最も時間のかかるＰＲ工程を、レジスト膜の厚みを部
分的に変更し、１ＰＲ工程内で、異なる条件のエッチン
グ処理操作を実行しえる様に構成しする事によってその
必要回数を大幅に低減させる様にしたものである。

【００１６】従って、例えば、薄膜トランジスタを形成
し、そのアレイを構成する場合には、ゲート配線とその
端子部、ドレイン配線とその端子部、ゲート配線とドレ
イン配線とが交差する各部分に形成された薄膜トランジ
スタ、薄膜トランジスタのソース電極に接続された画素
電極とから構成される薄膜トランジスタアレイの製造に
おいて、従来必要とされていた５回のフォトリソグラフ
ィー工程に対して、３回のフォトリソグラフィー工程で
薄膜トランジスタアレイを作成することが可能となる。

【００１７】より具体的には、本発明に係る当該薄膜ト
ランジスタの製造方法に於いては、後述する様に、ゲー
ト配線をパターニングするために１回、非晶質シリコン
膜及びｎ型化した非晶質シリコン膜を、薄膜トランジス
タを構成する部分に所望の形状にパターニングするため
に１回、レジストの厚さを制御してドレイン配線と画素
電極を同時にパターニングするために１回、の合計３回
のフォトリソグラフィー工程で薄膜トランジスタアレイ
を完成させることができる点に特徴がある。

【００１８】

【実施例】以下に、本発明に係るトランジスタ及びトラ
ンジスタの製造方法の一具体例の構成を図面を参照しな
がら詳細に説明する。

【００１９】上記した様に、本発明に係るトランジスタ
は、その用途、構成には特に限定されるものではなく、
あらゆるトランジスタに適用が可能であるが、以下の具
体例に於いては、特に液晶ディスプレイに使用される薄
膜トランジスタを製造する場合を例に取って説明する事
にする。

【００２０】即ち、図２（Ｇ）は、本発明に係る薄膜ト
ランジスタの一具体例の構成を示す断面図であり、図
中、透明絶縁基板１表面に形成されたゲート配線２上に
ゲート絶縁膜３を介して配置されているチャネル部２０
と当該チャネル部２０のコンタクト部２１に接続されて
いるドレイン電極１３及び画素電極１０とから構成され
ているトランジスタ３０であって、当該画素電極１０は
透明導電膜６で構成されると共に当該ドレイン電極１３
は、当該透明導電膜６と金属膜７の積層体２２で構成さ
れている端子部７０を有している薄膜トランジスタ３０
が示されている。

【００２１】又、本発明に係る当該薄膜トランジスタ３
０に於いては、当該ドレイン電極１３の当該チャネル部
２０上に形成された端部４０に於て、当該透明導電膜６
の端部側壁４１には、当該金属膜７の成分が膜状に若し
くは点状に付着していない事が特徴であり、係る構成に
よって、当該薄膜トランジスタがより微細化された場合
でも、対向する導電性膜、導電性部材との接触による短
絡が発生する事がないので、微細化に適した構成であ
る。

【００２２】更に、本発明に於ける当該薄膜トランジス
タ３０に於ける当該チャネル部２０の上部には、当該ｎ
型化した非晶質シリコン膜５が改質された絶縁膜が存在
している事も望ましい。

【００２３】又、本発明に係る当該薄膜トランジスタ３
０の製造方法としては、基本的には上記したとおり、基
板表面に形成されたゲート配線上にゲート絶縁膜を介し
て配置されているチャネル部と当該チャネル部に接続さ
れているドレイン電極及びソース電極とから構成されて
いるトランジスタを製造するに際し、当該基板上に所定
のパターンで当該ゲート配線を形成した後、当該ゲート
配線上にゲート絶縁膜を介して所定のアイランド形状の
チャネル部を形成し、次いで当該ゲート絶縁膜と当該ア
イランド形状チャネル部上に、電極膜層を形成した後、
当該電極膜をパターニングするに際して、当該電極膜層
の第１の部位に形成されるレジストの厚みと当該電極膜
層の第２の部位に形成されるレジストの厚みを異なら
せ、次いでレジストの形成されていない電極膜を除去し
た後に、少なくとも当該厚みが薄いレジストが完全に除
去される第１の条件でエッチング処理を実行した後、当
該厚みの厚いレジストが完全に除去される第２の条件で
エッチング処理を実行する事によって、当該第１の部位
と当該第２の部位に所定のパターンを有する電極を形成
する様に構成されたトランジスタの製造方法である。

【００２４】本発明に係る当該トランジスタの製造方法
に於いては、当該第１の部位に形成される当該電極の厚
みと当該第２の部位に形成される当該電極の厚みとは互
いに異なっているものである。

【００２５】又、本発明に係る当該トランジスタの製造
方法に於いては、当該第１の部位は、ドレイン電極が形
成される領域であり、当該第２の部位は、ソース電極が
形成される領域である事が望ましい。

【００２６】更に、本発明に於いては、当該トランジス
タが液晶ディスプレイに使用される薄膜トランジスタで
ある場合には、特に当該ドレイン電極若しくは当該ソー
ス電極の少なくとも一方は画素電極１０に接続されてい
る事が望ましい。

【００２７】即ち、本発明に於ける当該トランジスタの
製造方法に於いて、当該厚みの異なる少なくとも２種の
レジスト膜を形成する工程は、一のレジスト塗布工程に
よって形成された一つのレジスト膜に対して実行するも
のである事が望ましい。

【００２８】本発明に於けるトランジスタの製造方法に
於いて、当該レジストの膜厚を変化させる工程として
は、基本的には、当該第１の部位に形成される当該レジ
ストと当該第２の部位に形成される当該レジストに印加
される光エネルギーの総量を異ならせる事により実行さ
れるものである。

【００２９】より具体的には、当該レジストの膜厚を変
化させる工程は、当該第１の部位に形成される当該レジ
ストと当該第２の部位に形成される当該レジストに照射
される光の強度を異ならせる事により実行されるもので
あってもよく、又、当該第１の部位に形成される当該レ
ジストと当該第２の部位に形成される当該レジストに照
射される光の照射時間を異ならせる事により実行される
ものであっても良い。

【００３０】一方、本発明に於いては、当該レジストの
膜厚を変化させる工程として、当該レジスト膜に対して
所定の光を照射するに際して、当該第１若しくは第２の
部位の何れかに形成されたレジスト膜に対して、照射さ
れた光の少なくとも一部の透過を減少せしめる機能を有
するマスクを使用する事が望ましい。

【００３１】本発明に於ける当該マクスは、例えば、メ
ッシュ状膜、格子状膜、薄い金属箔膜、半透明膜等から
選択された一つの膜が使用される事が望ましい。

【００３２】本発明に於けるレジストの膜厚を変化させ
る方法の基本的な原理を図５（Ａ）から６（Ｂ）を参照
して説明する。

【００３３】即ち、図５（Ａ）には、本発明に於けるマ
スクパターンの一具体例に於ける平面図が記載されてお
り、例えばドレイン電極１３を形成する部分には、遮光
部分５１が形成され、又、当該ドレイン電極１３に対向
して設けられるソース電極部１０’とそれに接続されて
いる画素電極部１０が形成される領域に別の遮光部分５
２が形成されている。

【００３４】又、その他の部分は、光を完全に透過させ
る透明部分５３で構成されている。

【００３５】さらに、図５（Ｂ）にも、本発明に於ける
マスクパターンの一具体例に於ける平面図が記載されて
おり、ドレイン電極１３を形成する部分のみに形成され
た遮光部分５１を持ち、その他の部分は、光を完全に透
過させる透明部分５３で構成されている。

【００３６】従って、本発明に於いては、先ず図５
（Ａ）に示される様なパターンを有するマスクを使用
し、通常の光強度を持つ光を当該半導体装置に照射し、
当該遮光部分５１と５２に覆われている当該レジストに
は変化を与えず、当該光を完全に透過させる透明部分５
３に覆われている当該レジストを変化させ、所定のレジ
スト剥離処理工程で、容易に当該レジストが剥離しえる
様に構成するものである次に、当該半導体装置に図５
（Ｂ）に示されるパターンを有するマスクを被せ、前記
した工程に於て使用された光の光量よりも少ない光量を
有する光で、当該半導体装置を露光処理する事によっ
て、当該遮光部分５１に覆われている当該レジストには
変化を与えず、上記した前に当該遮光部分５２に覆われ
ていた部分を構成するレジストに弱い光を照射する事に
よって、当該画素電極を構成する膜状態の上に形成され
る当該レジストの膜厚を、当該遮光部分５１に覆われて
いる部分に残存する当該レジストに比べて薄い膜厚とな
る様に形成するものである。

【００３７】つまり、本発明に於ける当該レジストの膜
厚を変化させる操作を１ＰＲ工程で形成する為に、当該
レジストに照射される光の光量を変化させる事によって
実現する事が原理である。

【００３８】従って、本発明に於いては、先ず図５
（Ａ）に示される様なパターンを有するマスクを使用
し、通常の光強度を持つ光を当該半導体装置に照射し、
当該遮光部分５１と光を完全に透過させる透明部分５３
とで構成され、例えば、ドレイン電極を金属配線で構成
し、ソース電極部１０’と当該画素電極部１０とを透明
導電膜で形成する場合には、図５（Ａ）のマスクを最初
に使用し、次いで、光の光量を変化させた後、図５
（Ｂ）のマスクを使用するものである。

【００３９】係る本発明の基本原理を実現する具体的な
マスク形状に関しては、一つのＰＲ工程で、一回の露光
操作で、上記した本発明に於ける技術思想を実現させる
為のマスクとしては、図６（Ａ）に示す様に、図５
（Ａ）に於ける遮光部５２を完全に光の透過を遮断する
ものではなく、一定の光の量を透過させる半透過部５４
としたものである。

【００４０】当該半透過部５４の構成は、例えば図６
（Ｂ）に示す様にメッシュ状部分５５にしても良く、又
前記した様に、スリットで構成された格子状部としても
良く、又、所定の厚みに形成された金属箔を透明なマス
クの所定の部位に貼着して使用しても良い。

【００４１】尚、当該半透過部５４としてスリット状格
子部を使用する場合には、当該スリットの間隔が、使用
する光の波長以下となる様に設定する事が望ましい。

【００４２】本発明に於いて、当該レジストの膜厚を変
化させる工程にマスクを使用する場合には、当該レジス
トに対する光の露光は、一括露光方式が主として採用さ
れるが、当該マスクを使用しない場合には、例えば、Ｅ
Ｂ露光方式を採用し、当該レジストの膜厚を厚くする部
位を走査露光処理する場合に於いては、その照射光量を
大きくし、又当該レジストの膜厚を薄くする部位を走査
露光処理する場合に於いては、その照射光量を小さくす
る様に制御操作を実行すれば良い。

【００４３】係る構成を採用する事によって、当該第１
と第２の部位にそれぞれ配置形成されたレジスト膜の
内、選択された一方の部位のレジスト膜のみを最初に除
去させる事が出来、その後に残りの部位に於ける当該レ
ジスト膜を除去する様に処理する事が可能である。

【００４４】然も、本発明に於いては、上記したレジス
ト特性が互いに異なるレジスト膜を当該第１と第２の部
位に個別に形成する工程を同一の工程、つまり１回のリ
ソグラフィー操作で実現する事が望ましい。

【００４５】本発明に於いては、上記の条件でレジスト
を処理する事によって、当該第１の部位と第２の部位に
於けるレジスト膜のエッチングレートを異ならせる事が
出来る。

【００４６】本発明に係る上記の薄膜トランジスタの製
造方法のより具体例な構成は、以下の各工程で構成され
るものである。

【００４７】即ち、透明絶縁基板表面に形成されたゲー
ト配線上にゲート絶縁膜を介して配置されているチャネ
ル部と当該チャネル部のコンタクト部に接続されている
ドレイン電極及び画素電極とから構成されている薄膜ト
ランジスタを製造するに際し、当該透明絶縁基板上に所
定のパターンで当該ゲート配線を形成した後、当該ゲー
ト配線上にゲート絶縁膜を介して所定のアイランド形状
のチャネル部を形成し、次いで当該ゲート絶縁膜と当該
アイランド形状チャネル部上に、透明導電膜と金属膜と
を積層して複合積層膜を形成した後、当該複合積層膜上
に所定のパターンを持ったレジスト膜を形成するに際
し、同一のリソグラフィー工程で当該レジスト膜の予め
定められた第１の部位と第２の部位に於ける当該レジス
ト膜の厚みが互いに異なる様に構成し、次いで、レジス
トの形成されていない電極膜を除去した後に、一方の部
位の当該レジスト膜を選択的に除去すると共に、当該一
方の部位に配置されている当該金属膜を除去する様に構
成されているものである。

【００４８】即ち、本発明に係る薄膜トランジスタの製
造方法をより詳細に説明するならば、透明絶縁性基板上
にゲート配線を形成する第１の工程、当該透明絶縁性基
板全面にゲート絶縁膜、非晶質シリコン膜、ｎ型化した
非晶質シリコン膜を順次成膜する第２の工程、非晶質シ
リコン膜及びｎ型化した非晶質シリコン膜を、薄膜トラ
ンジスタのチャネル部を構成する為の所望のアイランド
形状にパターニングする第３の工程、当該ゲート絶縁膜
及び当該アイランド形状チャネル部表面上に画素電極用
透明導電薄膜及びドレイン配線用金属薄膜を順次成膜し
て複合膜を形成する第４の工程、当該複合積層膜上に所
定のパターンを持ったレジスト膜を形成するに際し、同
一のリソグラフィー工程で当該レジスト膜の予め定めら
れた第１の部位と第２の部位に於ける当該レジスト膜厚
みが互いに異なる状態となる様に形成する第５の工程、
レジストの形成されていない前記配線用金属膜及び透明
導電薄膜を除去する第６の工程、少なくとも一方の部位
に於ける当該レジストのみを除去する第７の工程、当該
一方の部位に配置されている当該金属薄膜を除去する第
８の工程、他方の部位に残存している当該レジストを除
去する第９の工程、当該画素電極用透明導電薄膜及びド
レイン配線用金属薄膜上に保護絶縁膜を形成する第１０
の工程、とから構成されている薄膜トランジスタの製造
方法である。

【００４９】上記した本発明に於ける当該第４の工程に
於いて、当該レジスト膜の厚みを異ならせる場合の一具
体例としては、例えば、当該第１の部位に形成される当
該レジストの厚みは０．６μｍ以上に設定され、当該第
２の部位に形成される当該レジストの厚みは０．５μｍ
以下に設定されるものである事が好ましい。

【００５０】又、本発明に於ける薄膜トランジスタの製
造方法の他の具体例に於いては、上記した各工程に加え
て、当該第５の工程以降、当該保護膜が形成される以前
の何れかの時点に於て、当該チャネル部の少なくとも一
部の表面上に形成された当該透明導電膜及び当該金属膜
を除去する１１の工程が実行されるものである事も望ま
しい。

【００５１】又、当該第１１の工程が実行された以降、
当該保護膜が形成される以前の何れかの時点に於て、当
該チャネル部の少なくとも一部の表面上に形成された当
該ｎ型化した非晶質シリコン膜を除去する工程が実行さ
れるものである事も望ましい。

【００５２】更に、当該第１１の工程が実行された以
降、当該保護膜が形成される以前の何れかの時点に於
て、当該チャネル部の少なくとも一部の表面上に形成さ
れた当該ｎ型化した非晶質シリコン膜を絶縁膜に改質す
る工程が実行されるものである事も好ましい。

【００５３】一方、本発明に於ける当該第７の工程にお
いては、例えば、酸素プラズマを使用するものである事
も望ましい。

【００５４】以下に上記した本発明に係る第１の具体例
の詳細を図１乃至図４を参照しながら説明する。

【００５５】以下に、本発明に係る薄膜トランジスタの
製造方法の更に詳細な具体例を図面を参照しながら説明
する。

【００５６】即ち、図１〜図３を参照して、本発明の第
一の実施形態について説明する。まず図１（Ａ）に示す
ように、透明絶縁性基板１上に成膜したゲート配線用金
属膜を、１回目のフォトリソグラフィー工程で所望の形
状にパターニングしてゲート配線２を形成する。

【００５７】その後、図１（Ｂ）に示すように、ゲート
配線端部の端子部をマスクで覆いながら、端子部以外の
基板全面にプラズマＣＶＤ法等を用いてゲート絶縁膜で
ある窒化シリコン膜３、非晶質シリコン膜４、ｎ型化し
た非晶質シリコン膜５を順次成膜する。

【００５８】続いて、２回目のフォトリソグラフィー工
程で、図１（Ｃ）に示すように、非晶質シリコン膜４及
びｎ型化した非晶質シリコン膜５を所望のアイランド形
状にパターニングする。続いて、図１（Ｄ）に示すよう
に、画素電極用透明導電膜６、ドレイン配線用金属膜７
を順次成膜し、更に３回目のフォトリソグラフィー工程
で、ドレイン配線及びゲート配線端部の端子部上に０．
６μｍ以上の厚さのレジスト８を、画素電極部上に０．
５μｍ以下のレジスト９を形成する。

【００５９】このようにレジスト膜厚を１枚の基板内で
変化させる手段としては、以下のような方法が可能であ
る。

【００６０】第一の方法としては、図６（Ａ）に示すよ
うな一部に半透過膜を用いた露光用マスクを用いる方法
である。

【００６１】露光時において、露光用マスクの透明部分
５３ではほとんどの光が透過し現像後にはレジストは残
らない。遮光部分５１では光は透過しないので、塗布さ
れたレジストは現像後にはそのままの厚さで残る。半透
過膜部分５４では弱い光が透過するため、現像後には弱
い光が照射された部分のみ選択的に薄いレジストを形成
することができる。

【００６２】第二の方法としては、図６（Ｂ）に示すよ
うな一部にメッシュ状パターンを用いた露光用マスクを
用いる方法である。図６（Ａ）の場合と同様、露光時に
おいて、露光用マスクのメッシュ状部分５５では光の透
過量が低下するので、現像後にはこの部分のみ選択的に
薄いレジストを形成することができる。

【００６３】図１（Ｄ）の工程で得られたトランジスタ
の構造の平面図を図４（Ａ）に示す。

【００６４】つまり、ソース電極１０’と画素電極１０
との上面部に、薄い厚みを有するレジスト９が形成さ
れ、ドレイン電極１３の上面部に厚い厚みを有するレジ
スト８が形成された状態が示されている。

【００６５】このようなレジストをマスクとして、図２
（Ｅ）に示すように、レジストが全く存在しない部分の
画素電極用透明導電膜とドレイン配線用金属膜の積層膜
をエッチング除去する（プロセス１）。

【００６６】引き続き、図２（Ｆ）に示すように、基板
を酸素プラズマに曝すことにより、画素電極部１０上に
形成された０．５μｍ以下の薄いレジスト９のみを除去
する（プロセス２）。

【００６７】図２（Ｆ）の工程で得られたトランジスタ
の構造の平面図を図４（Ｂ）に示す。

【００６８】そして、図２（Ｇ）に示す様に、残された
レジスト８をマスクとして、画素電極部１０上のドレイ
ン配線用金属膜５をエッチング除去し、画素電極１０を
形成する（プロセス３）。

【００６９】図２（Ｇ）の工程で得られたトランジスタ
の構造の平面図を図４（Ｃ）に示す。

【００７０】ここで、上記プロセス１、２、３のいずれ
かの後でチャネル上のｎ型化した非晶質シリコン膜をエ
ッチングにより除去するか、あるいはプラズマ処理で絶
縁膜に改質する必要がある。ここでは、プロセス１の後
にチャネル上のｎ型化した非晶質シリコン膜をエッチン
グ除去した場合を示した。

【００７１】そして、図３（Ｈ）に示す様に、残された
レジスト８を除去して、ドレイン電極１３を形成するド
レイン配線用金属膜５を露出させる。

【００７２】図３（Ｈ）の工程で得られたトランジスタ
の構造の平面図を図４（Ｄ）に示す。

【００７３】最後に、図３（Ｉ）に示すように、ドレイ
ン配線端部の端子部１３をマスクで覆いながら、当該端
子部１２以外の基板全面にプラズマＣＶＤ法等を用いて
保護絶縁膜である窒化シリコン膜１１を成膜することに
より、合計３回のフォトリソグラフィー工程で薄膜トラ
ンジスタアレイが完成する。

【００７４】以下、上記具体例に係る詳細な実施例を以
下に示すが、本発明はこれらの実施例のみに限定される
ものではない事は言うまでも無い。

【００７５】まず、図１（Ａ）に示すように、透明絶縁
性基板であるガラス基板１上にゲート電極用金属として
クロミウムをスパッタ法により１００ｎｍ成膜し、１回
目のフォトリソグラフィー工程を行い、ウェットエッチ
ング法により所望のゲート配線２形状にパターニングす
る。

【００７６】その後、プラズマＣＶＤ法を用いて、基板
温度３００℃で、シラン、アンモニア及び窒素の混合ガ
スを原料としてゲート絶縁膜である窒化シリコン膜３を
４００ｎｍ、シラン及び水素の混合ガスを原料として活
性層である非晶質シリコン膜４を２００ｎｍ、シラン、
ホスフィン及び水素の混合ガスを原料としてｎ型化した
非晶質シリコン膜５を３０ｎｍ成膜した。

【００７７】この時、図１（Ｂ）に示すように、ゲート
配線端部の端子部にはこれらの膜が堆積しないように、
端子部をマスクで覆いながら成膜を行った。続いて、図
１（Ｃ）に示すように、２回目のフォトグラフィー工程
を行い、非晶質シリコン膜及びｎ型化した非晶質シリコ
ン膜を所望のアイランド形状にパターニングした。

【００７８】更に図１（Ｄ）に示すように、透明導電膜
としてＩＴＯ膜を５０ｎｍ、ドレイン配線用金属として
クロミウムを１００ｎｍ順次スパッタ法により成膜し、
その後３回目のフォトリソグラフィー工程で、ドレイン
配線及びゲート配線端部の端子部上に厚さ１．３μｍの
レジストを、画素電極部上に厚さ０．３μｍのレジスト
を形成した。

【００７９】このようなレジスト膜厚の変化を実現する
ために、厚さ１．３μｍの第１のレジスト８を形成する
部分のマスクの光透過率が５％以下、厚さ０．３μｍの
第２のレジスト９を形成する部分のマスクの光透過率が
６０％程度、レジストが全く残らない部分のマスクの光
透過率が９０％以上となるような露光用マスクを用い
た。

【００８０】その後、図２（Ｅ）に示すように、これら
のレジストをマスクとして、クロミウム膜、ＩＴＯ膜、
薄膜トランジスタのチャネル上のｎ型化した非晶質シリ
コン膜をエッチング除去した。

【００８１】引き続き、図２（Ｆ）に示すように、基板
を酸素プラズマ中に曝すことにより、画素電極部上に選
択的に形成された厚さ０．３μｍのレジスト９のみを除
去し、更に残されたレジスト８をマスクとして画素電極
部上のクロミウム膜をエッチング除去して、ＩＴＯ膜の
画素電極１０を形成した。

【００８２】その後レジスト剥離を行い、最後に、プラ
ズマＣＶＤ法を用いて、基板温度２８０℃で、シラン、
アンモニア及び窒素の混合ガスを原料として保護絶縁膜
である窒化シリコン膜３を２００ｎｍ成膜した。

【００８３】以上、３回のフォトリソグラフィー工程の
みで、クロミウムゲート配線及びその端子部、チャネル
エッチ型トランジスタ、クロミウムドレイン配線及びそ
の端子部、ＩＴＯ透明画素電極から構成される薄膜トラ
ンジスタアレイを作成することができた。

【００８４】次に、本発明に係るトランジスタの製造方
法の第２の具体例に付いて以下に図７〜図９を参照しな
がら説明する。

【００８５】即ち、本具体例に於いては、特に、薄膜ト
ランジスタアレイの製造方法において、特に非晶質シリ
コン膜、ｎ型化した非晶質シリコン膜及びドレイン配線
用の金属膜を積層配置形成した後、薄膜トランジスタを
構成する部分に所望のアイランド形状にパターニングす
る際に、１回のフォトリソグラフィー工程でアイランド
形状の形成と、チャネル上の当該金属膜とｎ型化した非
晶質シリコン膜のエッチング除去又はプラズマ処理によ
る絶縁膜への改質を行うことにより、更に簡略な薄膜ト
ランジスタアレイの製造方法を実現する。

【００８６】つまり、本具体例に於いては、透明絶縁性
基板上にゲート配線を形成する工程、透明絶縁性基板全
面にゲート絶縁膜、非晶質シリコン膜、ｎ型化した非晶
質シリコン膜及びドレイン配線用金属膜とを順次成膜す
る工程、非晶質シリコン膜及びｎ型化した非晶質シリコ
ン膜及びドレイン配線用金属膜を、薄膜トランジスタを
構成する部分に所望の形状にパターニングして、薄膜ト
ランジスタのチャネル部を構成する所望のアイランド形
状にパターニングする工程、１回のフォトリソグラフィ
ー工程で、薄膜トランジスタのソース・ドレイン部位を
構成する部分の金属膜上に、所定の厚みを有する第１の
レジストを形成すると同時に、当該薄膜トランジスタの
チャネル上の金属膜上に当該第１のレジストよりも厚み
の薄い第２のレジストを形成する工程、これらのレジス
トをマスクとして、薄膜トランジスタを構成しない部分
の不要な非晶質シリコン膜、ｎ型化した非晶質シリコン
膜及び金属膜をエッチング除去する工程、当該薄膜トラ
ンジスタのチャネル上の金属膜上に形成された当該第２
のレジストのみを除去する工程、残されたレジストをマ
スクとして、薄膜トランジスタのチャネル上の金属膜及
びｎ型化した非晶質シリコン膜を除去する工程、残され
たレジストを除去する工程、ドレイン電極及び透明画素
電極を形成する工程、を順次行う様に構成された薄膜ト
ランジスタアレイの製造方法である。

【００８７】係る具体例の製造方法をより詳細に説明す
るならば、図７（Ａ）に示す様に、ゲート絶縁膜２を形
成した基板１に、ゲート絶縁膜３を形成し、その上に非
晶質シリコン膜４、ｎ型化した非晶質シリコン膜５及び
ドレイン配線用金属膜６０とを順次成膜する及びを順次
成膜する。

【００８８】その後、当該金属膜６０の上に、レジスト
を塗布して、非晶質シリコン膜４、ｎ型化した非晶質シ
リコン膜５及びドレイン配線用金属膜６０を、薄膜トラ
ンジスタを構成する部分に所望のアイランド形状にパタ
ーニングする。

【００８９】その際、図７（Ａ）に示すように、１回の
フォトリソグラフィー工程で、薄膜トランジスタのソー
ス・ドレイン部位を構成する部分の金属膜６０上に第１
のレジストとして、比較的厚みの厚い、例えば、０．６
μｍ以上の厚さのレジスト８を形成し、同時に当該薄膜
トランジスタのチャネル上の金属膜６０上に、第２のレ
ジスト９として、当該第１のレジスト８の厚みよりも薄
い厚みを有する、例えば、厚みが０．５μｍ以下のレジ
スト９を形成する。

【００９０】このようにレジスト膜厚を１枚の基板内で
変化させる手段としては、やはり図５或いは図６に示し
たような露光用マスクを用いることにより可能である。

【００９１】より具体的なマスク形状としては、図８
（Ａ）及び図８（Ｂ）に示される様な構造のマスクを使
用すると良い。

【００９２】図７（Ａ）に示された工程に於ける当該薄
膜トランジスタの平面状態を図９（Ａ）に示す。

【００９３】このようなレジストをマスクとして、図７
（Ｂ）に示すように、レジストが全く存在しない部分の
非晶質シリコン膜４及びｎ型化した非晶質シリコン膜５
及び金属膜６０をエッチング除去する。

【００９４】図７（Ｂ）に示された工程によって得られ
た当該薄膜トランジスタの平面状態を図９（Ｂ）に示
す。

【００９５】続いて、図７（Ｃ）に示すように、基板を
酸素プラズマに曝すことにより、薄膜トランジスタのチ
ャネル上の金属膜６０上に形成された０．５μｍ以下の
薄いレジスト９のみを除去する。

【００９６】図７（Ｃ）に示された工程によって得られ
た当該薄膜トランジスタの平面状態を図９（Ｃ）に示
す。

【００９７】更に図７（Ｄ）に示すように、残されたレ
ジスト８をマスクとして、薄膜トランジスタのチャネル
上の金属膜６０及びｎ型化した非晶質シリコン膜５をエ
ッチング除去するか、又はプラズマ処理により絶縁膜に
改質する。

【００９８】図７（Ｄ）に示された工程によって得られ
た当該薄膜トランジスタの平面状態を図９（Ｄ）に示
す。

【００９９】最後に、図示されてはいないが、残された
レジストを除去した後、別のＰＲ工程を使用して、ドレ
イン電極と透明画素電極を個別に形成して薄膜トランジ
スタを完成させるものであり、係る工程を採用すること
により、１回のフォトリソグラフィー工程で、アイラン
ド形状の形成と、チャネル上の金属膜６０とｎ型化した
非晶質シリコン膜５のエッチング除去又はプラズマ処理
による絶縁膜への改質を行うことができる。

【０１００】ここでは、エッチング除去する場合を示し
た。またｎ型化した非晶質シリコン膜のみでなくその下
部に存在する非晶質シリコン膜も一部エッチング除去し
ても良い。

【０１０１】また本発明では、厚いレジスト膜厚を０．
６μｍ以上としたが、これは、これよりもレジスト膜厚
が薄くなると、基板を酸素プラズマに曝した時に、厚い
レジスト膜も全て除去されてしまう可能性が出てくるた
めである。

【０１０２】また薄いレジスト膜厚を０．５μｍ以下と
したが、これは、これよりも厚くなると、基板を酸素プ
ラズマに曝した時に、薄いレジスト膜を全て除去しきれ
ない可能性が出てくるためである。

【０１０３】次に、上記具体例を実施例の形でより詳細
に説明する。

【０１０４】まず、図７（Ａ）に示すように、透明絶縁
性基板であるガラス基板１上にゲート電極用金属として
クロミウムをスパッタ法により１００ｎｍ成膜し、１回
目のフォトリソグラフィー工程を行い、ウェットエッチ
ング法により所望のゲート配線２形状にパターニングす
る。

【０１０５】その後、プラズマＣＶＤ法を用いて、基板
温度３００℃で、シラン、アンモニア及び窒素の混合ガ
スを原料としてゲート絶縁膜である窒化シリコン膜３を
４００ｎｍ、シラン及び水素の混合ガスを原料として活
性層である非晶質シリコン膜４を２００ｎｍ、シラン、
ホスフィン及び水素の混合ガスを原料としてｎ型化した
非晶質シリコン膜５を３０ｎｍ成膜した。

【０１０６】更に、当該ｎ型化した非晶質シリコン膜５
の上に、ドレイン配線用の金属膜６０を１００ｎｍで成
膜した。

【０１０７】その後、１回のフォトリソグラフィー工程
で、薄膜トランジスタのソース・ドレイン部位を構成す
る部分のｎ型化した非晶質シリコン膜上に厚さ１．４μ
ｍのレジスト８を、薄膜トランジスタのチャネル上のｎ
型化した非晶質シリコン膜上に厚さ０．３μｍのレジス
ト９を形成した。

【０１０８】このようなレジストをマスクとして、図７
（Ｂ）に示すように、２回目のフォトグラフィー工程を
行い、レジストが全く存在しない部分の非晶質シリコン
膜、ｎ型化した非晶質シリコン膜及び金属膜をエッチン
グ除去し、非晶質シリコン膜、ｎ型化した非晶質シリコ
ン膜及び金属膜を所望のアイランド形状にパターニング
した。

【０１０９】続いて、図７（Ｃ）に示すように、基板を
酸素プラズマに曝すことにより、薄膜トランジスタのチ
ャネル上のｎ型化した非晶質シリコン膜上に形成された
０．３μｍの薄いレジストのみを除去すると共に、残さ
れたレジストをマスクとして、薄膜トランジスタのチャ
ネル上のｎ型化した金属膜及び非晶質シリコン膜をエッ
チング除去した。またｎ型化した非晶質シリコン膜のみ
でなくその下部に存在する非晶質シリコン膜も一部エッ
チング除去しても良い。

【０１１０】最後に、図７（Ｄ）に示すように、残され
たレジストを除去することにより、１回のフォトリソグ
ラフィー工程で、アイランド形状の形成と、チャネル上
のｎ型化した非晶質シリコン膜のエッチング除去を行う
ことができた。

【０１１１】次に、上記した本発明に係るトランジスタ
及びトランジスタの製造方法の第１の具体例に対する応
用として、当該トランジスタ或いは薄膜トランジスタ
を、例えば液晶ディスプレイに於ける周辺領域を構成す
るトランジスタ或いは薄膜トランジスタとして使用する
場合の、トランジスタの構成例及びその為の製造方法の
例を第３及び第４の具体例として説明する。

【０１１２】即ち、本発明に係る第３の具体例に係るト
ランジスタ、或いは薄膜トランジスタとしては、例え
ば、図１１（Ｈ）に示される様に、当該トランジスタの
形成領域の外部に延びる当該ゲート配線２の端部７０に
該ドレイン電極１３とは同一の構成６、７からなる積層
体２２で構成されているゲート配線端子部１２が設けら
れているトランジスタである。

【０１１３】つまり、本具体例に於いては、当該トラン
ジスタ３０は、当該ゲート配線２の端子部１２と当該ド
レイン電極１３とは同一の構成からなる積層体、即ち同
一の金属膜７と透明導電膜６からなる積層体で構成され
ているものである。

【０１１４】又、本発明に係る第４の具体例に係るトラ
ンジスタ、或いは薄膜トランジスタとしては、例えば、
図１４（Ｇ）に示される様に、当該トランジスタの形成
領域の外部に延びる当該ゲート配線２の端部７０に当該
透明導電膜６のみで構成されているゲート配線端子部１
２が設けられているトランジスタである。

【０１１５】此処で、本発明に係る当該第３の具体例に
係る当該トランジスタを製造する為の具体例を図１０及
び図１２を参照しながら詳細に説明する。

【０１１６】つまり、本具体例に係る当該トランジスタ
の製造方法は、基本的には、上記した第１の具体例と同
一であるが、当該液晶ディスプレイの周辺部に使用され
るトランジスタを形成する為に、コネクタとなる導電性
を有する端子部が形成される点で異なっているものであ
る。

【０１１７】即ち、 以下に、本発明に係る薄膜トラン
ジスタの製造方法の更に詳細な具体例を図面を参照しな
がら説明する。

【０１１８】即ち、図１０（Ａ）〜図１１（Ｈ）を参照
して、本発明の第３の実施形態について説明する。まず
図１０（Ａ）に示すように、透明絶縁性基板１上に成膜
したゲート配線用金属膜を、１回目のフォトリソグラフ
ィー工程で所望の形状にパターニングしてゲート配線２
を形成する。その後、図１０（Ｂ）に示すように、ゲー
ト配線端部の端子部７１、７２をマスクで覆いながら、
端子部以外の基板全面にプラズマＣＶＤ法等を用いてゲ
ート絶縁膜である窒化シリコン膜３、非晶質シリコン膜
４、ｎ型化した非晶質シリコン膜５を順次成膜する。

【０１１９】続いて、２回目のフォトリソグラフィー工
程で、図１０（Ｃ）に示すように、非晶質シリコン膜４
及びｎ型化した非晶質シリコン膜５を所望のアイランド
形状にパターニングする。

【０１２０】続いて、図１０（Ｄ）に示すように、画素
電極用透明導電膜６、ドレイン配線用金属膜７を順次成
膜し、更に３回目のフォトリソグラフィー工程で、ドレ
イン配線１３及びゲート配線端部７０の端子部上に０．
６μｍ以上の厚さのレジスト８を、画素電極部１０上に
０．５μｍ以下のレジスト９を形成する。

【０１２１】このようにレジスト膜厚を１枚の基板内で
変化させる手段としては、前記した様な方法の何れかを
使用すれば良い。

【０１２２】この様な段階に於ける当該トランジスタの
平面形状は図１２（Ａ）に示す通りである。

【０１２３】このようなレジストをマスクとして、図１
１（Ｅ）に示すように、レジストが全く存在しない部分
の画素電極用透明導電膜６とドレイン配線用金属膜７の
積層膜をエッチング除去する（プロセス１）。

【０１２４】引き続き、図１１（Ｆ）に示すように、基
板を酸素プラズマに曝すことにより、画素電極部１０上
に形成された０．５μｍ以下の薄いレジスト９のみを除
去する（プロセス２）。

【０１２５】この様な段階に於ける当該トランジスタの
平面形状は図１２（Ｂ）に示す通りである。

【０１２６】次いで、図１１（Ｇ）に示すように、ドレ
イン配線用金属膜７をエッチング処理して取り除き、画
素電極用透明導電膜６を露出させ、画素電極１０を形成
する（プロセス３）る。

【０１２７】この様な段階に於ける当該トランジスタの
平面形状は図１２（Ｃ）に示す通りである。

【０１２８】ここで、上記プロセス１、２、３のいずれ
かの後でチャネル上のｎ型化した非晶質シリコン膜５を
エッチングにより除去するか、あるいはプラズマ処理で
絶縁膜に改質する必要がある。

【０１２９】ここでは、プロセス１の後にチャネル上の
ｎ型化した非晶質シリコン膜をエッチング除去した場合
を示した。

【０１３０】残されたレジスト８を除去して、最後に、
図１１（Ｈ）に示すように、ゲート配線端部７０の端子
部１２及びドレイン配線端部の端子部１３をマスクで覆
いながら、端子部以外の基板全面にプラズマＣＶＤ法等
を用いて保護絶縁膜である窒化シリコン膜１１を成膜す
ることにより、合計３回のフォトリソグラフィー工程で
薄膜トランジスタアレイが完成する。

【０１３１】次に、本発明に係る当該第４の具体例に係
る当該トランジスタを製造する為の具体例を図１３及び
図１４を参照しながら詳細に説明する。

【０１３２】つまり、本具体例に係る当該トランジスタ
の製造方法は、基本的には、上記した第１の具体例と同
一であるが、当該液晶ディスプレイの周辺部に使用され
るトランジスタを形成する為に、コネクタとなる透明導
電性膜からなる端子部が形成される点で異なっているも
のである。

【０１３３】次に、図１３（Ａ）〜図１４（Ｇ）を参照
して、本発明の第４の具体例について説明する。

【０１３４】まず図１３（Ａ）に示すように、透明絶縁
性基板１上に成膜したゲート配線用金属膜を、１回目の
フォトリソグラフィー工程で所望の形状にパターニング
してゲート配線２を形成する。その後、図１３（Ｂ）に
示すように、ゲート配線端部の端子部７１、７２をマス
クで覆いながら、端子部以外の基板全面にプラズマＣＶ
Ｄ法等を用いてゲート絶縁膜である窒化シリコン膜３、
非晶質シリコン膜４、ｎ型化した非晶質シリコン膜５を
順次成膜する。

【０１３５】続いて、２回目のフォトリソグラフィー工
程で、図１３（Ｃ）に示すように、非晶質シリコン膜４
及びｎ型化した非晶質シリコン膜５を所望のアイランド
形状にパターニングする。

【０１３６】続いて、図１３（Ｄ）に示すように、画素
電極用透明導電膜６、ドレイン配線用金属膜７を順次成
膜し、更に３回目のフォトリソグラフィー工程で、ドレ
イン配線上に０．６μｍ以上の厚さのレジスト８を、画
素電極部及びゲート配線端子部及びドレイン配線端子部
上に０．５μｍ以下のレジスト９を形成する。

【０１３７】このようにレジスト膜厚を１枚の基板内で
変化させる手段としては、図４（Ａ）、（Ｂ）に示した
ような露光用マスクを用いることにより可能である。

【０１３８】露光時において、露光用マスクの半透過膜
部分、またはメッシュ状パターン部分では光の透過量が
低下するため、現像後にはこの部分のみ選択的に薄いレ
ジストを形成することができる。

【０１３９】このようなレジストをマスクとして、図１
４（Ｅ）に示すように、レジストが全く存在しない部分
の画素電極用透明導電膜とドレイン配線用金属膜の積層
膜をエッチング除去する（プロセス１）。

【０１４０】引き続き、図１４（Ｆ）に示すように、基
板を酸素プラズマに曝すことにより、画素電極部１０及
びゲート配線端子部７０及びドレイン配線端子部７０’
上に形成された０．５μｍ以下の薄いレジストのみを除
去する（プロセス２）。

【０１４１】そして、残されたレジストをマスクとし
て、画素電極部１０及びゲート配線端子部７０及びドレ
イン配線端子部７０’上のドレイン配線用金属膜７をエ
ッチング除去し、画素電極、ゲート配線端子、ドレイン
配線端子を形成する（プロセス３）。

【０１４２】ここで、上記プロセス１、２、３のいずれ
かの後でチャネル上のｎ型化した非晶質シリコン膜をエ
ッチングにより除去するか、あるいはプラズマ処理で絶
縁膜に改質する必要がある。ここでは、プロセス１の後
にチャネル上のｎ型化した非晶質シリコン膜をエッチン
グ除去した場合を示した。

【０１４３】残されたレジストを除去して、最後に、図
１４（Ｇ）に示すように、ゲート配線端部の端子部及び
ドレイン配線端部の端子部をマスクで覆いながら、端子
部以外の基板全面にプラズマＣＶＤ法等を用いて保護絶
縁膜である窒化シリコン膜１１を成膜することにより、
合計３回のフォトリソグラフィー工程で薄膜トランジス
タアレイが完成する。

【０１４４】第４の実施の形態では、端子部の最表面が
透明導電膜となり、外部回路との接続に用いられる異方
性導電膜と端子部との電気的接続がより良好になるとい
う利点がある。

【０１４５】以上、上記の発明の各具体例では、３回の
フォトリソグラフィー工程で薄膜トランジスタアレイを
実現できる。従来よりも２回少ないフォトリソグラフィ
ー工程で実現できるポイントは、レジストの膜厚を基板
内で選択的に変化させることにより、１回のフォトリソ
グラフィー工程でドレイン配線と画素電極の両方を形成
する点、プラズマＣＶＤ法等で絶縁膜等を成膜する際
に、アレイ周辺の端子部に膜が堆積しないように、マス
クで覆いながら成膜する点である。

【０１４６】上記実施の形態では、ゲート配線端部の端
子部とドレイン配線端部の端子部の最表面が共に配線用
金属の場合、及び共に透明導電膜の場合を示したが、そ
の他の実施の形態としては、ゲート配線端部の端子部の
最表面が透明導電膜、ドレイン配線端部の端子部の最表
面が配線用金属になるようにレジスト膜厚を制御する方
法、ドレイン配線端部の端子部の最表面が透明導電膜、
ゲート配線端部の端子部の最表面が配線用金属になるよ
うにレジスト膜厚を制御する方法もある。

【０１４７】

【発明の効果】以上説明したように、本発明を適用する
ことにより、ゲート配線とその端子部、ドレイン配線と
その端子部、ゲート配線とドレイン配線とが交差する各
部分に形成された薄膜トランジスタ、薄膜トランジスタ
のソース電極に接続された画素電極、から構成される薄
膜トランジスタアレイの製造において、従来必要とされ
ていた５回のフォトリソグラフィー工程に対して、３回
のフォトリソグラフィー工程で薄膜トランジスタアレイ
を作成することができ、液晶ディスプレイ製造工程の低
コスト化が実現できた。

【０１４８】

【図面の簡単な説明】

【図１】図１は、本発明に係るトランジスタの製造方法
の一具体例の構成を説明するための要部工程断面図であ
る。

【図２】図２は、本発明に係るトランジスタの製造方法
の一具体例の構成を説明するための要部工程断面図であ
る。

【図３】図３は、本発明に係るトランジスタの製造方法
の一具体例の構成を説明するための要部工程断面図であ
る。

【図４】図４は、本発明に係るトランジスタの製造方法
の一具体例の構成を説明するための要部工程平面図であ
る。

【図５】図５は、本発明に係るトランジスタの製造方法
に於けるレジスト膜の厚みを変化させる方法の原理を説
明するマスクの平面図である。

【図６】図６は、本発明に係るトランジスタの製造方法
に於けるレジスト膜の厚みを変化させる方法に使用され
るマスクの具体例を示す平面図である。

【図７】図７は、本発明に係るトランジスタの製造方法
の他の具体例の構成を説明するための要部工程断面図で
ある。

【図８】図８は、図７に於けるトランジスタの製造方法
に於けるレジスト膜の厚みを変化させる方法に使用され
るマスクの具体例を示す平面図である。

【図９】図９は、本発明に係るトランジスタの製造方法
の一具体例の構成を説明するための要部工程断面図であ
る。

【図１０】図１０は、本発明に係るトランジスタの製造
方法の別の具体例の構成を説明するための要部工程断面
図である。

【図１１】図１１は、本発明に係るトランジスタの製造
方法の別の具体例の構成を説明するための要部工程断面
図である。

【図１２】図１２は、図１０及び図１１に示されるトラ
ンジスタの製造方法の別の具体例の構成を説明するため
の要部工程平面図である。

【図１３】図１３は、本発明に係るトランジスタの製造
方法の別の具体例の構成を説明するための要部工程断面
図である。

【図１４】図１４は、本発明に係るトランジスタの製造
方法の別の具体例の構成を説明するための要部工程断面
図である。

【図１５】図１５は、図１３及び図１４に示されるトラ
ンジスタの製造方法の別の具体例の構成を説明するため
の要部工程平面図である。

【図１６】図１６は、従来に於けるトランジスタの製造
方法の一例を説明するための要部工程断面図である。

【図１７】図１７は、従来に於けるトランジスタの製造
方法の一例を説明するための要部工程断面図である。

【符号の説明】

１…透明絶縁性基板 ２…ゲート配線 ３…ゲート絶縁膜 ４…非晶質シリコン膜、 ５…ｎ型化した非晶質シリコン膜 ６…透明導電膜 ７…ドレイン配線用金属 ８…厚いレジスト ９…薄いレジスト １０…画素電極 １１…保護絶縁膜 １２…ゲート端子部 １３…ドレイン端子部 １４…透明部分 １５…遮光膜部分 １６…半透過膜部分 １７…メッシュ状部分 １８…ソース電極 ２０…チャネル部、アイランド状部 ２１… ２２…積層体 ３０…トランジスタ、薄膜トランジスタ ４０…積層膜の端部 ４１…透明導電膜の端部 ５１…ドレイン電極の遮光部分 ５２…画素電極の遮光部分 ５３…透明部分 ５４…半透明部分 ５５…メッシュ状部分 ６０…金属膜 ７０…ゲート端子部 ７０’…ドレイン端子部 ７１、７２…基板端部

Claims (29)

【特許請求の範囲】
1. 【請求項１】 透明絶縁基板表面に形成されたゲート配
   線上にゲート絶縁膜を介して配置されているチャネル部
   と当該チャネル部のコンタクト部に接続されているドレ
   イン電極及び画素電極とから構成されているトランジス
   タであって、当該画素電極は透明導電膜で構成されると
   共に当該ドレイン電極は、当該透明導電膜と金属膜の積
   層体で構成されている事を特徴とするトランジスタ。
2. 【請求項２】 当該薄膜トランジスタの形成領域の外部
   に延びる当該ゲート配線の端部に当該ドレイン電極とは
   同一の構成からなる積層体で構成されているゲート配線
   端子部が設けられている事を特徴とする請求項１記載の
   トランジスタ。
3. 【請求項３】 当該薄膜トランジスタの形成領域の外部
   に延びる当該ゲート配線の端部に当該透明導電膜のみで
   構成されているゲート配線端子部が設けられている事を
   特徴とする請求項１記載のトランジスタ。
4. 【請求項４】 当該ドレイン電極の当該チャネル部上に
   形成された端部に於て、当該透明導電膜の端部側壁に
   は、当該金属膜の成分が付着していない事を特徴とする
   請求項１乃至３の何れかに記載のトランジスタ。
5. 【請求項５】 基板表面に形成されたゲート配線上にゲ
   ート絶縁膜を介して配置されているチャネル部と当該チ
   ャネル部に接続されているドレイン電極及びソース電極
   とから構成されているトランジスタを製造するに際し、
   当該基板上に所定のパターンで当該ゲート配線を形成し
   た後、当該ゲート配線上にゲート絶縁膜を介して所定の
   アイランド形状のチャネル部を形成し、次いで当該ゲー
   ト絶縁膜と当該アイランド形状チャネル部上に、電極膜
   層を形成した後、当該電極膜をパターニングするに際し
   て、当該電極膜層の第１の部位に形成されるレジストの
   厚みと当該電極膜層の第２の部位に形成されるレジスト
   の厚みを異ならせ、次いでレジストの形成されていない
   電極膜を除去した後に、少なくとも当該厚みが薄いレジ
   ストが完全に除去される第１の条件でエッチング処理を
   実行した後、当該厚みの厚いレジストが完全に除去され
   る第２の条件でエッチング処理を実行する事によって、
   当該第１の部位と当該第２の部位に所定のパターンを有
   する電極を形成する事を特徴とするトランジスタの製造
   方法。
6. 【請求項６】 当該第１の部位に形成される当該電極の
   厚みと当該第２の部位に形成される当該電極の厚みとは
   互いに異なっている事を特徴とする請求項５記載のトラ
   ンジスタの製造方法。
7. 【請求項７】 当該第１の部位は、ドレイン電極が形成
   される領域であり、当該第２の部位は、ソース電極が形
   成される領域である事を特徴とする請求項５又は６に記
   載のトランジスタの製造方法。
8. 【請求項８】 当該ドレイン電極若しくは当該ソース電
   極の少なくとも一方は画素電極に接続されている事を特
   徴とする請求項５乃至７の何れかに記載のトランジスタ
   の製造方法。
9. 【請求項９】 当該トランジスタは、薄膜トランジスタ
   である事を特徴とする請求項５乃至７の何れかに記載の
   トランジスタの製造方法。
10. 【請求項１０】 当該厚みの異なる少なくとも２種のレ
    ジスト膜を形成する工程は、一のレジスト塗布工程によ
    って形成された一つのレジスト膜に対して実行するもの
    である事を特徴とする請求項５乃至９の何れかに記載の
    トランジスタの製造方法。
11. 【請求項１１】 当該レジストの膜厚を変化させる工程
    は、当該第１の部位に形成される当該レジストと当該第
    ２の部位に形成される当該レジストに印加される光エネ
    ルギーの総量を異ならせる事により実行されるものであ
    る事を特徴とする請求項１０記載のトランジスタの製造
    方法。
12. 【請求項１２】 当該レジストの膜厚を変化させる工程
    は、当該第１の部位に形成される当該レジストと当該第
    ２の部位に形成される当該レジストに照射される光の強
    度を異ならせる事により実行されるものである事を特徴
    とする請求項１０記載のトランジスタの製造方法。
13. 【請求項１３】 当該レジストの膜厚を変化させる工程
    は、当該第１の部位に形成される当該レジストと当該第
    ２の部位に形成される当該レジストに照射される光の照
    射時間を異ならせる事により実行されるものである事を
    特徴とする請求項１０記載のトランジスタの製造方法。
14. 【請求項１４】 当該レジスト膜に対して所定の光を照
    射するに際して、当該第１若しくは第２の部位の何れか
    に形成されたレジスト膜に対して、照射された光の少な
    くとも一部の透過を減少せしめる機能を有するマスクを
    使用するものである事を特徴とする請求項１０乃至１３
    の何れかに記載のトランジスタの製造方法。
15. 【請求項１５】 当該マクスは、メッシュ状膜、格子状
    膜、薄い金属箔膜、半透明膜等から選択された一つの膜
    が使用されるものである事を特徴とする請求項１４記載
    のトランジスタの製造方法。
16. 【請求項１６】 透明絶縁基板表面に形成されたゲート
    配線上にゲート絶縁膜を介して配置されているチャネル
    部と当該チャネル部のコンタクト部に接続されているド
    レイン電極及び画素電極とから構成されている薄膜トラ
    ンジスタを製造するに際し、当該透明絶縁基板上に所定
    のパターンで当該ゲート配線を形成した後、当該ゲート
    配線上にゲート絶縁膜を介して所定のアイランド形状の
    チャネル部を形成し、次いで当該ゲート絶縁膜と当該ア
    イランド形状チャネル部上に、透明導電膜と金属膜とを
    積層して複合積層膜を形成した後、当該複合積層膜上に
    所定のパターンを持ったレジスト膜を形成するに際し、
    同一のリソグラフィー工程で当該レジスト膜の予め定め
    られた第１の部位と第２の部位に於ける当該レジスト膜
    の厚みが互いに異なる様に構成し、次いでレジストの形
    成されていない電極膜を除去した後に、一方の部位の当
    該レジスト膜を選択的に除去すると共に、当該一方の部
    位に配置されている当該金属膜を除去する事を特徴とす
    る薄膜トランジスタの製造方法。
17. 【請求項１７】 当該第１の部位と第２の部位に於ける
    レジスト膜のエッチングレートを異ならせる事を特徴と
    する請求項１６記載の薄膜トランジスタの製造方法。
18. 【請求項１８】 透明絶縁性基板上にゲート配線を形成
    する第１の工程、 当該透明絶縁性基板全面にゲート絶縁膜、非晶質シリコ
    ン膜、ｎ型化した非晶質シリコン膜を順次成膜する第２
    の工程、 非晶質シリコン膜及びｎ型化した非晶質シリコン膜を、
    薄膜トランジスタのチャネル部を構成する為の所望のア
    イランド形状にパターニングする第３の工程、 当該ゲート絶縁膜及び当該アイランド形状チャネル部表
    面上に画素電極用透明導電薄膜及びドレイン配線用金属
    薄膜を順次成膜して複合膜を形成する第４の工程、 当該複合積層膜上に所定のパターンを持ったレジスト膜
    を形成するに際し、同一のリソグラフィー工程で当該レ
    ジスト膜の予め定められた第１の部位と第２の部位に於
    ける当該レジスト膜厚みが互いに異なる状態となる様に
    形成する第５の工程、 レジストの形成されていない前記配線用金属膜及び透明
    導電薄膜を除去する第６の工程、 少なくとも一方の部位に於ける当該レジストのみを除去
    する第７の工程、 当該一方の部位に配置されている当該金属薄膜を除去す
    る第８の工程、 他方の部位に残存している当該レジストを除去する第９
    の工程、 当該画素電極用透明導電薄膜及びドレイン配線用金属薄
    膜上に保護絶縁膜を形成する第１０の工程、とから構成
    されている事を特徴とする薄膜トランジスタの製造方
    法。
19. 【請求項１９】 当該第１の部位は、ドレイン電極配線
    領域であり、当該第２の部位は、当該画素電極配線領域
    である事を特徴とする請求項１８記載の薄膜トランジス
    タの製造方法。
20. 【請求項２０】 当該第１の部位に形成される当該レジ
    ストの厚みは０．６μｍ以上に設定され、当該第２の部
    位に形成される当該レジストの厚みは０．５μｍ以下に
    設定されるものである事を特徴とする請求項１８又は１
    ９記載の薄膜トランジスタの製造方法。
21. 【請求項２１】 当該第５の工程以降、当該保護膜が形
    成される以前の何れかの時点に於て、当該チャネル部の
    少なくとも一部の表面上に形成された当該透明導電膜及
    び当該金属膜を除去する１１の工程が実行されるもので
    ある事を特徴とする請求項１８乃至２０の何れかに記載
    の薄膜トランジスタの製造方法。
22. 【請求項２２】 当該第１１の工程が実行された以降、
    当該保護膜が形成される以前の何れかの時点に於て、当
    該チャネル部の少なくとも一部の表面上に形成された当
    該ｎ型化した非晶質シリコン膜を除去する工程が実行さ
    れるものである事を特徴とする請求項２１記載の薄膜ト
    ランジスタの製造方法。
23. 【請求項２３】 当該第１１の工程が実行された以降、
    当該保護膜が形成される以前の何れかの時点に於て、当
    該チャネル部の少なくとも一部の表面上に形成された当
    該ｎ型化した非晶質シリコン膜を絶縁膜に改質する工程
    が実行されるものである事を特徴とする請求項２１記載
    の薄膜トランジスタの製造方法。
24. 【請求項２４】 当該第７の工程は、酸素プラズマを使
    用するものである事を特徴とする請求項１８乃至２３の
    何れかに記載の薄膜トランジスタの製造方法。
25. 【請求項２５】 少なくとも、透明絶縁性基板上にゲー
    ト配線を形成する工程、 透明絶縁性基板全面にゲート絶縁膜、非晶質シリコン
    膜、ｎ型化した非晶質シリコン膜を順次成膜する工程、 非晶質シリコン膜及びｎ型化した非晶質シリコン膜を、
    薄膜トランジスタを構成する部分に所望の形状にパター
    ニングして、薄膜トランジスタのチャネル部を構成する
    所望のアイランド形状にパターニングする工程、 画素電極用薄膜、ドレイン配線用薄膜を順次成膜する工
    程、 １回のフォトリソグラフィー工程で、ドレイン配線及び
    ゲート配線端部の端子部上に０．６μｍ以上の厚さのレ
    ジストを、又当該画素電極部上に０．５μｍ以下のレジ
    ストを形成する工程、 これらのレジストをマスクとして画素電極用薄膜とドレ
    イン配線用薄膜の積層膜をエッチング除去する工程、 基板を酸素プラズマに曝すことにより、画素電極部上に
    形成された０．５μｍ以下のレジストのみを除去する工
    程、 残されたレジストをマスクとして、画素電極部上のドレ
    イン配線用薄膜をエッチング除去して、残されたレジス
    トを除去する工程、 ゲート配線端子部及びドレイン配線端子部をマスクで覆
    いながら、これら端子部以外の基板全面に保護絶縁膜を
    成膜する工程、を順次行うことを特徴とする薄膜トラン
    ジスタアレイの製造方法。
26. 【請求項２６】 少なくとも、透明絶縁性基板上にゲー
    ト配線を形成する工程、 ゲート配線端部の端子部をマスクで覆いながら、端子部
    以外の透明絶縁性基板全面にゲート絶縁膜、非晶質シリ
    コン膜、ｎ型化した非晶質シリコン膜を順次成膜する工
    程、 非晶質シリコン膜及びｎ型化した非晶質シリコン膜を、
    薄膜トランジスタを構成する部分に所望の形状にパター
    ニングする工程、 画素電極用薄膜、ドレイン配線用薄膜を順次成膜する工
    程、 １回のフォトリソグラフィー工程で、端部の端子部を除
    くドレイン配線上に０．６μｍ以上の厚さのレジスト
    を、画素電極部及びゲート配線端部の端子部及びドレイ
    ン配線端部の端子部上に０．５μｍ以下のレジストを形
    成する工程、 これらのレジストをマスクとして画素電極用薄膜とドレ
    イン配線用薄膜の積層膜をエッチング除去する工程、 基板を酸素プラズマに曝すことにより、画素電極部、ゲ
    ート配線端子部及びドレイン配線端子部上に形成された
    ０．５μｍ以下のレジストのみを除去する工程、 残されたレジストをマスクとして、画素電極部、ゲート
    配線端子部及びドレイン配線端子部上のドレイン配線用
    薄膜をエッチング除去する工程、 残されたレジストを除去する工程、 ゲート配線端子部及びドレイン配線端子部をマスクで覆
    いながら、これら端子部以外の基板全面に保護絶縁膜を
    成膜する工程、を順次行うことを特徴とする薄膜トラン
    ジスタアレイの製造方法。
27. 【請求項２７】 請求項２５及び２６に記載の薄膜トラ
    ンジスタアレイの製造方法に於て、特に非晶質シリコン
    膜及びｎ型化した非晶質シリコン膜を、薄膜トランジス
    タを構成する部分に所望の形状にパターニングする際
    に、少なくとも、１回のフォトリソグラフィー工程で、
    薄膜トランジスタのソース・ドレイン部位を構成する部
    分のｎ型化した非晶質シリコン膜上に０．６μｍ以上の
    厚さのレジストを、薄膜トランジスタのチャネル上のｎ
    型化した非晶質シリコン膜上に０．５μｍ以下のレジス
    トを形成する工程、 これらのレジストをマスクとして、薄膜トランジスタを
    構成しない部分の不要な非晶質シリコン膜及びｎ型化し
    た非晶質シリコン膜をエッチング除去する工程、 基板を酸素プラズマに曝すことにより、薄膜トランジス
    タのチャネル上のｎ型化した非晶質シリコン膜上に形成
    された０．５μｍ以下のレジストのみを除去する工程、 残されたレジストをマスクとして、薄膜トランジスタの
    チャネル上のｎ型化した非晶質シリコン膜をエッチング
    除去する工程、 残されたレジストを除去する工程、を順次行うことを特
    徴とする薄膜トランジスタアレイの製造方法。
28. 【請求項２８】 請求項２５及び２６に記載の薄膜トラ
    ンジスタアレイの製造方法で、特に非晶質シリコン膜及
    びｎ型化した非晶質シリコン膜を、薄膜トランジスタを
    構成する部分に所望の形状にパターニングする際に、少
    なくとも、１回のフォトリソグラフィー工程で、薄膜ト
    ランジスタのソース・ドレイン部位を構成する部分のｎ
    型化した非晶質シリコン膜上に０．６μｍ以上の厚さの
    レジストを、薄膜トランジスタのチャネル上のｎ型化し
    た非晶質シリコン膜上に０．５μｍ以下のレジストを形
    成する工程、 これらのレジストをマスクとして、薄膜トランジスタを
    構成しない部分の不要な非晶質シリコン膜及びｎ型化し
    た非晶質シリコン膜をエッチング除去する工程、 基板を酸素プラズマに曝すことにより、薄膜トランジス
    タのチャネル上のｎ型化した非晶質シリコン膜上に形成
    された０．５μｍ以下のレジストのみを除去する工程、 残されたレジストをマスクとして、薄膜トランジスタの
    チャネル上のｎ型化した非晶質シリコン膜をプラズマ処
    理で絶縁膜に改質する工程、 残されたレジストを除去する工程、を順次行うことを特
    徴とする薄膜トランジスタアレイの製造方法。
29. 【請求項２９】 透明絶縁性基板上にゲート配線を形成
    する工程、 透明絶縁性基板全面にゲート絶縁膜、非晶質シリコン
    膜、ｎ型化した非晶質シリコン膜及びドレイン配線用金
    属膜とを順次成膜する工程、 非晶質シリコン膜及びｎ型化した非晶質シリコン膜及び
    ドレイン配線用金属膜を、薄膜トランジスタを構成する
    部分に所望の形状にパターニングして、薄膜トランジス
    タのチャネル部を構成する所望のアイランド形状にパタ
    ーニングする工程、 １回のフォトリソグラフィー工程で、薄膜トランジスタ
    のソース・ドレイン部位を構成する部分の金属膜上に、
    所定の厚みを有する第１のレジストを形成すると同時
    に、当該薄膜トランジスタのチャネル上の金属膜上に当
    該第１のレジストよりも厚みの薄い第２のレジストを形
    成する工程、 これらのレジストをマスクとして、薄膜トランジスタを
    構成しない部分の不要な非晶質シリコン膜、ｎ型化した
    非晶質シリコン膜及び金属膜をエッチング除去する工
    程、 当該薄膜トランジスタのチャネル上の金属膜上に形成さ
    れた当該第２のレジストのみを除去する工程、 残されたレジストをマスクとして、薄膜トランジスタの
    チャネル上の金属膜及びｎ型化した非晶質シリコン膜を
    除去する工程、 残されたレジストを除去する工程、 ドレイン電極及び透明画素電極を形成する工程、を順次
    行うことを特徴とする薄膜トランジスタアレイの製造方
    法。