KR100336880B1 - 박막트랜지스터액정표시소자의게이트전극형성방법 - Google Patents
박막트랜지스터액정표시소자의게이트전극형성방법 Download PDFInfo
- Publication number
- KR100336880B1 KR100336880B1 KR10-1998-0024338A KR19980024338A KR100336880B1 KR 100336880 B1 KR100336880 B1 KR 100336880B1 KR 19980024338 A KR19980024338 A KR 19980024338A KR 100336880 B1 KR100336880 B1 KR 100336880B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- electrode layer
- thin film
- glass substrate
- film transistor
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 239000010409 thin film Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title description 8
- 239000007788 liquid Substances 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 239000011521 glass Substances 0.000 claims abstract description 30
- 238000000151 deposition Methods 0.000 claims abstract description 14
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 13
- 230000008021 deposition Effects 0.000 claims abstract description 10
- 238000004544 sputter deposition Methods 0.000 claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 239000010408 film Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- -1 for example Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 박막트랜지스터 액정표시소자의 게이트 전극 형성방법에 관한 것으로, 보다 상세하게는, 베어(Bare) 유리기판과의 접착성을 향상시킬 수 있는 박막트랜지스터 액정표시소자의 게이트 전극 형성방법에 관한 것이며, 본 발명의 박막트랜지스터 액정표시소자의 게이트 전극 형성방법은 베어 유리기판 상에 스퍼터링 방식으로 제1게이트 전극층을 형성하는 단계; 및 상기 제1게이트 전극층 상에 스퍼터링 방식으로 제2게이트 전극층을 형성하는 단계를 포함하며, 상기 제1게이트 전극층은 상기 제2게이트 전극층 보다 느린 증착 속도로 형성하는 것을 특징으로 한다.
Description
본 발명은 박막트랜지스터 액정표시소자의 게이트 전극 형성방법에 관한 것으로, 보다 상세하게는, 베어(Bare) 유리기판과의 접착성을 향상시킬 수 있는 박막트랜지스터 액정표시소자의 게이트 전극 형성방법에 관한 것이다.
일반적으로, 텔레비젼 및 그래픽 디스플레이 등의 표시 장치에 이용되는 액정표시소자(Liquid Crystal Display : 이하, LCD)는 CRT(Cathod-ray tube)를 대신하여 개발되어져 왔다. 특히, 매트릭스 형태로 배열된 각 화소에 박막 트랜지스터(Thin Film Transistor : 이하, TFT)가 배열되는 TFT LCD는 고속 응답 특성을 갖는 잇점과 고화소수에 적합하다는 잇점 때문에 CRT에 필적할만한 화면의 고화질화 및 대형화, 컬러화 등을 실현하는데 크게 기여하고 있다.
이러한 TFT LCD는 통상 TFT 어레이가 형성된 하부기판과, 컬러필터가 형성된 상부기판, 및 상·하부기판 사이에 개재되는 액정을 포함하여 이루어지며, 상기한 TFT LCD의 하부기판이 도1에 도시되어 있는 바, 이를 설명하면 다음과 같다.
도 1은 종래 TFT LCD의 하부기판을 도시한 단면도로서, 도시된 바와 같이, 유리기판(1) 상에 게이트 전극(3)이 형성되며, 이러한 게이트 전극(3)은 게이트 절연막(4)에 의해 피복된다.
한편, 유리기판(1)과 게이트 전극(3) 사이에는 언더 레이어(2) 개재되며, 이러한 언더 레이어(2)는 하부기판의 제작시에 유리기판(1)에 함유된 알칼리 성분이 열공정 동안에 외부로 방출되는 것에 기인하여 결함이 발생되는 것을 방지하고, 아울러, 유리기판(1)과 게이트 전극(3)간의 접착성을 향상시키기 위하여 상기 유리기판(1)의 전면에 형성된다. 그런데, 상기한 언더 레이어(2)는 하부기판의 제조시에 소정의 공정을 통해 형성되는 것은 아니며, 통상은 언더 레이어(2)가 형성되어진 언더 코트(Undercoat) 유리기판(1)이 하부기판의 제조에 사용된다.
계속해서, 게이트 전극(3) 상부의 게이트 절연막(4) 상에는 도핑되지 않은 비정질실리콘층으로된 반도체층(5)이 형성되며, 이러한 반도체층(5)의 중심부 상에는 실리콘 질화막으로된 에치 스톱퍼(6)가 형성되고, 상기 에치 스톱퍼(6) 및 반도체층(5)의 양측 가장자리 부분 각각에는 불순물이 도핑된 비정질실리콘층으로 이루어진 오믹층(7)이 형성된다.
또한, 화소 영역에 해당하는 게이트 절연막(4) 상에는 ITO(Indium Tin Oxide) 금속으로된 화소전극(8)이 형성되며, TFT의 소오스/드레인 전극(9A, 9B)은 오믹층(7) 상에 소정 간격 이격되어 형성되고, 이때, 소오스 전극(9A)은 화소전극(8)과 연결되도록 형성된다.
그러나, 상기와 같은 종래 TFT LCD의 하부기판의 제조시에는 유리기판과 게이트 금속간의 접착성을 향상시키기 위하여 언더 레이어가 형성되어진 언더 코트 유리기판을 사용하여 제작하기 때문에 언더 레이어가 형성되지 않은 베어(Bare) 유리기판을 사용하는 경우 보다는 제조비용이 증가되는 문제점이 있었다.
또한, 언더 코트 유리기판 대신에 베어 유리기판을 사용할 경우에는 베어 유리기판과 게이트 금속간의 접착성이 낮기 때문에 통상의 증착 방법으로는 베어 유리기판 상에 게이트 전극을 형성할 수 없는 문제점이 있었다.
게다가, 도시되지는 않았지만 게이트 전극 패드의 리페어(Repair)시에는 게이트 전극 및 데이터 패드의 탭을 제거할 때, 베어 유리기판과 게이트 금속간의 낮은 접착성에 기인하여 게이트 전극 및 데이터 패드가 함께 제거되기 때문에 불량이 발생될 수 있는 문제점도 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 베어 유리기판을 사용하면서도 상기 베어 유리기판과 게이트 금속간의 접착성을 향상시킬 수 있는 박막트랜지스터 액정표시소장의 게이트 전극 형성방법을 제공하는데, 그 목적이 있다.
도 1은 종래 기술에 따른 박막트랜지스터 액정표시소자의 하부기판을 도시한 단면도.
도 2 는 본 발명의 실시예에 따른 박막트랜지스터 액정표시소자의 게이트 전극 형성방법을 설명하기 위한 도면.
(도면의 주요 부분에 대한 부호의 설명)
11 : 베어 유리기판 12 : 제1게이트 전극층
13 : 제2게이트 전극층
상기와 같은 목적을 달성하기 위한 본 발명의 박막트랜지스터 액정표시소자의 게이트 전극 형성방법은, 베어 유리기판 상에 스퍼터링 방식으로 제1게이트 전극층을 형성하는 단계; 및 상기 제1게이트 전극층 상에 스퍼터링 방식으로 제2게이트 전극층을 형성하는 단계를 포함하며, 상기 제1게이트 전극층은 상기 제2게이트 전극층 보다 느린 증착 속도로 형성하는 것을 특징으로 한다.
본 발명에 따르면, 게이트 전극을 2층 구조로 형성하며, 이때, 제1게이트 전극층의 경우에는 종래 보다는 느린 증착 속도를 증착시킴으로써, 베어 유리기판과 게이트 금속간의 접착성을 향상시킬 수 있다.
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 2는 본 발명의 실시예에 따른 박막트랜지스터 액정표시소자의 게이트 전극 형성방법을 설명하기 위한 단면도로서, 이를 설명하면 다음과 같다.
우선, 언더 레이어가 형성되지 않은 베어 유리기판(11) 상에 스퍼터링 방식으로 소정 금속, 예를 들어, MoW 금속을 증착하여 제1게이트 전극층(12)을 형성한다. 이때, 제1게이트 전극층(12)은 통상의 LCD 제조공정에서 스퍼터링 장비로 사용되는, 예를 들어, ULVAC SMD-450 시스템을 사용하여 증착하며, 파워는 4 내지 8㎾, Kr 가스의 양은 18 내지 30sccm, 압력은 0.45 내지 0.75Pa, 증착 속도는 100 내지150Å/min으로 하고, 제1게이트 전극층(12)의 증착 두께는 전체 게이트 전극 두께의 절반 이하가 되도록 하는 두께, 바람직하게는, 1000 내지 2000Å 정도로 한다.
이 결과, 제1게이트 전극층(12)의 증착시에 상기 제1게이트 전극층(12)의 신장 응력(Tensile Stress)이 향상되기 때문에 베어 유리기판(11)과 제1게이트 전극층(12)간의 경계면에서의 상호작용에 의해 그들간의 접착성은 향상된다.
한편, 본 발명의 실시예에서 제1게이트 전극층(12)의 두께를 1000 내지 2000Å 두께로 하는 이유는, 만약 제1게이트 전극층(12)의 두께를 통상적인 게이트 전극의 두께인 3000Å 정도로 할 경우에는 본 발명의 실시예에 따른 제1게이트 전극층(12)의 증착 속도가 종래 게이트 금속의 증착 속도인 300Å/min 보다 대략 2배 정도 느리기 때문에 결과적으로는 게이트 전극 형성을 위한 공정 시간이 약 3 내지 4배 정도 길어져 생산성이 저하되기 때문이다.
따라서, 본 발명의 실시예에서는 전술한 바와 같이 종래 보다는 게이트 금속의 증착 시간이 증가되더라도 그 영향이 적게 되면서 베어 유리기판(11)과의 접착성을 우수하게 할 수 있을 정도의 두께인 1000 내지 2000Å 정도로 제1게이트 전극층(12)을 증착한다.
다음으로, 제1게이트 전극층(12) 상에 앞서와 동일한 스퍼터링 장비를 사용하되, 기술하지는 않았지만 통상적으로 실시되는 공정 조건으로 MoW 금속을 증착하여 제2게이트 전극층(13)을 형성하며, 이때의 증착 두께는 전체 게이트 전극의 두께가 되도록 하는 두께, 바람직하게는, 1000 내지 2000Å 두께로 하여 제1게이트 전극층(12)과 제2게이트 전극층(13)의 두께의 합이 대략 3000Å 정도가 되도록 만든다.
이후, 제1 및 제2게이트 전극층(12, 13)으로 이루어진 게이트 전극층을 공지된 방법으로 패터닝하여 게이트 전극(20)을 형성한다.
이상에서와 같이, 본 발명은 게이트 전극을 2층 구조로 형성하되, 제1게이트 전극층의 증착 속도를 종래 게이트 전극층의 증착 속도 보다 느리게 함으로써, 베어 유리기판과 제1게이트 전극층간의 접착성을 언더 레이너가 형성된 언더 코트 유리기판과 게이트 금속막간의 접착성 정도로 향상시킬 수 있으며, 이에 따라, 베어 유리기판의 사용이 가능하기 때문에 제조비용을 절감시킬 수 있다.
또한, 베어 유리기판과 게이트 전극층간의 접착성이 향상되기 때문에 게이트 전극 패드의 리페어시에 상기 게이트 전극 패드가 손상되는 것을 방지할 수 있다.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.
Claims (3)
- 베어 유리기판 상에 스퍼터링 방식으로 제1게이트 전극층을 형성하는 단계; 및 상기 제1게이트 전극층 상에 스퍼터링 방식으로 제2게이트 전극층을 형성하는 단계를 포함하며,상기 제1게이트 전극층은 상기 제2게이트 전극층 보다 느린 증착 속도로 형성하는 것을 특징으로 하는 박막트랜지스터 액정표시소자의 게이트 전극 형성방법.
- 제 1 항에 있어서, 상기 제1게이트 전극층은, 파워는 4 내지 8㎾, Kr 가스의 양은 18 내지 30sccm, 압력은 0.45 내지 0.75Pa, 증착 속도는 100 내지 150Å/min의 공정조건으로 증착하여, 1000 내지 2000Å 두께로 형성하는 것을 특징으로 하는 박막트랜지스터 액정표시소자의 게이트 전극 형성방법.
- 제 1 항에 있어서, 상기 제2게이트 전극층은, 300Å/min의 공정조건으로 증착하여 1000 내지 2000Å 두께로 형성하는 것을 특징으로 하는 박막트랜지스터 액정표시소자의 게이트 전극 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0024338A KR100336880B1 (ko) | 1998-06-26 | 1998-06-26 | 박막트랜지스터액정표시소자의게이트전극형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0024338A KR100336880B1 (ko) | 1998-06-26 | 1998-06-26 | 박막트랜지스터액정표시소자의게이트전극형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000003172A KR20000003172A (ko) | 2000-01-15 |
| KR100336880B1 true KR100336880B1 (ko) | 2003-01-15 |
Family
ID=19540921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0024338A KR100336880B1 (ko) | 1998-06-26 | 1998-06-26 | 박막트랜지스터액정표시소자의게이트전극형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100336880B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030092159A (ko) * | 2002-05-27 | 2003-12-06 | 삼성전자주식회사 | 몰리브덴-텅스텐 박막의 형성 방법 및 이를 이용한 액정표시 장치의 박막 트랜지스터 기판의 제조방법 |
| KR101960533B1 (ko) * | 2011-11-10 | 2019-03-21 | 엘지디스플레이 주식회사 | 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6269684A (ja) * | 1985-09-24 | 1987-03-30 | Matsushita Electronics Corp | 半導体集積回路 |
-
1998
- 1998-06-26 KR KR10-1998-0024338A patent/KR100336880B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6269684A (ja) * | 1985-09-24 | 1987-03-30 | Matsushita Electronics Corp | 半導体集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000003172A (ko) | 2000-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6624864B1 (en) | Liquid crystal display device, matrix array substrate, and method for manufacturing matrix array substrate | |
| US5874326A (en) | Method for fabricating thin film transistor | |
| KR100931875B1 (ko) | 박막 트랜지스터 및 이의 제조 방법 | |
| US7491593B2 (en) | TFT array substrate and photo-masking method for fabricating same | |
| US10181484B2 (en) | TFT substrate manufacturing method and TFT substrate | |
| US6307611B1 (en) | Method for manufacturing pixel electrodes of liquid crystal display | |
| KR100336880B1 (ko) | 박막트랜지스터액정표시소자의게이트전극형성방법 | |
| KR100303348B1 (ko) | 액정표시소자의 데이터 라인 형성방법 | |
| KR20000003173A (ko) | 박막 트랜지스터 액정표시소자의 제조방법 | |
| KR100590917B1 (ko) | 액정표시소자의 제조방법 | |
| US7116389B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| KR100289650B1 (ko) | 박막 트랜지스터 액정표시소자의 제조방법 | |
| KR101002470B1 (ko) | 액정표시장치 제조방법 | |
| KR100289649B1 (ko) | 박막트랜지스터액정표시소자의제조방법 | |
| KR100507268B1 (ko) | 액정표시소자의 제조방법 | |
| KR100279265B1 (ko) | 박막 트랜지스터 액정표시소자의 보호막 형성방법 | |
| KR20000003756A (ko) | 박막 트랜지스터 및 그의 제조방법 | |
| KR20010004016A (ko) | 박막 트랜지스터 액정표시소자의 제조방법 | |
| KR100375734B1 (ko) | 티에프티 어레이 기판의 제조방법 | |
| KR20000039802A (ko) | 박막 트랜지스터 액정표시소자의 하부기판 제조방법 | |
| US20120081628A1 (en) | Liquid crystal display device and manufacturing method thereof | |
| KR100599958B1 (ko) | 고개구율 및 고투과율 액정표시장치의 제조방법 | |
| KR100577788B1 (ko) | 박막 트랜지스터 액정표시소자의 박막 트랜지스터 어레이기판의 제조방법 | |
| KR100577777B1 (ko) | 박막 트랜지스터 액정표시소자의 트랜스퍼 형성방법 | |
| KR20010004020A (ko) | 박막 트랜지스터 어레이 기판의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130417 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20140421 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20150416 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20160418 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20170417 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20180424 Year of fee payment: 17 |
|
| EXPY | Expiration of term |