CN111162091A - 液晶显示器及用于制造液晶显示器的方法 - Google Patents

液晶显示器及用于制造液晶显示器的方法 Download PDF

Info

Publication number
CN111162091A
CN111162091A CN201910964764.5A CN201910964764A CN111162091A CN 111162091 A CN111162091 A CN 111162091A CN 201910964764 A CN201910964764 A CN 201910964764A CN 111162091 A CN111162091 A CN 111162091A
Authority
CN
China
Prior art keywords
layer
semiconductor layer
liquid crystal
ohmic contact
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910964764.5A
Other languages
English (en)
Inventor
洪基表
南宫浣
李胜揆
姜炫丞
安炳宰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN111162091A publication Critical patent/CN111162091A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/0121—Operation of devices; Circuit arrangements, not otherwise provided for in this subclass
    • G02F1/0123—Circuits for the control or stabilisation of the bias voltage, e.g. automatic bias control [ABC] feedback loops
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

本公开涉及一种液晶显示器及用于制造液晶显示器的方法。所述液晶显示器包括：栅极线，连接到栅电极；半导体层，设置在所述栅极线上并包括硅；欧姆接触层，设置在所述半导体层上；以及数据导体，设置在所述欧姆接触层上，其中，所述半导体层包括源极区、漏极区以及设置在所述源极区和所述漏极区之间的沟道区，其中，所述数据导体包括传输数据信号的数据线、与所述源极区对应的源电极和与所述漏极区对应的漏电极，其中，所述半导体层的沟道台阶的厚度大于
Figure DDA0002230124220000011
且等于或小于
Figure DDA0002230124220000012
其中，所述沟道台阶是所述源极区或所述漏极区中的上表面与所述沟道区中的上表面之间的高度差，以及其中，所述源极区或所述漏极区中的所述上表面具有所述半导体层的最大高度。

Description

液晶显示器及用于制造液晶显示器的方法
相关申请的交叉引用
本申请要求于2018年11月5日在韩国知识产权局提交的第10-2018-0134496号韩国专利申请的优先权和权益，上述申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及液晶显示器及其制造方法。
背景技术
液晶显示器(LCD)是各种类型的平板显示器中最广泛使用的。液晶显示器包括设置有诸如像素电极和公共电极的场产生电极的两个显示面板以及布置在它们之间的液晶层。液晶显示器使用多个像素显示图像。在每个像素中，不同的电压施加到相应的像素电极和公共电极，并且在它们之间产生电场。电场确定包括在液晶层中的液晶分子的方向并控制入射光的偏振，以显示图像。
随着液晶显示器变得更大并且质量更高，需要改善驱动液晶层的薄膜晶体管的电特性。在用于形成薄膜晶体管的工艺中，薄膜晶体管的半导体层可能被蚀刻成具有倾斜表面或突出部分，并且其可能导致显示质量的劣化。
在该背景技术部分公开的上述信息仅是为了加强对本公开的背景的理解，因此其可能包含不构成对本领域普通技术人员来说已知的现有技术的信息。
发明内容
本公开的示例性实施例提供了液晶显示器及制造该液晶显示器的方法。所述液晶显示器减小了半导体图案的突出部分，并且其可以减少或防止瀑布现象，由此改善显示装置的显示质量。另外，所述液晶显示器可以通过使半导体层的沟道台阶平滑来防止漏电流的发生，并可以通过增加褪色电压和参考电压之间的差来进一步防止或减少褪色缺陷的发生。
根据一个实施例，根据本公开的示例性实施例的液晶显示器包括：栅极线，连接到栅电极；半导体层，设置在所述栅极线上并包括硅；欧姆接触层，设置在所述半导体层上；以及数据导体，设置在所述欧姆接触层上，其中，所述半导体层包括源极区、漏极区以及设置在所述源极区和所述漏极区之间的沟道区，其中，所述数据导体包括传输数据信号的数据线、与所述源极区对应的源电极和与所述漏极区对应的漏电极，其中，所述半导体层的沟道台阶的厚度大于
Figure BDA0002230124200000021
且等于或小于
Figure BDA0002230124200000022
其中，所述沟道台阶是所述源极区或所述漏极区中的上表面与所述沟道区中的上表面之间的高度差，以及其中，所述源极区或所述漏极区中的所述上表面具有所述半导体层的最大高度。
所述半导体层和所述欧姆接触层可以包括在除了所述沟道区之外的区域中不与所述数据导体叠置的突出部分，并且所述突出部分的宽度可以等于或小于1.3μm。
除了所述沟道区和所述突出部分之外，所述半导体层和所述欧姆接触层可以具有与所述数据导体相同的平面形状。
所述欧姆接触层的厚度可以大于
Figure BDA0002230124200000023
且等于或小于
Figure BDA0002230124200000024
所述半导体层的厚度可以在
Figure BDA0002230124200000025
至
Figure BDA0002230124200000026
的范围内。
所述沟道台阶的所述厚度与所述半导体层的所述厚度之比可以大于0且等于或小于0.056。
导致褪色缺陷的褪色电压Vss与参考电压Voff之差可以大于2.5V且小于6V，并且当所述褪色电压小于所述参考电压时，会发生所述褪色缺陷。
所述突出部分的宽度可以比所述半导体层的厚度与所述欧姆接触层的厚度之和大11.5倍至16.3倍。
所述液晶显示器还可以包括：第一开关元件和第二开关元件，连接到所述栅极线和所述数据线；第三开关元件，连接到所述栅极线、所述第二开关元件和所述参考电压线；第一子像素电极，连接到所述第一开关元件；以及第二子像素电极，连接到所述第二开关元件和所述第三开关元件。
所述数据线和所述参考电压线可以设置在同一层上。
传输预定电压的存储电压线可以与所述栅极线设置在同一层上，与所述第一子像素电极叠置的第一存储电极和与所述第二子像素电极叠置的第二存储电极可以从所述存储电压线延伸。
所述第一存储电极和所述第二存储电极可以与所述第一子像素电极的纵向主干或所述第二子像素电极的纵向主干叠置。
根据本公开的示例性实施例的用于制造液晶显示器的方法包括：在基板上形成栅极线；在所述栅极线上堆叠第一硅层、第二硅层和金属层；通过使用第一光敏膜图案作为第一掩模来蚀刻所述金属层，以形成数据线和数据金属层；使用所述第一光敏膜图案来蚀刻所述第一硅层和所述第二硅层，以形成欧姆接触层和半导体层；通过使用第二光敏膜图案作为第二掩模对与所述半导体层的沟道区对应的所述数据金属层进行湿蚀刻，以形成开关元件的源电极和漏电极；通过使用所述第二光敏膜图案来蚀刻所述欧姆接触层，以暴露所述半导体层的所述沟道区；以及通过使用所述第二光敏膜图案对所述半导体层的所述沟道区进行干蚀刻，其中，通过所述干蚀刻而蚀刻的所述半导体层的厚度大于
Figure BDA0002230124200000031
且等于或小于
Figure BDA0002230124200000032
在所述干蚀刻中使用的蚀刻气体可以不包含氯(Cl)。
所述欧姆接触层的蚀刻厚度与所述半导体层的蚀刻厚度之和可以大于
Figure BDA0002230124200000033
且等于或小于
Figure BDA0002230124200000034
所述欧姆接触层的厚度可以大于
Figure BDA0002230124200000035
且等于或小于
Figure BDA0002230124200000036
在形成所述欧姆接触层和所述半导体层之前或之后，所述第一光敏膜图案可以经受回蚀工艺以形成所述第二光敏膜图案。
在形成所述欧姆接触层和所述半导体层的步骤中，可以形成突出部分，在所述突出部分处，所述欧姆接触层和所述半导体层不与所述数据线或所述数据金属层接触，并且所述突出部分的宽度可以等于或小于1.3μm。
所述方法还可以包括：在对所述半导体层进行了干蚀刻之后，去除所述第二光敏膜图案，形成包括暴露所述漏电极的一部分的接触孔的钝化层，以及在所述钝化层上形成通过所述接触孔连接到所述漏电极的像素电极。
所述半导体层的厚度可以在
Figure BDA0002230124200000037
和
Figure BDA0002230124200000038
之间。
根据示例性实施例，由于减小了半导体图案的突出部分的宽度，所以可以减少或防止瀑布现象，并可以改善显示装置的显示质量。另外，由于半导体层的沟道台阶被最小化，所以可以减少或防止漏电流，并可以确保免于褪色缺陷的稳定性，由此改善了液晶显示器的显示质量。
附图说明
图1是根据示例性实施例的液晶显示器的等效电路图。
图2是根据示例性实施例的液晶显示器的布局图。
图3是沿着线III-III'截取的图2的液晶显示器的截面图。
图4是沿着线IV-IV'截取的图2的液晶显示器的截面图。
图5至图13是顺序地示出了作为沿着图2的线III-III'截取的截面图的根据示例性实施例的液晶显示器的制造方法的截面图。
图14是根据示例性实施例的液晶显示器的截面的摄影图像。
图15是图14的部分的放大摄影图像。
图16是示出了瀑布的视觉等级依赖于半导体图案的突出部分的宽度的曲线图。
图17是示出了根据示例性实施例的液晶显示器中的漏电流的减小的曲线图。
图18是示出了根据示例性实施例的液晶显示器中的褪色电压的改善的曲线图。
<部分符号的描述>
PX：像素 PXa、PXb：第一子像素、第二子像素
GL、121：栅极线 DL、171：数据线
RL、172：参考电压线 131：存储电压线
131a、131b：第一存储电极、第二存储电极
Clca、Clcb：第一液晶电容器、第二液晶电容器
Csta、Cstb：第一存储电容器、第二存储电容器
Qa、Qb、Qc：第一开关元件、第二开关元件、第三开关元件
110、210：下基板、上基板
124a、124b、124c：第一栅电极、第二栅电极、第三栅电极
140：栅极绝缘层 151、154：半导体层
154a、154b、154c：第一半导体、第二半导体、第三半导体
161、164、165：欧姆接触层
173a、173b、173c：第一源电极、第二源电极、第三源电极
175a、175b、175c：第一漏电极、第二漏电极、第三漏电极
180a、180b：第一钝化层、第二钝化层
191a、191b：第一子像素电极、第二子像素电极
50a、50b、51a、51b：光敏膜图案
具体实施方式
在下文中将参考附图更全面地描述本公开，在附图中示出了本公开的示例性实施例。如本领域技术人员将认识到的，在不脱离本公开的精神或范围的情况下，所描述的实施例可以以各种不同的方式进行修改。
在描述本公开时，可以省略与描述无关的部件。在整个说明书中，同样的附图标记通常表示同样的元件。
另外，为了更好地理解和便于描述，任意地示出了在附图中示出的每个构造的尺寸和厚度，但是本公开不限于此。在附图中，为了清楚起见，可能夸大了层、膜、面板、区域等的厚度。在附图中，为了更好地理解和便于描述，夸大了一些层和区域的厚度。
应该理解的是，当诸如层、膜、区域或基板的元件被称作“在”另一元件“上”时，该元件可以直接在所述另一元件上，或者也可以存在一个或更多个中间元件。相反，当元件被称作“直接在”另一元件“上”时，可以不存在中间元件。此外，在说明书中，措辞“上”或“在…上方”意味着位于对象部分上或下方，并且不必须意味着基于重力方向位于对象部分的上侧。
另外，除非明确地相反描述，否则词语“包括”和诸如“包含”、“具有”等的变型将被理解为包括所陈述的元件，但不排除任何其他元件。
此外，在整个说明书中，“在平面上”是指从顶部观看目标部分的取向或构造，“在截面上”是指目标部分被垂直地横切并从侧面看到的取向或构造。
现在将参照附图描述本公开的示例性实施例。
首先，参照图1描述根据本公开的示例性实施例的液晶显示器的信号线、像素的布置及其驱动方法。图1是根据示例性实施例的液晶显示器的等效电路图。
参照图1，根据示例性实施例的液晶显示器的像素PX包括多条信号线，所述多条信号线包括传输栅极信号的栅极线GL、传输数据信号的数据线DL和传输分压参考电压的分压参考电压线RL。像素PX还包括连接到所述多条信号线的第一开关元件Qa、第二开关元件Qb、第三开关元件Qc、第一液晶电容器Clca、第二液晶电容器Clcb、第一存储电容器Csta和第二存储电容器Cstb。像素PX可以包括第一子像素PXa和第二子像素PXb。第一子像素PXa可以包括第一开关元件Qa、第一存储电容器Csta和第一液晶电容器Clca，以及第二子像素PXb可以包括第二开关元件Qb、第二存储电容器Cstb、第二液晶电容器Clcb和第三开关元件Qc。
第一开关元件Qa和第二开关元件Qb分别连接到栅极线GL和数据线DL，第三开关元件Qc连接到栅极线GL、分压参考电压线RL和第二液晶电容器Clcb的输出端子。
第一开关元件Qa和第二开关元件Qb中每一个均可以为诸如薄膜晶体管的三端子元件。例如，第一开关元件Qa和第二开关元件Qb均包括连接到栅极线GL的控制端子和连接到数据线DL的输入端子。第一开关元件Qa的输出端子连接到第一液晶电容器Clca，第二开关元件Qb的输出端子连接到第二液晶电容器Clcb和第三开关元件Qc的输入端子。
第三开关元件Qc也可以是诸如薄膜晶体管的三端子元件，并包括连接到栅极线GL的控制端子、连接到第二液晶电容器Clcb的输入端子和连接到分压参考电压线RL的输出端子。
如果将栅极导通信号施加到栅极线GL，则连接到栅极线GL的第一开关元件Qa、第二开关元件Qb和第三开关元件Qc被导通。因此，施加到数据线DL的数据电压通过导通的第一开关元件Qa和第二开关元件Qb施加到第一子像素电极(图2中所示的191a)和第二子像素电极(图2中所示的191b)。在这种情况下，施加到第一子像素电极191a和第二子像素电极191b的数据电压彼此相同，并且第一液晶电容器Clca和第二液晶电容器Clcb通过公共电压和数据电压之差被充以相同的值。
同时，充入到第二液晶电容器Clcb的电压通过导通的第三开关元件Qc而分压。因此，充入到第二液晶电容器Clcb的电压值减小了公共电压与分压参考电压之间的差值。即，充入到第一液晶电容器Clca的电压高于充入到第二液晶电容器Clcb的电压。
如上所述，可以通过控制第三开关元件Qc和参考电压等来调整第二液晶电容器Clcb的充电电压，并且可以区分像素PX的两个子像素PXa和PXb的亮度。通过适当地调整对第一液晶电容器Clca和第二液晶电容器Clcb进行充电的电压，从侧面看到的图像可以与从前面看到的图像高度匹配，由此改善了显示装置的侧面可视性。
第一存储电容器Csta具有连接到第一开关元件Qa的输出端子的第一端子和连接到存储电压线(未示出)的第一存储电极的第二端子。另外，第二存储电容器Cstb具有连接到第二开关元件Qb的输出端子的第一端子和连接到存储电压线(未示出)的第二存储电极的第二端子。
第一存储电容器Csta和第二存储电容器Cstb用于增强并保持第一液晶电容器Clca和第二液晶电容器Clcb的存储电容。
接下来，参照图2至图4描述根据示例性实施例的显示装置。图2是根据示例性实施例的液晶显示器的布局图，图3是沿着线III-III'截取的图2的液晶显示器的截面图，以及图4是沿着线IV-IV'截取的图2的液晶显示器的截面图。
根据示例性实施例的液晶显示器包括彼此面对的下面板100和上面板200以及布置在两个显示面板100和200之间的液晶层3。
首先，描述下面板100。
下面板100包括下基板110、数据线171、与数据线171交叉的栅极线121、连接到数据线171和栅极线121的开关元件(例如，薄膜晶体管)Qa、Qb和Qc、有机层80、第一钝化层180a、第二钝化层180b、像素电极191以及屏蔽电极195。
栅极导体形成在由透明玻璃或塑料制成的下基板110上。栅极导体包括多条栅极线121和多条存储电压线131。
栅极线121传输栅极信号并连接第一栅电极124a、第二栅电极124b和第三栅电极124c。
存储电压线131可以在平行于栅极线121的水平方向上设置。在一个实施例中，存储电压线131可以设置在像素PX的边缘上方和下方。更具体地，存储电压线131可以设置在第一子像素PXa的上端和第二子像素PXb的下端处。第一存储电极131a和第二存储电极131b分别从存储电压线131延伸。存储电压线131传输诸如公共电压的预定电压。
第一存储电极131a设置在第一子像素PXa中并从设置在第一子像素PXa的上端处的存储电压线131延伸。第一存储电极131a包括纵向部分136和弯曲部分135。
第一存储电极131a的弯曲部分135从存储电压线131在竖直方向上向下延伸且与第一子像素电极191a的纵向主干192a的中心部分叠置，在平行于存储电压线131的水平方向上向右延伸且与第一子像素电极191a的右下端的微细主干194a的一部分叠置，以及在竖直方向上朝向存储电压线131向上延伸且与第一子像素电极191a的纵向主干192a的右侧部分叠置。即，弯曲部分135从存储电压线131延伸并以围绕第一子像素电极191a的三个侧面的U形状弯曲。
第一存储电极131a的纵向部分136从存储电压线131在竖直方向上向下延伸，且与第一子像素电极191a的纵向主干192a的左侧部分叠置。
第二存储电极131b设置在第二子像素电极191b中并从设置在第二子像素电极191b的下端处的存储电压线131延伸。
第二存储电极131b在竖直方向上向上延伸且与第二子像素电极191b的纵向主干192b的中心部分叠置，在水平方向上向右延伸且与第二子像素电极191b的右上端的微细主干194b的一部分叠置，并且再次在竖直方向上向上延伸，同时与微细主干194b的一部分叠置。
应当理解，第一存储电极131a和第二存储电极132b的延伸形状不限于图2中所示的当前示例，并且在不偏离本公开的范围的情况下，基于像素PX的配置(例如，开关元件Qa、Qb和Qc的定位)，第一存储电极131a和第二存储电极132b的各种其他形状是可行的。例如，第一存储电极131a可以从设置在第一子像素电极191a的上端处的存储电压线131向下、向左且向上延伸，第二存储电极131b从设置在第二子像素电极191b的下端处的存储电压线131向上、向左和向上延伸。
另外，第二存储电极131b形成为与参考电压线172叠置，稍后将对此进行描述。
根据一个实施例，存储电压线131可以形成为比参考电压线172宽。
栅极绝缘层140设置在栅极线121和存储电压线131上。
半导体层(151和154)形成在栅极绝缘层140上。半导体层(151和154)包括与数据线171叠置的线形半导体层151和形成多个薄膜晶体管的半导体层154。半导体层154包括第一半导体154a、第二半导体154b和第三半导体154c。半导体层(151和154)包括掺杂有杂质的源极区和漏极区以及未掺杂杂质的沟道区。源极区和漏极区分别对应于源电极173a、173b和173c以及漏电极175a、175b和175c，稍后将对此进行描述。
半导体层(151和154)可以包括非晶硅(a-Si)、多晶矽(多晶硅；多晶Si)等。
半导体层151和154的第一厚度d1可以在
Figure BDA0002230124200000091
和
Figure BDA0002230124200000092
之间，例如，小于
Figure BDA0002230124200000093
但是第一厚度d1的范围不限于此。
欧姆接触层161和165设置在半导体层(151和154)上。欧姆接触层165可以包括阶梯部分163。欧姆接触层161和165的第二厚度d2可以大于
Figure BDA0002230124200000094
且等于或小于
Figure BDA0002230124200000095
例如，大于
Figure BDA0002230124200000096
且小于
Figure BDA0002230124200000097
但是第二厚度d2的范围不限于此。
数据导体设置在欧姆接触层161和165以及栅极绝缘层140上。数据导体包括多条数据线171、第一源电极173a、第二源电极173b、参考电压线172、第三漏电极175c、第一漏电极175a、第二漏电极175b和第三源电极173c。第一源电极173a和第二源电极173b可以连接到数据线171。第三漏电极175c可以连接到参考电压线172。
半导体层151和欧姆接触层161的图案、半导体层154和欧姆接触层161的图案、以及半导体层154和欧姆接触层165的图案分别被称为半导体图案T。半导体图案T包括在数据导体(171、172、173a、173b、173c、175a、175b和175c)的边缘处不与数据导体(171、172、173a、173b、173c、175a、175b和175c)叠置的突出部分P。可以在使用相同的掩模蚀刻数据导体(171、172、173a、173b、173c、175a、175b和175c)和半导体图案T的工艺中通过光敏膜图案的湿蚀刻或回蚀工艺的各向同性特性来形成突出部分P。在图5至图15中详细地对此进行描述。
在这种情况下，半导体图案T会通过突出部分P暴露于从外部光源(例如，背光单元)和/或类似光源提供的外部光。具体地，当半导体层151和154由非晶硅(a-Si)制成时，导电率会根据外部光的强度而改变。虽然可以改善导电性，但是可能产生寄生电容而导致现有电容的变化，并且可能出现显示屏幕被识别为部分亮和部分暗的问题。亮条纹和暗条纹出现在显示屏幕上，如同其根据亮度差异而上下流动，这种现象被称为瀑布现象。
根据示例性实施例，通过减小半导体图案T的突出部分P的宽度w，可以防止T暴露于外部光。因此，可以减小半导体层154的电导率的变化，从而减小或防止电容的变化。结果，可以减少或防止诸如瀑布现象的缺陷。根据示例性实施例的液晶显示器，突出部分P的宽度w可以大于0μm并且等于或小于1.3μm。
另一方面，数据导体(171、172、173a、173b、173c、175a、175b和175c)可以与包括半导体层(151和154)以及欧姆接触层161和165的多个下层叠置。具体地，除了半导体图案T的具有宽度w的突出部分P之外，半导体图案T可以与数据线171和设置在数据线171上的数据金属层174(在图7、图8和图9中示出)具有基本相同的平面形状。这是因为数据导体(171、172、173a、173b、173c、175a、175b和175c)和半导体图案T是通过使用相同的光敏膜图案(未示出)作为掩模来蚀刻的。在图5至图13中详细地对此进行描述。
参考电压线172包括第一纵向部分172a、第二纵向部分172b和弯曲部分172c。第一纵向部分172a和第二纵向部分172b设置为分别与第一子像素电极191a的纵向主干192a和第二子像素电极191b的纵向主干192b叠置。在这种情况下，第一纵向部分172a和第二纵向部分172b的宽度比第一子像素电极191a的纵向主干192a和第二子像素电极191b的纵向主干192b窄。
参考电压线172的弯曲部分172c连接到第三漏电极175c，从第一纵向部分172a和第二纵向部分172b在水平方向上延伸且与第一子像素电极191a的微细主干194a和第二子像素电极191b的微细主干194b的一部分叠置，并且竖直地延伸以连接第一纵向部分172a和第二纵向部分172b。
根据一个实施例，参考电压线172的第一纵向部分172a和第二纵向部分172b设置为与存储电压线131叠置。第一纵向部分172a和弯曲部分172c的横向部分设置为与第一存储电极131a的弯曲部分135叠置。第二纵向部分172b、弯曲部分172c的横向部分和弯曲部分172c的纵向部分设置为与第二存储电极131b叠置。
在这种情况下，参考电压线172的宽度可以比存储电压线131的宽度窄。
第一栅电极124a、第一源电极173a和第一漏电极175a与第一半导体154a一起形成第一开关元件Qa(或第一薄膜晶体管(TFT))，第一开关元件Qa的沟道形成在第一源电极173a和第一漏电极175a之间的第一半导体154a中。
类似地，第二栅电极124b、第二源电极173b和第二漏电极175b与第二半导体154b一起形成第二开关元件Qb(或第二薄膜晶体管)，第二开关元件Qb的沟道形成在第二源电极173b和第二漏电极175b之间的第二半导体154b中。
此外，第三栅电极124c、第三源电极173c和第三漏电极175c与第三半导体154c一起形成第三开关元件Qc(或分压开关元件，即第三薄膜晶体管)，第三开关元件Qc的沟道形成在第三源电极173c和第三漏电极175c之间的第三半导体154c中。在这种情况下，第二漏电极175b通过加宽的延伸部分177连接到第三源电极173c。
为了形成开关元件Qa、Qb和Qc的沟道，将半导体层154、欧姆接触层161和165以及数据导体(171、172、173a、173b、173c、175a、175b和175c)图案化。在沟道区中，完全蚀刻数据导体(171、172、173a、173b、173c、175a、175b和175c)和欧姆接触层165，并从上侧将半导体层154蚀刻了第三厚度d3。因此，在半导体层154的沟道区中形成沟道台阶。沟道台阶对应于半导体层154的源极区(或漏极区)中的上表面与沟道区中的上表面之间的高度差。
参照图3，由于为了形成开关元件Qa、Qb和Qc的沟道而蚀刻半导体层154的最大厚度被形成为等于或小于
Figure BDA0002230124200000121
半导体层154的高度差大于
Figure BDA0002230124200000122
且等于或小于
Figure BDA0002230124200000123
换言之，半导体层154的沟道台阶大于
Figure BDA0002230124200000124
且等于或小于
Figure BDA0002230124200000125
如上所述，半导体层151和154的第一厚度d1可以在
Figure BDA0002230124200000126
和
Figure BDA0002230124200000127
之间。因此，半导体层154的沟道台阶的第三厚度d3相对于半导体层(151和154)的第一厚度d1的比值(d3/d1)可以小于0.07，在一些实施例中，可以具有小于0.056的值。作为示例，当半导体层154的沟道台阶的第三厚度d3为
Figure BDA0002230124200000128
且第一厚度d1为
Figure BDA0002230124200000129
时，比例(d3/d1)具有大约0.056的小值，表明沟道台阶小。
当开关元件Qa、Qb和Qc的沟道台阶大时，大量的漏电流会流动。当大量的漏电流流动时，截止的开关元件会表现为如同其导通一样，这会导致颜色显示成失真的褪色缺陷。
根据示例性实施例，使半导体层154的沟道台阶减小或最小化，从而沟道区中的半导体层154的截面被形成为基本上平坦的。因此，通过使半导体层154的沟道台阶减小或最小化，可以防止漏电流，并可以减小或防止褪色缺陷的发生，由此改善显示装置的图像质量。
与半导体层154的厚度对应的第一厚度d1可以在
Figure BDA00022301242000001210
和
Figure BDA00022301242000001211
之间，与欧姆接触层165的厚度对应的第二厚度d2可以大于
Figure BDA00022301242000001212
且等于或小于
Figure BDA00022301242000001213
因此，半导体层154的厚度和欧姆接触层165的厚度之和(d1+d2)可以大于
Figure BDA00022301242000001214
且等于或小于
Figure BDA00022301242000001215
如上所述，因为半导体图案T的突出部分P的宽度w大于0μm且等于或小于1.3μm，所以突出部分P的宽度w相对于半导体层154的厚度与欧姆接触层165的厚度之和(d1+d2)的比值(w/(d1+d2))可以具有在10和17之间的值。在一些实施例中，比值(w/(d1+d2))可以具有在11.5和16.3之间的值。
欧姆接触层161和165可以具有大于
Figure BDA00022301242000001216
且等于或小于
Figure BDA00022301242000001217
的第二厚度d2。因为完全蚀刻欧姆接触层165来形成开关元件Qa、Qb和Qc的沟道，所以蚀刻的欧姆接触层165的第二厚度d2可以大于
Figure BDA00022301242000001218
且等于或小于
Figure BDA00022301242000001219
因此，为了形成开关元件Qa、Qb和Qc的沟道而蚀刻的欧姆接触层161和165的第二厚度d2与蚀刻的半导体层154的第三厚度d3之和可以大于
Figure BDA0002230124200000131
且等于或小于
Figure BDA0002230124200000132
即，通过使蚀刻的欧姆接触层161和165以及半导体层154的厚度减小或最小化，可以使沟道区中的半导体层154的上表面与源极(或漏极)区的高度差减小或最小化，并且可以防止由于因半导体层154的蚀刻引起的杂质的流入而导致的薄膜晶体管特性的劣化。
第一钝化层180a可以设置在数据导体(171、172、173a、173b、173c、175a、175b和175c)以及半导体154a、154b和154c的被暴露的部分上。第一钝化层180a可以包括诸如氮化硅或氧化硅的无机绝缘体或者有机绝缘体。第一钝化层180a可以防止有机层80的颜料流入到半导体154a、154b和154c的被暴露的部分中。
有机层80可以设置在第一钝化层180a上。有机层80可以比第一钝化层180a厚并可以具有平坦的表面。有机层80可以是滤色器。有机层80可以沿着彼此相邻的两条数据线171在竖直方向上延伸。
第二钝化层180b可以设置在有机层80上。第二钝化层180b可以包括无机绝缘体或有机绝缘体。在一些实施例中，可以省略第二钝化层180b。第二钝化层180b可以包括诸如氮化硅或氧化硅的无机绝缘层。当有机层80是滤色器时，第二钝化层180b防止滤色器的剥离并阻止液晶层3因可能从滤色器流入的溶剂的有机材料而受到污染，由此防止当驱动图像时可能出现的诸如余像的缺陷。
第一接触孔185a和第二接触孔185b形成为穿过第一钝化层180a、有机层80和第二钝化层180b，并暴露第一漏电极175a和第二漏电极175b。
多个像素电极191和屏蔽电极195设置在第二钝化层180b上。
每个像素电极191包括第一子像素电极191a和第二子像素电极191b，第一子像素电极191a和第二子像素电极191b经由栅极线121彼此隔开并且布置为相对于栅极线121在列方向上彼此相邻。像素电极191可以包括透明材料，例如氧化铟锡(ITO)和氧化铟锌(IZO)。像素电极191可以包括反射金属材料，例如铝、银、铬或它们的合金。
第一子像素电极191a和第二子像素电极191b中每一个均可以具有四边形形状，并且包括十字形主干和从十字形主干延伸的多个微细主干(例如，194a和194b)，十字形主干包括横向主干(例如，193a和193b)和纵向主干(例如，192a和192b)。
第一子像素电极191a和第二子像素电极191b通过第一接触孔185a和第二接触孔185b物理且电连接到第一漏电极175a和第二漏电极175b，由此从第一漏电极175a和第二漏电极175b接收数据电压。在这种情况下，施加到第二漏电极175b的数据电压通过第三源电极173c而分压，使得施加到第一子像素电极191a的电压大于施加到第二子像素电极191b的电压。
被施以数据电压的第一子像素电极191a和第二子像素电极191b与设置在上面板200上的公共电极270一起产生电场，以确定包括在像素电极191与公共电极270之间的液晶层3中的液晶分子31的方向。穿过液晶层3的光的亮度根据液晶分子31的确定方向而变化。
第一子像素电极191a和第一存储电极131a彼此叠置以形成第一存储电容器Csta，第二子像素电极191b和第二存储电极131b彼此叠置以形成第二存储电容器Cstb。
从存储电压线131延伸的第一存储电极131a和第二存储电极131b通过与第一子像素电极191a和第二子像素电极191b叠置而形成存储电容器Csta和Cstb，并同时用来防止在与其相邻的像素区域之间以及在像素电极191和数据线171之间可能发生的光泄漏。
屏蔽电极195包括在竖直方向上设置的纵向部分195a和在水平方向上设置的横向部分195b。
根据一个实施例，屏蔽电极195可以与设置在上基板210上的公共电极270被施以相同的电压。在这种情况下，在屏蔽电极195和公共电极270之间不产生电场，并且设置在屏蔽电极195和公共电极270之间的液晶层3中包括的液晶分子31的取向不会受到影响。例如，屏蔽电极195和公共电极270之间的液晶层3显示黑色。在这种情况下，液晶层3本身可以用作光阻挡构件(例如，黑矩阵，未示出)。
屏蔽电极195的纵向部分195a可以设置为在平行于数据线171的方向上与数据线171叠置。屏蔽电极195的横向部分195b可以从纵向部分195a延伸并可以设置在第一子像素电极191a和第二子像素电极191b之间。在这种情况下，当屏蔽电极195沿着数据线171形成时，如图2所示，可以不在数据线171上形成光阻挡构件(未示出)。
根据一个实施例，屏蔽电极195在像素区域中可以不是分离的，而是可以在整个像素区域中是连接的，以形成单个电极。
接下来，描述上面板200。
公共电极270形成在上基板210上。上取向层(未示出)可以形成在公共电极270上。上取向层可以为竖直取向层。
液晶层3可以具有负介电各向异性。在这种情况下，液晶层3的液晶分子31在没有电场的情况下取向为使得其长轴相对于两个显示面板100和200的表面是垂直的。
上面描述的像素区域的布置设置类型、薄膜晶体管的结构和像素电极的形状仅是示例，本公开不限于此，并且可以进行多种变化。
接下来，参照图5至图13以及图3描述根据示例性实施例的制造液晶显示器的方法。图5至图13是顺序地示出了作为沿着图2的线III-III'截取的截面图的根据示例性实施例的液晶显示器的制造方法的截面图。
下面，可以省略与以上描述的组成元件相同的组成元件的描述，并且将仅描述添加的或特有的部分。
参照图5描述第一掩模工艺。
参照图5，在由透明玻璃或塑料制成的下基板110上沉积用于形成栅极导体的栅极导电层。栅极导体可以包括栅极线121和存储电压线131，栅极线121包括第一栅电极124a，存储电压线131包括第一存储电极131a和第二存储电极131b。
栅极导电层可以由诸如铝(Al)和铝合金的基于铝的金属、诸如银(Ag)和银合金的基于银的金属、诸如铜(Cu)和铜合金的基于铜的金属、诸如钼(Mo)和钼合金的基于钼的金属、铬(Cr)、钛(Ti)和钽(Ta)制成，但是本公开不限于此。
在沉积了栅极导电层之后，沉积光敏膜(未示出)并进行图案化，并且通过使用图案化的光敏膜(未示出)作为掩模来蚀刻栅极导电层以形成栅极极导体。这被称为第一掩模工艺。图5示出了第一栅极电极124a以及第一存储电极131a的纵向部分136的局部截面。
接下来，参照图6至图11描述第二掩模工艺。
参照图6，在包括第一栅电极124a的栅极线121和包括纵向部分136的存储电压线131上形成栅极绝缘层140。栅极绝缘层140可以通过例如等离子体增强化学气相沉积(PECVD)方法或反应溅射方法来沉积。
接下来，在栅极绝缘层140上沉积第一硅层150、第二硅层160和金属层170。
第一硅层150可以不包括杂质，第二硅层160可以掺杂有导电杂质。在这种情况下，第一硅层150沉积有第一厚度d1，并且第一厚度d1可以在
Figure BDA0002230124200000161
和
Figure BDA0002230124200000162
之间，然而本公开不限于此。第二硅层160沉积有第二厚度d2，并且第二厚度d2可以大于
Figure BDA0002230124200000163
且等于或小于
Figure BDA0002230124200000164
然而本公开不限于此。
在沉积了栅极绝缘层140、第一硅层150和第二硅层160之后，光敏膜图案50a和50b中的每一个形成在与半导体层(151和154)和数据导体(171、172、173a、173b、173c、175a、175b和175c)的期望图案对应的位置处。通过沉积并图案化光敏膜(光致抗蚀剂，未示出)来形成光敏膜图案50a和50b。
光敏膜图案50a和50b设置在其中将形成半导体层(151和154)、欧姆接触层161和164、数据线171、源电极173a和漏电极175a的位置处。在图6中，光敏膜图案50a设置在其中形成第一开关元件Qa的区域中，光敏膜图案50a的在第一栅电极124a上形成第一开关元件Qa的沟道的部分比其他部分薄。光敏膜图案50b形成在其中将形成数据线171的位置处。
接下来，如图7所示，通过使用光敏膜图案50a和50b作为掩模来蚀刻金属层170，以形成第一开关元件Qa的数据线171和数据金属层174，并暴露第二硅层160的一部分。可以通过湿蚀刻或干蚀刻来蚀刻金属层170。当通过湿蚀刻来蚀刻金属层170时，由于湿蚀刻的各向异性蚀刻特性，数据线171和数据金属层174的宽度可以形成为小于光敏膜图案50a和50b的宽度。
接下来，参照图8，通过使用光敏膜图案50a和50b作为掩模来蚀刻第一硅层150和第二硅层160。例如，可以通过干蚀刻来蚀刻第一硅层150和第二硅层160。因此，在数据线171下方形成欧姆接触层161(也称为线形欧姆接触层)和半导体层151(也称为线形半导体层)，并且在数据金属层174下方形成欧姆接触层164和半导体层154。在下文中，欧姆接触层161和半导体层151以及欧姆接触层164和半导体层154的图案分别被称为半导体图案T。
根据一个实施例，通过干蚀刻来蚀刻第一硅层150和第二硅层160。在这种情况下，由于干蚀刻的单向蚀刻特性，半导体图案T的宽度可以形成为类似于光敏膜图案50a和50b的形状。因此，半导体图案T可以形成为以比数据线171或数据金属层174的宽度大的宽度突出，并且该部分被称为具有宽度w的突出部分P，如图8所指示。
半导体图案T的突出部分P会暴露于从外部光源(例如，背光单元)供应的外部光。具体地，当半导体层(151和154)由非晶硅(a-Si)制成时，半导体层(151和154)会展现出依赖于外部光的强度的电导率。这会导致电容改变且屏幕显示为部分地亮和黑的瀑布缺陷。
根据示例性实施例，当半导体图案T的突出部分P的宽度w减小时，可以通过防止半导体图案T暴露于外部光来避免诸如瀑布现象的缺陷。改善瀑布现象的效果将随后参照图16详细地描述。
除了突出部分P之外的半导体图案T可以与数据线171和数据金属层174具有基本相同的平面形状。这是因为金属层170、第二硅层160和第一硅层150是通过使用光敏膜图案50a和50b作为相同的掩模来蚀刻的。
接下来，参照图9，通过回蚀工艺来蚀刻光敏膜图案50a和50b的厚度薄的部分，以暴露沟道区上的数据金属层174。同时，部分地蚀刻光敏膜图案50a和50b的厚度厚的其余部分，从而减小光敏膜图案50a和50b的整体高度。之后，通过灰化来去除可能留在位于沟道区上的数据金属层174的表面上的剩余光敏膜图案50a和50b，并形成光敏膜图案51a和51b。根据示例性实施例，可以在形成图8的半导体图案T之前执行回蚀工艺。
半导体图案T的突出部分P的宽度w可以大于0μm且等于或小于1.3μm。突出部分P的宽度w可以基于用于制造显示装置的四次掩模工艺当中的在图9中描述的回蚀工艺的顺序而改变。然而，本公开不限于此，其他工艺修改可以使得突出部分P的宽度w大于0μm且等于或小于1.3μm。
接下来，参照图10，通过使用光敏膜图案51a和51b作为掩模来蚀刻并去除数据金属层174和欧姆接触层164的与第一开关元件Qa的沟道对应的部分。因此，形成欧姆接触层161、欧姆接触层165、第一源电极173a和第一漏电极175a，并暴露半导体层154的沟道区。欧姆接触层161可以包括阶梯部分163。第一漏电极175a对应于半导体层154的漏极区，第一源电极173a对应于半导体层154的源极区。第一源电极173a可以对应于从数据线171延伸的部分。
在这种情况下，可以通过使用可蚀刻数据金属层174和欧姆接触层164两者的蚀刻剂来对图9的数据金属层174和欧姆接触层164进行湿蚀刻。当应用这种湿蚀刻时，可有利的是，半导体层154不会被干蚀刻损坏。
图10示出了图9的欧姆接触层164在沟道区中被整体地蚀刻了第二厚度d2。然而，根据示例性实施例，图9的欧姆接触层164的一部分可以不被整体地蚀刻且保留下来。在这种情况下，为了形成沟道区而蚀刻的欧姆接触层164的厚度可以大于
Figure BDA0002230124200000181
且等于或小于
Figure BDA0002230124200000182
另外，根据示例性实施例，如图11所示，可以与数据金属层174和欧姆接触层164的蚀刻一起来蚀刻半导体层154的一部分。
参照图11，干蚀刻半导体层154的一部分，以形成第一开关元件Qa的沟道。被干蚀刻掉的半导体层154的第三厚度d3可以大于
Figure BDA0002230124200000183
且等于或小于
Figure BDA0002230124200000184
第三厚度d3可以被称为半导体层154的源极区(或漏极区)中的上表面与半导体层154的沟道区中的上表面之间的高度差。源极区(或漏极区)中的上表面与沟道区中的上表面之间的高度差大于
Figure BDA0002230124200000185
且等于或小于
Figure BDA0002230124200000186
在这种情况下，沟道区中的半导体层154的截面看起来是几乎平坦地形成的。
如上所述，按照根据示例性实施例的液晶显示器的制造方法，可以通过使用于形成沟道区的半导体层154的蚀刻最小化来使半导体层154的台阶最小化，沟道区中的半导体层154的截面被形成为基本上平坦的，因此，可以防止由于沟道台阶而可能引起的显示质量的缺陷。
在这种情况下，与半导体层154的未蚀刻部分对应的第一厚度d1可以在
Figure BDA0002230124200000187
和
Figure BDA0002230124200000188
之间，如在图6和图11中所描述的，然而，第一厚度d1的范围不限于此。作为示例，当第一厚度d1为
Figure BDA0002230124200000189
并且与通过干蚀刻而蚀刻的半导体层154的厚度对应的第三厚度d3为
Figure BDA00022301242000001810
时，在蚀刻之后半导体层154的剩余部分的厚度(d1-d3)可以为大约
Figure BDA00022301242000001811
另外，因为与图9的欧姆接触层164的厚度对应的第二厚度d2大于
Figure BDA00022301242000001812
且等于或小于
Figure BDA0002230124200000191
所以蚀刻的欧姆接触层164的第二厚度d2与蚀刻的半导体层154的第三厚度d3之和(d2+d3)可以大于
Figure BDA0002230124200000192
且等于或小于
Figure BDA0002230124200000193
例如，大于
Figure BDA0002230124200000194
且等于或小于
Figure BDA0002230124200000195
根据图10中的示例性实施例，当图9的欧姆接触层164的一部分未被蚀刻且保留时，欧姆接触层164的剩余部分可以在关于图11描述的步骤中与半导体层154一起被干蚀刻。
在半导体层154的干蚀刻期间，可以不使用(或排除)氯(Cl)系的蚀刻气体。即，在半导体层154的干蚀刻期间使用的蚀刻气体可以不包含氯(Cl)。当半导体层154的干蚀刻期间的蚀刻气体包括氯(Cl)时，氯(Cl)原子穿透到含硅的半导体层154中并作用为电子供体，因此在半导体层154的沟道区中会形成电子的新能量状态。因此，电子在沟道区中的流动会变得不稳定，并且会发生漏电流。
当漏电流流动时，将施加到另一像素的数据信号可能通过截止的但由于漏电流而表现为如同其被导通一样的开关元件而施加到该像素。然后，连接到该截止的开关元件的像素的颜色由于漏电流而失真，从而导致看起来缺少颜色的褪色缺陷。换言之，漏电流会导致由输入图像信号表示的颜色随时间而失真成另一颜色的褪色缺陷。
近年来，存在的问题是，随着对大尺寸显示面板的需求增加，通过增加显示面板的面积来控制这种褪色缺陷变得更加困难。因此，按照根据示例性实施例的液晶显示器的制造方法，通过在半导体层154的干蚀刻期间使用不含氯(Cl)的蚀刻气体，可以防止氯(Cl)穿透到沟道中，由此防止漏电流。因此，可以减少或防止褪色缺陷的发生，并可以改善液晶显示器的显示质量。
接下来，参照图12描述第三掩模工艺。
参照图12，去除图11的光敏膜图案51a和51b，并堆叠第一钝化层180a、有机层80和第二钝化层180b。第一钝化层180a和第二钝化层180b可以包括有机材料或无机材料，有机层80可以为滤色器。可以通过使用光敏膜图案(未示出)作为掩模来蚀刻第二钝化层180b、有机层80和第一钝化层180a，以形成暴露第一漏电极175a的一部分的第一接触孔185a。
接下来，参照图13描述第四掩模工艺。
参照图13，在第二钝化层180b上堆叠诸如ITO或IZO的透明导体，并使用光敏膜图案(未示出)作为掩模进行蚀刻，以形成像素电极191和屏蔽电极195。像素电极191可以通过第一接触孔185a电连接到第一漏电极175a。屏蔽电极195可以与公共电极270被施加相同的电压。图13示出了包括纵向部分195a的屏蔽电极195和包括微细主干194a的第一子像素电极191a。
如上所述，在用于制造液晶显示器的第四掩模工艺中，通过使用单个掩模同时形成数据导体(171、172、173a、173b、173c、175a、175b和175c)、欧姆接触层161和165以及半导体层(151和154)。因此，除了在图10和图11中描述的半导体图案T的突出部分P之外，数据导体(171、172、173a、173b、173c、175a、175b和175c)、欧姆接触层161和165以及半导体层(151和154)可以具有基本相同的平面图案。
返回参照图3，在上基板210上形成公共电极270，并在公共电极270上形成上取向层(未示出)，以形成上面板200。将液晶分子31注入在上面板200和下面板100之间，以形成液晶层3。
将参照图14和图15详细地描述根据示例性实施例的液晶显示器的部分截面形状。图14是根据示例性实施例的液晶显示器的截面的摄影图像，图15是图14的部分放大摄影图像。下面，可以省略与以上描述的组成元件相同的组成元件的描述，并且将仅描述添加的或特有的部分。
参照图14，缓冲层111可以设置在下基板110上。
缓冲层111可以包括无机绝缘材料或有机绝缘材料。缓冲层111可以在使下基板110平坦化的同时防止杂质流入到薄膜晶体管中。根据示例性实施例，可以省略缓冲层111。
第一栅电极124a设置在缓冲层111上，栅极绝缘层140设置在第一栅电极124a上。半导体层154设置在栅极绝缘层140上，第一源电极173a和第一漏电极175a设置在半导体层154上，第一钝化层180a设置在第一源电极173a和第一漏电极175a上。在图14中，半导体层154和设置在其上的欧姆接触层165未明确区分，因此为了示出方便起见，未明确地将欧姆接触层165表示为单独的层。
半导体层154包括掺杂有杂质的源极区和漏极区以及设置在源极区和漏极区之间的未掺杂有杂质的沟道区。源极区和漏极区可以分别对应于第一源电极173a和第一漏电极175a。
参照图14，可以看到，半导体层154被形成为基本上平坦的，而在沟道区中无台阶(或小的台阶)。这是因为，当形成沟道区时欧姆接触层165(未示出)和半导体层154被最小化地蚀刻，从而可以使沟道区中的半导体层154的厚度的偏差最小化。具体地，半导体层154的蚀刻部分的厚度大于
Figure BDA0002230124200000211
且等于或小于
Figure BDA0002230124200000212
在这种情况下，可以通过干蚀刻来蚀刻欧姆接触层165和半导体层154，并且所使用的蚀刻气体不包含氯(Cl)。
图15示出了其中欧姆接触层165设置在第一漏电极175a和半导体层154之间的部分A的放大图。
欧姆接触层165设置在半导体层154上，第一漏电极175a和第一钝化层180a顺序地设置在欧姆接触层165上。与欧姆接触层165的厚度对应的第二厚度d2可以大于
Figure BDA0002230124200000213
且等于或小于
Figure BDA0002230124200000214
在半导体层154的沟道区中，蚀刻并去除欧姆接触层165，并且也可以蚀刻半导体层154的一部分。根据一个实施例，可以对欧姆接触层165进行湿蚀刻，并可以对半导体层154进行干蚀刻。如果如上所述欧姆接触层165通过湿蚀刻未被完全去除且部分地保留，则欧姆接触层165的剩余部分可以与半导体层154一起通过干蚀刻而被蚀刻。
因为第二厚度d2大于
Figure BDA0002230124200000215
且等于或小于
Figure BDA0002230124200000216
并且与蚀刻的半导体层154的厚度对应的第三厚度d3大于
Figure BDA0002230124200000217
且等于或小于
Figure BDA0002230124200000218
则为了形成沟道而蚀刻的欧姆接触层165的第二厚度d2与蚀刻的半导体层154的第三厚度d3之和大于
Figure BDA0002230124200000219
且等于或小于
Figure BDA00022301242000002111
通过使蚀刻的半导体层154的厚度最小化为小于
Figure BDA00022301242000002110
可以使可能在沟道区中形成的半导体层154的台阶最小化。因此，可以防止可能由沟道台阶引起的漏电流和缺陷，由此改善显示装置的显示质量。
接下来，参照图16至图18描述根据示例性实施例的液晶显示器的改善的显示质量。图16是示出了瀑布的视觉等级依赖于半导体图案的突出部分的宽度的曲线图，图17是示出了根据示例性实施例的液晶显示器中的漏电流的减小的曲线图，以及图18是示出了根据示例性实施例的液晶显示器中的褪色电压Vss的改善的曲线图。下面，可以省略与以上描述的组成元件相同的组成元件的描述，并且将仅描述添加的或特有的部分。
参照图16，横轴表示图3中示出的半导体图案T的突出部分P的宽度w(μm)，纵轴表示瀑布现象被眼睛识别为视觉等级的等级。作为示例，当突出部分P的宽度w为1.8μm时，瀑布现象的视觉等级被识别为处于大约6，以及当宽度w减小至1.5μm时，瀑布现象的视觉等级减小至大约5.2。
根据示例性实施例，因为半导体图案T的突出部分P的宽度w大于0μm且等于或小于1.3μm，所以瀑布现象的视觉等级减小至大约4.6或更小，如虚线所指示。即，当半导体图案T的突出部分P的宽度w减小时，瀑布缺陷减小了2个等级或更多，由此改善了显示质量。
参照图17，横轴表示薄膜晶体管的栅电极的电压(VG)，纵轴表示在薄膜晶体管的漏电极和源电极之间流动的漏源电流(Ids)。如上所述，通过在半导体层154的干蚀刻工艺中使用不含氯(C1)的蚀刻气体来获得示例性实施例的曲线，并且在半导体层的干蚀刻工艺中使用包含氯(Cl)的蚀刻气体来获得对比示例的曲线。
图17示出了与对比示例的曲线相比，示例性实施例的曲线在负方向上偏移并且进一步向下移动。在本示例性实施例中，使用-7.5V的栅极截止电压Voff作为示例，如虚线所指示。栅极截止电压Voff不限于此，并且可以是取决于薄膜晶体管的特性的其他值。栅极截止电压Voff是指改变薄膜晶体管的导通/截止状态所需的电压。
在下文中，在栅极截止电压Voff中流动的电流被称为漏电流(Ioff1和Ioff2)。当栅极截止电压Voff是-7.5V时，示例性实施例的漏电流(Ioff2)小于对比示例的漏电流(Ioff1)。即，通过在半导体层154的干蚀刻过程中使用不含氯(C1)的蚀刻气体来减小漏电流。减小的漏电流可以防止诸如褪色的缺陷，由此改善显示质量。
参照图18，横轴是液晶显示器的驱动时间(h)，纵轴是导致褪色缺陷的褪色电压Vss。从上方开始顺序地示出了根据示例性实施例1至示例性实施例3和对比示例1至对比示例3的褪色电压Vss的曲线。在下面的描述中，为了便于描述，在图17中描述的栅极截止电压Voff被描述为参考电压Voff。
如果褪色电压Vss小于参考电压Voff，则会发生褪色缺陷，以及如果褪色电压Vss大于参考电压Voff，则不会发生褪色缺陷。在本示例性实施例中，参考电压Voff被设为-7.5V并由图18中的虚线指示。
随着薄膜晶体管的特性随时间偏移到负侧，并且因此褪色电压Vss的曲线变得更接近参考电压Voff，可能发生褪色缺陷。随着驱动时间的推移，根据对比示例和示例性示例的褪色电压Vss的曲线在一段时间后不会进一步减小。此时，褪色电压Vss的曲线的饱和值与参考电压之间的差被称为褪色余量。当褪色电压Vss的曲线在参考电压上方时，换言之，更接近零时，褪色余量大，并且可以确保免于褪色缺陷的稳定性。随着褪色电压Vss和参考电压的曲线之间的差异变大，褪色余量增加，并且有利的是防止或减少了褪色缺陷的发生。
图18示出了示例性实施例的褪色电压Vss的曲线在对比示例的褪色电压Vss上方的曲线。
在对比示例4中，褪色电压Vss已经具有比参考电压Voff小的负值，从而会发生褪色缺陷。对比示例1至对比示例3的曲线设置在参考电压Voff上方，然而它们接近于参考电压Voff，从而褪色余量小。
具体地，在对比示例3中，参考电压Voff是-7.5V，并且褪色余量小于0.5V。在这种情况下，如果驱动时间变长，则褪色缺陷很可能是可见的。另外，在对比实施例1中，褪色余量为大约1V，并且因为褪色余量仍然小，所以会无法免于褪色缺陷的发生。
相比之下，示例性实施例1至示例性实施例3的曲线从参考电压Voff开始在对比示例1至对比示例3的曲线上方，从而褪色余量大于对比示例的褪色余量。
具体地，在示例性实施例1中，褪色电压Vss为大约-2V，并且参考电压Voff为-7.5V，从而确保了大约5.5V的褪色余量。在示例性实施例2中，褪色电压Vss为大约-3.5V至-2V，并且确保了大约4V的褪色余量。在示例性实施例3中，褪色电压Vss为大约-5V至-3.5V，并且确保了大约2.5V的褪色余量。
这样，本公开的示例性实施例可以确保比对比示例大至少11倍的褪色余量，从而可以确保免于褪色缺陷的稳定性，并且可以改善显示质量。
虽然已经结合目前被认为是实际的示例性实施例的内容描述了本公开，但是应该理解，本公开不限于所公开的示例性实施例，而是相反，本公开旨在覆盖包括在本公开的精神和范围内的各种修改和等同布置。

Claims (10)

1.一种液晶显示器，其中，所述液晶显示器包括：
栅极线，连接到栅电极；
半导体层，设置在所述栅极线上并包括硅；
欧姆接触层，设置在所述半导体层上；以及
数据导体，设置在所述欧姆接触层上，
其中，所述半导体层包括源极区、漏极区以及设置在所述源极区和所述漏极区之间的沟道区，
其中，所述数据导体包括传输数据信号的数据线、与所述源极区对应的源电极和与所述漏极区对应的漏电极，
其中，所述半导体层的沟道台阶的厚度大于
Figure FDA0002230124190000015
且等于或小于
Figure FDA0002230124190000016
其中，所述沟道台阶是所述源极区或所述漏极区中的上表面与所述沟道区中的上表面之间的高度差，并且
其中，所述源极区或所述漏极区中的所述上表面具有所述半导体层的最大高度。
2.根据权利要求1所述的液晶显示器，其中，
所述半导体层和所述欧姆接触层包括在除了所述沟道区之外的区域中不与所述数据导体叠置的突出部分，并且
所述突出部分的宽度等于或小于1.3μm。
3.根据权利要求2所述的液晶显示器，其中，
除了所述沟道区和所述突出部分之外，所述半导体层和所述欧姆接触层具有与所述数据导体相同的平面形状。
4.根据权利要求1所述的液晶显示器，其中，
所述欧姆接触层的厚度大于
Figure FDA0002230124190000011
且等于或小于
Figure FDA0002230124190000012
其中，所述半导体层的厚度在
Figure FDA0002230124190000013
至
Figure FDA0002230124190000014
的范围内，并且
其中，所述沟道台阶的所述厚度与所述半导体层的所述厚度之比大于0且等于或小于0.056。
5.根据权利要求1所述的液晶显示器，其中，
导致褪色缺陷的褪色电压与参考电压之差在2.5V至6V的范围内，并且
当所述褪色电压小于所述参考电压时，发生所述褪色缺陷。
6.一种用于制造液晶显示器的方法，其中，所述方法包括：
在基板上形成栅极线；
在所述栅极线上堆叠第一硅层、第二硅层和金属层；
通过使用第一光敏膜图案作为第一掩模来蚀刻所述金属层，以形成数据线和数据金属层；
使用所述第一光敏膜图案来蚀刻所述第一硅层和所述第二硅层，以形成欧姆接触层和半导体层；
通过使用第二光敏膜图案作为第二掩模对与所述半导体层的沟道区对应的所述数据金属层进行湿蚀刻，以形成开关元件的源电极和漏电极；
通过使用所述第二光敏膜图案来蚀刻所述欧姆接触层，以暴露所述半导体层的所述沟道区；以及
通过使用所述第二光敏膜图案对所述半导体层的所述沟道区进行干蚀刻，
其中，通过所述干蚀刻而蚀刻的所述半导体层的厚度大于
Figure FDA0002230124190000021
且等于或小于
Figure FDA0002230124190000022
7.根据权利要求6所述的方法，其中，
在所述干蚀刻中使用的蚀刻气体不包含氯。
8.根据权利要求6所述的方法，其中，
所述欧姆接触层的蚀刻厚度与所述半导体层的蚀刻厚度之和大于
Figure FDA0002230124190000023
且等于或小于
Figure FDA0002230124190000031
9.根据权利要求6所述的方法，其中，所述方法还包括：
在对所述半导体层进行干蚀刻之后，
去除所述第二光敏膜图案，形成包括暴露所述漏电极的一部分的接触孔的钝化层，以及
在所述钝化层上形成通过所述接触孔连接到所述漏电极的像素电极，
其中，
在形成所述欧姆接触层和所述半导体层之前或之后，所述第一光敏膜图案经受回蚀工艺以形成所述第二光敏膜图案。
10.根据权利要求6所述的方法，其中，
在形成所述欧姆接触层和所述半导体层的步骤中，形成突出部分，在所述突出部分处，所述欧姆接触层和所述半导体层不与所述数据线或所述数据金属层接触，并且
所述突出部分的宽度等于或小于1.3μm。
CN201910964764.5A 2018-11-05 2019-10-11 液晶显示器及用于制造液晶显示器的方法 Pending CN111162091A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0134496 2018-11-05
KR1020180134496A KR102596354B1 (ko) 2018-11-05 2018-11-05 액정 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
CN111162091A true CN111162091A (zh) 2020-05-15

Family

ID=70459799

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910964764.5A Pending CN111162091A (zh) 2018-11-05 2019-10-11 液晶显示器及用于制造液晶显示器的方法

Country Status (3)

Country Link
US (1) US11221523B2 (zh)
KR (1) KR102596354B1 (zh)
CN (1) CN111162091A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111785735A (zh) * 2020-07-02 2020-10-16 Tcl华星光电技术有限公司 阵列基板及其制作方法、显示面板

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020160295A1 (en) 2019-01-30 2020-08-06 Montelino Therapeutics, Llc Bi-functional compounds and methods for targeted ubiquitination of androgen receptor
KR20210106061A (ko) * 2020-02-19 2021-08-30 삼성디스플레이 주식회사 표시 장치
CN112068370B (zh) * 2020-09-09 2021-10-08 深圳市华星光电半导体显示技术有限公司 阵列基板及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940015588A (ko) 1992-12-28 1994-07-21 김광호 액티브 매트릭스 액정 디스플레이(lcd) 및 그의 제조방법
JPH1187721A (ja) * 1997-09-08 1999-03-30 Advanced Display:Kk 薄膜トランジスタおよびこれを備えた液晶表示装置並びにｔｆｔアレイ基板の製造方法
KR100552283B1 (ko) 1998-01-22 2006-06-23 삼성전자주식회사 몰리브덴및몰리브덴합금을이용한박막트랜지스터기판및그제조방법
US6678018B2 (en) * 2000-02-10 2004-01-13 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display and the method for fabricating the same
JP4221314B2 (ja) * 2004-02-10 2009-02-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタとそれを用いた液晶表示装置およびその薄膜トランジスタの製造方法
KR101293155B1 (ko) 2006-02-01 2013-08-12 주식회사 동진쎄미켐 패턴 형성용 포토레지스트 조성물 및 이를 이용한 표시장치 패턴 형성 방법
KR101425635B1 (ko) 2006-11-29 2014-08-06 삼성디스플레이 주식회사 산화물 박막 트랜지스터 기판의 제조 방법 및 산화물 박막트랜지스터 기판
US7738050B2 (en) * 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
KR20110067765A (ko) * 2009-12-15 2011-06-22 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101750430B1 (ko) * 2010-11-29 2017-06-26 삼성디스플레이 주식회사 박막 트랜지스터 표시판의 제조 방법
KR102037514B1 (ko) * 2011-12-21 2019-10-29 엘지디스플레이 주식회사 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20140091401A (ko) * 2013-01-11 2014-07-21 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조 방법
KR102084397B1 (ko) 2013-11-04 2020-03-04 엘지디스플레이 주식회사 액정표시장치의 제조방법
KR102248837B1 (ko) * 2015-01-02 2021-05-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판의 제조 방법
KR102378211B1 (ko) * 2015-06-23 2022-03-25 삼성디스플레이 주식회사 마스크 및 이를 이용한 표시장치의 제조방법
KR102305194B1 (ko) * 2015-06-24 2021-09-27 삼성디스플레이 주식회사 액정 표시 패널

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111785735A (zh) * 2020-07-02 2020-10-16 Tcl华星光电技术有限公司 阵列基板及其制作方法、显示面板
CN111785735B (zh) * 2020-07-02 2022-07-12 Tcl华星光电技术有限公司 阵列基板及其制作方法、显示面板

Also Published As

Publication number Publication date
KR20200051887A (ko) 2020-05-14
US20200142228A1 (en) 2020-05-07
US11221523B2 (en) 2022-01-11
KR102596354B1 (ko) 2023-10-31

Similar Documents

Publication Publication Date Title
JP4304216B2 (ja) 液晶表示装置用アレイ基板とその製造方法
CN111162091A (zh) 液晶显示器及用于制造液晶显示器的方法
US7061565B2 (en) Array substrate having double-layered metal patterns and method of fabricating the same
US7880845B2 (en) Liquid crystal display with a control electrode partially overlapping slits forming domains with a pixel electrode and a protrusion pattern providing higher position for the control electrode than the pixel electrode
US7495733B2 (en) Thin film transistor array substrate and fabricating method thereof
US7492428B2 (en) Thin film transistor array substrate and fabricating method thereof
JP5944956B2 (ja) 液晶表示装置
US5981972A (en) Actived matrix substrate having a transistor with multi-layered ohmic contact
US7834945B2 (en) Thin film transistor array substrate having a second pixel electrode capacitively coupled to a first pixel electrode
US8031298B2 (en) Liquid crystal display and method of manufacturing the same
US8378944B2 (en) Array substrate for in-plane switching mode liquid crystal display device
CN100365491C (zh) 多域液晶显示器及其薄膜晶体管基板
US8514340B2 (en) Method of fabricating array substrate having double-layered patterns
US7847907B2 (en) Display substrate, method of fabricating the same, and liquid crystal display device having the same
US8867003B2 (en) Liquid crystal display device
CN102227678A (zh) 液晶显示装置和液晶显示装置的tft基板的制造方法
KR101133757B1 (ko) 액정 표시 장치
KR20070073296A (ko) 액정 표시 장치와 이의 제조 방법
US9798201B2 (en) Liquid crystal display device and method of manufacturing the same
KR101392203B1 (ko) 횡전계형 액정표시장치용 어레이 기판의 제조 방법
KR20050067942A (ko) 액정표시장치의 제조방법
KR102000053B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20080061826A (ko) 액정표시장치용 어레이 기판과 그 제조방법
KR20060102814A (ko) 횡전계형 액정표시장치용 기판 및 그의 제조방법
KR20060061574A (ko) 액정표시소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination